KR20190070732A - 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터 - Google Patents

고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터 Download PDF

Info

Publication number
KR20190070732A
KR20190070732A KR1020170171557A KR20170171557A KR20190070732A KR 20190070732 A KR20190070732 A KR 20190070732A KR 1020170171557 A KR1020170171557 A KR 1020170171557A KR 20170171557 A KR20170171557 A KR 20170171557A KR 20190070732 A KR20190070732 A KR 20190070732A
Authority
KR
South Korea
Prior art keywords
oxide
thin film
film transistor
sintered body
molding
Prior art date
Application number
KR1020170171557A
Other languages
English (en)
Inventor
강동한
박정구
홍길수
박주현
Original Assignee
엘티메탈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘티메탈 주식회사 filed Critical 엘티메탈 주식회사
Priority to KR1020170171557A priority Critical patent/KR20190070732A/ko
Priority to PCT/KR2017/014738 priority patent/WO2019117363A1/ko
Publication of KR20190070732A publication Critical patent/KR20190070732A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604—Pressing at temperatures other than sintering temperatures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화인듐; 산화주석; 산화아연; 및 적어도 1종 이상의 금속 이온(M, 여기서 M = Al, Ga, Hf, V)이 함유된 금속산화물을 포함하며, (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10~20 원자%인 산화물 소결체 및 이의 제조방법, 상기 산화물 소결체로부터 형성되어 고이동도 특성이 확보되고, 안정성이 구현된 박막 트랜지스터를 제공한다.
본 발명에서는 박막 트랜지스터의 채널층으로 이용되는 반도체 타겟의 조성을 최적화함으로써, 20 cm/Vs 이상의 고이동도 박막 트랜지스터 특성을 확보할 수 있다.

Description

고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터{HIGH MOBILITY OXIDE SINTERED BODY AND THIN FILM TRANSISTOR COMPRISING THE SAME}
본 발명은 디스플레이의 크기가 대형화되더라도 우수한 이동도 특성을 나타낼 수 있도록 조성이 최적화된 산화물 소결체 및 이의 제조방법, 상기 산화물 소결체로부터 형성되어 고이동도 및 안정성이 구현되는 박막 트랜지스터에 관한 것이다.
액정을 기반으로 하는 디스플레이에 구비되는 소자로는, 구동전압을 인가하여 표시장치를 구동시키는 박막 트랜지스터(thin film transistor, TFT)가 널리 사용되고 있다. 박막 트랜지스터는 게이트 전극, 절연막, 반도체층, 소스/드레인 전극으로 구성되어 있으며, 이중 반도체층은 전기적으로 안정되어야 하며, 에칭 특성이 우수해야 한다.
전술한 반도체층의 일 성분으로 사용되는 실리콘계 재료는 전기적 안정성과 가공성이 우수하다는 장점을 가지고 있으나, 가시광 영역을 흡수하기 때문에 입사된 광에 의한 캐리어의 발생에 의해 박막 트랜지스터의 오작동을 일으킬 수 있다. 또한 실리콘계 재료의 경우 아몰퍼스 실리콘을 성막함에 있어서 약 200℃ 이상의 고온 공정을 요구하기 하기 때문에, 제조 비용의 상승이 초래된다. 또한 상기 실리콘계 재료는 폴리머 기판에 증착하기 어렵기 때문에, 차후 플랙시블 디스플레이에 적용하기가 어렵다.
이에 따라, 실리콘계 재료 대신에 투명 산화물 반도체를 이용하는 박막트랜지스터의 개발이 활발히 이루어지고 있다. 투명 산화물 반도체는 가열 없이 기판 상에 성막이 가능하며, 약 10 cm2/Vs 이상의 이동도를 나타내고, 종래의 실리콘계 재료를 사용하는 경우에 비해 박막트랜지스터의 구조를 단순하게 변경할 수 있다.
한편 종래 투명 산화물 반도체 중 하나인 InGaZnO 산화물 박막 트랜지스터는 안정적인 소자 특성을 구현할 수 있는 반면, 디스플레이의 크기가 대형화됨에 따라 InGaZnO의 낮은 이동도로는 디스플레이 구동이 어려워지는 난점이 발생된다. 따라서 대형 디스플레이에 탑재 가능한 소자에 적용하기 위해서, 20 cm2/Vs 이상의 고이동도를 나타낼 수 있는 산화물 반도체의 개발이 요구되는 실정이다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 산화인듐, 산화주석, 산화아연 및 특정 금속이온(M = Al, Ga, Hf, V)을 함유하는 금속산화물을 포함하면서, 금속 이온(M)의 함량이 최적화된 고이동도 산화물 반도체의 조성을 구성함으로써, 대형 디스플레이에 탑재 가능하도록 높은 이동도를 갖는 산화물 소결체 및 이의 제조방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 전술한 조성의 산화물 소결체로부터 형성된 채널층을 구비하는 박막 트랜지스터를 제공하는 것을 또 다른 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명은 산화인듐; 산화주석; 산화아연; 및 적어도 1종 이상의 금속 이온 M(M = Al, Ga, Hf, V)이 함유된 금속산화물을 포함하며, (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10~20 원자%인 산화물 소결체, 바람직하게는 박막 트랜지스트(TFT) 채널층 형성용 산화물 소결체를 제공한다.
본 발명의 일 구현예에 따르면, 상기 금속산화물은 Al, Ga, Hf, 및 V로 구성된 군에서 선택되는 2종의 금속(M)을 포함할 수 있다.
본 발명의 일 구현예에 따르면, 상대밀도가 95% 이상이고, 비저항이 1×10-2 Ωcm 이하일 수 있다.
또한, 본 발명은 기판 상에 형성된 게이트 전극, 절연막, 채널층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터로서, 상기 채널층은, 전술한 산화물 소결체 타겟을 스퍼터링하여 형성된 아몰퍼스 산화물 박막인 박막 트랜지스터를 제공한다.
본 발명의 일 구현예에 따르면, 상기 박막 트랜지스터는 이동도가 20 cm2/Vs 이상일 수 있다.
본 발명의 일 구현예에 따르면, 상기 박막 트랜지스터는 캐리어 농도가 1.0×1016 내지 5.0×1018 일 수 있다.
아울러, 본 발명은 전술한 박막 트랜지스터를 포함하는 평판 표시장치를 제공한다. 여기서, 상기 평판 표시장치는 LCD, OLED, 유기 EL 디스플레이일 수 있으며, 상기 박막 트랜지스터는 이들의 전극 또는 활성층으로 사용될 수 있다.
나아가, 본 발명은 (i) 산화 인듐; 산화 주석; 산화아연 분말; 및 적어도 1종 이상의 금속 이온 M(M = Al, Ga, Hf, V)을 함유하는 금속산화물을 혼합하여 슬러리를 준비하고 분쇄하는 단계; (ii) 상기 분쇄물을 일축 가압하여 1차 성형하는 단계; (iii) 상기 1차 성형체를 등방압하여 2차 성형하는 단계; (iv) 상기 2차 성형체를 소결하는 단계를 포함하는 산화물 소결체의 제조방법을 제공한다.
본 발명의 일 구현예에 따르면, 상기 1차 성형단계에서의 가압 조건은 50 MPa 이상이고, 1차 성형체의 성형밀도는 45~50%일 수 있다.
본 발명의 일 구현예에 따르면, 상기 2차 성형단계에서의 가압 조건은 2000 MPa 이상이고, 2차 성형체의 성형밀도는 55~60%일 수 있다.
본 발명의 일 구현예에 따르면, 상기 소결단계는 대기 및 산소 하에서 1400~1600℃의 온도로 10~40 시간 동안 유지될 수 있다.
본 발명에서는 우수한 이동도 특성을 나타낼 수 있도록 조성이 최적화되었을 뿐만 아니라 장시간 성막한 경우에도 박막 트랜지스터의 특성 변화가 적은 산화물 소결체를 제공할 수 있다.
전술한 산화물 소결체를 스퍼터링 타겟으로 사용하여 형성된 채널층을 구비하는 박막 트랜지스터는 20 cm/Vs 이상의 고이동도를 나타낼 뿐만 아니라, 소자 안정성 특성을 유의적으로 향상시킬 수 있다.
이하, 본 발명을 상세하게 설명한다.
기존 InGaZnO계 산화물 박막 트랜지스터는 안정적인 소자 특성을 구현하지만, 디스플레이가 대형화됨에 따라 InGaZnO계 산화물의 낮은 이동도로는 디스플레이의 구동 자체가 어려운 문제가 있다.
본 발명은, 적어도 1종 이상의 특정 금속이온(M = Al, Ga, Hf, V)을 포함하면서, 이들의 원자수 비가 최적화된 ITZO계 산화물 반도체 소결체를 구성함으로써, 20 cm/Vs 이상의 고이동도를 가진 산화물 소자를 제공하고자 한다.
전술한 산화물 반도체는 전자 캐리어 농도가 높은 아몰퍼스 ITZO계 산화물이다. 이러한 아몰퍼스 산화물을 채널층으로 이용한 박막 트랜지스터는 20 cm/Vs 이상의 고이동도를 나타낼 수 있으며, 전자 캐리어 농도가 1.0×1016 내지 5.0×1018 일 수 있다.
또한 상기 ITZO계 산화물 반도체는 장시간 성막한 경우에도 박막 트랜지스터의 특성 변화가 적은 스퍼터링 타겟이므로, 이를 이용하여 박막 트랜지스터를 형성하는 경우 고이동도 특성과 소자 안정성을 동시에 향상시키는 우수한 박막 트랜지스터를 제작할 수 있다.
<산화물 반도체 소결체 >
본 발명에 따른 산화물 반도체 소결체는 ITZO계 산화물로서, 당해 산화물 내 인듐(In), 주석(Sn), 아연(Zn), 산소(O)와, 적어도 1종 이상의 금속 이온(M)을 포함한다.
구체적으로, 상기 산화물 소결체는 산화인듐; 산화주석; 산화아연; 및 적어도 1종 이상의 금속 이온(M, 여기서 M = Al, Ga, Hf, V)이 함유된 금속산화물을 포함하고, (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10~20 원자%로 포함되어 있다.
상기 ITZO계 산화물 소결체에 포함되는 금속 이온(M)은 Al, Ga, Hf, 및 V 중에서 적어도 하나 이상일 수 있으며, 바람직하게는 2종 이상일 수 있다. 일례로, 상기 금속 이온(M)은 갈륨과 알루미늄일 수 있으며, 또는 하프늄과 바나듐일 수 있다.
한편 산화물 반도체 소결체가 1종의 금속 원소만을 포함할 경우, 캐리어 농도가 1.0×10-18 이상을 나타내게 되므로, 박막 트랜지스터 소자 제조시 쇼트(short)가 발생될 가능성이 존재하게 된다. 이에 비해, 본 발명에서 2종 이상의 금속원소를 포함할 경우 전자 캐리어 농도를 1.0×10-16 까지 제어할 수 있으므로, 고이동도의 우수한 소자 특성을 갖는 산화물 반도체 타겟을 제조할 수 있다.
또한, 상기 산화물 소결체에서 (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10~20 원자%인 경우, 첨가된 금속 이온(M)이 ITZO계 타겟의 안정화 및 소결체 내의 산소를 흡착하여 박막 트랜지스터의 소자 특성 중 20 cm2/Vs 이상의 높은 이동도와 우수한 캐리어 농도를 나타낼 수 있다. 이때 (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10 원자% 미만인 경우, 첨가원소의 영향이 적어 소자 특성의 향상이 미미하므로, 대형 디스플레이에 적용 가능한 20cm2/Vs 이상의 높은 이동도를 나타낼 수 없다. 또한 상기 (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 20 원자%를 초과하는 경우, 산화물 반도체 소결체의 상대밀도 및 비저항 특성 면에서도 오히려 저조해지게 되며, 이동도 역시 현저히 감소하게 된다(하기 표 1 참조).
전술한 조성을 갖는 본 발명의 산화물 소결체는, 상대 밀도 95% 이상, 비저항은 1×10-2 Ωcm 이하인 것을 사용할 수 있다. 바람직하게는 상대 밀도가 95% 내지 99.9%이며, 비저항은 1×10-3 Ωcm 내지 1×10-2 Ωcm 일 수 있다. 이때 상기 산화물 소결체의 상대 밀도가 95% 미만인 경우 스퍼터링 타겟으로 사용하여 성막하는 경우 노듈이 발생하여 이상방전이 발생할 가능성이 높아지게 된다.
여기서, 상대밀도란 소결체의 (실측 밀도/이론 밀도) × 100으로 하여 계산되는 값이다. 실측밀도의 경우 소결체를 보통 1기압, 4℃의 물에서 측정하여 밀도를 산출한다.
본 발명에 따른 산화물 반도체 소결체는 당 분야에 공지된 통상적인 방법에 따라 제조될 수 있다. 일례로, 원료 분말 준비 단계, 혼합된 원료분말을 이용하여 구상화된 분말을 제조하는 단계, 성형체 제조 단계, 및 소결체 제조 단계로 이루어질 수 있다.
상기 제조방법의 일 실시형태를 들면, (i) 산화인듐 분말; 산화주석 분말; 산화아연 분말; 및 적어도 1종 이상의 금속 이온(M, 여기서 M = Al, Ga, Hf, V)이 함유된 금속산화물을 혼합하여 슬러리를 준비한 후 밀링하고 건조하여 분쇄하는 단계('S10 단계'); (ii) 상기 분쇄물을 일축 가압하여 1차 성형하는 단계('S20 단계'); (iii) 상기 1차 성형체를 등방압하여 2차 성형하는 단계('S30 단계'); 및 (iv) 상기 2차 성형체를 소결하는 단계('S40 단계')를 포함하여 구성될 수 있다.
이하, 상기 제조방법을 각 공정 단계별로 나누어 설명하면 다음과 같다.
1) 원료분말 준비 단계('S10 단계')
상기 S10 단계에서는, 산화인듐, 산화주석, 산화아연, 및 적어도 1종 이상의 금속 이온(M)를 포함하는 구상화된 원료분말을 준비한다.
구체적으로, 목적 조성에 맞도록 각 원소를 함유하는 분말을 칭량한 후, 이들을 혼합기에 투입하고 비드밀로 분쇄 및 혼합하여 혼합물(예, 슬러리)을 제조한다.
본 발명에서, 산화인듐, 산화주석, 산화아연은 당 업계에 알려진 통상적인 성분을 제한없이 사용할 수 있으며, 일례로 In2O3, SnO2, ZnO 등을 사용할 수 있다.
전술한 원료분말들을 혼합시, 필요에 따라 당 업계에 알려진 통상적인 첨가제, 예컨대 바인더, 분산제, 소포제 등을 추가로 포함할 수 있다.
분산제는 분쇄된 원료입자가 용액 내에서 장시간 동안 고르게 안정된 분산을 유지하면서 동시에 입자가 미세하게 분쇄되기 위한 목적을 만족시키기 위해 첨가된다. 사용 가능한 분산제의 비제한적인 예로는, 시트르산 등의 카르복실기가 붙은 유기산 계열, 폴리아크릴산 (PAA) 또는 그의 염, 공중합체, 또는 이들의 조합 등이 있다. 상기 분산제는 슬러리 내 분말 중량 대비 0.5 내지 3 중량% 사용될 수 있다.
또한 바인더는 슬러리를 분말로 건조시킨 후 성형하는 과정에서 성형체의 성형강도를 유지하기 위하여 첨가되는 것이다. 이들의 비제한적인 예로는, 폴리비닐알코올, 폴리에틸렌글리콜 등의 고분자 등이 있다. 상기 바인더의 사용량은 슬러리 내 전체 분말 100 중량% 대비 2 중량% 미만일 수 있으며, 구체적으로 0.01 중량% 이상, 2 중량% 미만일 수 있다.
소포제는 슬러리 내의 거품을 제거하기 위한 것으로, 통상적으로 실리콘유, 옥틸알콜, 붕초 등을 사용할 수 있다. 상기 소포제의 사용량은 슬러리 내 분말 대비 0.001 내지 0.01 중량% 범위일 수 있다.
전술한 산화인듐 분말, 산화주석 분말, 산화아연 분말, 적어도 1종의 금속 이온을 포함하는 금속산화물, 물 및 1종 이상의 첨가제를 혼합하여 준비된 혼합물(슬러리)를 밀링하고 건조하여 건조분말을 준비한다.
이때 밀링(분쇄)은 당 업계에 알려진 통상적인 볼밀, 비드밀 등을 사용하여 수행될 수 있다. 또한 분쇄조건은 특별히 제한되지 않으며, 일례로 분쇄 속도는 1,000 내지 2,500 rpm이고, 시간은 5 내지 10시간일 수 있다. 밀링을 통하여 얻어진 슬러리의 점도는 250~450 Cps 범위로 유지하며, 바인더의 양은 2 중량% 미만으로 조절하는 것이 바람직하다.
밀링을 거친 슬러리를 당 분야에 공지된 스프레이 드라이어(spray dryer) 장비를 이용하여 분무건조함으로써 구상화된 건조분말을 얻을 수 있다. 제조된 구상화된 분말은 균일화를 위해서 120 mesh 이하의 시브(sieve)를 이용하여 분급공정(Sieving)을 더 실시할 수도 있다.
2) 1차 성형체 제조 ('S20 단계')
상기 S20 단계에서는, 이전 S10 단계에서 제조된 건조분말을 소정의 형상을 갖는 성형체로 제조하는 성형단계를 거친다.
종래에는 하나의 성형공정을 거친 후 바로 소결하여 산화물 소결체를 제조한 것에 비해, 본 발명에서는 성형체의 밀도를 높이기 위해서 2단계로 이루어진 성형단계를 실시한다.
구체적으로, 1차 성형단계는 분급된 구상화 건조분말을 성형금형 내부에 투입한 후, 일축 성형기를 이용하여 원하는 형상의 1차 성형체를 제작한다.
상기 1차 성형단계에서의 가압 조건은 특별히 제한되지 않으며, 일례로 단위 면적당 50 MPa 이상일 수 있으며, 바람직하게는 50 내지 100 MPa 범위일 수 있다.
전술한 1차 성형단계를 거쳐 제조된 1차 성형체의 성형 밀도는 45~50%로 조절될 수 있다. 상기 1차 성형체의 성형밀도가 전술한 범위보다 낮을 경우 소결 구동력이 낮아져 소결 시간 및 온도가 증가하게 되며, 반대로 성형 밀도가 높을 경우 성형체에 크랙(Crack)이 발생할 수 있다. 상기 1차 성형체가 전술한 성형밀도를 가지지 못할 경우, 필요에 따라 1차 성형단계를 1회 이상 반복실시할 수 있다.
3) 2차 성형체 제조 ('S30 단계')
상기 S30 단계에서는, 1차 성형된 성형체를 등방압 성형기를 이용하여 2차 성형체를 제작한다.
이러한 등방압 성형은, 종래 금형프레스의 일축가압에 비하여 균질한 등방성을 갖는 성형체를 얻을 수 있다. 상기 등방압 성형시, 냉간 정수압 프레스 (cold isostatic press, CIP)를 이용하는 것이 바람직하다.
또한 상기 2차 성형단계에서의 가압 조건은 특별히 제한되지 않으며, 일례로 단위 면적당 2,000 MPa 이상일 수 있으며, 바람직하게는 2,000 내지 2,500 MPa 범위일 수 있다.
전술한 2차 성형단계를 거쳐 제조된 2차 성형체의 성형 밀도는 55~60%로 조절될 수 있다. 상기 2차 성형체의 성형밀도가 전술한 범위보다 낮을 경우 소결 구동력이 낮아져 소결 시간 및 온도가 증가하게 되며, 반대로 성형 밀도가 높을 경우 성형체에 크랙(Crack)이 발생할 수 있다.
상기 2차 성형체가 전술한 성형밀도를 가지지 못할 경우, 필요에 따라 2차 성형단계를 반복 실시하거나, 또는 1차 및 2차 성형단계를 연속적으로 반복실시할 수 있다.
4) 소결체 제조 ('S40 단계')
상기 S40 단계에서는, 2차 성형체를 소결하여 산화물 반도체 소결체를 제조한다.
상기 소결단계는 대기(공기) 또는 산소 분위기 하에서 1400~1600℃의 온도로 10~40 시간 동안 유지할 수 있다. 이때 분위기 가스는 공기 또는 산소를 주입하는데, 이러한 가스는 소결단계 중 산화물이 기화되는 것을 방지하는 역할을 한다.
상기와 같이 제조된 산화물 소결체는 상대 밀도가 95% 이상, 비저항은 1×10-2 Ωcm 이하일 수 있다. 바람직하게는 상대 밀도가 95% 내지 99.9%이며, 비저항은 1×10-3 Ωcm 내지 1×10-2 Ωcm 일 수 있다.
본 발명에 따라 전술한 조성과 물성을 갖는 산화물 소결체는, 스퍼터링 타겟으로 이용되어 전자 농도가 높은 아몰퍼스 산화물 박막을 형성할 수 있다. 형성된 아몰퍼스 산화물 박막은 박막 트랜지스터의 채널층으로 적용되어, 고이동도 특성이 확보되고, 안정성이 구현된 박막 트랜지스터(TFT)를 제공할 수 있다.
상기 스퍼터링 공정을 통한 성막공정의 일례를 들면, 제조된 산화물 소결체를 일정한 크기와 형태로 가공한 후 냉각용 금속판 또는 백킹 플레이트 (backing plate)에 붙여 스퍼터링 타겟으로 이용한다. 이후 진공조 내에서 산소 가스가 0~1% 범위로 혼합된 아르곤 가스를 80 sccm의 속도로 공급하면서, 상기 스퍼터링 타겟을 스퍼터하여 박막 트랜지스터의 채널층으로 이용되는 산화물 반도체 박막을 제조할 수 있다.
<박막 트랜지스터>
본 발명에 따른 박막 트랜지스터(TFT)는, 기판 상에 형성된 적어도 게이트 전극, 절연막, 산화물 반도체로 이루어지는 채널층, 소스 전극 및 드레인 전극을 포함한다. 필요에 따라 당 업계에 공지된 희생층, 에지스톱층, 또는 보호층 등을 더 포함할 수 있다.
박막 트랜지스터(TFT)는 게이트 전극에 전압을 인가하고, 채널층으로 흐르는 전류를 제어하고, 소스 전극과 드레인 전극 간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다.
상기 박막 트랜지스터는 전술한 조성의 산화물 소결체로부터 성막된 아몰퍼스 산화물 박막을 채널층으로 이용하는 것을 제외하고는, 당 분야에 공지된 구성을 포함할 수 있다. 이러한 박막 트랜지스터의 종류는 특별히 한정되지 않으며, 일례로 보텀 게이트형(Bottom Gate) 또는 에치 스톱형(Etch Stop Layer)형일 수 있다.
본 발명의 일 구현예에 따르면, 상기 박막 트랜지스터는 채널층 상에 형성된 희생층을 더 포함하고, 상기 희생층 상에 소스 전극 및 드레인 전극이 형성되는 보텀 케이트형(bottom gate)일 수 있다. 바람직하게는, 상기 게이트 전극이 채널층 아래에 구비되고, 소스 전극 및 드레인 전극은 상기 희생층 상에 상기 채널층의 양단에 접촉되도록 구비되는 구조이다.
본 발명의 다른 일 구현예에 따르면, 상기 박막 트랜지스터는, 채널층 상에 형성된 에치스톱층(Etch Stop Layer, ESL)을 더 포함하고, 상기 ESL층 상에 소스 전극 및 드레인 전극이 형성되는 에치 스톱형(ESL)일 수 있다. 바람직하게는, 상기 게이트 전극이 채널층 아래에 구비되고, 소스 전극 및 드레인 전극은 상기 에치스톱층(ESL) 상에 위치하되, 상기 양(兩) 전극이 상기 채널층의 양단에 접촉되도록 구비되는 구조일 수 있다. 이때 소스 전극 및 드레인 전극은 당 업계에 알려진 통상적인 방법에 따라, 예컨대 비아홀 등을 통하여 채널층과 접촉된다.
상기 기판은 통상적인 반도체 소자의 기판에 사용되는 물질을 제한없이 사용할 수 있다. 일례로 실리콘(Si), 유리, 무기계 재료, 유기물 재료 또는 금속을 제한 없이 사용할 수 있다.
이때 기판의 두께는 특별히 제한되지 않으며, 가요성 기판을 사용하는 경우 두께를 50㎛ 내지 500㎛ 범위로 하는 것이 바람직하다. 상기 가요성 기판의 두께가 50㎛ 미만에서는 기판 자체의 충분한 평탄성을 유지하는 것이 어렵고, 상기 가요성 기판의 두께가 500㎛를 초과하면 기판 자체의 가요성이 부족해져서 기판 자체를 자유롭게 굽히는 것이 곤란해지기 때문이다.
상기 기판은 수증기 및 산소의 투과를 방지하기 위해서 그 표면 또는 이면에 투습 방지층(가스 배리어층)을 형성할 수도 있다. 투습 방지층(가스 배리어층)의 재료로서는 질화 규소, 산화 규소 등의 무기물이 적합하게 사용된다. 투습 방지층(가스 배리어층)은, 예를 들면 고주파 스퍼터링법 등에 의해 형성할 수 있다. 또한, 열가소성 기판을 사용할 경우에는 필요에 따라서 하드 코트층, 언더코트층 등을 더 형성해도 좋다.
게이트 전극은 박막 트랜지스터를 온/오프하기 위한 전압 인가를 위한 것이다. 상기 게이트 전극은 금속 또는 금속 산화물과 같은 전도성 물질을 사용하여 형성될 수 있으며, 일례로 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu 와 같은 금속 또는 이들의 합금, IZO (InZnO) 또는 AZO (AlZnO)와 같은 금속 또는 전도성 산화물을 사용하거나, 여기에 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기도전성 화합물 또는 이들의 혼합물을 사용해서 형성할 수 있다.
게이트 전극으로서는 TFT 특성의 신뢰성이라고 하는 관점에서 Mo, Mo 합금 또는 Cr을 사용하는 것이 바람직하다. 상기 게이트 전극의 두께는, 예를 들면 10nm 내지 1000nm 범위일 수 있다.
상기 게이트 전극의 형성방법은 특별히 한정되는 것은 아니다. 일례로, 게이트 전극은, 인쇄 방식, 코팅방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플레이이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등을 사용해서 형성된다. 이들 중에서, 게이트 전극을 구성하는 재료와의 적합성을 고려해서 형성방법을 적절히 선택할 수 있다. 일례로, Mo 또는 Mo 합금을 사용해서 게이트 전극을 형성할 경우 DC 스퍼터링법이 사용된다. 또한, 게이트 전극에 유기 도전성 화합물을 사용할 경우에는 습식제막법이 이용될 수 있다.
게이트 절연막은 통상적인 반도체 소자에 사용되는 절연 물질을 사용하여 형성할 수 있으며, 실리콘 산화물 또는 질화물을 이용할 수 있다. 예를 들면, SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4, SiNx, YsO3, Ta2O5, 또는 이들의 혼합물을 사용할 수 있다. 또는 이들 물질로 이루어지는 이중층 막이거나, 폴리이미드와 같은 고분자 절연체도 사용될 수 있다.
상기 게이트 절연막의 두께는 특별히 제한되지 않으며, 일례로 10nm 내지 10㎛ 범위가 바람직하다. 상기 게이트 절연막은 리크 전류를 감소시키기 위해 전압 내성을 높이기 위해서 어느 정도 막두께를 두껍게 할 필요가 있다. 그러나, 게이트 절연막의 막두께를 두껍게 하면 TFT의 구동 전압의 상승을 초래한다. 이 때문에, 게이트 절연막의 두께는 무기 절연체의 경우 50nm 내지 1000nm인 것이 보다 바람직하고, 고분자 절연체의 경우 0.5㎛ 내지 5㎛인 것이 보다 바람직하다.
또한, HfO2와 같은 고유전율 절연체를 게이트 절연막에 사용하였을 경우, 막두께를 두껍게 해도 저전압에서의 트랜지스터의 구동이 가능하기 때문에, 게이트 절연막에는 고유전율 절연체를 사용하는 것이 바람직하다.
소스 전극 및 드레인 전극은 각각 전도성 물질을 사용하여 형성할 수 있다. 예를 들면 Pt, Ru, Au, Ag, Mo, Al, W, Cu, Cr, Ta, Ti 등의 금속 또는 이들의 합금, Al-Nd, APC 등의 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐주석(ITO), 산화 인듐아연(IZO), 또는 AZO(AlZnO) 등의 금속 산화물 도전물질을 사용해서 형성할 수 있다. TFT 특성의 신뢰성 및 희생층과의 에칭 속도 관점에서, 상기 소스 전극 및 드레인 전극 재질로는 몰리브덴(Mo) 또는 Mo 합금을 사용하는 것이 바람직하다. 또한, 소스 전극 및 드레인 전극의 두께는, 예를 들면 10nm 내지 1000nm 범위일 수 있다.
소스 전극 및 드레인 전극은 당 분야에 알려진 통상적인 방법에 따라 형성될 수 있으며, 일례로 막을 형성하고, 포토리소그래피법을 사용하여 상기 막에 레지스트 패턴을 형성하고, 이 막을 에칭함으로써 형성된다.
또한, 소스 전극 및 드레인 전극이 구성하는 막의 형성방법은 특별히 한정되지 않으며, 일례로 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플레이이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등을 사용해서 형성될 수 있다.
본 발명에서 소스 전극 및 드레인 전극을 Mo 또는 Mo 합금으로 형성할 경우, 일례로 DC 스퍼터링법을 사용하여 Mo 막 또는 Mo 합금막을 형성한 후 포토리소그래피법을 사용하여 Mo 막 또는 Mo 합금막에 레지스트 패턴을 형성하고, 에칭액에 의해 Mo 막 또는 Mo 합금막을 에칭해서 소스 전극 및 드레인 전극을 형성하게 된다.
필요에 따라, 본 발명은 채널층을 효과적으로 보호하기 위해서 희생층 또는 에치스톱층(etch stop layer; ESL)을 더 구비한다.
희생층의 성분은 특별히 제한되지 않으며, 당 분야에 공지된 것을 제한 없이 사용할 수 있다. 일례로 상기 채널층을 구성하는 산화물 소결체와 유사한 조성을 갖는 산화물 소결체를 스퍼터링법에 의해 성막함으로써 아몰퍼스 산화물 박막을 형성할 수 있다. 이때 희생층의 박막 두께는 50~1000Å 범위로 조절하는 것이 바람직하다.
또한 에치스톱층은 무기 절연(inorganic insulating) 재료를 이용하여 형성될 수 있으며, 일례로 SiO, SiN, Al2O3, 및 TiO2로 구성된 군으로부터 선택되는 1종 이상일 수 있다. 상기 에치스톱층은 보통 건식에칭에 의해 패터닝될 수 있다.
전술한 구성 이외에, 본 발명에서는 채널층, 소스 전극 및 드레인 전극을 보호하고, 트랜지스터 상에 제작되는 전자 디바이스와 절연할 목적으로 보호층을 더 포함할 수 있다.
상기 보호층은 당 업계에 알려진 통상적인 감광성 또는 열경화성 수지 조성물, 또는 상기 수지 조성물에 금속 산화물, 금속질화물, 금속불화물 등이 포함된 형태를 경화처리하여 형성될 수 있다.
상기 보호층의 형성방법은 특별히 한정되지 않으며, 일례로 진공증착법, 스퍼터링법, 반응성 스퍼터링법, MBE(분자선 에피택시)법, 클러스터 이온빔법, 이온 플래이팅법, 플라즈마 중합법 (고주파 여기 이온 플래이팅법), 플라즈마 CVD법, 레이저 CVD법, 열 CVD법, 가스소스 CVD법, 코팅법, 인쇄법, 또는 전사법을 적용하여 형성될 수 있다.
본 발명의 박막 트랜지스터는 당 업계에 알려진 통상적인 방법에 의해 제조될 수 있다. 일례로, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 절연층을 형성하는 공정; 상기 게이트 절연층 상에 산화물 반도체로 이루어지는 채널층을 형성하는 공정; 상기 에치스톱층 상에 소스 전극과 드레인 전극을 형성하는 공정; 및 상기 소스 전극과 소스 전극을 채널층의 양단에 접촉시키는 공정을 포함하여 구성될 수 있다.
이때 필요에 따라, 상기 채널층 상에 희생층 또는 에지스톱층을 형성하는 공정을 더 포함할 수 있다.
전술한 바와 같이 구성되는 본 발명의 박막 트랜지스터는 액정표시장치(LCD) 및 유기발광표시장치(OLED) 등과 같은 평판 표시장치에 전극, 활성층, 스위칭소자 또는 구동소자로 적용될 수 있다.
앞서 설명한 바와 같이, 본 발명에 따른 트랜지스터는 이동도가 20 cm2/vs 이상이고 안정하므로, 이를 평판표시장치에 적용하면, 평판표시장치의 신뢰성을 향상시킬 수 있다. 특히, 디스플레이 크기가 대형화하더라도 안정적으로 사용될 수 있다.
여기서, 전술한 액정표시장치 및 유기발광표시장치 등의 구조는 잘 알려진 바, 이들에 대한 자세한 설명은 생략한다. 본 발명에 따른 트랜지스터는 평판 표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.
이하 본 발명을 실시예를 통해 구체적으로 설명하나, 하기 실시예 및 실험예는 본 발명의 한 형태를 예시하는 것에 불과할 뿐이며, 본 발명의 범위가 하기 실시예 및 실험예에 의해 제한되는 것은 아니다.
[실시예 1]
분말의 평균 입자크기가 5㎛ 이하인 산화인듐, 산화주석, 산화아연, 첨가원소 M의 각 산화 분말(산화갈륨과 산화알루미늄)을 각각 45 원자%, 9 원자%, 45 원자%, 1 원자%의 비율로 칭량한 후 혼합하여 농도가 55%인 습식 슬러리를 비즈밀 매체 0.3mm의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무건조한 후 확보된 구상화 분말을 이용하여 성형을 실시하였다. 성형은 1차 일축성형 후 등방향 성형기를 이용하여 2차 성형하였다. 최종 성형밀도는 55~60%로 확보하였다. 상기 성형체를 이용하여 소결을 실시하였으며, 소결 조건은 1400~1600℃ 구간에서 10시간 유지하였으며, 가스는 산소를 사용하여 분당 40L의 유량으로 주입하였다. 상기와 같이 제조된 실시예 1의 산화물 소결체 타겟의 상대밀도는 98.9%이고, 비저항은 1.0×10-3 Ωcm으로 측정되었다.
얻어진 실시예 1의 산화물 타겟을 이용하여 구성된 박막트랜지스터의 이동도를 측정한 결과 30 cm2/Vs 이었으며, 캐리어 농도는 2.0×1018/cm3을 확보하였다.
[실시예 2]
산화 인듐, 산화 주석, 산화아연, 첨가원소 M의 각 산화 분말(산화갈륨과 산화알루미늄)로서 각각 43 원자%, 12 원자%, 43 원자%, 2 원자%의 비율로 칭량하여 사용한 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 실시예 2의 산화물 소결체를 제조하였다. 상기와 같이 얻어진 실시예 2의 산화물 소결체 타겟의 상대밀도는 98.5%, 비저항은 1.7×10-3 Ωcm으로 측정되었다.
얻어진 실시예 2의 산화물 타겟을 이용하여 구성된 박막트랜지스터의 이동도를 측정한 결과 36 cm2/Vs 이었으며, 캐리어 농도는 8.0×1016/cm3을 확보하였다.
[실시예 3]
산화인듐, 산화주석, 산화아연, 첨가원소 M의 각 산화 분말(산화갈륨과 산화알루미늄)로서 각각 40 원자%, 16 원자%, 40 원자%, 4 원자%의 비율로 칭량하여 사용한 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 실시예 3의 산화물 소결체를 제조하였다. 상기와 같이 얻어진 실시예 3의 산화물 소결체 타겟의 상대밀도는 97.9%, 비저항은 7.0×10-3 Ωcm으로 측정되었다.
얻어진 실시예 3의 산화물 타겟을 이용하여 구성된 박막트랜지스터의 이동도를 측정한 결과 24 cm2/Vs 이었으며, 캐리어 농도는 4.0×1017/cm3을 확보하였다.
[비교예 1]
산화인듐, 산화주석, 산화아연, 첨가원소 M의 각 산화 분말(산화갈륨과 산화알루미늄)로서 각각 46 원자%, 6 원자%, 46 원자%, 2 원자%의 비율로 칭량하여 사용한 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 비교예 1의 산화물 소결체를 제조하였다. 상기와 같이 얻어진 비교예 1의 산화물 소결체 타겟의 상대밀도는 7.5%, 비저항은 2.0×10-3 Ωcm으로 측정되었다.
얻어진 비교예 1의 산화물 타겟을 이용하여 구성된 박막트랜지스터의 이동도를 측정한 결과 18 cm2/Vs 이었으며, 캐리어 농도는 5.0×1017/cm3을 확보하였다.
[비교예 2]
산화인듐, 산화주석, 산화아연, 첨가원소 M의 각 산화 분말(산화갈륨과 산화알루미늄)로서 각각 37 원자%, 16 원자%, 37 원자%, 10 원자%의 비율로 칭량하여 사용한 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 비교예 2의 산화물 소결체를 제조하였다. 상기와 같이 얻어진 비교예 2의 산화물 소결체 타겟의 상대밀도는 93%, 비저항은 8.0×10-3 Ωcm으로 측정되었다.
얻어진 비교예 1의 산화물 타겟을 이용하여 구성된 박막트랜지스터의 이동도를 측정한 결과 8 cm2/Vs 이었으며, 캐리어 농도는 1.0×1017 /cm3을 확보하였다.
[실험예 1. 박막 트랜지스터의 물성 평가]
실시예 1~3 및 비교예 1~2에서 제조된 산화물 소결체의 조성 및 상대밀도를 하기 표 1에 기재하였다. 또한 실시예 1~3 및 비교예 1~2의 산화물 소결체를 이용하여 제조된 아몰퍼스 산화물 박막 채널층을 구비하는 박막 트랜지스터의 이동도와 비저항 특성을 각각 측정하여 하기 표 1에 나타냈다.
실험 결과, 비교예 1~2는 모두 20 cm2/Vs 미만의 저조한 이동도를 나타냈다. 이에 따라, 대형 디스플레이에 탑재 가능한 소자에 적용 불가하다는 것을 확인할 수 있었다. 특히, 첨가원소(M)의 함량이 높아질수록 산화물 소결체의 상대밀도가 현저히 감소하고, 이동도 역시 동반 감소한다는 것을 알 수 있었다.
이에 비해, 본 발명의 실시예 1~3에서는 상대밀도가 높고 이동도가 20 cm2/Vs 이상을 나타냈으며, 특히 실시예 2에서는 이동도가 36 cm2/Vs를 나타냈다. 이에 따라 대형 디스플레이에 탑재 가능한 소자에 유용하게 적용할 수 있음을 알 수 있었다.
실시예1 실시예2 실시예3 비교예1 비교예2
산화인듐(at%) 45 43 40 46 37
산화주석(at%) 9 12 16 6 16
산화아연(at%) 45 43 40 46 37
금속산화물
(at%)		 1 2 4 2 10
상대밀도(%) 98.9 98.5 97.9 97.5 93.0
(M+Sn)/
(M+In+Sn+Zn)
(원자%)		 10 14 20 8 26
비저항
(10-3 Ωcm)		 1.0 1.7 7.0 2.0 8.0
이동도 (cm2/Vs) 30 36 24 18 8

Claims (11)

  1. 산화인듐; 산화주석; 산화아연; 및 적어도 1종 이상의 금속 이온(M, 여기서 M = Al, Ga, Hf, V)이 함유된 금속산화물을 포함하며,
    (M+Sn)/(M+In+Sn+Zn)로 표시되는 원자수 비가 10~20 원자%인, 산화물 소결체.
  2. 제1항에 있어서,
    상기 금속산화물은 Al, Ga, Hf, 및 V로 구성된 군에서 선택되는 2종의 금속(M)을 포함하는 산화물 소결체.
  3. 제1항에 있어서,
    상대밀도가 95% 이상이고, 비저항이 1×10-2 Ωcm 이하인 산화물 소결체.
  4. 기판 상에 형성된 게이트 전극, 절연막, 채널층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터로서,
    상기 채널층은, 제1항 내지 제3항 중 어느 한 항의 산화물 소결체 타겟을 스퍼터링하여 형성된 아몰퍼스 산화물 박막인 것을 특징으로 박막 트랜지스터.
  5. 제4항에 있어서,
    이동도가 20cm2/Vs 이상인 박막 트랜지스터.
  6. 제4항에 있어서,
    캐리어 농도가 1.0×1016 내지 5.0×1018 인 박막 트랜지스터.
  7. 제4항에 기재된 박막 트랜지스터를 포함하는 평판 표시장치.
  8. (i) 산화 인듐; 산화 주석; 산화아연 분말; 및 적어도 1종 이상의 금속 이온 M(M = Al, Ga, Hf, V)을 함유하는 금속산화물을 혼합하여 슬러리를 준비하고 분쇄하는 단계;
    (ii) 상기 분쇄물을 일축 가압하여 1차 성형하는 단계;
    (iii) 상기 1차 성형체를 등방압하여 2차 성형하는 단계; 및
    (iv) 상기 2차 성형체를 소결하는 단계
    를 포함하는 제1항의 산화물 소결체의 제조방법.
  9. 제8항에 있어서,
    상기 1차 성형단계에서의 가압 조건은 50 MPa 이상이고, 1차 성형체의 성형밀도가 45~50%인 제조방법.
  10. 제8항에 있어서,
    상기 2차 성형단계에서의 가압 조건은 2,000 MPa 이상이고, 2차 성형체의 성형밀도가 55~60%인 제조방법.
  11. 제8항에 있어서,
    상기 소결단계는 대기 및 산소 하에서 1400~1600℃의 온도로 10~40 시간 동안 유지되는 것인 제조방법.
KR1020170171557A 2017-12-13 2017-12-13 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터 KR20190070732A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170171557A KR20190070732A (ko) 2017-12-13 2017-12-13 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터
PCT/KR2017/014738 WO2019117363A1 (ko) 2017-12-13 2017-12-14 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170171557A KR20190070732A (ko) 2017-12-13 2017-12-13 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20190070732A true KR20190070732A (ko) 2019-06-21

Family

ID=66820724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170171557A KR20190070732A (ko) 2017-12-13 2017-12-13 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터

Country Status (2)

Country Link
KR (1) KR20190070732A (ko)
WO (1) WO2019117363A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063774A1 (ko) * 2021-10-14 2023-04-20 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 이를 포함하는 스퍼터링 타겟 및 산화물 박막

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20190044123A (ko) * 2011-05-10 2019-04-29 이데미쓰 고산 가부시키가이샤 In₂O₃-SnO₂-ZnO계 스퍼터링 타겟
CN104379800B (zh) * 2012-05-31 2019-06-07 出光兴产株式会社 溅射靶
KR20150057377A (ko) * 2013-11-19 2015-05-28 희성금속 주식회사 고이동도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자
KR20170082379A (ko) * 2016-01-06 2017-07-14 희성금속 주식회사 스퍼터링 타겟 및 이를 이용하여 형성된 박막

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063774A1 (ko) * 2021-10-14 2023-04-20 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 이를 포함하는 스퍼터링 타겟 및 산화물 박막

Also Published As

Publication number Publication date
WO2019117363A1 (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
Xu et al. A flexible AMOLED display on the PEN substrate driven by oxide thin-film transistors using anodized aluminium oxide as dielectric
KR101518091B1 (ko) 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
KR101497878B1 (ko) 박막 전계 효과 트랜지스터 및 디스플레이
KR101538283B1 (ko) 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR100995451B1 (ko) 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
US8274082B2 (en) Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
TWI517409B (zh) 薄膜電晶體及其製造方法
JP6414946B2 (ja) 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット
EP2320468A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
WO2010119952A1 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR20080069607A (ko) 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
KR20090122391A (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
US20040222089A1 (en) Sputtering target and transparent electroconductive film
Gonçalves et al. Role of room temperature sputtered high conductive and high transparent indium zinc oxide film contacts on the performance of orange, green, and blue organic light emitting diodes
Park et al. Compositional Engineering of Hf‐Doped InZnSnO Films for High‐Performance and Stability Amorphous Oxide Semiconductor Thin Film Transistors
CN103325842A (zh) 氧化物半导体薄膜及一种薄膜晶体管
US20160329433A1 (en) Thim film transistor and method for making the same, thim film transistor panel and display device
KR20190070732A (ko) 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터
KR102486098B1 (ko) 산화물 소결체 및 이를 포함하는 박막 트랜지스터
TW201936951A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
KR20150057377A (ko) 고이동도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자
KR101500175B1 (ko) 고밀도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자
Boughias et al. Field Effect Transistors Based on Composite Films of Poly (4-Vinylphenol) with ZnO Nanoparticles
US20220415654A1 (en) Oxide Semiconductor Sputtering Target And Method Of Fabricating Thin-Film Transistor Using Same
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット