JP6414946B2 - 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット - Google Patents

薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット Download PDF

Info

Publication number
JP6414946B2
JP6414946B2 JP2013133661A JP2013133661A JP6414946B2 JP 6414946 B2 JP6414946 B2 JP 6414946B2 JP 2013133661 A JP2013133661 A JP 2013133661A JP 2013133661 A JP2013133661 A JP 2013133661A JP 6414946 B2 JP6414946 B2 JP 6414946B2
Authority
JP
Japan
Prior art keywords
thin film
zinc oxide
oxide
film transistor
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013133661A
Other languages
English (en)
Other versions
JP2014011465A (ja
Inventor
在 佑 朴
在 佑 朴
倫 圭 李
倫 圭 李
度 賢 金
度 賢 金
東 朝 金
東 朝 金
柱 玉 朴
柱 玉 朴
仁 成 孫
仁 成 孫
相 元 尹
相 元 尹
建 孝 李
建 孝 李
鎔 晋 李
鎔 晋 李
▲祐▼ ▲爽▼ 全
▲祐▼ ▲爽▼ 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Samsung Corning Advanced Glass LLC
Original Assignee
Samsung Display Co Ltd
Samsung Corning Advanced Glass LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49777169&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6414946(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Display Co Ltd, Samsung Corning Advanced Glass LLC filed Critical Samsung Display Co Ltd
Publication of JP2014011465A publication Critical patent/JP2014011465A/ja
Application granted granted Critical
Publication of JP6414946B2 publication Critical patent/JP6414946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜トランジスタ、酸化亜鉛系スパッタリングターゲットに関し、特に、薄膜トランジスタの遮断膜およびその蒸着に使用される酸化インジウムがドーピングされた酸化亜鉛系スパッタリングターゲットに関する。
液晶表示装置または電子発光(electroluminescence)表示装置は、表示性能に優れ、かつ消費電力が少ない。このため、液晶表示装置または電子発光表示装置は、携帯電話、パーソナルコンピュータ、ワードプロセッサ、テレビ等の表示機器に広く利用されている。これらの表示機器は、TFTという微細なパターンにより形成されたトランジスタを介して駆動される。TFTの形成において、電極と電極の間に半導体特性を示す薄膜層が要求される。
これら半導体層として、一般的に、非晶質シリコンあるいは多結晶シリコンが使用されるが、両物質ともに、長所と短所を持っている。たとえば、非晶質シリコンは、大面積での積層が容易であり、製造コストが低廉である。しかし、半導体層を介して電子が移動することのできる能力を表す移動度が低い。したがって、高画質のディスプレイには適用が難しいという問題点を有している。その反面、多結晶シリコンは、移動度が非晶質シリコンの100倍以上であって、OLEDやLCDのUD級画質を具現するのに有利な特性を持っている。しかし、大面積での積層が困難で、大型TVへの適用が不利である。また、製造単価が高く、製品の価格競争力を落とすという問題点を有している。
これに対する解決方案として、最近になって、この半導体層を非晶質酸化物に変えようとする努力が多くの研究グループで行われてきている。酸化物半導体は、一般的な透明電極を蒸着する方法であるスパッタリングによる大面積での蒸着が容易である。また、移動も非晶質シリコンに比べて10〜50倍高い。したがって、低い消費電力が要求されるモバイル機器においてこれを適用しようとする試みが積極的に行われている。また、こうした技術をTVへと拡散適用する研究も並行して行われている。
酸化物半導体層を蒸着するためのスパッタリングターゲットとして、一般的にIn‐Ga‐Zn‐Oの4つの元素からなるスパッタリングターゲットが広く知られている。ここで、これらの元素間の比率は、In:Ga:Zn=1:1:1あるいは2:2:1の原子比を有するものが知られている。TFT素子において、スパッタリングにより前記酸化物半導体層が積層されると、その上部にソース‐ドレイン電極が一般的に蒸着されることとなる。これらの電極は、相対的に抵抗の高い酸化物との電気的接触が良くなく、酸化物半導体層への拡散のおそれがあり、チタンやCu‐Mnといった物質からなる遮断膜(barrier)が中間に配される。
最近では、電極材料として高性能を示すことのできる銅電極の適用が積極的に検討され、銅およびチタンの酸化物半導体層に拡散することが問題となっている。したがって、銅電極と酸化物半導体層との接触性を良くすると同時に、銅が酸化物半導体層に拡散することを防ぐことができ、酸化物半導体層との関係においてエッチング選択度に優れ、エッチングによるアンダーカット等の問題を引き起こさない遮断膜(barrier)物質に対する関心が高まっている。
本発明は、最近、超高画質および低い消費電力特性を可能にする酸化物半導体層が薄膜トランジスタに適用されているにあたり、多様な金属電極に対して酸化物半導体層との反応を抑制し、接触性の良い結晶質遮断膜の具現を可能にするスパッタリングターゲットの組成を提案することを目的とする。同時に、既存のエッチング条件において優れたエッチング選択比を有し、アンダーカットを誘発させないようにエッチング速度を制御することが容易な結晶質遮断膜の具現を可能にするスパッタリングターゲットの組成を提案することを目的とする。
さらに、本発明は、通常、ピクセル透明電極として使用される非晶質薄膜の具現のために使用されている酸化亜鉛がドーピングされた酸化インジウム系ターゲットの組成とは異なり、結晶質ZnO構造の薄膜を具現することのできる酸化インジウムがドーピングされた酸化亜鉛系ターゲットを提案することを目的とする。
本発明による組成を有するスパッタリングターゲットは、前記において言及した酸化物半導体層が適用されたTFT構造において、エッチング性および接触性等の特性に優れた特性を示すようにすることを主たる特徴とする。しかし、必ずしもこれに限定されず、TFT構造上において、金属電極に接触する部位では、その用途に応じて組成比を調整してその応用分野を拡大することができる。
前記目的を達成するために、本発明は、金属電極と、前記金属電極から物質が拡散することを遮断する酸化亜鉛系遮断膜と、を含み、前記酸化亜鉛系遮断膜は、酸化インジウムがドーピングされた酸化亜鉛を含み、酸化インジウムの量は、該酸化亜鉛系遮断膜の重量に対して1〜50wt%であることを特徴とする薄膜トランジスタを提供する。
また、本発明は、酸化インジウムがドーピングされた酸化亜鉛を含む薄膜トランジスタ遮断膜蒸着用の酸化亜鉛系スパッタリングターゲットであって、酸化インジウムの量は、
該酸化亜鉛系スパッタリングターゲットの重量に対して1〜50wt%であることを特徴とする酸化亜鉛系スパッタリングターゲットを提供する。
本発明の遮断膜は、TFTを構成する際に、既存のチャネル層であるSi半導体層を酸化物半導体層に代替するにあたり、金属電極が酸化物半導体層に拡散することを防ぐと同時に、エッチング特性において、酸化物半導体層との関係において優れたエッチング選択比を有し、エッチング速度を調節できて下部の酸化物半導体層の浸食等による問題を発生させない薄膜を構成するための基本材料として使用することができる。
また、本発明の遮断膜は、金属電極と同時に一括エッチングすることができるので、製造工程の簡素化に寄与することができる。従来は、金属電極のエッチングと遮断膜のエッチングが別途に行われなければならず、その製造工程が非効率的であった。
また、本発明の遮断膜は、遮断膜(Barrier)の役割をする特徴の他に、非伝導性酸化物層および金属層との接触性を良くする機能を有することにより、TFT素子を構成するにおいて、金属と酸化物層との間でオーミックコンタクトとなるべき部位のどこにも使用することができる。
また、本発明のスパッタリングターゲットは、DCスパッタリングが可能であり、高密度での製造が可能である。
1450℃、空気‐酸素雰囲気の組合せで焼結された本発明の一実施例によるZIOターゲット表面の電子顕微鏡(SEM)像である。 酸化インジウムが30wt%ドーピングされた図1のZIOターゲット表面の電子プローブマイクロアナライザー(EPMA)イメージである。 本発明の一実施例によるZIO薄膜のCu遮断性能分析結果である。 図3のZIO薄膜のアンダーカット発生評価結果である。 本発明の一実施例による単位ZIO薄膜のエッチング後の薄膜表面イメージである。 本発明の一実施例による薄膜トランジスタの構造である。
本発明は、酸化物半導体層が適用された平板ディスプレイを構成するTFTの製作過程において使用される酸化インジウムがドーピングされた酸化亜鉛系スパッタリングターゲットに関するものである。該スパッタリングターゲットは、ゲート、ソース、ドレイン電極に使用される、金属が他の層の薄膜に拡散することを防ぐと同時に、透過率が高くてディスプレイへの適用が可能な結晶質薄膜の形成が可能である。加えて、該スパッタリングターゲットは、その組成によって化学物質によるエッチング速度を調整することができる。
本発明の適用は、前記において言及した酸化物半導体が適用されたTFTの特定部位に限定されず、ゲート、ソース、ドレイン電極を含む、TFTの構成上において、電極に密着する部位への多様な用途での活用が可能な製品を具現する。
本発明による酸化亜鉛系スパッタリングターゲットは、好ましくは、酸化亜鉛に、酸化インジウムを、該ターゲットの全重量に対して1〜50wt%で含み、1200℃〜1500℃で焼結される。さらに好ましくは、20〜40wt%で含む。酸化亜鉛系スパッタリングターゲットは、Ga、Al等といった第3族元素およびZr、Si、Sn等といった第4族元素のうち少なくとも一つがさらにドーピングされてよい。また、本発明による酸化インジウムがドーピングされた酸化亜鉛系スパッタリングターゲットの比抵抗は、好ましくは100Ω・cm以下であり、DCスパッタリングを通じて、安定的なスパッタリングを通じた蒸着が可能である。本発明によるスパッタリングターゲットは、DCスパッタリングの際に、パワー密度が0.1〜8W/cmの範囲内において使用が可能である。また、酸化インジウムが酸化亜鉛に均一に分散されて、1μm以上の酸化インジウム凝集体がなく、焼結体の局部的な抵抗均一性が10%以内となることができる。また、本発明による焼結体を利用してのスパッタリング蒸着の際、薄膜の組成の均一性が±10%以内であるので、TFT素子製作時にも均一な特性を具現することができる。本発明によるスパッタリングターゲットの密度は、好ましくは、5.6g/cm以上の高密度特性を有することにより、高いパワー密度が適用されたDCスパッタリングの際にも異常放電等の問題が発生しない。また、スパッタリングターゲットに典型的に表われる黒化現象が少なく、スパッタリング蒸着工程上における粒子による欠陥が少ない。
本発明による遮断膜は、好ましくは、酸化亜鉛に酸化インジウムが、該遮断膜重量に対して1〜50wt%ドーピングされる。さらに好ましくは、酸化インジウムの含有量は20〜40wt%である。酸化亜鉛系遮断膜は、Ga、Al等といった第3族元素およびZr、Si、Sn等といった第4族元素のうち少なくとも一つがさらにドーピングされてよい。本発明によるターゲットにより蒸着された薄膜は、好ましくは100〜1×10−4Ω・cmの比抵抗を有して、上部に蒸着されることになる金属電極層と下部薄膜との間でおーミックコンタクトを可能にして、TFT素子内に電気的短絡が形成されないようにする。また、金属電極と下部および上部薄膜との間において、金属電極が他の薄膜に拡散することを防止する遮断膜(Barrier)の役割を遂行することができる。また、本発明によるターゲットによりスパッタリング蒸着した薄膜は、エッチング液によって薄膜が直線的にエッチングされずに内部へ侵食されるアンダーカットが発生しない。酸化亜鉛系遮断膜は、X線回折(XRD)測定による半値全幅(FWHM)分析で、好ましくは10〜5000Åの結晶サイズを有する。
改善されたエッチング性を有するTFTピクセル透明電極用非晶質薄膜を具現することのできる、酸化亜鉛がドーピングされた酸化インジウムターゲットに対する多くの研究が行われている。しかしながら、これらの組成は、焼結体の基本構造が酸化亜鉛のWurzite構造ではなく、酸化インジウムのBixbite構造を有する。また、薄膜においては、酸化亜鉛がドーピングされた酸化インジウム系非晶質薄膜が構成される。こうした薄膜は、TFTピクセル電極をエッチングによりパターニングする際、既存のITO薄膜に比べてエッチング速度が速いという長所を有している。
これに対して、本発明のターゲットは、酸化インジウムが酸化亜鉛に、1〜50wt%でドーピングされなければならない。本発明のターゲットにより蒸着された遮断膜は、酸化亜鉛が結晶構造のうち結晶方向002の方向に成長することを特徴とする。また、本発明の遮断膜が具現された場合、前記において言及した、TFT構造において電極の拡散を防止すると同時に、要求するエッチング特性まで満たすことができる。
前記において言及した組成のように、酸化インジウムが多量にドーピングされた酸化亜鉛ターゲットの比抵抗が100Ω・cm以下の値を有すると同時に、酸化インジウムが酸化亜鉛に1μm以上の凝集体がなく均一に分散されており、焼結密度5.6g/cm以上の値を有するためには、その製造条件が制御されて最適化されることが好ましい。
本発明によるターゲットの組成で遮断膜を蒸着した際、遮断膜の比抵抗は、30〜50nmの膜厚基準で100〜1×10−4Ω・cmとなることが好ましい。前記において言及した遮断膜の特性を具現するために、スパッタリングの際、アルゴンガスと酸素ガスを適切な比率で混合して使用してよい。この範囲を外れた場合、金属電極と酸化物半導体層との電気的接触性が急激に悪化して、TFT素子の特性に問題を誘発する可能性がある。
また、遮断膜は、エッチング特性改善のために、200〜400℃の範囲で10〜120分間熱処理してよい。
前記特性を示すことのできるターゲットは、DCスパッタリングが可能であるとともに、印加パワー密度基準で0.1〜8W/cmの条件下で安定的な放電が可能であることが好ましい。こうした特性は、前記において言及したターゲットの抵抗と非常に深い関係がある。
本発明により成膜された遮断膜は、エッチング時にエッチング直線性に優れており、アンダーカットが発生しないことが好ましい。本発明の範囲を外れた組成や他の物質が添加された酸化亜鉛ターゲットは、好ましい遮断膜の比抵抗あるいはエッチング特性を具現することができない。
前記で説明した特性をすべて具現するためには、ターゲットを製造するにあたり、その製造条件が次のように高度に制御されることが好ましい。
第一に、酸化インジウムのドーピング量は、エッチング特性を制御するために、1〜50wt%で添加する。TFT工程において使用されるエッチング液の種類および用途に応じて酸化インジウムのドーピング量は変わり得るが、前記組成から外れることになると、エッチング特性の制御が困難になったり、または酸化亜鉛の固有構造を含む結晶質薄膜の具現が困難になったりする傾向がある。
第二に、ターゲットを製造するための工程におけるスラリーの製造ステップにおいて、粒子の分散粒径を制御することである。
本発明のターゲットの製造方法は、段階的な混合スラリー製造ステップを含む。
まず、酸化亜鉛を、蒸留水と分散剤の混合液と混ぜて、分散平均粒径が0.1〜0.8μmとなるように湿式ミリングを実施する。さらに好ましくは、0.2〜0.6μmの範囲となるように調節する。このとき、添加される分散剤は酸化亜鉛に対して0.1〜2wt%であってよく、これは分散させようとする粒径に依存する。また、分散剤は、懸濁液状であって、酸化インジウムおよび酸化亜鉛の表面に容易に吸着することのできる構造を有していることが好ましく、このために、クエン酸といった有機酸やポリカルボン酸等が使用されてよい。分散剤は、粒子の高分散特性を具現するために、懸濁液のpHを変化させないようにすることが好ましく、このために、ポリカルボン酸塩といった形態からなる分散剤を使用してよい。
酸化亜鉛の分散が完了すると、酸化インジウムに対して0.3〜2.5wt%の分散剤を、酸化亜鉛が分散された懸濁液に添加し、酸化インジウムを入れる。その後、湿式ミリングを通じて酸化インジウムおよび酸化亜鉛が混合されたスラリーの粒径が0.1〜0.5μmの範囲となるように調節する。
前記のように湿式ミリングを段階的に分けて実施する理由は、次のとおりである。乾式原料粉末状態の平均粒径がいずれも異なり、パウダー自体の硬度や凝集度が異なるため、一度に混合して湿式ミリングを行う場合、各原料粉末に対して所望のサイズの粒径どおりに調節することが難しい。このようになると、焼結体の製造時に、酸化インジウムが酸化亜鉛マトリックスに均一に分散されず、局部的な凝塊現象が発生してターゲットの電気的特性および機械的物性を低下させるようになる。したがって、こうした問題点を解決するために、順次的に制御しようとする粒径に粒子を均一に分散させるのである。また、分散粒径を調節することは、焼結温度とも密接な関連があり、最適条件に到達しなかった場合、高温焼結による酸化亜鉛の非正常的な揮発を誘発し得る。
湿式ミリングが完了すると、混合スラリーにバインダーを添加する。このときに使用されるバインダーは、スラリーを粉末に乾燥させた後に成形する過程において、成形体の成形強度を維持するために添加されるものであって、ポリビニルアルコール、ポリエチレングリコール等が使用されてよく、その添加量は、スラリー内のパウダーに対して0.01〜5wt%、好ましくは0.5〜3wt%使用されてよい。こうした添加量の組成を最適化することもやはり、薄膜の電気的特性に及ぼす影響は微々たるも、焼結体の焼結密度に及ぼす影響は極めて大きいと言える。バインダー添加剤の組成を最適化していない場合、顆粒粉末を成形する過程において成形密度が低下することになり、このことは、すなわち、焼結密度の低下につながることになる。焼結密度の低下は、焼結体内部に気孔が形成されることを意味するものであって局部的な高抵抗を招くことになり、これもまた、DCスパッタリングが可能なターゲットを作るのに障害要素として作用することになる。
このように製造された混合スラリーを、噴霧乾燥法で乾燥させて顆粒粉末を作り、コールドプレス(液圧プレス)と冷間等方圧成形を通じて成形体を製造した後、これを1400〜1600℃で焼結させて酸化亜鉛系スパッタリングターゲットを製造してよい。焼結温度は、焼結体を製造する過程において最も重要な工程と言うことができる。本発明において提示した焼結温度は、酸化ガリウムがドーピングされた酸化亜鉛ターゲットを製造するにあたり、ターゲットの抵抗がDCスパッタリングの可能な1×10−3〜50Ωの間で制御されるようにする温度である。焼結させる具体的なステップは、高密度化および低抵抗を有するようにする過程を含んでいる。
前記過程を通じて製造されたスパッタリングターゲットの比抵抗は、100Ω・cm以下であって、DCスパッタリング法により安定してガラス基板上に成膜することができる。成膜時における、ターゲットに印加することのできるDCパワーの面積密度は、0.1〜8W/cmの範囲内で自由に制御が可能である。もちろん、これを外れた範囲においてもグロー放電を引き起こすことは可能であるが、異常放電等の問題が発生する確率が高く、ターゲットに亀裂を招く可能性が非常に高くて産業的には利用が不可能であると言える。
本ターゲットを利用して、DCスパッタリングを通じて蒸着を行った際に得ることのできる薄膜の比抵抗は、組成に応じて、30nm厚基準で100〜1×10−4Ω・cmとなってよい。蒸着時、チャンバの基本真空度は、1×10−7〜1×10−5torrの範囲内で調節されることが好ましい。初期真空度は、低ければ低いほど高品質の薄膜を得ることができるが、産業設備において超高真空を維持することは費用を増加させるため、前記において言及した水準において真空度を維持すれば、本発明において提示したターゲットにより良質の薄膜を得ることができる。蒸着時、薄膜の結晶化度および抵抗を制御するために、酸素といった反応性ガスをアルゴンガスとともに注入してよい。蒸着後、薄膜は、200〜400℃の範囲内で熱処理が行われてよい。
本発明によるターゲットにより前記のように蒸着した薄膜あるいは熱処理された薄膜は、TFT工程上において、金属電極エッチングに使用される薬液に対して、金属電極および下部/上部膜との間でエッチングによるアンダーカットが発生しない。エッチング速度が小さすぎると量産性が低下し、エッチング速度が大きすぎると工程制御が難しいため、本発明のような組成により、蒸着後、エッチングの際、適切なエッチング速度での制御が可能であり、エッチング液による不均一なアンダーカットが発生しない。
また、本薄膜の下部または上部に酸化物半導体層といったチャンネル層や他の酸化物層が存在する場合、金属電極の蒸着や蒸着後の熱処理時に、金属電極が他の層に拡散しないように、遮断膜の役割をすることができる。また、上部および下部層とオーミックコンタクトがなされるため、電気的な短絡を発生させない。これは、TFTの製作後、素子特性の分析を通じて確認が可能であり、多様な分析設備を活用して、金属電極が上部あるいは下部薄膜に拡散されないことを確認することができる。
[実施例]
酸化亜鉛系スパッタリングターゲットを製造するために、酸化亜鉛の重量に対して1.0wt%の分散剤が添加された蒸留水に、約0.5μmの平均粒径を有する酸化亜鉛をスパッタリングターゲットの全重量に対してそれぞれ65、70、75wt%となるように添加した後、分散された平均粒径が0.2μmとなるように湿式ミリング法により粉砕/分散させた。その後、酸化インジウムに対して0.5wt%の分散剤と1μmの平均粒径を有する酸化インジウムを添加して、最終分散粒径が0.5μmとなるように湿式ミリングした。このとき、分散剤は、ポリアクリル酸アミン塩を使用した。
最終的な酸化亜鉛系混合スラリーが得られた後、バインダーとしてPVA1.0wt%、PEG0.5wt%を添加して、さらに1回ミリングして均一なスラリーに製造した。
酸化亜鉛系スラリーを顆粒粉末にするために、噴霧乾燥法を使用した。噴霧乾燥法により顆粒粉末を製造し、酸化亜鉛系焼結体を得るために軸方向プレスを実施した後、冷間静水圧成形を実施した。
製造された成形体は、空気/酸素の組合せ雰囲気下、1450℃で、20時間焼結を実施した。焼結が完了した焼結体の比抵抗は、それぞれ4.7、7.3、8.0×10−3Ω・cmであり、密度は、5.72、5.81、5.91g/cmであった。
製造された焼結体を、SEMによって焼結体上の気孔を観察し、EPMA分析を通じて酸化亜鉛内に分布された酸化インジウム凝集体を観察して、その結果を図1と図2に示した。図1から、焼結体内部に気孔がほとんど存在せず、高密度に焼結がなされていることを確認することができ、図2に見られるように、酸化亜鉛マトリックス内に分布されている酸化インジウムのサイズが、すべて1μm以下で均一に分散されていることを確認することができた。
前記工程により製造された焼結体を、銅のバッキングプレートに接合させてスパッタリングを実施した。スパッタリング条件は、チャンバのベース圧力が1×10−6torr、動作圧力が0.5Paの条件であり、100℃、純粋Ar雰囲気でプラズマ放電を起こして蒸着を実施した。このとき、ターゲットのサイズは565mm×690mm、印加されたパワーはDC10kWであった。得られた薄膜の厚さは30nmであり、ここで基板としては、酸化物半導体であるIGZO層があらかじめ積層された非アルカリ性ガラス基板を使用した。
IGZO層上に30nm厚で蒸着されたZIO薄膜の上に電極材料であるCuを蒸着した。その後、CuがIGZO層に拡散するかについて、透過型電顕(TEM)と二次イオン質量計(SIMS)による分析を行い、その結果を図3に示した。図3は、ガラス基板上にIGZO、ZIO、及びCuを蒸着したTEM像を示す。図3において、SIMS分析は、IGZO層にCuが拡散しなかったことを示している。
また、図4と図5に示されるように、エッチングプロファイルは、ZIO薄膜が、エッチングの直進性に優れることを示した。

Claims (5)

  1. 金属電極と、
    前記金属電極から物質が拡散することを遮断する酸化亜鉛系遮断膜と、
    酸化物半導体層
    を含む薄膜トランジスタであって
    前記酸化亜鉛系遮断膜は、実質的に酸化インジウムがドーピングされた酸化亜鉛のみからなる結晶質薄膜であり、
    酸化インジウムの量は、該酸化亜鉛系遮断膜の重量に対して1〜50wt%であり、
    前記金属電極は、ソース電極およびドレイン電極のうちの少なくともいずれか一つであり、
    前記金属電極は銅を含み、
    前記酸化亜鉛系遮断膜は、前記金属電極と前記酸化物半導体層との間に配され、
    前記酸化物半導体層は、インジウム‐ガリウム‐亜鉛複合酸化物(IGZO)を含むことを特徴とする薄膜トランジスタ。
  2. 前記酸化亜鉛系遮断膜は、第3族元素および第4族元素のうち少なくとも一つがさらにドーピングされることを特徴とする、請求項に記載の薄膜トランジスタ。
  3. 前記酸化亜鉛系遮断膜は、比抵抗値が100〜10‐4Ω・cmであることを特徴とする、請求項1又は2に記載の薄膜トランジスタ。
  4. 前記酸化亜鉛系遮断膜は、X線回折(XRD)測定による半値全幅(FWHM)分析で10〜5000Åの結晶サイズを有することを特徴とする、請求項1〜のいずれか1項に記載の薄膜トランジスタ。
  5. 前記薄膜トランジスタは、液晶ディスプレイ装置用または有機発光素子用の薄膜トランジスタであることを特徴とする、請求項1〜のいずれか1項に記載の薄膜トランジスタ。
JP2013133661A 2012-06-29 2013-06-26 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット Active JP6414946B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0070390 2012-06-29
KR1020120070390A KR101389911B1 (ko) 2012-06-29 2012-06-29 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017081358A Division JP2017163149A (ja) 2012-06-29 2017-04-17 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2014011465A JP2014011465A (ja) 2014-01-20
JP6414946B2 true JP6414946B2 (ja) 2018-10-31

Family

ID=49777169

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013133661A Active JP6414946B2 (ja) 2012-06-29 2013-06-26 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット
JP2017081358A Pending JP2017163149A (ja) 2012-06-29 2017-04-17 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017081358A Pending JP2017163149A (ja) 2012-06-29 2017-04-17 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット

Country Status (5)

Country Link
US (1) US9035297B2 (ja)
JP (2) JP6414946B2 (ja)
KR (1) KR101389911B1 (ja)
CN (1) CN103531638A (ja)
TW (1) TWI624068B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
WO2013070679A1 (en) 2011-11-08 2013-05-16 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
KR101512819B1 (ko) * 2013-02-27 2015-04-16 삼성코닝어드밴스드글라스 유한회사 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
CN106164014A (zh) * 2014-04-17 2016-11-23 住友金属矿山株式会社 氧化物烧结体、溅射用靶以及用其得到的氧化物半导体薄膜
KR102254524B1 (ko) * 2014-09-22 2021-05-21 엘지디스플레이 주식회사 유기전계발광 표시장치
TWI653686B (zh) 2015-08-26 2019-03-11 聯華電子股份有限公司 半導體結構與其製作方法
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
CN108878445B (zh) * 2018-06-11 2021-01-26 Tcl华星光电技术有限公司 Tft基板及其制作方法
CN116162908A (zh) * 2022-12-15 2023-05-26 先导薄膜材料(广东)有限公司 一种氧化铟锌靶材及其制备方法
CN116219375A (zh) * 2022-12-15 2023-06-06 先导薄膜材料(广东)有限公司 一种氧化铟锌靶材及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11302836A (ja) * 1998-04-21 1999-11-02 Sumitomo Metal Mining Co Ltd ZnO系焼結体
KR101051015B1 (ko) 2004-10-28 2011-07-21 삼성전자주식회사 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널
JP2006186309A (ja) * 2004-11-30 2006-07-13 Asahi Glass Co Ltd 導電性積層体、プラズマディスプレイ用電磁波遮蔽フィルムおよびプラズマディスプレイ用保護板
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Tft基板及びtft基板の製造方法
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7964479B2 (en) * 2007-02-19 2011-06-21 Imec Low-temperature formation of layers of polycrystalline semiconductor material
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4998058B2 (ja) * 2007-04-09 2012-08-15 凸版印刷株式会社 太陽電池および太陽電池モジュールの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5096250B2 (ja) 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP2010120803A (ja) * 2008-11-19 2010-06-03 Tosoh Corp 複合酸化物焼結体
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
JP2013214537A (ja) * 2010-06-29 2013-10-17 Hitachi Ltd 半導体装置
KR20130030295A (ko) * 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130099074A (ko) 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity

Also Published As

Publication number Publication date
CN103531638A (zh) 2014-01-22
JP2017163149A (ja) 2017-09-14
KR101389911B1 (ko) 2014-04-29
TWI624068B (zh) 2018-05-11
KR20140003027A (ko) 2014-01-09
TW201405836A (zh) 2014-02-01
JP2014011465A (ja) 2014-01-20
US9035297B2 (en) 2015-05-19
US20140001469A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
JP6414946B2 (ja) 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット
JP6006202B2 (ja) In2O3−SnO2−ZnO系スパッタリングターゲット
TWI410509B (zh) A-IGZO oxide film
US20130341181A1 (en) Zinc oxide-based sputtering target, method of manufacturing the same, and thin-film transistor having barrier layer deposited using the same
WO2012153522A1 (ja) In2O3-ZnO系スパッタリングターゲット
US20090211903A1 (en) Indium zinc oxide based sputtering target, method of manufacturing the same, and indium zinc oxide based thin film
US20170092780A1 (en) Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
US20170076943A1 (en) Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
TW201638013A (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
WO2017188299A1 (ja) 酸化物焼結体、スパッタリングターゲット及び酸化物半導体膜
US9688580B2 (en) Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
TW201404909A (zh) 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法
TWI547573B (zh) 氧化物燒結體、濺鍍用靶、及使用其而獲得之氧化物半導體薄膜
KR101512819B1 (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
TW202100487A (zh) 濺鍍靶以及濺鍍靶的製造方法
TW201339332A (zh) In-Ga-Zn-O系氧化物燒結體與其製造方法及濺鍍靶與氧化物半導體膜
Itose et al. In 2 O 3—SnO 2—ZnO sputtering target

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170425

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181001

R150 Certificate of patent or registration of utility model

Ref document number: 6414946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250