JP2008108985A - 半導体素子の製法 - Google Patents
半導体素子の製法 Download PDFInfo
- Publication number
- JP2008108985A JP2008108985A JP2006291732A JP2006291732A JP2008108985A JP 2008108985 A JP2008108985 A JP 2008108985A JP 2006291732 A JP2006291732 A JP 2006291732A JP 2006291732 A JP2006291732 A JP 2006291732A JP 2008108985 A JP2008108985 A JP 2008108985A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide semiconductor
- film layer
- semiconductor thin
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法である。
【選択図】 図5
Description
例えば、酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si:H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
また、スパッタリング法に用いるスパッタリングガスとしては、酸素(O2)、アルゴン(Ar)等の不活性ガス、或いは不活性ガスと酸素(O2)の混合ガスを挙げることができる。
中でも、酸素を含有したスパッタリングガス(酸素や、酸素と不活性ガスの混合ガス)を用いることで、TFTに適した高抵抗な酸化物半導体薄膜層を得ることができる。その理由は、スパッタリングガス中に酸素が存在することで、酸化亜鉛の酸化度が向上し、ドナーとなる過剰な亜鉛が減少するからである。酸化度が向上することにより、高抵抗な酸化亜鉛薄膜を得ることができることについては、下記特許文献1等にも記載されている。また、スパッタリング中の酸素分圧により、薄膜の抵抗率が制御できることについて、非特許文献1に記載されている。
このような問題は、薄膜トランジスタに限ったものではなく、酸化物半導体薄膜層を用いたガスセンサーや表面波デバイス、ダイオードや光電変換素子等の他の半導体素子にも同様の問題が生じる。
なお、本発明に係る半導体素子は本実施例の構造によって、何ら限定されるものではない。本実施例は薄膜トランジスタであるが、本発明には、ガスセンサー等の各種センサーや、表面デバイス、ダイオード、光電変換素子等の他の半導体素子も当然含まれる。また、本実施例に係るTFTは、トップゲート型構造であるが、ボトムゲート型構造のTFTも当然含まれるし、トップゲート型のその他の構造も当然含まれる。
基板1の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
一対のソース・ドレイン電極2は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、若しくは導電性酸化物により少なくとも一部を被覆された金属により形成される。
酸化物半導体薄膜層3は、一対のソース・ドレイン電極2の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパントおよびB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be等がドーピングされた酸化亜鉛を含む。
このとき、スパッタリング法におけるスパッタリングガスには、酸素、若しくは酸素とアルゴン等の不活性ガスの混合ガスが用いられる。加えて、酸化物半導体薄膜層3の成膜時には、基板側にバイアス電力が印加される。バイアス電力とは、通常接地電位に保持される基板の電位を制御するために用いられるものであり、高周波電力もしくは直流電圧が印加される。高周波電力を印加した場合、基板はプラズマに対して負の電位に自己バイアスされる。直流電圧を印加する場合、負もしくは正の電位を印加する。基板の電位を制御することで基板に衝突するイオン化した粒子のエネルギーを制御することができ、薄膜の微細構造を制御することができる。
バイアス電力を印加することにより、熱的安定性に優れた酸化物半導体薄膜層を得ることができる。酸化物半導体薄膜層3の成膜方法については後に詳述する。
なお、この酸化物半導体薄膜層3の厚みは、特に限定されないが、例えば25〜200nmに形成され、好ましくは、30〜100nmに形成される。
第二ゲート絶縁膜6は、一対のソース・ドレイン電極2、酸化物半導体薄膜層3側面及び第一ゲート絶縁膜4の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜6が積層されることにより、酸化物半導体薄膜層3表面を第一ゲート絶縁膜4にて、側面を第二ゲート絶縁膜6にて完全に被覆することができる。
第二ゲート絶縁膜6の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。
第一ゲート絶縁膜4及び第二ゲート絶縁膜6は、例えばプラズマ化学気相成長法により形成される。このとき、プラズマ化学気相成長法による成膜は酸化物半導体薄膜層の還元もしくは酸化亜鉛の成分の脱離が生じない基板温度で実施することが望ましい。
ゲート電極7はCr、Tiに例示される金属膜からなる。
スパッタリング装置200は、真空処理室16内に、ターゲット13(本実施例では、例えば、酸化亜鉛焼結体等)及び基板支持台14を有している。そして、真空処理室16内にスパッタリングガスを導入しながらターゲット13に、マッチングボックス12aを介して電源12により高電力を印加し、スパッタリングガスをイオン化する。そして、イオン化されたスパッタリングガスをターゲット13に衝突させることにより、はじき飛ばされたターゲット物質(本実施例における酸化亜鉛)が、基板支持台14上の基板1に成膜される。なお、真空処置室16は、ロータリーポンプ17及びターボ分子ポンプ18により真空引きされる。また、基板支持台14には、基板1を所望の温度にするためのヒーターが内蔵されていている。
この時、基板の電位はバイアス電力により、負に帯電し、正の電荷を有するイオンの運動エネルギーが増大する。具体的には基板に入射する電離した酸素(O+、O2 +)の運動エネルギーが増大する。つまり、スパッタリングガス中に酸素を含有することで、バイアス電力を印加することにより、酸素イオンが基板1側へと加速される。それにより、基板1上に成膜される酸化物半導体薄膜層3の酸化度を向上させることができる。その結果、熱的安定性に優れた酸化物半導体薄膜層3を得ることができる。
不活性ガスとしては、アルゴン(Ar)、クリプトン(Kr)、ネオン(Ne)等の希ガスが挙げられるが、アルゴン(Ar)は、他の希ガスに比して世の中に多く存在し、安価であるため、入手が容易であり、TFTを安価に製造することができるので好ましい。
なお、不活性ガスも、酸素イオン同様、正の電荷を有するので(例えばAr+)、バイアス電力により、イオンの運動エネルギーが増大し、基板1側へ加速される。
半導体薄膜層に酸化亜鉛を主成分とする酸化物半導体薄膜を成膜する際、一般的なスパッタリング法を用いると(002)方向に優先配向した薄膜が得られることが知られており、X線回折による評価を行うと、(002)以外の配向に起因する回折ピークが得られないのが一般的である。これに対し、バイアス電力を印加することで、(002)配向以外の配向、より詳しくは、(100)配向と(101)配向が生じる。このような酸化物半導体薄膜層は、構成成分である酸化亜鉛が微結晶化、或いは非結晶化しているため、微細加工性に優れた酸化物半導体薄膜層3となる。また、表面平滑性にも優れているため、酸化物半導体薄膜層3上のゲート絶縁膜の薄膜化が実現でき、電流駆動能力の優れた薄膜トランジスタとなる。
なお、(002)配向、(100)配向、(101)配向とは、ミラー指数で示した配向性であり、これを六方晶用指数で示すと下記表1のようになる。
第一ゲート絶縁膜4の形成方法の一例として、プラズマ化学気相成長法でSiNxを20〜50nm厚で成膜する方法が挙げられる。
本実施例では、酸化物半導体薄膜層3が熱的安定性に優れているため、第一ゲート絶縁膜4成膜時の熱履歴により酸化物半導体薄膜層3が低抵抗化することを防ぐことができる。
図3(1)に示す如く、TFT活性層領域のパターン形成後、第一ゲート絶縁膜4および一対のソース・ドレイン電極2を被覆するように、基板1、一対のソース・ドレイン電極2、酸化物半導体薄膜層3、及び第一ゲート絶縁膜4上全面に第二ゲート絶縁膜6を形成し、その後フォトリソグラフィー法を用いて、一対のソース・ドレイン電極2上にコンタクトホール5を開口する。この場合、第二ゲート絶縁膜6は第一ゲート絶縁膜4(界面制御型絶縁膜)と同様の条件で、プラズマ化学気相成長法を用いて形成することが望ましい。
以下、本発明に係る半導体素子の酸化物半導体薄膜層を評価するための試験例を示すことにより、本発明の効果をより明確なものとする。
図中a乃至cがスパッタリングガスとして、アルゴン(Ar)と酸素(O2)の混合ガスを、Arを流量10sccm、O2を流量5sccm用いて成膜した酸化亜鉛薄膜、d乃至fがスパッタリングガスとして、O2を用いずに、Arを流量15sccm用いて成膜した酸化亜鉛薄膜である。また、a乃至cでは夫々、基板側にバイアス電力(高周波電力)が0W、5W、40W印加されており、d乃至fでは、バイアス電力が0W、5W、20W印加されている。
酸化亜鉛薄膜aが示す如く、成膜直後の抵抗率は、スパッタリングガスに酸素を用いることで、高抵抗となっている。しかしながら、バイアス電力の印加を行わない状態で成膜した酸化亜鉛薄膜aは、熱処理を行うと、熱処理温度とともに徐々に抵抗率が減少し、低抵抗化が進んでいることを示している。
一方、バイアス電力を5W印加した酸化亜鉛薄膜bでは、250℃の熱処理でも抵抗の低下が見られず、バイアス電力を40W印加した酸化亜鉛薄膜cに至っては、300℃の熱処理でも抵抗の低下が見られない。
このように、図5のa乃至cを比較することで、酸素をスパッタリングガスに含む場合には、バイアス電力の増大によって、酸化亜鉛薄膜の熱的安定性が著しく向上していることが分かる。
酸化亜鉛薄膜d乃至fを比較すると、バイアス電力を印加することで、抵抗率が減少することが分かる。例えば、バイアス電力20W印加した酸化亜鉛薄膜fでは、成膜初期から抵抗率が大きく減少し、熱処理を行うとさらに抵抗率の減少が見られている。
つまり、酸素を含有しない状態においては、バイアス電力を印加しても高抵抗な、熱的安定性に優れた酸化亜鉛は得られないことが分かる。
このように、酸素を含有するスパッタリングガスを用いて、且つ、基板側にバイアス電力を印加することで成膜した酸化亜鉛薄膜を、例えば薄膜トランジスタの酸化物半導体薄膜層として用いた場合、製造工程による熱処理により、酸化物半導体薄膜層が高抵抗に維持できるため、リーク電流の抑制された薄膜トランジスタを得ることができる。
3 酸化物半導体薄膜層
100 薄膜トランジスタ
Claims (3)
- 基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法。
- 前記スパッタリングガスが、不活性ガスと酸素の混合ガスであることを特徴とする請求項1記載の半導体素子の製法。
- 前記半導体素子が薄膜トランジスタであることを特徴とする請求項1又は2記載の半導体素子の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291732A JP2008108985A (ja) | 2006-10-26 | 2006-10-26 | 半導体素子の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291732A JP2008108985A (ja) | 2006-10-26 | 2006-10-26 | 半導体素子の製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108985A true JP2008108985A (ja) | 2008-05-08 |
Family
ID=39442078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291732A Pending JP2008108985A (ja) | 2006-10-26 | 2006-10-26 | 半導体素子の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108985A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010125986A1 (en) * | 2009-05-01 | 2010-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2011193452A (ja) * | 2010-02-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 復調回路および復調回路を用いたrfidタグ |
WO2011148537A1 (ja) * | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
WO2012036104A1 (en) * | 2010-09-13 | 2012-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2014011465A (ja) * | 2012-06-29 | 2014-01-20 | Samsung Corning Precision Materials Co Ltd | 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット |
US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
US8901552B2 (en) | 2010-09-13 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Top gate thin film transistor with multiple oxide semiconductor layers |
JP2015045872A (ja) * | 2010-01-20 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016189476A (ja) * | 2010-05-20 | 2016-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017085172A (ja) * | 2009-12-28 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9735280B2 (en) | 2012-03-02 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
JP2018101787A (ja) * | 2010-01-24 | 2018-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222972A (ja) * | 2001-01-29 | 2002-08-09 | Sharp Corp | 積層型太陽電池 |
JP2004193446A (ja) * | 2002-12-13 | 2004-07-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法および薄膜トランジスタの製造方法 |
-
2006
- 2006-10-26 JP JP2006291732A patent/JP2008108985A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222972A (ja) * | 2001-01-29 | 2002-08-09 | Sharp Corp | 積層型太陽電池 |
JP2004193446A (ja) * | 2002-12-13 | 2004-07-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法および薄膜トランジスタの製造方法 |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102422426B (zh) * | 2009-05-01 | 2016-06-01 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
WO2010125986A1 (en) * | 2009-05-01 | 2010-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN102422426A (zh) * | 2009-05-01 | 2012-04-18 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US8278162B2 (en) | 2009-05-01 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2013038427A (ja) * | 2009-05-01 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US11424246B2 (en) | 2009-12-28 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
JP2017085172A (ja) * | 2009-12-28 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US10797054B2 (en) | 2009-12-28 | 2020-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
JP2015045872A (ja) * | 2010-01-20 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11362112B2 (en) | 2010-01-24 | 2022-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
JP2018101787A (ja) * | 2010-01-24 | 2018-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US11935896B2 (en) | 2010-01-24 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
US9088245B2 (en) | 2010-02-19 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Demodulation circuit and RFID tag including the demodulation circuit |
TWI503751B (zh) * | 2010-02-19 | 2015-10-11 | Semiconductor Energy Lab | 解調變電路及包括解調變電路之rfid標籤 |
JP2011193452A (ja) * | 2010-02-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 復調回路および復調回路を用いたrfidタグ |
JP2016189476A (ja) * | 2010-05-20 | 2016-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9780229B2 (en) | 2010-05-20 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN102906804A (zh) * | 2010-05-24 | 2013-01-30 | 夏普株式会社 | 薄膜晶体管基板及其制造方法 |
JP5133468B2 (ja) * | 2010-05-24 | 2013-01-30 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
US9142573B1 (en) | 2010-05-24 | 2015-09-22 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method for producing same |
WO2011148537A1 (ja) * | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
US9117919B2 (en) | 2010-09-13 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9343584B2 (en) | 2010-09-13 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9105668B2 (en) | 2010-09-13 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8901552B2 (en) | 2010-09-13 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Top gate thin film transistor with multiple oxide semiconductor layers |
US10586869B2 (en) | 2010-09-13 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8871565B2 (en) | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2012036104A1 (en) * | 2010-09-13 | 2012-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9735280B2 (en) | 2012-03-02 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
US9978855B2 (en) | 2012-03-02 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
JP2017163149A (ja) * | 2012-06-29 | 2017-09-14 | 三星コーニングアドバンスドガラス有限会社Samsung Corning Advanced Glass, LLC | 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット |
JP2014011465A (ja) * | 2012-06-29 | 2014-01-20 | Samsung Corning Precision Materials Co Ltd | 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008108985A (ja) | 半導体素子の製法 | |
JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
JP5099740B2 (ja) | 薄膜トランジスタ | |
KR101413655B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
KR100971579B1 (ko) | 반도체 장치의 제조 방법 | |
JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
US8735229B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
US8956926B2 (en) | Method for manufacturing self-aligned thin film transistor | |
JP4870404B2 (ja) | 薄膜トランジスタの製法 | |
JP5780902B2 (ja) | 半導体薄膜、薄膜トランジスタ及びその製造方法 | |
US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
US20130122649A1 (en) | Method for manufacturing thin film transistor | |
TWI405335B (zh) | 半導體結構及其製造方法 | |
JP2007220816A (ja) | 薄膜トランジスタ及びその製法 | |
JP2009528670A (ja) | 半導体機器及びその製法 | |
JP2007073562A (ja) | 薄膜トランジスタ | |
JP5437776B2 (ja) | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 | |
JP2007073561A (ja) | 薄膜トランジスタ | |
JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN108474986B (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
JP2010186861A (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
KR20080112091A (ko) | ZnO 계 박막 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20091001 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110608 |
|
A521 | Written amendment |
Effective date: 20110805 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120312 |