TWI503751B - 解調變電路及包括解調變電路之ｒｆｉｄ標籤 - Google Patents

解調變電路及包括解調變電路之ｒｆｉｄ標籤 Download PDF

Info

Publication number
TWI503751B
TWI503751B TW100104414A TW100104414A TWI503751B TW I503751 B TWI503751 B TW I503751B TW 100104414 A TW100104414 A TW 100104414A TW 100104414 A TW100104414 A TW 100104414A TW I503751 B TWI503751 B TW I503751B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
capacitor
oxide semiconductor
electrically connected
Prior art date
Application number
TW100104414A
Other languages
English (en)
Other versions
TW201203121A (en
Inventor
Takanori Matsuzaki
Yutaka Shionoiri
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201203121A publication Critical patent/TW201203121A/zh
Application granted granted Critical
Publication of TWI503751B publication Critical patent/TWI503751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

解調變電路及包括解調變電路之RFID標籤
本文所揭示之發明係有關解調變電路及使用解調變電路之RFID標籤。
最近已如火如荼發展雖不接觸卻可發送及接收資料之半導體裝置。此種半導體裝置特別是稱為RFID(無線頻率辨識)標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤、無線晶片、應答器等。
RFID標籤與通信裝置間之資料傳送一般以發送側(例如通信裝置)之裝置發送調變之載波，且接收側(例如RFID標籤)將調變之載波解調變之方式進行。
就調變載波之一方法而言，有一種振幅調變方法(振幅移位鍵入(ASK)調變方法)。ASK調變方法係產生載波之振幅差，且於發送資料中該振幅被用來作為調變信號。
為從調變之載波擷取資料，RFID標籤設有解調變電路。就解調變電路之例子來說，有一種使用電晶體之整流功能之裝置，此電晶體之閘極終端和汲極終端(或源極終端)相互連接(例如參見專利文獻1)。
[參考案]
[專利文獻]
[專利文獻1]日本公開專利申請案第2008-182687
順便一提，電磁波之能量與電磁波輻射點和觀察點間之距離的平方成反比。亦即，通信裝置與RFID標籤間的距離越長，RFID標籤接收之電磁波之能量變得越低；相反地，通信裝置與RFID標籤間的距離越短，RFID標籤接收之電磁波之能量變得越高。
如上所述，通信裝置與RFID標籤間的距離越短時，RFID標籤接收之電磁波之能量越高。因此，在通信裝置與RFID標籤間的距離很短情況下，一般在供電方面有利。然而，例如於設有使用電晶體之整流功能之專利文獻1所揭示解調變電路之RFID標籤，而此電晶體之閘極終端和汲極終端(或源極終端)相互連接中，當接收具有大振幅之電磁波時，於電晶體中產生反向電流，以致於無法獲得充份整流功能。換言之，難以執行充份解調變。
有鑑於上述問題，本文所揭示本發明之一實施例之目的在於提供一種具有充份解調變能力之解調變電路。又，本發明之一實施例之另一目的在於提供一種設有解調變電路之RFID標籤，該解調變電路具有充份解調變能力。
於本文所揭示之發明中，使用可令反向電流夠小，例如屬於寬帶隙半導體之氧化物半導體之材料於解調變電路之電晶體，此電晶體之閘極終端和汲極終端(或源極終端)相互連接。藉由使用可令閘極終端和汲極終端(或源極終端)相互連接之電晶體之反向電流夠小之氧化物半導體，即使在接收具有大振幅之電磁波情況下，仍可獲得充份之份解調變能力。
具體而言，例如可使用以下結構。
本發明之一實施例係一種解調變電路，包括第一電晶體、第二電晶體、第一電容器、第二電容器、第三電容器、第一電阻以及第二電阻。此外，第一電晶體之閘極終端、第一電晶體之汲極終端(或源極終端)、第二電晶體之源極終端(或汲極終端)及第一電容器之一終端相互電氣連接；第二電晶體之閘極終端、第二電晶體之汲極終端(或源極終端)、第二電容器之一終端、第三電容器之一終端及第一電阻之一終端相互電氣連接；第一電晶體之源極終端(或汲極終端)、第二電容器之另一終端、第一電阻之另一終端及第二電阻之一終端相互電氣連接；第三電容器之另一終端及第二電阻之另一終端相互電氣連接；且第一電晶體之通道形成區及第二電晶體之通道形成區包含氧化物半導體。
於上述解調變電路中，可將參考電位供至電氣連接至第二電晶體之閘極終端、第二電晶體之汲極終端(或源極終端)、第二電容器之一終端、第三電容器之一終端及第一電阻之一終端之節點。
本發明之另一實施例係一種解調變電路，包括第一電晶體、第二電晶體、第一電容器、第二電容器、第三電容器、第一電阻以及第二電阻。此外，第二電晶體之閘極終端、第二電晶體之汲極終端(或源極終端)、第一電晶體之源極終端(或汲極終端)及第一電容器之一終端相互電氣連接；第二電晶體之源極終端(或汲極終端)、第二電容器之一終端、第三電容器之一終端及第一電阻之一終端相互電氣連接；第一電晶體之閘極終端、第一電晶體之汲極終端(或源極終端)、第二電容器之另一終端、第一電阻之另一終端及第二電阻之一終端相互電氣連接；第三電容器之另一終端及第二電阻之另一終端相互電氣連接；且第一電晶體之通道形成區及第二電晶體之通道形成區包含氧化物半導體。
於上述解調變電路中，可將參考電位供至電氣連接至第二電晶體之源極終端(或汲極終端)、第二電容器之一終端、第三電容器之一終端及第一電阻之一終端之節點。
藉由使用解調變電路之任一實施例，可獲得具有優異特徵之RFID標籤。
須知，雖然在以上實施例中，可使用氧化物半導體形成電晶體，本文所揭示之發明卻不限於此。可使用能實現等同於氧化物半導體之反向電流特徵之材料，像是如碳化矽之寬帶隙材料(更具體而言，具有大於3eV之能隙Eg之半導體材料)。
須知，於本說明書等中，諸如「上方」或「下方」用詞未必指的是置於另一組件之「正上方」或「正下方」。例如，「閘極絕緣層上方之閘極電極」的表達可意指在閘極絕緣層與閘極電極間有額外組件。而且，諸如「上方」或「下方」之用詞僅為說明方便而用，除非另外指明，否則，組件之位置可上下顛倒。
此外，於本說明書等中，諸如「電極」或「佈線」用詞並未限制組件之功能。例如，「電極」可用來作為「佈線」之零件，反之亦然。又，「電極」或「佈線」用詞亦可意指以積體方式形成之複數「電極」與「佈線」之組合。
例如當使用相反極性之電晶體或當電流方向於電路操作中改變時，「源極」和「汲極」之功能有時候互換。因此，於本說明書中，「源極」和「汲極」用詞可分別用來指汲極和源極。
須知，於本說明書等中，「電氣連接」一詞包含組件透過「具有任何電氣功能之物品」連接之情形。對「具有任何電氣功能之物品」並無特別限制，只要可於透過該物品連接之組件間發送及接收電信號即可。
「具體電功能之物品」例子係諸如電晶體、電阻、電感器、電容器之開關元件，以及具有多種功能之元件和電極、佈線。
藉由使用在閘極終端和汲極終端(或源極終端)相互連接之電晶體中之氧化物半導體，可使反向電流夠小。因此，使用該電晶體，可充份改進解調變電路之能力。因此，甚至當通信裝置與RFID標籤間的距離短時，仍可進行有利資料發送及接收。
以此方式，藉由使用在解調變電路之一部分中包含氧化物半導體之電晶體(廣義地說，反向電流可夠小之電晶體)，解調變電路可具有優異特徵。又，藉由使用解調變電路，可實現具有優異特徵之RFID標籤。
[發明之實施形態]
用以實施發明之最佳模式
後面將參考圖式說明本發明之實施例。須知，本發明不限於以下說明，且熟於本技藝人士當知，在不悖離本發明之精神及範疇下，模式及細節能以各種不同方式修正。因此，本發明不得視為限於以下實施例之說明。
須知，在某些情況下，為易於瞭解，圖式等中所示各構造之位置、大小、範圍等並未精確顯示。因此，在此所揭示之發明未必限於圖式等中所揭示之此種位置、大小、範圍等。
於本說明書等中，使用諸如「第一」、「第二」及「第三」之序號以避免組件間的混淆，且用詞不在數目上限制組件。
(實施例1)
於本實施例中，將參考第1A及1B圖、第2A至2C圖以及第3A至3C圖說明在此揭示之根據本發明實施例之半導體裝置的電路配置等。須知，於電路圖中，「OS」可寫在電晶體旁，以指出電晶體包含氧化物半導體。
(電路配置)
首先，將在此參考第1A及1B圖說明本發明實施例之半導體裝置之組件之電路配置及功能。
第1A圖顯示在此揭示之本發明之解調變電路例子。解調變電路包含第一電晶體T1、第二電晶體T2、第一電容器C1、第二電容器C2、第三電容器C3、第一電阻R1及第二電阻R2。
在此，第一電晶體T1之閘極終端、第一電晶體T1之汲極終端(或源極終端)、第二電晶體T2之源極終端(或汲極終端)及第一電容器C1之一終端相互電氣連接。此外，第二電晶體T2之閘極終端、第二電晶體T2之汲極終端(或源極終端)、第二電容器C2之一終端、第三電容器C3之一終端及第一電阻R1之一終端相互電氣連接。又，第一電晶體T1之源極終端(或汲極終端)、第二電容器C2之另一終端、第一電阻R1之另一終端及第二電阻R2之一終端相互電氣連接。而且，第三電容器C3之另一終端及第二電阻R2之另一終端相互電氣連接。須知，第一電容器C1之另一終端用來作為輸入終端IN，且電氣連接至第三電容器C3之另一終端及第二電阻R2之另一終端之節點用來作為輸出終端OUT。
於第1A圖所示之解調變電路中，正常地，參考電位VGND 被供至電氣連接至第二電晶體T2之閘極終端、第二電晶體T2之汲極終端(或源極終端)、第二電容器C2之一終端、第三電容器C3之一終端及第一電阻R1之一終端之節點GND。
於第1A圖所示之解調變電路中，第一電晶體T1之通道形成區及第二電晶體T2之通道形成區使用能令反向電流夠小，例如氧化物半導體之材料形成。因此，甚至在高反向電壓施加於電晶體之源極終端與汲極終端間情況下，可獲得充份整流功能。亦即，可實現具有充份解調變能力之解調變電路。
第1B圖顯示在此揭示之本發明之解調變電路之另一例子。解調變電路之組件類似於第1A圖所示之解調變電路。亦即，第1B圖中的解調變電路包含第一電晶體T1、第二電晶體T2、第一電容器C1、第二電容器C2、第三電容器C3、第一電阻R1及第二電阻R2。
須知，第1B圖所示解調變電路在組件的連接關係上，異於第1A圖者。
具體而言，第二電晶體T2之閘極終端、第二電晶體T2之汲極終端(或源極終端)、第一電晶體T1之源極終端(或汲極終端)及第一電容器C1之一終端相互電氣連接。此外，第二電晶體T2之源極終端(或汲極終端)、第二電容器C2之一終端、第三電容器C3之一終端及第一電阻R1之一終端相互電氣連接。又，第一電晶體T1之閘極終端、第一電晶體T1之汲極終端(或源極終端)、第二電容器C2之另一終端、第一電阻R1之另一終端及第二電阻R2之一終端相互電氣連接。須知，第一電容器C1之另一終端用來作為輸入終端IN，且電氣連接至第三電容器C3之另一終端及第二電阻R2之另一終端之節點用來作為輸出終端OUT。
於第1B圖所示解調變電路中，將參考電位VGND 供應至電氣連接至第二電晶體T2之源極終端(或汲極終端)、第二電容器C2之一終端、第三電容器C3之一終端及第一電阻R1之一終端之節點GND。
於第1B圖所示解調變電路中，第一電晶體T1之通道形成區及第二電晶體T2之通道形成區使用能令反向電流夠小，例如氧化物半導體之材料形成。因此，甚至在高反向電壓施加於電晶體之源極終端與汲極終端間情況下，可獲得充份整流功能。亦即，可實現具有充份解調變能力之解調變電路。
於第1A及1B圖所示解調變電路中，第一電容器C1具有補償波振幅之中心(參考線)之功能。第二電容器C2具有使波形平化之功能。又，第一電阻R1具有保持電流流經A常數點之功能。
第一電阻R1之電阻值根據第二電容器C2之電容判定。若第一電阻R1之電阻值太小，經由載波所得信號之振幅即變小。相對地，若第一電阻R1之電阻值太大，即造成第二電晶體T2之崩潰現象，且第二電晶體T2之無法正常操作。
又，第二電阻R2及第三電容器C2用來作為去除高頻分之低通濾波器。
＜解調變電路之特點＞
其次，將參考第2A至2C圖及第3A至3C圖說明第1A及1B中所示解調變電路之特點。
首先，將參考第2A至2C圖說明藉習知解調變電路獲得之解調變信號。第2A圖顯示輸入至解調變電路之載波。載波之最大電位與最小電位間的電位差Vpp為2V(亦即振幅為V)，且載波以2ΔV調變。
在載波解調變成「理想狀況」之後，獲得一信號，其可用最大電位與最小電位間的電位差Vpp’為2V且調變量為2ΔV’之包絡表示。在此，「理想狀況」意指反向電流不產生於解調變電路中具有整流功能之電晶體之狀況，即電晶體之輸入側之電位及輸出側之電位具有線性關係並可獲得充份整流功能之狀況。
於上述「理想狀況」下，解調變電路之輸入電位差VIN(載波之最大電位與最小電位間的電位差)與解調變電路之輸入電位差VOUT間之關係以第2C圖中的A線及B線表示。在此，A線顯示在不進行調變情況下，解調變電路之輸入電位差VIN與解調變電路之輸出電位差VOUT間的關係。B線顯示在進行調變情況下，解調變電路之輸入電位差VIN與解調變電路之輸入電位差VOUT間的關係。亦即，A線中VIN為Vpp時之VOUT與B線中VIN為Vpp時之VOUT間的差對應於輸出信號之調變部分中的電位差(2ΔV’)。
各種不同電路電電氣連接至解調變電路之輸出終端OUT側，且使用以上述方式輸出之信號進行各種不同操作。因此，輸出信號須具有調變部分之電位差相對於最大電位與最小電位間的電位差Vpp’之充份及恆定比例。
然而，於習知解調變電路中，當輸入電位差VIN很大時，大的反向電流產生於具有整流功能之電晶體中，使整流功能變弱。結果，相對於對解調變電路之輸入，自解調變電路之輸出非線性，且無法輸出具有充份及恆定強度比例之信號。換言之，輸出信號不對應於輸入之包絡(參見第2A及2B圖)。
習知解調變電路之輸入電位差VIN與輸出電位差VOUT以第2C圖中的C線及D線表示。由第2C圖可知，相較於理想狀態中調變部分之電位差Vpp’與電位差2ΔV’，習知解調變電路具有較小信號電位差Vpp”及2ΔV”之調變部分之電位差。此外，由於輸入電位差VIN及輸出電位差VOUT非線性，因此，在輸出信號中，調變部分中之電位差相對於最大電位與最小電位間的電位差之比例因輸入電位差VIN而異。
另一方面，於本文所揭示發明之一實施例之解調變電路中，具有整流功能之電晶體包含能使反向電流夠小之材料，例如氧化物半導體。因此，可抑制因反向電流產生而整流功能變弱之現象，並可防止從解調變電路輸出之飽和。換言之，對應對解調變電路輸入之從解調變電路輸出可為線性，且可使狀況足夠接近「理想狀況」(參見第3A及3B圖)。
於第3C圖中顯示電晶體之整流特徵，該電晶體之閘極終端和汲極終端(源極終端)相互電氣連接。於圖式中，虛線101顯示習知電晶體(例如包含矽之電晶體)之整流特徵，且實線103顯示包含能使反向電流夠小之材料之電晶體(例如包含氧化物半導體之電晶體)之整流特徵。由第3C圖可知，習知電晶體和包含能使反向電流夠小之材料之電晶體兩者在應用正向電壓時，具有有利特徵。當應用反向電壓時，習知電晶體退化；相對地，包含能使反向電流夠小之材料之電晶體有利。使用甚至當應用高反向電壓時不產生反向電流之電晶體，可實現具有充份解調變能力之定電壓電路。
(實施例2)
於本實施例中，將參考第4圖說明RFID標籤，其為應用於以上實施例所述解調變電路之例子。
本實施例之RFID標籤包含一記憶體電路，其儲存必要資料，並使用諸如無線通信之之無接觸機構，與外部交換資料。具有此等特點，RFID標籤可用於個別驗證系統，其中一物品藉由讀取該物品之個別資訊等辨識。須知，RFID標籤須具有極高可靠性以用於該用途。
將參考第4圖說明RFID標籤之配置。第4圖係顯示RFID標籤之配置之方塊圖。
如於第4圖中所示，RFID標籤包含天線304，其接收從連接至通信裝置301(亦稱為詢答器、讀取機/寫入機等)之天線302發送之無線信號303。RFID標籤300包含整流電路305、定電壓電路306、解調變電路307、調變電路308、邏輯電路309、記憶體電路310及ROM 311。以類似於以上實施例之方式，解調變電路307於電晶體之一部分中包含能使反向電流夠小之材料，例如氧化物半導體。須知，資料傳輸方法粗分成以下三種方法：電磁耦合方法，其中一對線圈設成相互面對，並藉由相互電感，彼此通信，電磁感應方法，其中使用感應場進行通信，以及無線電波方法，其中使用無線電波，進行通信。此等方法之任一者可用於本實施例之RFID標籤300中。
其次，將說明各電路之構造。天線304與連接至通信裝置301之天線302交換無線信號303。整流電路305藉由整流，例如藉由於天線304接收無線信號所產生之輸入交流信號之半波電壓倍壓器整流，以及藉設在整流電路305後段之電容器平化所作整流信號之平化，產生輸入電位。須知，限制器電路可設在整流電路305之輸入側或輸出側。限制器電路控制電力，俾若輸入交流信號之振幅高且內部產生電壓高，高於或等於某電力之電力不輸入至電路。
定電壓電路306從輸入電位產生穩定電源電壓，並供至各電路。須知，定電壓電路306可包含重設信號產生電路。重設信號產生電路係藉由使用穩定電源電壓之上升產生邏輯電路309之重設信號之電路。
解調變電路307藉由包絡檢測解調變輸入交流信號。以上實施例所述之解調變電路可應用於解調變電路307。又，調變電路308根據待從天線304輸出之資料進行調變。
邏輯電路309分析並處理解調變信號。記憶體電路310保持輸入之資料並包含行解碼器、列解碼器、記憶區等。又，ROM 311儲存辨識號碼等並根據處理將其輸出。
須知，上述電路之任一者可適當省略。
於本實施例中，以上實施例所述之解調變電路安裝於RFID標籤300上。因此，即使在RFID標籤300與通信裝置301間之距離短且輸入信號之強度高情況下，仍可達到充份的解調變功能。結果，可減少發送或接收資料時之錯誤。亦即，RFID標籤300可具有資料發送及接收之高可靠性。
本實施例中所述之構造、方法等可適當地與其他實施例中所述之構造、方法等之任一者組合。
(實施例3)
於本實施例中，將參考第5A至5D圖，說明可應用於以上實施例中所述解調變電路之電晶體例子。對電晶體之構造並無特別限制；例如可適當運用錯置型或具有頂部閘極構造或底部閘極構造之平坦型。又，電晶體可具有包含一通道形成區之單一閘極構造、包含二通道形成區之雙閘極構造或包含三通道形成區之三閘極構造。替代地，電晶體可具有包含二閘極電極層之雙閘極構造，此二閘極電極層位在通道區上方及下方，閘極絕緣層設於其間。
第5A至5D圖顯示電晶體之橫剖面構造例。第5A至5D圖所示電晶體係包含氧化物半導體作為半導體之電晶體。使用氧化物半導體之優點在於可藉簡易及低溫製程獲得高遷移率及低斷電流。
第5A圖所示電晶體410係稱底部閘極電晶體例子，亦稱為顛倒錯置電晶體。
電晶體410在具有絕緣表面之基板400上方包含閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極電極層405a、汲極電極層405b。又，與氧化物半導體層403接觸之絕緣層407設成覆蓋電晶體410。又，保護絕緣層409形成於絕緣層407上方。
第5B圖所示之電晶體420係稱為通道保護(通道停止)型電晶體之底部閘極電晶體例子，亦稱為顛倒錯置電晶體。
電晶體420於具有絕緣表面之基板400上方包含閘極電極層401、閘極絕緣層402氧化物半導體層403、用來作為通道保護層之絕緣層427、源極電極層405a和汲極電極層405b。又，形成保護絕緣層409以覆蓋電晶體420。
第5C圖之電晶體430係底部閘極電晶體例子。電晶體430於具有絕緣表面之基板400上方包含閘極電極層401、閘極絕緣層402、源極電極層405a、汲極電極層405b和氧化物半導體層403。又，和氧化物半導體層403接觸之絕緣層407設成覆蓋電晶體430。保護絕緣層409進一步形成於絕緣層407上方。
於電晶體430中，閘極絕緣層402設於基板400和閘極電極層401上方並與其接觸；源極電極層405a和汲極電極層405b設於閘極絕緣層402上方並與其接觸。此外，氧化物半導體層403設於閘極絕緣層402、源極電極層405a和汲極電極層405b上方。
第5D圖中所示電晶體440係一頂部閘極電晶體例子。電晶體440於具有絕緣表面之基板400上方包含絕緣層437、氧化物半導體層403、源極電極層405a、汲極電極層405b、閘極絕緣層402及閘極電極層401。佈線層436a及佈線層436b設成分別與源極電極層405a和汲極電極層405b接觸。
於本實施例中，如上所示，使用氧化物半導體層403作為半導體層。用於氧化物半導體層403之氧化物半導體之例子有屬於四成份金屬氧化物之In-Sn-Ga-Zn-O(銦-錫-鎵-鋅-氧)系氧化物半導體、In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體、In-Sn-Zn-O(銦-錫-鋅-氧)系氧化物半導體、In-Al-Zn-O(銦-鋁-鋅-氧)系氧化物半導、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系氧化物半導體、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系氧化物半導體、Sn-Al-Zn-O(錫-鋁-鋅-氧)系氧化物半導體、In-Zn-O(銦-鋅-氧)系氧化物半導體、Sn-Zn-O(錫-鋅-氧)系氧化物半導體、Al-Zn-O(鋁-鋅-氧)系氧化物半導體、Zn-Mg-O(鋅-鎂-氧)系氧化物半導體、Sn-Mg-O(錫-鎂-氧)系氧化物半導體、屬於二成份金屬氧化物之In-Mg-O(銦-鎂-氧)系氧化物半導體、In-O(銦-氧)系氧化物半導體、Sn-O(錫-氧)系氧化物半導體及Zn-O(鋅-氧)系氧化物半導體。又，亦可添加SiO2 於上述氧化物半導體。在此，例如，In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體係至少包含In、Ga及Zn之氧化物，且對其組成比例並無特別限制。又，In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體可包含異於In、Ga及Zn之元素。
可使用化學式InMO3 (ZnO)m (m>0)所代表之氧化物半導體於氧化物半導體層403。在此，M代表選自Ga、Al、Mn及Co之一或更多元素。例如，M可為Ga及Al、Ga及Mn、Ga及Co等。
於包含氧化物半導體層403之電晶體410、電晶體420、電晶體430及電晶體440中，反向電流可夠小。藉由使用此種電晶體，可實現具有充份解調變能力之解調變電路。
對可用來作為具有絕緣表面之基板400之基板並無特別限制。例如，可使用玻璃基板、石英基板或用於液晶顯示裝置等者。替代地，可使用於矽晶圓上方形成絕緣層者。
於底部閘極電晶體410、420及430中，用來作為基底之絕緣層可設在基板與閘極電極層間。絕緣層具有防止雜質元素從基板擴散的功能，並可由氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜之一或更多者形成。
閘極電極層401可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮或鈧之金屬材料，或包含此等材料之任一者作為主要成份之合金材料。閘極電極層401可具有單層構造或堆疊構造。
閘極絕緣層402可用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜及氧化鉿膜之一或更多者，藉由電漿CVD方法、濺鍍方法等形成。例如，閘極絕緣層(例如具有200 nm之總厚度)能以具有50 nm至200 nm之厚度之氮化矽(SiNy (y＞0))膜藉由電漿CVD方法形成為第一閘極絕緣層而具有5 nm至300 nm之厚度之氧化矽(SiOx (x＞0))膜藉由濺鍍方法形成為第二閘極絕緣層之方式形成。
源極電極層405a和汲極電極層405b可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮或鈧之金屬材料，或包含此等材料之任一者作為主要成份之合金材料。例如，源極電極層405a和汲極電極層405b可具有諸如鋁、銅等之金屬層與諸如鈦、鉬或鎢之高熔點金屬層之堆疊構造。包含防止產生隆起或鬚狀物之元素(例如矽、鈮或鈧)之鋁材料可用於更高熱阻。
替代地，成為源極電極層405a和汲極電極層405b(包含形成於相同層中作為源極和汲極電極層之佈線層)之導電膜可為導電金屬氧化物膜。可使用氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2 O3 -SnO2 ，於某些情況下，縮寫為ITO)、氧化銦-氧化鋅合金(In2 O3 -ZnO)、含氧化矽之此等金屬氧化物材料之任一者，作為導電金屬氧化物。
類似於源極電極層405a和汲極電極層405b之材料可用於分別與佈線層436a及佈線層436b接觸之佈線層436a及佈線層436b。
可使用諸如氧化矽膜、氧氮化鋁膜、氧化鋁膜及氧氮化鋁膜所代表之無機絕緣膜作為絕緣層407、427及437。
可使用諸如氮化矽膜、氮化鋁膜、氮氧化矽膜或氮氧化鋁膜之無機絕緣膜作為保護絕緣層409。
此外，可在保護絕緣層409上方形成平坦化絕緣膜，以減少因電晶體而發生之表面不均。可使用諸如聚醯亞胺、丙烯酸或二苯並環丁烯之有機材料作為平坦化絕緣膜。亦可使用異於此等有機材料之低介電常數材料(低k材料)等。須知，平坦化絕緣膜可藉由堆疊由此等材料形成之複數個絕緣膜形成。
本實施例中所述之構造、方法等可適當地與其他實施例中所述之構造、方法等之任一者組合。
(實施例4)
於本實施例中，將參考第6A至6E圖詳細說明包含氧化物半導體層之電晶體例子及其製造方法之一例子。
第6A至6E圖係顯示電晶體製程之橫剖視圖。在此所示電晶體510係類似於第5A圖所示電晶體410之顛倒錯置電晶體。
用於本實施例之半導體層之氧化物半導體係i型(本質的)氧化物半導體或大致i型(本質的)氧化物半導體。以從氧化物半導體去除屬於n型雜質之氫，並純化氧化物半導體，以盡可能少含異於氧化物半導體之主要成份之雜質之方式，獲得i型(本質的)氧化物半導體或大致i型(本質的)氧化物半導體。
須知，純化之氧化物半導體包含極少載體，且載體濃度低於1×1014 /cm3 ，較佳低於1×1012 /cm3 ，尤佳低於1×1011 /cm3 。此種少數載體使斷電狀態中的電流(斷電狀態電流)可夠小。
具體而言，於包含上述氧化物半導體層之電晶體中，在電晶體之通道長度L為10 μm且源極-汲極電壓為3V之條件下，室溫(25℃)每1μm通道寬度之斷電流密度可為100 zA/μm(1×10-19 A/μm)或更低，或者進一步為10 zA/μm(1×10-20 A/μm)或更低。
包含純化氧化物半導體層之電晶體510幾乎無通電流之溫度依存性，並有極小之斷電流。
將參考第6A至6E圖說明於基板505上方製造電晶體510之程序。
首先，於具有絕緣表面之基板505上方形成導電膜，接著，透過第一光微刻程序形成閘極電極層511。須知，用於光微刻程序之光阻掩模藉由噴墨方法形成。藉由噴墨方法形成光阻掩模無需光罩；因此，可減低製造成本。
可使用類似以上實施例所述基板400之基板，作為具有絕緣表面之基板505。於本實施例中使用玻璃基板作為基板505。
用來作為基底之絕緣層可設在基板505及閘極電極層511之間。絕緣層具有防止雜質元素從基板505擴散之功能，並可由選自氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜等之一或更多薄膜形成。
閘極電極層511可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮或鈧之金屬材料，或包含此等材料之任一者作為主要成份之合金材料。閘極電極層511可具有單層構造或堆疊構造。
其次，閘極絕緣層507形成於閘極電極層511上方。閘極絕緣層507可藉由電漿CVD方法、濺鍍方法等形成。閘極絕緣層507可由氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜及氧化鉿膜之一或更多者形成。
又，為使閘極絕緣層507及氧化物半導體膜530中所含氫、羥基及濕氣盡可能少，較佳係在濺鍍設備之預熱室中將上面形成閘極電極層511之基板505或上面形成閘極電極層511及閘極絕緣層507之基板505預熱，作為用於形成氧化物半導體膜530之預處理，以去除吸附於基板505上之諸如氫及濕氣之雜質。低溫泵較佳地設於預熱室中作為排氣單元。該預熱步驟可於基板505上進行，於基板505上方形成層疊至包含源極電極層515a和汲極電極層515b之層。須知，可省略該預熱處理。
其次，於閘極絕緣層507上方形成具有大於或等於2 nm及小於或等於200 nm，較佳地大於或等於5 nm及小於或等於30 nm之氧化物半導體膜530(參見第6A圖)。
可使用以上實施例中所述四成份金屬氧化物、三成份金屬氧化物、二成份金屬氧化物、In-O系氧化物半導體、Sn-O系氧化物半導體、Zn-O系氧化物半導體等於氧化物半導體膜530。
較佳地使用具有In：Ga：Zn=1：x：y之化合比例(x為0或更大，y大於或等於0.5及小於或等於5)之靶材，作為用以藉由濺射方法，形成氧化物半導體膜530之靶材。可使用具有In：Ga：Zn=1：1：1(原子比例)(x=1，y=1)之化合比例之靶材(亦即，In2 O3 ：Ga2 O3 ：ZnO=1:1:2(莫耳比例))。替代地，可使用具有In：Ga：Zn=1：1：0.5(原子比例)(x=1,y=0.5)之化合比例之靶材，或具有In：Ga：Zn=1：1：2(原子比例)(x=1,y=2)之化合比例之靶材，或具有In：Ga：Zn=1：0：1(原子比例)(x=0,y=1)之化合比例之靶材。
於本實施例中，使用In-Ga-Zn-O系金屬氧化物靶材，藉由濺射方法，形成具有非晶構造之氧化物半導體層。
金屬氧化物靶材中之金屬氧化物之相對密度大於或等於80%，較佳大於或等於95%，尤佳大於或等於99.9%。具有高相對密度之金屬氧化物之使用使其可形成具有稠密構造之氧化物半導體層。
形成氧化物半導體膜530之氛圍較佳地為稀有氣體(通常為氬)氛圍、氧氛圍、或含稀有氣體(通常為氬)和氧之混合氛圍。具體而言，較佳係例如使用高純度氣體氛圍，其去除諸如氫、水、烴基或氫化物之雜質，俾雜質之濃度為1ppm或更低(較佳地濃度為10 ppb或更低)。
於形成氧化物半導體膜530中，例如可保持處理物品於維持在減壓下之處理室中，且處理物品可加熱，使處理物品之溫度高於或等於100℃及低於550℃，較佳高於或等於200℃及低於或等於400℃。替代地，於形成氧化物半導體膜530中，處理物品可為室溫(25℃±10℃)。接著，引入去除氫、水等之濺鍍氣體，同時去除處理室中中之濕氣，並使用上述靶材，藉此形成氧化物半導體膜530。於形成氧化物半導體膜530，同時加熱處理物品中，可減少氧化物半導體層中的雜質。又可減少濺鍍所造成的損害。為去除處理室中中之濕氣，較佳地使用陷捕真空泵。例如可使用低溫泵、離子泵、鈦昇華泵等。替代地，可使用設有冷陷捕之渦輪泵。藉由以低溫泵等排氣，可從處理室去除氫、水等，藉此，可減少氧化物半導體膜530中的雜質濃度。
氧化物半導體膜530可在以下條件下形成，例如：處理物品與靶材之間的距離為170 mm，壓力為0.4帕，直流電(DC)為0.5 kW，且氛圍為氧(氧：100%)氛圍、氬(氬：100%)氛圍或含氧及氬之氛圍。須知，較佳地使用脈衝直流電(DC)源，此乃因為可減少塵埃(像是在薄膜形成時形成之粉末物質)。氧化物半導體膜530之厚度大於或等於1 nm及小於或等於50 nm，較佳大於或等於1 nm及小於或等於30 nm，尤佳大於或等於1 nm及小於或等於10 nm。藉具有此種厚度之氧化物半導體膜530，可抑制因微型化而發生的短通道效應。須知，適當厚度因待使用之氧化物半導體材料、半導體裝置的意圖用途而異；因此，可根據材料、意圖用途等判定厚度。
須知，在藉由濺鍍方法形成氧化物半導體膜530之前，較佳地，藉由引入氬以產生電漿之逆濺鍍，去除附著於待形成氧化物半導體膜530之表面(例如閘極絕緣層507之表面)之物質。在此，逆濺鍍係相對於離子與濺鍍靶材碰撞之正常濺鍍，離子與處理表面碰撞以修改表面之方法。就使離子與處理表面碰撞之方法而言，有在氬氛圍中施加高頻電壓於處理表面以在處理物品附近產生電漿之方法。須知，氮、氦、氧等氛圍可用來替代氬氛圍。
其次，透過第二次光微刻程序，將氧化物半導體膜530處理成島形氧化物半導體層。須知，可藉由噴墨方法形成用在光微刻程序中的光阻掩模。藉由噴墨方法形成光阻掩模無需光罩；因此，可減低製造成本。
於接觸孔形成於閘極絕緣層507中情況下，可在處理氧化物半導體膜530同時，進行形成接觸孔的步驟。
就氧化物半導體膜530之蝕刻而言，可使用濕蝕或乾蝕或兩者。可使用藉由混合磷酸、乙酸、硝酸、過氧化氨(31重量%的過氧化水：28重量%的氨水：水=5：2：2)等，作為氧化物半導體膜530之濕蝕刻所使用之蝕刻劑。亦可使用諸如ITO07N(KANTO化學公司製造)之蝕刻劑。
接著，於氧化物半導體層上進行熱處理(第一熱處理)，以形成氧化物半導體層531(參見第6B圖)。藉由第一熱處理，去除氧化物半導體層中過多的氫(包含水或烴)，並改進氧化物半導體層之構造，俾可減少能隙中的瑕疵程度。第一熱處理之溫度例如高於或等於300℃及低於或等於550℃，或高於或等於400℃，及高於或等於500℃。
可例如以將處理物品引入使用熱阻元件等並在氮氣下以450℃加熱1小時之電爐內的方式進行熱處理。在熱處理期間，氧化物半導體層不暴露於空氣，以免水及氫進入。
熱處理設備不限於電爐；熱處理設備可為使用來自諸如被加熱氣煤氣之媒介物等之熱輻射或熱導對處理物品加熱之設備。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備係藉發自諸如鹵素燈、金屬鹵素燈、氙電弧燈、碳電弧燈、高壓鈉燈或高壓水銀燈之光輻射(電磁波)，對待加工物品加熱之設備。GRTA設備係用來藉高溫氣體進行熱處理之設備。使用不會與待藉由熱處理加工之物品反應之惰性氣體作為氣體，像是氮或諸如氬之稀有氣體。
例如可藉由以下方式進行GRTA處理，作為第一熱處理。將處理對象放入業以加熱之惰性氣體氛圍中，加熱若干分鐘，然後，從惰性氣體氛圍中取出。GRTA處理可在短時間內進行高溫熱處理。而且，於GRTA處理中，甚至可使用超過處理對象之溫度上限之溫度條件。須知，在處理期間，氣體可從惰性氣體換成包含氧之氣體。此乃因為藉由在包含氧之氛圍中進行第一熱處理，可以減少缺氧所造成之能隙中的瑕疵程度。
須知，較佳地使用含氮或稀有氣體(例如氦、氖或或氬)作為其主要成份且不含水、氫等作為惰性氣體氛圍。較佳係於第一熱處理之氛圍中不含水、氫等。例如，導入熱處理設備之氮或諸如氦、氖或氬氬之稀有氣體之純度設定為等於6N(99.9999%)或更大，尤佳為7N(99.99999%)或更大(亦即雜質濃度較佳為1 ppm或更小，尤佳為0.1 ppm或更小)。
無論如何，當藉由第一熱處理減少雜質以形成屬於i型(本質的)或大致i型半導體層之氧化物半導體層時，可實現具有極優特性之電晶體。
以上熱處理(第一熱處理)具有去除氫、水等效果，並因此可稱為脫水處理、脫氫處理等。脫水處理或脫氫處理可在形成氧化物半導體膜530之後及氧化物半導體膜530形成為島形氧化物半導體層之前進行。此種脫水處理或脫氫處理可進行一次或多次。
第一熱處理可在異於以上時序的任一以下時序進行：在形成源極電極層和汲極電極層之後、在形成絕緣層於源極電極層和汲極電極層等上方之前。
其次，於閘極絕緣層507及氧化物半導體層531上方形成成為源極電極層和汲極電極層之導電膜(包含由與源極電極層和汲極電極層相同之薄膜形成之佈線)。用來形成源極電極層和汲極電極層之導電膜可使用以上實施例所述材料來形成。
於第三光微刻程序中，光阻掩模形成於導電膜上方，且藉由選擇性蝕刻形成源極電極層515a和汲極電極層515b，接著，移除光阻掩模(參見第6C圖)。
於第三光微刻程序中光阻掩模形成時之曝光可使用紫外線光、KrF雷射光或ArF雷射光來進行。須知，須知，電晶體之通道長度(L)藉源極電極層和汲極電極層間之距離判定。因此，在用以形成供形成具有小於25nm通道長度(L)之電晶體之掩模之曝光中，較佳係使用遠紫外線光，其波長短至數奈米至數十奈米。於使用遠紫外線光之曝光中，解析度高且焦深大。因此，稍後完成之電晶體之通道長度(L)可大於或等於10nm或小於或等於1000nm(1μm)，且電路可高速操作。而且，半導體裝置之耗電可藉由微型化減少。
為減少光罩數及光微刻程序數，可使用以多色調掩模形成之光阻掩模進行蝕刻步驟。由於以多色調掩模形成之光阻掩模包含複數厚度區，且可藉蝕刻進一步改變形狀， 因此，光阻掩模可用於複數個蝕刻步驟中以提供不同圖案。因此，可藉多色調掩模形成對應至少兩種不同圖案之光阻掩模。因此，曝光掩模之數目可減少，且對應光微刻程序數亦可減少，藉此，可實現程序之簡化。
須知，較佳係最佳化蝕刻狀況，俾在蝕刻導電膜時，蝕刻及分割氧化物半導體層531。然而，難以獲得僅蝕刻導電膜，絲毫不蝕刻氧化物半導體層531，之狀況。於某些情況下，當蝕刻導電膜時，蝕刻氧化物半導體層531之一部分，藉此，形成具有溝槽部分(凹部)之氧化物半導體層531。
可使用濕蝕或乾蝕於導電膜之蝕刻。須知，較佳地，乾蝕用於元件之微製造。可根據待蝕刻之材料適當選擇蝕刻氣體或蝕刻劑。於本實施例中，使用鈦膜作為導電膜，並使用In-Ga-Zn-O(銦-鎵-鋅-氧)系材料於氧化物半導體層531；因此，於使用濕蝕情況下，使用過氧化氫氨溶液(氨、水與過氧化氫溶液之混合)作為蝕刻劑。
其次，較佳地進行使用諸如N2 O、N2 或Ar之氣體之電漿處理，俾可去除附著於氧化物半導體層之露出部分之表面的水、氫等。於進行電漿處理情況下，不暴露於空氣，形成用來作為保護絕緣膜之絕緣層516。
絕緣層516較佳地藉由諸如水或氫之雜質不引入絕緣層516之諸如濺鍍法之方法，形成至少1nm之厚度。當於絕緣層516中含有氫時，造成氫進入氧化物半導體層，或氫擷取氧化物半導體層中的氧，導致形成具有低電阻 (具有n型導電)氧化物半導體層之背通道，從而可能形成寄生通道。較佳地使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等作為絕緣層516。
於本實施例中，藉由濺鍍方法，形成氧化矽膜，作為絕緣層516。沉積中的基板溫度可高於或等於室溫(25℃)及低於或等於300℃，且於本實施例中為100℃。氧化矽膜可藉由濺鍍方法沉積在稀有氣體氛圍(通常為氬)、氧氛圍或含稀有氣體和氧之氛圍。可使用氧化矽靶材或矽靶材作為靶材。
為以類似於氧化物半導體膜530之沉積的方式去除用於絕緣層516之沉積室中的殘留濕氣，較佳地使用陷捕泵。當絕緣層516沉積於使用低溫泵排氣之沉積室中時，可減少絕緣層516中的雜質濃度。設有冷陷捕之渦輪泵可用來作為排氣單元，以除去殘留於供形成絕緣層516之沉積室中的濕氣。
用於沉積絕緣層516之濺鍍氣體較佳地為高純度氣體，自此除去諸如水或氫之雜質。
其次，於惰性氣體氛圍或氧氣氛圍中進行第二熱處理。在高於或等於200℃及低於或等於450℃下，較佳地，在高於或等於250℃及低於或等於350℃下進行第二熱處理。例如，可於氮氛圍中，在250℃下進行熱處理1小時。第二熱處理可減少電晶體之電特性變化。藉由將氧從絕緣層516供至氧化物半導體層531，補償氧化物半導體層531中的缺氧，藉此，可形成i型(本質的)或大致i 型氧化物半導體層。
於本實施例中，於形成絕緣層516之後，進行第二熱處理；然而，第二熱處理之時序不限於此。例如，可在第一熱處理後續接第二熱處理，或者第一熱處理亦可用來作為第二熱處理。
以上述方式，透過第一熱處理及第二熱處理，純化氧化物半導體層531，使之不含異於氧化物半導體層之主要成份之雜質，藉此使氧化物半導體層531可形成i型(本質的)氧化物半導體層。
透過上述程序，形成電晶體510(參見第6D圖)。
較佳係進一步形成保護絕緣層506於絕緣層516上方(參見第6E圖)。保護絕緣層506防止氫、水等從外部進入。可例如使用氮化矽膜、氮化鋁膜等作為保護絕緣層506。保護絕緣層506之形成方法未特別限制；然而，使用RF濺鍍方法，因為其有高生產率。
在形成保護絕緣層506之後，可於空氣中，在100℃至200℃之溫度下進行熱處理1至30小時。
藉由使用包含純化氧化物半導體層並根據本實施例製造之電晶體，可使反向電流夠小。因此，於使用此電晶體於解調變電路中情況下，解調變電路可具有充份的解調變能力。
本實施例中所述之構造、方法等可適當地與其他實施例中所述之構造、方法等之任一者組合。
本申請案根據2010年2月19日對日本特許廳題出之日本專利申請案第2010-034858號，在此以參考方式併提其全文。
T1．．．第一電晶體
T2．．．第二電晶體
C1．．．第一電容器
C2．．．第二電容器
C3．．．第三電容器
R1．．．第一電阻
R2．．．第二電阻
101．．．虛線
103．．．實線
300．．．RFID標籤
301．．．通信裝置
302．．．天線
303．．．無線信號
304．．．天線
305．．．整流電路
306．．．定電壓電路
307．．．解調變電路
308．．．調變電路
309．．．邏輯電路
310．．．記憶體電路
311．．．ROM
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極層
405b．．．汲極電極層
407．．．絕緣層
409．．．保護絕緣層
410．．．電晶體
420．．．電晶體
427．．．絕緣層
430．．．電晶體
436a．．．佈線層
436b．．．佈線層
437‧‧‧絕緣層
440‧‧‧電晶體
505‧‧‧基板
506‧‧‧保護絕緣層
507‧‧‧閘極絕緣層
510‧‧‧電晶體
511‧‧‧閘極電極層
515a‧‧‧源極電極層
515b‧‧‧汲極電極層
516‧‧‧絕緣層
530‧‧‧氧化物半導體膜
531‧‧‧氧化物半導體層
於附圖中：
第1A及1B圖係半導體裝置之電路圖；
第2A至2C圖顯示半導體裝置之操作；
第3A至3C圖顯示半導體裝置之操作；
第4圖顯示RFID標籤之構造例；
第5A至5D圖顯示電晶體之構造例；以及
第6A至6E圖顯示電晶體之製造方法例子。
T1．．．第一電晶體
T2．．．第二電晶體
C1．．．第一電容器
C2．．．第二電容器
C3．．．第三電容器
R1．．．第一電阻
R2．．．第二電阻
IN．．．輸入端子
OS．．．包含氧化物半導體之電晶體
OUT．．．輸出端子
GND．．．節點

Claims (15)

  1. 一種半導體裝置，包括：第一電晶體，包括通道形成區，該通道形成區包含氧化物半導體；第二電晶體，包括通道形成區，該通道形成區包含氧化物半導體；第一電容器；第二電容器；第三電容器；第一電阻；以及第二電阻；其中該第一電晶體之閘極終端、該第一電晶體之汲極終端、該第二電晶體之源極終端及該第一電容器之一終端相互電氣連接；其中該第二電晶體之閘極終端、該第二電晶體之汲極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端相互電氣連接；其中該第一電晶體之源極終端、該第二電容器之另一終端、該第一電阻之另一終端及該第二電阻之一終端相互電氣連接；且其中該第三電容器之另一終端及該第二電阻之另一終端相互電氣連接。
  2. 一種半導體裝置，包括：第一電晶體，包括通道形成區，該通道形成區包含氧 化物半導體；第二電晶體，包括通道形成區，該通道形成區包含氧化物半導體；第一電容器；第二電容器；第三電容器；第一電阻；以及第二電阻；其中該第二電晶體之閘極終端、該第二電晶體之汲極終端、該第一電晶體之源極終端及該第一電容器之一終端相互電氣連接；其中該第二電晶體之源極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端相互電氣連接；其中該第一電晶體之閘極終端、該第一電晶體之汲極終端、該第二電容器之另一終端、該第一電阻之另一終端及該第二電阻之一終端相互電氣連接；且其中該第三電容器之另一終端及該第二電阻之另一終端相互電氣連接。
  3. 一種半導體裝置，包括：第一電晶體，包括具有大於3eV能隙之半導體材料；第二電晶體，包括具有大於3eV能隙之半導體材料；第一電容器；第二電容器； 第三電容器；第一電阻；以及第二電阻；其中該第一電晶體之閘極終端、該第一電晶體之汲極終端、該第二電晶體之源極終端及該第一電容器之一終端相互電氣連接；其中該第二電晶體之閘極終端、該第二電晶體之汲極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端相互電氣連接；其中該第一電晶體之源極終端、該第二電容器之另一終端、該第一電阻之另一終端及該第二電阻之一終端相互電氣連接；且其中該第三電容器之另一終端及該第二電阻之另一終端相互電氣連接。
  4. 如申請專利範圍第1或3項之半導體裝置，其中參考電位供應到電氣連接至該第二電晶體之閘極終端、該第二電晶體之汲極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端之節點。
  5. 一種半導體裝置，包括：第一電晶體，包括具有大於3eV能隙之半導體材料；第二電晶體，包括具有大於3eV能隙之半導體材料；第一電容器；第二電容器；第三電容器； 第一電阻；以及第二電阻；其中該第二電晶體之閘極終端、該第二電晶體之汲極終端、該第一電晶體之源極終端及該第一電容器之一終端相互電氣連接；其中該第二電晶體之源極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端相互電氣連接；其中該第一電晶體之閘極終端、該第一電晶體之汲極終端、該第二電容器之另一終端、該第一電阻之另一終端及該第二電阻之一終端相互電氣連接；且其中該第三電容器之另一終端及該第二電阻之另一終端相互電氣連接。
  6. 如申請專利範圍第2或5項之半導體裝置，其中參考電位供應到電氣連接至該第二電晶體之源極終端、該第二電容器之一終端、該第三電容器之一終端及該第一電阻之一終端之節點。
  7. 一種半導體裝置，包括：第一電晶體，包括包含氧化物半導體的通道形成區；第二電晶體，包括包含氧化物半導體的通道形成區；第一電容器；以及第二電容器；其中該第一電晶體之閘極及該第一電容器之一終端相互電氣連接； 其中該第一電晶體之源極和汲極的其中之一與該第二電晶體之源極和汲極的其中之一相互電氣連接；其中該第二電晶體之閘極與該第二電晶體之該源極和該汲極之另一者相互電氣連接；其中該第一電晶體之該源極和該汲極之另一者與該第二電容器之一終端相互電氣連接。
  8. 如申請專利範圍第1、2、及7項中任一項之半導體裝置，其中該氧化物半導體選自由In-Sn-Ga-Zn-O(銦-錫-鎵-鋅-氧)系氧化物半導體、In-Ga-Zn-o(銦-鎵-鋅-氧)系氧化物半導體、In-Sn-Zn-O(銦-錫-鋅-氧)系氧化物半導體、In-Al-Zn-O(銦-鋁-鋅-氧)系氧化物半導體、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系氧化物半導體、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系氧化物半導體、Sn-Al-Zn-O(錫-鋁-鋅-氧)系氧化物半導體、In-Zn-O(銦-鋅-氧)系氧化物半導體、Sn-Zn-O(錫-鋅-氧)系氧化物半導體、Al-Zn-O(鋁-鋅-氧)系氧化物半導體、Zn-Mg-O(鋅-鎂-氧)系氧化物半導體、Sn-Mg-O(錫-鎂-氧)系氧化物半導體、In-Mg-O(銦-鎂-氧)系氧化物半導體、In-O(銦-氧)系氧化物半導體、Sn-O(錫-氧)系氧化物半導體及Zn-O(鋅-氧)系氧化物半導體所組成之群組。
  9. 一種半導體裝置，包括：第一電晶體，包括具有大於3eV能隙之半導體材料；第二電晶體，包括具有大於3eV能隙之半導體材料；第一電容器；以及第二電容器； 其中該第一電晶體之閘極及該第一電容器之一終端相互電氣連接；其中該第一電晶體之源極和汲極的其中之一與該第二電晶體之源極和汲極的其中之一相互電氣連接；其中該第二電晶體之閘極與該第二電晶體之該源極和該汲極之另一者相互電氣連接；其中該第一電晶體之該源極和該汲極之另一者與該第二電容器之一終端相互電氣連接。
  10. 如申請專利範圍第7或9項之半導體裝置，其中參考電位供應到電氣連接至該第二電晶體之該閘極及該第二電晶體之該源極和該汲極之另一者之節點。
  11. 如申請專利範圍第7或9項之半導體裝置，其中參考電位供應到該第一電晶體的該源極和該汲極之另一者。
  12. 一種半導體裝置，包括：第一電晶體，包括具有大於3eV能隙之半導體材料；第二電晶體，包括具有大於3eV能隙之半導體材料；以及電容器；其中該第一電晶體之閘極、該第一電晶體之汲極、及該第二電晶體之源極相互電氣連接；其中該第二電晶體之閘極、該第二電晶體之汲極、及該電容器之一終端相互電氣連接；其中該第一電晶體之源極與該電容器之另一終端相互 電氣連接。
  13. 如申請專利範圍第3、5、9、及12項中任一項之半導體裝置，其中該半導體材料包括矽和碳。
  14. 如申請專利範圍第12項之半導體裝置，其中參考電位供應到電氣連接至該第二電晶體之該閘極、該第二電晶體之該汲極及該電容器之一終端之節點。
  15. 一種RFID標籤，包括如申請專利範圍第1、2、3、5、7、9、及12項中任一項之半導體裝置。
TW100104414A 2010-02-19 2011-02-10 解調變電路及包括解調變電路之ｒｆｉｄ標籤 TWI503751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034858 2010-02-19

Publications (2)

Publication Number Publication Date
TW201203121A TW201203121A (en) 2012-01-16
TWI503751B true TWI503751B (zh) 2015-10-11

Family

ID=44476018

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100104414A TWI503751B (zh) 2010-02-19 2011-02-10 解調變電路及包括解調變電路之ｒｆｉｄ標籤
TW104124730A TWI559231B (zh) 2010-02-19 2011-02-10 解調變電路及包括解調變電路之ｒｆｉｄ標籤

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104124730A TWI559231B (zh) 2010-02-19 2011-02-10 解調變電路及包括解調變電路之ｒｆｉｄ標籤

Country Status (5)

Country Link
US (3) US8258862B2 (zh)
JP (1) JP5778439B2 (zh)
KR (1) KR101780748B1 (zh)
TW (2) TWI503751B (zh)
WO (1) WO2011102190A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101780748B1 (ko) 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385592B2 (en) 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9727763B2 (en) 2014-12-31 2017-08-08 Intermec Ip Corp. Modulation index (depth) based grouping, addressing, and fingerprinting RFID tags
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214008A1 (en) * 2005-03-28 2006-09-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
JP2007042690A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US20090284310A1 (en) * 2004-02-06 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2008A (en) * 1841-03-18 Gas-lamp eok conducting gas pkom ah elevated buhner to one below it
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2840924B2 (ja) * 1994-11-30 1998-12-24 住友シチックス株式会社 電力制御方法及びその装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1013312A (ja) 1996-06-20 1998-01-16 Sony Corp データ処理装置および方法、並びに、送受信装置および方法
FR2768880B1 (fr) * 1997-09-23 2000-05-05 Sgs Thomson Microelectronics Demodulateur pour carte a puce sans contact
JP3892563B2 (ja) * 1998-01-22 2007-03-14 株式会社東芝 情報記憶媒体
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US20040180637A1 (en) 2003-03-11 2004-09-16 Nobuyuki Nagai Wireless communication IC and wireless communication information storage medium using the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20060119998A1 (en) * 2004-05-07 2006-06-08 Sheng-Chieh Yang Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4519713B2 (ja) 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
KR101191094B1 (ko) * 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006295319A (ja) * 2005-04-06 2006-10-26 Denso Corp Ａｓｋ復調回路
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4901284B2 (ja) 2006-04-21 2012-03-21 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びそれを用いた非接触型電子装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5168824B2 (ja) * 2006-06-23 2013-03-27 ソニー株式会社 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP4377946B1 (ja) * 2008-06-10 2009-12-02 株式会社東芝 復調装置
JP5339792B2 (ja) * 2008-07-02 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5315822B2 (ja) * 2008-07-09 2013-10-16 コニカミノルタ株式会社 薄膜トランジスタの製造方法及びこれにより製造された電子デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090284310A1 (en) * 2004-02-06 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20060214008A1 (en) * 2005-03-28 2006-09-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
JP2007042690A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法

Also Published As

Publication number Publication date
TW201203121A (en) 2012-01-16
JP2011193452A (ja) 2011-09-29
TW201541360A (zh) 2015-11-01
US20130314152A1 (en) 2013-11-28
US20110204968A1 (en) 2011-08-25
US8258862B2 (en) 2012-09-04
US8525585B2 (en) 2013-09-03
US20120286268A1 (en) 2012-11-15
KR20130009965A (ko) 2013-01-24
US9088245B2 (en) 2015-07-21
TWI559231B (zh) 2016-11-21
JP5778439B2 (ja) 2015-09-16
WO2011102190A1 (en) 2011-08-25
KR101780748B1 (ko) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI503751B (zh) 解調變電路及包括解調變電路之ｒｆｉｄ標籤
JP5934773B2 (ja) 回路
JP6570683B2 (ja) 半導体装置の作製方法
JP5893308B2 (ja) 整流回路及びこれを用いた半導体装置
JP6082428B2 (ja) 半導体装置の作製方法
TWI500167B (zh) 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置