JP5168824B2 - 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 - Google Patents
負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 Download PDFInfo
- Publication number
- JP5168824B2 JP5168824B2 JP2006173394A JP2006173394A JP5168824B2 JP 5168824 B2 JP5168824 B2 JP 5168824B2 JP 2006173394 A JP2006173394 A JP 2006173394A JP 2006173394 A JP2006173394 A JP 2006173394A JP 5168824 B2 JP5168824 B2 JP 5168824B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide semiconductor
- fine particle
- particle layer
- nanodot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
なお、ZnOの非線形抵抗特性を利用したZnOバリスタは避雷針などに用いられているが、この非線形抵抗特性の原因はZnO−ZnOの結晶粒界で特異的に二重ショットキー障壁が形成されることにあることが知られている(非特許文献4、5、6参照。)。ただし、ZnOの粒径は1〜100μmと大きい。
この発明が解決しようとする他の課題は、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い光センサおよびその製造方法を提供することである。
この発明が解決しようとする課題は、より一般的には、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い、負性抵抗素子、単電子トンネル素子、光センサなどを含む各種の機能素子およびその製造方法を提供することである。
ナノスケールの微小トンネル接合では、接合に蓄えられる静電エネルギーの効果が大きくなり、外部からエネルギー(電場、磁場、光などの外場)を与えない限りトンネル効果が抑制されるクーロンブロッケード現象を観測することができる。さらに、微小トンネル接合を二重に接続したナノドット構造を形成すると、電子一つ一つの帯電現象にともなうクーロン振動を観測することができる。これらの単電子トンネル現象は、リーク電流の問題や少数電子の揺らぎの問題を解決するナノスケールデバイスの動作原理として注目されている。
すなわち、上記課題を解決するために、第1の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする負性抵抗素子である。
et al.,J.Appl.Phys.88,6545(2000)、SrTiO3 についてはY.Nakano and N.Ichinose,J.Mater.Res.5,2910(1990)、BaTiO3 についてはT.R.N.Kutty and V.Ravi,Appl.Phys.Lett.59,2691(1991) 、TiO2 −WO3 複合体についてはWen-Bin Su et al.,J.Appl.Phys.92,4779(2002) 、TiO2 −CaCu3 Ti4 O12複合体についてはYuan-Hua Lin et.al.,Appl.Phys.Lett.88,172902(2006)参照。) 。また、これらの材料にBi2 O3 、Sb2 O2 、CoO、Nb2 O5 、Cr2 O3 、Ta2 O5 、V2 O5 、MnO2 、CuOなどを混合することにより二重ショットキー障壁が形成されやすくなる。これらの酸化物半導体の多くは、いわゆるワイドギャップ半導体であり、可視光に対して透明である。このため、ワイドギャップ半導体である酸化物半導体を用いることにより、透明な負性抵抗素子を実現することができる。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る負性抵抗素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第2の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする単電子トンネル素子である。
この単電子トンネル素子は、例えば、単電子トランジスタ、単電子ポンプ、単電子メモリなどである。ワイドギャップ半導体である酸化物半導体を用いることにより、透明単電子トランジスタ、透明単電子ポンプ、透明単電子メモリなどを実現することができる。
第3の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る単電子トンネル素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第4の発明においては、上記以外のことについては、その性質に反しない限り、第1〜第3の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする光センサである。
この光センサでは、多重ナノドット構造体により構成されたチャネル領域が受光部となり、このチャネル領域は、ナノドットに用いられる酸化物半導体の禁制帯幅(バンドギャップ)に対応する波長以下の波長の光(典型的には紫外光)を吸収し、ナノドットの内部に電子を生成する。ナノドットに用いる酸化物半導体を変えれば、吸収する光の波長を変えることができる。このため、波長識別光センサや、光により変調する論理素子などを実現することができる。
第5の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る光センサの製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第6の発明においては、上記以外のことについては、その性質に反しない限り、第1、第2および第5の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有することを特徴とする機能素子である。
この機能素子には、負性抵抗素子、単電子トンネル素子、光センサなどのほか、およそ多重ナノドット構造体を利用するものである限り、各種のもの(電子素子、受光素子、発光素子など)が含まれ、電界効果トランジスタの構成を有するものに限定されず、多重ナノドット構造体をチャネル領域に用いるものにも限定されない。
第7の発明においては、上記以外のことについては、その性質に反しない限り、第1、第3および第5の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有する機能素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第8の発明においては、上記以外のことについては、その性質に反しない限り、第1〜第3、第5および第7の発明に関連して説明したことが成立する。
図4はこの発明の一実施形態によるトンネル負性抵抗素子を示し、図4Aは平面図、図4Bは断面図、図4Cはこのトンネル負性抵抗素子の多重ナノドット構造体の詳細構造を示す一部拡大平面図である。
図4AおよびBに示すように、このトンネル負性抵抗素子においては、導電性の基板11上にゲート絶縁膜12が設けられており、このゲート絶縁膜12上にチャネル領域となる多重ナノドット構造体13が設けられている。この多重ナノドット構造体13上にはソース電極14およびドレイン電極15が互いに対向し、かつ互いに所定間隔離れて設けられている。この場合、導電性の基板11からなるゲート電極、ゲート絶縁膜12、チャネル領域としての多重ナノドット構造体13、ソース電極14およびドレイン電極15によりバックゲート構造のMOSFETが構成されている。
ゲート絶縁膜12としては、例えば、SiO2 膜、SiN膜、SiON膜、Ta2 O5 膜、TiO2 膜、SrTiO3 膜、これらの複合膜などを用いることができるが、これに限定されるものではない。
まず、図5Aに示すように、基板11上に熱酸化法、化学気相成長(CVD)法、真空蒸着法などの従来公知の成膜法によりゲート絶縁膜12を形成する。
次に、図5Bに示すように、このゲート絶縁膜12上に、所定のマスク材からなる球状の微粒子21aが最密充填構造に配列した微粒子層21を形成する。
次に、図6Aに示すように、こうして微粒子層21が形成された基板11の裏面をホルダー22に保持し、この基板11の面の法線に対して傾斜した方向、例えば5〜20度傾斜した方向から、ホルダー22を回転させて基板11を自転させながら、パルスレーザーデポジッション(PLD)法により基板11上に酸化物半導体を堆積させる。このPLD法は、高エネルギーのレーザービームをターゲット23に照射することによってターゲット物質を光解離させ、それを基板に蒸着する方法であり、結晶品質が高く、ターゲットの組成を反映した薄膜を容易に作製することができる利点を有する。このとき、この酸化物半導体は、微粒子層21から成るテンプレートがシャドーマスクとなることにより、微粒子層21の最密充填構造に配列した微粒子21aの間の隙間の部分のゲート絶縁膜12上に細線状に堆積する。ここで、互いに隣接する微粒子21aの間の隙間に堆積した酸化物半導体は図4Cにおいて楕円で示されたナノドット13aになるものである。
上述のようにして堆積される酸化物半導体は、アモルファスのゲート絶縁膜12上に堆積されることにより、一般にアモルファスか多結晶の状態にある。
次に、こうして酸化物半導体24から成るナノ細線ネットワーク25が形成された基板11を酸化物半導体24の焼結が起きる温度に加熱して熱処理を行う。この熱処理は急速熱処理により行うのが望ましい。この熱処理により、このナノ細線ネットワーク25が、図13Bに示すように、酸化物半導体24から成る複数のナノドット13aが二重ショットキー障壁13bを介して互いに接合した状態になるとともに、各ナノドット13aが結晶化して単結晶またはそれに近い状態となり、多重ナノドット構造体13が形成される。
以上のプロセスにより、図4に示すトンネル負性抵抗素子が製造される。
基板11としてn型Si基板を用い、このn型Si基板の表面を熱酸化することにより厚さ300nmのSiO2 膜を形成してゲート絶縁膜12とした。
こうして形成したゲート絶縁膜12上に粒径300nmのポリスチレン球から成る微粒子21aが最密充填構造で二次元的に単層配列化した微粒子層21を形成した。この微粒子21aの単層配列化には水面配列法を用いた(Matsumoto et al.,Science,291,854(2001 参照。) 。具体的には、粒径300nmのポリスチレン球が分散した水にエタノールを約1:1の比率で混合し、それを容器(皿)の純水に滴下すると水面にポリスチレン球が単層配列化するので、これをゲート絶縁膜12上に付着させる。図14AおよびBに、単層配列化した粒径300nmのポリスチレン球の走査型電子顕微鏡(SEM)像を示し、図14Bは図14Aの一部を拡大したものである。SEM観察の結果、ミリメートルオーダーで単一方向に配列したドメインの形成が確認された。また、この単層配列化したポリスチレン球は、その領域が容器全体に広がっているので、10cm以上のサイズの基板11上においても単層配列化が可能である。
以上のプロセスにより、ZnO多重ナノドット構造体をチャネル領域とするバックゲート構造のMOSFETからなるトンネル負性抵抗素子が製造された。
このトンネル負性抵抗素子は紫外光応答性も有する。図23はこのトンネル負性抵抗素子のコンダクタンス特性の光照射依存性を示す。図23からわかるように、紫外光を照射した場合、負性抵抗効果が発現する−10V〜−20Vの領域でコンダクタンスの急上昇が確認される。光源にはハロゲンランプを用いた。一方、白熱灯下ではコンダクタンスの急上昇は確認されない。これはZnOの禁制帯幅(3.4eV)に起因しており、ZnOはこのエネルギーに対応する365nm以下の光を吸収し、内部に電子を生成する。この機能を利用して禁制帯幅の異なる酸化物半導体を用いれば、波長識別光センサや、光を検知し、光により変調する論理素子が実現できる
例えば、上述の実施形態において挙げた数値、材料、構造、構成、形状、基板、配置などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、構成、形状、基板、配置などを用いてもよい。
Claims (4)
- 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る負性抵抗素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する負性抵抗素子の製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る単電子トンネル素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する単電子トンネル素子の製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る光センサを製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する光センサの製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有する機能素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する機能素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173394A JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173394A JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004791A JP2008004791A (ja) | 2008-01-10 |
JP5168824B2 true JP5168824B2 (ja) | 2013-03-27 |
Family
ID=39008925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006173394A Expired - Fee Related JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5168824B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4897743B2 (ja) * | 2008-06-19 | 2012-03-14 | 独立行政法人科学技術振興機構 | 2重量子ドット帯電型整流素子 |
KR101217574B1 (ko) | 2009-06-16 | 2013-01-18 | 한국전자통신연구원 | 나노선 메모리 |
JP5540263B2 (ja) * | 2009-08-28 | 2014-07-02 | 株式会社ブイ・テクノロジー | 半導体装置及びその製造方法 |
SG10201910510UA (en) | 2009-10-29 | 2020-01-30 | Semiconductor Energy Lab | Semiconductor device |
WO2011086871A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8780629B2 (en) * | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8415731B2 (en) * | 2010-01-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor storage device with integrated capacitor and having transistor overlapping sections |
KR101780748B1 (ko) | 2010-02-19 | 2017-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 복조회로 및 복조회로를 이용한 rfid 태그 |
EP2636069B1 (en) * | 2010-11-03 | 2021-07-07 | L. Pierre De Rochemont | Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof |
KR101437779B1 (ko) | 2013-05-09 | 2014-09-12 | 한양대학교 산학협력단 | 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법 |
JP6233772B2 (ja) * | 2013-08-30 | 2017-11-22 | 国立大学法人大阪大学 | 非線形素子 |
CN106935501B (zh) * | 2016-10-19 | 2023-08-22 | 中国人民解放军国防科学技术大学 | 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法 |
CN110729348B (zh) * | 2019-10-29 | 2021-01-08 | 中国科学院半导体研究所 | 一种红外传感器及其制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969630A (ja) * | 1995-06-23 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 単一電子トンネル素子およびその製造方法 |
JPH0982939A (ja) * | 1995-09-19 | 1997-03-28 | Toshiba Corp | 微細構造素子およびその製造方法 |
JP3408401B2 (ja) * | 1997-05-30 | 2003-05-19 | シャープ株式会社 | 半導体記憶素子およびその製造方法 |
JP2003243692A (ja) * | 2002-02-15 | 2003-08-29 | Fuji Xerox Co Ltd | 光検出器 |
JP4096059B2 (ja) * | 2004-03-16 | 2008-06-04 | 独立行政法人産業技術総合研究所 | 光子検出器及びその製造方法 |
JP4714829B2 (ja) * | 2004-08-12 | 2011-06-29 | 独立行政法人物質・材料研究機構 | 固体粒子充填方法 |
JP4817093B2 (ja) * | 2004-08-20 | 2011-11-16 | 独立行政法人物質・材料研究機構 | 半導体ナノ構造体及びその作製方法 |
-
2006
- 2006-06-23 JP JP2006173394A patent/JP5168824B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008004791A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5168824B2 (ja) | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 | |
Hsu et al. | Vertical p-type Cu-doped ZnO/n-type ZnO homojunction nanowire-based ultraviolet photodetector by the furnace system with hotwire assistance | |
US9349802B2 (en) | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same | |
Acharyya et al. | A journey towards reliability improvement of TiO2 based resistive random access memory: a review | |
Ma et al. | High-performance nano-Schottky diodes and nano-MESFETs made on single CdS nanobelts | |
EP1807913B1 (en) | Semiconductor device with tunable energy band gap | |
JP5226174B2 (ja) | ナノ構造体、そのようなナノ構造体を有する電子機器およびナノ構造体を調製する方法 | |
Bogorin et al. | Nanoscale rectification at the LaAlO3/SrTiO3 interface | |
Ratnikov et al. | Two-dimensional graphene electronics: current status and prospects | |
US8242676B2 (en) | Field emission device, field emission display device and methods for manufacturing the same | |
CN101405866A (zh) | 量子点转换装置 | |
Van de Krol et al. | Electroceramics—the role of interfaces | |
Kim et al. | Phase engineering of 2D materials | |
Mahajan et al. | Gate-and light-tunable negative differential resistance with high peak current density in 1T-TaS2/2H-MoS2 T-junction | |
Xiong et al. | P‐Type 2D Semiconductors for Future Electronics | |
KR100977189B1 (ko) | 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법 | |
KR20140077230A (ko) | 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자 | |
Li et al. | Enhanced conductivity of anatase TiO2 nanowires by La and Co co‐doping | |
JP4920596B2 (ja) | 急激な金属−絶縁体転移素子及びその製造方法 | |
Azam et al. | Various applications of nanowires | |
Zhou et al. | Surface traps-related nonvolatile resistive switching memory effect in a single SnO2: Sm nanowire | |
Panigrahi et al. | Recombination-tunneling conduction in Cu-and S-doped ZnO nanorods’ core–shell junction: dependence of diode parameters on thermal annealing temperature and role of interfacial defects | |
KR100276436B1 (ko) | 상온 단전자 소자 제작방법 | |
Xie et al. | Emerging optoelectronic artificial synapses and memristors based on low-dimensional nanomaterials | |
Dragoman et al. | Nanoelectronic Devices Enriching Moore’s Law |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |