KR101780748B1 - 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그 - Google Patents
복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그 Download PDFInfo
- Publication number
- KR101780748B1 KR101780748B1 KR1020127023629A KR20127023629A KR101780748B1 KR 101780748 B1 KR101780748 B1 KR 101780748B1 KR 1020127023629 A KR1020127023629 A KR 1020127023629A KR 20127023629 A KR20127023629 A KR 20127023629A KR 101780748 B1 KR101780748 B1 KR 101780748B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- capacitor
- oxide semiconductor
- electrically connected
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 189
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 50
- 229910007541 Zn O Inorganic materials 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 229910019092 Mg-O Inorganic materials 0.000 claims description 15
- 229910019395 Mg—O Inorganic materials 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 179
- 238000010438 heat treatment Methods 0.000 description 34
- 239000000758 substrate Substances 0.000 description 28
- 239000012298 atmosphere Substances 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- 239000007789 gas Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 17
- 229910052739 hydrogen Inorganic materials 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical group 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000009471 action Effects 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 208000005156 Dehydration Diseases 0.000 description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000018044 dehydration Effects 0.000 description 3
- 238000006297 dehydration reaction Methods 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- -1 In-Ga-Zn-O Chemical class 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 충분한 복조능력을 갖는 복조회로를 제공하는 것을 과제 중 하나로 한다. 또는, 충분한 복조능력을 갖는 복조회로를 이용한 RFID 태그를 제공하는 것을 과제 중 하나로 한다.
본 발명은 복조회로에 사용되는 트랜지스터의 일부에, 역방향 전류를 충분히 작게 할 수 있는 재료, 예를 들면, 와이드 갭 반도체인 산화물 반도체 재료를 사용한다. 트랜지스터의 역방향 전류를 충분히 작게 할 수 있는 반도체 재료를 사용함으로써, 진폭이 큰 전자파를 받는 경우일지라도, 충분한 복조능력을 확보할 수 있다.
본 발명은 복조회로에 사용되는 트랜지스터의 일부에, 역방향 전류를 충분히 작게 할 수 있는 재료, 예를 들면, 와이드 갭 반도체인 산화물 반도체 재료를 사용한다. 트랜지스터의 역방향 전류를 충분히 작게 할 수 있는 반도체 재료를 사용함으로써, 진폭이 큰 전자파를 받는 경우일지라도, 충분한 복조능력을 확보할 수 있다.
Description
개시하는 발명은 복조회로 및 이를 이용한 RFID 태그에 관한 것이다.
근래, 비접촉으로 데이터의 송수신이 가능한 반도체 장치의 개발이 활발하다. 이와 같은 반도체 장치는 특히, RFID(Radio Frequency Identification) 태그, ID 태그, IC 태그, IC 칩, RF 태그, 무선 태그, 전자 태그, 무선 칩, 트랜스폰더 등으로 불린다.
상술한 RFID 태그와 통신기 사이에서 데이터를 주고받는 것은 일반적으로 송신측 장치(예를 들면 송신기)가 변조한 반송파를 송신하고, 해당 반송파를 수신측 장치(예를 들면 RFID 태그)가 복조함으로써 이루어진다.
또한, 반송파를 변조하는 방식 중 하나로는 진폭변조방식(ASK(Amplitude Shift Keying) 변조방식)이 있다. ASK 변조방식은 반송파의 진폭에 차이를 발생시키고, 이 진폭의 차이를 변조신호로 함으로써 정보를 전달하는 방식이다.
상술한 바와 같이 변조된 반송파로부터 데이터를 꺼내기 위해, RFID 태그에는 복조회로가 마련된다. 복조회로로서는 예를 들면 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류작용을 이용하는 것이 있다(예를 들면, 특허문헌 1 참조).
상술한 RFID 태그와 통신기 사이에서 데이터를 주고받는 것은 일반적으로 송신측 장치(예를 들면 송신기)가 변조한 반송파를 송신하고, 해당 반송파를 수신측 장치(예를 들면 RFID 태그)가 복조함으로써 이루어진다.
또한, 반송파를 변조하는 방식 중 하나로는 진폭변조방식(ASK(Amplitude Shift Keying) 변조방식)이 있다. ASK 변조방식은 반송파의 진폭에 차이를 발생시키고, 이 진폭의 차이를 변조신호로 함으로써 정보를 전달하는 방식이다.
상술한 바와 같이 변조된 반송파로부터 데이터를 꺼내기 위해, RFID 태그에는 복조회로가 마련된다. 복조회로로서는 예를 들면 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류작용을 이용하는 것이 있다(예를 들면, 특허문헌 1 참조).
그런데, 전자파의 에너지는 전자파가 방사되는 지점에서 관측지점까지의 거리의 제곱에 반비례한다. 즉, 통신기와 RFID의 거리가 멀수록, RFID 태그가 받는 전자파의 에너지는 작아지고, 통신기와 RFID 태그의 거리가 가까울수록, RFID 태그가 받는 전자파의 에너지는 커진다.
상술한 바와 같이, 통신기와 RFID 태그의 거리가 가까울수록 RFID 태그가 받는 전자파의 에너지는 커지기 때문에, 통상, 통신기와 RFID 태그의 거리가 가까울 경우에는 공급되는 전력 면에서는 유리해진다. 그러나, 예를 들면, 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류작용을 이용하는 특허문헌 1에 개시된 복조회로를 이용한 RFID 태그에서는 진폭이 큰 전자파를 받으면 해당 트랜지스터에 역방향의 전류가 발생하여 충분한 정류작용을 얻을 수 없게 된다. 즉, 충분한 복조를 수행하는 것이 곤란하게 된다.
상술한 문제를 감안하여, 개시하는 발명의 일 양태에서는 충분한 복조능력을 갖는 복조회로를 제공하는 것을 과제 중 하나로 한다. 또는, 충분한 복조능력을 갖는 복조회로를 이용한 RFID 태그를 제공하는 것을 과제 중 하나로 한다.
상술한 바와 같이, 통신기와 RFID 태그의 거리가 가까울수록 RFID 태그가 받는 전자파의 에너지는 커지기 때문에, 통상, 통신기와 RFID 태그의 거리가 가까울 경우에는 공급되는 전력 면에서는 유리해진다. 그러나, 예를 들면, 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류작용을 이용하는 특허문헌 1에 개시된 복조회로를 이용한 RFID 태그에서는 진폭이 큰 전자파를 받으면 해당 트랜지스터에 역방향의 전류가 발생하여 충분한 정류작용을 얻을 수 없게 된다. 즉, 충분한 복조를 수행하는 것이 곤란하게 된다.
상술한 문제를 감안하여, 개시하는 발명의 일 양태에서는 충분한 복조능력을 갖는 복조회로를 제공하는 것을 과제 중 하나로 한다. 또는, 충분한 복조능력을 갖는 복조회로를 이용한 RFID 태그를 제공하는 것을 과제 중 하나로 한다.
개시하는 발명에서는 복조회로에 사용되는 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터에, 역방향 전류를 충분히 작게 할 수 있는 재료, 예를 들면, 와이드 갭 반도체인 산화물 반도체 재료를 사용한다. 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 역방향 전류를 충분히 작게 할 수 있는 반도체 재료를 사용함으로써, 진폭이 큰 전자파를 받는 경우일지라도, 충분한 복조능력을 확보할 수 있다.
보다 구체적으로는 예를 들면 다음과 같은 구성을 채용할 수 있다.
본 발명의 일 양태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량소자와, 제 2 용량소자와, 제 3 용량소자와, 제 1 저항소자와, 제 2 저항소자를 가지며, 제 1 트랜지스터의 게이트 단자와, 제 1 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고, 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 타측 단자와, 제 1 저항소자의 타측 단자와, 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고, 제 3 용량소자의 타측 단자와, 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 채널형성영역 및 제 2 트랜지스터의 채널형성영역은 산화물 반도체를 사용하여 구성된 복조회로이다.
또한, 상기 복조회로에서는 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자가 서로 전기적으로 접속되어 있는 노드에, 기준 전위가 부여되는 일이 있다.
본 발명의 다른 일 양태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량소자와, 제 2 용량소자와, 제 3 용량소자와, 제 1 저항소자와, 제 2 저항소자를 가지며, 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 1 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고, 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 게이트 단자와, 제 1 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 타측 단자와, 제 1 저항소자의 타측 단자와, 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고, 제 3 용량소자의 타측 단자와, 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 채널형성영역 및 제 2 트랜지스터의 채널형성영역은 산화물 반도체를 사용하여 구성된 복조회로이다.
또한, 상기 복조회로에서는 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자가 서로 전기적으로 접속되어 있는 노드에, 기준 전위가 부여되는 경우가 있다.
또한, 상기 복조회로를 사용함으로써, 우수한 특성의 RFID 태그를 얻을 수 있다.
또한, 상기에 있어서, 산화물 반도체를 사용하여 트랜지스터를 구성하는 일이 있는데, 개시하는 발명은 이에 한정되지 않는다. 산화물 반도체와 동등한 역전류 특성을 실현할 수 있는 재료, 예를 들면, 탄화 실리콘을 비롯한 와이드 갭 재료(보다 구체적으로는 예를 들면 에너지 갭(Eg)이 3eV보다 큰 반도체 재료) 등을 적용하여도 좋다.
또한, 본 명세서 등에 있어서, 용어 '위'나 '아래'는 구성요소의 위치관계가 '바로 위' 또는 '바로 아래'인 것을 한정하는 것이 아니다. 예를 들면 "게이트 절연층 위의 게이트 전극"이란 표현의 경우, 게이트 절연층과 게이트 전극 사이에 다른 구성요소를 포함하는 것을 제외하지 않는다.
또한, 본 명세서 등에 있어, 용어 '전극'이나 '배선'은 이들 구성요소를 기능적으로 한정하는 것이 아니다. 예를 들면, '전극'은 '배선'의 일부로서 사용될 수도 있으며, 그 반대도 또한 마찬가지이다. 그리고, 용어 '전극'이나 '배선'은 복수의 '전극'이나 '배선'이 일체로 형성되어 있는 경우 등도 포함한다.
또한, '소스'나 '드레인'의 기능은 서로 다른 극성의 트랜지스터를 채용하는 경우나 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀔 수도 있다. 이 때문에, 본 명세서에서는 용어 '소스'나 '드레인'은 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에 있어서, '전기적으로 접속'에는 '어떤 전기적 작용을 갖는 것'을 통해 접속되어 있는 경우가 포함된다. 여기서, '어떤 전기적 작용을 갖는 것'은 접속 대상들간의 전기신호의 송수신을 가능하게 하는 것이면 특별히 제한을 받지 않는다.
예를 들면, '어떤 전기적 작용을 갖는 것'에는 전극이나 배선을 비롯하여, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 캐패시터, 기타 각종 기능을 갖는 소자 등이 포함된다.
보다 구체적으로는 예를 들면 다음과 같은 구성을 채용할 수 있다.
본 발명의 일 양태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량소자와, 제 2 용량소자와, 제 3 용량소자와, 제 1 저항소자와, 제 2 저항소자를 가지며, 제 1 트랜지스터의 게이트 단자와, 제 1 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고, 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 타측 단자와, 제 1 저항소자의 타측 단자와, 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고, 제 3 용량소자의 타측 단자와, 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 채널형성영역 및 제 2 트랜지스터의 채널형성영역은 산화물 반도체를 사용하여 구성된 복조회로이다.
또한, 상기 복조회로에서는 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자가 서로 전기적으로 접속되어 있는 노드에, 기준 전위가 부여되는 일이 있다.
본 발명의 다른 일 양태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량소자와, 제 2 용량소자와, 제 3 용량소자와, 제 1 저항소자와, 제 2 저항소자를 가지며, 제 2 트랜지스터의 게이트 단자와, 제 2 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 1 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고, 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 게이트 단자와, 제 1 트랜지스터의 드레인 단자(또는 소스 단자)와, 제 2 용량소자의 타측 단자와, 제 1 저항소자의 타측 단자와, 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고, 제 3 용량소자의 타측 단자와, 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되며, 제 1 트랜지스터의 채널형성영역 및 제 2 트랜지스터의 채널형성영역은 산화물 반도체를 사용하여 구성된 복조회로이다.
또한, 상기 복조회로에서는 제 2 트랜지스터의 소스 단자(또는 드레인 단자)와, 제 2 용량소자의 일측 단자와, 제 3 용량소자의 일측 단자와, 제 1 저항소자의 일측 단자가 서로 전기적으로 접속되어 있는 노드에, 기준 전위가 부여되는 경우가 있다.
또한, 상기 복조회로를 사용함으로써, 우수한 특성의 RFID 태그를 얻을 수 있다.
또한, 상기에 있어서, 산화물 반도체를 사용하여 트랜지스터를 구성하는 일이 있는데, 개시하는 발명은 이에 한정되지 않는다. 산화물 반도체와 동등한 역전류 특성을 실현할 수 있는 재료, 예를 들면, 탄화 실리콘을 비롯한 와이드 갭 재료(보다 구체적으로는 예를 들면 에너지 갭(Eg)이 3eV보다 큰 반도체 재료) 등을 적용하여도 좋다.
또한, 본 명세서 등에 있어서, 용어 '위'나 '아래'는 구성요소의 위치관계가 '바로 위' 또는 '바로 아래'인 것을 한정하는 것이 아니다. 예를 들면 "게이트 절연층 위의 게이트 전극"이란 표현의 경우, 게이트 절연층과 게이트 전극 사이에 다른 구성요소를 포함하는 것을 제외하지 않는다.
또한, 본 명세서 등에 있어, 용어 '전극'이나 '배선'은 이들 구성요소를 기능적으로 한정하는 것이 아니다. 예를 들면, '전극'은 '배선'의 일부로서 사용될 수도 있으며, 그 반대도 또한 마찬가지이다. 그리고, 용어 '전극'이나 '배선'은 복수의 '전극'이나 '배선'이 일체로 형성되어 있는 경우 등도 포함한다.
또한, '소스'나 '드레인'의 기능은 서로 다른 극성의 트랜지스터를 채용하는 경우나 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀔 수도 있다. 이 때문에, 본 명세서에서는 용어 '소스'나 '드레인'은 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에 있어서, '전기적으로 접속'에는 '어떤 전기적 작용을 갖는 것'을 통해 접속되어 있는 경우가 포함된다. 여기서, '어떤 전기적 작용을 갖는 것'은 접속 대상들간의 전기신호의 송수신을 가능하게 하는 것이면 특별히 제한을 받지 않는다.
예를 들면, '어떤 전기적 작용을 갖는 것'에는 전극이나 배선을 비롯하여, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 캐패시터, 기타 각종 기능을 갖는 소자 등이 포함된다.
게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터에 산화물 반도체를 사용함으로써 역방향 전류가 충분히 작아지기 때문에, 이를 이용함으로써, 복조회로의 능력을 충분히 높이는 것이 가능하다. 이 때문에, 송신기와 RFID 태그의 거리가 가까운 경우 등일지라도, 양호한 데이터 송수신을 수행하는 것이 가능하게 된다.
이와 같이, 산화물 반도체를 사용한 트랜지스터(보다 광의의 의미로는 역방향 전류를 충분히 억제하는 것이 가능한 트랜지스터)를 복조회로의 일부에 사용함으로써, 뛰어난 특성의 복조회로를 실현할 수 있다. 또는, 해당 복조회로에 의해, 뛰어난 특성의 RFID 태그를 실현할 수 있다.
이와 같이, 산화물 반도체를 사용한 트랜지스터(보다 광의의 의미로는 역방향 전류를 충분히 억제하는 것이 가능한 트랜지스터)를 복조회로의 일부에 사용함으로써, 뛰어난 특성의 복조회로를 실현할 수 있다. 또는, 해당 복조회로에 의해, 뛰어난 특성의 RFID 태그를 실현할 수 있다.
도 1은 반도체 장치의 회로도.
도 2는 반도체 장치의 동작을 설명하는 도.
도 3은 반도체 장치의 동작을 설명하는 도.
도 4는 RFID 태그의 구성예를 나타낸 도.
도 5는 트랜지스터의 구성예를 나타낸 도.
도 6은 트랜지스터의 제작방법의 예를 나타낸 도.
도 2는 반도체 장치의 동작을 설명하는 도.
도 3은 반도체 장치의 동작을 설명하는 도.
도 4는 RFID 태그의 구성예를 나타낸 도.
도 5는 트랜지스터의 구성예를 나타낸 도.
도 6은 트랜지스터의 제작방법의 예를 나타낸 도.
이하, 본 발명의 실시형태의 일 예에 대해 도면을 참조하여 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 벗어나는 일 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있음은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타낸 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한, 도면 등에서 나타낸 각 구성의 위치, 크기, 범위 등은 이해를 쉽게 하기 위해 실제의 위치, 크기, 범위 등을 나타내고 있지 않은 경우가 있다. 이 때문에, 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되는 것이 아니다.
또한, 본 명세서 등에서 '제 1', '제 2', '제 3' 등의 서수사는 구성요소의 혼동을 피하기 위해 붙인 것으로, 수적으로 한정하는 것이 아님을 밝힌다.
(실시형태 1)
본 실시형태에서는 개시하는 발명의 일 양태에 따른 반도체 장치의 구성 및 그 제작방법에 대해 도 1~도 3을 참조하여 설명한다. 또한, 회로도에서는 산화물 반도체를 사용한 트랜지스터인 것을 나타내기 위해, OS의 부호를 함께 붙이는 경우가 있다.
<회로구성>
먼저, 개시하는 발명의 일 양태에 따른 반도체 장치의 회로 구성 및 각 구성요소의 기능에 대해, 도 1을 참조하여 설명한다.
도 1의 (A)에는 개시하는 발명의 복조회로의 일 예를 나타낸다. 해당 복조회로는 제 1 트랜지스터(T1)와, 제 2 트랜지스터(T2)와, 제 1 용량소자(C1)와, 제 2 용량소자(C2)와, 제 3 용량소자(C3)와, 제 1 저항소자(R1)와, 제 2 저항소자(R2)를 갖는다.
여기에서, 제 1 트랜지스터(T1)의 게이트 단자와, 제 1 트랜지스터(T1)의 드레인 단자(또는 소스 단자)와, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 1 용량소자(C1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 트랜지스터(T1)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 타측 단자와, 제 1 저항소자(R1)의 타측 단자와, 제 2 저항소자(R2)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 3 용량소자(C3)의 타측 단자와, 제 2 저항소자(R2)의 타측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 용량소자(C1)의 타측 단자는 입력단자(IN)로서 기능하며, 제 3 용량소자(C3)의 타측 단자와 제 2 저항소자(R2)의 타측 단자가 서로 전기적으로 접속되어 있는 노드는 출력단자(OUT)로서 기능한다.
또한, 도 1의 (A)에 나타낸 복조회로에서는 통상, 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자가 서로 전기적으로 접속되어 있는 노드(GND)에, 기준 전위(VGND)가 부여된다.
또한, 도 1의 (A)에 나타난 복조회로에서, 제 1 트랜지스터(T1)의 채널형성영역 및 제 2 트랜지스터(T2)의 채널형성영역은 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하여 구성된다. 이로써, 트랜지스터의 소스 단자와 드레인 단자 사이에 역방향의 대전압이 인가되는 상황에서도, 충분한 정류작용을 얻을 수 있다. 즉, 충분한 복조능력을 갖는 복조회로가 실현될 수 있다.
도 1의 (B)에는 개시하는 발명의 복조회로의 또 다른 일 예를 나타낸다. 해당 복조회로의 구성요소는 도 1의 (A)에 나타낸 복조회로의 구성요소와 마찬가지이다. 즉, 해당 복조회로는 제 1 트랜지스터(T1)와, 제 2 트랜지스터(T2)와, 제 1 용량소자(C1)와, 제 2 용량소자(C2)와, 제 3 용량소자(C3)와, 제 1 저항소자(R1)와, 제 2 저항소자(R2)를 갖는다.
단, 도 1의 (B)에 나타낸 복조회로는 구성요소의 접속관계가 도 1의 (A)에 나타낸 복조회로와는 일부 다르다.
구체적으로는 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 1 트랜지스터(T1)의 소스 단자(또는 드레인 단자)와, 제 1 용량소자(C1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 트랜지스터(T1)의 게이트 단자와, 제 1 트랜지스터(T1)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 타측 단자와, 제 1 저항소자(R1)의 타측 단자와, 제 2 저항소자(R2)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 용량소자(C1)의 타측 단자는 입력단자(IN)로서 기능하며, 제 3 용량소자(C3)의 타측 단자와 제 2 저항소자(R2)의 타측 단자가 전기적으로 접속되어 있는 노드는 출력단자(OUT)로서 기능한다.
또한, 도 1의 (B)에 나타낸 복조회로에서는 통상, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자가 서로 전기적으로 접속되어 있는 노드(GND)에, 기준 전위(VGND)가 부여된다.
또한, 도 1의 (B)에 나타낸 복조회로에서, 제 1 트랜지스터(T1)의 채널형성영역 및 제 2 트랜지스터(T2)의 채널형성영역은 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하여 구성된다. 이로써, 트랜지스터의 소스 단자와 드레인 단자 사이에 역방향의 대전압이 인가되는 상황에서도, 충분한 정류작용을 얻을 수 있다. 즉, 충분한 복조능력을 갖는 복조회로가 실현될 수 있다.
또한, 도 1의 (A) 및 도 1의 (B)에 나타낸 복조회로에서, 제 1 용량소자(C1)는 파형 진폭의 중심(기준 라인)을 보정하는 기능을 갖는다. 또한, 제 2 용량소자(C2)는 파형을 평활하게 하는 기능을 갖는다. 또한, 제 1 저항소자(R1)는 A점에 흐르는 전류를 일정하게 유지하는 기능을 갖는다.
제 1 저항소자(R1)의 저항값은 제 2 용량소자(C2)의 정전용량의 크기에 따라 결정된다. 제 1 저항소자(R1)의 저항값이 너무 작으면, 반송파에 의해 얻어지는 신호의 진폭이 작아지게 된다. 한편, 제 1 저항소자(R1)의 저항값이 너무 크면 제 2 트랜지스터(T2)의 항복현상이 발생하여, 정상적으로 동작하지 않게 된다.
또한, 제 2 저항소자(R2)와 제 3 용량소자(C3)는 고주파 성분을 제거하는 저역통과필터(low-pass filter)로서 기능한다.
<복조회로의 특징>
도 1의 (A) 및 도 1의 (B)에 나타낸 복조회로의 특징에 대해 도 2 및 도 3을 참조하여 설명하면, 다음과 같다.
먼저, 종래의 복조회로에 의해 얻어지는 복조 신호에 대해 도 2를 참조하여 설명한다. 도 2의 (A)에는 복조회로에 입력되는 반송파를 나타낸다. 해당 반송파는 최소전위와 최대전위의 전위차(Vpp)가 2V(즉, 진폭이 V)이며, 또한, 해당 반송파에는 2ΔV의 변조가 걸려 있다.
해당 반송파를 복조하면, "이상적인 상황"에서는 최소전위와 최대전위의 전위차(Vpp')가 2V'이고 변조가 2ΔV'인 포락선(엔벨로프)으로 표현되는 신호가 얻어진다. 여기서, "이상적인 상황"이란 복조회로 중의 정류작용을 나타내는 트랜지스터에 역방향의 전류가 발생하지 않는 경우, 즉, 트랜지스터의 입력측 전위와 출력측 전위가 선형의 관계에 있는 경우로서, 충분한 정류작용을 얻을 수 있는 경우를 말한다.
상술한 바와 같은 "이상적인 상황"에서는 복조회로의 입력전위차(VIN)(반송파의 최소전위와 최대전위의 전위차)와 복조회로의 출력전위차(VOUT)와의 관계는 도 2의 (C)에서의 직선 A 및 직선 B와 같이 된다. 여기서, 직선 A는 무변조시 복조회로의 입력전위차(VIN)와 복조회로의 출력전위차(VOUT)와의 관계를 나타내고, 직선 B는 변조시 복조회로의 입력전위차(VIN)와 복조회로의 출력전위차(VOUT)와의 관계를 나타낸다. 즉, 직선 A에서 VIN이 Vpp인 경우와 직선 B에서 VIN이 Vpp인 경우와의 차가, 출력되는 신호에서의 변조부분의 전위차(2ΔV')에 상당한다.
복조회로의 출력단자(OUT)측에는 각종 회로가 접속되어 있으며, 상술의 출력되는 신호를 이용하여 다양한 동작을 수행한다. 이 때문에, 출력되는 신호에는 최소전위와 최대전위의 전위차(Vpp')에 대해, 변조부분의 전위차가 충분하고 일정한 비율을 갖는 것이 필요하게 된다.
그러나, 종래의 복조회로에서는 입력전위차(VIN)가 커지면 정류작용을 나타내는 트랜지스터에 역방향의 대전류가 발생하여, 정류작용이 저하된다. 이 때문에, 복조회로의 입력에 대한 복조회로의 출력은 선형이 되지 않고, 충분하고 일정한 강도비를 갖는 신호를 출력할 수 없게 된다. 즉, 입력의 포락선에 대해 출력 신호가 비대응이 된다(도 2의 (A) 및 도 2의 (B) 참조).
여기서, 종래 복조회로에서의 입력전위차(VIN)와 출력전위차(VOUT)의 관계는 도 2의 (C)에서의 선 C 및 선 D로 표시된다. 도 2의 (C)로부터, 이상적인 상황에서의 신호 전위차(Vpp')에 비해 종래 복조회로에서의 신호 전위차(Vpp")는 작아지며, 변조부분의 전위차도 2ΔV'에서 2ΔV''로 작아지는 것을 이해할 수 있다. 또한, 입력전위차(VIN)와 출력전위차(VOUT)가 비선형이 됨으로써, 출력되는 신호의 최소전위와 최대전위의 전위차와, 변조부분의 전위차와의 비율이 입력전위차(VIN)의 크기에 의존하여 변동하는 것이 이해된다.
한편으로, 개시하는 발명의 일 양태에 따른 복조회로에서는 정류작용을 나타내는 트랜지스터에, 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하고 있다. 이 때문에, 역방향 전류에 기인하는 정류작용의 저하를 억제할 수 있으며, 복조회로의 출력이 포화하는 것을 방지할 수 있다. 즉, 복조회로의 입력에 대한 복조회로의 출력을 선형으로 하여, 충분히 "이상적인 상황"에 근접시키는 것이 가능하게 된다(도 3의 (A) 및 도 3의 (B) 참조).
또한, 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류 특성을 도 3의 (C)에 나타낸다. 도면에 있어서, 점선(101)은 종래의 트랜지스터(예를 들면 실리콘을 사용한 트랜지스터)의 정류특성이며, 실선(103)은 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터(예를 들면 산화물 반도체를 사용한 트랜지스터)의 정류특성이다. 도 3의 (C)로부터, 종래의 트랜지스터, 및 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터 모두에 있어서도, 순방향의 전압이 인가되는 경우의 특성은 양호함을 알 수 있다. 또한, 종래의 트랜지스터에서는 역방향의 전압이 인가되는 경우에 특성이 악화되는 것에 반해, 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터에서는 역방향의 전압이 인가되는 경우라도 특성은 양호함을 알 수 있다. 이와 같이, 역방향의 대전압이 인가되는 경우에도, 역방향의 전류를 발생하지 않는 트랜지스터를 사용함으로써, 충분한 복조능력을 갖는 복조회로를 실현할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태에서 기술한 복조회로의 적용예인 RFID 태그에 대해 도 4를 참조하여 설명한다.
본 실시형태에서의 RFID 태그는 내부에 기억회로를 가지며, 기억회로에 필요한 정보를 기억하고, 비접촉수단, 예를 들면 무선통신을 사용하여 외부와 정보를 주고받는 것이다. 이와 같은 특징으로 인해, RFID 태그는 물품 등의 개체 정보를 읽어냄으로써 물품을 식별하는 개체인증시스템 등에 사용하는 것이 가능하다. 또한, 이들 용도로 사용하기 위해서는 매우 높은 신뢰성이 요구된다.
RFID 태그의 구성에 대해 도 4를 사용하여 설명한다. 도 4는 RFID 태그의 구성을 나타낸 블럭도이다.
도 4에 나타낸 바와 같이, RFID 태그(300)는 통신기(301)(질문기, 리더/라이터 등이라고도 한다)에 접속된 안테나(302)로부터 송신되는 무선신호(303)를 수신하는 안테나(304)를 갖는다. 또한, RFID 태그(300)는 정류회로(305), 정전압회로(306), 복조회로(307), 변조회로(308), 논리회로(309), 기억회로(310), ROM(311)에 의해 구성되어 있다. 또한, 복조회로(307)는 상기 실시형태와 마찬가지로, 트랜지스터의 일부에 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체가 사용된 구성이 된다. 또한, 데이터 전송형식은 3개의 방식, 즉 한 쌍의 코일을 대향배치하여 상호 유도에 의해 교신을 행하는 전자결합방식과, 유도전자계에 의해 교신하는 전자유도방식과, 전파를 이용하여 교신하는 전파방식으로 대별된다. 본 실시형태에 나타낸 RFID 태그(300)는 그 중 어느 방식에 사용하는 것도 가능하다.
이어, 각 회로의 구성에 대해 설명한다. 안테나(304)는 통신기(301)에 접속된 안테나(302)와의 사이에서 무선신호(303)의 송수신을 수행하기 위한 것이다. 또한, 정류회로(305)는 안테나(304)에서 무선신호를 수신함으로 인해 생성되는 입력교류신호를 정류, 예를 들면 반파 2배압 정류하고, 후단에 마련된 용량소자에 의해, 정류된 신호를 평활화함으로써 입력전위를 생성하기 위한 회로이다. 또한, 정류회로(305)의 입력측 또는 출력측에는 리미터 회로를 마련하여도 좋다. 리미터 회로란 입력교류신호의 진폭이 크고 내부생성전압이 큰 경우에, 어떤 전력 이상의 전력을 후단의 회로에 입력하지 않도록 제어하기 위한 회로이다.
정전압회로(306)는 입력전위로부터 안정된 전원전압을 생성하여 각 회로에 공급하기 위한 회로이다. 또한, 정전압회로(306)는 내부에 리셋신호 생성회로를 갖고 있어도 좋다. 리셋신호 생성회로는 안정된 전원전압의 상승엣지를 이용하여 논리회로(309)의 리셋신호를 생성하기 위한 회로이다.
복조회로(307)는 입력교류신호를 포락선 검출함으로써 복조하여, 복조신호를 생성하기 위한 회로이다. 해당 복조회로(307)에는 상기 실시형태에 나타낸 복조회로를 적용할 수 있다. 또한, 변조회로(308)는 안테나(304)로부터 출력하는 데이터에 따라 변조를 수행하기 위한 회로이다.
논리회로(309)는 복조신호를 해석하여 처리를 수행하기 위한 회로이다. 기억회로(310)는 입력된 정보를 유지하는 회로이며, 로우 디코더(row decoder), 칼럼 디코더(column decoder), 기억영역 등을 갖는다. 또한, ROM(311)은 고유번호(ID) 등을 저장하여, 처리에 따라 출력을 수행하기 위한 회로이다.
또한, 상술한 각 회로는 필요에 따라 적절히 취사선택할 수 있다.
본 실시형태에서는 상기 실시형태에서 설명한 복조회로를 RFID 태그(300)에 탑재하고 있다. 그 때문에, RFID 태그(300)와 통신기(301)의 거리가 가깝고, 입력되는 신호의 강도가 큰 상황에서도, 충분한 복조능력을 발휘할 수 있다. 이로써, 데이터 송수신시의 에러를 저감하는 것이 가능하다. 즉, 데이터 송수신에 관한 신뢰성이 높은 RFID 태그(300)를 실현할 수 있다.
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태에서 기술한 복조회로에 적용될 수 있는 트랜지스터의 예에 대해 도 5를 참조하여 설명한다. 또한, 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면, 상부 게이트(top-gate) 구조 또는 하부 게이트(bottom-gate) 구조의 스태거형 또는 플레이너(planar)형 등 적당한 구조를 채용할 수 있다. 또한, 트랜지스터는 채널형성영역을 하나 갖는 싱글 게이트 구조이어도 좋고, 2개 갖는 더블 게이트 구조이어도 좋으며, 3개 갖는 트리플 게이트 구조이어도 좋다. 또한, 채널영역의 상하에 게이트 절연층을 통해 배치된 2개의 게이트 전극층을 갖는 듀얼 게이트형이어도 좋다.
도 5의 (A)~도 5의 (D)에는 트랜지스터의 단면 구조의 예를 나타낸다. 도 5의 (A)~도 5의 (D)에 나타낸 트랜지스터는 반도체로서 산화물 반도체를 사용하는 것이다. 산화물 반도체를 사용하는 것의 이점은 간단한 프로세스, 저온의 프로세스로 높은 이동도와 낮은 오프 전류를 실현할 수 있는 것이라 할 수 있다.
도 5의 (A)에 나타낸 트랜지스터(410)는 하부 게이트 구조의 트랜지스터의 일 예이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(410)는 절연 표면을 갖는 기판(400) 위의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 갖는다. 또한, 트랜지스터(410)를 덮으며 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 추가로 보호절연층(409)이 형성되어 있다.
도 5의 (B)에 나타낸 트랜지스터(420)는 채널보호형(채널 스톱형이라고도 한다)이라고 불리는 하부 게이트 구조의 트랜지스터의 일 예이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 상의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 채널보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮는 보호절연층(409)이 형성되어 있다.
도 5의 (C)에 나타낸 트랜지스터(430)는 하부 게이트형 트랜지스터의 일 예이다. 트랜지스터(430)는 절연 표면을 갖는 기판(400) 상의 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮으며 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 추가로 보호절연층(409)이 형성되어 있다.
트랜지스터(430)에서는 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되며, 또한, 게이트 절연층(402) 위에는 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성되어 있다. 그리고, 게이트 절연층(402), 소스 전극층(405a) 및 드레인 전극층(405b) 위에 산화물 반도층(403)이 형성되어 있다.
도 5의 (D)에 나타낸 트랜지스터(440)는 상부 게이트 구조의 트랜지스터의 일 예이다. 트랜지스터(440)는 절연 표면을 갖는 기판(400) 위의 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함한다. 그리고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(436a), 배선층(436b)이 접하여 형성되어 있다.
본 실시형태에서는 상술한 대로, 반도체층으로서 산화물 반도체층(403)을 사용한다. 산화물 반도체층(403)에 사용하는 산화물 반도체로서는 4원계 금속산화물인 In-Sn-Ga-Zn-O계나, 3원계 금속산화물인 In-Ga-Zn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계나, 2원계 금속산화물인 In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, Zn-Mg-O계, Sn-Mg-O계, In-Mg-O계나, In-O계, Sn-O계, Zn-O계 등이 있다. 또한, 상기 산화물 반도체에 SiO2를 첨가하여도 좋다. 여기서, 예를 들면, In-Ga-Zn-O계 산화물 반도체란, 적어도 In과 Ga와 Zn을 포함하는 산화물이며, 그 조성비에 특별히 제한은 없다. 또한, In과 Ga와 Zn 이외의 원소를 포함하여도 좋다.
또한, 산화물 반도체층(403)은 화학식 InMO3(ZnO)m(m>0)으로 표기되는 산화물 반도체를 사용할 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속원소를 나타낸다. 예를 들면, M으로서는 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
산화물 반도체층(403)을 사용한 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 트랜지스터(440)는 역방향 전류를 충분히 작게 하는 것이 가능하다. 따라서, 이를 복조회로에 사용함으로써, 충분한 복조능력을 갖는 복조회로가 실현된다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 커다란 제한은 없다. 예를 들면, 액정표시장치 등에 사용되는 유리 기판이나, 석영 기판 등을 사용할 수 있다. 또한, 실리콘 웨이퍼 상에 절연층을 형성한 기판 등을 사용하여도 좋다.
하부 게이트 구조의 트랜지스터(410), 트랜지스터(420), 트랜지스터(430)에 있어서, 베이스가 되는 절연층을 기판과 게이트 전극층 사이에 마련하여도 좋다. 해당 절연층은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있으며, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 및 산화질화실리콘막 중에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
게이트 전극층(401)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금재료를 사용하여 형성할 수 있다. 또한, 그 구조는 단층구조로 할 수도 있고, 적층구조로 할 수도 있다.
게이트 절연층(402)은 플라즈마 CVD법이나 스퍼터링법 등을 사용하여, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다. 예를 들면, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의해 막두께 50nm 이상 200nm 이하의 질화실리콘막(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 스퍼터링법에 의해 막두께 5nm 이상 300nm 이하의 산화실리콘막(SiOx(x>0))을 형성하여, 게이트 절연층(예를 들면, 총막두께 200nm)으로 할 수 있다.
소스 전극층(405a), 드레인 전극층(405b)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금재료를 사용하여 형성할 수 있다. 예를 들면, 알루미늄이나 구리 등의 금속층과, 티탄, 몰리브덴, 텅스텐 등의 고융점 금속층과의 적층구조로 할 수 있다. 힐록(hillock)이나 휘스커(whisker)의 발생을 방지하는 원소(실리콘, 네오디뮴, 스칸듐 등)가 첨가된 알루미늄 재료를 사용함으로써 내열성을 향상시켜도 좋다.
또한, 소스 전극층(405a), 드레인 전극층(405b)(이와 동일한 층으로 형성되는 배선층을 포함한다)이 되는 도전막으로서, 도전성 금속산화물막을 사용하여도 좋다. 도전성 금속산화물로서는 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐 산화주석 합금(In2O3-SnO2, ITO라 약칭하는 경우가 있다), 산화인듐 산화아연 합금(In2O3-ZnO) 또는 이들 금속산화물 재료에 산화실리콘을 포함시킨 것 등을 사용할 수 있다.
소스 전극층(405a) 및 드레인 전극층(405b)에 접하는 배선층(436a), 배선층(436b)에 대해서는 소스 전극층(405a), 드레인 전극층(405b)과 동일한 재료를 사용하여 형성할 수 있다.
절연층(407), 절연층(427), 절연층(437)으로서는 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 또는 산화질화알루미늄막 등의 무기절연막을 사용할 수 있다.
보호절연층(409)으로서는 질화실리콘막, 질화알루미늄막, 질화산화실리콘막, 질화산화알루미늄막 등의 무기절연막을 사용할 수 있다.
또한, 보호절연층(409) 위에는 트랜지스터에 기인하는 표면 요철을 저감하기 위한 평탄화 절연막을 형성하여도 좋다. 평탄화 절연막으로서는 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기재료를 사용할 수 있다. 또한, 상기 유기재료 외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성하여도 좋다.
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 산화물 반도체층을 포함하는 트랜지스터 및 그 제작방법의 일 예를 도 6을 사용하여 상세히 설명한다.
도 6의 (A)~도 6의 (E)는 트랜지스터의 제작 공정에 따른 단면도이다. 또한, 여기에 나타낸 트랜지스터(510)는 도 5의 (A)에 나타낸 트랜지스터(410)와 동일한 역스태거형 트랜지스터이다.
본 실시형태의 반도체층에 사용하는 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하고, 산화물 반도체의 주성분 이외의 불순물이 가능한 포함되지 않도록 고순도화함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 매우 가까운 산화물 반도체로 한 것이다.
또한, 고순도화된 산화물 반도체 중에서는 캐리어가 매우 적고, 캐리어 유도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게 1×1011/cm3 미만이 된다. 또한, 이와 같이 캐리어가 적으므로, 오프 상태에서의 전류(오프 전류)는 충분히 작아진다.
구체적으로는 상술한 산화물 반도체층을 구비하는 트랜지스터에서는 실온(25℃)에서의 채널 폭 1μm 당 오프 전류 밀도를, 트랜지스터의 채널 길이(L)가 10μm, 트랜지스터의 소스 드레인 간의 전압이 3V인 조건에서 100zA/μm(1×10-19A/μm) 이하, 나아가서는 10zA/μm(1×10-20A/μm) 이하로 하는 것이 가능하다.
또한, 고순도화된 산화물 반도체층을 구비하는 트랜지스터(510)는 온 전류의 온도 의존성이 거의 보이지 않으며, 오프 전류도 매우 작은 상태인 채이다.
이하, 도 6의 (A)~도 6의 (E)를 사용하여, 기판(505) 위에 트랜지스터(510)를 제작하는 공정에 대해 설명한다.
먼저, 절연 표면을 갖는 기판(505) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극층(511)을 형성한다. 먼저, 해당 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성하여도 좋다. 레지스트 마스를 잉크젯법으로 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 줄일 수 있다.
절연 표면을 갖는 기판(505)에는 상기 실시형태에서의 기판(400)과 동일한 기판을 사용할 수 있다. 본 실시형태에서는 기판(505)으로서 유리 기판을 사용한다.
또한, 베이스가 되는 절연층을 기판(505)과 게이트 전극층(511) 사이에 마련하여도 좋다. 해당 절연층에는 기판(505)으로부터의 불순문 원소의 확산을 방지하는 기능이 있으며, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
또한, 게이트 전극층(511)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 형성할 수 있다. 또한, 그 구조는 단층구조로 할 수도 있고, 적층 구조로 할 수도 있다.
이어, 게이트 전극층(511) 위에 게이트 절연층(507)을 형성한다. 게이트 절연층(507)은 플라즈마 CVD법이나 스퍼터링법 등을 사용하여 형성할 수 있다. 또한, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
또한, 게이트 전극층(507), 산화물 반도체막(530)에 수소, 수산기 및 수분이 가능한 포함되지 않도록 하기 위해, 산화물 반도체막(530)의 성막의 전처리로서, 스퍼터링 장치의 예비가열실에서 게이트 전극층(511)이 형성된 기판(505), 또는 게이트 절연층(507)까지 형성된 기판(505)을 예비가열하여, 기판(505)이 흡착하고 있는 수소, 수분 등의 불순물을 탈리시키는 것이 바람직하다. 또한, 예비가열실에 마련하는 배기수단은 크라이오 펌프로 하는 것이 바람직하다. 또한, 해당 예비가열은 소스 전극층(515a) 및 드레인 전극층(515b)까지 형성한 기판(505)에 대해 실시하여도 좋다. 또한, 이 예비가열 처리는 생략할 수도 있다.
이어, 게이트 절연층(507) 위에 막두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 산화물 반도체막(530)을 형성한다(도 6의 (A) 참조).
산화물 반도체막(530)에는 상기 실시형태에 나타낸 4원계 금속산화물, 3원계 금속산화물, 2원계 금속산화물, In-O계, Sn-O계, Zn-O계 등을 사용할 수 있다.
산화물 반도체막(530)을 스퍼터링법으로 제작하기 위한 타겟으로서는 특히, In:Ga:Zn=1:x:y(x는 0이상, y는 0.5이상 5이하)의 조성식으로 표시되는 것을 사용하는 것이 바람직하다. 예를 들면, In:Ga:Zn=1:1:1[atom비])(x=1, y=1), (즉, In2O3:Ga2O3:ZnO=1:1:2[mol수비]의 조성비를 갖는 타겟 등을 사용할 수 있다. 또한, In:Ga:Zn=1:1:0.5[atom비](x=1, y=0.5)의 조성비를 갖는 타겟이나, In:Ga:Zn=1:1:2[atom비](x=1, y=2)의 조성비를 갖는 타겟이나, In:Ga:Zn=1:0:1[atom비](x=0, y=1)의 조성비를 갖는 타겟을 사용할 수도 있다.
본 실시형태에서는 비정질구조의 산화물 반도체층을, In-Ga-Zn-O계 금속산화물 타겟을 사용하는 스퍼터링법에 의해 형성하는 것으로 한다.
금속산화물 타겟 중의 금속산화물의 상대밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상으로 한다. 상대밀도가 높은 금속산화물 타겟을 사용함으로써, 치밀한 구조의 산화물 반도체층을 형성하는 것이 가능하다.
산화물 반도체막(530)의 형성 분위기는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤)와 산소의 혼합 분위기로 하는 것이 바람직하다. 구체적으로는 예를 들면 수소, 물, 수산기, 수소화물 등의 불순물이 농도 1ppm 이하(바람직하게는 농도 10ppb 이하)로까지 제거된 고순도 가스 분위기를 사용하는 것이 바람직하다.
산화물 반도체막(530)의 형성시에는 예를 들면, 감압상태로 유지된 처리실 내에 피처리물을 홀딩하고, 피처리물의 온도가 100℃ 이상 550℃ 미만, 바람직하게는 200℃ 이상 400℃ 이하가 되도록 피처리물을 가열하여도 좋다. 또는, 산화물 반도체막(530) 형성시의 피처리물의 온도는 실온(15℃~35℃)으로 하여도 좋다. 그리고, 처리실 내의 수분을 제거하면서, 수소나 물 등이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 사용하여 산화물 반도체막(530)을 형성한다. 피처리물을 가열하면서 산화물 반도체막(530)을 형성함으로써, 산화물 반도체층에 포함되는 불순물을 저감할 수 있다. 또한, 스퍼터링에 의한 손상을 경감할 수 있다. 처리실 내의 수분을 제거하기 위해서는 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프(titanium sublimation pump) 등을 사용할 수 있다. 또한, 터보 펌프에 콜드 트랩을 조합한 것을 사용하여도 좋다. 크라이오 펌프 등을 사용하여 배기함으로써, 처리실로부터 수소나 물 등을 제거할 수 있기 때문에, 산화물 반도체막(530) 중의 불순물 농도를 저감할 수 있다.
산화물 반도체막(530)의 형성조건으로서는 예를 들면, 피처리물과 타겟 사이의 거리가 170nm, 압력이 0.4Pa, 직류(DC) 전력이 0.5kW, 분위기가 산소(산소 100%) 분위기, 또는 아르곤(아르곤 100%) 분위기, 또는 산소와 아르곤의 혼합 분위기이라는 조건을 적용할 수 있다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지(성막시에 형성되는 가루형태의 물질 등)를 저감할 수 있으며, 막두께 분포도 균일해지기 때문에 바람직하다. 산화물 반도체막(530)의 두께는 1nm 이상 50nm 이하, 바람직하게는 1nm 이상 30nm 이하, 보다 바람직하게는 1nm 이상 10nm 이하로 한다. 이와 같은 두께의 산화물 반도체막(530)을 사용함으로써, 미세화에 따른 단채널효과를 억제하는 것이 가능하다. 단, 적용하는 산화물 반도체 재료나 반도체 장치의 용도 등에 따라 적절한 두께는 다르기 때문에, 그 두께는 사용하는 재료나 용도 등에 따라 선택할 수도 있다.
또한, 산화물 반도체막(530)을 스퍼터링법에 의해 형성하기 전에는 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 실시하여, 형성 표면(예를 들면 게이트 절연층(507)의 표면)의 부착물을 제거하는 것이 바람직하다. 여기서, 역스퍼터링이란 통상의 스퍼터링에서는 스퍼터링 타겟에 이온을 충돌시키는 바를, 역으로, 처리 표면에 이온을 충돌시킴으로써 그 표면을 개질하는 방법을 가리킨다. 처리 표면에 이온을 충돌시키는 방법으로서는 아르곤 분위기 하에서 처리 표면측에 고주파 전압을 인가하여 피처리물 부근에 플라즈마를 생성하는 방법 등이 있다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등의 분위기를 적용하여도 좋다.
이어, 산화물 반도체막(530)을 제 2 포토리소그래피 공정에 의해 섬형상의 산화물 반도체층으로 가공한다. 또한, 해당 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조비용을 줄일 수 있다.
또한, 게이트 절연층(507)에 콘택홀을 형성할 경우, 그 공정은 산화물 반도체막(530)의 가공과 동시에 수행할 수 있다.
산화물 반도체막(530)의 에칭은 건식 에칭이어도 습식 에칭이어도 좋으며, 양쪽 모두를 사용하여도 좋다. 예를 들면, 산화물 반도체막(530)의 습식 에칭에 사용하는 에칭액으로서는 인산과 초산과 질산을 혼합시킨 용액, 암모니아 과수(31중량% 과산화수소수:28중량% 암모니아수:물=5:2:2) 등을 사용할 수 있다. 또한, ITO 07N(칸토화학사제)을 사용하여도 좋다.
그 후, 산화물 반도체층에 대해 열처리(제 1 열처리)를 실시하여 산화물 반도체층(531)을 얻는다(도 6의 (B) 참조). 이 제 1 열처리에 의해 산화물 반도체층 중의 과잉 수소(물이나 수산기를 포함함)를 제거하고 산화물 반도체층의 구조를 개선하여, 에너지 갭 중의 결함 준위를 저감할 수 있다. 제 1 열처리의 온도는 예를 들면 300℃ 이상 550℃ 미만, 또는 400℃ 이상 500℃ 이하로 한다.
열처리는 예를 들면 저항발열체 등을 사용한 전기로에 피처리물을 도입하여 질소분위기 하, 450℃, 1시간의 조건에서 수행할 수 있다. 이 동안, 산화물 반도체층은 물이나 수소의 혼입이 발생하지 않도록 대기에 노출시키지 않는다.
열처리장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 사용하여도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치란 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프에서 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하여 열처리를 수행하는 장치이다. 가스로서는 아르곤 등의 희가스, 또는 질소와 같은 열처리에 의해 피처리물과 반응하지 않는 비활성 기체가 사용된다.
예를 들면, 제 1 열처리로서, 가열된 비활성 가스 분위기 중에 피처리물을 투입하여 수분 동안 가열한 후, 해당 비활성 가스 분위기로부터 피처리물을 꺼내는 GRTA 처리를 실시하여도 좋다. GRTA 처리를 사용하면 단시간에 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 초과하는 온도 조건이더라도 적용이 가능하게 된다. 또한, 처리 중에 비활성 가스를, 산소를 포함하는 가스로 전환하여도 좋다. 산소를 포함하는 분위기에서 제 1 열처리를 실시함으로써, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.
또한, 비활성 가스 분위기로서는 질소, 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이면서 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 한다.
어느 것으로 하든, 제 1 열처리에 의해 불순물을 저감하고 i형(진성 반도체) 또는 i형에 매우 가까운 산화물 반도체층을 형성함으로써, 매우 우수한 특성의 트랜지스터를 실현할 수 있다.
그런데, 상술한 열처리(제 1 열처리)에는 수소나 물 등을 제거하는 효과가 있으므로, 해당 열처리를 탈수화처리나 탈수소화처리 등이라 부를 수도 있다. 해당 탈수화처리나 탈수소화처리는 산화물 반도체층(530)의 형성 후, 섬형상의 산화물 반도체층으로 가공하기 전에 수행하는 것도 가능하다. 또한, 이와 같은 탈수화처리, 탈수소화처리는 1회에 국한되지 않고 복수회 실시하여도 좋다.
또한, 제 1 가열처리는 상기 이외에, 소스 전극층 및 드레인 전극층을 형성한 후나, 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후 등의 타이밍에 수행할 수 있다.
그 후, 게이트 절연층(507) 및 산화물 반도체층(531) 위에, 소스 전극층 및 드레인 전극층(이와 동일한 막으로 형성되는 배선을 포함한다)이 되는 도전막을 형성한다. 소스 전극층 및 드레인 전극층에 사용하는 도전막으로서는 상기 실시형태에서 나타낸 재료를 사용할 수 있다.
제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 실시하여 소스 전극층(515a), 드레인 전극층(515b)을 형성한 후, 레지스트 마스크를 제거한다(도 6의 (C) 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는 자외선이나 KrF 레이저광이나 ArF 레이저광을 사용하면 된다. 또한, 트랜지스터의 채널길이(L)는 소스 전극층과 드레인 전극층의 간격에 의해 결정된다. 이 때문에, 채널길이(L)가 25mm 미만인 트랜지스터의 제작에 사용하는 마스크 형성시의 노광에는 수 nm~수 10nm으로 파장이 짧은 초자외선(Extreme Ultraviolet)을 사용하는 것이 바람직하다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm(1μm) 이하로 하는 것도 가능하며, 회로의 동작 속도를 높이는 것이 가능하다. 또한, 미세화에 의해, 반도체 장치의 소비 전력을 저감하는 것도 가능하다.
또한, 포토리소그래피 공정에서 사용하는 포토마스크 수 및 공정 수를 삭감하기 위해, 다계조 마스크에 의해 형성된 레지스트 마스크를 사용하여 에칭 공정을 실시하여도 좋다. 다계조 마스크를 사용하여 형성된 레지스트 마스크는 다른 두께의 영역을 가지며, 에칭을 수행함으로써 더욱 형상을 변형할 수 있기 때문에, 다른 패턴으로 가공하기 위한 복수의 에칭 공정에 사용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 이로써, 노광 마스크 수를 삭감할 수 있으며, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.
또한, 도전막의 에칭시에는 산화물 반도체층(531)이 에칭에 의해 분단되는 일이 없도록 에칭 조건을 최적화하는 것이 요망된다. 그러나, 도전막만을 에칭하하고 산화물 반도체층(531)을 전혀 에칭하지 않는다는 조건을 얻는 것은 어려우며, 도전막의 에칭시에 산화물 반도체층(531)의 일부가 에칭되어 홈부(오목부)가 형성되게 된다.
도전막의 에칭에는 습식 에칭, 건식 에칭 중 어느 것을 사용하여도 좋다. 또한, 소자의 미세화라는 관점에서는 건식 에칭을 사용하는 것이 바람직하다. 에칭 가스나 에칭액에 대해서는 피에칭재료에 따라 적절히 선택할 수 있다. 본 실시형태에서는 도전막으로서 티탄막을 사용하고, 산화물 반도체층(531)에는 In-Ga-Zn-O계 재료를 사용하고 있기 때문에, 예를 들면 습식 에칭을 적용할 경우에는 에칭액으로서 과수암모니아수(암모니아, 물, 과산화수소수의 혼합액)를 사용할 수 있다.
이어, N2O, N2, 또는 Ar 등의 가스를 사용한 플라즈마 처리를 실시하여, 노출되어 있는 산화물 반도체층의 표면에 부착된 수소나 물 등을 제거하는 것이 바람직하다. 해당 플라즈마 처리를 수행할 경우, 대기에 노출되지 않는 조건에서, 보호 절연막이 되는 절연층(516)을 형성한다.
절연층(516)은 적어도 1nm 이상의 막두께로 하고, 스퍼터링법 등, 절연층(516)에 물이나 수소 등의 불순물을 혼입시키지 않는 방법을 사용하여 형성하는 것이 바람직하다. 절연층(516)에 수소가 포함되면, 그 수소의 산화물 반도체층으로의 침입이나, 수소에 의한 산화물 반도체층 중의 산소 추출 등이 일어나, 산화물 반도체층의 백 채널이 저저항화(n형화)되어 기생 채널이 형성될 우려가 있기 때문이다. 또한, 절연층(516)에는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 또는 산화질화알루미늄막 등을 사용하는 것이 바람직하다.
본 실시형태에서는 절연층(516)으로서 막두께 200nm의 산화실리콘막을 스퍼터링법을 사용하여 성막하다. 성막시의 기판 온도는 실온(25℃) 이상 300℃ 이하로 하면 좋으며, 본 실시형태에서는 100℃로 한다. 산화실리콘막의 스퍼터링법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에 수행할 수 있다. 또한, 타겟으로서 산화실리콘 타겟 또는 실리콘 타겟을 사용할 수 있다.
산화물 반도체막(530)의 성막시와 마찬가지로, 절연층(516)의 성막실 내의 잔류수분을 제거하기 위해서는 흡착형 진공펌프(크라이오 펌프 등)를 사용하는 것이 바람직하다. 크라이오 펌프를 사용하여 배기한 성막실에서 성막함으로써, 절연층(516)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위한 배기수단으로서, 터보 펌프에 콜드 트랩을 조합한 것을 사용하여도 좋다.
절연층(516)의 성막에 사용하는 스퍼터링 가스는 수소나 물 등의 불순물이 제거된 고순도 가스인 것이 바람직하다.
이어, 불활성 가스 분위기 하, 또는 산소 분위기 하에서 제 2 열처리를 실시한다. 열처리 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 한다. 예를 들면, 질소분위기 하에서 250℃, 1시간의 열처리를 실시하면 된다. 제 2 열처리를 실시함으로써, 트랜지스터의 전기적 특성의 편차를 경감할 수 있다. 또한, 절연층(516)으로부터 산화물 반도체층(531)으로의 산소 공급에 의해, 이 산화물 반도체층(531)의 산소 결손을 보충하여 i형(진성 반도체) 또는 i형에 매우 가까운 산화물 반도체층을 형성할 수도 있다.
또한, 본 실시형태에서는 절연층(516)의 형성 후에 제 2 열처리를 실시하고 있는데, 제 2 열처리의 타이밍은 이에 한정되지 않는다. 예를 들면, 제 1 열처리에 이어 제 2 열처리를 실시하여도 좋으며, 제 1 열처리에 제 2 열처리를 겸하게 하여도 좋다.
상술한 바와 같이, 제 1 열처리 및 제 2 열처리에 의해, 산화물 반도체층(531)을 그 주성분 이외의 불순물이 가능한 포함되지 않도록 고순도화하여 I형(진성)화할 수 있다.
이상의 공정으로 트랜지스터(510)가 형성된다(도 6의 (D) 참조).
또한, 절연층(516) 위에는 추가로 보호절연층(506)을 형성하는 것이 바람직하다(도 6의 (E) 참조). 보호절연층(506)은 수소나 물 등의 외부로부터의 침입을 방지한다. 보호절연층(506)으로서는 예를 들면 질화실리콘막, 질화알루미늄막 등을 사용할 수 있다. 성막부분은 특별히 한정되지 않지만, RF 스퍼터링법은 대량생산성이 좋기 때문에, 보호절연층(506)의 성막방법으로서 적합하다.
또한, 보호절연층(506)의 형성 후에는 추가로 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하의 조건에서 열처리를 실시하여도 좋다.
이와 같이, 본 실시형태를 사용하여 제작한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터를 사용함으로써, 역방향 전류를 충분히 작게 하는 것이 가능하다. 따라서, 이를 복조회로에 사용함으로써, 충분한 복조능력을 갖는 복조회로를 실현할 수 있다..
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 2월 19일 일본 특허청에 출원된, 일련 번호가 2010-034858인 일본 특허 출원에 기초한다.
또한, 도면 등에서 나타낸 각 구성의 위치, 크기, 범위 등은 이해를 쉽게 하기 위해 실제의 위치, 크기, 범위 등을 나타내고 있지 않은 경우가 있다. 이 때문에, 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되는 것이 아니다.
또한, 본 명세서 등에서 '제 1', '제 2', '제 3' 등의 서수사는 구성요소의 혼동을 피하기 위해 붙인 것으로, 수적으로 한정하는 것이 아님을 밝힌다.
(실시형태 1)
본 실시형태에서는 개시하는 발명의 일 양태에 따른 반도체 장치의 구성 및 그 제작방법에 대해 도 1~도 3을 참조하여 설명한다. 또한, 회로도에서는 산화물 반도체를 사용한 트랜지스터인 것을 나타내기 위해, OS의 부호를 함께 붙이는 경우가 있다.
<회로구성>
먼저, 개시하는 발명의 일 양태에 따른 반도체 장치의 회로 구성 및 각 구성요소의 기능에 대해, 도 1을 참조하여 설명한다.
도 1의 (A)에는 개시하는 발명의 복조회로의 일 예를 나타낸다. 해당 복조회로는 제 1 트랜지스터(T1)와, 제 2 트랜지스터(T2)와, 제 1 용량소자(C1)와, 제 2 용량소자(C2)와, 제 3 용량소자(C3)와, 제 1 저항소자(R1)와, 제 2 저항소자(R2)를 갖는다.
여기에서, 제 1 트랜지스터(T1)의 게이트 단자와, 제 1 트랜지스터(T1)의 드레인 단자(또는 소스 단자)와, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 1 용량소자(C1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 트랜지스터(T1)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 타측 단자와, 제 1 저항소자(R1)의 타측 단자와, 제 2 저항소자(R2)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 3 용량소자(C3)의 타측 단자와, 제 2 저항소자(R2)의 타측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 용량소자(C1)의 타측 단자는 입력단자(IN)로서 기능하며, 제 3 용량소자(C3)의 타측 단자와 제 2 저항소자(R2)의 타측 단자가 서로 전기적으로 접속되어 있는 노드는 출력단자(OUT)로서 기능한다.
또한, 도 1의 (A)에 나타낸 복조회로에서는 통상, 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자가 서로 전기적으로 접속되어 있는 노드(GND)에, 기준 전위(VGND)가 부여된다.
또한, 도 1의 (A)에 나타난 복조회로에서, 제 1 트랜지스터(T1)의 채널형성영역 및 제 2 트랜지스터(T2)의 채널형성영역은 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하여 구성된다. 이로써, 트랜지스터의 소스 단자와 드레인 단자 사이에 역방향의 대전압이 인가되는 상황에서도, 충분한 정류작용을 얻을 수 있다. 즉, 충분한 복조능력을 갖는 복조회로가 실현될 수 있다.
도 1의 (B)에는 개시하는 발명의 복조회로의 또 다른 일 예를 나타낸다. 해당 복조회로의 구성요소는 도 1의 (A)에 나타낸 복조회로의 구성요소와 마찬가지이다. 즉, 해당 복조회로는 제 1 트랜지스터(T1)와, 제 2 트랜지스터(T2)와, 제 1 용량소자(C1)와, 제 2 용량소자(C2)와, 제 3 용량소자(C3)와, 제 1 저항소자(R1)와, 제 2 저항소자(R2)를 갖는다.
단, 도 1의 (B)에 나타낸 복조회로는 구성요소의 접속관계가 도 1의 (A)에 나타낸 복조회로와는 일부 다르다.
구체적으로는 제 2 트랜지스터(T2)의 게이트 단자와, 제 2 트랜지스터(T2)의 드레인 단자(또는 소스 단자)와, 제 1 트랜지스터(T1)의 소스 단자(또는 드레인 단자)와, 제 1 용량소자(C1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 트랜지스터(T1)의 게이트 단자와, 제 1 트랜지스터(T1)의 드레인 단자(또는 소스 단자)와, 제 2 용량소자(C2)의 타측 단자와, 제 1 저항소자(R1)의 타측 단자와, 제 2 저항소자(R2)의 일측 단자는 서로 전기적으로 접속되어 있다. 또한, 제 1 용량소자(C1)의 타측 단자는 입력단자(IN)로서 기능하며, 제 3 용량소자(C3)의 타측 단자와 제 2 저항소자(R2)의 타측 단자가 전기적으로 접속되어 있는 노드는 출력단자(OUT)로서 기능한다.
또한, 도 1의 (B)에 나타낸 복조회로에서는 통상, 제 2 트랜지스터(T2)의 소스 단자(또는 드레인 단자)와, 제 2 용량소자(C2)의 일측 단자와, 제 3 용량소자(C3)의 일측 단자와, 제 1 저항소자(R1)의 일측 단자가 서로 전기적으로 접속되어 있는 노드(GND)에, 기준 전위(VGND)가 부여된다.
또한, 도 1의 (B)에 나타낸 복조회로에서, 제 1 트랜지스터(T1)의 채널형성영역 및 제 2 트랜지스터(T2)의 채널형성영역은 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하여 구성된다. 이로써, 트랜지스터의 소스 단자와 드레인 단자 사이에 역방향의 대전압이 인가되는 상황에서도, 충분한 정류작용을 얻을 수 있다. 즉, 충분한 복조능력을 갖는 복조회로가 실현될 수 있다.
또한, 도 1의 (A) 및 도 1의 (B)에 나타낸 복조회로에서, 제 1 용량소자(C1)는 파형 진폭의 중심(기준 라인)을 보정하는 기능을 갖는다. 또한, 제 2 용량소자(C2)는 파형을 평활하게 하는 기능을 갖는다. 또한, 제 1 저항소자(R1)는 A점에 흐르는 전류를 일정하게 유지하는 기능을 갖는다.
제 1 저항소자(R1)의 저항값은 제 2 용량소자(C2)의 정전용량의 크기에 따라 결정된다. 제 1 저항소자(R1)의 저항값이 너무 작으면, 반송파에 의해 얻어지는 신호의 진폭이 작아지게 된다. 한편, 제 1 저항소자(R1)의 저항값이 너무 크면 제 2 트랜지스터(T2)의 항복현상이 발생하여, 정상적으로 동작하지 않게 된다.
또한, 제 2 저항소자(R2)와 제 3 용량소자(C3)는 고주파 성분을 제거하는 저역통과필터(low-pass filter)로서 기능한다.
<복조회로의 특징>
도 1의 (A) 및 도 1의 (B)에 나타낸 복조회로의 특징에 대해 도 2 및 도 3을 참조하여 설명하면, 다음과 같다.
먼저, 종래의 복조회로에 의해 얻어지는 복조 신호에 대해 도 2를 참조하여 설명한다. 도 2의 (A)에는 복조회로에 입력되는 반송파를 나타낸다. 해당 반송파는 최소전위와 최대전위의 전위차(Vpp)가 2V(즉, 진폭이 V)이며, 또한, 해당 반송파에는 2ΔV의 변조가 걸려 있다.
해당 반송파를 복조하면, "이상적인 상황"에서는 최소전위와 최대전위의 전위차(Vpp')가 2V'이고 변조가 2ΔV'인 포락선(엔벨로프)으로 표현되는 신호가 얻어진다. 여기서, "이상적인 상황"이란 복조회로 중의 정류작용을 나타내는 트랜지스터에 역방향의 전류가 발생하지 않는 경우, 즉, 트랜지스터의 입력측 전위와 출력측 전위가 선형의 관계에 있는 경우로서, 충분한 정류작용을 얻을 수 있는 경우를 말한다.
상술한 바와 같은 "이상적인 상황"에서는 복조회로의 입력전위차(VIN)(반송파의 최소전위와 최대전위의 전위차)와 복조회로의 출력전위차(VOUT)와의 관계는 도 2의 (C)에서의 직선 A 및 직선 B와 같이 된다. 여기서, 직선 A는 무변조시 복조회로의 입력전위차(VIN)와 복조회로의 출력전위차(VOUT)와의 관계를 나타내고, 직선 B는 변조시 복조회로의 입력전위차(VIN)와 복조회로의 출력전위차(VOUT)와의 관계를 나타낸다. 즉, 직선 A에서 VIN이 Vpp인 경우와 직선 B에서 VIN이 Vpp인 경우와의 차가, 출력되는 신호에서의 변조부분의 전위차(2ΔV')에 상당한다.
복조회로의 출력단자(OUT)측에는 각종 회로가 접속되어 있으며, 상술의 출력되는 신호를 이용하여 다양한 동작을 수행한다. 이 때문에, 출력되는 신호에는 최소전위와 최대전위의 전위차(Vpp')에 대해, 변조부분의 전위차가 충분하고 일정한 비율을 갖는 것이 필요하게 된다.
그러나, 종래의 복조회로에서는 입력전위차(VIN)가 커지면 정류작용을 나타내는 트랜지스터에 역방향의 대전류가 발생하여, 정류작용이 저하된다. 이 때문에, 복조회로의 입력에 대한 복조회로의 출력은 선형이 되지 않고, 충분하고 일정한 강도비를 갖는 신호를 출력할 수 없게 된다. 즉, 입력의 포락선에 대해 출력 신호가 비대응이 된다(도 2의 (A) 및 도 2의 (B) 참조).
여기서, 종래 복조회로에서의 입력전위차(VIN)와 출력전위차(VOUT)의 관계는 도 2의 (C)에서의 선 C 및 선 D로 표시된다. 도 2의 (C)로부터, 이상적인 상황에서의 신호 전위차(Vpp')에 비해 종래 복조회로에서의 신호 전위차(Vpp")는 작아지며, 변조부분의 전위차도 2ΔV'에서 2ΔV''로 작아지는 것을 이해할 수 있다. 또한, 입력전위차(VIN)와 출력전위차(VOUT)가 비선형이 됨으로써, 출력되는 신호의 최소전위와 최대전위의 전위차와, 변조부분의 전위차와의 비율이 입력전위차(VIN)의 크기에 의존하여 변동하는 것이 이해된다.
한편으로, 개시하는 발명의 일 양태에 따른 복조회로에서는 정류작용을 나타내는 트랜지스터에, 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체를 사용하고 있다. 이 때문에, 역방향 전류에 기인하는 정류작용의 저하를 억제할 수 있으며, 복조회로의 출력이 포화하는 것을 방지할 수 있다. 즉, 복조회로의 입력에 대한 복조회로의 출력을 선형으로 하여, 충분히 "이상적인 상황"에 근접시키는 것이 가능하게 된다(도 3의 (A) 및 도 3의 (B) 참조).
또한, 게이트 단자와 드레인 단자(또는 소스 단자)가 서로 접속된 트랜지스터의 정류 특성을 도 3의 (C)에 나타낸다. 도면에 있어서, 점선(101)은 종래의 트랜지스터(예를 들면 실리콘을 사용한 트랜지스터)의 정류특성이며, 실선(103)은 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터(예를 들면 산화물 반도체를 사용한 트랜지스터)의 정류특성이다. 도 3의 (C)로부터, 종래의 트랜지스터, 및 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터 모두에 있어서도, 순방향의 전압이 인가되는 경우의 특성은 양호함을 알 수 있다. 또한, 종래의 트랜지스터에서는 역방향의 전압이 인가되는 경우에 특성이 악화되는 것에 반해, 역방향 전류를 충분히 억제하는 것이 가능한 재료를 사용한 트랜지스터에서는 역방향의 전압이 인가되는 경우라도 특성은 양호함을 알 수 있다. 이와 같이, 역방향의 대전압이 인가되는 경우에도, 역방향의 전류를 발생하지 않는 트랜지스터를 사용함으로써, 충분한 복조능력을 갖는 복조회로를 실현할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태에서 기술한 복조회로의 적용예인 RFID 태그에 대해 도 4를 참조하여 설명한다.
본 실시형태에서의 RFID 태그는 내부에 기억회로를 가지며, 기억회로에 필요한 정보를 기억하고, 비접촉수단, 예를 들면 무선통신을 사용하여 외부와 정보를 주고받는 것이다. 이와 같은 특징으로 인해, RFID 태그는 물품 등의 개체 정보를 읽어냄으로써 물품을 식별하는 개체인증시스템 등에 사용하는 것이 가능하다. 또한, 이들 용도로 사용하기 위해서는 매우 높은 신뢰성이 요구된다.
RFID 태그의 구성에 대해 도 4를 사용하여 설명한다. 도 4는 RFID 태그의 구성을 나타낸 블럭도이다.
도 4에 나타낸 바와 같이, RFID 태그(300)는 통신기(301)(질문기, 리더/라이터 등이라고도 한다)에 접속된 안테나(302)로부터 송신되는 무선신호(303)를 수신하는 안테나(304)를 갖는다. 또한, RFID 태그(300)는 정류회로(305), 정전압회로(306), 복조회로(307), 변조회로(308), 논리회로(309), 기억회로(310), ROM(311)에 의해 구성되어 있다. 또한, 복조회로(307)는 상기 실시형태와 마찬가지로, 트랜지스터의 일부에 역방향 전류를 충분히 억제하는 것이 가능한 재료, 예를 들면 산화물 반도체가 사용된 구성이 된다. 또한, 데이터 전송형식은 3개의 방식, 즉 한 쌍의 코일을 대향배치하여 상호 유도에 의해 교신을 행하는 전자결합방식과, 유도전자계에 의해 교신하는 전자유도방식과, 전파를 이용하여 교신하는 전파방식으로 대별된다. 본 실시형태에 나타낸 RFID 태그(300)는 그 중 어느 방식에 사용하는 것도 가능하다.
이어, 각 회로의 구성에 대해 설명한다. 안테나(304)는 통신기(301)에 접속된 안테나(302)와의 사이에서 무선신호(303)의 송수신을 수행하기 위한 것이다. 또한, 정류회로(305)는 안테나(304)에서 무선신호를 수신함으로 인해 생성되는 입력교류신호를 정류, 예를 들면 반파 2배압 정류하고, 후단에 마련된 용량소자에 의해, 정류된 신호를 평활화함으로써 입력전위를 생성하기 위한 회로이다. 또한, 정류회로(305)의 입력측 또는 출력측에는 리미터 회로를 마련하여도 좋다. 리미터 회로란 입력교류신호의 진폭이 크고 내부생성전압이 큰 경우에, 어떤 전력 이상의 전력을 후단의 회로에 입력하지 않도록 제어하기 위한 회로이다.
정전압회로(306)는 입력전위로부터 안정된 전원전압을 생성하여 각 회로에 공급하기 위한 회로이다. 또한, 정전압회로(306)는 내부에 리셋신호 생성회로를 갖고 있어도 좋다. 리셋신호 생성회로는 안정된 전원전압의 상승엣지를 이용하여 논리회로(309)의 리셋신호를 생성하기 위한 회로이다.
복조회로(307)는 입력교류신호를 포락선 검출함으로써 복조하여, 복조신호를 생성하기 위한 회로이다. 해당 복조회로(307)에는 상기 실시형태에 나타낸 복조회로를 적용할 수 있다. 또한, 변조회로(308)는 안테나(304)로부터 출력하는 데이터에 따라 변조를 수행하기 위한 회로이다.
논리회로(309)는 복조신호를 해석하여 처리를 수행하기 위한 회로이다. 기억회로(310)는 입력된 정보를 유지하는 회로이며, 로우 디코더(row decoder), 칼럼 디코더(column decoder), 기억영역 등을 갖는다. 또한, ROM(311)은 고유번호(ID) 등을 저장하여, 처리에 따라 출력을 수행하기 위한 회로이다.
또한, 상술한 각 회로는 필요에 따라 적절히 취사선택할 수 있다.
본 실시형태에서는 상기 실시형태에서 설명한 복조회로를 RFID 태그(300)에 탑재하고 있다. 그 때문에, RFID 태그(300)와 통신기(301)의 거리가 가깝고, 입력되는 신호의 강도가 큰 상황에서도, 충분한 복조능력을 발휘할 수 있다. 이로써, 데이터 송수신시의 에러를 저감하는 것이 가능하다. 즉, 데이터 송수신에 관한 신뢰성이 높은 RFID 태그(300)를 실현할 수 있다.
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태에서 기술한 복조회로에 적용될 수 있는 트랜지스터의 예에 대해 도 5를 참조하여 설명한다. 또한, 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면, 상부 게이트(top-gate) 구조 또는 하부 게이트(bottom-gate) 구조의 스태거형 또는 플레이너(planar)형 등 적당한 구조를 채용할 수 있다. 또한, 트랜지스터는 채널형성영역을 하나 갖는 싱글 게이트 구조이어도 좋고, 2개 갖는 더블 게이트 구조이어도 좋으며, 3개 갖는 트리플 게이트 구조이어도 좋다. 또한, 채널영역의 상하에 게이트 절연층을 통해 배치된 2개의 게이트 전극층을 갖는 듀얼 게이트형이어도 좋다.
도 5의 (A)~도 5의 (D)에는 트랜지스터의 단면 구조의 예를 나타낸다. 도 5의 (A)~도 5의 (D)에 나타낸 트랜지스터는 반도체로서 산화물 반도체를 사용하는 것이다. 산화물 반도체를 사용하는 것의 이점은 간단한 프로세스, 저온의 프로세스로 높은 이동도와 낮은 오프 전류를 실현할 수 있는 것이라 할 수 있다.
도 5의 (A)에 나타낸 트랜지스터(410)는 하부 게이트 구조의 트랜지스터의 일 예이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(410)는 절연 표면을 갖는 기판(400) 위의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 갖는다. 또한, 트랜지스터(410)를 덮으며 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 추가로 보호절연층(409)이 형성되어 있다.
도 5의 (B)에 나타낸 트랜지스터(420)는 채널보호형(채널 스톱형이라고도 한다)이라고 불리는 하부 게이트 구조의 트랜지스터의 일 예이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 상의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 채널보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮는 보호절연층(409)이 형성되어 있다.
도 5의 (C)에 나타낸 트랜지스터(430)는 하부 게이트형 트랜지스터의 일 예이다. 트랜지스터(430)는 절연 표면을 갖는 기판(400) 상의 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮으며 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 추가로 보호절연층(409)이 형성되어 있다.
트랜지스터(430)에서는 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되며, 또한, 게이트 절연층(402) 위에는 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성되어 있다. 그리고, 게이트 절연층(402), 소스 전극층(405a) 및 드레인 전극층(405b) 위에 산화물 반도층(403)이 형성되어 있다.
도 5의 (D)에 나타낸 트랜지스터(440)는 상부 게이트 구조의 트랜지스터의 일 예이다. 트랜지스터(440)는 절연 표면을 갖는 기판(400) 위의 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함한다. 그리고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(436a), 배선층(436b)이 접하여 형성되어 있다.
본 실시형태에서는 상술한 대로, 반도체층으로서 산화물 반도체층(403)을 사용한다. 산화물 반도체층(403)에 사용하는 산화물 반도체로서는 4원계 금속산화물인 In-Sn-Ga-Zn-O계나, 3원계 금속산화물인 In-Ga-Zn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계나, 2원계 금속산화물인 In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, Zn-Mg-O계, Sn-Mg-O계, In-Mg-O계나, In-O계, Sn-O계, Zn-O계 등이 있다. 또한, 상기 산화물 반도체에 SiO2를 첨가하여도 좋다. 여기서, 예를 들면, In-Ga-Zn-O계 산화물 반도체란, 적어도 In과 Ga와 Zn을 포함하는 산화물이며, 그 조성비에 특별히 제한은 없다. 또한, In과 Ga와 Zn 이외의 원소를 포함하여도 좋다.
또한, 산화물 반도체층(403)은 화학식 InMO3(ZnO)m(m>0)으로 표기되는 산화물 반도체를 사용할 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속원소를 나타낸다. 예를 들면, M으로서는 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
산화물 반도체층(403)을 사용한 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 트랜지스터(440)는 역방향 전류를 충분히 작게 하는 것이 가능하다. 따라서, 이를 복조회로에 사용함으로써, 충분한 복조능력을 갖는 복조회로가 실현된다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 커다란 제한은 없다. 예를 들면, 액정표시장치 등에 사용되는 유리 기판이나, 석영 기판 등을 사용할 수 있다. 또한, 실리콘 웨이퍼 상에 절연층을 형성한 기판 등을 사용하여도 좋다.
하부 게이트 구조의 트랜지스터(410), 트랜지스터(420), 트랜지스터(430)에 있어서, 베이스가 되는 절연층을 기판과 게이트 전극층 사이에 마련하여도 좋다. 해당 절연층은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있으며, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 및 산화질화실리콘막 중에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
게이트 전극층(401)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금재료를 사용하여 형성할 수 있다. 또한, 그 구조는 단층구조로 할 수도 있고, 적층구조로 할 수도 있다.
게이트 절연층(402)은 플라즈마 CVD법이나 스퍼터링법 등을 사용하여, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다. 예를 들면, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의해 막두께 50nm 이상 200nm 이하의 질화실리콘막(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 스퍼터링법에 의해 막두께 5nm 이상 300nm 이하의 산화실리콘막(SiOx(x>0))을 형성하여, 게이트 절연층(예를 들면, 총막두께 200nm)으로 할 수 있다.
소스 전극층(405a), 드레인 전극층(405b)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금재료를 사용하여 형성할 수 있다. 예를 들면, 알루미늄이나 구리 등의 금속층과, 티탄, 몰리브덴, 텅스텐 등의 고융점 금속층과의 적층구조로 할 수 있다. 힐록(hillock)이나 휘스커(whisker)의 발생을 방지하는 원소(실리콘, 네오디뮴, 스칸듐 등)가 첨가된 알루미늄 재료를 사용함으로써 내열성을 향상시켜도 좋다.
또한, 소스 전극층(405a), 드레인 전극층(405b)(이와 동일한 층으로 형성되는 배선층을 포함한다)이 되는 도전막으로서, 도전성 금속산화물막을 사용하여도 좋다. 도전성 금속산화물로서는 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐 산화주석 합금(In2O3-SnO2, ITO라 약칭하는 경우가 있다), 산화인듐 산화아연 합금(In2O3-ZnO) 또는 이들 금속산화물 재료에 산화실리콘을 포함시킨 것 등을 사용할 수 있다.
소스 전극층(405a) 및 드레인 전극층(405b)에 접하는 배선층(436a), 배선층(436b)에 대해서는 소스 전극층(405a), 드레인 전극층(405b)과 동일한 재료를 사용하여 형성할 수 있다.
절연층(407), 절연층(427), 절연층(437)으로서는 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 또는 산화질화알루미늄막 등의 무기절연막을 사용할 수 있다.
보호절연층(409)으로서는 질화실리콘막, 질화알루미늄막, 질화산화실리콘막, 질화산화알루미늄막 등의 무기절연막을 사용할 수 있다.
또한, 보호절연층(409) 위에는 트랜지스터에 기인하는 표면 요철을 저감하기 위한 평탄화 절연막을 형성하여도 좋다. 평탄화 절연막으로서는 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기재료를 사용할 수 있다. 또한, 상기 유기재료 외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성하여도 좋다.
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 산화물 반도체층을 포함하는 트랜지스터 및 그 제작방법의 일 예를 도 6을 사용하여 상세히 설명한다.
도 6의 (A)~도 6의 (E)는 트랜지스터의 제작 공정에 따른 단면도이다. 또한, 여기에 나타낸 트랜지스터(510)는 도 5의 (A)에 나타낸 트랜지스터(410)와 동일한 역스태거형 트랜지스터이다.
본 실시형태의 반도체층에 사용하는 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하고, 산화물 반도체의 주성분 이외의 불순물이 가능한 포함되지 않도록 고순도화함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 매우 가까운 산화물 반도체로 한 것이다.
또한, 고순도화된 산화물 반도체 중에서는 캐리어가 매우 적고, 캐리어 유도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게 1×1011/cm3 미만이 된다. 또한, 이와 같이 캐리어가 적으므로, 오프 상태에서의 전류(오프 전류)는 충분히 작아진다.
구체적으로는 상술한 산화물 반도체층을 구비하는 트랜지스터에서는 실온(25℃)에서의 채널 폭 1μm 당 오프 전류 밀도를, 트랜지스터의 채널 길이(L)가 10μm, 트랜지스터의 소스 드레인 간의 전압이 3V인 조건에서 100zA/μm(1×10-19A/μm) 이하, 나아가서는 10zA/μm(1×10-20A/μm) 이하로 하는 것이 가능하다.
또한, 고순도화된 산화물 반도체층을 구비하는 트랜지스터(510)는 온 전류의 온도 의존성이 거의 보이지 않으며, 오프 전류도 매우 작은 상태인 채이다.
이하, 도 6의 (A)~도 6의 (E)를 사용하여, 기판(505) 위에 트랜지스터(510)를 제작하는 공정에 대해 설명한다.
먼저, 절연 표면을 갖는 기판(505) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극층(511)을 형성한다. 먼저, 해당 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성하여도 좋다. 레지스트 마스를 잉크젯법으로 형성하면, 포토마스크를 사용하지 않기 때문에, 제조 비용을 줄일 수 있다.
절연 표면을 갖는 기판(505)에는 상기 실시형태에서의 기판(400)과 동일한 기판을 사용할 수 있다. 본 실시형태에서는 기판(505)으로서 유리 기판을 사용한다.
또한, 베이스가 되는 절연층을 기판(505)과 게이트 전극층(511) 사이에 마련하여도 좋다. 해당 절연층에는 기판(505)으로부터의 불순문 원소의 확산을 방지하는 기능이 있으며, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
또한, 게이트 전극층(511)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 형성할 수 있다. 또한, 그 구조는 단층구조로 할 수도 있고, 적층 구조로 할 수도 있다.
이어, 게이트 전극층(511) 위에 게이트 절연층(507)을 형성한다. 게이트 절연층(507)은 플라즈마 CVD법이나 스퍼터링법 등을 사용하여 형성할 수 있다. 또한, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.
또한, 게이트 전극층(507), 산화물 반도체막(530)에 수소, 수산기 및 수분이 가능한 포함되지 않도록 하기 위해, 산화물 반도체막(530)의 성막의 전처리로서, 스퍼터링 장치의 예비가열실에서 게이트 전극층(511)이 형성된 기판(505), 또는 게이트 절연층(507)까지 형성된 기판(505)을 예비가열하여, 기판(505)이 흡착하고 있는 수소, 수분 등의 불순물을 탈리시키는 것이 바람직하다. 또한, 예비가열실에 마련하는 배기수단은 크라이오 펌프로 하는 것이 바람직하다. 또한, 해당 예비가열은 소스 전극층(515a) 및 드레인 전극층(515b)까지 형성한 기판(505)에 대해 실시하여도 좋다. 또한, 이 예비가열 처리는 생략할 수도 있다.
이어, 게이트 절연층(507) 위에 막두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 산화물 반도체막(530)을 형성한다(도 6의 (A) 참조).
산화물 반도체막(530)에는 상기 실시형태에 나타낸 4원계 금속산화물, 3원계 금속산화물, 2원계 금속산화물, In-O계, Sn-O계, Zn-O계 등을 사용할 수 있다.
산화물 반도체막(530)을 스퍼터링법으로 제작하기 위한 타겟으로서는 특히, In:Ga:Zn=1:x:y(x는 0이상, y는 0.5이상 5이하)의 조성식으로 표시되는 것을 사용하는 것이 바람직하다. 예를 들면, In:Ga:Zn=1:1:1[atom비])(x=1, y=1), (즉, In2O3:Ga2O3:ZnO=1:1:2[mol수비]의 조성비를 갖는 타겟 등을 사용할 수 있다. 또한, In:Ga:Zn=1:1:0.5[atom비](x=1, y=0.5)의 조성비를 갖는 타겟이나, In:Ga:Zn=1:1:2[atom비](x=1, y=2)의 조성비를 갖는 타겟이나, In:Ga:Zn=1:0:1[atom비](x=0, y=1)의 조성비를 갖는 타겟을 사용할 수도 있다.
본 실시형태에서는 비정질구조의 산화물 반도체층을, In-Ga-Zn-O계 금속산화물 타겟을 사용하는 스퍼터링법에 의해 형성하는 것으로 한다.
금속산화물 타겟 중의 금속산화물의 상대밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상으로 한다. 상대밀도가 높은 금속산화물 타겟을 사용함으로써, 치밀한 구조의 산화물 반도체층을 형성하는 것이 가능하다.
산화물 반도체막(530)의 형성 분위기는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤)와 산소의 혼합 분위기로 하는 것이 바람직하다. 구체적으로는 예를 들면 수소, 물, 수산기, 수소화물 등의 불순물이 농도 1ppm 이하(바람직하게는 농도 10ppb 이하)로까지 제거된 고순도 가스 분위기를 사용하는 것이 바람직하다.
산화물 반도체막(530)의 형성시에는 예를 들면, 감압상태로 유지된 처리실 내에 피처리물을 홀딩하고, 피처리물의 온도가 100℃ 이상 550℃ 미만, 바람직하게는 200℃ 이상 400℃ 이하가 되도록 피처리물을 가열하여도 좋다. 또는, 산화물 반도체막(530) 형성시의 피처리물의 온도는 실온(15℃~35℃)으로 하여도 좋다. 그리고, 처리실 내의 수분을 제거하면서, 수소나 물 등이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 사용하여 산화물 반도체막(530)을 형성한다. 피처리물을 가열하면서 산화물 반도체막(530)을 형성함으로써, 산화물 반도체층에 포함되는 불순물을 저감할 수 있다. 또한, 스퍼터링에 의한 손상을 경감할 수 있다. 처리실 내의 수분을 제거하기 위해서는 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프(titanium sublimation pump) 등을 사용할 수 있다. 또한, 터보 펌프에 콜드 트랩을 조합한 것을 사용하여도 좋다. 크라이오 펌프 등을 사용하여 배기함으로써, 처리실로부터 수소나 물 등을 제거할 수 있기 때문에, 산화물 반도체막(530) 중의 불순물 농도를 저감할 수 있다.
산화물 반도체막(530)의 형성조건으로서는 예를 들면, 피처리물과 타겟 사이의 거리가 170nm, 압력이 0.4Pa, 직류(DC) 전력이 0.5kW, 분위기가 산소(산소 100%) 분위기, 또는 아르곤(아르곤 100%) 분위기, 또는 산소와 아르곤의 혼합 분위기이라는 조건을 적용할 수 있다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지(성막시에 형성되는 가루형태의 물질 등)를 저감할 수 있으며, 막두께 분포도 균일해지기 때문에 바람직하다. 산화물 반도체막(530)의 두께는 1nm 이상 50nm 이하, 바람직하게는 1nm 이상 30nm 이하, 보다 바람직하게는 1nm 이상 10nm 이하로 한다. 이와 같은 두께의 산화물 반도체막(530)을 사용함으로써, 미세화에 따른 단채널효과를 억제하는 것이 가능하다. 단, 적용하는 산화물 반도체 재료나 반도체 장치의 용도 등에 따라 적절한 두께는 다르기 때문에, 그 두께는 사용하는 재료나 용도 등에 따라 선택할 수도 있다.
또한, 산화물 반도체막(530)을 스퍼터링법에 의해 형성하기 전에는 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 실시하여, 형성 표면(예를 들면 게이트 절연층(507)의 표면)의 부착물을 제거하는 것이 바람직하다. 여기서, 역스퍼터링이란 통상의 스퍼터링에서는 스퍼터링 타겟에 이온을 충돌시키는 바를, 역으로, 처리 표면에 이온을 충돌시킴으로써 그 표면을 개질하는 방법을 가리킨다. 처리 표면에 이온을 충돌시키는 방법으로서는 아르곤 분위기 하에서 처리 표면측에 고주파 전압을 인가하여 피처리물 부근에 플라즈마를 생성하는 방법 등이 있다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등의 분위기를 적용하여도 좋다.
이어, 산화물 반도체막(530)을 제 2 포토리소그래피 공정에 의해 섬형상의 산화물 반도체층으로 가공한다. 또한, 해당 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조비용을 줄일 수 있다.
또한, 게이트 절연층(507)에 콘택홀을 형성할 경우, 그 공정은 산화물 반도체막(530)의 가공과 동시에 수행할 수 있다.
산화물 반도체막(530)의 에칭은 건식 에칭이어도 습식 에칭이어도 좋으며, 양쪽 모두를 사용하여도 좋다. 예를 들면, 산화물 반도체막(530)의 습식 에칭에 사용하는 에칭액으로서는 인산과 초산과 질산을 혼합시킨 용액, 암모니아 과수(31중량% 과산화수소수:28중량% 암모니아수:물=5:2:2) 등을 사용할 수 있다. 또한, ITO 07N(칸토화학사제)을 사용하여도 좋다.
그 후, 산화물 반도체층에 대해 열처리(제 1 열처리)를 실시하여 산화물 반도체층(531)을 얻는다(도 6의 (B) 참조). 이 제 1 열처리에 의해 산화물 반도체층 중의 과잉 수소(물이나 수산기를 포함함)를 제거하고 산화물 반도체층의 구조를 개선하여, 에너지 갭 중의 결함 준위를 저감할 수 있다. 제 1 열처리의 온도는 예를 들면 300℃ 이상 550℃ 미만, 또는 400℃ 이상 500℃ 이하로 한다.
열처리는 예를 들면 저항발열체 등을 사용한 전기로에 피처리물을 도입하여 질소분위기 하, 450℃, 1시간의 조건에서 수행할 수 있다. 이 동안, 산화물 반도체층은 물이나 수소의 혼입이 발생하지 않도록 대기에 노출시키지 않는다.
열처리장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 사용하여도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치란 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프에서 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하여 열처리를 수행하는 장치이다. 가스로서는 아르곤 등의 희가스, 또는 질소와 같은 열처리에 의해 피처리물과 반응하지 않는 비활성 기체가 사용된다.
예를 들면, 제 1 열처리로서, 가열된 비활성 가스 분위기 중에 피처리물을 투입하여 수분 동안 가열한 후, 해당 비활성 가스 분위기로부터 피처리물을 꺼내는 GRTA 처리를 실시하여도 좋다. GRTA 처리를 사용하면 단시간에 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 초과하는 온도 조건이더라도 적용이 가능하게 된다. 또한, 처리 중에 비활성 가스를, 산소를 포함하는 가스로 전환하여도 좋다. 산소를 포함하는 분위기에서 제 1 열처리를 실시함으로써, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.
또한, 비활성 가스 분위기로서는 질소, 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이면서 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 한다.
어느 것으로 하든, 제 1 열처리에 의해 불순물을 저감하고 i형(진성 반도체) 또는 i형에 매우 가까운 산화물 반도체층을 형성함으로써, 매우 우수한 특성의 트랜지스터를 실현할 수 있다.
그런데, 상술한 열처리(제 1 열처리)에는 수소나 물 등을 제거하는 효과가 있으므로, 해당 열처리를 탈수화처리나 탈수소화처리 등이라 부를 수도 있다. 해당 탈수화처리나 탈수소화처리는 산화물 반도체층(530)의 형성 후, 섬형상의 산화물 반도체층으로 가공하기 전에 수행하는 것도 가능하다. 또한, 이와 같은 탈수화처리, 탈수소화처리는 1회에 국한되지 않고 복수회 실시하여도 좋다.
또한, 제 1 가열처리는 상기 이외에, 소스 전극층 및 드레인 전극층을 형성한 후나, 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후 등의 타이밍에 수행할 수 있다.
그 후, 게이트 절연층(507) 및 산화물 반도체층(531) 위에, 소스 전극층 및 드레인 전극층(이와 동일한 막으로 형성되는 배선을 포함한다)이 되는 도전막을 형성한다. 소스 전극층 및 드레인 전극층에 사용하는 도전막으로서는 상기 실시형태에서 나타낸 재료를 사용할 수 있다.
제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 실시하여 소스 전극층(515a), 드레인 전극층(515b)을 형성한 후, 레지스트 마스크를 제거한다(도 6의 (C) 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는 자외선이나 KrF 레이저광이나 ArF 레이저광을 사용하면 된다. 또한, 트랜지스터의 채널길이(L)는 소스 전극층과 드레인 전극층의 간격에 의해 결정된다. 이 때문에, 채널길이(L)가 25mm 미만인 트랜지스터의 제작에 사용하는 마스크 형성시의 노광에는 수 nm~수 10nm으로 파장이 짧은 초자외선(Extreme Ultraviolet)을 사용하는 것이 바람직하다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm(1μm) 이하로 하는 것도 가능하며, 회로의 동작 속도를 높이는 것이 가능하다. 또한, 미세화에 의해, 반도체 장치의 소비 전력을 저감하는 것도 가능하다.
또한, 포토리소그래피 공정에서 사용하는 포토마스크 수 및 공정 수를 삭감하기 위해, 다계조 마스크에 의해 형성된 레지스트 마스크를 사용하여 에칭 공정을 실시하여도 좋다. 다계조 마스크를 사용하여 형성된 레지스트 마스크는 다른 두께의 영역을 가지며, 에칭을 수행함으로써 더욱 형상을 변형할 수 있기 때문에, 다른 패턴으로 가공하기 위한 복수의 에칭 공정에 사용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 이로써, 노광 마스크 수를 삭감할 수 있으며, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.
또한, 도전막의 에칭시에는 산화물 반도체층(531)이 에칭에 의해 분단되는 일이 없도록 에칭 조건을 최적화하는 것이 요망된다. 그러나, 도전막만을 에칭하하고 산화물 반도체층(531)을 전혀 에칭하지 않는다는 조건을 얻는 것은 어려우며, 도전막의 에칭시에 산화물 반도체층(531)의 일부가 에칭되어 홈부(오목부)가 형성되게 된다.
도전막의 에칭에는 습식 에칭, 건식 에칭 중 어느 것을 사용하여도 좋다. 또한, 소자의 미세화라는 관점에서는 건식 에칭을 사용하는 것이 바람직하다. 에칭 가스나 에칭액에 대해서는 피에칭재료에 따라 적절히 선택할 수 있다. 본 실시형태에서는 도전막으로서 티탄막을 사용하고, 산화물 반도체층(531)에는 In-Ga-Zn-O계 재료를 사용하고 있기 때문에, 예를 들면 습식 에칭을 적용할 경우에는 에칭액으로서 과수암모니아수(암모니아, 물, 과산화수소수의 혼합액)를 사용할 수 있다.
이어, N2O, N2, 또는 Ar 등의 가스를 사용한 플라즈마 처리를 실시하여, 노출되어 있는 산화물 반도체층의 표면에 부착된 수소나 물 등을 제거하는 것이 바람직하다. 해당 플라즈마 처리를 수행할 경우, 대기에 노출되지 않는 조건에서, 보호 절연막이 되는 절연층(516)을 형성한다.
절연층(516)은 적어도 1nm 이상의 막두께로 하고, 스퍼터링법 등, 절연층(516)에 물이나 수소 등의 불순물을 혼입시키지 않는 방법을 사용하여 형성하는 것이 바람직하다. 절연층(516)에 수소가 포함되면, 그 수소의 산화물 반도체층으로의 침입이나, 수소에 의한 산화물 반도체층 중의 산소 추출 등이 일어나, 산화물 반도체층의 백 채널이 저저항화(n형화)되어 기생 채널이 형성될 우려가 있기 때문이다. 또한, 절연층(516)에는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 또는 산화질화알루미늄막 등을 사용하는 것이 바람직하다.
본 실시형태에서는 절연층(516)으로서 막두께 200nm의 산화실리콘막을 스퍼터링법을 사용하여 성막하다. 성막시의 기판 온도는 실온(25℃) 이상 300℃ 이하로 하면 좋으며, 본 실시형태에서는 100℃로 한다. 산화실리콘막의 스퍼터링법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에 수행할 수 있다. 또한, 타겟으로서 산화실리콘 타겟 또는 실리콘 타겟을 사용할 수 있다.
산화물 반도체막(530)의 성막시와 마찬가지로, 절연층(516)의 성막실 내의 잔류수분을 제거하기 위해서는 흡착형 진공펌프(크라이오 펌프 등)를 사용하는 것이 바람직하다. 크라이오 펌프를 사용하여 배기한 성막실에서 성막함으로써, 절연층(516)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위한 배기수단으로서, 터보 펌프에 콜드 트랩을 조합한 것을 사용하여도 좋다.
절연층(516)의 성막에 사용하는 스퍼터링 가스는 수소나 물 등의 불순물이 제거된 고순도 가스인 것이 바람직하다.
이어, 불활성 가스 분위기 하, 또는 산소 분위기 하에서 제 2 열처리를 실시한다. 열처리 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 한다. 예를 들면, 질소분위기 하에서 250℃, 1시간의 열처리를 실시하면 된다. 제 2 열처리를 실시함으로써, 트랜지스터의 전기적 특성의 편차를 경감할 수 있다. 또한, 절연층(516)으로부터 산화물 반도체층(531)으로의 산소 공급에 의해, 이 산화물 반도체층(531)의 산소 결손을 보충하여 i형(진성 반도체) 또는 i형에 매우 가까운 산화물 반도체층을 형성할 수도 있다.
또한, 본 실시형태에서는 절연층(516)의 형성 후에 제 2 열처리를 실시하고 있는데, 제 2 열처리의 타이밍은 이에 한정되지 않는다. 예를 들면, 제 1 열처리에 이어 제 2 열처리를 실시하여도 좋으며, 제 1 열처리에 제 2 열처리를 겸하게 하여도 좋다.
상술한 바와 같이, 제 1 열처리 및 제 2 열처리에 의해, 산화물 반도체층(531)을 그 주성분 이외의 불순물이 가능한 포함되지 않도록 고순도화하여 I형(진성)화할 수 있다.
이상의 공정으로 트랜지스터(510)가 형성된다(도 6의 (D) 참조).
또한, 절연층(516) 위에는 추가로 보호절연층(506)을 형성하는 것이 바람직하다(도 6의 (E) 참조). 보호절연층(506)은 수소나 물 등의 외부로부터의 침입을 방지한다. 보호절연층(506)으로서는 예를 들면 질화실리콘막, 질화알루미늄막 등을 사용할 수 있다. 성막부분은 특별히 한정되지 않지만, RF 스퍼터링법은 대량생산성이 좋기 때문에, 보호절연층(506)의 성막방법으로서 적합하다.
또한, 보호절연층(506)의 형성 후에는 추가로 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하의 조건에서 열처리를 실시하여도 좋다.
이와 같이, 본 실시형태를 사용하여 제작한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터를 사용함으로써, 역방향 전류를 충분히 작게 하는 것이 가능하다. 따라서, 이를 복조회로에 사용함으로써, 충분한 복조능력을 갖는 복조회로를 실현할 수 있다..
이상, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 2월 19일 일본 특허청에 출원된, 일련 번호가 2010-034858인 일본 특허 출원에 기초한다.
T1 : 제 1 트랜지스터 T2 : 제 2 트랜지스터
C1 : 제 1 용량소자 C2 : 제 2 용량소자
C3 : 제 3 용량소자 R1 : 제 1 저항소자
R2 : 제 2 저항소자 101 : 점선
103 : 실선 300 : RFID 태그
301 : 통신기 302 : 안테나
303 : 무선신호 304 : 안테나
305 : 정류회로 306 : 정전압회로
307 : 복조회로 308 : 변조회로
309 : 논리회로 310 : 기억회로
311 : ROM 400 : 기판
401 : 게이트 전극층 402 : 게이트 절연층
403 : 산화물 반도체층 405a : 소스 전극층
405b : 드레인 전극층 407 : 절연층
409 : 보호절연층 410 : 트랜지스터
420 : 트랜지스터 427 : 절연층
430 : 트랜지스터 436a : 배선층
436b : 배선층 437 : 절연층
440 : 트랜지스터 505 : 기판
506 : 보호절연층 507 : 게이트 절연층
510 : 트랜지스터 511 : 게이트 전극층
515a : 소스 전극층 515b : 드레인 전극층
516 : 절연층 530 : 산화물 반도체층
531 : 산화물 반도체층
C1 : 제 1 용량소자 C2 : 제 2 용량소자
C3 : 제 3 용량소자 R1 : 제 1 저항소자
R2 : 제 2 저항소자 101 : 점선
103 : 실선 300 : RFID 태그
301 : 통신기 302 : 안테나
303 : 무선신호 304 : 안테나
305 : 정류회로 306 : 정전압회로
307 : 복조회로 308 : 변조회로
309 : 논리회로 310 : 기억회로
311 : ROM 400 : 기판
401 : 게이트 전극층 402 : 게이트 절연층
403 : 산화물 반도체층 405a : 소스 전극층
405b : 드레인 전극층 407 : 절연층
409 : 보호절연층 410 : 트랜지스터
420 : 트랜지스터 427 : 절연층
430 : 트랜지스터 436a : 배선층
436b : 배선층 437 : 절연층
440 : 트랜지스터 505 : 기판
506 : 보호절연층 507 : 게이트 절연층
510 : 트랜지스터 511 : 게이트 전극층
515a : 소스 전극층 515b : 드레인 전극층
516 : 절연층 530 : 산화물 반도체층
531 : 산화물 반도체층
Claims (27)
- 반도체 장치로서,
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터;
제 1 용량소자;
제 2 용량소자;
제 3 용량소자;
제 1 저항소자; 및
제 2 저항소자를 포함하고,
상기 제 1 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 2 트랜지스터의 소스 단자, 및 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트 단자, 상기 제 2 트랜지스터의 드레인 단자, 상기 제 2 용량소자의 일측 단자, 상기 제 3 용량소자의 일측 단자, 및 상기 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스 단자, 상기 제 2 용량소자의 타측 단자, 상기 제 1 저항소자의 타측 단자, 및 상기 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 3 용량소자의 타측 단자와, 상기 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 1 항에 있어서,
상기 제 2 트랜지스터의 상기 게이트 단자, 상기 제 2 트랜지스터의 상기 드레인 단자, 상기 제 2 용량소자의 상기 일측 단자, 상기 제 3 용량소자의 상기 일측 단자, 및 상기 제 1 저항소자의 상기 일측 단자에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 반도체 장치로서,
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터;
제 1 용량소자;
제 2 용량소자;
제 3 용량소자;
제 1 저항소자; 및
제 2 저항소자를 포함하고,
상기 제 2 트랜지스터의 게이트 단자, 상기 제 2 트랜지스터의 드레인 단자, 상기 제 1 트랜지스터의 소스 단자, 및 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 소스 단자, 상기 제 2 용량소자의 일측 단자, 상기 제 3 용량소자의 일측 단자, 및 상기 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 2 용량소자의 타측 단자, 상기 제 1 저항소자의 타측 단자, 및 상기 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 3 용량소자의 타측 단자와 상기 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 3 항에 있어서,
상기 제 2 트랜지스터의 상기 소스 단자, 상기 제 2 용량소자의 상기 일측 단자, 상기 제 3 용량소자의 상기 일측 단자, 및 상기 제 1 저항소자의 상기 일측 단자에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 반도체 장치로서,
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 1 트랜지스터;
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 2 트랜지스터;
제 1 용량소자;
제 2 용량소자;
제 3 용량소자;
제 1 저항소자; 및
제 2 저항소자를 포함하고,
상기 제 1 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 2 트랜지스터의 소스 단자, 및 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트 단자, 상기 제 2 트랜지스터의 드레인 단자, 상기 제 2 용량소자의 일측 단자, 상기 제 3 용량소자의 일측 단자, 및 상기 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스 단자, 상기 제 2 용량소자의 타측 단자, 상기 제 1 저항소자의 타측 단자, 및 상기 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 3 용량소자의 타측 단자와 상기 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 5 항에 있어서,
상기 제 2 트랜지스터의 상기 게이트 단자, 상기 제 2 트랜지스터의 상기 드레인 단자, 상기 제 2 용량소자의 상기 일측 단자, 상기 제 3 용량소자의 상기 일측 단자, 및 상기 제 1 저항소자의 상기 일측 단자에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 반도체 장치로서,
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 1 트랜지스터;
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 2 트랜지스터;
제 1 용량소자;
제 2 용량소자;
제 3 용량소자;
제 1 저항소자; 및
제 2 저항소자를 포함하고,
상기 제 2 트랜지스터의 게이트 단자, 상기 제 2 트랜지스터의 드레인 단자, 상기 제 1 트랜지스터의 소스 단자, 및 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 소스 단자, 상기 제 2 용량소자의 일측 단자, 상기 제 3 용량소자의 일측 단자, 및 상기 제 1 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 2 용량소자의 타측 단자, 상기 제 1 저항소자의 타측 단자, 및 상기 제 2 저항소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 3 용량소자의 타측 단자와 상기 제 2 저항소자의 타측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 7 항에 있어서,
상기 제 2 트랜지스터의 상기 소스 단자, 상기 제 2 용량소자의 상기 일측 단자, 상기 제 3 용량소자의 상기 일측 단자, 및 상기 제 1 저항소자의 상기 일측 단자에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 제 1 항 내지 제 8 항 중 어느 한 항에 따른 반도체 장치를 포함하는 RFID.
- 반도체 장치로서,
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터;
제 1 용량소자; 및
제 2 용량소자를 포함하고,
상기 제 1 트랜지스터의 게이트와 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽이 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽과, 상기 제 2 용량소자의 일측 단자가 서로 전기적으로 접속되는, 반도체 장치.
- 제 10 항에 있어서,
상기 산화물 반도체는 In-Sn-Ga-Zn-O계 산화물 반도체, In-Ga-Zn-O계 산화물 반도체, In-Sn- Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-O계 산화물 반도체, Sn-O계 산화물 반도체, 및 Zn-O계 산화물 반도체로 이루어지는 그룹으로부터 선택되는, 반도체 장치.
- 반도체 장치로서,
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 1 트랜지스터;
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 제 2 트랜지스터;
제 1 용량소자; 및
제 2 용량소자를 포함하고,
상기 제 1 트랜지스터의 게이트와 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽은 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽과 상기 제 2 용량소자의 일측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 12 항에 있어서,
상기 반도체 재료는 In-Sn-Ga-Zn-O계 산화물 반도체, In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-O계 산화물 반도체, Sn-O계 산화물 반도체, 및 Zn-O계 산화물 반도체로 이루어지는 그룹으로부터 선택되는, 반도체 장치.
- 반도체 장치로서,
탄화 실리콘을 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
탄화 실리콘을 포함하는 채널형성영역을 포함하는 제 2 트랜지스터;
제 1 용량소자; 및
제 2 용량소자를 포함하고,
상기 제 1 트랜지스터의 게이트와 상기 제 1 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽은 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽과 상기 제 2 용량소자의 일측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 제 2 트랜지스터의 상기 게이트와 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 기준 전위가 공급되는, 반도체 장치.
- 반도체 장치로서,
탄화 실리콘을 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
탄화 실리콘을 포함하는 채널형성영역을 포함하는 제 2 트랜지스터; 및
용량소자를 포함하고,
상기 제 1 트랜지스터의 게이트, 상기 제 1 트랜지스터의 드레인, 및 상기 제 2 트랜지스터의 소스는 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트, 상기 제 2 트랜지스터의 드레인, 및 상기 용량소자의 일측 단자는 서로 전기적으로 접속되고,
상기 제 1 트랜지스터의 소스와 상기 용량소자의 타측 단자는 서로 전기적으로 접속되는, 반도체 장치.
- 제 17 항에 있어서,
상기 제 2 트랜지스터의 상기 게이트, 상기 제 2 트랜지스터의 상기 드레인, 및 상기 용량소자의 상기 일측 단자에 전기적으로 접속된 노드에 기준 전위가 공급되는, 반도체 장치.
- 반도체 장치로서,
안테나;
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
산화물 반도체를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터; 및
제 1 용량소자를 포함하고,
상기 안테나는 상기 제 1 용량소자의 일측 단자에 전기적으로 접속되고,
상기 제 1 용량소자의 타측 단자, 상기 제 1 트랜지스터의 게이트, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되는, 반도체 장치.
- 제 19 항에 있어서,
상기 산화물 반도체는 In-Sn-Ga-Zn-O계 산화물 반도체, In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-O계 산화물 반도체, Sn-O계 산화물 반도체, 및 Zn-O계 산화물 반도체로 이루어지는 그룹으로부터 선택되는, 반도체 장치.
- 반도체 장치로서,
안테나;
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
에너지 갭이 3eV보다 큰 반도체 재료를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터; 및
제 1 용량소자를 포함하고,
상기 안테나는 상기 제 1 용량소자의 일측 단자에 전기적으로 접속되고,
상기 제 1 용량소자의 타측 단자, 상기 제 1 트랜지스터의 게이트, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되는, 반도체 장치.
- 제 21 항에 있어서,
상기 반도체 재료는 In-Sn-Ga-Zn-O계 산화물 반도체, In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-O계 산화물 반도체, Sn-O계 산화물 반도체, 및 Zn-O계 산화물 반도체로 이루어지는 그룹으로부터 선택되는, 반도체 장치.
- 반도체 장치로서,
안테나;
실리콘과 탄소를 포함하는 채널형성영역을 포함하는 제 1 트랜지스터;
실리콘과 탄소를 포함하는 채널형성영역을 포함하는 제 2 트랜지스터; 및
제 1 용량소자를 포함하고,
상기 안테나는 상기 제 1 용량소자의 일측 단자에 전기적으로 접속되고,
상기 제 1 용량소자의 타측 단자, 상기 제 1 트랜지스터의 게이트, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 서로 전기적으로 접속되고,
상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되는, 반도체 장치.
- 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
제 2 용량소자를 더 포함하고,
상기 제 2 용량소자의 일측 단자는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되고,
상기 제 2 용량소자의 타측 단자는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되는, 반도체 장치.
- 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
저항소자를 더 포함하고,
상기 저항소자의 일측 단자는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되고,
상기 저항소자의 타측 단자는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속되는, 반도체 장치.
- 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 안테나는 리더/라이터(reader/writer)로부터 신호를 받는, 반도체 장치.
- 제 19 항 내지 제 23 항 중 어느 한 항에 따른 반도체 장치를 포함하는 RFID.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-034858 | 2010-02-19 | ||
| JP2010034858 | 2010-02-19 | ||
| PCT/JP2011/051380 WO2011102190A1 (en) | 2010-02-19 | 2011-01-19 | Demodulation circuit and rfid tag including the demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130009965A KR20130009965A (ko) | 2013-01-24 |
| KR101780748B1 true KR101780748B1 (ko) | 2017-09-21 |
Family
ID=44476018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127023629A KR101780748B1 (ko) | 2010-02-19 | 2011-01-19 | 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8258862B2 (ko) |
| JP (1) | JP5778439B2 (ko) |
| KR (1) | KR101780748B1 (ko) |
| TW (2) | TWI503751B (ko) |
| WO (1) | WO2011102190A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102190A1 (en) | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Demodulation circuit and rfid tag including the demodulation circuit |
| US8659015B2 (en) * | 2011-03-04 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8947158B2 (en) | 2012-09-03 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US9406810B2 (en) | 2012-12-03 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI643435B (zh) | 2013-08-21 | 2018-12-01 | 日商半導體能源研究所股份有限公司 | 電荷泵電路以及具備電荷泵電路的半導體裝置 |
| KR102267237B1 (ko) | 2014-03-07 | 2021-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
| US9312280B2 (en) | 2014-07-25 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9727763B2 (en) | 2014-12-31 | 2017-08-08 | Intermec Ip Corp. | Modulation index (depth) based grouping, addressing, and fingerprinting RFID tags |
| US10685983B2 (en) | 2016-11-11 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device, and electronic device |
| CN114626496A (zh) * | 2022-02-23 | 2022-06-14 | 天津府易智能信息技术有限公司 | 一种基于物联网技术的无源rfid芯片及控制方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153450A1 (en) * | 2006-12-25 | 2008-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (124)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2008A (en) * | 1841-03-18 | Gas-lamp eok conducting gas pkom ah elevated buhner to one below it | ||
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP2840924B2 (ja) * | 1994-11-30 | 1998-12-24 | 住友シチックス株式会社 | 電力制御方法及びその装置 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JPH1013312A (ja) * | 1996-06-20 | 1998-01-16 | Sony Corp | データ処理装置および方法、並びに、送受信装置および方法 |
| FR2768880B1 (fr) | 1997-09-23 | 2000-05-05 | Sgs Thomson Microelectronics | Demodulateur pour carte a puce sans contact |
| JP3892563B2 (ja) * | 1998-01-22 | 2007-03-14 | 株式会社東芝 | 情報記憶媒体 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| US20040180637A1 (en) | 2003-03-11 | 2004-09-16 | Nobuyuki Nagai | Wireless communication IC and wireless communication information storage medium using the same |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7699232B2 (en) * | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| JP4620046B2 (ja) | 2004-03-12 | 2011-01-26 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及びその製造方法 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US20060119998A1 (en) * | 2004-05-07 | 2006-06-08 | Sheng-Chieh Yang | Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP4519713B2 (ja) | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| EP1800348A4 (en) * | 2004-08-23 | 2015-09-16 | Semiconductor Energy Lab | WIRELESS CHIP AND MANUFACTURING METHOD THEREFOR |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| AU2005302963B2 (en) | 2004-11-10 | 2009-07-02 | Cannon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| CA2708335A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| WO2006051995A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| TWI475667B (zh) * | 2005-03-28 | 2015-03-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| JP2006295319A (ja) * | 2005-04-06 | 2006-10-26 | Denso Corp | Ａｓｋ復調回路 |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP4738931B2 (ja) * | 2005-07-29 | 2011-08-03 | 富士フイルム株式会社 | ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| JP4901284B2 (ja) | 2006-04-21 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触型電子装置 |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| EP2020686B1 (en) | 2006-05-25 | 2013-07-10 | Fuji Electric Co., Ltd. | Thin film transistor and its production method |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP5168824B2 (ja) * | 2006-06-23 | 2013-03-27 | ソニー株式会社 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| JP2008108985A (ja) * | 2006-10-26 | 2008-05-08 | Kochi Prefecture Sangyo Shinko Center | 半導体素子の製法 |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| CN102522430B (zh) * | 2007-03-23 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| WO2009139282A1 (en) * | 2008-05-12 | 2009-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP4377946B1 (ja) | 2008-06-10 | 2009-12-02 | 株式会社東芝 | 復調装置 |
| JP5339792B2 (ja) * | 2008-07-02 | 2013-11-13 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 |
| JP5315822B2 (ja) * | 2008-07-09 | 2013-10-16 | コニカミノルタ株式会社 | 薄膜トランジスタの製造方法及びこれにより製造された電子デバイス |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| WO2011102190A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Demodulation circuit and rfid tag including the demodulation circuit |
-
2011
- 2011-01-19 WO PCT/JP2011/051380 patent/WO2011102190A1/en active Application Filing
- 2011-01-19 KR KR1020127023629A patent/KR101780748B1/ko active IP Right Grant
- 2011-02-10 TW TW100104414A patent/TWI503751B/zh active
- 2011-02-10 TW TW104124730A patent/TWI559231B/zh not_active IP Right Cessation
- 2011-02-14 US US13/026,508 patent/US8258862B2/en not_active Expired - Fee Related
- 2011-02-17 JP JP2011031904A patent/JP5778439B2/ja active Active
-
2012
- 2012-07-26 US US13/558,694 patent/US8525585B2/en active Active
-
2013
- 2013-08-06 US US13/960,130 patent/US9088245B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153450A1 (en) * | 2006-12-25 | 2008-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110204968A1 (en) | 2011-08-25 |
| JP5778439B2 (ja) | 2015-09-16 |
| US20120286268A1 (en) | 2012-11-15 |
| US8258862B2 (en) | 2012-09-04 |
| KR20130009965A (ko) | 2013-01-24 |
| TWI503751B (zh) | 2015-10-11 |
| US8525585B2 (en) | 2013-09-03 |
| US20130314152A1 (en) | 2013-11-28 |
| JP2011193452A (ja) | 2011-09-29 |
| TW201203121A (en) | 2012-01-16 |
| US9088245B2 (en) | 2015-07-21 |
| TWI559231B (zh) | 2016-11-21 |
| TW201541360A (zh) | 2015-11-01 |
| WO2011102190A1 (en) | 2011-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101780748B1 (ko) | 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그 | |
| JP5934773B2 (ja) | 回路 | |
| JP5745360B2 (ja) | 半導体装置 | |
| JP5893308B2 (ja) | 整流回路及びこれを用いた半導体装置 | |
| JP5762723B2 (ja) | 変調回路及びそれを備えた半導体装置 | |
| JP5455753B2 (ja) | Ｉｃカード | |
| JP5824266B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |