JP6581057B2 - 半導体装置、半導体記憶装置及び固体撮像装置 - Google Patents

半導体装置、半導体記憶装置及び固体撮像装置 Download PDF

Info

Publication number
JP6581057B2
JP6581057B2 JP2016179805A JP2016179805A JP6581057B2 JP 6581057 B2 JP6581057 B2 JP 6581057B2 JP 2016179805 A JP2016179805 A JP 2016179805A JP 2016179805 A JP2016179805 A JP 2016179805A JP 6581057 B2 JP6581057 B2 JP 6581057B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
composition
oxide semiconductor
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016179805A
Other languages
English (en)
Other versions
JP2018046152A (ja
Inventor
信貴 神例
信貴 神例
寿代 百瀬
寿代 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016179805A priority Critical patent/JP6581057B2/ja
Priority to US15/697,725 priority patent/US10446651B2/en
Priority to CN201710803849.6A priority patent/CN107819030B/zh
Publication of JP2018046152A publication Critical patent/JP2018046152A/ja
Application granted granted Critical
Publication of JP6581057B2 publication Critical patent/JP6581057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体装置、半導体記憶装置及び固体撮像装置に関する。
半導体装置には、多元素の化合物を含む酸化物半導体が用いられることがある。例えば、高いキャリア伝導性を有する酸化物半導体として、ＩｎＧａＺｎＯが知られており、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）のチャネル層に適用されている。酸化物半導体においては、例えば、耐熱性を向上させることが求められている。
特開２００９−９９８４７号公報
本発明の実施形態は、耐熱性を向上させた半導体装置、半導体記憶装置及び固体撮像装置を提供する。
本発明の実施形態によれば、半導体装置は、第１半導体層、第１導電部、第２導電部及び、第３導電部を含む。前記第１半導体層は、第１領域と、第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む。前記第１導電部は、前記第１領域と電気的に接続される。前記第２導電部は、前記第２領域と電気的に接続される。前記第３導電部は、前記第１領域から前記第２領域へ向かう第１方向と交差する方向において前記第３領域と離間する。前記第１半導体層は、インジウム（Ｉｎ）とガリウム（Ｇａ）とシリコン（Ｓｉ）とを含む酸化物半導体を含む。前記酸化物半導体におけるＳｉとＩｎの組成比（Ｓｉ／Ｉｎ）は、０．２よりも大きく、前記酸化物半導体におけるＳｉとＧａの組成比（Ｓｉ／Ｇａ）は、０．２よりも大きい。前記第１半導体層は、第１層と、前記交差する方向において前記第１層と積層された第２層と、を含む。前記第１層におけるＩｎの組成と前記第１層におけるＧａの組成と前記第１層におけるＳｉの組成との総和に対する、前記第１層におけるＳｉの含有率(Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）)は、第１値である。前記第２層におけるＩｎの組成と前記第２層におけるＧａの組成と前記第２層におけるＳｉの組成との総和に対する、前記第２層におけるＳｉの含有率(Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）)は、第２値である。前記第１値は、前記第２値とは異なる。
本発明の実施形態によれば、上記の半導体装置と、メモリ部と、を備えた半導体記憶装置が提供される。
本発明の実施形態によれば、上記の半導体装置と、受光部と、を備えた固体撮像装置が提供される。
第１の実施形態に係る酸化物半導体を例示する模式的断面図である。 第１の実施形態に係る酸化物半導体の形成条件と組成を示す表である。 第１の実施形態に係る酸化物半導体の赤外吸収スペクトルを例示するグラフ図である。 酸化物半導体の状態を例示するグラフ図である。 第１の実施形態に係る酸化物半導体のシミュレーション解析に用いた計算モデルを示す表である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示すグラフ図である。 図７（ａ）〜図７（ｃ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示すグラフ図である。 図８（ａ）〜図８（ｃ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示すグラフ図である。 図９（ａ）及び図９（ｂ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示すグラフ図である。 図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る酸化物半導体のシミュレーション結果を例示するグラフ図である。 酸化物半導体における局所構造を例示する模式図である。 図１２（ａ）〜図１２（ｆ）は、第１の実施形態に係る酸化物半導体の電子状態のシミュレーション結果を示すグラフ図である。 図１３（ａ）〜図１３（ｄ）は、第１の実施形態に係る酸化物半導体と参考例の酸化物半導体のシミュレーション結果を示すグラフ図である。 第２の実施形態に係る半導体装置を例示する模式的断面図である。 第２の実施形態に係る別の半導体装置を例示する模式的断面図である。 第２の実施形態に係る半導体装置の第１半導体層を例示する模式的断面図である。 第２の実施形態に係る半導体装置の別の第１半導体層を例示する模式的断面図である。 第３の実施形態に係る固体撮像装置を例示する模式的断面図である。 第４の実施形態に係る半導体記憶装置を例示する模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る酸化物半導体を例示する模式的断面図である。
図１に示した例では、実施形態に係る酸化物半導体５５は、基板１０の上に設けられている。基板１０は、例えば、シリコン基板、ガラス基板又はプラスチック基板である。基板１０には、ポリイミド等の樹脂を含む基板が用いられても良い。基板１０は、非透光性でも良い。酸化物半導体５５は、インジウム（Ｉｎ）と、ガリウム（Ｇａ）と、シリコン（Ｓｉ）と、酸素（Ｏ）と、を含む。酸化物半導体５５は、例えば、アモルファス（非晶質）の状態を有する三元系酸化物であり、Ｉｎ、Ｇａ、Ｓｉ及びＯを主たる構成元素とするＩｎＧａＳｉ系の酸化物である。
酸化物半導体５５におけるＳｉの組成と酸化物半導体５５におけるＩｎの組成の比をＳｉ／Ｉｎと表すと、酸化物半導体５５においては、Ｓｉ／Ｉｎ＞０．２である。すなわち、酸化物半導体５５中のある領域（領域Ｒ１）に含まれるＩｎの原子数に対する、領域Ｒ１に含まれるＳｉの原子数の比は、０．２よりも大きい。
酸化物半導体５５におけるＳｉの組成と酸化物半導体５５におけるＧａの組成の比をＳｉ／Ｇａと表すと、酸化物半導体５５においては、Ｓｉ／Ｇａ＞０．２である。すなわち、酸化物半導体５５中のある領域（領域Ｒ１）に含まれるＧａの原子数に対する、領域Ｒ１に含まれるＳｉの原子数の比は、０．２よりも大きい。
酸化物半導体５５において、Ｉｎの組成とＧａの組成とＳｉの組成との総和に対する、Ｓｉの含有率をＳｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）と表すと、酸化物半導体５５においては、Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＞０．０９である。すなわち、酸化物半導体５５の領域Ｒ１中において、Ｉｎの原子数とＧａの原子数とＳｉの原子数との総和に対するＳｉの含有率は、９atomic％よりも大きい。このとき、例えば、Ｉｎの組成とＧａの組成をほぼ同じとすることができる。すなわち、Ｇａに対するＩｎの組成比をＩｎ／Ｇａと表すと、酸化物半導体５５においては、Ｉｎ／Ｇａをほぼ１とすることができる。例えば、Ｉｎ／Ｇａは、０．８以上２．０以下である。
薄膜トランジスタのチャネル層として酸化物半導体を用いる場合、酸化物半導体は、例えば、スパッタ法を用いて形成される。スパッタ法を用いて酸化物半導体を形成する際には、例えば、アルゴン（Ａｒ）ガスと酸素（Ｏ２）ガスとの混合ガスが用いられる。例えば、スパッタ法を用いて酸化物半導体としてアモルファスのＩｎＧａＺｎＯを形成する参考例がある。この参考例においては、ＩｎＧａＺｎＯに含まれる主な元素の組成（含有率）は、Ａｒガスの流量とＯ２ガスの流量との比に依存して、大きく変化する。また、アモルファスのＩｎＧａＺｎＯにおいては、比較的低温の熱処理において酸素や亜鉛等の脱離が生じることがある。このような理由から、アモルファスのＩｎＧａＺｎＯにおいては、構成元素の化学結合状態の制御が難しい。そのため、薄膜トランジスタのチャネル層としてＩｎＧａＺｎＯを用いた場合には、閾値電圧のバラツキや変動が生じ易く、電気特性が安定しないことがある。
これに対して、実施形態に係る酸化物半導体５５は、Ｉｎ、Ｇａ及びＳｉを含む。本願発明者は、上述した組成によって酸化物半導体の耐熱性を大幅に向上させることができることを見出した。例えば、酸化物半導体５５は、ＩｎＧａＺｎＯ等の酸化物半導体と比べて、熱処理による電気的特性（例えば電気抵抗率）の変化が小さい。Ｉｎ、Ｇａ及びＳｉの組成比を適正な値に制御することで、大きなキャリア伝導度を有する酸化物半導体が得られる。酸化物半導体の組成や化学結合状態の制御が容易になる。酸化物半導体５５をトランジスタなどの半導体装置に用いた場合には、半導体装置の特性の安定性を向上させることができる。以下、本願発明者の検討について説明する。
図２は、第１の実施形態に係る酸化物半導体の形成条件と組成を示す表である。
図２に示す酸化物半導体５５（試料１〜６）は、ＤＣマグネトロンスパッタ法によって形成される。試料１〜６のそれぞれの厚さは、約１００ナノメートルである。図２には、スパッタリング時の条件、スパッタ成膜後の熱処理の条件、組成（atomic％：原子パーセント）及び組成比を示す。スパッタリングには、ＩｎＧａＳｉＯのターゲット（焼結体）を用いる。このターゲットの組成比は、Ｉｎ：Ｇａ：Ｓｉ＝１：１：０．５である。スパッタリングには、ＡｒとＯ２との混合ガスを使用し、圧力は、０．３２パスカル（Ｐａ）以上０．３８Ｐａ以下である。スパッタリングに用いられるＤＣ電源の出力は３００ワット（Ｗ）であり、スパッタリング時には基板を加熱しない。
試料１〜試料３において、スパッタリング時のＯ２ガスの流量比は、３．２％である。試料４〜試料６において、スパッタリング時のＯ２ガスの流量比は、１８．９％である。なお、Ｏ２ガスの流量比は、Ａｒガスの流量とＯ２ガスの流量との和に対する、Ｏ２ガスの流量（Ｏ２／（Ａｒ＋Ｏ２））の百分率で表される。つまり、試料１〜試料３は、スパッタリング時に低酸素の条件下で形成された酸化物半導体５５である。試料４〜試料６は、スパッタリング時に過酸素の条件下で形成された酸化物半導体５５である。試料２及び試料５には、スパッタリング後にアルゴンを含む不活性ガスの雰囲気中で、４２０℃、６０分間の加熱処理を行っている。試料３と試料６には、スパッタリング後に還元性の強い水素(３重量％)を含む窒素ガスの雰囲気中で、４２０℃、６０分間の加熱処理を行っている。試料１と試料４には、加熱処理を行っていない。
試料１〜試料６の組成分析には、ラザフォード後方散乱分光法と水素前方散乱分析法とを用いる。分析装置としては、National Electrostatics Corporation製 Pelletron 3SDHを使用する。この装置における組成の分析精度(atomic％)は、Ｉｎにおいて±０．２、Ｇａにおいて±０．３、Ｓｉにおいて±０．３、Ｏにおいて±１、Ｈにおいて±０．２、Ａｒにおいて±０．１３、である。
低酸素の条件で形成され熱処理をしていない試料１において、Ｉｎの組成は１６．３atomic％、Ｇａの組成は１５．８atomic％、Ｓｉの組成は６．７atomic％、Ｏの組成は６０．１atomic％である。試料１において、Ｓｉの含有率は約１７．３atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）は約０．１７３）であり、Ｉｎ／Ｇａは約１である。過酸素の条件下で形成され熱処理をしていない試料４において、Ｉｎの組成は１６．０atomic％、Ｇａの組成は１５．５atomic％、Ｓｉの組成は６．８atomic％、Ｏの組成は５９．０atomic％である。試料４において、Ｓｉの含有率は、約１７．８atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）は、約０．１７８）であり、Ｉｎ／Ｇａは約１である。
試料１と試料４とを比較すると、不純物(ＨおよびＡｒ)以外の元素（Ｉｎ、Ｇａ、Ｓｉ及びＯ）のそれぞれの組成は、スパッタリング時のＯ２ガスの流量比に対して、大きく変化しないことが分かる。低酸素の条件下で形成された試料１〜３に関して、熱処理をしていない試料１と、アルゴンを含む不活性ガスの雰囲気中で熱処理をした試料２と、還元性の高い水素(３重量％)を含む窒素ガスの雰囲気中で熱処理した試料３と、を比較すると、不純物(ＨおよびＡｒ)以外の元素（Ｉｎ、Ｇａ、Ｓｉ、Ｏ）のそれぞれの組成は、熱処理条件にほとんど依存しないことが分かる。過酸素の条件下で形成された試料に関して、熱処理をしていない試料４と、アルゴンを含む不活性ガスの雰囲気中で熱処理した試料５と、還元性の高い水素(３重量％)を含む窒素ガスの雰囲気中で熱処理した試料６と、を比較すると、不純物(ＨおよびＡｒ)以外の元素（Ｉｎ、Ｇａ、Ｓｉ、Ｏ）のそれぞれの組成は、熱処理条件にほとんど依存しないことが分かる。いずれの試料においても、深さ方向における不純物以外の元素のそれぞれの組成は、実質的に一定であった。
図３は、第１の実施形態に係る酸化物半導体の赤外吸収スペクトルを例示するグラフ図である。
図３には、低酸素の条件下で形成された試料１の赤外吸収スペクトルと、過酸素の条件下で形成された試料４の赤外吸収スペクトルとを示す。試料１及び試料４のいずれに関してもスパッタリング後の熱処理はしていない。赤外吸収スペクトルの測定には、BRUKER社製のFT-IR;IFS-66v/Sを使用する。縦軸は、試料の吸光度（任意単位）を表している。横軸は、赤外線の波数（ｃｍ−１）を表している。
試料１及び試料４において、９３０ｃｍ−１付近の波数において、Ｍｅｔａｌ−Ｏ−Ｓｉ伸縮振動による吸収がある。このような吸収ピークは、Ｉｎ−Ｏ−Ｓｉ結合及びＧａ−Ｏ−Ｓｉ結合の少なくともいずれかに由来したスペクトルであることが分かった。熱処理を行った試料（試料２、試料３、試料５及び試料６）においても、試料１及び試料４と同様の赤外吸収スペクトルが得られる。これらの結果から、Ｉｎ原子とＳｉ原子とは、Ｏ原子を共有して結合していると考えられる。つまり、１つのＯ原子が、Ｉｎ原子と結合し、Ｓｉ原子とも結合している。同様に、Ｇａ原子とＳｉ原子とは、Ｏ原子を共有して結合していると考えられる。つまり、１つのＯ原子が、Ｇａ原子と結合し、Ｓｉ原子とも結合している。例えば、酸化物半導体５５には、Ｉｎ−ＯクラスターとＳｉ−Ｏクラスターとが連結した構造体、及び、Ｇａ−ＯクラスターとＳｉ−Ｏクラスターが連結した構造体が存在すると推定される。なお、Ｘ線回折法を用いて結晶性を解析した結果、酸化物半導体５５（試料１〜試料６）は、熱処理前及び熱処理後のいずれにおいてもアモルファス状態であることが分かった。
結合強度の目安の一つとされる２原子分子の結合解離エネルギー（キロジュール／モル：ｋＪ／ｍｏｌ）は、以下である。Ｓｉ−Ｏにおいて８００ｋＪ／ｍｏｌであり、Ｇａ−Ｏにおいて３７４ｋＪ／ｍｏｌであり、Ｉｎ−Ｏにおいて３４６ｋＪ／ｍｏｌであり、Ｚｎ−Ｏにおいて２５０ｋＪ／ｍｏｌである。Ｓｉ−Ｏ結合の結合解離エネルギーは、他の結合解離エネルギーに比べて、２倍以上である。上述した通り、酸化物半導体５５は、Ｉｎ−Ｏ−Ｓｉ結合及びＧａ−Ｏ−Ｓｉ結合の少なくともいずれかを含む。これにより、例えば、酸化物半導体５５においては酸素欠損が生じにくく、高い耐熱性が得られる。
例えば、スパッタ法を用いて、アモルファスのＩｎＧａＺｎＯを形成する場合、主要な構成元素の組成は、スパッタリング時のガス条件に依存して大きく変化し易い。また、スパッタリング後の熱処理において、酸素等の脱離が生じることがある。これに対して、Ｉｎ、Ｇａ及びＳｉを含む三元系酸化物の場合、ＩｎＧａＳｉＯの組成（Ｉｎ、Ｇａ、Ｓｉ及びＯのそれぞれの組成比）は、スパッタリング時のＯ２ガスの流量比に対して大きく変化することはなく、スパッタリング後の熱処理条件にほとんど依存しない。さらにＩｎＧａＳｉＯは、熱処理後も結晶化しにくく、アモルファス状態を維持する。
図４は、酸化物半導体の状態を例示するグラフ図である。
図４の縦軸は、酸化物半導体（ＩｎＧａＳｉＯ）の状態（ＳＴ）を示し、図４の横軸は、Ｓｉ／Ｇａ（又はＳｉ／Ｉｎ）を示す。図４に表したように、ＩｎＧａＳｉＯは、Ｓｉ／Ｇａに依存して、２つの状態（状態ＳＴ１及び状態ＳＴ２）を取り得る。状態ＳＴ１は、ＩｎＧａＳｉＯ中において、Ｇａ原子５つあたりのＳｉ原子の数が１以下の状態である。状態ＳＴ２は、ＩｎＧａＳｉＯ中において、Ｇａ原子５つあたりのＳｉ原子の数が１より大きい状態である。
ＩｎＧａＳｉＯ中において、１つのＧａ原子は、複数の酸素と結合している。後述するように、ＩｎＧａＳｉＯ中のＧａ原子の配位数は、主に４もしくは５である。このため、Ｇａ原子５つあたりのＳｉ原子の数が１よりも大きい状態ＳＴ２は、例えば、ＩｎＧａＳｉＯ中のＧａ原子のそれぞれがＧａ−Ｏ−Ｓｉ結合を形成しやすい状態である。上述した通り、Ｓｉ−Ｏ結合の結合解離エネルギーは高いため、Ｇａ−Ｏ−Ｓｉ結合は熱に対して安定である。従って、状態ＳＴ２のようにＳｉ／Ｇａ＞０．２とすることで、ＩｎＧａＳｉＯの耐熱性を向上させることができると考えられる。
同様に、ＩｎＧａＳｉＯ中において、Ｉｎ原子５つあたりのＳｉ原子の数が１よりも大きい状態は、例えば、ＩｎＧａＳｉＯ中のＩｎ原子のそれぞれがＩｎ−Ｏ−Ｓｉ結合を形成しやすい状態である。従って、Ｓｉ／Ｉｎ＞０．２とすることで、ＩｎＧａＳｉＯの耐熱性を向上させることができると考えられる。前述した通り、実施形態においては、Ｉｎ／Ｇａを約１とすることができる。この時、状態ＳＴ２では、Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＞０．０９である。
ＩｎＧａＳｉＯの構造と電子状態を明らかにするため、分子動力学法と第一原理計算を用いて、アモルファス状態のＩｎＧａＳｉＯにおける局所構造解析と電子状態解析を行った。これにより、Ｉｎ、Ｇａ及びＳｉの三元系酸化物においてＳｉが及ぼす影響を詳細に調べた。
図５は、第１の実施形態に係る酸化物半導体のシミュレーション解析に用いた計算モデルを示す表である。
ＩｎＧａＳｉＯの３種類の計算モデルを用いた。図５は、各々の計算モデルにおける原子数（atoms）及び組成比を表す。
計算モデルのそれぞれにおいて、総原子数は、９０〜９２原子である。ＩｎＧａＳｉＯでは、Ｉｎ-ＯクラスターとＧａ-Ｏクラスターとが、例えば一定の規則性を有して連結しており、Ｉｎ−Ｏクラスター及びＧａ−Ｏクラスターのそれぞれは、Ｓｉ-ＯクラスターとＯ原子の一部を共有していると考えられる。このことから、Ｉｎ／Ｇａを１とした。Ｏ（酸素）の原子数については、Ｉｎ、Ｇａ及びＳｉの価数を踏まえ、いずれのモデルにおいても電荷中性条件を満たす値に設定した。アモルファス構造のシミュレーションモデルは、古典分子動力学計算と第一原理分子動力学計算とを組み合わせたMelt and Quench法により作製された。各々の計算モデルについて、第一原理分子動力学法を用いて温度３００ケルビンにおける局所構造解析を行った。その後、ハイブリッド汎関数を適用した第一原理計算により電子状態を解析した。
モデルＬにおいては、Ｉｎの原子数が１６、Ｇａの原子数が１６、Ｓｉの原子数が４、Ｏ（酸素）の原子数が５６である。モデルＬにおいて、Ｓｉの含有率は１１．１atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．１１１）である。Ｓｉの組成比に関して、Ｓｉ／Ｉｎ及びＳｉ／Ｇａのそれぞれは０．２５である。Ｉｎ及びＧａの組成比に関して、Ｉｎ／Ｇａは１である。
モデルＲにおいては、Ｉｎの原子数が１４、Ｇａの原子数が１４、Ｓｉの原子数が７、Ｏ（酸素）の原子数が５６である。モデルＲにおいて、Ｓｉの含有率は２０．０atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．２）である。Ｓｉの組成比に関して、Ｓｉ／Ｉｎ及びＳｉ／Ｇａのそれぞれは０．５である。Ｉｎ及びＧａの組成比に関して、Ｉｎ／Ｇａは１である。
モデルＵにおいては、Ｉｎの原子数は１２、Ｇａの原子数は１２、Ｓｉの原子数は１０、Ｏ（酸素）の原子数は５６である。モデルＵにおいて、Ｓｉの含有率は２９．４atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．２９４）である。Ｓｉの組成比に関して、Ｓｉ／Ｉｎ及びＳｉ／Ｇａのそれぞれは０．８３３である。Ｉｎ及びＧａの組成比に関して、Ｉｎ／Ｇａは１である。
以上のように、図５に示した３種類の計算モデルでは、Ｉｎ、Ｇａ及びＳｉの３元素においてＳｉが占める比率が、互いに異なる。モデルＬにおけるＳｉの含有率は、モデルＵにおけるＳｉの含有率よりも低い。モデルＲにおけるＳｉの含有率はそれらの間である。
図６（ａ）〜図６（ｃ）及び図７（ａ）〜図７（ｃ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示す図である。
図６（ａ）〜（ｃ）は、アモルファス構造のＩｎＧａＳｉＯにおいて、Ｉｎ原子、Ｇａ原子及びＳｉ原子のそれぞれについての第一配位における配位数分布を表す。図６（ａ）は、モデルＬの結果を示し、図６（ｂ）はモデルＲの結果を示し、図６（ｃ）はモデルＵの結果を示す。
図７（ａ）は、図６（ａ）〜図６（ｃ）の結果を、Ｓｉの含有率とＧａの平均配位数との関係として表したグラフ図である。図７（ｂ）は、図６（ａ）〜図６（ｃ）の結果を、Ｓｉの含有率とＩｎの平均配位数との関係として表したグラフ図である。図７（ｃ）は、図７（ａ）及び図７（ｂ）に示したプロットの数値を表す表である。
ここでは原子を剛体球と仮定した。動径分布関数（図８、９に関して後述する）に基づき、注目する原子から半径０．２６ナノメートル（ｎｍ）の範囲内に存在するＯ原子の数による規格化を行った。Ｉｎ原子、Ｇａ原子及びＳｉ原子のそれぞれについての第一配位における配位数を解析することにより、酸化物半導体を構成する酸化物クラスターの配位構造を同定することが可能である。
Ｓｉについては、いずれのモデルにおいても４配位が支配的であることから、ＩｎＧａＳｉＯ中のＳｉは、組成に依らず四面体構造のＳｉ−Ｏクラスターを形成すると推定される。これに対し、Ｉｎについては、Ｓｉの含有率の上昇に伴って平均配位数が低くなり、典型的な６配位(八面体)が一部、５配位(五面体または六面体)に変化することが分かった。一方、Ｇａでは、Ｓｉの含有率を２９．４atomic％とした場合に平均配位数が大幅に減少し、４配位(四面体)からなるＧａ-Ｏクラスターの割合が過剰に上昇することが分かった。
配位数の解析結果から、Ｓｉ-Ｏクラスターは組成に依らずロバストな四面体構造を形成するため、ＩｎＧａＳｉＯにおいてＳｉ組成が変化した場合は、ＩｎとＧａが配位構造を変えることで構造緩和を図っていると解釈される。Ｓｉを多く含むモデルＵについては、低配位構造のＧａ-Ｏクラスターが過剰に形成されていることから、幾何学的に不安定な状態であると推定される。
図４に関して述べた通り、ＩｎＧａＳｉＯにおいては、Ｓｉの組成比を高くすることによりＧａ−Ｏ−Ｓｉ結合及びＩｎ−Ｏ−Ｓｉ結合が形成されやすく、耐熱性を向上させることができる。一方、例えば図７（ａ）に表したように、Ｓｉの組成比（Ｓｉの含有率）を高くし過ぎると、低配位構造のＧａ−Ｏクラスターが増加するため、酸化物半導体は不安定になると考えられる。図７（ａ）より、Ｓｉの含有率は、２０atomic％以下が好ましい。すなわち、Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）≦０．２が好ましい。例えば、酸化物半導体５５の領域Ｒ１中において、Ｉｎの原子数とＧａの原子数とＳｉの原子数との総和に対するＳｉの含有率は、２０atomic％以下が好ましい。
このとき、Ｓｉ／Ｇａ≦０．５である。例えば、酸化物半導体５５中の領域Ｒ１に含まれるＧａの原子数に対する、領域Ｒ１に含まれるＳｉの原子数の比は、０．５以下である。Ｓｉ／Ｉｎ≦０．５である。例えば、酸化物半導体５５中の領域Ｒ１に含まれるＩｎの原子数に対する、領域Ｒ１に含まれるＳｉの原子数の比は、０．５以下である。
このとき、Ｉｎ／Ｇａは１である。ＩｎＧａＳｉＯ中のＧａの平均配位数は４．５以上であり、Ｉｎの平均配位数は５．１５以上である。前述したようにＳｉ-Ｏクラスターは組成に依らずロバストな四面体構造を形成すると考えられる。酸化物クラスターの連結形態におけるＳｉの含有率の影響を考慮すると、Ｉｎ／Ｇａは、例えば、０．８以上２．０以下に制御するのが良い。この場合、ＩｎＧａＳｉＯ中のＧａの平均配位数は４．３以上であり、Ｉｎの平均配位数は５．１以上５．６以下である。
図８（ａ）〜図８（ｃ）、図９（ａ）及び図９（ｂ）は、第１の実施形態に係る酸化物半導体の局所構造におけるシミュレーション結果を示すグラフ図である。これらの図は、アモルファス構造のＩｎＧａＳｉＯにおける動径分布関数を例示している。横軸は、原子間距離(単位：ｎｍ)を、縦軸は、ＲＤＦ（Radial Distribution Function)を表す。ＲＤＦは、原子数で規格化した存在比である。図８（ａ）は、Ｉｎ原子とＯ原子との間の距離を示す。図８（ｂ）は、Ｇａ原子とＯ原子との間の距離を示す。図８（ｃ）はＳｉ原子とＯ原子との間の距離を示す。
図８（ａ）〜図８（ｃ）から分かるように、モデルＬ、Ｒ及びＵいずれにおいても、Ｓｉ−Ｏの結合距離が最も短い。Ｓｉ原子とＯ原子の原子間距離の分散は、Ｉｎ原子とＯ原子、Ｇａ原子とＯ原子のそれに比べ極めて狭い。このような動径分布は、酸素との結合力が強固なＳｉの性質を反映した妥当な結果であり、酸化物半導体の耐熱性の向上に寄与する。モデルＲにおいて、Ｉｎ原子、Ｇａ原子、Ｓｉ原子のそれぞれと、Ｏ原子と、の結合距離(ピーク値)は、最も長くなる。しかしながら、一方で、第一近接のＯ原子との原子間距離の分散は、モデルＲにおいて最も小さくなることが分かった。
図９（ａ）は、Ｉｎ原子とＩｎ原子との間の距離を示す。図９（ｂ）は、Ｇａ原子とＧａ原子との間の距離を示す。図９（ａ）から分かるように、Ｉｎ原子とＩｎ原子の原子間距離の分散は、モデルＲにおいて最も小さくなり、モデルＵにおいて最も大きくなる。図９（ｂ）から分かるように、Ｇａ原子とＧａ原子の原子間距離の分散は、モデルＲにおいて最も小さくなり、モデルＵにおいて最も大きくなる。
以上の動径分布関数のシミュレーション結果から、アモルファス構造のＩｎＧａＳｉＯでは、局所構造が組成に依存して幾何学的に変化し、Ｓｉの含有率に適正値が存在することが分かる。つまり、Ｉｎ、Ｇａ及びＳｉの３元素の組成を適正化することにより、ＩｎＧａＳｉＯの局所構造を制御できる。本実施形態によれば、Ｉｎ、Ｇａ及びＳｉの３元素において、Ｓｉの含有率を２０atomic％程度とした場合は、原子間距離の分散を小さくし、短距離秩序性に優れた構造が得られる。一方で、Ｉｎ、Ｇａ及びＳｉの３元素において、Ｓｉの含有率を１１atomic％程度とした場合は、原子間距離が短い構造が得られる。
図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る酸化物半導体のシミュレーション結果を例示するグラフ図である。
図１０（ａ）は、Ｓｉの含有率を２０atomic％としたアモルファス構造のモデルＲにおいて、Ｉｎ原子とＯ原子とが作る角度（角度ＯＩｎＯ）の分布、Ｇａ原子とＯ原子とが作る角度（角度ＯＧａＯ）の分布及び、Ｓｉ原子とＯ原子とが作る角度（角度ＯＳｉＯ）の分布を示す。なお、角度ＡＢＣは、ＡとＢとを結ぶ線分と、ＢとＣとを結ぶ線分と、の間の角度を意味する。図１０（ａ）の縦軸は、Ｉｎ原子、Ｇａ原子及びＳｉ原子のそれぞれについて、各原子から半径０．２６ｎｍの範囲内(第一近接内)に存在するＯ原子の数で規格化した存在比を表す。
図１０（ａ）から分かるように、角度ＯＳｉＯでは１１０度に急峻なピークが認められる。角度ＯＳｉＯは、正四面体構造における典型的な結合角(安定角)と一致することが分かった。この結果は配位数の解析結果と矛盾がない。
図１０（ｂ）は、Ｓｉの含有率を２０atomic％としたアモルファス構造のモデルＲにおいて、角度ＩｎＯＳｉ（Ｉｎ原子、Ｏ原子及びＳｉ原子が作る角度）の分布、及び、角度ＧａＯＳｉ（Ｇａ原子、Ｏ原子及びＳｉ原子が作る角度）の分布を示す。図１０（ｂ）の縦軸は、Ｏ原子を中心とする半径０．２６ｎｍの範囲内において規格化した存在比を示している。
角度ＩｎＯＳｉは、Ｉｎ−ＯクラスターとＳｉ-Ｏクラスターとの連結角に相当する。角度ＧａＯＳｉは、Ｇａ−ＯクラスターとＳｉ−Ｏクラスターとの連結角に相当する。角度ＩｎＯＳｉの分布及び角度ＧａＯＳｉの分布のそれぞれにおいて、有意なピークが存在することから、アモルファスＩｎＧａＳｉＯでは、図１１の模式図に示すように、Ｉｎ−ＯクラスターとＳｉ−ＯクラスターとがＯ原子を共有して連結した構造体と、Ｇａ−ＯクラスターとＳｉ−ＯクラスターとがＯ原子を共有して連結した構造体と、が存在すると推定される。なお、図１１中に示すＭは、Ｉｎ原子又はＧａ原子である。角度θは、角度ＭＯＳｉである。すなわち、角度θは、Ｉｎ−ＯクラスターとＳｉ−Ｏクラスターとの連結角、またはＧａ−ＯクラスターとＳｉ−Ｏクラスターとの連結角である。アモルファス構造のＩｎＧａＳｉＯにおいて、Ｉｎ原子及びＧａ原子のそれぞれは、Ｓｉ原子とＯ原子を共有して結合していると考えられる。この結果は、図３に示した赤外吸収スペクトルの解析結果と一致する。
図１２（ａ）〜図１２（ｆ）は、第１の実施形態に係る酸化物半導体の電子状態のシミュレーション結果を示すグラフ図である。
図１２（ａ）〜図１２（ｃ）は、アモルファスＩｎＧａＳｉＯの伝導帯付近におけるＩｎ５ｓ軌道の状態密度（部分状態密度：Ｐ−ＤＯＳ（１／ｅＶ））を示す。図１２（ａ）、図１２（ｂ）、図１２（ｃ）は、それぞれ、モデルＬについての結果、モデルＲについての結果、モデルＵについての結果である。図１２（ｄ）〜図１２（ｆ）は、アモルファスＩｎＧａＳｉＯの伝導帯付近におけるＧａ４ｓ軌道の状態密度（部分状態密度：Ｐ−ＤＯＳ（１／ｅＶ））を示す。図１２（ｄ）、図１２（ｅ）、図１２（ｆ）は、それぞれ、モデルＬについての結果、モデルＲについての結果、モデルＵについての結果である。
フェルミエネルギーを便宜上０とし、伝導帯下端（ＣＢＭ：Conduction Band Minimum）を図中に表記した。図示しないが、ＩｎＧａＳｉＯの価電子帯上端と伝導帯下端との間のエネルギー差で定義したバンドギャップは、モデルＬにおいて３ｅＶ、モデルＲにおいて３．２ｅＶ、モデルＵにおいて３．５ｅＶであり、Ｓｉの含有率の上昇に伴って拡大する傾向が見られた。
ＩｎＧａＳｉＯの伝導帯下部は、いずれのモデルにおいても主にＩｎ５ｓ軌道で占められている。Ｇａ４ｓ軌道は、Ｉｎ５ｓ軌道より高いエネルギー帯に分布していることから、Ｉｎ５ｓ軌道のキャリア(電子)伝導に対する寄与は、Ｇａ４ｓ軌道のキャリア(電子)伝導に対する寄与よりも大きいと推定される。酸化物半導体では、主量子数の大きな金属原子のｓ軌道が、キャリア伝導に大きく寄与することから、特にＩｎ５ｓ軌道の電子状態はキャリア伝導性を議論する上での指標となる。
３種類の計算モデルにおける状態密度を比較した結果、Ｓｉの含有率が２０atomic％であるモデルＲにおいて、Ｉｎ５ｓ軌道の状態密度が最も高くなることが分かった。さらに、モデルＲにおけるＩｎ５ｓ軌道の状態密度のプロファイルは、Ｓｉの含有率が低いモデルＬのＩｎ５ｓ軌道に比べて、伝導帯下端側に分布する傾向を示すことが分かった。また、モデルＲにおけるＧａ４ｓ軌道の状態密度のプロファイルは、Ｓｉの含有率が低いモデルＬのＧａ４ｓ軌道に比べて、伝導帯下端側に分布する傾向を示すことが分かった。
伝導帯内における原子軌道の状態密度は、近接する原子同士の相互作用に由来し、状態密度のプロファイルは、酸化物クラスターの配位構造が関与する。したがって、短距離秩序性に優れ、かつ原子の幾何学的位置が類似しているほど、伝導帯の状態密度は高くなると考えられる。また、低配位構造のクラスターが多く存在するほど、状態密度のプロファイルは伝導帯下端側に広く分布すると考えられる。
Ｓｉの含有率を２０atomic％としたモデルＲにおいては、原子間距離の分散が最も小さく、短距離秩序性に優れている。さらに、モデルＲにおいては、５配位のＩｎ−Ｏクラスター及び５配位のＧａ−Ｏクラスターが多く存在する。このような理由から、モデルＲでは、Ｉｎ５ｓ軌道の状態密度が高くなり、また、Ｉｎ５ｓ軌道の状態密度のプロファイルが伝導帯下端側に分布していると推定される。
一方、図示しないが、Ｓｉの含有率を２９．４atomic％としたモデルＵでは、価電子帯上端近傍にＯ２ｐ軌道由来のギャップ内準位が低密度ながら生じることが分かった。ＩｎＧａＳｉＯの配位数や結合角および連結角等の解析結果を考慮すると、Ｓｉを過剰に添加したことで配位構造の幾何学的なバランスが崩れ、局所構造に歪みが発生したと考えられる。
図１３（ａ）〜図１３（ｄ）は、第１の実施形態に係る酸化物半導体と参考例の酸化物半導体のシミュレーション結果を示すグラフ図である。
図１３（ａ）及び図１３（ｂ）は、実施形態に係るＩｎＧａＳｉＯにおける伝導帯下端付近の電子状態を示し、図１３（ｃ）及び図１３（ｄ）は、参考例に係るＩｎＧａＺｎＯにおける伝導帯下端付近の電子状態を示す。フェルミエネルギーを便宜上０とし、伝導帯下端（ＣＢＭ）を図中に表記した。
具体的には、図１３（ａ）及び図１３（ｂ）は、アモルファス構造のＩｎＧａＳｉＯのモデルＲについての結果であり、図１３（ａ）はＩｎ５ｓ軌道の状態密度を示し、図１３（ｂ）は、Ｇａ４ｓ軌道の状態密度を示す。既に述べたとおり、モデルＲにおいて、Ｉｎの原子数は１４、Ｇａの原子数は１４、Ｓｉの原子数は７、Ｏ（酸素）の原子数は５６である。Ｓｉの含有率は２０atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．２）である。Ｓｉ／Ｉｎ及びＳｉ／Ｇａのそれぞれは０．５である。Ｉｎ／Ｇａは１である。
図１３（ｃ）及び図１３（ｄ）は、アモルファス構造のＩｎＧａＺｎＯについての結果であり、図１３（ｃ）はＩｎ５ｓ軌道の状態密度を示し、図１３（ｄ）はＧａ４ｓ軌道の状態密度を示す。このＩｎＧａＺｎＯは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成のＩｎＧａＺｎＯターゲットを用いてＤＣマグネトロンスパッタ法によって形成した実試料を模擬したモデルである。組成分析結果を基に原子数を決定し、Ｉｎの原子数は１５、Ｇａの原子数は１３、Ｚｎの原子数は１１、Ｏ（酸素）の原子数は５３である。Ｏの原子数については、電荷中性条件を満たす値に設定した。
図１３（ａ）及び図１３（ｃ）より、ＩｎＧａＳｉＯのＩｎ５ｓ軌道の状態密度は、ＩｎＧａＺｎＯのＩｎ５ｓ軌道の状態密度よりも高くなる可能性があることが分かった。図１３（ｂ）及び図１３（ｄ）より、ＩｎＧａＳｉＯのＧａ４ｓ軌道の状態密度は、ＩｎＧａＺｎＯのＧａ４ｓ軌道の状態密度よりも高くなる可能性があることが分かった。
図示しないが、ＩｎＧａＺｎＯは、Ｉｎ-Ｏクラスターと、Ｇａ／Ｚｎ-Ｏクラスターと、が一定の規則性(陵共有構造または頂点共有構造)を有して重なり合った構造体である。酸化物クラスターの配位構造は、４配位（四面体）から６配位（八面体）の間で広く分散している。
これに対してＩｎＧａＳｉＯは、Ｉｎ-ＯクラスターとＧａ-Ｏクラスターとが、例えば一定の規則性を有して連結した構造体である。ＩｎＧａＳｉＯにおいては、Ｉｎ-ＯクラスターとＧａ-Ｏクラスターのそれぞれは、一部のＯ原子をＳｉ-Ｏクラスターと共有している。例えば、Ｓｉの含有率を２０atomic％としたモデルＲでは、原子間距離の分散が小さく、短距離秩序性に優れている。また、モデルＲでは、幾何学的に類似した酸化物クラスターが存在する確率が高い。
酸化物半導体の伝導帯を主に形成するＩｎ５ｓ軌道及びＧａ４ｓ軌道の状態密度は、アモルファスの局所構造における短距離秩序性と強い相関があると考えられる。このため、両モデルの構造上の違いが、電子状態に反映されていると解釈することができる。したがって、ＩｎＧａＳｉＯにおいて、Ｉｎ、Ｇａ及びＳｉの３元素の組成を適正な値に設定することにより、ＩｎＧａＺｎＯに比べ良好な電子状態を得ることが可能である。
ＩｎＧａＳｉＯでは、Ｓｉの含有率と抵抗率との間に正の相関がある。Ｓｉの含有率を大きくすると抵抗率が高くなり、Ｓｉの含有率を小さくすると抵抗率が低くなる。実施形態に係る酸化物半導体を薄膜トランジスタのチャネル層に適用する場合は、ＩｎＧａＳｉＯの抵抗率を適正な範囲に設定することが望ましく、Ｓｉの含有率を９atomic％から２２atomic％の間に設定するのが良い。Ｓｉの含有率は好ましくは１０atomic％以上である。なお、Ｓｉの含有率が９atomic％に満たない場合は、ＩｎＧａＳｉＯの抵抗率が１×１０−４Ωｃｍ未満に低下するため好ましくない。
本実施形態によれば、Ｉｎ、Ｇａ、Ｓｉ及びＯを含む酸化物半導体（ＩｎＧａＳｉＯ）において、耐熱性を向上させることができる。Ｉｎ、Ｇａ、及びＳｉの３元素の組成を適正な値に制御することにより、耐熱性とキャリア伝導性が共に高い酸化物半導体を実現することができる。さらに、構成元素の組成や化学結合状態の制御が容易になり、特性の安定性を向上させることができる。
（第２の実施形態）
図１４は、第２の実施形態に係る半導体装置を例示する模式的断面図である。
図１４に表したように、本実施形態に係る半導体装置１００は、第１半導体層５０（酸化物半導体層）と、第１導電部７０と、第２導電部８０と、第３導電部３０と、を含む。半導体装置１００は、基板１０、下地膜２０、絶縁膜４０及び保護膜６０を含んでもよい。第１半導体層５０は、第１の実施形態に係る酸化物半導体５５を含む。つまり、第１半導体層５０の材料として、酸化物半導体５５が用いられる。
この例では、半導体装置１００は、ボトムゲート型の薄膜トランジスタである。例えば、第１導電部７０はソース電極であり、第２導電部８０はドレイン電極であり、第３導電部３０はゲート電極である。
下地膜２０は、基板１０の上に設けられる。基板１０から下地膜２０に向かう方向をＺ軸方向（積層方向）とする。下地膜２０は、酸化シリコン（ＳｉＯｘ）及び窒化シリコン（ＳｉＮｘ）の少なくともいずれかを含む。下地膜２０のＺ軸方向の厚さは、１００ナノメートル程度である。
第３導電部３０は、下地膜２０の上に設けられる。例えば、第３導電部３０は、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タンタル（Ｔａ）及びアルミニウム（Ａｌ）の少なくともいずれかを含む。第３導電部３０は、窒化チタン（ＴｉＮ）及び窒化タンタル（ＴａＮ）の少なくともいずれかを含んでも良い。第３導電部３０は、アルミニウム合金を含んでもよい。アルミニウム合金は、アルミニウムを主成分とする。例えば、ヒロックが抑制される。
第３導電部３０のＺ軸方向の厚さＷ１は、１０ｎｍ以上２００ｎｍ以下である。第３導電部３０の側面は、Ｚ軸方向に対して傾斜していても良い。つまり、第３導電部３０の側面は、テーパ状でも良い。第３導電部３０の側面をテーパ状にすることで、第３導電部３０の上に形成される絶縁膜４０による被覆性が高まる。被覆性が高まることでリーク電流を抑制できる。
絶縁膜４０は、ゲート絶縁膜である。絶縁膜４０は、第３導電部３０と第１半導体層５０との間に設けられる。絶縁膜４０は、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）及び酸窒化シリコン（ＳｉＯｘＮｙ）の少なくともいずれかを含む。絶縁膜４０は、積層された複数の膜を含んでいてもよい。この複数の膜は、酸化シリコン、酸化アルミニウム、窒化シリコン及び酸窒化シリコンの少なくともいずれかを含む。絶縁膜４０のＺ軸方向の厚さＷ２は、１０ｎｍ以上１００ｎｍ以下である。
図１４に示すように、第１半導体層５０は、第１領域Ｒ０１（ソース領域）、第２領域Ｒ０２（ドレイン領域）、第３領域Ｒ０３（チャネル領域）を含む。第３領域Ｒ０３は、第１領域Ｒ０１と第２領域Ｒ０２との間に設けられる。第１半導体層５０のＺ軸方向の厚さＷ３は、１０ｎｍ以上１００ｎｍ以下である。第１半導体層５０は、第１面５０ａ及び第２面５０ｂを有する。第１面５０ａは、基板１０側の面であり、第２面５０ｂは、第１面５０ａの反対側の面である。
第１領域Ｒ０１から第２領域Ｒ０２へ向かう方向をＸ軸方向（第１方向）とする。Ｚ軸方向はＸ軸方向と垂直な方向である。このとき、第３導電部３０は、Ｘ軸方向と交差する方向（例えばＺ軸方向）において第３領域Ｒ０３と離間している。絶縁膜４０の一部は、第３領域Ｒ０３と第３導電部３０とに位置する。
保護膜６０は、第１半導体層５０の上に設けられる。保護膜６０は、第１半導体層５０の第２面５０ｂを保護する膜である。例えば、保護膜６０は、酸化シリコン、酸化アルミニウム及び窒化シリコンの少なくともいずれかを含む。保護膜６０は、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いて作製された膜でも良い。保護膜６０は、積層された複数の膜を含んでいてもよい。この複数の膜は、例えば、酸化シリコン、酸化アルミニウム及び窒化シリコンの少なくともいずれかを含む。保護膜６０のＺ軸方向の厚さＷ４は、１０ナノメートル以上２００ナノメートル以下である。
第１導電部７０は、第１領域Ｒ０１と電気的に接続される。この例では、第１導電部７０は、第１半導体層５０及び保護膜６０の上に設けられている。第１導電部７０には、例えば、モリブデン、チタン、タンタル、タングステン及びアルミニウムの少なくともいずれかを含む金属膜が用いられる。第１導電部７０は、窒化モリブデン（ＭｏＮ）、窒化チタン及び窒化タンタルの少なくともいずれかを含んでもよい。第１導電部７０は、積層された複数の膜を含んでいてもよい。この複数の膜は、上記の導電性材料のうちの少なくともいずれかを含む。第１導電部７０に、ＩＴＯ（Indium Tin Oxide）を含む導電性の酸化物半導体薄膜を用いても良い。
第２導電部８０は、第２領域Ｒ０２と電気的に接続される。この例では、第２導電部８０は、第１半導体層５０及び保護膜６０の上に設けられている。第２導電部８０には、第１導電部７０の材料と同じ材料を用いることができる。保護膜６０、第１導電部７０及び第２導電部８０の上にオーバーコート膜を設けても良い。オーバーコート膜は、例えば保護膜である。例えば、オーバーコート膜には保護膜６０と同じ材料を用いることができる。
以上説明したように、トランジスタ等の半導体装置に、実施形態に係る酸化物半導体５５を用いることができる。これにより、半導体装置の耐熱性や特性の安定性を向上させることができる。
図１５は、第２の実施形態に係る別の半導体装置を例示する模式的断面図である。
図１５に表した半導体装置１２０は、図１４に関して説明した第１半導体層５０の代わりに第１半導体層５１を含む。これ以外については、半導体装置１２０には、前述した半導体装置１００と同様の説明を適用できる。第１半導体層５１は、複数の酸化物半導体層を含む。複数の酸化物半導体層は、Ｚ軸方向（第１半導体層５１の下面５１ａから上面５１ｂへ向かう方向）に積層されている。
図１６は、第２の実施形態に係る半導体装置の第１半導体層を例示する模式的断面図である。
例えば、第１半導体層５１は、第１層５１Ｗ１と、第２層５１Ｗ２と、を含む。第２層５１Ｗ２は、Ｚ軸方向において第１層５１Ｗ１と積層されている。この例では、２つの第１層５１Ｗ１の間に、１つの第２層５１Ｗ２が設けられている。第１層５１Ｗ１のＺ軸方向の厚さは、例えば１０ｎｍ程度であり、第２層５１Ｗ２のＺ軸方向の厚さは、例えば１５ｎｍ程度である。
第１層５１Ｗ１は酸化物半導体５５ａを含み、第２層５１Ｗ２は酸化物半導体５５ｂを含む。酸化物半導体５５ａ及び酸化物半導体５５ｂのそれぞれには、第１の実施形態に係る酸化物半導体５５と同様の説明を適用できる。すなわち、酸化物半導体５５ａ及び酸化物半導体５５ｂのそれぞれは、Ｉｎ、Ｇａ及びＳｉを含む酸化物であり、例えばアモルファス（非晶質）の状態を有する三元系酸化物である。酸化物半導体５５ａ及び酸化物半導体５５ｂのそれぞれにおいて、例えば、０．２＜Ｓｉ／Ｉｎ≦０．５であり、０．２＜Ｓｉ／Ｇａ≦０．５であり、０．０９＜Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）≦０．２であり、０．８≦Ｉｎ／Ｇａ≦２．０である。
例えば、第１層５１Ｗ１（酸化物半導体５５ａ）におけるＳｉの含有率は２０atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．２０）であり、Ｓｉ／Ｉｎは約０．５、Ｓｉ／Ｇａは約０．５である。例えば、第２層５１Ｗ２（酸化物半導体５５ｂ）におけるＳｉの含有率は１１atomic％（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）＝０．１１）であり、Ｓｉ／Ｉｎは約０．２５、Ｓｉ／Ｇａは約０．２５である。
このように、第１半導体層５１においては、Ｓｉの含有率（Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ））が互いに異なる複数の酸化物半導体が積層されている。すなわち、第１層５１Ｗ１（酸化物半導体５５ａ）におけるＳｉの含有率（第１値）は、第２層５１Ｗ２（酸化物半導体５５ｂ）におけるＳｉの含有率（第２値）と異なる。
第２層５１Ｗ２においては、Ｓｉの含有率が低い。第２層５１Ｗ２における抵抗率は、第１層５１Ｗ１における抵抗率に比べて低い。そのため、第１半導体層５１内のキャリア(電子)の多くは、第２層５１Ｗ２内を流れやすい。したがって、絶縁膜４０及び保護膜６０の界面に存在する界面準位（欠陥）の影響を相対的に減少させることができる。本実施形態によれば、半導体装置１２０における電気特性の変動を抑制することができる。
図１７は、第２の実施形態に係る半導体装置の別の第１半導体層を例示する模式的断面図である。
図１７は、図１５に関して説明した第１半導体層５１の別の例を表す。図１７に示した第１半導体層５１は、第１層５１Ｗ３と、第２層５１Ｗ４と、を含む。この例では、４つの第１層５１Ｗ３と、３つの第２層５１Ｗ４と、がＺ軸方向において交互に積層されている。第１層５１Ｗ３及び第２層５１Ｗ４のそれぞれのＺ軸方向に沿った厚さは、例えば５ｎｍ程度である。なお、第１半導体層５１に含まれる複数の層の厚さは、互いに異なっていても良く、例えば合計で１００ｎｍ以下であれば適宜設定することができる。第１半導体層５１に含まれる複数の層の数も、第１半導体層５１の厚さが１００ｎｍ以下であれば、任意である。
例えば、第１層５１Ｗ３、第２層５１Ｗ４は、それぞれ、上述した酸化物半導体５５ａ、酸化物半導体５５ｂを含む。すなわち、第１層５１Ｗ３におけるＳｉの含有率は２０atomic％であり、第２層５１Ｗ４におけるＳｉの含有率は１１atomic％である。
第１層５１Ｗ３と第２層５１Ｗ４では、Ｓｉの含有率が異なる。このため、第１層５１Ｗ３と第２層５１Ｗ４では、酸化物クラスターの構造やバンドギャップが異なる。第１層５１Ｗ３と第２層５１Ｗ４とをＺ軸方向において周期的に積層させた場合は、各々の酸化物半導体層の相互作用が強くなる。したがって、図１７に表した第１半導体層５１を用いた場合においても、半導体装置の耐熱性や特性の安定性を向上させることができる。例えば、耐熱性、キャリア伝導性および抵抗率(キャリア濃度)を同時に制御することができ、特性がより安定した信頼性の高い半導体装置が提供される。
（第３の実施形態）
図１８は、第３の実施形態に係る固体撮像装置を例示する模式的断面図である。
図１８（ａ）に表すように、本実施形態に係る固体撮像装置１５０には、受光部９０と、配線部９１と、が設けられている。固体撮像装置１５０は、例えば、裏面照射型のＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサである。裏面照射型のＣＭＯＳイメージセンサにおいては、配線部９１が設けられた面の反対側から光が入射する。受光部９０の上には、カラーフィルタやマイクロレンズ等の集光素子を設けることができる。
受光部９０は、例えば、シリコン基板等の半導体基板上に形成されたエピタキシャル層である。受光部９０は、ｎ形拡散層９０ｎと、ｐ形領域９０ｐと、を含み、フォトダイオードＰＤが設けられている。配線部９１は、多層配線９２と、層間絶縁層９３と、を有する。多層配線９２は、層間絶縁層９３内に形成される。
フォトダイオードＰＤにおいて光電変換が行われる。つまり、受光部９０に照射された光が電荷に変換されて蓄積される。ｎ形拡散層９０ｎは、光電変換により発生した信号電子を蓄積する。転送トランジスタ９４は、受光部９０及び配線部９１の境界付近に設けられ、ｎ形拡散層９０ｎに蓄積された信号電子を浮遊拡散層ＦＤに移動させる。
トランジスタ群９５は、配線部９１に形成される。トランジスタ群９５は、複数の半導体装置（トランジスタ）を含む。トランジスタ群９５は、例えば、リセットトランジスタ、アンプトランジスタ、及び選択トランジスタ等を有し、信号電子を増幅して多層配線９２に出力する。トランジスタ群９５に含まれる複数の半導体装置の少なくともいずれかには、第２の実施形態に関して説明した半導体装置１００又は１２０を用いることができる。これにより、例えば、高集積化や高性能化及び多機能化が可能となる。固体撮像装置１５０においても、耐熱性や安定性を向上させることができる。
（第４の実施形態）
図１９は、第４の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図１９は、本実施形態に係る半導体記憶装置３０１（不揮発性メモリ）の一部を拡大して表している。
半導体記憶装置３０１は、積層体３２０を含む。積層体３２０は、複数の導電膜３１４及び複数の絶縁膜３１５を含む。導電膜３１４及び絶縁膜３１５がＺ軸方向に沿って積層されている。１枚の導電膜３１４及び１枚の絶縁膜３１５により、単位構造体が構成される。導電膜３１４は例えばポリシリコン等の導電性材料によって形成されており、絶縁膜３１５は例えばシリコン酸化物等の絶縁性材料によって形成されている。各導電膜３１４はＸ軸方向に延びる複数のワード線３１４ａに分断されている。
積層体３２０の一部３２０ａにおいては、Ｚ軸方向に延びるシリコンピラー３１６が設けられており、シリコンピラー３１６は積層体３２０を貫いている。シリコンピラー３１６の周囲にはメモリ部３１７（メモリ膜）が設けられている。従って、メモリ部３１７の一部は、シリコンピラー３１６とワード線３１４ａとの間に配置されている。
メモリ部３１７は電荷を蓄積できる膜である。例えば、メモリ部３１７においては、シリコンピラー３１６側から、トンネル絶縁膜、電荷蓄積膜及びブロック絶縁膜がこの順に積層されている。積層体３２０の一部３２０ａの上には、Ｙ軸方向に延びるビット線３１８が設けられている。シリコンピラー３１６の上端は、プラグ３１９を介してビット線３１８に接続されている。シリコンピラー３１６の下端は、基板（不図示）に接続されている。
積層体３２０の端部３２０ｂの形状は、１枚の導電膜３１４及び１枚の絶縁膜３１５からなる単位構造体毎にテラス３２１が形成された階段状である。
なお、テラス３２１は、単位構造体のＸ軸方向の端部の一部である。テラス３２１は、絶縁層３３０に覆われた単位構造体の側面３２１ｓと、絶縁層３３０に覆われた単位構造体の上面３２１ｕの一部と、を含む。なお、側面とは、Ｘ軸方向に対して交差する面であり、上面とは、Ｚ軸方向に対して交差する面である。１つのテラス３２１は、側面３２１ｓと、側面３２１ｓと連続する上面３２１ｕとを含む。そして、複数のテラス３２１がＺ軸方向に沿って並ぶ。つまり、側面３２１ｓと上面３２１ｕがＺ軸方向に沿って交互に配列されている。
半導体記憶装置３０１は、端部３２０ｂ（テラス３２１）の上に設けられた半導体装置１０１（トランジスタ）を含む。半導体装置１０１は、第１半導体層５０と、第１導電部７０と、第２導電部８０と、第３導電部３０と、絶縁膜４０とを含む。第１半導体層５０は、図１４に関して説明した第１半導体層５０と同様である。半導体装置１０１には、第１半導体層５０の代わりに、上述の第１半導体層５１を用いてもよい。
半導体装置１００の第１半導体層５０は、テラス３２１とＺ軸方向において離間する。第１半導体層５１とテラス３２１との間に絶縁層３３０が設けられる。Ｚ軸方向に延在するコンタクト３２７は、１つの導電膜３１４（ワード線３１４ａ）と電気的に接続されている。コンタクト３２７は、半導体装置１０１の第２導電部８０と電気的に接続されている。第１半導体層５０は、第１導電部７０を介して、配線３２６と電気的に接続されている。配線３２６は、周辺回路に接続される。
このように半導体記憶装置３０１においても、実施形態に係る酸化物半導体を含む半導体装置を用いることができる。これにより、例えば、高集積化が可能となり、チップを小さくすることができる。半導体記憶装置３０１においても、耐熱性や安定性を向上させることができる。
本願明細書において「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層又は膜が挿入されて設けられる場合も含む。本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
なお、本願明細書において、「垂直」は、厳密な垂直だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第１半導体層、第１〜第３導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した酸化物半導体、半導体装置、半導体記憶装置及び固体撮像装置を基にして、当業者が適宜設計変更して実施し得る全ての酸化物半導体、半導体装置、半導体記憶装置及び固体撮像装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、 ２０…下地膜、 ３０…第３導電部、 ５０…第１半導体層、 ５０ａ…第１面、 ５０ｂ…第２面、 ５１…第１半導体層、 ５１Ｗ１…第１層、 ５１Ｗ２…第２層、 ５１Ｗ３…第１層、 ５１Ｗ４…第２層、 ５１ａ…下面、 ５１ｂ…上面、 ５５、５５ａ、５５ｂ…酸化物半導体、 ６０…保護膜、 ７０…第１導電部、 ８０…第２導電部、 ９０…受光部、 ９０ｎ…ｎ形拡散層、 ９０ｐ…ｐ形領域、 ９１…配線部、 ９２…多層配線、 ９３…層間絶縁層、 ９４…転送トランジスタ、 ９５…トランジスタ群、 １００、１０１、１２０…半導体装置、 １５０…固体撮像装置、 ３０１…半導体記憶装置、 ３１４…導電膜、 ３１４ａ…ワード線、 ３１５…絶縁膜、 ３１６…シリコンピラー、 ３１７…メモリ部、 ３１８…ビット線、 ３１９…プラグ、 ３２０…積層体、 ３２０ａ…一部、 ３２０ｂ…端部、 ３２１…テラス、 ３２１ｓ…側面、 ３２１ｕ…上面、 ３２６…配線、 ３２７…コンタクト、 ３３０…絶縁層、 Ｒ０１…第１領域、 Ｒ０２…第２領域、 Ｒ０３…第３領域、 Ｒ１…領域、 ＳＴ…状態、 ＳＴ１…第１状態、 ＳＴ２…第２状態、 Ｗ１〜Ｗ４…厚さ、 θ…角度

Claims (8)

  1. 第１半導体層であって、
    第１領域と、
    第２領域と、
    前記第１領域と前記第２領域との間に設けられた第３領域と、
    を含む第１半導体層と、
    前記第１領域と電気的に接続された第１導電部と、
    前記第２領域と電気的に接続された第２導電部と、
    前記第１領域から前記第２領域へ向かう第１方向と交差する方向において前記第３領域と離間した第３導電部と、
    を備え、
    前記第１半導体層は、インジウム（Ｉｎ）とガリウム（Ｇａ）とシリコン（Ｓｉ）とを含む酸化物半導体を含み、
    前記酸化物半導体におけるＳｉとＩｎの組成比(Ｓｉ／Ｉｎ)は、０．２よりも大きく、前記酸化物半導体におけるＳｉとＧａの組成比(Ｓｉ／Ｇａ)は、０．２よりも大きく、
    前記第１半導体層は、
    第１層と、
    前記交差する方向において前記第１層と積層された第２層と、
    を含み、
    前記第１層におけるＩｎの組成と前記第１層におけるＧａの組成と前記第１層におけるＳｉの組成との総和に対する、前記第１層におけるＳｉの含有率(Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）)は、第１値であり、
    前記第２層におけるＩｎの組成と前記第２層におけるＧａの組成と前記第２層におけるＳｉの組成との総和に対する、前記第２層におけるＳｉの含有率(Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）)は、第２値であり、
    前記第１値は、前記第２値とは異なる、半導体装置。
  2. 前記Ｓｉと前記Ｉｎの組成比(Ｓｉ／Ｉｎ)は、０．５以下であり、前記Ｓｉと前記Ｇａの組成比(Ｓｉ／Ｇａ)は、０．５以下である請求項１記載の半導体装置。
  3. 前記Ｉｎと前記Ｇａの組成比(Ｉｎ／Ｇａ)は、０．８以上２．０以下である請求項１または２に記載の半導体装置。
  4. 前記Ｉｎの組成と前記Ｇａの組成と前記Ｓｉの組成との総和に対する、前記Ｓｉの含有率(Ｓｉ／（Ｉｎ＋Ｇａ＋Ｓｉ）)は、９atomic％よりも大きく、２０atomic％以下である請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記Ｇａの第一配位における平均配位数は、４．３以上であり、前記Ｉｎの第一配位における平均配位数は、５．１以上５．６以下である請求項１〜４のいずれか１つに記載の半導体装置。
  6. Ｉｎ−Ｏ−Ｓｉ結合およびＧａ−Ｏ−Ｓｉ結合の少なくともいずれかを含む請求項１〜５のいずれか１つに記載の半導体装置。
  7. 請求項１〜６のいずれか１つに記載の半導体装置と、
    メモリ部と、
    を備えた半導体記憶装置。
  8. 請求項１〜６のいずれか１つに記載の半導体装置と、
    受光部と、
    を備えた固体撮像装置。
JP2016179805A 2016-09-14 2016-09-14 半導体装置、半導体記憶装置及び固体撮像装置 Active JP6581057B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016179805A JP6581057B2 (ja) 2016-09-14 2016-09-14 半導体装置、半導体記憶装置及び固体撮像装置
US15/697,725 US10446651B2 (en) 2016-09-14 2017-09-07 Oxide semiconductor, semiconductor device, semiconductor memory device, and solid-state imaging device
CN201710803849.6A CN107819030B (zh) 2016-09-14 2017-09-08 氧化物半导体、半导体装置、半导体存储装置及固体摄像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016179805A JP6581057B2 (ja) 2016-09-14 2016-09-14 半導体装置、半導体記憶装置及び固体撮像装置

Publications (2)

Publication Number Publication Date
JP2018046152A JP2018046152A (ja) 2018-03-22
JP6581057B2 true JP6581057B2 (ja) 2019-09-25

Family

ID=61560820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016179805A Active JP6581057B2 (ja) 2016-09-14 2016-09-14 半導体装置、半導体記憶装置及び固体撮像装置

Country Status (3)

Country Link
US (1) US10446651B2 (ja)
JP (1) JP6581057B2 (ja)
CN (1) CN107819030B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902146B (zh) 2018-03-14 2024-04-12 日本化学药品株式会社 用于治疗咳嗽的医药品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP5701539B2 (ja) * 2010-08-25 2015-04-15 富士フイルム株式会社 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
JP5832207B2 (ja) * 2010-09-14 2015-12-16 株式会社半導体エネルギー研究所 入出力装置の駆動方法
KR102368949B1 (ko) * 2010-12-17 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5301021B2 (ja) * 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
WO2014157019A1 (en) * 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015111118A1 (ja) * 2014-01-27 2015-07-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および駆動方法
WO2016099150A1 (ko) * 2014-12-16 2016-06-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
US10192957B2 (en) * 2014-12-16 2019-01-29 Lg Display Co., Ltd. Thin-film transistor array substrate

Also Published As

Publication number Publication date
CN107819030A (zh) 2018-03-20
US20180076292A1 (en) 2018-03-15
CN107819030B (zh) 2021-08-13
US10446651B2 (en) 2019-10-15
JP2018046152A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
KR102466678B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
JP7117466B2 (ja) 撮像装置
KR102322723B1 (ko) 촬상 장치, 촬상 모듈, 전자 기기, 및 촬상 시스템
JP6903099B2 (ja) 撮像装置
JP2019216270A (ja) 撮像装置
US9837549B2 (en) Oxide semiconductor and semiconductor device
KR20170077800A (ko) 촬상 장치 및 전자 기기
JP2008305871A (ja) 半導体装置およびその製造方法
JP2017212711A (ja) 撮像装置および電子機器
JP2016197722A (ja) 撮像装置および電子機器
JP2016072498A (ja) 半導体装置
JP6903413B2 (ja) 撮像装置、モジュール、および電子機器
US20160372604A1 (en) Semiconductor device and method for manufacturing same
WO2015118710A1 (ja) 半導体装置及び撮像装置
JP6581057B2 (ja) 半導体装置、半導体記憶装置及び固体撮像装置
CN109494303A (zh) 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
WO2020104885A1 (ja) 二次電池の異常検知装置、および、半導体装置
US11799010B2 (en) Transistor including electride electrode
WO2019102296A1 (ja) 撮像装置、および電子機器
US20220310654A1 (en) Method of manufacturing semiconductor device
WO2021181192A1 (ja) 半導体装置、及び電子機器
KR20210107000A (ko) 반도체 장치, 그리고 전자 기기 및 인공위성
US20230197512A1 (en) Interconnect line structures with metal chalcogenide cap materials
US20220020683A1 (en) Semiconductor device
US20220320330A1 (en) Matching circuit, semiconductor device, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190829

R151 Written notification of patent or utility model registration

Ref document number: 6581057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151