TW201401523A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201401523A
TW201401523A TW102115962A TW102115962A TW201401523A TW 201401523 A TW201401523 A TW 201401523A TW 102115962 A TW102115962 A TW 102115962A TW 102115962 A TW102115962 A TW 102115962A TW 201401523 A TW201401523 A TW 201401523A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
substrate
electrode
region
Prior art date
Application number
TW102115962A
Other languages
English (en)
Inventor
Kazuatsu ITO
Tadayoshi Miyamoto
Yasuyuki Ogawa
Seiichi Uchida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201401523A publication Critical patent/TW201401523A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明之TFT基板(100A)包含：氧化物層，其係包含半導體區域(5)及導體區域(7)之氧化物層(15)，且半導體區域之至少一部分隔著第1絕緣層(4)與閘極電極(3a)重疊；保護層(8)，其覆蓋半導體區域之通道區域；及透明電極(9)，其以自基板(2)之法線方向觀察時，與導體區域之至少一部分重疊之方式形成。氧化物層之端部之至少一部分係以保護層覆蓋。

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體而形成之半導體裝置及其製造方法，尤其是關於液晶顯示裝置或有機EL(Electro Luminescence，電致發光)顯示裝置之主動矩陣基板及其製造方法。於此，半導體裝置包含主動矩陣基板或具備其之顯示裝置。
用於液晶顯示裝置等之主動矩陣基板，針對每一像素而具備薄膜電晶體(Thin Film Transistor；以下稱為「TFT」)等開關元件。具備TFT作為開關元件之主動矩陣基板稱為TFT基板。
作為TFT，自先前以來廣泛使用將非晶矽膜作為活性層之TFT(以下稱為「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下稱為「多晶矽TFT」)。
近年，作為TFT之活性層之材料，提出有使用氧化物半導體代替非晶矽或多晶矽。將此種TFT稱作「氧化物半導體TFT」。氧化物半導體較非晶矽具有更高移動度。因此，氧化物半導體TFT相較於非晶矽TFT可更高速地動作。又，氧化物半導體膜相較於多晶矽膜可以更簡便之製程形成。
專利文獻1中，揭示有具備氧化物半導體TFT之TFT基板之製造方法。根據專利文獻1中記載之製造方法，藉由使氧化物半導體膜之一 部分低電阻化來形成像素電極，而可削減TFT基板之製造步驟數。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-91279號公報
本發明者研究後得知：若欲抑制步驟數或製造成本而製造專利文獻1中揭示之TFT基板，則TFT基板之各配線構造會成為易於產生漏電流之構造，其結果，存在良率降低之可能性。
因此，本發明鑒於上述問題，其目的在於提供一種可抑制良率之降低，並且可以簡便之製程製造之半導體裝置及半導體裝置之製造方法。
本發明之實施形態中之半導體裝置包含：基板；閘極電極，其形成於上述基板上；第1絕緣層，其形成於上述閘極電極上；氧化物層，其係形成於上述第1絕緣層上、且包含半導體區域及導體區域者，且上述半導體區域之至少一部分隔著上述第1絕緣層與上述閘極電極重疊；源極電極及汲極電極，其等與上述半導體區域電性連接；源極配線，其與上述源極電極電性連接；保護層，其係覆蓋上述半導體區域之通道區域、且不覆蓋上述導體區域之至少一部分者，覆蓋上述氧化物層之端部之至少一部分；及透明電極，其以自上述基板之法線方向觀察時，與上述導體區域之至少一部分重疊之方式形成。
於一實施形態中，上述汲極電極係與上述導體區域之上表面之一部分接觸。
於一實施形態中，上述之半導體裝置進而包含形成於上述保護層上之層間絕緣層，上述透明電極形成於上述層間絕緣層上，上述導 體區域之至少一部分隔著上述層間絕緣層與上述透明電極重疊。
於一實施形態中，上述第1絕緣層形成於上述透明電極上，上述導體區域之至少一部分隔著上述第1絕緣層與上述透明電極重疊。
於一實施形態中，上述半導體裝置進而包含第2絕緣層，上述第2絕緣層形成於上述閘極電極上，上述透明電極形成於上述第2絕緣層上。
於一實施形態中，上述之半導體裝置進而包含第2絕緣層，上述第2絕緣層形成於上述透明電極上，上述閘極電極形成於上述第2絕緣層上。
本發明之另一實施形態之半導體裝置包含：基板；閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物層，其係形成於上述閘極絕緣層上、且包含半導體區域及導體區域者，且上述半導體區域之至少一部分隔著上述閘極絕緣層與上述閘極電極重疊；源極電極及汲極電極，其等與上述半導體區域電性連接；源極配線，其與上述源極電極電性連接；層間絕緣層，其形成於包含上述源極電極、上述汲極電極及上述源極配線之源極配線層上；及透明電極，其以自上述基板之法線方向觀察時，隔著上述層間絕緣層與上述導體區域之至少一部分重疊之方式形成；且上述透明電極具有自上述基板之法線方向觀察時，與上述源極配線層重疊之開口部。
於一實施形態中，上述之半導體裝置進而包含保護層，該保護層與上述半導體區域之通道區域接觸，且覆蓋上述源極配線層之至少一部分，上述開口部自上述基板之法線方向觀察時，與上述源極配線層中未被上述保護層覆蓋之部分重疊。
於一實施形態中，上述之半導體裝置進而包含還原絕緣層，該還原絕緣層具有使上述半導體區域中包含之氧化物半導體還原之性質，上述還原絕緣層與上述導體區域接觸，且不與上述半導體區域接 觸，上述還原絕緣層覆蓋上述源極配線層之至少一部分，上述開口部自上述基板之法線方向觀察時，與上述源極配線層中未被上述還原絕緣層覆蓋之部分重疊。
於一實施形態中，上述氧化物層包含In、Ga及Zn。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，準備基板；步驟(b)，於上述基板上形成閘極電極；步驟(c)，於上述閘極電極上形成第1絕緣層；步驟(d)，於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其包含步驟(e1)及步驟(e2)，該步驟(e1)係藉由於上述氧化物半導體膜上形成導電膜，且自1片光罩將上述氧化物半導體膜及上述導電膜圖案化，而形成氧化物半導體層以及包含源極電極、汲極電極及源極配線之源極配線層，該步驟(e2)係於形成覆蓋上述氧化物半導體層之通道區域、及上述氧化物半導體層之端部之至少一部分之保護層之後，進行使上述氧化物半導體層之一部分低電阻化之低電阻化處理而形成導體區域，上述氧化物半導體層中未低電阻化之部分成為半導體區域；及步驟(f)，形成自上述基板之法線方向觀察時，與上述導體區域之至少一部分重疊之透明電極。
於一實施形態中，上述步驟(f)係於上述步驟(e)之後進行。
於一實施形態中，上述步驟(f)係於上述步驟(a)與上述步驟(b)之間進行。
於一實施形態中，上述步驟(f)係於上述步驟(c)與上述步驟(d)之間進行。
本發明之又一實施形態之半導體裝置之製造方法包含：步驟(a)，準備基板；步驟(b)，於上述基板上形成閘極電極；步驟(c)，於上述閘極電極上形成閘極絕緣層；步驟(d)，於上述閘極絕緣層上形成氧化物半導體膜；步驟(e)，藉由於上述氧化物半導體膜上形成導電膜，且自1片光罩將上述氧化物半導體膜及上述導電膜圖案化，而 形成氧化物半導體層以及包含源極電極、汲極電極及源極配線之源極配線層；步驟(f)，進行使上述氧化物半導體層之一部分低電阻化之低電阻化處理而形成導體區域，上述氧化物半導體層中未低電阻化之部分成為半導體區域；步驟(g)，於上述導體區域上形成層間絕緣層；及步驟(h)，係形成自上述基板之法線方向觀察時，隔著上述層間絕緣層與上述導體區域之至少一部分重疊之透明電極之步驟，且於上述透明電極上形成有自上述基板之法線方向觀察時，與上述源極配線層重疊之開口部。
於一實施形態中，上述之半導體裝置之製造方法係於上述步驟(e)與上述步驟(f)之間包含步驟(i)，該步驟(i)係形成與上述半導體區域之通道區域接觸，且覆蓋上述源極配線層之至少一部分之保護層，上述開口部以自上述基板之法線方向觀察時，與上述源極配線層中未被上述保護層覆蓋之部分重疊之方式形成。
於一實施形態中，上述步驟(f)包含步驟(f1)，該步驟(f1)係形成具有使上述半導體區域中包含之氧化物半導體還原之性質的還原絕緣層，上述還原絕緣層以覆蓋上述源極配線層之至少一部分之方式形成，上述低電阻化處理係藉由上述還原絕緣層進行，上述開口部以自上述基板之法線方向觀察時，與上述源極配線層中未被上述還原絕緣層覆蓋之部分重疊之方式形成。
根據本發明之實施形態，提供一種可抑制良率之降低，並且可以簡便之製程製造之半導體裝置及半導體裝置之製造方法。
2‧‧‧基板
3‧‧‧閘極配線
3a‧‧‧閘極電極
4‧‧‧閘極絕緣層
4a‧‧‧閘極絕緣層
4b‧‧‧閘極絕緣層
4x‧‧‧絕緣層
5‧‧‧半導體區域
6‧‧‧源極配線
6d‧‧‧汲極電極
6(n)‧‧‧源極配線
6(n+1)‧‧‧源極配線
6s‧‧‧源極電極
7‧‧‧導體區域
8‧‧‧保護層
9‧‧‧透明電極
9v、15v‧‧‧開口部
11‧‧‧層間絕緣層
15、15'‧‧‧氧化物層
19‧‧‧狹縫
27‧‧‧對向電極
31‧‧‧還原絕緣層
50‧‧‧液晶層
100A‧‧‧半導體裝置(TFT基板)
100B(1)‧‧‧TFT基板
100B(2)‧‧‧TFT基板
100C‧‧‧TFT基板
200‧‧‧對向基板
500‧‧‧液晶顯示裝置
600‧‧‧液晶顯示裝置
700‧‧‧液晶顯示裝置
900‧‧‧TFT基板
圖1(a)係本發明之實施形態之TFT基板100A之模式性之平面圖，(b)係沿圖1(a)之A-A'線之模式性之剖面圖，(c)係沿圖1(a)之B-B'線之模式性之剖面圖。
圖2係比較例之TFT基板900之模式性之剖面圖。
圖3係具備TFT基板100A之液晶顯示裝置500之模式性之剖面圖。
圖4(a)~(c)分別係說明本發明之實施形態之TFT基板100A之製造步驟之模式性之平面圖。
圖5(a)~(d)分別係說明TFT基板100A之製造步驟之模式性之剖面圖。
圖6(a)及(b)分別係說明TFT基板100A之製造步驟之模式性之剖面圖。
圖7係本發明之其他實施形態之TFT基板100B(1)之模式性之剖面圖。
圖8(a)係具備TFT基板100B(1)之液晶顯示裝置600之模式性之剖面圖，(b)係具備TFT基板100B(1)之液晶顯示裝置700之模式性之剖面圖。
圖9(a)~(e)分別係用以說明本發明之另一實施形態之TFT基板100B(1)之製造方法之模式性之剖面圖。
圖10係本發明之又一實施形態之TFT基板100B(2)之模式性之剖面圖。
圖11(a)~(c)分別係用以說明本發明之又一實施形態之TFT基板100B(2)之製造方法之模式性之剖面圖。
圖12係本發明之又一實施形態之TFT基板100C之模式性之剖面圖。
圖13(a)~(c)分別係用以說明本發明之又一實施形態之TFT基板100C之製造方法之模式性之剖面圖。
以下，參照圖式說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置具備薄膜電晶體(氧化物半導體TFT)，該薄膜電晶 體具有包含氧化物半導體之活性層。再者，本實施形態之半導體裝置具備氧化物半導體TFT即可，廣義上包含主動矩陣基板、各種顯示裝置、電子機器等。
於此，以用於液晶顯示裝置之氧化物半導體TFT為例進行說明。再者，由於以下說明之TFT基板與國際專利申請案PCT/JP2013/051422、國際專利申請案PCT/JP2013/051415、國際專利申請案PCT/JP2013/051417揭示之TFT基板存在共用之部分，為了參考，將國際專利申請案PCT/JP2013/051422、國際專利申請案PCT/JP2013/051415、國際專利申請案PCT/JP2013/051417之揭示內容全部援用於本案之說明書中。
圖1(a)係本實施形態之TFT基板100A之模式性之平面圖。圖1(b)係沿圖1(a)之A-A'線之TFT基板100A之模式性之剖面圖。圖1(c)係沿圖1(a)之B-B'線之TFT基板100A之模式性之剖面圖。
如圖1(a)及圖1(b)所示，TFT基板100A包含：基板2；閘極電極3a，其形成於基板2上；及絕緣層(閘極絕緣層)4，其形成於閘極電極3a上。進而，TFT基板100A具有氧化物層15，該氧化物層15係形成於絕緣層4上、且包含半導體區域5及導體區域7之氧化物層(亦存在稱作氧化物半導體層之情形)15，且半導體區域5之至少一部分隔著絕緣層4與閘極電極3a重疊。進而，TFT基板100A包含：源極電極6s及汲極電極6d，其等與半導體區域5電性連接；源極配線6，其與源極電極6s電性連接；保護層8，其覆蓋半導體區域5之通道區域、且不覆蓋導體區域7之至少一部分；透明電極9，其以自基板2之法線方向觀察時，與導體區域7之至少一部分重疊之方式形成。氧化物層15之端部之至少一部分以保護層8覆蓋。再者，本案之說明書中，存在將包含與源極電極6s相同之導電膜之電極或配線作為源極配線層之情形。源極配線層包含例如源極電極6s、汲極電極6d及源極配線6。又，亦存在保 護層8以至少覆蓋源極配線層之一部分之方式形成之情形。
氧化物層15包含半導體區域5、及導體區域7。導體區域7係電阻較半導體區域5小之區域(例如電阻為100kΩ/sq以下，較理想為10kΩ/sq以下)。雖亦取決於用於使之低電阻化之處理方法，但例如導體區域7亦可以相較於半導體區域5更高之濃度含有雜質(例如硼)。半導體區域5以隔著閘極絕緣層4與閘極電極3a重疊之方式配置，作為TFT之活性層發揮功能。導體區域7以與半導體區域5接觸之方式配置，可作為透明電極(例如像素電極)發揮功能。
本實施形態中，於保護層8上形成有層間絕緣層11，透明電極9形成於層間絕緣層11上，導體區域7之至少一部分隔著層間絕緣層11與透明電極9重疊。進而，透明電極9具有自基板2之法線方向觀察時，與源極配線層(例如汲極電極6d)重疊之開口部9v。開口部9v自基板2之法線方向觀察時，較佳為與源極配線層(例如汲極電極6d)中未被保護層8覆蓋之部分重疊。若以此方式形成開口部9v，則於透明電極9與源極配線層(例如汲極電極6d)之間不易產生漏電流。再者，開口部9v由於對準偏差或蝕刻條件等，亦存在與保護層8重疊之情形。進而，透明電極9之一部分自基板2之法線方向觀察時，不與源極配線層(例如汲極電極6d)及保護層8重疊亦可。藉此，可擴大輔助電容。
又，根據本實施形態，使氧化物層15部分性地低電阻化，而形成例如成為像素電極之導體區域7，可自作為半導體而殘留之部分形成成為TFT之活性層之半導體區域5，故可使製造製程變得簡便。
如圖1(a)所示，源極配線6於與基板2之行方向平行之方向上延伸設置有複數個。於像素內在氧化物層15之周邊形成有開口部15v。開口部15v之一部分形成於源極配線6(n)附近及鄰接之像素之源極配線6(n+1)附近。再者，氧化物層15位於源極配線6(n)與源極配線6(n+1)之間。氧化物層15之端部中位於源極配線6(n)側之部分之延伸設置 方向，與源極配線6(n)之延伸設置方向大致平行。氧化物層15之端部中位於源極配線6(n+1)側之部分之延伸設置方向，與源極配線6(n+1)之延伸設置方向大致平行。
如圖1(b)及圖1(c)所示，若以絕緣層(例如保護層8)覆蓋氧化物層15之端部中之源極配線6(n)或/及6(n+1)側之端部，則例如可防止自源極配線6(n)或/及6(n+1)向導體區域7之漏電流。如圖1(b)及圖1(c)所示，較佳為以絕緣層覆蓋氧化物層15之端部中位於源極配線6(n)側及源極配線6(n+1)側之所有部分。又，較佳為以絕緣層覆蓋開口部15v之全部。
又，如圖1(b)及圖1(c)所示，覆蓋開口部15v之絕緣層較佳為例如保護層8。參照圖2說明其理由。
圖2係比較例之TFT基板900之模式性之剖面圖。再者，TFT基板900中，對與TFT基板100A共用之構成要素附上相同之參照符號，以避免說明之重複。
TFT基板900於如下兩點與TFT基板100A不同，即：以層間絕緣層11覆蓋開口部15v，而未以保護層8覆蓋；以及透明電極9不具有上述之開口部9v。
如圖2所示，若以層間絕緣層11覆蓋開口部15v，則開口部15v之形狀反映於層間絕緣層11之形狀中，且層間絕緣層11之形狀反映於形成於層間絕緣層11上之透明電極9之形狀中。因此，透明電極9與源極配線6之間之距離變小，於此間流通漏電流而成為導致不良之原因。
因此，覆蓋開口部15v之絕緣層，較佳為以透明電極9與源極配線6之間的距離不變小之絕緣層覆蓋，如本實施形態，較佳為以透明電極9與源極配線6之距離不易變小之保護層8覆蓋。又，若以保護層8覆蓋開口部15v，並覆蓋源極配線6之至少一部分，則源極配線6與透明電極9之距離變大，故於此間不易產生漏電流。
又，TFT基板900中，由於透明電極9不具有上述之開口部9v，故存在透明電極9之一部分與汲極電極6d之間的距離較小之部分(圖2之以鏈線包圍之部分)，於該部分易於產生漏電流。
TFT基板100A中，於透明電極9中之與汲極電極6d之間的距離變小之部分形成開口部9v。因此，透明電極9與汲極電極6d之間不易產生漏電流。
本實施形態中，源極電極6s及汲極電極6d，係以與半導體區域(活性層)5之上表面接觸之方式設置。於使用導體區域7作為像素電極之情形時，汲極電極6d與導體區域7電性連接。於該情形時，汲極電極6d之一部分，較佳為與導體區域7之上表面之一部分接觸。若採用該構造，則可使導體區域7形成至汲極電極6d之大致端部，故TFT基板100A相較於專利文獻1中記載之TFT基板可具有更高之開口率。
其次，詳細說明TFT基板100A之各構成要素。
基板2典型的是透明基板，例如為玻璃基板。除玻璃基板之外，亦可使用塑膠基板。塑膠基板包含包含熱硬化性樹脂或熱塑性樹脂之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可列舉聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、丙烯酸系樹脂、聚醯亞胺樹脂。又，於用於反射型液晶顯示裝置之情形時，亦可使用矽基板作為基板2。
閘極電極3a與閘極配線3電性連接。閘極電極3a及閘極配線3，具有例如上層為W(鎢)層、下層為TaN(氮化鉭)層之積層構造。此外，閘極電極3a及閘極配線3可具有包含Mo(鉬)/Al(鋁)/Mo之積層構造，亦可具有單層構造、2層構造、4層以上之積層構造。進而，閘極電極3a亦可包含選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo以及W之元素，或者以該等元素作為成分之合金或金屬氮化物等。閘極電極3a及 閘極配線3之厚度約為50nm以上且600nm以下(本實施形態中，閘極電極3a及閘極配線3之厚度為約420nm)。
作為閘極絕緣層4，可使用例如包含SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)之單層或積層。閘極絕緣層4之厚度，例如約50nm以上且600nm以下。再者，為防止來自基板2之雜質等之擴散，較佳為絕緣層4a包含SiNx、或者SiNxOy(氮氧化矽，x>y)。絕緣層4b自防止半導體區域5之半導體特性之劣化之觀點考慮，較佳為包含SiO2或者SiOxNy(氮氧化矽，x>y)。進而，為於低溫下形成閘極漏電流少之緻密之閘極絕緣層4，使用Ar(氬)等稀有氣體形成閘極絕緣層4即可。
氧化物層15係以1：1：1之比例包含In(銦)、Ga(鎵)及Zn(鋅)之In-Ga-Zn-O系膜。In、G及Zn之比例可酌情選擇。
亦可使用其他氧化物膜，例如Zn-O系(ZnO)膜、In-Zn-O系(IZO(註冊商標))膜、Zn-Ti-O系(ZTO)膜、Cd-Ge-O系膜、Cd-Pb-O系膜、CdO(氧化鉻)、Mg-Zn-O系膜等代替In-Ga-Zn-O系膜。進而，作為氧化物層15，可使用1族元素、13族元素、14族元素、15族元素及17族元素等中之一種，或添加有複數種雜質元素之ZnO之非晶質(非晶)狀態、多晶狀態或非晶質狀態與多晶狀態混在之微晶狀態者，或未添加任何雜質元素者。作為氧化物層15，較佳為使用非晶氧化物膜。其原因在於，可於低溫下製造，且可實現較高之移動度。氧化物層15之厚度例如為約30nm以上且100nm以下(例如約為50nm)。
本實施形態中之氧化物層15具有作為半導體發揮功能之高電阻部分、及電阻較高電阻部分低之低電阻部分。圖1所示之例中，高電阻部分包含半導體區域5，低電阻部分包含導體區域7。此種氧化物層15可藉由使氧化物半導體膜之一部分低電阻化而形成。雖亦取決於低 電阻化之方法，但低電阻部分存在以相較於高電阻部分更高之濃度包含p型雜質(例如B(硼))或n型雜質(例如P(磷))之情形。低電阻部分之電阻例如為100kΩ/sq以下，較理想為10kΩ/sq以下。
源極配線層(於此，包含源極電極6s、汲極電極6d及源極配線6)，亦可具有包含Ti/Al/Ti之積層構造。或者，源極配線層可具有包含Mo/Al/Mo之積層構造，亦可具有單層構造、2層構造或4層以上之積層構造。進而，亦可包含選自Al、Cr、Ta、Ti、Mo及W之元素、或者以該等元素作為成分之合金或金屬氮化物等。源極配線層之厚度，例如為50nm以上且600nm以下(例如約350nm)。
TFT基板100A例如用於液晶顯示裝置500。
圖3係具備本發明之本實施形態之TFT基板100A之液晶顯示裝置500之模式性之剖面圖。
如圖3所示，TFT基板100A例如用於FFS(Fringe Field Switching，邊界電場切換)模式之液晶顯示裝置500。此時，將下層之導體區域7用作像素電極(被供給顯示信號電壓)，將上層之透明電極9用作共用電極(被供給共用電壓或對向電壓)。於透明電極9設置有至少1個以上之狹縫。如此構造之FFS模式之液晶顯示裝置500，例如揭示於日本專利特開2011-53443號公報。為作為參考，日本專利特開2011-53443號公報之揭示內容全部援用於本說明書中。
液晶顯示裝置500具有TFT基板100A及對向基板200、以及形成於TFT基板100A與對向基板200之間之液晶層50。液晶顯示裝置500中，於對向基板200之液晶層50側，不具備可包含透明電極(例如ITO)等之對向電極。藉由利用形成於TFT基板100A之導體區域(像素電極)7與透明電極(共用電極)9生成之橫向之電場，控制液晶層50中之液晶分子之配向而進行顯示。
其次，對本發明之實施形態之半導體裝置100A之製造方法之一 例說明。
本發明之實施形態之半導體裝置(TFT基板)100A之製造方法包含：步驟(a)，準備基板2；步驟(b)，於基板2上形成閘極電極3a；步驟(c)，於閘極電極3a上形成絕緣層(閘極絕緣層)4；及步驟(d)，於絕緣層4上形成氧化物半導體膜。進而，TFT基板100A之製造方法包含步驟(e)，該步驟(e)包含：步驟(e1)，藉由於氧化物半導體膜上形成導電膜，且自1片光罩將氧化物半導體膜及導電膜圖案化，而形成氧化物半導體層15以及包含源極電極6s、汲極電極6d及源極配線6之源極配線層；及步驟(e2)，於形成保護氧化物半導體層15之通道區域、及氧化物半導體層15之端部之至少一部分之保護層8之後，進行使氧化物半導體層15之一部分低電阻化之低電阻化處理而形成導體區域7，氧化物半導體層15中未低電阻化之部分成為半導體區域5。進而，TFT基板100A之製造方法包含步驟(f)：形成自基板2之法線方向觀察時，與導體區域7之至少一部分重疊之透明電極9。
步驟(f)亦可於步驟(e)之後進行。
步驟(f)亦可於步驟(a)與步驟(b)之間進行。
步驟(f)亦可於步驟(c)與步驟(d)之間進行。
進而，本發明之其他實施形態之TFT基板100A之製造方法包含：步驟(a)，準備基板2；步驟(b)，於基板2上形成閘極電極3a；步驟(c)，於閘極電極3a上形成絕緣層(閘極絕緣層)4；及步驟(d)，於絕緣層4上形成氧化物半導體膜。TFT基板100A之製造方法進而包含步驟(e)：藉由於氧化物半導體膜上形成導電膜，且自1片光罩將氧化物半導體膜及導電膜圖案化，而形成氧化物半導體層15以及包含源極電極6s、汲極電極6d及源極配線6之源極配線層。TFT基板100A之製造方法進而包含步驟(f)：進行使氧化物半導體層15之一部分低電阻化之低電阻化處理而形成導體區域7，氧化物半導體層15中未低電阻化之部 分成為半導體區域5；及步驟(g)，於導體區域7上形成層間絕緣層11。TFT基板100A之製造方法進而包含步驟(h)：係形成自基板2之法線方向觀察時，隔著層間絕緣層11與導體區域7之至少一部分重疊之透明電極9之步驟，於透明電極9上形成有自基板2之法線方向觀察時，與源極配線層重疊之開口部9v。
TFT基板100A之製造方法較佳為：於步驟(e)與步驟(f)之間包含步驟(i)：形成與半導體區域5之通道區域接觸，且覆蓋源極配線層之至少一部分之保護層8；且開口部9v以自基板2之法線方向觀察時，與源極配線層中未被保護層8覆蓋之部分重疊之方式形成。
步驟(f)較佳為包含步驟(f1)：形成具有使半導體區域5中包含之氧化物半導體還原之性質的還原絕緣層31；且還原絕緣層31係以覆蓋源極配線層之至少一部分之方式形成。低電阻化處理係藉由還原絕緣層31進行，開口部9v較佳為以自基板2之法線方向觀察時，與源極配線層中未被還原絕緣層31覆蓋之部分重疊之方式形成。
根據本實施形態，可製造使製造製程變得簡便，並且亦不易產生漏電流之基板100A。
其次，參照圖4~圖6說明TFT基板100A之製造方法之一例。
圖4(a)~圖4(c)係用以說明TFT基板100A之製造方法之一例之模式性之平面圖。圖5(a)~圖5(d)、圖6(a)及圖6(b)係用以說明TFT基板100A之製造方法之一例之模式性之剖面圖。再者，圖5(c)係沿圖4(a)之A-A'線之模式性之剖面圖，圖6(a)係沿圖4(b)之A-A'線之模式性之剖面圖。
首先，如圖5(a)所示，於基板2上形成閘極電極3a及閘極配線3。作為基板2，可使用例如玻璃基板等透明絕緣性之基板。閘極電極3a及閘極配線3係可藉由在以濺鍍法於基板2上形成導電膜之後，利用光微影法進行導電膜之圖案化而形成。於此，作為導電膜，使用自基板 3側依序具有TaN膜(厚度：約50nm)及W膜(厚度：約370nm)之2層構造之積層膜。再者，作為導電膜，亦可使用例如Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含該等之積層膜、合金膜或該等之氮化金屬膜等。
繼而，如圖5(b)所示，藉由CVD(Chemical Vapor deposition，化學氣相沈積)法，以覆蓋閘極電極3a及閘極配線3之方式形成閘極絕緣層4。
閘極絕緣層4例如可包含SiO2、SiNx、SiOxNy(氮氧化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3或者Ta2O5。於此，形成具有將SiNx膜(厚度：約325nm)作為下層(下層之閘極絕緣層4a)、將SiO2膜(厚度：約50nm)作為上層(上層之閘極絕緣層4b)之積層構造之閘極絕緣層4。
繼而，於閘極絕緣層4上，以例如濺鍍法形成未圖示之氧化物半導體膜。於此，使用In-Ga-Zn-O系膜作為氧化物半導體膜。氧化物半導體膜之厚度為約50nm。
繼而，於氧化物半導體膜上，以例如濺鍍法形成未圖示之導電膜。於此，使用例如具有Ti/Al/Ti之積層構造之導電膜作為導電膜。下層之Ti層之厚度為約50nm，Al層之厚度為約200nm，上層之Ti層之厚度為約100nm。
繼而，如圖4(a)及圖5(c)所示，使用1片光罩(半色調光罩)，藉由半色調曝光法而於導電膜上形成厚度不同之抗蝕劑膜之後，藉由乾式蝕刻或灰化等而自氧化物半導體膜形成氧化物半導體層15，自導電膜形成源極電極6s、汲極電極6d及源極配線6。如此，可自一片光罩形成氧化物半導體層15或源極電極6s、汲極電極6d及源極配線6，故製造成本得以削減。
又，於像素內在氧化物層15之周邊形成有開口部15v，開口部 15v之一部分形成於源極配線6附近。藉由開口部15v，而分離為占大致全部像素之氧化物半導體層15、及位於源極配線6之下方之氧化物半導體層15'。
繼而，如圖5(d)所示，藉由例如CVD法及光微影法，以覆蓋氧化物半導體層15之通道區域之方式形成保護層8。此時，開口部15v亦被保護層8覆蓋，氧化物半導體層15之源極配線6側之端部被保護層8覆蓋。又，氧化物半導體層15之大致外緣有時被保護層8覆蓋。進而，亦存在源極配線層之至少一部分亦被保護層8覆蓋，氧化物半導體層15'之端部亦被保護層8覆蓋之情形。保護層8例如包含絕緣氧化物(例如SiO2)，其厚度為約100nm。又，較佳為自基板2之法線方向觀察時，保護層8之端部與汲極電極6d重疊。藉此，於其後之步驟中，可使氧化物半導體層15中甚至位於汲極電極6d之端部附近之部分低電阻化，形成導體區域(透明電極)7。
其後，如圖6(a)及圖4(b)所示，對氧化物半導體層15之一部分實施低電阻化處理而形成導體區域7。具體而言，使氧化物半導體層15中未被源極電極6s、汲極電極6d、源極配線6及保護層8中之任一者覆蓋之部分低電阻化，而成為導體區域7。氧化物半導體層15中未低電阻化之部分殘留為半導體區域5。實施低電阻化處理之部分(低電阻部分)之電阻，較未實施低電阻化處理之部分(高電阻部分)之電阻小。
作為低電阻化處理，可列舉例如電漿處理、或者p型雜質或n型雜質之摻雜等。於在欲低電阻化之區域中摻雜p型雜質或n型雜質之情形時，導體區域7之雜質之濃度相較於半導體區域5之雜質之濃度變大。
藉由雜質之擴散等，氧化物半導體層15中位於汲極電極6d之端部下方之部分有時亦低電阻化而成為導體區域7一部分。於此情形時，導體區域7與汲極電極6d直接接觸。
作為低電阻化處理，亦可進行除上述以外之處理方法，例如進行使用CVD裝置之氫電漿處理、使用蝕刻裝置之氬電漿處理、於還原氣體環境下之退火處理等。
其後，如圖6(b)所示，於保護層8上形成層間絕緣層(鈍化層、介電層)11。於此，沈積SiO2膜(厚度：例如200nm)作為層間絕緣層11。於此例中，層間絕緣層11以與導體區域7接觸之方式形成。
根據採用之顯示模式，可視需要而如圖1(b)及圖4(c)所示，於層間絕緣層11上形成透明導電膜(厚度：例如100nm)，並將其圖案化，藉此形成透明電極9。作為透明導電膜，可使用例如ITO(Indium Tin Oxide，氧化銦錫)、IZO膜等。透明電極9中形成有開口部9v，開口部9v以與源極配線層(例如汲極電極6d)重疊之方式形成。又，開口部9v以與例如汲極電極6d中未被保護層8覆蓋之部分重疊之方式形成。再者，如圖4(c)所示之例中，為將TFT基板100A用於FFS模式之液晶顯示裝置500，於透明電極9形成有至少1個以上之狹縫19。
根據上述方法，可製造抑制製造步驟數或光罩片數、並且不易產生漏電流之TFT基板100A。
其次，參照圖7說明本發明之另一實施形態之TFT基板100B(1)。再者，對與TFT基板100A共用之構成要素附上相同之參照符號，以避免說明之重複。
圖7係TFT基板100B(1)之模式性之剖面圖，且與圖1(b)對應。
TFT基板100B(1)於如下點與TFT基板100A不同，即：於基板2上形成有透明電極9，於透明電極9上形成有絕緣層4x，於絕緣層4x上形成有閘極電極3a，且於透明電極9未形成有上述開口部9v。
絕緣層4x可包含形成上述之閘極絕緣層4之絕緣膜。絕緣層4x之厚度例如為約100nm。
其次，參照圖8說明具備TFT基板100B(1)之液晶顯示裝置600及 700。
圖8(a)係液晶顯示裝置600之模式性之剖面圖，圖8(b)係液晶顯示裝置700之模式性之剖面圖。
TFT基板100B(1)中，透明電極(共用電極)9位於相較於導體區域(像素電極)7而更靠基板2側。藉此，TFT基板100B(1)不僅可用於上述之FFS模式之液晶顯示裝置500，亦可用於各種液晶模式之液晶顯示裝置。
例如，可將TFT基板100B(1)用於如圖8(a)所示之縱向電場模式之液晶顯示裝置600中，該液晶顯示裝置600係於對向基板200之液晶層側設置對向電極27，藉由利用對向電極27與導體區域7生成之縱向電場，控制液晶層50之液晶分子之配向而進行顯示。於此情形時，亦可不於導體區域7設置狹縫。
進而，可將TFT基板100B(1)用於如圖8(b)所示之縱橫電場模式之液晶顯示裝置700，該液晶顯示裝置700係於對向基板200之液晶層50側設置對向電極27，於導體區域7設置狹縫，藉由利用導體區域7與透明電極9生成之橫電場、以及利用導體區域7與對向電極27生成之縱向電場，控制液晶層50之液晶分子之配向而進行顯示。該液晶顯示裝置700記載於例如國際公開第2012/053415號中。
根據以上，TFT基板100B(1)相較於像素電極位於較共用電極更靠基板側之TFT基板，對各種液晶顯示模式具有更高之適用性。
其次，參照圖9說明TFT基板100B(1)之製造方法之一例。圖9(a)~圖9(e)係用以說明TFT基板100B(1)之製造方法之模式性之剖面圖。
首先，如圖9(a)所示，於基板2上以上述方法形成透明電極9。
其次，如圖9(b)所示，於透明電極9上藉由CVD法等形成絕緣層4x。絕緣層4x例如包含SiNx。絕緣層4x之厚度為約100nm。
其次，如圖9(c)所示，於絕緣層4x上以上述之方法形成閘極電極 3a等。再者，自基板2之法線方向觀察時，閘極電極3a與透明電極9不重疊。
其次，如圖9(d)所示，以上述之方法，以覆蓋閘極電極3a之方式形成閘極絕緣層(下層之閘極絕緣層4a及上層之閘極絕緣層4b)4。
繼而，如上所述般形成氧化物半導體膜與導電膜。其後，如上所述，藉由使用1片光罩(半色調光罩)之半色調曝光法、乾式蝕刻法及灰化法，而將氧化物半導體膜及導電膜同時圖案化，如圖9(e)所示，形成氧化物半導體層15，並且形成源極電極6s、汲極電極6d及源極配線6。又，亦形成上述之開口部15v。以此方式，可利用1片光罩形成源極電極6s、汲極電極6d及源極配線6、以及氧化物半導體層15，故可將製造製程簡化，從而可削減製造成本。
繼而，如圖7所示，以覆蓋氧化物半導體層15之通道區域之方式，以上述方法形成保護層8。此時，如上所述，保護層8係以亦覆蓋開口部15v之方式形成。
其後，以上述方法進行低電阻化處理，於氧化物半導體層15上形成導體區域7，而獲得TFT基板100B(1)。
TFT基板100B(1)可改變為如下說明之TFT基板100B(2)。
圖10係TFT基板100B(2)之模式性之剖面圖，且與圖7對應。對與TFT基板100B(1)共用之構成要素附上相同之參照符號，以避免說明之重複。
TFT基板100B(2)於如下點與TFT基板100B(1)不同：閘極電極3a形成於相較於透明電極9而更靠基板2側。
TFT基板100B(2)包含形成於基板2上之閘極電極3a、形成於閘極電極3a上之絕緣層4x、以及形成於絕緣層4x上之透明電極9。
其次，參照圖11簡單說明TFT基板100B(2)之製造方法之一例。圖11(a)~圖11(c)係用以說明TFT基板100B(2)之製造方法之一例之模 式性之剖面圖。
首先，如圖11(a)所示，於基板2上以上述方法形成閘極電極3a等。
其次，如圖11(b)所示，於閘極電極3a上以上述方法形成絕緣層4x。
其次，如圖11(c)所示，於絕緣層4x上以上述方法形成透明電極9。
其次，以上述之方法，於透明電極9上形成閘極絕緣層4，於閘極絕緣層4上形成氧化物半導體層15及15'以及開口部15v，於氧化物半導體層15上形成源極電極6s及汲極電極6d，於氧化物半導體層15'上形成源極配線6。
其次，以上述之方法，形成覆蓋氧化物半導體層15之通道區域、及開口部15v之保護層8之後，進行低電阻化處理，於氧化物半導體層15上形成半導體區域5及導體區域7，從而獲得TFT基板100B(2)。
其次，參照圖12說明本發明之又一實施形態之TFT基板100C。再者，對與TFT基板100A共用之構成要素附上相同參照符號，以避免說明之重複。
圖12係TFT基板100C之模式性之剖面圖，且與圖1(b)對應。
TFT基板100C於如下點與TFT基板100A不同，即：形成有與導體區域7接觸之還原絕緣層31代替保護層8。再者，還原絕緣層31不與半導體區域5接觸。
又，TFT基板100C中，透明電極9自基板2之法線方向觀察時，具有與汲極電極6d重疊之開口部9v。開口部9v較佳為以與汲極電極6d中未被還原絕緣層31覆蓋之部分重疊之方式形成。
還原絕緣層31具有使半導體區域5中包含之氧化物半導體還原之性質。因此，即便不進行上述之電漿處理等特殊之低電阻化處理，若 將還原絕緣層31以與氧化物半導體層15中欲導體化之區域接觸之方式形成，則亦可使還原絕緣層31中所包含之例如氫擴散至氧化物半導體層15之一部分，氧化物半導體層15之一部分藉由例如氫而被還原，從而形成導體區域7。藉此，不進行特殊之低電阻化處理亦可，從而可相應地削減製造成本。
還原絕緣層31例如包含SiNx。還原絕緣層31之厚度較佳為例如50nm以上且300nm以下。還原絕緣層31之厚度例如為約100nm。
還原絕緣層31可於如下條件下形成：基板溫度為約100℃以上且約250℃以下(例如220℃)，以SiH4與NH3之混合氣體之流量(單位：sscm)比(SiH4之流量/NH3之流量)成為4以上且20以下之方式調整流量。
又，圖12所示之還原絕緣層31與氧化物半導體層15之上表面之一部分接觸，但亦可以與氧化物半導體層15之下表面之一部分接觸之方式形成。
還原絕緣層31之一部分，較佳為形成於源極配線層(例如汲極電極6d)上，且覆蓋源極配線層之至少一部分。藉此，透明電極9與汲極電極6d之距離變大，不易產生漏電流。
其次，參照圖13說明TFT基板100C之製造方法之一例。圖13(a)~圖13(c)係用以說明TFT基板100C之製造方法之模式性之剖面圖。
如上所述，於基板2上以上述方法形成閘極電極3a、閘極絕緣層4、氧化物半導體層15、源極電極6s及汲極電極6d。
其次，如圖13(a)所示，以與氧化物半導體層15中欲形成導體區域7之區域接觸之方式，以例如CVD法形成還原絕緣層31。還原絕緣層31例如包含SiNx。還原絕緣層31之厚度例如為約100nm。還原絕緣層31之一部分較佳為形成於源極配線層(例如汲極電極6d及源極配線6)上。又，如圖13(a)所示之還原絕緣層31以與氧化物半導體層15之上 表面接觸之方式形成，但亦可於形成氧化物半導體層15之前形成還原絕緣層31，使還原絕緣層31與氧化物半導體層15之下表面接觸。還原絕緣層31以不與氧化物半導體層15中成為半導體區域5之部分接觸之方式形成。還原絕緣層31以不與氧化物半導體層15中成為通道區域之部分接觸之方式形成。
還原絕緣層31可於如下條件下形成：基板溫度為約100℃以上且約250℃以下(例如220℃)，以SiH4與NH3之混合氣體之流量(單位：sscm)比(SiH4之流量/NH3之流量)成為4以上且20以下之方式調整流量。
氧化物半導體層15中藉由還原絕緣層31而還原之部分成為導體區域7，未還原之部分成為半導體區域5。即，即便不進行特殊之低電阻化處理，亦可藉由還原絕緣層31中所包含之例如氫使氧化物半導體層15之一部分還原而低電阻化，從而形成導體區域7。由於亦可不進行特殊之低電阻化處理，故而製造成本得以削減。
其次，如圖13(b)所示，於源極電極6s、汲極電極6d及還原絕緣層31上，以上述之方法形成層間絕緣層11。
其次，如圖13(c)所示，於層間絕緣層11上以上述之方法形成透明電極9。於透明電極9形成有開口部9v，開口部9v以自基板2之法線方向觀察時，與例如汲極電極6d重疊之方式形成。又，開口部9v較佳為以與汲極電極6d中未被還原絕緣層31覆蓋之部分重疊之方式形成。
以上，藉由本發明之實施形態而提供一種可抑制良率之降低、並且可以簡便之製程製造之半導體裝置及其製造方法。
[產業上之可利用性]
本發明可廣泛應用於主動矩陣基板等電路基板、液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等顯示裝置、影像感測器裝置等攝像裝置、圖像輸入裝置或指紋讀取裝置等電 子裝置等之具備薄膜電晶體之裝置。
2‧‧‧基板
3‧‧‧閘極配線
3a‧‧‧閘極電極
4‧‧‧閘極絕緣層
4a‧‧‧閘極絕緣層
4b‧‧‧閘極絕緣層
5‧‧‧半導體區域
6‧‧‧源極配線
6d‧‧‧汲極電極
6(n)‧‧‧源極配線
6(n+1)‧‧‧源極配線
6s‧‧‧源極電極
7‧‧‧導體區域
8‧‧‧保護層
9‧‧‧透明電極
9v、15v‧‧‧開口部
11‧‧‧層間絕緣層
15‧‧‧氧化物層
100A‧‧‧半導體裝置(TFT基板)

Claims (17)

  1. 一種半導體裝置，其包含：基板；閘極電極，其形成於上述基板上；第1絕緣層，其形成於上述閘極電極上；氧化物層，其係形成於上述第1絕緣層上、且包含半導體區域及導體區域者，上述半導體區域之至少一部分隔著上述第1絕緣層與上述閘極電極重疊；源極電極及汲極電極，其等與上述半導體區域電性連接；源極配線，其與上述源極電極電性連接；保護層，其係覆蓋上述半導體區域之通道區域、且不覆蓋上述導體區域之至少一部分者，覆蓋上述氧化物層之端部之至少一部分；及透明電極，其以自上述基板之法線方向觀察時，與上述導體區域之至少一部分重疊之方式形成。
  2. 如請求項1之半導體裝置，其中上述汲極電極係與上述導體區域之上表面之一部分接觸。
  3. 如請求項1或2之半導體裝置，其進而包含形成於上述保護層上之層間絕緣層，且上述透明電極形成於上述層間絕緣層上，上述導體區域之至少一部分隔著上述層間絕緣層與上述透明電極重疊。
  4. 如請求項1或2之半導體裝置，其中上述第1絕緣層形成於上述透明電極上，且上述導體區域之至少一部分隔著上述第1絕緣層與上述透明電 極重疊。
  5. 如請求項4之半導體裝置，其進而包含第2絕緣層，且上述第2絕緣層形成於上述閘極電極上，上述透明電極形成於上述第2絕緣層上。
  6. 如請求項4之半導體裝置，其進而包含第2絕緣層，且上述第2絕緣層形成於上述透明電極上，上述閘極電極形成於上述第2絕緣層上。
  7. 一種半導體裝置，其包含：基板；閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物層，其係形成於上述閘極絕緣層上、且包含半導體區域及導體區域者，上述半導體區域之至少一部分隔著上述閘極絕緣層與上述閘極電極重疊；源極電極及汲極電極，其等與上述半導體區域電性連接；源極配線，其與上述源極電極電性連接；層間絕緣層，其形成於包含上述源極電極、上述汲極電極及上述源極配線之源極配線層上；及透明電極，其以自上述基板之法線方向觀察時，隔著上述層間絕緣層與上述導體區域之至少一部分重疊之方式形成；且上述透明電極具有自上述基板之法線方向觀察時，與上述源極配線層重疊之開口部。
  8. 如請求項7之半導體裝置，其進而包含保護層，該保護層與上述半導體區域之通道區域接觸，且覆蓋上述源極配線層之至少一部分，上述開口部自上述基板之法線方向觀察時，與上述源極配線 層中未被上述保護層覆蓋之部分重疊。
  9. 如請求項7之半導體裝置，其進而包含還原絕緣層，該還原絕緣層具有使上述半導體區域中包含之氧化物半導體還原之性質，上述還原絕緣層與上述導體區域接觸，且不與上述半導體區域接觸，上述還原絕緣層覆蓋上述源極配線層之至少一部分，上述開口部自上述基板之法線方向觀察時，與上述源極配線層中未被上述還原絕緣層覆蓋之部分重疊。
  10. 如請求項1至9中任一項之半導體裝置，其中上述氧化物層包含In、Ga及Zn。
  11. 一種半導體裝置之製造方法，其包含：步驟(a)，準備基板；步驟(b)，於上述基板上形成閘極電極；步驟(c)，於上述閘極電極上形成第1絕緣層；步驟(d)，於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其包含步驟(e1)及步驟(e2)，該步驟(e1)係藉由於上述氧化物半導體膜上形成導電膜，且自1片光罩將上述氧化物半導體膜及上述導電膜圖案化，而形成氧化物半導體層以及包含源極電極、汲極電極及源極配線之源極配線層，該步驟(e2)係於形成保護上述氧化物半導體層之通道區域、及上述氧化物半導體層之端部之至少一部分之保護層之後，進行使上述氧化物半導體層之一部分低電阻化之低電阻化處理而形成導體區域，上述氧化物半導體層中未低電阻化之部分成為半導體區域；及步驟(f)，形成自上述基板之法線方向觀察時，與上述導體區域之至少一部分重疊之透明電極。
  12. 如請求項11之半導體裝置之製造方法，其中上述步驟(f)於上述 步驟(e)之後進行。
  13. 如請求項11之半導體裝置之製造方法，其中上述步驟(f)於上述步驟(a)與上述步驟(b)之間進行。
  14. 如請求項11之半導體裝置之製造方法，其中上述步驟(f)於上述步驟(c)與上述步驟(d)之間進行。
  15. 一種半導體裝置之製造方法，其包含：步驟(a)，準備基板；步驟(b)，於上述基板上形成閘極電極；步驟(c)，於上述閘極電極上形成閘極絕緣層；步驟(d)，於上述閘極絕緣層上形成氧化物半導體膜；步驟(e)，藉由於上述氧化物半導體膜上形成導電膜，且自1片光罩將上述氧化物半導體膜及上述導電膜圖案化，而形成氧化物半導體層以及包含源極電極、汲極電極及源極配線之源極配線層；步驟(f)，進行使上述氧化物半導體層之一部分低電阻化之低電阻化處理而形成導體區域，上述氧化物半導體層中未低電阻化之部分成為半導體區域；步驟(g)，於上述導體區域上形成層間絕緣層；及步驟(h)，係形成自上述基板之法線方向觀察時，隔著上述層間絕緣層與上述導體區域之至少一部分重疊之透明電極之步驟，且於上述透明電極形成有自上述基板之法線方向觀察時，與上述源極配線層重疊之開口部。
  16. 如請求項15之半導體裝置之製造方法，其於上述步驟(e)與上述步驟(f)之間包含步驟(i)，該步驟(i)係形成與上述半導體區域之通道區域接觸，且覆蓋上述源極配線層之至少一部分之保護層， 上述開口部以自上述基板之法線方向觀察時，與上述源極配線層中未被上述保護層覆蓋之部分重疊之方式形成。
  17. 如請求項15之半導體裝置之製造方法，其中上述步驟(f)包含步驟(f1)，該步驟(f1)係形成具有使上述半導體區域中包含之氧化物半導體還原之性質之還原絕緣層，上述還原絕緣層以覆蓋上述源極配線層之至少一部分之方式形成，上述低電阻化處理係藉由上述還原絕緣層而進行，上述開口部以自上述基板之法線方向觀察時，與上述源極配線層中未被上述還原絕緣層覆蓋之部分重疊之方式形成。
TW102115962A 2012-05-14 2013-05-03 半導體裝置及其製造方法 TW201401523A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110655 2012-05-14

Publications (1)

Publication Number Publication Date
TW201401523A true TW201401523A (zh) 2014-01-01

Family

ID=49583594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115962A TW201401523A (zh) 2012-05-14 2013-05-03 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20150123117A1 (zh)
CN (1) CN104285286A (zh)
TW (1) TW201401523A (zh)
WO (1) WO2013172185A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814481B (zh) * 2013-12-10 2018-09-18 夏普株式会社 半导体装置及其制造方法
JP5921787B1 (ja) * 2014-06-17 2016-05-24 三菱電機株式会社 液晶表示装置およびその製造方法
US9989828B2 (en) * 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device
JP6509514B2 (ja) * 2014-09-17 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
CN104679343B (zh) * 2015-03-26 2017-07-28 京东方科技集团股份有限公司 一种触控显示装置、触摸面板、导电搭桥方法及搭桥结构
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
WO2017010342A1 (ja) * 2015-07-10 2017-01-19 シャープ株式会社 酸化物半導体膜のエッチング方法および半導体装置の製造方法
CN105097948B (zh) * 2015-08-14 2018-12-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
WO2018150620A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
KR20200138305A (ko) * 2018-03-29 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치 및 전자 기기
CN112397573B (zh) * 2020-11-17 2023-06-27 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI633371B (zh) * 2008-12-03 2018-08-21 半導體能源研究所股份有限公司 液晶顯示裝置
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20150123117A1 (en) 2015-05-07
WO2013172185A1 (ja) 2013-11-21
CN104285286A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
TW201401523A (zh) 半導體裝置及其製造方法
TWI538210B (zh) 半導體裝置及其製造方法
TWI623101B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
US20150295092A1 (en) Semiconductor device
JP5824534B2 (ja) 半導体装置およびその製造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
US9276126B2 (en) Semiconductor device and method for producing same
US9373648B2 (en) Semiconductor device and method of manufacture thereof
TWI559554B (zh) 半導體裝置及其製造方法
TWI546965B (zh) 半導體裝置及其製造方法
US9496287B2 (en) Semiconductor device and production method therefor
TWI532188B (zh) 半導體裝置及其製造方法