CN106229298B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN106229298B
CN106229298B CN201610679485.0A CN201610679485A CN106229298B CN 106229298 B CN106229298 B CN 106229298B CN 201610679485 A CN201610679485 A CN 201610679485A CN 106229298 B CN106229298 B CN 106229298B
Authority
CN
China
Prior art keywords
layer
barrier layer
metal layer
clearance portion
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610679485.0A
Other languages
English (en)
Other versions
CN106229298A (zh
Inventor
刘哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610679485.0A priority Critical patent/CN106229298B/zh
Priority to PCT/CN2016/098562 priority patent/WO2018032558A1/zh
Priority to US15/312,055 priority patent/US10043991B2/en
Publication of CN106229298A publication Critical patent/CN106229298A/zh
Application granted granted Critical
Publication of CN106229298B publication Critical patent/CN106229298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法，所述方法包括：在衬底基板上形成第一金属层、栅绝缘层、第二金属层、阻隔层、对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；在所述沉积部上分别形成第二绝缘层、透明导电层。本发明的阵列基板及其制作方法，通过沉积的方式形成沟道，避免有机光阻侵蚀有机半导体材料，提高了薄膜晶体管的性能。

Description

一种阵列基板及其制作方法
【技术领域】
本发明涉及液晶显示器技术领域，特别是涉及一种阵列基板及其制作方法。
【背景技术】
目前主要通过小分子的蒸镀或者高分子的溶液法两种方式，形成有机薄膜晶体管的有机半导体层的图案，也即将整层有机半导体层制作成沟道的形状。在小分子有机半导体层材料的蒸镀中，通常需要金属掩膜(Metal Mask)的辅助，以对整层有机半导体层进行图案化处理形成沟道。
但是，上述两种方式不能够设计得到很精细的图案尺寸，且金属掩膜张网清洗以及损伤修复比较困难；此外，在高分子有机半导体材料的溶液法制程中，由于需要涂布光刻胶，使得光刻胶中的有机光阻等有机溶剂与有机半导体层直接接触，由于有机光阻等有机溶剂容易侵蚀有机半导体层，从而降低了薄膜晶体管的性能。
因此，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种阵列基板及其制作方法，以解决现有技术的沟道的形成方法，容易降低薄膜晶体管的性能的技术问题。
为解决上述技术问题，本发明构造了一种阵列基板的制作方法，包括以下步骤：
在衬底基板上形成第一金属层，对所述第一金属层进行图形化处理形成栅极；
在所述栅极及未被所述栅极覆盖的衬底基板上形成栅绝缘层；
在所述栅绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成源极和漏极；
在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；
在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；
在所述沉积部上形成第二绝缘层；
在所述第二绝缘层上形成连接所述第二金属层的漏极的过孔；
在所述第二绝缘层上及所述过孔内形成透明导电层。
在本发明的阵列基板的制作方法中，所述在衬底基板上形成第一金属层的步骤包括：
在衬底基板上形成缓冲层；
在所述缓冲层上形成所述第一金属层。
在本发明的阵列基板的制作方法中，所述在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道区域位置对应的所述阻隔层被刻蚀掉，以形成间隙部的步骤包括：
在所述第二金属层上分别形成第一阻隔层和第二阻隔层，对所述第二阻隔层进行图案化处理，使与沟道位置对应的所述第二阻隔层被刻蚀掉，以形成第二间隙部；
对所述第一阻隔层进行图案化处理，使与所述沟道位置对应的所述第一阻隔层被刻蚀掉，以形成第一间隙部；其中所述第二间隙部的宽度小于所述第一间隙部的宽度。
在本发明的阵列基板的制作方法中，所述阻隔层的厚度大于所述漏极或者所述源极的厚度。
在本发明的阵列基板的制作方法中，在所述沉积部上形成第二绝缘层的包括：
去除所述沉积部和所述阻隔层；
在所述沟道上形成所述第二绝缘层。
本发明还提供一种阵列基板，其包括：
衬底基板；
第一金属层，位于所述衬底基板上，所述第一金属层包括薄膜晶体管的栅极区；
栅绝缘层，部分位于所述第一金属层上，用于隔离所述第一金属层和第二金属层；
第二金属层，位于所述栅绝缘层上，包括薄膜晶体管的漏极区和源极区；
阻隔层，位于所述第二金属层上，所述阻隔层包括间隙部；所述间隙部与沟道的位置相对应，其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；
有机半导体层，包括沟道，所述沟道与所述间隙部的位置相对应；
第二绝缘层，位于所述阻隔层上，所述第二绝缘层上设置有过孔；
透明导电层，位于所述第二绝缘层上，所述透明导电层包括像素电极，所述像素电极通过所述过孔与所述第二金属层连接。
在本发明的阵列基板中，所述有机半导体层还包括沉积部，所述沉积部位于所述阻隔层与所述第二绝缘层之间。
在本发明的阵列基板中，所述阻隔层包括第一阻隔层和第二阻隔层，所述第二阻隔层位于所述第一阻隔层上；所述第一阻隔层包括第一间隙部，所述第二阻隔层包括第二间隙部；其中所述第二间隙部的宽度小于所述第一间隙部的宽度。
在本发明的阵列基板中，所述阻隔层的厚度大于所述漏极或者所述源极的厚度。
在本发明的阵列基板中，所述阵列基板还包括缓冲层，所述缓冲层位于所述第一金属层和所述衬底基板之间。
本发明的阵列基板及其制作方法，通过图案化的阻隔层来限定沟道的图案，并通过沉积的方式形成沟道，避免有机光阻对有机半导体材料侵蚀，提高了薄膜晶体管的性能。
【附图说明】
图1为本发明第一实施例的阵列基板的制作方法第一步的结构示意图；
图2为本发明第一实施例的阵列基板的制作方法第二步的结构示意图；
图3为本发明第一实施例的阵列基板的制作方法第三步的结构示意图；
图4为本发明第一实施例的阵列基板的制作方法第四步的结构示意图；
图5为本发明第一实施例的阵列基板的制作方法第五步的结构示意图；
图6为本发明第一实施例的阵列基板的制作方法第六步的结构示意图；
图7为本发明第一实施例的阵列基板的制作方法第七步的结构示意图；
图8为本发明第二实施例的阵列基板的结构示意图；
图9为本发明第三实施例的阵列基板的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
请参照图1-7，图1为本发明阵列基板的制作方法第一步的结构示意图。
本发明的阵列基板的制作方法包括：
S101、在衬底基板上形成第一金属层，对所述第一金属层进行图形化处理形成栅极；
如图1所示，在衬底基板100上可以先形成缓冲层120，在缓冲层120上形成第一金属层，所述缓冲层120用于对薄膜晶体管进行保护，防止水分子或者钠、钾离子等进入薄膜晶体管；所述步骤101具体是通过带有图形的掩模板，对所述第一金属层经过曝光显影、刻蚀后形成栅极130，所述栅极130部分以外的第一金属层在制程中被刻蚀掉。所述第一金属层的材料可为铬、钼、铝或铜等。
S102、在所述栅极及未被所述栅极覆盖的衬底基板上形成栅绝缘层；
如图2所示，在栅极130以及未被所述栅极130覆盖的衬底基板上形成栅绝缘层140。当阵列基板上设置有缓冲层120时，所述栅极绝缘层140位于栅极130以及未被栅极覆盖的缓冲层120上。所述栅绝缘层140用于隔离第一金属层和第二金属层。
S103、在所述栅绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成源极和漏极；
如图3所示，在栅绝缘层140上形成第二金属层150，所述步骤S103具体是通过带有图形的掩模板，对所述第二金属层150经过曝光显影、刻蚀后形成漏极和源极，漏极和源极部分以外的第二金属层在制程过程中被刻蚀掉。
S104、在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；
如图4所示，在第二金属层150上先形成整层的阻隔层，之后对所述阻隔层160进行图案化处理，比如进行“曝光-显影-刻蚀”制程。刻蚀完成后，在沟道区域位置对应的阻隔层被刻蚀掉，最后留下左侧部分162和右侧部分161，将被刻蚀的部分称为间隙部，间隙部也即左侧部分162和右侧部分161之间的空白部分，阻隔层160的下方较上方过刻蚀，其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；也即如图中所示的位置由下到上，左侧部分162与右侧部分161之间的间距变小。
优选地，所述阻隔层160的厚度大于所述漏极或者所述源极的厚度。从而在沉积有机半导体材料时，防止阻隔层上方的有机半导体材料与第二金属层上方的有机半导体材料相连，以便后续完成导电沟道的图形化及导电沟道与源/漏电极的接触。该阻隔层160的材料可以为有机绝缘材料。
S105、在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；
如图5所示，在所述阻隔层160上沉积有机半导体材料OSC，沉积方式可以为热蒸发、溅射或者脉冲激光沉积等等。在沉积完成后，没有被阻隔层阻隔的有机半导体材料沉积到源极和漏极之间的区域中，形成沟道180B；沟道用于连接源极和漏极。有阻隔层160阻隔的有机半导体材料沉积到阻隔层160上形成沉积部180A，且与沟道部分180B在空间上相互分离。
由于将具有上述图案的阻隔层作为蒸镀模板，辅助定义有机半导体层导电沟道的图案，可以得到高精度的沟道图案。其次，不需要对整层有机半导体层进行“曝光-显影-刻蚀”，从而可以避免有机半导体材料和有机光阻之间的相互污染及侵蚀；此外还可以减少传统蒸镀方式中精细金属掩膜(FFM)的使用，降低蒸镀法定义有机半导体层图案的成本。
S106、在所述沉积部上形成第二绝缘层；
如图6所示，在所述沉积部180A上形成第二绝缘层190，该第二绝缘层190用于使阵列基板的表面更加平整。
S107、在所述第二绝缘层上形成连接所述第二金属层的漏极的过孔；
如图7所示，通过干蚀刻或湿蚀刻工艺形成在第二绝缘层190上形成过孔。
S108、在所述第二绝缘层上及所述过孔内形成透明导电层。
如图7所示，可以利用溅射镀膜法，在设置有过孔的所述第二绝缘层190上形成所述透明导电层200。所述透明导电层200包括像素电极，可通过湿蚀刻工艺形成所述像素电极，所述过孔用于连接所述像素电极与所述第二金属层的漏极。
可用理解的是，上述方法可以应用在半导体层、绝缘介电层、导电电极层或其他功能层图案的定义中。
如图7所示，本实施例还提供一种阵列基板，所述阵列基板包括：衬底基板100、第一金属层、栅绝缘层140、第二金属层150、阻隔层160、有机半导体层180A或者180B，第二绝缘层190、透明导电层200；本实施例的阵列基板还可以包括缓冲层120；缓冲层120位于所述衬底基板100和第一金属层之间；
第一金属层位于所述缓冲层120上，所述第一金属层包括薄膜晶体管的栅极区130；栅绝缘层140部分位于所述第一金属层上，用于隔离所述第一金属层和第二金属层150；第二金属层150位于所述栅绝缘层140上，包括薄膜晶体管的漏极区和源极区；阻隔层160位于所述第二金属层150上，所述阻隔层150包括间隙部；所述间隙部与沟道的位置相对应，其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；也即下方的阻隔层较上方刻蚀的宽些。有机半导体层包括沟道180B和沉积部180A，所述沟道位于所述沟道区域中，也即与所述间隙部的位置对应，所述沉积部180B位于所述阻隔层160上。第二绝缘层190位于所述沉积部180A上；所述第二绝缘层190上设置有过孔；透明导电层200位于所述第二绝缘层190上，透明导电层200包括像素电极，所述像素电极通过所述过孔与所述第二金属层连接。
本实施例由于设置阻隔层，通过图案化的阻隔层来限定沟道的图案，并通过沉积的方式形成沟道，从而可以不用在有机半导体材料表面涂布光阻材料，避免有机光阻材料对有机半导体材料的侵蚀，提高了薄膜晶体管的性能。
请参照图8，图8为本发明第二实施例的阵列基板的结构示意图。
本实施例与上一实施例的阵列基板的区别在于：所述阻隔层包括第一阻隔层160和第二阻隔层170，所述第二阻隔层170位于所述第一阻隔层160上；所述第一阻隔层160包括第一间隙部，所述第二阻隔层170包括第二间隙部；其中所述第二间隙部的宽度小于所述第一间隙部的宽度。
本实施例与上一实施例的阵列基板的制作方法的区别在于，上一实施例的步骤S104通过以下步骤实施：
S201、在所述第二金属层上分别形成第一阻隔层和第二阻隔层，对所述第二阻隔层进行图案化处理，使与沟道位置对应的所述第二阻隔层被刻蚀掉，以形成第二间隙部；继而对所述第一阻隔层进行图案化处理，使与沟道位置对应的所述第一阻隔层被刻蚀掉，以形成第一间隙部；
如图8所示，在所述第二金属层上形成有第一阻隔层160和第二阻隔层170，第一阻隔层和第二阻隔层中与沟道位置对应的部分都被刻蚀掉，形成第一间隙部和第二间隙部，且第一阻隔层较第二阻隔层过刻蚀，也即第二间隙部的宽度小于第一间隙部的宽度。由于制作两层阻隔层，能够使得沉积有机半导体材料时，更好地防止沟道部分的有机半导体材料与阻隔层上方的有机半导体材料相连。
可以理解的是阻隔层的总层数可以为两层或者两层以上层；同时各阻隔层的材料及结构可以相同，也可以不同。
本实施例由于设置两层阻隔层，以便在沉积形成沟道时，能够更好地避免沟道与阻隔层上方沉积的有机半导体材料相连，从而完成导电沟道的图案化及与源/漏电极的直接接触。
请参照图9，图9为本发明第三实施例的阵列基板的结构示意图。
本实施例与第一实施例的阵列基板的区别在于：所述阵列基板不包括隔离层和沉积部。
本实施例与第一实施例的阵列基板的制作方法的区别在于，上一实施例的步骤S106通过以下步骤实施：
S301、去除所述沉积部和所述阻隔层；
比如，结合图7，将位于阻隔层160上方的沉积部180A刻蚀掉，进一步地还可以将所述阻隔层160也刻蚀掉。
S302、在所述沟道上形成所述第二绝缘层。
本实施例的阵列基板与第一实施例的区别在于，所述阵列基板不包括隔离层和沉积部。此外第二绝缘层190的作用还可以隔离第二金属层150和透明导电层200。
由于将阻隔层和沉积部刻蚀掉，从而可以减小阵列基板的厚度，有利于制得更薄的阵列基板。
本实施例由于设置阻隔层，将阻隔层与沟道对应的位置被刻蚀掉，通过沉积方式形成沟道，从而可以不用在有机半导体材料表面涂布光阻材料，避免有机光阻材料对有机半导体材料的侵蚀，提高了薄膜晶体管的性能。且将阻隔层和沉积在阻隔层上的有机半导体材料刻蚀掉，还可以减小阵列基板的厚度。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上形成第一金属层，对所述第一金属层进行图形化处理形成栅极；
在所述栅极及未被所述栅极覆盖的衬底基板上形成栅绝缘层；
在所述栅绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成源极和漏极；
在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；所述阻隔层的材料为有机绝缘材料；
在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；
在所述沉积部上形成第二绝缘层；
在所述第二绝缘层上形成连接所述第二金属层的漏极的过孔；
在所述第二绝缘层上及所述过孔内形成透明导电层。
2.根据权1所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成第一金属层的步骤包括：
在衬底基板上形成缓冲层；
在所述缓冲层上形成所述第一金属层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道区域位置对应的所述阻隔层被刻蚀掉，以形成间隙部的步骤包括：
在所述第二金属层上分别形成第一阻隔层和第二阻隔层，对所述第二阻隔层进行图案化处理，使与沟道位置对应的所述第二阻隔层被刻蚀掉，以形成第二间隙部；
对所述第一阻隔层进行图案化处理，使与所述沟道位置对应的所述第一阻隔层被刻蚀掉，以形成第一间隙部；其中所述第二间隙部的宽度小于所述第一间隙部的宽度。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阻隔层的厚度大于所述漏极或者所述源极的厚度。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述沉积部上形成第二绝缘层的包括：
去除所述沉积部和所述阻隔层；
在所述沟道上形成所述第二绝缘层。
6.一种阵列基板，其特征在于，包括：
衬底基板；
第一金属层，位于所述衬底基板上，所述第一金属层包括薄膜晶体管的栅极区；
栅绝缘层，部分位于所述第一金属层上，用于隔离所述第一金属层和第二金属层；
第二金属层，位于所述栅绝缘层上，包括薄膜晶体管的漏极区和源极区；
阻隔层，位于所述第二金属层上，所述阻隔层包括间隙部；所述间隙部与沟道的位置相对应，其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；所述阻隔层的材料为有机绝缘材料；
有机半导体层，包括沟道和沉积部，所述沟道与所述间隙部的位置相对应；所述沉积部位于所述阻隔层上；
第二绝缘层，位于所述沉积部上，所述第二绝缘层上设置有过孔；
透明导电层，位于所述第二绝缘层上，所述透明导电层包括像素电极，所述像素电极通过所述过孔与所述第二金属层连接。
7.根据权利要求6所述的阵列基板，其特征在于，
所述阻隔层包括第一阻隔层和第二阻隔层，所述第二阻隔层位于所述第一阻隔层上；所述第一阻隔层包括第一间隙部，所述第二阻隔层包括第二间隙部；其中所述第二间隙部的宽度小于所述第一间隙部的宽度。
8.根据权利要求6所述的阵列基板，其特征在于，所述阻隔层的厚度大于所述漏极或者所述源极的厚度。
9.根据权利要求6所述的阵列基板，其特征在于，
所述阵列基板还包括缓冲层，所述缓冲层位于所述第一金属层和所述衬底基板之间。
CN201610679485.0A 2016-08-17 2016-08-17 一种阵列基板及其制作方法 Active CN106229298B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610679485.0A CN106229298B (zh) 2016-08-17 2016-08-17 一种阵列基板及其制作方法
PCT/CN2016/098562 WO2018032558A1 (zh) 2016-08-17 2016-09-09 一种阵列基板及其制作方法
US15/312,055 US10043991B2 (en) 2016-08-17 2016-09-09 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610679485.0A CN106229298B (zh) 2016-08-17 2016-08-17 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106229298A CN106229298A (zh) 2016-12-14
CN106229298B true CN106229298B (zh) 2018-12-11

Family

ID=57554272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610679485.0A Active CN106229298B (zh) 2016-08-17 2016-08-17 一种阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10043991B2 (zh)
CN (1) CN106229298B (zh)
WO (1) WO2018032558A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
CN108091700A (zh) * 2017-12-28 2018-05-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
GB2584898B (en) * 2019-06-20 2024-05-08 Flexenable Tech Limited Semiconductor devices
KR20210130899A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 디스플레이 장치
CN115458537B (zh) * 2022-09-30 2024-09-10 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996610A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101127358A (zh) * 2006-08-18 2008-02-20 三星电子株式会社 薄膜晶体管基板及其制造方法和具有其的显示设备
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN103123911A (zh) * 2012-10-23 2013-05-29 友达光电股份有限公司 像素结构及其制作方法
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104091886A (zh) * 2014-07-04 2014-10-08 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN104124278A (zh) * 2013-07-22 2014-10-29 深超光电（深圳）有限公司 薄膜晶体管与显示阵列基板及其制作方法
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
TW560076B (en) * 2002-09-27 2003-11-01 Chi Mei Optoelectronics Corp Structure and manufacturing method of thin film transistor
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101381365B1 (ko) * 2006-01-26 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
CN101114618A (zh) * 2006-07-25 2008-01-30 奇美电子股份有限公司 光掩模、有源器件阵列基板及其制造方法
CN100429765C (zh) * 2006-12-04 2008-10-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
JP2010157493A (ja) * 2008-12-02 2010-07-15 Sony Corp 表示装置およびその製造方法
KR101074801B1 (ko) * 2009-09-09 2011-10-19 삼성모바일디스플레이주식회사 발광 표시 장치
CN102116980B (zh) * 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
JP5656049B2 (ja) * 2010-05-26 2015-01-21 ソニー株式会社 薄膜トランジスタの製造方法
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101716471B1 (ko) * 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2015170450A1 (ja) * 2014-05-09 2015-11-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
KR102439841B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 액정 표시장치
KR20170040861A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102572128B1 (ko) * 2016-03-14 2023-08-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102557892B1 (ko) * 2016-08-19 2023-07-21 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996610A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101127358A (zh) * 2006-08-18 2008-02-20 三星电子株式会社 薄膜晶体管基板及其制造方法和具有其的显示设备
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN103123911A (zh) * 2012-10-23 2013-05-29 友达光电股份有限公司 像素结构及其制作方法
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104124278A (zh) * 2013-07-22 2014-10-29 深超光电（深圳）有限公司 薄膜晶体管与显示阵列基板及其制作方法
CN104091886A (zh) * 2014-07-04 2014-10-08 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置

Also Published As

Publication number Publication date
CN106229298A (zh) 2016-12-14
US20180182986A1 (en) 2018-06-28
US10043991B2 (en) 2018-08-07
WO2018032558A1 (zh) 2018-02-22

Similar Documents

Publication Publication Date Title
CN106229298B (zh) 一种阵列基板及其制作方法
KR100845699B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
TWI278710B (en) Thin film transistor array substrate and manufacturing method of the same
CN109671726A (zh) 阵列基板及其制造方法、显示面板、显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
TW201526225A (zh) 一種觸控顯示裝置及其製備方法
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
JP2005518478A5 (zh)
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
JP6818554B2 (ja) アレイ基板の製造方法、アレイ基板および表示装置
US8748320B2 (en) Connection to first metal layer in thin film transistor process
WO2013166831A1 (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN111312731B (zh) 一种阵列基板及其制备方法、显示面板
TWI333279B (en) Method for manufacturing an array substrate
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
TWI343496B (en) Method for fabricating pixel structure
CN103915450B (zh) 一种阵列基板、制作方法及显示装置
WO2013127197A1 (zh) Otft阵列基板、显示装置及其制作方法
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN108122932A (zh) 一种阵列基板及制备方法
CN109494231A (zh) 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板
TW201322340A (zh) 畫素結構及其製作方法
TW202113443A (zh) 半導體裝置
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant