KR101716471B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101716471B1
KR101716471B1 KR1020100053599A KR20100053599A KR101716471B1 KR 101716471 B1 KR101716471 B1 KR 101716471B1 KR 1020100053599 A KR1020100053599 A KR 1020100053599A KR 20100053599 A KR20100053599 A KR 20100053599A KR 101716471 B1 KR101716471 B1 KR 101716471B1
Authority
KR
South Korea
Prior art keywords
electrode layer
electrode
layer
conductive material
oxide
Prior art date
Application number
KR1020100053599A
Other languages
English (en)
Other versions
KR20110133925A (ko
Inventor
최종현
김성호
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100053599A priority Critical patent/KR101716471B1/ko
Priority to US13/102,419 priority patent/US8319221B2/en
Publication of KR20110133925A publication Critical patent/KR20110133925A/ko
Application granted granted Critical
Publication of KR101716471B1 publication Critical patent/KR101716471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Abstract

본 발명은 공정 단계에서 화소 전극의 손상을 줄이고, 광효율 증대를 위하여 기판 상에 형성된 활성층; 상기 활성층과 절연되고, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 게이트 전극; 상기 게이트 전극과 동일한 층에 형성되고 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 화소 전극; 상기 게이트 전극과 절연되고 상기 활성층 및 상기 화소 전극과 전기적으로 연결되는 소스 전극 및 드레인 전극; 상기 화소 전극상에 형성되고 유기 발광층을 구비하는 중간층; 및 상기 중간층상에 형성되는 대향 전극; 을 포함하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치 및 그 제조 방법 {Organic light emitting display apparatus and method of manufacturing thereof}
본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 평판 표시 장치는 박막 트랜지스터 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다.
일반적으로, 평판 표시 장치가 제작되는 기판은 박막 트랜지스터 등을 포함하는 미세 구조의 패턴을 형성하기 위하여, 이와 같은 미세 패턴이 그려진 마스크를 이용하여 패턴을 상기 기판에 전사한다. 이과 같이 마스크를 이용하여 패턴을 전사하는 공정 중에서 화소 전극에 개구부를 형성 할 때, 식각 용액의 침투에 의하여 화소 전극에 손상이 발생하는 문제점이 있다.
다른 측면으로, 평판 표시 장치의 색 재현율을 높이기 위해서는 화소 전극의 광효율 증대를 위하여 화소 전극을 다층으로 형성할 필요성이 있다.
본 발명은 공정 단계에서 화소 전극의 손상을 줄이고, 광효율 증대를 위하여 다층으로 이루어진 화소 전극을 포함하는 유기 발광 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면 기판 상에 형성된 활성층; 상기 활성층과 절연되고, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 게이트 전극; 상기 게이트 전극과 동일한 층에 형성되고 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 화소 전극; 상기 게이트 전극과 절연되고 상기 활성층 및 상기 화소 전극과 전기적으로 연결되는 소스 전극 및 드레인 전극; 상기 화소 전극상에 형성되고 유기 발광층을 구비하는 중간층; 및 상기 중간층상에 형성되는 대향 전극; 을 포함하는 유기 발광 표시 장치를 개시한다.
여기서, 상기 제1 전극층은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서, 상기 제2 전극층은 알루미늄, 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 제3 전극층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 제4 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, 및 Al/Cu 중 선택된 하나 이상의 물질을 포함하는 것을 특징으로 한다.
여기서 상기 화소 전극은 제1 전극층 하부에 형성된 배리어층; 을 더 포함하며, 상기 배리어층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 화소 전극의 상기 제4 전극층은 하부의 상기 제3 전극층을 노출하도록 개구부를 구비한다.
여기서 상기 중간층은 상기 화소 전극의 상기 제3 전극층과 접한다.
여기서 상기 활성층과 동일한 층에 상기 활성층과 이격되도록 형성된 캐패시터 하부 전극층; 및 상기 캐패시터 하부 전극층과 절연되고 상기 화소 전극과 동일한 층에 상기 캐패시터 하부 전극층과 대응되도록 형성되며, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 산화물 또는 알루미늄을 포함하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 캐패시터 상부 전극층; 을 더 포함한다.
본 발명의 다른 측면에 따르면, 기판 상에 활성층을 형성하는 단계; 상기 활성층과 절연되고, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 게이트 전극을 형성하는 단계; 상기 게이트 전극과 동일한 층에 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 화소 전극을 형성하는 단계; 상기 게이트 전극과 절연되고 상기 활성층 및 상기 화소 전극과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 화소 전극과 전기적으로 연결되고 유기 발광층을 구비하는 중간층을 형성하는 단계; 및 상기 중간층상에 형성되는 대향 전극을 형성하는 단계를 포함하는 유기 발광표시 장치의 제조 방법을 개시한다.
여기서 상기 제1 전극층은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 제2 전극층은 알루미늄을 포함하거나, 열 또는 플라즈마를 이용하여 상기 제1 전극층을 산화시켜 형성된 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 제3 전극층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 제4 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, 및 Al/Cu 중 선택된 하나 이상의 물질을 포함하는 것을 특징으로 한다.
여기서 상기 제1 전극층 하부에 형성된 배리어층을 형성하는 단계; 를 더 포함하며, 상기 배리어층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다.
여기서 상기 게이트 전극을 형성하는 단계와 상기 화소전극을 형성하는 단계는 동시에 수행한다.
여기서 상기 중간층을 형성하는 단계를 수행하기 전에 상기 제4 전극층에 상기 제3 전극층을 노출하도록 개구부를 형성하는 단계를 포함한다.
여기서 상기 활성층과 동일한 층에 상기 활성층과 이격되는 캐패시터 하부 전극층을 형성하는 단계; 및 상기 캐패시터 하부 전극층과 절연되고 상기 게이트 전극과 동일한 층에 상기 캐패시터 하부 전극층과 대응되며, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 산화물 또는 알루미늄을 포함하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 캐패시터 상부 전극층을 형성하는 단계를 더 포함한다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이상과 같은 본 발명의 일 실시 예에 의한 유기 발광 표시 장치 및 그 제조 방법에 따르면, 적은 개수의 마스크를 이용하여 상술한 구조의 유기 발광 표시 장치를 제조할 수 있기 때문에, 마스크 수의 저감에 따른 비용의 절감, 및 제조 공정의 단순화와 이로 인한 비용 절감을 실현할 수 있다.
또한 본 발명의 일 실시 예에 의하면, 화소 전극이 제2 전극층을 포함하여 다층으로 형성됨으로써, 화소 전극의 제4 전극층을 식각하는 공정 단계에서 제3 전극층의 핀 홀을 통하여 제1 전극층이 손상되는 것을 제2 전극층이 보호할 수 있다. 또한 화소 전극이 제2 전극층을 포함함으로써, 반투과성 도전층인 제1 전극층에 의하여 광 효율이 감소될 수 있는 문제점을 해결할 수 있다.
도 1 은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시 예에 관한 유기 발광 표시 장치의 제조 방법을 순차적으로 도시한 개략적인 단면도이다.
도 9는 본 발명의 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1 내지 도 7은 본 발명의 일 실시 예에 관한 유기 발광 표시 장치의 제조 방법을 순차적으로 도시한 개략적인 단면도이다.
본 실시예에 관한 유기 발광 표시 장치(100)는 기판(101), 활성층(103), 게이트 전극(110), 화소 전극(115), 소스/드레인 전극(132), 중간층(134) 및 대향 전극(135)을 포함한다.
기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 기판(101)방향으로 구현되는 배면 발광형인 경우에 기판(101)은 투명한 재질로 형성해야 한다. 그러나 화상이 기판(101)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(101)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(101)을 형성할 수 있다. 금속으로 기판(101)을 형성할 경우 기판(101)은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 기판(101)은 금속 포일로 형성할 수도 있다.
기판(101)의 상부에 평활한 면을 형성하고 기판(101)상부로 불순 원소가 침투하는 것을 차단하기 위하여 기판(101)의 상부에 버퍼층(102)을 형성할 수 있다. 버퍼층(102)은 SiO2 및/또는 SiNx 등으로 형성할 수 있다. 버퍼층은 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(102)상에는 소정 패턴의 활성층(103)이 형성된다. 활성층(103)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다. 소스 및 드레인 영역은 아모퍼스 실리콘 또는 폴리 실리콘으로 형성한 활성층(103)에 불순물을 도핑하여 형성할 수 있다. 3족 원소인 붕소(B)등으로 도핑하면 p-type, 5족 원소인 질소(N)등으로 도핑하면 n-type 반도체를 형성할 수 있다.
이 때 버퍼층(102)상부에 활성층(103)과 이격되도록 커패시터 제1 전극(104)이 형성될 수 있다. 커패시터 제1 전극(104)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있다.
활성층(103) 및 커패시터 제1 전극(104)의 상부에는 게이트 절연막(105)이 형성된다. 게이트 절연막(104)은 활성층(103)과 게이트 전극(110)을 절연하기 위한 것으로 유기물 또는 SiNx, SiO2같은 무기물을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다.
게이트 절연막(104)상부에 게이트 전극(110)이 형성된다. 본 발명의 일 실시예에 의한 게이트 전극은 제1 전극층 내지 제4 전극층(106, 107, 108, 109)을 구비할 수 있다. 구체적으로 게이트 전극(110)은 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층(106), 제1 전극층(106) 상에 형성되며 제1 전극층(106)을 보호하는 제2 전극층(107), 제2 전극층(107) 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층(108) 및 제3 전극층(108) 상에 형성되고 도전물질을 포함하는 제4 전극층(109)을 구비한다.
제1 전극층(106)은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 한다. 제1 전극층(106)은 게이트 절연막(105) 상에 스퍼터링 등에 의해 증착될 수 있다.
제2 전극층(107)은 제1 전극층(106) 상에 형성되며 알루미늄을 포함하거나, 제1 전극층(106)을 열 또는 플라즈마를 이용하여 산화시킨 산화물을 포함할 수 있다. 예를 들어, 제2 전극층(106)은 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 한다
제3 전극층(108)은 제2 전극층(107) 상에 형성되며, ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다.
제4 전극층(109)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, 및 Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 제4 전극층은 다층으로 구성될 수 있다. 예를 들어, 제4 전극층은 MoW로 이루어진 제1층, 상기 제1층상에 형성되며 Al로 이루어진 제2층 및 상기 제2층상에 형성되며 Mo로 이루어진 제3층으로 이루어질 수 있다.
게이트 전극(110)과 동일한 층, 즉 게이트 절연막(105)상에 게이트 전극과 이격되도록 화소 전극(115)이 형성된다. 화소 전극(115)은 게이트 전극(110)과 동일한 재료 및 동일한 구조로 형성될 수 있다. 본 발명의 일 실시예에 의한 화소 전극(115)은 제1 전극층 내지 제4 전극층(111, 112, 113, 114)을 구비할 수 있다. 구체적으로 화소 전극(115)은 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층(111), 제1 전극층(111) 상에 형성되며 제1 전극층(111)을 보호하는 제2 전극층(112), 제2 전극층(112) 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층(113) 및 제3 전극층(113) 상에 형성되고 도전물질을 포함하는 제4 전극층(114)을 구비한다.
제1 전극층(111)은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 한다. 여기서 알루미늄 합금은 Al에 Si, Ni, La, Ge 및 Co 중 하나 이상이 포함된 것을 특징으로 한다. 제1 전극층(111)은 게이트 절연막(105) 상에 스퍼터링 등에 의해 증착될 수 있다. 제1 전극층(111)은 광을 일부 투과하거나 일부 반사시키는 메탈 미러(metal mirror)로 기능할 수 있다. 즉, 제1 전극층(111)은 광 공진 구조를 채용하는 유기 발광 디스플레이 장치의 반투과경으로 사용될 수 있다.
제2 전극층(112)은 제1 전극층(111) 상에 형성된다. 제2 전극층(112)는 알루미늄을 포함할 수 있다. 또는 제2 전극층(112)은 제1 전극층(111)을 열 또는 플라즈마를 이용하여 산화시킨 산화물을 포함할 수 있다. 후자의 경우 제2 전극층(112)은 Al2O3와 같은 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 한다. 제2 전극층(112)은 제4 전극층(114)을 식각하여 제3 전극층(113)을 노출하는 과정에서 제3 전극층(113)의 핀 홀을 통해 제1 전극층(111)이 부식되는 것을 막아준다. 다른 측면에 의하면, 제2 전극층(112)은 반투과 성질을 가지는 제1 전극층(111)에 의하여 홀 인젝션(hole injection) 효율이 감소되는 것을 막는 효과가 있다. 즉, 제2 전극층(112)을 통해 제1 전극층(111)에 의한 광 효율 감소를 배제할 수 있는 특징이 있다. 이 때, 제2 전극층(112)은 산화물을 포함하는 물질로 구성하는 것이 바람직하다.
제3 전극층(113)은 제2 전극층(112) 상에 형성되며, ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다. 예를 들어 제3 전극층(113)을 ITO로 형성하는 경우, 열처리 과정을 수행할 수 있는데, 이 때 ITO가 결정화되면서 ITO에 있는 핀 홀의 크기 및 개수가 증가할 수 있다.
제4 전극층(114)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 제4 전극층(114)은 제3 전극층(113)을 노출하도록 부분적으로 제거되어 제1 개구부(114a)가 형성된다. 제1 개구부(114a)를 통해 중간층(134)이 화소 전극(115)의 제3 전극층(113)과 접하게 된다.
한편, 게이트 절연막(105)상부에는 커패시터 제1 전극(104)과 대응하도록 커패시터 제2 전극(120)을 형성할 수 있다. 커패시터 제2 전극(120)은 게이트 전극(110) 및 화소 전극(115)과 동일한 재료로 형성하는 것이 바람직하다. 즉, 커패시터 제2 전극(120)은 게이트 전극(110) 및 화소 전극(115)과 동일한 재료 및 동일한 구조로 형성될 수 있다. 본 발명의 일 실시예에 의한 커패시터 제2 전극(120)은 제1 전극층 내지 제4 전극층(116, 117, 118, 119)을 구비할 수 있다. 구체적으로 커패시터 제2 전극(120)은 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층(116), 제1 전극층(116) 상에 형성되며 제1 전극층(116)을 보호하는 제2 전극층(117), 제2 전극층(117) 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층(118) 및 제3 전극층(118) 상에 형성되고 도전물질을 포함하는 제4 전극층(119)을 구비한다. 제1 내지 제4 전극층(116, 117, 118, 119)에 대해서는 게이트 전극(110) 및 화소 전극(115)의 구성을 설명할 때 자세하게 설명하였으므로, 중복되는 설명은 생략한다.
본 실시예에서 일 커패시터를 형성하도록 게이트 절연막(105)을 사이에 두고형성된 커패시터 제1 전극(104) 및 커패시터 제2 전극(120)은 각각 활성층(103) 및 게이트 전극(110)과 동일한 층에 형성되므로 유기 발광 표시 장치(100)의 두께를 효과적으로 감소한다.
게이트 전극(110), 화소 전극(115) 및 커패시터 제2 전극(120)의 상부에 평탄화막(131)이 형성된다. 평탄화막(131)은 다양한 절연 물질로 형성할 수 있다. 예를 들어 산화물, 질화물과 같은 무기물로도 형성이 가능하고 유기물로도 형성이 가능하다.
평탄화막(131)을 형성하는 무기 절연막으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있고, 유기 절연막으로는 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함될 수 있다. 평탄화막(131)은 무기 절연막과 유기 절연막의 복합 적층체로도 형성될 수 있다. 평탄화막은 스핀 코팅 등의 방법으로 형성된다.
평탄화막(131)은 제2 개구부(131a)를 구비한다. 제2 개구부(131a)는 제1 개구부(114a)와 대응된다.
평탄화막(131)은 활성층(103)의 소스/드레인 영역을 노출하는 콘택홀을 구비하는데, 콘택홀을 통해 소스/드레인 전극(132)이 각각 활성층(103)의 소스/ 드레인 영역에 접하도록 형성한다. 또한 이때 소스/드레인 전극(132) 중 어느 하나의 전극은 화소 전극(115)과 연결된다. 구체적으로 소스/드레인 전극(132) 중 어느 하나의 전극은 화소 전극(115)의 제4 전극층(114)과 연결된다.
소스/드레인 전극(132)은 다층의 막 구조로 형성할 수도 있다.
소스/드레인 전극(132)의 상부에 화소 정의막(133)(pixel define layer)이 형성된다. 화소 정의막(133)은 제3 개구부(133a)를 구비한다. 제3 개구부(133a)는 화소 전극(115)의 제3 전극층(113)을 노출하도록 형성된다. 제3 개구부(133a)는 제1 개구부(114a)와 접하거나 제1 개구부(114a)내에 형성되도록 한다. 화소 정의막(133)은 유기물 또는 무기물로 형성할 수 있다.
제3 개구부(133a)내에 화소 전극(115)의 제3 전극층(113)과 접하도록 중간층(134)을 형성한다. 중간층(134)은 유기 발광층을 구비한다.
중간층(134)은 화소 전극(115)과 대향 전극(135)의 전기적 구동에 의해 발광한다.
중간층(134)은 유기물로 형성되는데, 중간층(134)의 유기 발광층이 저분자 유기물로 형성되는 경우 유기 발광층을 중심으로 화소 전극(115)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 적층되고, 대향 전극(135) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 중간층(134)에 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 적용 예가 포함될 수 있다.
한편, 중간층(134)의 유기 발광층이 고분자 유기물로 형성되는 경우에는 유기 발광층을 중심으로 화소 전극(115)의 방향으로 홀 수송층(hole transport layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소 전극(115) 상부에 형성되며, 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
중간층(134)상에 대향 전극(135)이 형성된다. 대향 전극(135)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 증착하여 형성할 수 있다.
대향 전극(135)상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(134) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 2 내지 도 8은 도 1의 유기 발광 표시 장치의 제조 방법을 순차적으로 도시한 개략적인 단면도이다.
각 도면들을 참조하면서 본 실시예의 제조 방법을 순차적으로 설명하기로 한다.
먼저 도 2를 참조하면 기판(101)상에 버퍼층(102)이 형성되고, 버퍼층(102)상에 활성층(103) 및 커패시터 제1 전극(104)을 형성한다. 활성층(103) 및 커패시터 제1 전극(104)은 서로 이격되도록 소정의 패턴을 갖는데, 1개의 마스크를 이용한 포토 리소그래피법을 이용하여 활성층(103) 및 커패시터 제1 전극(104)을 동시에 형성할 수 있다.
도 3을 참조하면 활성층(103) 및 커패시터 제1 전극(104)상에 게이트 절연막(105)을 형성하고, 게이트 절연막(104)상에 게이트 전극(110), 화소 전극(115) 및 커패시터 제2 전극(120)을 형성한다. 게이트 전극(110), 화소 전극(115) 및 커패시터 제2 전극(120)은 동일한 재료를 적층한 후에 1개의 마스크를 이용한 포토 리소그래피법을 이용하여 형성할 수 있다.
본 발명의 일 실시 예에 의하면, 게이트 전극(110), 화소 전극(115) 및 커패시터 제2 전극(120)은 4개의 층을 구비할 수 있다. 예를 들어, 제1 전극층(106, 111, 116)으로 Ag를 포함하고, 제2 전극층(107, 112, 117)으로 Al2O3를 포함하며, 제3 전극층(108, 113, 118)으로 ITO을 포함하고, 제4 전극층(109, 114, 119)으로 MoW, Al 및 Mo을 포함하도록 적층 한 후에 포토 리소그래피법을 이용하여 원하는 패턴으로 게이트 전극(110), 화소 전극(115) 및 커패시터 제2 전극(120)을 형성한다.
이 때, 화소 전극(115)의 제2 전극층(112)은 제1 전극층(111)을 열 또는 플라즈마를 이용하여 산화시킨 산화물을 포함할 수 있다. 제2 전극층(112)이 산화물을 포함하는 경우, 제2 전극층(112)의 두께는 제1 전극층(111)의 두께의 3% 이하로 형성할 수 있다. 만약, 제2 전극층(112)의 두께가 제1 전극층(111)의 두께의 3% 를 초과하는 경우에는 제2 전극층(112)이 제1 전극층(111)에 의한 홀 인젝션(hole injection) 효율 감소를 보완하는 효과가 나타나지 않기 때문이다.
화소 전극(115)의 제3 전극층(113)을 ITO로 형성하는 경우, 열처리 과정에서 ITO가 결정화되어 ITO에 있는 핀 홀의 크기 및 개수가 증가할 수 있다. 이는 제1 개구부(114a)를 형성하는 후속 공정에서 제4 전극층(114)을 제거하여 제3 전극층(113)을 노출할 때, 식각 용액이 제3 전극층(113)의 핀 홀을 통해 침투하여 하부의 전극층을 손상시키는 문제가 있다. 그러나 제2 전극층(112) 이 존재함으로써, 제1 전극층(111)은 식각 용액을 통해 직접적으로 손상을 받지 않는다.
도 4를 참조하면 게이트 전극(110)을 덮도록 절연 물질로 평탄화막(131)을 형성하고 평탄화막(131)에 콘택홀을 형성한다. 이 때 평탄화막(106)에 형성된 콘택홀을 통하여 활성층(103)의 소스/드레인 영역이 노출되도록 한다. 이러한 콘택홀 형성을 위하여 포토 리소그래피법이 이용될 수 있다. 또한 평탄화막(131)에는 제2 개구부(131a)를 형성한다. 제2 개구부(131a)를 통하여 화소 전극(115)의 제4 전극층(114)이 노출된다. 그리고 평탄화막(131)에는 소스/드레인 전극과 화소 전극(115)을 연결하도록 화소 전극(115)의 제4 전극층(114)을 노출하는 홀을 더 형성한다.
도 5를 참조하면 소스/드레인 전극(132)을 형성한다. 소스/드레인 전극(132)은 활성층(103)의 소스/드레인 영역과 접한다. 또한 소스/드레인 전극(132) 중 어느 하나의 전극은 화소 전극(115)과 접하는데 구체적으로 제4 전극층(114)과 접한다. 소스/드레인 전극(132)은 다양한 도전층을 이용하여 형성할 수 있고, 다층 구조로 형성할 수 있다.
도 6을 참조하면 화소 전극(115)의 제4 전극층(114)에 제1 개구부(114a)를 형성한다. 평탄화막(131)에 형성된 제2 개구부(131a)를 통하여 노출된 제4 전극층(114)를 식각하여 제1 개구부(114a)를 형성한다. 제1 개구부(114a)는 제2 개구부(131a)는 대응되도록 형성된다.
화고 전극(115)의 제4 전극층(114)을 식각하는 공정은 습식 식각 공정을 이용할 수 있는데, 인산계, 질산계, 및 초산계 중 어느 하나 이상을 포함하는 용액을 식각 용액으로 이용하는 것이 바람직한다. 특히, 제4 전극층(114)이 MoW로 이루어진 제1층, 상기 제1층상에 형성되며 Al로 이루어진 제2층 및 상기 제2층상에 형성되며 Mo로 이루어진 제3층의 다층으로 구성된 경우, 식각 용액은 인산, 질산 및 초산이 모두 포함된 혼산계를 사용할 수 있으며, 여기서 인산은 전체 식각 용액의 중량 중 최대 약 70%를 차지할 수 있다.
제4 전극층(114)을 식각하여 제1 개구부(114a)를 형성하는 동안 제3 전극층(113)의 핀 홀을 통해 식각 용액이 하부 전극층으로 침투할 수 있다. 따라서, 제2 전극층(112)이 존재하지 않는 경우 식각 용액에 의해 제1 전극층(111)이 직접적으로 부식 및 손상되는 문제가 발생한다. 제1 전극층(111)이 손상될 경우 광을 투과 및 반사하는 기능을 통해 광 공진 구조가 발현될 수 없다. 따라서 본 발명의 일 실시 예에 의하면, 제1 전극층(111) 상에 형성되어, 알루미늄 또는 금속 산화물을 포함하는 제2 전극층(112)을 통해 공정 과정 중 일어날 수 있는 제1 전극층(111)의 손상이 방지될 수 있다.
도 7을 참조하면 소스/드레인 전극(132)상에 화소 정의막(133)을 형성한다. 화소 정의막(133)은 유기물로 형성하는 것이 바람직하다. 화소 정의막(133)에 제1 개구부(114a)와 접하거나 제1 개구부(114a)내에 배치되도록 제3 개구부(133a)를 형성한다. 제3 개구부(133a)를 통하여 화소 전극(115)의 제3 전극층(113)이 노출되도록 한다.
도 8을 참조하면 화소 정의막(133)의 제3 개구부(133a)로 노출된 화소 전극(115)의 제3 전극층(113)상에 중간층(134) 및 대향 전극(135)을 차례로 형성한다. 중간층(134)은 유기 발광층을 포함한다. 중간층(134) 및 대향 전극(135)을 형성하는 재료는 전술한 실시예와 동일하므로 설명을 생략한다.
도시하지 않았으나 기판(101)의 일 면에 대향하도록 대향 전극(135)상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(134)등을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 9는 본 발명의 다른 실시 예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 9를 통하여 제시된 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치는 도 1에 도시된 유기 발광 표시 장치에 비해 게이트 전극(110), 화소 전극 (115)및 커패시터 제2 전극(120)의 제1 전극층(111, 106, 116) 하부에 배리어층(111a, 106a, 116a)을 더 구비하고 있는 것이 특징이 있다. 반면 그 밖의 구성요소는 앞서 설명한 실시예의 대응되는 구성요소와 그 기능이 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략하도록 한다. 또한 여기서는 화소 전극(115)에 대해서만 구체적으로 설명하며, 게이트 전극(110) 및 커패시터 제2 전극(120)은 화소 전극(115)과 동일한 층에 동일한 재료 및 구조로 형성되므로 중복되는 설명은 생략한다.
도 9를 참조하면, 화소 전극(115)은 게이트 절연막 상에 형성된 배리어층(111a), 배리어층(111a) 상에 형성되며 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층(111), 상기 제1 전극층(111) 상에 형성되며 상기 제1전극층(111)을 보호하는 제2 전극층(112), 상기 제2 전극층(112) 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층(113) 및 상기 제3 전극층(113) 상에 형성되고 도전물질을 포함하는 제4 전극층(114)을 포함한다.
배리어층 (barrier layer)(111a)은 제1 전극층(111) 하부에 형성되며, ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 한다. 배리어층(111a)을 형성함으로써, 도전 물질로 이루어진 제1 전극층(111)과 절연 물질로 이루어진 게이트 절연막(105) 간의 접착력이 강화된다. 따라서, 패터닝시 식각 용액의 침투 및 수분의 침투를 막아 신뢰성이 높은 소자를 제조할 수 있게 한다.
본 실시예에서는 게이트 전극(110) 및 화소 전극(115)을 동일한 층에 동일 재료를 이용하여 형성한다. 이를 통하여 공정을 단순화할 수 있다. 또한 본 실시예에서 커패시터 제1 전극(104)은 활성층(103)과 동일층에 동일 재료를 이용하여 활성층(103)과 동시에 형성하고, 커패시터 제2 전극(120)은 게이트 전극(110)과 동시에 형성하여 공정 단순화 효과를 증대할 수 있다.
이 때 화소 전극(115)을 4층의 적층 구조로 형성하고, 특히 반투과 성질을 가지는 제1 전극층(111) 상에 제1 전극층(111)을 보호하는 제2 전극층(112)을 형성함으로써, 후속 공정에서 제1 전극층(111)의 표면 손상을 방지할 수 있다. 또한 제2 전극층(112)이 산화물을 포함함으로써, 반투과성 도전층인 제1 전극층(111)에 의하여 광 효율이 감소될 수 있는 문제점을 해결할 수 있다.
한편, 본 실시예에서는 평판 표시 장치로서 유기 발광 표시 장치를 예로 설명하였으나, 본 발명은 이에 한정되지 않고 액정 표시 장치를 비롯한 다양한 표시 소자를 사용할 수 있음은 물론이다.
또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 박막 트랜지스터와 하나의 커패시터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 박막 트랜지스터와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 유기 발광 표시 장치 101: 기판
102: 버퍼층 103: 활성층
104: 커패시터 제1 전극 105: 게이트 절연막
110: 게이트 전극 115: 화소 전극
120: 커패시터 제2 전극 131: 평탄화막
132: 소스 전극 및 드레인 전극 133: 화소 정의막
134: 중간층 135: 대향 전극
111, 106, 116: 제1 전극층
112, 107, 117: 제2 전극층
113, 108, 118: 제3 전극층
114, 109, 119: 제4 전극층
111a, 106a, 116a : 배리어층

Claims (18)

  1. 기판 상에 형성된 활성층;
    상기 활성층과 절연되고, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 게이트 전극;
    상기 게이트 전극과 동일한 층에 형성되고 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 화소 전극;
    상기 게이트 전극과 절연되고 상기 활성층 및 상기 화소 전극과 전기적으로 연결되는 소스 전극 및 드레인 전극;
    상기 화소 전극상에 형성되고 유기 발광층을 구비하는 중간층; 및
    상기 중간층상에 형성되는 대향 전극; 을 포함하고,
    상기 화소 전극의 상기 제4 전극층은 하부의 상기 제3 전극층을 노출하도록 개구부를 구비하는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극층은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 전극층은 알루미늄, 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 제3 전극층은
    ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 제4 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, 및 Al/Cu 중 선택된 하나 이상의 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1 항에 있어서,
    상기 화소 전극은 제1 전극층 하부에 형성된 배리어층; 을 더 포함하며,
    상기 배리어층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 삭제
  8. 제1 항에 있어서,
    상기 중간층은 상기 화소 전극의 상기 제3 전극층과 접하는 유기 발광 표시 장치.
  9. 제1 항에 있어서,
    상기 활성층과 동일한 층에 상기 활성층과 이격되도록 형성된 커패시터 하부 전극층; 및
    상기 커패시터 하부 전극층과 절연되고 상기 화소 전극과 동일한 층에 상기 커패시터 하부 전극층과 대응되도록 형성되며, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 산화물 또는 알루미늄을 포함하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 커패시터 상부전극층;을 더 포함하는 유기 발광 표시 장치.
  10. 기판 상에 활성층을 형성하는 단계;
    상기 활성층과 절연되고, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 게이트 전극을 형성하는 단계;
    상기 게이트 전극과 동일한 층에 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 상기 제1 전극층을 보호하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 화소 전극을 형성하는 단계;
    상기 게이트 전극과 절연되고 상기 활성층 및 상기 화소 전극과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 화소 전극과 전기적으로 연결되고 유기 발광층을 구비하는 중간층을 형성하는 단계; 및
    상기 중간층상에 형성되는 대향 전극을 형성하는 단계를 포함하고,
    상기 중간층을 형성하는 단계를 수행하기 전에 상기 제4 전극층에 상기 제3 전극층을 노출하도록 개구부를 형성하는 단계를 포함하는 유기 발광표시 장치의 제조 방법.
  11. 제10 항에 있어서,
    상기 제1 전극층은 알루미늄 합금, Ti, Mo, MoW, 및 Ag 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  12. 제10 항에 있어서,
    상기 제2 전극층은 알루미늄을 포함하거나,
    열 또는 플라즈마를 이용하여 상기 제1 전극층을 산화시켜 형성된 산화 알루미늄, 알루미늄 합금의 산화물, Ti 산화물, Mo 산화물, MoW 산화물, 및 Ag 산화물 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  13. 제10 항에 있어서,
    상기 제3 전극층은
    ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  14. 제10 항에 있어서,
    상기 제4 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, 및 Al/Cu 중 선택된 하나 이상의 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  15. 제10 항에 있어서,
    상기 제1 전극층 하부에 형성된 배리어층을 형성하는 단계; 를 더 포함하며,
    상기 배리어층은 ITO, IZO, ZnO, GZO, GIZO, GaZO, 아연산화물 및 In2O3 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  16. 제10 항에 있어서,
    상기 게이트 전극을 형성하는 단계와 상기 화소전극을 형성하는 단계는 동시에 수행하는 유기 발광 표시 장치의 제조 방법.
  17. 삭제
  18. 제10 항에 있어서,
    상기 활성층과 동일한 층에 상기 활성층과 이격되는 커패시터 하부 전극층을 형성하는 단계; 및
    상기 커패시터 하부 전극층과 절연되고 상기 게이트 전극과 동일한 층에 상기 커패시터 하부 전극층과 대응되며, 반투과 성질을 가지는 도전물질을 포함하는 제1 전극층, 상기 제1 전극층 상에 형성되며 산화물 또는 알루미늄을 포함하는 제2 전극층, 상기 제2 전극층 상에 형성되고 투명한 도전물질을 포함하는 제3 전극층 및 상기 제3 전극층 상에 형성되고 도전물질을 포함하는 제4 전극층을 구비하는 커패시터 상부 전극층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020100053599A 2010-06-07 2010-06-07 유기 발광 표시 장치 및 그 제조 방법 KR101716471B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100053599A KR101716471B1 (ko) 2010-06-07 2010-06-07 유기 발광 표시 장치 및 그 제조 방법
US13/102,419 US8319221B2 (en) 2010-06-07 2011-05-06 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053599A KR101716471B1 (ko) 2010-06-07 2010-06-07 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110133925A KR20110133925A (ko) 2011-12-14
KR101716471B1 true KR101716471B1 (ko) 2017-03-28

Family

ID=45063785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053599A KR101716471B1 (ko) 2010-06-07 2010-06-07 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8319221B2 (ko)
KR (1) KR101716471B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023249249A1 (ko) * 2022-06-20 2023-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101912923B1 (ko) * 2011-12-12 2018-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101938761B1 (ko) 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140016111A (ko) * 2012-07-30 2014-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US20150318502A1 (en) * 2013-01-07 2015-11-05 Fuji Electric Co., Ltd. Transparent organic thin-film transistor and method for manufacturing same
US9570528B2 (en) 2013-05-30 2017-02-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US20140353622A1 (en) * 2013-05-30 2014-12-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
CN109994518B (zh) * 2013-05-30 2023-08-01 三星显示有限公司 有机发光显示设备
KR20150009126A (ko) * 2013-07-15 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102126379B1 (ko) 2013-10-07 2020-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102131963B1 (ko) 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102203100B1 (ko) 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103594333A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种透明电容的制造方法
CN103594457A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种透明电容
US10026795B2 (en) * 2014-05-21 2018-07-17 Joled Inc. Organic EL element and method for manufacturing organic EL element
KR102239839B1 (ko) * 2014-07-16 2021-04-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104766802B (zh) * 2015-03-26 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
JP6588299B2 (ja) * 2015-10-21 2019-10-09 株式会社ジャパンディスプレイ 表示装置
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
KR102379192B1 (ko) 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
WO2019066790A1 (en) * 2017-09-27 2019-04-04 Intel Corporation THIN FILM TRANSISTOR COMPRISING A LOAD TRAPPING LAYER
KR20200137081A (ko) 2019-05-28 2020-12-09 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
US11532687B2 (en) * 2019-07-30 2022-12-20 Samsung Display Co., Ltd. Thin film transistor, display panel having the same, and method of manufacturing the display panel
CN110890388B (zh) * 2019-11-28 2022-05-27 昆山国显光电有限公司 阵列基板和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600848B1 (ko) * 2001-12-26 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR100477746B1 (ko) 2002-06-22 2005-03-18 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 전계 발광 소자
KR100527191B1 (ko) * 2003-06-03 2005-11-08 삼성에스디아이 주식회사 저저항 캐소드를 사용하는 유기 전계 발광 소자
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100673744B1 (ko) 2004-10-28 2007-01-24 삼성에스디아이 주식회사 다층 구조 애노드
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR20060113220A (ko) 2005-04-30 2006-11-02 정종광 핸들 크락션
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023249249A1 (ko) * 2022-06-20 2023-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US8319221B2 (en) 2012-11-27
KR20110133925A (ko) 2011-12-14
US20110297944A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101716471B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101705822B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8659021B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101065317B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9048257B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane
US8466467B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR100964229B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8796768B2 (en) Organic light emitting display device including nano silver particles and method of manufacturing the same
US9012890B2 (en) Organic light-emitting display device and manufacturing method of the same
US8378353B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR101074803B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7928439B2 (en) Thin film transistor, organic light emitting display device including the same, and method of manufacturing the organic light emitting display device
US8716702B2 (en) Organic light-emitting display device and method of manufacturing the same
US20140042394A1 (en) Organic Light-Emitting Display Apparatus and Method of Manufacturing Organic Light-Emitting Display Apparatus
US20120104395A1 (en) Organinc light emitting display device and method of manufacturing the same
US8729552B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
JP2013025307A (ja) 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法
KR20110080885A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2012049126A (ja) 有機発光ディスプレイ装置及びその製造方法
US20140346460A1 (en) Organic light emitting diode display device and method of manufacturing the same
US8890148B2 (en) Organic light emitting display and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 4