WO2023249249A1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2023249249A1
WO2023249249A1 PCT/KR2023/006279 KR2023006279W WO2023249249A1 WO 2023249249 A1 WO2023249249 A1 WO 2023249249A1 KR 2023006279 W KR2023006279 W KR 2023006279W WO 2023249249 A1 WO2023249249 A1 WO 2023249249A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
alloy
metal
titanium
thickness
Prior art date
Application number
PCT/KR2023/006279
Other languages
English (en)
French (fr)
Inventor
신현억
이동민
김영록
박준용
배준우
정삼태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of WO2023249249A1 publication Critical patent/WO2023249249A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Definitions

  • the present invention relates to a display device. More specifically, it relates to a display device and a method of manufacturing the same.
  • a display device is a device that displays images to provide visual information to users.
  • organic light emitting diode displays have recently been attracting attention.
  • Organic light emitting display devices have self-luminous properties and, unlike liquid crystal display devices, do not require a separate light source, thus reducing thickness and weight. Additionally, organic light emitting display devices exhibit high-quality characteristics such as low power consumption, high luminance, and high response speed.
  • One object of the present invention is to provide a display device with high resolution.
  • Another object of the present invention is to provide a manufacturing method for manufacturing the display device.
  • a display device includes a substrate, a first alloy layer disposed on the substrate and including a titanium alloy containing at least one of copper or zinc, and a surface of the first alloy layer.
  • a metal pattern including a first metal layer disposed on, an active layer disposed on the metal pattern, and a second alloy layer disposed on the active layer and including a titanium alloy containing at least one of copper or zinc, and the first alloy layer 2 It may include a gate electrode including a second metal layer disposed on the alloy layer.
  • each of the first metal layer and the second metal layer may include copper.
  • the active layer may include an oxide semiconductor.
  • the first alloy layer and the second alloy layer may include the same material.
  • the titanium content included in the titanium alloy may be about 10 at% to about 80 at%, and the copper or zinc content included in the titanium alloy may be about 20 at% to about 90 at%. .
  • the titanium content included in the titanium alloy may be about 20 at% to about 50 at%, and the copper or zinc content included in the titanium alloy may be about 50 at% to about 80 at%. .
  • each of the first alloy layer and the second alloy layer may include a titanium alloy including titanium, copper, and zinc.
  • the thickness of each of the first alloy layer and the second alloy layer may be between about 30 ⁇ and about 100 ⁇ .
  • the thickness of each of the first metal layer and the second metal layer may be between about 1500 ⁇ and about 4500 ⁇ .
  • the thickness of the metal pattern may be the same as the thickness of the gate electrode.
  • a method of manufacturing a display device includes forming a first alloy layer including a titanium alloy containing at least one of copper or zinc on a substrate, the first alloy layer forming a first metal layer on the layer, forming a metal pattern by patterning the first alloy layer and the first metal layer, forming an active layer on the first metal layer, copper on the active layer. or forming a second alloy layer comprising a titanium alloy containing at least one of zinc, forming a second metal layer on the second alloy layer, and patterning the second alloy layer and the second metal layer. It may include forming a gate electrode.
  • the active layer may be formed of an oxide semiconductor.
  • forming the metal pattern may include etching the first alloy layer and the first metal layer using a wet etching technique.
  • forming the gate electrode may include etching the second alloy layer and the second metal layer using a wet etching technique.
  • the thickness of the metal pattern and the thickness of the gate electrode may be formed to be the same (eg, the thickness of the metal pattern and the gate electrode are the same).
  • the first metal layer and the second metal layer may be formed of copper.
  • the first alloy layer and the second alloy layer are formed of the titanium alloy, the content of titanium forming the titanium alloy is about 10 at% to about 80 at%, and forming the titanium alloy The content of copper or zinc may be about 20 at% to about 90 at%.
  • the content of titanium forming the titanium alloy may be about 20 at% to about 50 at%, and the content of copper or zinc forming the titanium alloy may be about 50 at% to about 80 at%. .
  • the thickness of each of the first alloy layer and the second alloy layer may be formed between about 30 ⁇ and about 100 ⁇ .
  • the thickness of each of the first metal layer and the second metal layer may be between about 1500 ⁇ and about 4500 ⁇ .
  • the electrode or wiring included in the display device includes an alloy layer containing a titanium alloy, so that the width of the electrode or wiring can be easily controlled or selected. Accordingly, a fine linewidth of the electrode or wiring included in the display device can be realized. Additionally, the electrode or wiring can prevent or substantially prevent hydrogen from diffusing into the active layer, thereby improving the performance of the transistor. Accordingly, high resolution can be realized in a display device including the electrode or wiring.
  • the metal layer disposed on the alloy layer may include copper. Accordingly, the resistance of the electrodes and wiring may be reduced.
  • FIG. 1 is a plan view of a display device according to an embodiment of the present invention.
  • Figure 2 is a cross-sectional view taken along line II' of Figure 1.
  • Figure 3 is an enlarged cross-sectional view of area A of Figure 2.
  • Figure 4 is an enlarged cross-sectional view of area B of Figure 2.
  • Figure 5(a) is a graph showing bottom skew according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • Figure 5(b) is a graph showing top skew according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • Figure 6 is a graph showing the sheet resistance value of the wiring according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • Figure 7 is a graph showing driving current according to gate-source voltage of transistors according to examples and comparative examples.
  • FIGS. 8 to 26 are cross-sectional views showing a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a plan view of a display device according to an embodiment of the present invention.
  • the display device 10 may include a display area (DA) and a non-display area (NDA).
  • the display area DA may be an area that displays an image.
  • the planar shape of the display area DA may be a rectangular shape or, as shown in FIG. 1, a rectangular shape with rounded corners.
  • the planar shape of the display area DA is not limited to this, and the display area DA may have appropriate planar shapes such as circular, oval, or polygonal shapes.
  • the non-display area NDA may be arranged around the display area DA.
  • the non-display area (NDA) may surround the display area (DA).
  • the non-display area (NDA) may be an area that does not display images.
  • driving units for displaying images in the display area DA may be disposed in the non-display area NDA.
  • Pixels PX may be arranged in a matrix in the display area DA.
  • Signal lines such as gate wires GL and data wires DL may be disposed in the display area DA.
  • the signal lines, such as the gate line GL and the data line DL, may be connected to each of the pixels PX.
  • Each of the pixels PX may receive a gate signal, a data signal, etc. from the signal line.
  • Figure 2 is a cross-sectional view taken along line II' of Figure 1.
  • the display device 10 may include a substrate 100, a display element layer 200, and an encapsulation layer 300.
  • the display device layer 200 may include a circuit device layer 210 and a light emitting device layer 220.
  • the circuit element layer 210 may be disposed on the substrate 100, and may include a metal pattern (BML), a buffer layer (BFR), at least one transistor (TR), a gate wire, a connection electrode (CP), and a first It may include an insulating layer (IL1), a second insulating layer (IL2), a third insulating layer (IL3), and a fourth insulating layer (IL4).
  • the transistor (TR) may include an active layer (ACT), a gate electrode (GE), a source electrode (SE), and a drain electrode (DE).
  • the light emitting device layer 220 may be disposed on the circuit device layer 210 and may include a fifth insulating layer (IL5), a spacer (SPC), and a light emitting diode (LD).
  • the light emitting diode (LD) may include a first electrode (E1), a light emitting layer (LEL), and a second electrode (E2).
  • the substrate 100 may support the display device layer 200.
  • the substrate 100 may be a base substrate or a base member, and may be made of an insulating material such as polymer resin.
  • the substrate 100 may be a flexible substrate capable of bending, folding, rolling, etc.
  • the substrate 100 may include a flexible material and a rigid material.
  • the metal pattern (BML) may be disposed on the substrate 100 .
  • the buffer layer (BFR) may be disposed on the substrate 100 .
  • the buffer layer (BFR) may cover the metal pattern (BML).
  • the metal pattern (BML) and the buffer layer (BFR) may prevent or reduce diffusion of metal atoms or impurities from the substrate 100 into the active layer (ACT).
  • the active layer (ACT) may be disposed on the substrate 100 .
  • the active layer (ACT) may overlap the metal pattern (BML).
  • the active layer (ACT) may be divided into a source region and a drain region doped with impurities, and a channel region between the source region and the drain region.
  • the active layer (ACT) may include an oxide semiconductor.
  • oxide semiconductor include primary metal oxides such as indium oxide (In), tin oxide (Sn), or zinc oxide (Zn), In-Zn-based oxides, Sn-Zn-based oxides, Al-Zn-based oxides, and Zn.
  • -Mg-based oxide Sn-Mg-based oxide, In-Mg-based oxide, or binary metal oxide such as In-Ga-based oxide, In-Ga-Zn-based oxide, In-Al-Zn-based oxide, In-Sn-Zn oxide, Sn-Ga-Zn oxide, Al-Ga-Zn oxide, Sn-Al-Zn oxide, In-Hf-Zn oxide, In-La-Zn oxide, In-Ce-Zn oxide.
  • binary metal oxide such as In-Ga-based oxide, In-Ga-Zn-based oxide, In-Al-Zn-based oxide, In-Sn-Zn oxide, Sn-Ga-Zn oxide, Al-Ga-Zn oxide, Sn-Al-Zn oxide, In-Hf-Zn oxide, In-La-Zn oxide, In-Ce-Zn oxide.
  • In-Pr-Zn-based oxide In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu-Zn-based oxide, In-Gd-Zn-based oxide, In-Tb-Zn-based oxide, In -Ternary systems such as Dy-Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb-Zn-based oxide, or In-Lu-Zn-based oxide.
  • the active layer may include Indium-Gallium-Zinc Oxide (IGZO) among the In-Ga-Zn based oxides.
  • IGZO Indium-Gallium-Zinc Oxide
  • the first insulating layer IL1 may be disposed on the active layer ACT.
  • the first insulating layer IL1 overlaps the active layer ACT and may have an island shape.
  • the present invention is not limited to this.
  • the first insulating layer IL1 may include an inorganic material.
  • a gate layer including the gate wire and the gate electrode GE may be disposed on the first insulating layer IL1.
  • the gate electrode GE may overlap the channel region of the active layer ACT.
  • the present invention is not limited to this, and the gate electrode GE may be a part of the gate wiring. Accordingly, the material forming the gate electrode GE and the thickness of the gate electrode GE may be the same as the gate wiring.
  • the second insulating layer IL2 may be disposed on the buffer layer BFR and the active layer ACT.
  • the second insulating layer IL2 covers the active layer ACT, the first insulating layer IL1, and the gate electrode GE, and covers the active layer ACT and the first insulating layer IL1.
  • GE gate electrode
  • the source electrode (SE) and the drain electrode (DE) may be disposed on the second insulating layer (IL2).
  • the source electrode SE may contact the metal pattern BML through a first contact hole formed in the buffer layer BFR and the second insulating layer IL2. Additionally, the source electrode SE may contact the source region of the active layer ACT through a second contact hole formed in the second insulating layer IL2.
  • the drain electrode DE may contact the drain region of the active layer ACT through a third contact hole formed in the second insulating layer IL2.
  • the present invention is not limited to this.
  • the drain electrode DE may contact the metal pattern BML through a first contact hole formed in the first and second insulating layers IL1 and IL2, and the second It can contact the active layer (ACT) through a second contact hole formed in the insulating layer (IL2). Additionally, the source electrode SE may contact the active layer ACT through a third contact hole formed in the second insulating layer IL2.
  • the third insulating layer IL3 may be disposed on the second insulating layer IL2.
  • the third insulating layer IL3 covers the source and drain electrodes SE and DE, and has a substantially flat top surface without creating steps around the source and drain electrodes SE and DE. You can have it.
  • the third insulating layer IL3 may include an organic material.
  • connection electrode CP may be disposed on the third insulating layer IL3.
  • the connection electrode CP may contact the source electrode SE or the drain electrode DE through a fourth contact hole formed in the third insulating layer IL3.
  • the fourth insulating layer IL4 may be disposed on the third insulating layer IL3. Additionally, the fourth insulating layer IL4 covers the connection electrode CP and may have a substantially flat top surface without creating steps around the source and drain electrodes SE and DE. For example, the fourth insulating layer IL4 may include an organic material.
  • the first electrode E1 may be disposed on the fourth insulating layer IL4.
  • the first electrode E1 may be reflective or transparent.
  • the first electrode E1 may include metal.
  • the first electrode E1 may contact the connection electrode CP through a fifth contact hole formed in the fourth insulating layer IL4. Through this, the first electrode E1 can be connected to the transistor TR.
  • the fifth insulating layer IL5 may be disposed on the fourth insulating layer IL4, and an opening exposing the top surface of the first electrode E1 may be defined in the fifth insulating layer IL5. there is.
  • the fifth insulating layer IL5 may include an organic material or an inorganic material.
  • the spacer (SPC) may be disposed on the fifth insulating layer (IL5).
  • the spacer (SPC) may include an organic material or an inorganic material.
  • the spacer (SPC) may maintain a gap between the encapsulation layer 300 and the substrate 100.
  • the spacer (SPC) may include a material different from the fifth insulating layer (IL5).
  • the spacer (SPC) may be formed after the fifth insulating layer (IL5) is formed.
  • embodiments according to the present invention are not limited to this, and the spacer (SPC) may include the same material as the fifth insulating layer (IL5).
  • the fifth insulating layer IL5 and the spacer SPC may be formed simultaneously using a halftone mask.
  • the light emitting layer (LEL) may be disposed on the first electrode (E1).
  • the light emitting layer LEL may be disposed in the opening formed in the fifth insulating layer IL5.
  • the light emitting layer (LEL) may have a multilayer structure including a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and an electron injection layer.
  • the organic light-emitting layer may include a light-emitting material.
  • the second electrode E2 covers the light emitting layer LEL and may be disposed on the fifth insulating layer IL5 and the spacer SPC. In one embodiment, the second electrode E2 may have a plate shape. Additionally, the second electrode E2 may be transparent or reflective. For example, the second electrode E2 may include metal.
  • the encapsulation layer 300 can prevent moisture and oxygen from penetrating into the light emitting diode (LD) from the outside.
  • the encapsulation layer 300 may include a first inorganic encapsulation layer (IEL1), an organic encapsulation layer (OEL), and a second inorganic encapsulation layer (IEL2).
  • the first inorganic encapsulation layer (IEL1) may be disposed on the second electrode (E2) with substantially the same thickness along the profile of the second electrode (E2).
  • the organic encapsulation layer (OEL) may be disposed on the first inorganic encapsulation layer (IEL1) and may have a substantially flat top surface without creating steps around the first inorganic encapsulation layer (IEL1).
  • the second inorganic encapsulation layer (IEL2) may be disposed on the organic encapsulation layer (OEL).
  • Figure 3 is an enlarged cross-sectional view of area A of Figure 2.
  • Figure 4 is an enlarged cross-sectional view of area B of Figure 2.
  • FIG. 3 is a cross-sectional view showing the metal pattern (BML), and FIG. 4 is a cross-sectional view showing the gate electrode (GE).
  • BML metal pattern
  • GE gate electrode
  • the metal pattern BML may include a first alloy layer AL1 and a first metal layer ML1.
  • the first alloy layer (AL1) may be disposed on the substrate 100, and the first metal layer (ML1) may be disposed on the first alloy layer (AL1).
  • Each of the gate electrode GE and the gate wire GL may include a second alloy layer AL2 and a second metal layer ML2.
  • the second alloy layer AL2 may be disposed on the first insulating layer IL1 and the second metal layer ML2 may be disposed on the second alloy layer AL2.
  • the description will focus on the gate electrode GE.
  • the first metal layer ML1 and the second metal layer ML2 may include copper.
  • the first metal layer ML1 and the second metal layer ML2 may include the same material.
  • the first alloy layer AL1 may include titanium alloy.
  • the titanium alloy includes titanium (Ti) and may include at least one of copper (Cu) and zinc (Zn).
  • the second alloy layer AL2 may include titanium alloy.
  • the titanium alloy includes titanium and may include at least one of copper and zinc.
  • each of the first alloy layer (AL1) and the second alloy layer (AL2) may include a titanium alloy including titanium and copper.
  • the present invention is not limited to this, and each of the first alloy layer (AL1) and the second alloy layer (AL2) may include a titanium alloy containing titanium and zinc.
  • the first alloy layer (AL1) and the second alloy layer (AL2) may include the same material.
  • the present invention is not limited to this, and the first alloy layer (AL1) and the second alloy layer (AL2) may include different materials.
  • the first alloy layer (AL1) and the second alloy layer (AL2) may include the same titanium alloy.
  • the titanium alloy may include titanium and copper.
  • the content of titanium included in the titanium alloy may be about 10 at% to about 80 at%.
  • the content of copper included in the titanium alloy may be about 20 at% to about 90 at%.
  • the second alloy layer AL2 containing titanium can prevent hydrogen from diffusing from the second insulating layer IL2 to the active layer ACT. Additionally, the first alloy layer AL1 containing titanium can prevent hydrogen from diffusing from the substrate 100 to the active layer ACT. That is, each of the first alloy layer (AL1) and the second alloy layer (AL2) may serve as a hydrogen barrier.
  • each of the first alloy layer (AL1) and the second alloy layer (AL2) may not properly perform its role as a hydrogen barrier.
  • skew eg, skew SK1 in FIG. 13
  • the skew refers to the distance between the end of the photoresist pattern (see FIG. 13) and the end of the metal pattern (BML). Therefore, it may be difficult to control the width of the metal pattern BML when etching the first alloy layer AL1 and the first metal layer ML1.
  • skew (eg, skew SK2 in FIG. 21) may increase.
  • the skew refers to the distance between the end of the photoresist pattern (see FIG. 21) and the end of the gate electrode (GE). Therefore, it may be difficult to control the width of the gate electrode GE when etching the second alloy layer AL2 and the second metal layer ML2.
  • the titanium content included in the titanium alloy may be about 20 at% to about 50 at%, and the copper content included in the titanium alloy may be about 50 at% to about 80 at%.
  • the first alloy layer (AL1 ) and each of the second alloy layers (AL2) can properly perform their role as a hydrogen barrier. Additionally, since the difference between the etching rate of the titanium alloy and the etching rate of the copper decreases, the skew may be reduced when etching the first alloy layer AL1 and the first metal layer ML1. For example, when etching the first alloy layer AL1 and the first metal layer ML1, the width of the metal pattern BML may be controlled or selected (e.g., easily controlled or selected). can).
  • the skew may be reduced when etching the second alloy layer (AL2) and the second metal layer (ML2).
  • the width of the gate electrode GE may be controlled or selected (e.g., may be easily controlled or selected). there is).
  • each of the first alloy layer (AL1) and the second alloy layer (AL2) may include a titanium alloy including titanium, copper, and zinc.
  • the titanium alloy may include all titanium, copper, and zinc.
  • the thickness (T1) of the first alloy layer (AL1) and the thickness (T2) of the second alloy layer (AL2) may each be between about 30 ⁇ and about 100 ⁇ .
  • the first alloy layer (AL1) and the second alloy layer (AL2) may have substantially the same thickness.
  • the present invention is not limited to this, and the first alloy layer (AL1) and the second alloy layer (AL2) may have different thicknesses.
  • the thickness (T1) of the first alloy layer (AL1) and the thickness (T2) of the second alloy layer (AL2) are each less than about 30 ⁇ , the thickness (T1) of the first alloy layer (AL1) during the manufacturing process and the thickness (T2) of the second alloy layer (AL2) may be difficult to control. Therefore, the reliability of the display device 10 may deteriorate.
  • the thickness (T1) of the first alloy layer (AL1) and the thickness (T2) of the second alloy layer (AL2) each exceed about 100 ⁇
  • the first alloy layer (AL1) and the second alloy layer (AL1) When etching each alloy layer (AL2), it may take a long time to etch. Accordingly, the manufacturing time of the display device 10 increases and manufacturing efficiency may decrease.
  • the thickness (T1) of the first alloy layer (AL1) and the thickness (T2) of the second alloy layer (AL2) are each about 100 ⁇ or more
  • the first alloy layer (AL1) and the Thermal diffusion may occur between titanium in each of the second alloy layers (AL2) and copper in each of the first and second metal layers (ML1) and ML2. Therefore, a diffusion layer will be formed between the first alloy layer (AL1) and the first metal layer (ML1) and between the second alloy layer (AL2) and the second metal layer (ML2) due to thermal diffusion between titanium and copper.
  • the thickness (T1) of the first alloy layer (AL1) and the thickness (T2) of the second alloy layer (AL2) become thicker, the diffusion layer due to thermal diffusion may become thicker. Additionally, as the diffusion layer becomes thicker, the resistance of each of the metal pattern (BML) and the gate electrode (GE) may increase.
  • the thickness T3 of the first metal layer ML1 and the thickness T4 of the second metal layer ML2 may each be between about 1500 ⁇ and about 4500 ⁇ .
  • the first metal layer ML1 and the second metal layer ML2 may have substantially the same thickness.
  • the present invention is not limited to this, and the first metal layer ML1 and the second metal layer ML2 may have different thicknesses.
  • the thickness T3 of the first metal layer ML1 and the thickness T4 of the second metal layer ML2 are each less than about 1500 ⁇ , the resistance of each of the first metal layer ML1 and the second metal layer ML2 This can get bigger.
  • each of the first metal layers ( ML1) and the second metal layer ML2 may affect layers disposed on the first metal layer ML1 and the second metal layer ML2, respectively. Therefore, this may cause defects in the display device 10.
  • the first alloy layer (AL1) and the second alloy layer (AL2) include the same material, and the first metal layer (ML1) and the second metal layer (ML2) include the same material.
  • the metal pattern (BML) may include substantially the same material as the gate electrode (GE).
  • the thickness T5 of the metal pattern BML may be substantially the same as the thickness T6 of the gate electrode GE.
  • the metal pattern (BML) and the gate electrode (GE) may be connected to the gate wire (GL).
  • the metal pattern (BML) includes substantially the same material as the gate electrode (GE) and the gate wire (GL), and the thickness (T5) of the metal pattern (BML) and the gate electrode (GE) Since the thickness T6 and the gate wire GL have substantially the same thickness, the metal pattern BML, the gate electrode GE, and the gate wire GL may have substantially the same resistance. Accordingly, signal transmission through the gate wiring can be facilitated. Additionally, since the metal pattern (BML), the gate electrode (GE), and the gate wiring are formed of the same material and the same thickness, compatibility may be improved. Accordingly, it may be easy to manufacture the metal pattern (BML), the gate electrode (GE), and the gate wiring during the manufacturing process of the display device 10.
  • the metal pattern BML included in the display device 10 includes the first alloy layer AL1 including the titanium alloy, and the gate electrode GE includes the titanium alloy.
  • the widths of the metal pattern BML and the gate electrode GE can be controlled or selected (eg, easily controlled or selected). Accordingly, a fine linewidth of each of the metal pattern (BML) and the gate electrode (GE) included in the display device 10 can be realized.
  • the metal pattern (BML) and the gate electrode (GE) may prevent or substantially prevent hydrogen from diffusing into the active layer (ACT), thereby improving the performance of the transistor (TR). Accordingly, high resolution can be realized and display quality can be improved in the display device 10 including the metal pattern (BML) and the gate electrode (GE).
  • each of the first metal layer ML1 and the second metal layer ML2 includes copper, the resistance of the electrode and wiring including the first metal layer ML1 and the second metal layer ML2 may be reduced. You can.
  • Figure 5(a) is a graph showing bottom skew according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • Figure 5(b) is a graph showing top skew according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • a first layer comprising about 50 at% titanium and about 50 at% copper (e.g., the first alloy layer (AL1) in FIG. 3 or the second alloy layer in FIG. 4 (AL2)) and a second layer containing copper (e.g., the first metal layer (ML1) in FIG. 3 or the second metal layer (ML2) in FIG. 4) is manufactured on the first layer, and then the first layer and The wiring was manufactured by wet etching the second layer.
  • a first layer containing titanium and a second layer containing copper were manufactured, and then the first layer and the second layer were wet etched to manufacture a wiring.
  • the thicknesses of the first layer and the second layer according to the examples and comparative examples are shown in Table 1.
  • Thickness of first layer ( ⁇ ) Thickness of second layer ( ⁇ )
  • Example 1 50 2500 Example 2 100 2500 Comparative Example 1 50 2500 Comparative Example 2 100 2500
  • skew refers to the distance between the end of the photoresist pattern and the end of the bottom surface of the second layer in Figure 5(a), and the end of the photoresist pattern and the end of the top surface of the second layer in Figure 5(b). It means the distance between (for example, the skew SK1 in FIG. 13 and the skew SK2 in FIG. 21).
  • the skew is relatively small compared to the skew of the bottom of the second layer that satisfies the comparative example.
  • the display device according to an embodiment of the present invention includes the first layer containing a titanium-copper alloy, the skew of the second layer is reduced. Accordingly, it can be confirmed that the width of the wiring satisfying Examples 1 and 2 is relatively easy to control compared to the wiring satisfying Comparative Examples 1 and 2.
  • a first layer comprising about 50 at% titanium and about 50 at% copper and a second layer comprising copper on the first layer.
  • the first layer and the second layer were wet etched to manufacture a wiring.
  • the thickness of the first layer, the thickness of the second layer, and the width of the upper surface of the second layer according to the examples and comparative examples are shown in Table 2.
  • Example 1 Thickness of first layer ( ⁇ ) Thickness of second layer ( ⁇ ) Width of the top surface of the second layer ( ⁇ m)
  • Example 1 50 2500 1.79
  • Example 2 100 2500 1.64 Comparative Example 3
  • Comparative Example 4 300 2500 1.31
  • Figure 6 is a graph showing the sheet resistance value of the wiring according to the thickness of the wiring for the wiring according to the embodiment of the present invention and the wiring according to the comparative example.
  • Comparative Examples 5 and 6 a first layer comprising about 50 at% titanium and about 50 at% copper and a second layer comprising copper on the first layer. After manufacturing the layer, the first layer and the second layer were heat treated at 400°C for 1 hour to manufacture a wiring.
  • the thicknesses of the first layer and the second layer according to the examples and comparative examples are shown in Table 3.
  • the sheet resistance value after heat treatment of the wire satisfying Examples 3 to 6 becomes greater than the sheet resistance value before heat treatment of the wire. You can check for things that are small or substantially the same. On the other hand, it can be seen that as the thickness of the first layer according to the comparative example increases, the sheet resistance value after heat treatment of the wiring satisfying Comparative Examples 5 and 6 is greater than the sheet resistance value before heat treatment of the wiring.
  • FIG. 7 is a graph showing driving current (IDS) according to gate-source voltage (VGS) of transistors according to examples and comparative examples.
  • Example 7 a first layer containing about 50 at% titanium and about 50 at% copper and a second layer containing copper on the first layer were prepared, and then A gate electrode was manufactured by wet etching the first layer and the second layer, and a transistor including the gate electrode was manufactured.
  • a first layer containing titanium and a second layer containing molybdenum (Mo) were manufactured on the first layer, and then the first layer and the second layer were wet etched to form a gate electrode.
  • a transistor including the gate electrode was manufactured.
  • Comparative Example 8 a first layer containing titanium and a second layer containing copper on the first layer were manufactured, and then the first layer and the second layer were wet etched to manufacture a gate electrode, A transistor including the gate electrode was manufactured. Additionally, according to Example 7, Comparative Example 7, and Comparative Example 8, the first layer was formed to a thickness of about 100 ⁇ .
  • the driving current according to the gate-source voltage was measured in the above examples and the comparative examples.
  • the driving current satisfying Example 7 has a smaller dispersion than the driving current satisfying Comparative Examples 7 and 8.
  • the gate electrode satisfying Example 7 of the present invention has improved transistor performance compared to the gate electrode satisfying Comparative Examples 7 and 8.
  • FIGS. 8 to 26 are cross-sectional views showing a method of manufacturing a display device according to an embodiment of the present invention.
  • FIGS. 8 to 26 may be diagrams for explaining the manufacturing method of the display device described with reference to FIGS. 1 to 4 . Therefore, overlapping descriptions can be omitted.
  • FIGS. 9 and 10 are enlarged cross-sectional views of region C of FIG. 8 showing the stacking sequence.
  • a first alloy layer (AL1) may be formed on the substrate 100, and a first metal layer (ML1) may be formed on the first alloy layer (AL1).
  • the first alloy layer (AL1) and the first metal layer (ML1) may form a raw metal layer (BMLa).
  • the first alloy layer AL1 may be formed of a titanium alloy containing at least one of copper and zinc.
  • the first metal layer ML1 may be formed of copper.
  • the titanium alloy may be formed of titanium and at least one of copper and zinc.
  • the titanium alloy may be formed of titanium and copper.
  • the content of titanium forming the titanium alloy may be about 10 at% to about 80 at%.
  • the content of copper forming the titanium alloy may be about 20 at% to about 90 at%.
  • the content of titanium forming the titanium alloy may be about 20 at% to about 50 at%, and the content of copper forming the titanium alloy may be about 50 at% to about 80 at%.
  • a first photoresist pattern PR1 may be formed on the raw metal layer BMLa.
  • the first alloy layer (AL1) and the first metal layer (ML1) may be patterned using the first photoresist pattern (PR1). That is, the raw metal layer (BMLa) may be patterned to form a metal pattern (BML).
  • the first alloy layer AL1 and the first metal layer ML1 may be etched using a wet etching technique.
  • FIG. 13 is an enlarged cross-sectional view of area D of FIG. 12.
  • the thickness T1 of the first alloy layer AL1 may be between about 30 ⁇ and about 100 ⁇ .
  • the width of the metal pattern BML can be controlled or selected (for example, easily controlled or selected) during the manufacturing process. may be selected), the etching time of the first alloy layer AL1 is reduced, thereby reducing the manufacturing time of the display device 10, and thus manufacturing efficiency can be increased.
  • the thickness T3 of the first metal layer ML1 may be between about 1500 ⁇ and about 4500 ⁇ .
  • the first metal layer ML1 may have little influence on the layers disposed on the first metal layer ML1. . Additionally, the resistance of the first metal layer ML1 may be relatively reduced.
  • the etch rates of the first metal layer ML1 and the first alloy layer AL1 may be similar. Accordingly, the skew SK1, which is the distance between the end of the first photoresist pattern PR1 and the end of the gate electrode GE (or the gate wire), may be reduced.
  • the first photoresist pattern PR1 may be removed.
  • a buffer layer may be formed on the metal pattern (BML).
  • the buffer layer (BFR) may be formed to cover the metal pattern (BML).
  • An active layer (ACT) may be formed on the buffer layer (BFR).
  • the active layer (ACT) may be formed of an oxide semiconductor.
  • the active layer (ACT) may be formed of IGZO (Indium-Gallium-Zinc Oxide).
  • a first insulating layer IL1 may be formed on the active layer ACT.
  • the first insulating layer IL1 may be formed to cover the active layer ACT.
  • FIGS. 16 and 17 are enlarged cross-sectional views of area E of FIG. 15 showing the stacking sequence.
  • a second alloy layer may be formed on the active layer (ACT), and a second metal layer (ML2) may be formed on the second alloy layer (AL2).
  • the second alloy layer AL2 may be formed of a titanium alloy containing at least one of copper and zinc.
  • the second metal layer ML2 may be formed of copper.
  • the second alloy layer AL2 and the second metal layer ML2 may form a gate layer GEa.
  • the titanium alloy may be formed of titanium and at least one of copper and zinc.
  • the titanium alloy may be formed of titanium and copper.
  • the content of titanium forming the titanium alloy may be about 10 at% to about 80 at%.
  • the content of copper forming the titanium alloy may be about 20 at% to about 90 at%.
  • the titanium content forming the titanium alloy may be about 20 at% to about 50 at%, and the copper content forming the titanium alloy may be about 50 at% to about 80 at%.
  • a second photoresist pattern PR2 may be formed on the gate layer GEa.
  • the second alloy layer (AL2) and the second metal layer (ML2) may be patterned using the second photoresist pattern (PR2). That is, the gate layer GEa may be patterned to form the gate electrode GE and the gate wiring.
  • the second alloy layer AL2 and the second metal layer ML2 may be etched using a wet etching technique.
  • FIG. 21 is an enlarged cross-sectional view of area F in FIG. 20.
  • the thickness T2 of the second alloy layer AL2 may be between about 30 ⁇ and about 100 ⁇ .
  • the width of each of the gate electrode (GE) and the gate wire (GL) can be controlled or selected during the manufacturing process ( For example, it can be easily controlled or selected), and the etching time of the second alloy layer AL2 is reduced, thereby reducing the manufacturing time of the display device 10, thereby increasing manufacturing efficiency.
  • the thickness T4 of the second metal layer ML2 may be between about 1500 ⁇ and about 4500 ⁇ .
  • the second metal layer ML2 may have little influence on the layers disposed on the second metal layer ML2. . Additionally, the resistance of the second metal layer ML2 may be relatively reduced.
  • the etch rates of the second metal layer ML2 and the second alloy layer AL2 may be similar. Accordingly, the skew SK2, which is the distance between the end of the second photoresist pattern PR2 and the end of the gate electrode GE (or the gate wire GL), may be reduced.
  • the thickness T5 of the metal pattern BML and the thickness T6 of the gate electrode GE may be formed to be substantially equal to each other. Since the thickness T5 of the metal pattern BML and the thickness T6 of the gate electrode GE are substantially the same, the metal pattern BML and the gate electrode GE have substantially the same resistance. You can.
  • the second photoresist pattern PR2 may be removed.
  • the first insulating layer IL1 may be patterned. A portion of the first insulating layer IL1 that does not overlap the gate electrode GE and the gate wire GL may be etched. Accordingly, the first insulating layer IL1 may overlap the gate electrode GE and the gate wire GL.
  • the present invention is not limited to this, and the first insulating layer IL1 may be formed entirely on the buffer layer BFR.
  • a second insulating layer IL2 may be formed on the buffer layer BFR and the active layer ACT.
  • the second insulating layer IL2 may be formed to cover the active layer ACT, the first insulating layer IL1, and the gate electrode GE.
  • a first contact hole may be formed in the buffer layer (BFR) and the second insulating layer (IL2), and a second contact hole and a third contact hole may be formed in the second insulating layer (IL2). can be formed.
  • a source electrode (SE) and a drain electrode (DE) may be formed on the second insulating layer IL2.
  • the source electrode SE may contact the metal pattern BML through the first contact hole, and may contact the source region of the active layer ACT through the second contact hole.
  • the drain electrode DE may contact the drain region of the active layer ACT through the third contact hole.
  • the active layer (ACT), the gate electrode (GE), the source electrode (SE), and the drain electrode (DE) may form a transistor (TR).
  • a third insulating layer (IL3) may be formed on the second insulating layer (IL2) and covers the source electrode (SE) and the drain electrode (DE).
  • a fourth contact hole may be formed in the third insulating layer IL3.
  • a connection electrode CP may be formed on the third insulating layer IL3, and the connection electrode CP may contact the drain electrode DE through the fourth contact hole.
  • a fourth insulating layer (IL4) may be formed on the third insulating layer (IL3) and covers the connection electrode (CP). Accordingly, the circuit element layer 210 can be formed.
  • a light emitting device layer 220 may be formed on the fourth insulating layer IL4.
  • the circuit device layer 210 and the light emitting device layer 220 may form the display device layer 200.
  • An encapsulation layer 300 may be formed on the light emitting device layer 220. Accordingly, the display device 10 including the substrate 100, the display element layer 200, and the encapsulation layer 300 can be formed.
  • the etch rates of the first metal layer ML1 and the first alloy layer AL1 may be similar. Accordingly, the skew SK1, which is the distance between the end of the first photoresist pattern PR1 and the end of the metal pattern BML, can be reduced, and the width of the metal pattern BML can be controlled or selected. Can be (e.g., can be easily controlled or selected).
  • the first alloy layer (AL1) includes the titanium alloy
  • the etch rates of the second metal layer (ML2) and the second alloy layer (AL2) may be similar.
  • the skew SK2 which is the distance between the end of the second photoresist pattern PR2 and the end of the gate electrode GE (or gate wiring), can be reduced, and the The width may be controlled or selected (eg, easily controlled or selected). Because of this, high resolution can be implemented in the display device 10.
  • first alloy layer (AL1) and the second alloy layer (AL2) include the titanium alloy, so that the first alloy layer (AL1) and the second alloy layer (AL2) are the active layer (ACT) ) can prevent hydrogen from diffusing. Accordingly, the performance of the transistor TR can be improved.
  • the display device and its manufacturing method according to exemplary embodiments of the present invention can be applied to display devices included in computers, laptops, mobile phones, smartphones, smart pads, PMPs, PDAs, MP3 players, etc. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 기판 상에 배치되고 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제1 합금층 및 제1 합금층 상에 배치되는 제1 금속층을 포함하는 금속 패턴, 금속 패턴 상에 배치되는 액티브층 및 액티브층 상에 배치되고 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제2 합금층 및 제2 합금층 상에 배치되는 제2 금속층을 포함하는 게이트 전극을 포함한다.

Description

표시 장치 및 이의 제조 방법
본 발명은 표시 장치에 관한 것이다. 보다 자세하게는 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공하기 위한 영상을 표시하는 장치이다. 표시 장치 중 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
본 발명의 일 목적은 고해상도를 가진 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치를 제조하는 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되고 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제1 합금층 및 상기 제1 합금층 상에 배치되는 제1 금속층을 포함하는 금속 패턴, 상기 금속 패턴 상에 배치되는 액티브층 및 상기 액티브층 상에 배치되고 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제2 합금층 및 상기 제2 합금층 상에 배치되는 제2 금속층을 포함하는 게이트 전극을 포함할 수 있다.
일 실시예에서, 상기 제1 금속층 및 상기 제2 금속층 각각은 구리를 포함할 수 있다.
일 실시예에서, 상기 액티브층은 산화물 반도체를 포함할 수 있다.
일 실시예에서, 상기 제1 합금층 및 상기 제2 합금층은 서로 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 티타늄 합금에 포함된 티타늄의 함량은 약 10 at% 내지 약 80 at%이고, 상기 티타늄 합금에 포함된 구리 또는 아연의 함량은 약 20 at% 내지 약 90 at%일 수 있다.
일 실시예에서, 상기 티타늄 합금에 포함된 티타늄의 함량은 약 20 at% 내지 약 50 at%이고, 상기 티타늄 합금에 포함된 구리 또는 아연의 함량은 약 50 at% 내지 약 80 at%일 수 있다.
일 실시예에서, 상기 제1 합금층 및 상기 제2 합금층 각각은 티타늄, 구리, 및 아연을 포함하는 티타늄 합금을 포함할 수 있다.
일 실시예에서, 상기 제1 합금층 및 상기 제2 합금층 각각의 두께는 약 30 Å 내지 약 100 Å 사이일 수 있다.
일 실시예에서, 상기 제1 금속층 및 상기 제2 금속층 각각의 두께는 약 1500 Å 내지 약 4500 Å 사이일 수 있다.
일 실시예에서, 상기 금속 패턴의 두께는 상기 게이트 전극의 두께와 동일할 수 있다.
본 발명의 다른 목적을 달성하기 위하여 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제1 합금층을 형성하는 단계, 상기 제1 합금층 상에 제1 금속층을 형성하는 단계, 상기 제1 합금층 및 상기 제1 금속층을 패터닝하여 금속 패턴을 형성하는 단계, 상기 제1 금속층 상에 액티브층을 형성하는 단계, 상기 액티브층 상에 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제2 합금층을 형성하는 단계, 상기 제2 합금층 상에 제2 금속층을 형성하는 단계 및 상기 제2 합금층 및 상기 제2 금속층을 패터닝하여 게이트 전극을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 액티브층은 산화물 반도체로 형성할 수 있다.
일 실시예에서, 상기 금속 패턴을 형성하는 단계는 습식 식각 기술을 이용하여 상기 제1 합금층 및 상기 제1 금속층을 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 게이트 전극을 형성하는 단계는, 습식 식각 기술을 이용하여 상기 제2 합금층 및 상기 제2 금속층을 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 금속 패턴의 두께 및 상기 게이트 전극의 두께는 동일하게 형성될 수 있다(예를 들어, 상기 금속 패턴과 상기 게이트 전극의 두께가 동일함).
일 실시예에서, 상기 제1 금속층 및 상기 제2 금속층은 구리로 형성될 수 있다.
일 실시예에서, 상기 제1 합금층 및 상기 제2 합금층은 상기 티타늄 합금으로 형성되고, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약 10 at% 내지 약 80 at%이고, 상기 티타늄 합금을 형성하는 구리 또는 아연의 함량은 약 20 at% 내지 약 90 at%일 수 있다.
일 실시예에서, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약 20 at% 내지 약 50 at%이고, 상기 티타늄 합금을 형성하는 구리 또는 아연의 함량은 약 50 at% 내지 약 80 at%일 수 있다.
일 실시예에서, 상기 제1 합금층 및 상기 제2 합금층 각각의 두께는 약 30 Å 내지 약 100 Å 사이로 형성될 수 있다.
일 실시예에서, 상기 제1 금속층 및 상기 제2 금속층 각각의 두께는 약 1500 Å 내지 약 4500 Å 사이로 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 표시 장치에 포함된 전극 또는 배선이 티타늄 합금을 포함하는 합금층을 포함함으로써, 상기 전극 또는 배선의 폭을 용이하게 제어 또는 선택될 수 있다. 따라서, 표시 장치에 포함된 상기 전극 또는 배선의 미세 선폭이 구현될 수 있다. 또한, 상기 전극 또는 배선이 액티브층으로 확산되는 수소를 방지 또는 실질적으로 방지하여 트랜지스터의 성능을 향상시킬 수 있다. 따라서, 상기 전극 또는 배선을 포함하는 표시 장치에서 고해상도가 구현될 수 있다.
또한, 상기 전극 또는 배선의 미세 선폭이 구현됨으로써, 상기 합금층 상에 배치되는 금속층이 구리를 포함할 수 있다. 따라서 상기 전극 및 배선의 저항이 감소할 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절취한 단면도이다.
도 3은 도 2의 A 영역을 확대 도시한 단면도이다.
도 4는 도 2의 B 영역을 확대 도시한 단면도이다.
도 5(a)는 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의 두께에 따른 저면의 스큐(Bottom skew)를 도시한 그래프이다.
도 5(b)는 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의 두께에 따른 상면의 스큐(Top skew)를 도시한 그래프이다.
도 6은 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의 두께에 따른 배선의 면저항값을 도시한 그래프이다.
도 7은 실시예 및 비교예에 따른 트랜지스터의 게이트-소스 전압에 따른 구동 전류를 나타내는 그래프이다.
도 8 내지 도 26은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 영역일 수 있다. 상기 표시 영역(DA)의 평면 형상은 직사각형 형상이거나, 도 1에 도시된 바와 같이, 모서리가 라운드진 직사각형 형상일 수 있다. 그러나 상기 표시 영역(DA)의 평면 형상은 이에 한정되지 아니하고, 상기 표시 영역(DA)은 원형, 타원형, 다각형 등의 적절한 평면 형상들을 가질 수 있다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 주변에 배치될 수 있다. 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러쌀 수 있다. 상기 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 일 실시예에 있어서, 상기 비표시 영역(NDA)에는 상기 표시 영역(DA)의 영상 표시를 위한 구동부들이 배치될 수 있다.
상기 표시 영역(DA)에는 화소들(PX)이 행렬로 배치될 수 있다. 상기 표시 영역(DA)에는 게이트 배선(GL) 및 데이터 배선(DL)과 같은 신호선들이 배치될 수 있다. 각각의 상기 화소들(PX)에는 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)과 같은 상기 신호선들이 연결될 수 있다. 상기 각각의 화소들(PX)은 상기 신호선으로부터 게이트 신호, 데이터 신호 등을 인가받을 수 있다.
도 2는 도 1의 I-I' 라인을 따라 절취한 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치(10)는 기판(100), 표시 소자층(200), 및 봉지층(300)을 포함할 수 있다. 상기 표시 소자층(200)은 회로 소자층(210) 및 발광 소자층(220)을 포함할 수 있다.
상기 회로 소자층(210)은 상기 기판(100) 상에 배치될 수 있고, 금속 패턴(BML), 버퍼층(BFR), 적어도 하나의 트랜지스터(TR), 게이트 배선, 연결 전극(CP), 제1 절연층(IL1), 제2 절연층(IL2), 제3 절연층(IL3), 및 제4 절연층(IL4)을 포함할 수 있다. 상기 트랜지스터(TR)는액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 발광 소자층(220)은 상기 회로 소자층(210) 상에 배치될 수 있고, 제5 절연층(IL5), 스페이서(SPC) 및 발광 다이오드(LD)를 포함할 수 있다. 상기 발광 다이오드(LD)는 제1 전극(E1), 발광층(LEL), 및 제2 전극(E2)을 포함할 수 있다.
상기 기판(100)은 상기 표시 소자층(200)을 지지할 수 있다. 상기 기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 상기 기판(100)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 다른 예를 들어, 상기 기판(100)은 유연성이 있는 물질 및 강성이 있는 물질을 포함할 수 있다.
상기 금속 패턴(BML)은 상기 기판(100) 상에 배치될 수 있다.
상기 버퍼층(BFR)은 상기 기판(100) 상에 배치될 수 있다. 상기 버퍼층(BFR)은 상기 금속 패턴(BML)을 커버할 수 있다. 상기 금속 패턴(BML) 및 상기 버퍼층(BFR)은 상기 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브층(ACT)으로 확산되는 현상을 방지하거나 감소시킬 수 있다.
상기 액티브층(ACT)은 상기 기판(100) 상에 배치될 수 있다. 상기 액티브층(ACT)은 상기 금속 패턴(BML)과 중첩할 수 있다. 상기 액티브층(ACT)은 불순물이 도핑된 소스 영역과 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이의 채널 영역으로 구분될 수 있다.
상기 액티브층(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체의 예시로서 산화 인듐(In), 산화 주석(Sn), 또는 산화 아연(Zn) 등의 1원계금속 산화물, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물 또는 In-Ga계 산화물 등의 2원계 금속 산화물, In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물,In-Yb-Zn계 산화물 또는In-Lu-Zn계 산화물 등의 3원계 금속 산화물, 및 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물 또는 In-Hf-Al-Zn계 산화물 등의 4원계 금속 산화물을 들 수 있다. 상기 물질들은 단독으로 또는 혼합하여 사용될 수 있다. 예를 들면, 상기 액티브층(ACT)은 상기 In-Ga-Zn계 산화물 중 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
상기 제1 절연층(IL1)은 상기 액티브층(ACT) 상에 배치될 수 있다. 상기 제1 절연층(IL1)은 상기 액티브층(ACT)과 중첩하며 아일랜드 형상을 가질 수 있다. 다만 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 제1 절연층(IL1)은 무기 물질을 포함할 수 있다.
상기 게이트 배선 및 상기 게이트 전극(GE)을 포함하는 게이트층은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 상기 게이트 전극(GE)은 상기 액티브층(ACT)의 상기 채널 영역과 중첩할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 게이트 전극(GE)은 상기 게이트 배선의 일부일 수 있다. 따라서, 상기 게이트 전극(GE)을 형성하는 물질 및 상기 게이트 전극(GE)의 두께는 상기 게이트 배선과 동일할 수 있다.
상기 제2 절연층(IL2)은 상기 버퍼층(BFR) 및 상기 액티브층(ACT) 상에 배치될 수 있다. 또한, 상기 제2 절연층(IL2)은 상기 액티브층(ACT), 상기 제1 절연층(IL1) 및 상기 게이트 전극(GE)을 커버하며 상기 액티브층(ACT), 상기 제1 절연층(IL1) 및 상기 게이트 전극(GE)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 다만 본 발명은 이에 한정되지는 않는다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 상기 소스 전극(SE)은 상기 버퍼층(BFR) 및 상기 제2 절연층(IL2)에 형성되는 제1 콘택홀을 통해 상기 금속 패턴(BML)과 접촉할 수 있다. 또한, 상기 소스 전극(SE)은 상기 제2 절연층(IL2)에 형성되는 제2 콘택홀을 통해 상기 액티브층(ACT)의 상기 소스 영역과 접촉할 수 있다. 상기 드레인 전극(DE)은 상기 제2 절연층(IL2)에 형성되는 제3 콘택홀을 통해 상기 액티브층(ACT)의 상기 드레인 영역과 접촉할 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 상기 드레인 전극(DE)은 상기 제1 및 제2 절연층들(IL1, IL2)에 형성되는 제1 콘택홀을 통해 상기 금속 패턴(BML)과 접촉할 수 있고, 상기 제2 절연층(IL2)에 형성되는 제2 콘택홀을 통해 상기 액티브층(ACT)과 접촉할 수 있다. 또한, 상기 소스 전극(SE)은 상기 제2 절연층(IL2)에 형성되는 제3 콘택홀을 통해 상기 액티브층(ACT)과 접촉할 수 있다.
상기 제3 절연층(IL3)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 또한, 상기 제3 절연층(IL3)은 상기 소스 및 드레인 전극들(SE, DE)을 커버하며, 상기 소스 및 드레인 전극들(SE, DE)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예를 들어, 상기 제3 절연층(IL3)은 유기 물질을 포함할 수 있다.
상기 연결 전극(CP)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 상기 연결 전극(CP)은 상기 제3 절연층(IL3)에 형성되는 제4 콘택홀을 통해 상기 소스 전극(SE) 또는 상기 드레인 전극(DE)과 접촉할 수 있다.
상기 제4 절연층(IL4)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 또한, 상기 제4 절연층(IL4)은 상기 연결 전극(CP)을커버하며, 상기 소스 및 드레인 전극들(SE, DE)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예를 들어, 상기 제4 절연층(IL4)은 유기 물질을 포함할 수 있다.
상기 제1 전극(E1)은 상기 제4 절연층(IL4) 상에 배치될 수 있다. 상기 제1 전극(E1)은 반사성 또는 투광성을 가질 수 있다. 예를 들어, 상기 제1 전극(E1)은 금속을 포함할 수 있다.
상기 제1 전극(E1)은 상기 제4 절연층(IL4)에 형성되는 제5 콘택홀을 통해 상기 연결 전극(CP)과접촉할 수 있다. 이를 통해, 상기 제1 전극(E1)은 상기 트랜지스터(TR)와 연결될 수 있다.
상기 제5 절연층(IL5)은 상기 제4 절연층(IL4) 상에 배치될 수 있고, 상기 제5 절연층(IL5)에는 상기 제1 전극(E1)의상면을 노출시키는 개구가 정의될 수 있다. 예를 들어, 상기 제5 절연층(IL5)은 유기 물질 또는 무기 물질을 포함할 수 있다.
상기 스페이서(SPC)는 상기 제5 절연층(IL5) 상에 배치될 수 있다. 예를 들어, 상기 스페이서(SPC)는 유기 물질 또는 무기 물질을 포함할 수 있다. 상기 스페이서(SPC)는 상기 봉지층(300)과 상기 기판(100) 사이의 갭을 유지시킬 수 있다.
상기 스페이서(SPC)는 상기 제5 절연층(IL5)과 다른 물질을 포함할 수 있다. 상기 스페이서(SPC)는 상기 제5 절연층(IL5)이 형성되고 난 이후 형성될 수 있다. 다만 본 발명에 따른 실시예들은 이에 한정되지 않으며, 상기 스페이서(SPC)는 상기 제5 절연층(IL5)과 동일한 물질을 포함할 수 있다. 또한 상기 제5 절연층(IL5) 및 상기 스페이서(SPC)는 하프톤 마스크를 이용하여 동시에 형성될 수 있다.
상기 발광층(LEL)은 상기 제1 전극(E1) 상에 배치될 수 있다. 상기 발광층(LEL)은 상기 제5 절연층(IL5)에 형성된 상기 개구에 배치될 수 있다. 일 실시예에서, 상기 발광층(LEL)은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층을 포함하는 다층 구조를 가질 수 있다. 상기 유기 발광층은 발광 물질을 포함할 수 있다.
상기 제2 전극(E2)은 상기 발광층(LEL)을 덮으며, 상기 제5 절연층(IL5) 및 상기 스페이서(SPC) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 전극(E2)은 판(plate) 형상을 가질 수 있다. 또한, 상기 제2 전극(E2)은 투광성 또는 반사성을 가질 수 있다. 예를 들어, 상기 제2 전극(E2)은 금속을 포함할 수 있다.
상기 봉지층(300)은 외부로부터 습기 및 산소가 상기 발광 다이오드(LD)로 침투하는 것을 방지할 수 있다. 예를 들어, 상기 봉지층(300)은 제1 무기 봉지층(IEL1), 유기 봉지층(OEL), 및 제2 무기 봉지층(IEL2)을 포함할 수 있다.
상기 제1 무기 봉지층(IEL1)은 상기 제2 전극(E2) 상에서, 상기 제2 전극(E2)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 유기 봉지층(OEL)은 상기 제1 무기 봉지층(IEL1) 상에 배치될 수 있으며, 상기 제1 무기 봉지층(IEL1)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 상기 제2 무기 봉지층(IEL2)은 상기 유기 봉지층(OEL) 상에 배치될 수 있다.
도 3은 도 2의 A 영역을 확대 도시한 단면도이다. 도 4는 도 2의 B 영역을 확대 도시한 단면도이다.
예를 들어, 도 3은 상기 금속 패턴(BML)을 나타내는 단면도이고, 도 4는 상기 게이트 전극(GE)을 나타내는 단면도이다.
도 1 내지 도 4를 참조하면, 상기 금속 패턴(BML)은 제1 합금층(AL1) 및 제1 금속층(ML1)을 포함할 수 있다. 상기 제1 합금층(AL1)은 상기 기판(100) 상에 배치되며, 상기 제1 금속층(ML1)은 상기 제1 합금층(AL1) 상에 배치될 수 있다.
상기 게이트 전극(GE) 및 상기 게이트 배선(GL) 각각은 제2 합금층(AL2) 및 제2 금속층(ML2)을 포함할 수 있다. 상기 제2 합금층(AL2)은 상기 제1 절연층(IL1) 상에 배치되고 상기 제2 금속층(ML2)은 상기 제2 합금층(AL2) 상에 배치될 수 있다. 이하에서는, 상기 게이트 전극(GE)을 중심으로 설명한다.
상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)은 구리를 포함할 수 있다. 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)은 서로 동일한 물질을 포함할 수 있다.
상기 제1 합금층(AL1)은 티타늄 합금을 포함할 수 있다. 상기 티타늄 합금은 티타늄(Ti)을 포함하며, 구리(Cu) 및 아연(Zn) 중 적어도 하나를 포함할 수 있다.
마찬가지로, 상기 제2 합금층(AL2)은 티타늄 합금을 포함할 수 있다. 상기 티타늄 합금은 티타늄을 포함하며, 구리 및 아연 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은 티타늄 및 구리를 포함하는 티타늄 합금을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은 티타늄 및 아연을 포함하는 티타늄 합금을 포함할 수 있다.
일 실시예에서, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)은 서로 동일한 물질을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)은 서로 다른 물질을 포함할 수 있다.
예를 들어, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)이 서로 동일한 티타늄 합금을 포함할 수 있다. 상기 티타늄 합금은 티타늄 및 구리를 포함할 수 있다. 상기 티타늄 합금에 포함된 티타늄의 함량은 약 10 at% 내지 약 80 at%일 수 있다. 상기 티타늄 합금에 포함된 구리의 함량은 약 20 at% 내지 약 90 at%일 수 있다.
티타늄을 포함하는 상기 제2 합금층(AL2)은 상기 제2 절연층(IL2)으로부터 상기 액티브층(ACT)으로 확산되는 수소를 방지할 수 있다. 또한, 티타늄을 포함하는 상기 제1 합금층(AL1)은 상기 기판(100)으로부터 상기 액티브층(ACT)으로 확산되는 수소를 방지할 수 있다. 즉, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은 수소 배리어로써 역할을 할 수 있다.
상기 티타늄 합금에 포함된 티타늄의 함량이 약 10 at% 이하인 경우 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은수소 배리어로써 역할을 제대로 수행하지 못할 수 있다.
상기 티타늄 합금에 포함된 구리의 함량이 약 20 at% 이하인 경우 상기 티타늄 합금의 식각 속도와 상기 구리의 식각 속도 사이의 차이가 커지므로 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)을 식각할 때 스큐(예를 들면, 도 13의 스큐(SK1))가 증가할 수 있다. 상기 스큐는 포토레지스트 패턴(도 13 참조)의 말단과 상기 금속 패턴(BML)의 말단 사이의 거리를 의미한다. 따라서, 제1 합금층(AL1) 및 상기 제1 금속층(ML1)을 식각할 때 상기 금속 패턴(BML)의 폭이 제어되기 어려울 수 있다.
마찬가지로, 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)을 식각할 때 스큐(예를 들면, 도 21의 스큐(SK2))가 증가할 수 있다. 상기 스큐는 포토레지스트 패턴(도 21 참조)의 말단과 상기 게이트 전극(GE)의 말단 사이의 거리를 의미한다. 따라서, 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)을 식각할 때 상기 게이트 전극(GE)의 폭이 제어되기 어려울 수 있다.
바람직하게는, 상기 티타늄 합금에 포함된 티타늄의 함량은 약20 at% 내지 약 50 at%이고, 상기 티타늄 합금에 포함된 구리의 함량은 약 50 at% 내지 약 80 at%일 수 있다.
상기 티타늄 합금에 포함된 티타늄의 함량은 약 20 at% 내지 약 50 at%이고, 상기 티타늄 합금에 포함된 구리의 함량은 약 50 at% 내지 약 80 at%인 경우, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은 수소 배리어로써 역할을 제대로 수행할 수 있다. 또한, 상기 티타늄 합금의 식각 속도와 상기 구리의 식각 속도 사이의 차이가 감소하므로 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)을 식각할 때 상기 스큐가 감소할 수 있다. 예를 들어, 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)을 식각할 때 상기 금속 패턴(BML)의 폭이 제어 또는 선택되될 수 있다(예를 들어, 쉽게 제어되거나 선택될 수 있다). 마찬가지로, 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)을 식각할 때 상기 스큐가 감소할 수 있다. 예를 들어, 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)을 식각할 때 상기 게이트 전극(GE)의 폭이 제어 또는 선택될 수 있다(예를 들어, 쉽게 제어되거나 선택될 수 있다).
또한, 다른 실시예에서, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각은 티타늄, 구리, 및 아연을 포함하는 티타늄 합금을 포함할 수 있다. 예를 들어, 상기 티타늄 합금은 티타늄, 구리, 및 아연을 전부 포함할 수 있다.
이상에서 상기 티타늄 합금이 티타늄과 구리를 포함할 때를 기준으로 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기 티타늄 합금이 티타늄과 아연을 포함할 때 또는 상기 티타늄 합금이 티타늄, 구리, 및 아연을 포함할 때에도 마찬가지로 적용될 수 있다.
일 실시예에서, 상기 제1 합금층(AL1)의 두께(T1) 및상기 제2 합금층(AL2)의 두께(T2) 각각은 약 30 Å 내지 약 100 Å 사이일 수 있다. 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)은 실질적으로 동일한 두께를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)은 서로 다른 두께를 가질 수 있다.
상기 제1 합금층(AL1)의 두께(T1) 및 상기 제2 합금층(AL2)의 두께(T2) 각각이 약 30 Å 미만인 경우 제조 공정시 상기 제1 합금층(AL1)의 두께(T1) 및 상기 제2 합금층(AL2)의 두께(T2) 각각이 제어되기 어려울 수 있다. 따라서 상기 표시 장치(10)의 신뢰성이 저하될 수 있다.
상기 제1 합금층(AL1)의 두께(T1) 및 상기 제2 합금층(AL2)의 두께(T2) 각각이 약 100 Å 초과인 경우 제조 공정시 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각을 식각할 때 식각 시간이 많이 소요될 수 있다. 따라서, 상기 표시 장치(10)의 제조 시간이 증가하므로 제조 효율이 감소될 수 있다.
또한, 상기 제1 합금층(AL1)의 두께(T1) 및 상기 제2 합금층(AL2)의 두께(T2) 각각이 약 100 Å 이상인 경우 고온에서 열처리시 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2) 각각의 티타늄과 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2) 각각의 구리 사이의 열확산이 발생할 수 있다. 따라서, 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1) 사이 및 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2) 사이에 티타늄과 구리 사이의 열확산으로 인한 확산층이 형성될 수 있다. 상기 제1 합금층(AL1)의 두께(T1) 및 상기 제2 합금층(AL2)의 두께(T2) 각각이 두꺼워질수록 상기 열확산으로 인한 상기 확산층이 두꺼워질 수 있다. 또한, 상기 확산층이 두꺼워질수록 상기 금속 패턴(BML) 및 상기 게이트 전극(GE) 각각의 저항이 증가할 수 있다.
일 실시예에서, 상기 제1 금속층(ML1)의 두께(T3) 및 상기 제2 금속층(ML2)의 두께(T4) 각각은 약 1500 Å 내지 약 4500 Å 사이일 수 있다. 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)은 실질적으로 동일한 두께를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)은 서로 다른 두께를 가질 수 있다.
상기 제1 금속층(ML1)의 두께(T3) 및 상기 제2 금속층(ML2)의 두께(T4) 각각이 약 1500 Å 미만인 경우 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2) 각각의 저항이 커질 수 있다.
상기 제1 금속층(ML1)의 두께(T3) 및 상기 제2 금속층(ML2)의 두께(T4) 각각이 약 4500 Å 초과인 경우 상기 표시 장치(10)의 적층 구조에서 각각의 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)이 각각의 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2) 상에 배치되는 층들에 영향을 줄 수 있다. 따라서, 이로 인해 상기 표시 장치(10)에 불량이 발생할 수 있다.
일 실시예에서, 상기 제1 합금층(AL1) 및상기 제2 합금층(AL2)이 동일한 물질을 포함하고, 상기 제1 금속층(ML1) 및상기 제2 금속층(ML2)이 동일한 물질을 포함함으로써, 상기 금속 패턴(BML)은 상기 게이트 전극(GE)과 실질적으로 동일한 물질을 포함할 수 있다.
또한, 상기 금속 패턴(BML)의 두께(T5)는 상기 게이트 전극(GE)의 두께(T6)와 실질적으로 동일할 수 있다.
상기 금속 패턴(BML) 및 상기 게이트 전극(GE)은 상기 게이트 배선(GL)과 연결될 수 있다. 이때, 상기 금속 패턴(BML)이 상기 게이트 전극(GE) 및 상기 게이트 배선(GL)과 실질적으로 동일한 물질을 포함하고, 상기 금속 패턴(BML)의 두께(T5)와 상기 게이트 전극(GE)의 두께(T6) 및 상기 게이트 배선(GL)의 두께가 실질적으로 동일함으로써, 상기 금속 패턴(BML)과 상기 게이트 전극(GE) 및 상기 게이트 배선(GL)은 서로 실질적으로 동일한 저항을 가질 수 있다. 따라서, 상기 게이트 배선을 통한 신호 전달이 용이해질 수 있다. 또한, 상기 금속 패턴(BML), 상기 게이트 전극(GE), 및 상기 게이트 배선이 동일한 물질 및 동일한 두께로 형성됨으로써, 호환성이 좋아질 수 있다. 따라서, 상기 표시 장치(10)의 제조 공정 상에서 상기 금속 패턴(BML), 상기 게이트 전극(GE), 및 상기 게이트 배선을 제조하기 용이할 수 있다.
일 실시예에서, 상기 표시 장치(10)에 포함된 상기 금속 패턴(BML)이 상기 티타늄 합금을 포함하는 상기 제1 합금층(AL1)을 포함하고, 상기 게이트 전극(GE)이 상기 티타늄 합금을 포함하는 상기 제2 합금층(AL2)을 포함함으로써, 상기 금속 패턴(BML) 및 상기 게이트 전극(GE)의 폭이 제어 또는 선택될 수 있다(예를 들어, 쉽게 제어되거나 선택될 수 있다). 따라서, 상기 표시 장치(10)에 포함된 상기 금속 패턴(BML) 및 상기 게이트 전극(GE) 각각의 미세 선폭이 구현될 수 있다. 일 실시예에서, 상기 금속 패턴(BML) 및 상기 게이트 전극(GE)이 상기 액티브층(ACT)으로 확산되는 수소를 방지하거나 실질적으로 방지하여 상기 트랜지스터(TR)의 성능을 향상시킬 수 있다. 따라서, 상기 금속 패턴(BML) 및 상기 게이트 전극(GE)을 포함하는 상기 표시 장치(10)에서 고해상도가 구현되며 표시 품질이 향상될 수 있다.
또한, 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2) 각각이 구리를 포함함으로써, 상기 제1 금속층(ML1) 및 상기 제2 금속층(ML2)을 포함하는 전극 및 배선의 저항이 감소할 수 있다.
이하에서, 본 발명의 효과에 대하여 설명하기로 한다.
도 5(a)는 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의두께에 따른 저면의 스큐(Bottom skew)를 도시한 그래프이다. 도 5(b)는 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의두께에 따른 상면의 스큐(Top skew)를 도시한 그래프이다.
<실시예 1 및 실시예 2, 비교예 1 및 비교예 2>
실시예 1 및 실시예 2에 따라, 약 50 at%의 티타늄 및 약 50 at%의 구리를 포함하는 제1 층(예컨대, 도 3의 제1 합금층(AL1) 또는 도 4의 제2 합금층(AL2)) 및 상기 제1 층 상에 구리를 포함하는 제2 층(예컨대, 도 3의 제1 금속층(ML1) 또는 도 4의 제2 금속층(ML2))을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 배선을 제조하였다. 비교예 1 및 비교예 2에 따라, 티타늄을 포함하는 제1 층 및 구리를 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 배선을 제조하였다. 실시예 및 비교예에 따른 제1 층의 두께 및 제2 층의 두께는 표 1과 같다.
제1 층의 두께(Å) 제2 층의 두께(Å)
실시예 1 50 2500
실시예 2 100 2500
비교예 1 50 2500
비교예 2 100 2500
상기 표 1, 도 5(a), 및 도 5(b)를 참조하면, 상기와 같은 조건에서, 상기 실시예 및 상기 비교예에 있어서, 상기 제1 층의 두께 및 상기 제2 층의 두께에 따른 스큐(skew)를 측정하였다. 여기서, 스큐는 도5(a)에서 포토레지스트 패턴의 말단과 상기 제2 층의 저면의 말단 사이의 거리를 의미하고 도 5(b)에서 포토레지스트 패턴의 말단과 상기 제2 층의 상면의 말단 사이의 거리(예를 들면, 도 13의 스큐(SK1) 및 도21의 스큐(SK2))를 의미한다.
도 5(a)에 나타난 바와 같이, 상기 실시예에 따른 상기 제1 층의 두께와 상기 비교예에 따른 상기 제1 층의 두께가 동일한 경우, 상기 실시예를 만족하는 상기 제2 층의 저면의 스큐는 상기 비교예를 만족하는 상기 제2 층의 저면의 스큐에 비해 상대적으로 작은 것을 확인할 수 있다.
마찬가지로 도5(b)에 나타난 바와 같이 상기 실시예에 따른 상기 제1 층의 두께와 상기 비교예에 따른 상기 제1 층의 두께가 동일한 경우, 상기 실시예를 만족하는 상기 제2 층의 상면의 스큐는 상기 비교예를 만족하는 상기 제2 층의 상면의 스큐에 비해 상대적으로 작은 것을 확인할 수 있다.
이와 같은 결과를 통해, 본 발명의 실시예에 따른 표시 장치가 티타늄-구리 합금을 포함하는 상기 제1 층을 포함하는 경우, 상기 제2 층의 스큐가 작아지는 것을 확인할 수 있다. 따라서, 실시예 1 및 실시예 2를 만족하는 상기 배선은 비교예 1 및 비교예 2를 만족하는 상기 배선에 비해 상기 배선의 폭을 제어하기 상대적으로 용이한 것을 확인할 수 있다.
<실시예 1 및 실시예 2, 비교예 3 및 비교예 4>
실시예 1 및 실시예 2, 비교예 3 및 비교예 4에 따라, 약 50 at%의 티타늄 및 약 50 at%의 구리를 포함하는 제1 층 및 상기 제1 층 상에 구리를 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 배선을 제조하였다. 실시예 및 비교예에 따른 제1 층의 두께, 제2 층의 두께, 및 제2 층의 상면의 폭은 표 2과 같다.
제1 층의 두께(Å) 제2 층의 두께(Å) 제2 층의 상면의 폭(μm)
실시예 1 50 2500 1.79
실시예 2 100 2500 1.64
비교예 3 200 2500 1.43
비교예 4 300 2500 1.31
상기 표 2를 참조하면, 상기와 같은 조건에서, 상기 실시예 및 상기 비교예에 있어서, 상기 제1 층의 두께 및 상기 제2 층의 두께에 따른 상기 제2 층의 상면의 폭을 측정하였다.
상기 표 2에 나타난 바와 같이, 상기 실시예 및 상기 비교예에 따른 상기 제1 층의 두께가 증가할수록 상기 실시예 1 및 2를 만족하는 상기 제2 층의 상면의 폭은 상기 비교예 3 및 4를 만족하는 상기 제2 층의 상면의 폭에 비해 상대적으로 큰 것을 확인할 수 있다.
이와 같은 결과를 통해, 본 발명의 실시예에 따른 표시 장치에 포함된 상기 제1 층의 두께가 얇을수록 상기 제2 층의 상면의 폭이 상대적으로 덜 감소하는 것을 확인할 수 있다. 즉, 상기 제1 층의 두께가 얇을수록 상기 스큐가 감소하는 것을 확인할 수 있다. 따라서, 실시예 1 및 실시예 2를 만족하는 상기 배선은 비교예 3 및 비교예 4를 만족하는 상기 배선에비해 상기 배선의 폭을 제어하기 상대적으로 용이한 것을 확인할 수 있다.
도 6은 본 발명의 실시예에 따른 배선과 비교예에 따른 배선에 대해 배선의두께에 따른 배선의 면저항값을 도시한 그래프이다.
<실시예 3 내지 실시예 6, 비교예 5 및 비교예 6>
실시예 3 내지 실시예 6, 비교예 5 및 비교예 6에 따라, 약 50 at%의 티타늄 및 약 50 at%의 구리를 포함하는 제1 층 및 상기 제1 층 상에 구리를 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 1시간 동안 400?C 동안 열처리하여 배선을 제조하였다. 실시예 및 비교예에 따른 제1 층의 두께 및 제2 층의 두께는 표 3과 같다.
제1 층의 두께(Å) 제2 층의 두께(Å)
실시예 3 30 2200
실시예 4 50 2200
실시예 5 70 2200
실시예 6 100 2200
비교예 5 150 2200
비교예 6 200 2200
상기 표 3 및 도 6을 참조하면, 상기와 같은 조건에서, 상기 실시예 및 상기 비교예에 있어서, 상기 제1 층의 두께 및 상기 제2 층의 두께에 따른 상기 배선의 열처리 전 면저항 및 열처리 후 면저항을측정하였다.
상기 표 3 및 도 6에 나타난 바와 같이, 상기 실시예에 따른 상기 제1 층의 두께가 증가할수록 상기 실시예 3 내지 6을 만족하는 상기 배선의 열처리 후 면저항값은 상기 배선의 열처리 전 면저항값보다 작거나 실질적으로 같은 것을 확인할 수 있다. 반면, 상기 비교예에 따른 상기 제1 층의 두께가 증가할수록 상기 비교예 5 및 6을 만족하는 상기 배선의 열처리 후 면저항값은 상기 배선의 열처리 전 면저항값보다 큰 것을 확인할 수 있다.
이와 같은 결과를 통해, 본 발명의 실시예에 따른 표시 장치에 포함된 상기 제1 층의 두께가 얇을수록 상기 배선의 열처리 후 면저항값이 상대적으로 감소하는 것을 확인할 수 있다. 따라서, 실시예 3 내지 실시예 6을 만족하는 상기 배선은 비교예 5 및 비교예 6을 만족하는 상기 배선에 비해 상기 배선의 저항이 상대적으로 작은 것을 확인할 수 있다.
도 7은 실시예 및 비교예에 따른 트랜지스터의 게이트-소스 전압(VGS)에 따른 구동 전류(IDS)를 나타내는 그래프이다.
<실시예 7, 비교예 7 및 비교예 8>
도 7을 참조하면, 실시예 7에 따라, 약 50 at%의 티타늄 및 약 50 at%의 구리를 포함하는 제1 층 및 상기 제1 층 상에 구리를 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 게이트 전극을 제조하고, 상기 게이트 전극을 포함하는 트랜지스터를 제조하였다. 비교예 7에따라, 티타늄을 포함하는 제1 층 및 상기 제1 층 상에 몰리브덴(Mo)을 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 게이트 전극을 제조하고, 상기 게이트 전극을 포함하는 트랜지스터를 제조하였다. 비교예 8에따라, 티타늄을 포함하는 제1 층 및 상기 제1 층 상에 구리를 포함하는 제2 층을 제조한 뒤 상기 제1 층 및 상기 제2 층을 습식 식각하여 게이트 전극을 제조하고, 상기 게이트 전극을 포함하는 트랜지스터를 제조하였다. 또한, 실시예 7, 비교예 7 및 비교예 8에따라 제1 층을 약 100 Å의 두께로 형성하였다.
상기와 같은 조건에서, 상기 실시예 및 상기 비교예에 있어서, 게이트-소스 전압에 따른 구동 전류를 측정하였다.
상기 실시예 7을 만족하는 구동 전류에 있어서, 상기 비교예 7 및 8을 만족하는 구동 전류보다 산포가 작은 것을 확인할 수 있다. 이와 같은 결과를 통해, 본 발명의 실시예 7을 만족하는 상기 게이트 전극은 비교예 7 및 8을 만족하는 상기 게이트 전극에 비해 트랜지스터 성능이 향상된 것을 확인할 수 있다.
도 8 내지 도26은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
예를 들면, 도 8 내지 도26은 도 1 내지 도 4를 참조하여 설명한 표시 장치의 제조 방법을 설명하기 위한 도면들일 수 있다. 따라서 중복되는 설명은 생략될 수 있다.
도 9 및 도 10은 도 8의 C 영역을 확대하여 적층 순서를 나타내는 단면도이다.
도 8 내지 도 11을 참조하면, 기판(100) 상에 제1 합금층(AL1)을 형성하고, 상기 제1 합금층(AL1) 상에 제1 금속층(ML1)을 형성할 수 있다. 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)은 원시 금속층(BMLa)을 형성할 수 있다. 상기 제1 합금층(AL1)은 구리 및 아연 중 적어도 하나를 포함하는 티타늄 합금으로 형성될 수 있다. 상기 제1 금속층(ML1)은 구리로 형성될 수 있다.
상기 티타늄 합금은 구리 및 아연 중 적어도 하나와 티타늄으로 형성될 수 있다. 예를 들어, 상기 티타늄 합금은 티타늄 및 구리로 형성될 수 있다.
일 실시예에서, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약 10 at% 내지 약 80 at%일 수 있다. 상기 티타늄 합금을 형성하는 구리의 함량은 약 20 at% 내지 약 90 at%일 수 있다.
바람직하게는, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약 20 at% 내지 약 50 at%이고, 상기 티타늄 합금을 형성하는 구리의 함량은 약 50 at% 내지 약 80 at%일 수 있다.
도 11 및도 12를 참조하면, 상기 원시 금속층(BMLa) 상에 제1 포토레지스트 패턴(PR1)이 형성될 수 있다. 상기 제1 포토레지스트 패턴(PR1)을 이용하여 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)이 패터닝될 수 있다. 즉, 상기 원시 금속층(BMLa)이 패터닝되어 금속 패턴(BML)이 형성될 수 있다.
상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)이 패터닝될 때, 상기 제1 합금층(AL1) 및 상기 제1 금속층(ML1)은 습식 식각 기술을 이용하여 식각될 수 있다.
도 13은 도 12의 D 영역을 확대 도시한 단면도이다.
도 13을 더 참조하면, 상기 제1 합금층(AL1)의 두께(T1)는 약 30 Å 내지 약 100 Å 사이일 수 있다. 상기 제1 합금층(AL1)의 두께(T1)가 약 30 Å 내지 약 100 Å 사이인 경우 제조 공정시 상기 금속 패턴(BML)의 폭이 제어 또는 선택될 수 있고(예를 들어, 쉽게 제어되거나 선택될 수 있다), 상기 제1 합금층(AL1)의 식각 시간이 감소되어 상기 표시 장치(10)의 제조 시간이 감소하므로 제조 효율이 증가할 수 있다.
또한, 상기 제1 금속층(ML1)의 두께(T3)는 약 1500 Å 내지 약 4500 Å 사이일 수 있다. 상기 제1 금속층(ML1)의 두께(T3)가 약 1500 Å 내지 약 4500 Å 사이인 경우 상기 제1 금속층(ML1)이 상기 제1 금속층(ML1) 상에 배치되는 층들에 영향을 적게 미칠 수 있다. 또한, 상기 제1 금속층(ML1)의 저항이 상대적으로 작아질 수 있다.
일 실시예에서, 상기 제1 합금층(AL1)이 상기 티타늄 합금을 포함함으로써, 상기 제1 금속층(ML1) 및 상기 제1 합금층(AL1) 각각의 식각 속도가 유사해질 수 있다. 따라서, 상기 제1 포토레지스트 패턴(PR1)의 말단과 상기 게이트 전극(GE)(또는, 상기 게이트 배선)의 말단 사이의 거리인 스큐(SK1)가 작아질 수 있다.
상기 금속 패턴(BML)이 형성된 후, 상기 제1 포토레지스트 패턴(PR1)은 제거될 수 있다.
도 14 및도 15를 참조하면, 상기 금속 패턴(BML) 상에 버퍼층(BFR)이 형성될 수 있다. 상기 버퍼층(BFR)은 상기 금속 패턴(BML)을 커버하며 형성될 수 있다. 상기 버퍼층(BFR) 상에 액티브층(ACT)이 형성될 수 있다.
상기 액티브층(ACT)은 산화물 반도체로 형성될 수 있다. 예를 들면, 상기 액티브층(ACT)은 IGZO(Indium-Gallium-Zinc Oxide)로 형성될 수 있다.
상기 액티브층(ACT) 상에 제1 절연층(IL1)이 형성될 수 있다. 상기 제1 절연층(IL1)은 상기 액티브층(ACT)을 커버하며 형성될 수 있다.
도 16 및 도 17은 도 15의 E 영역을 확대하여 적층 순서를 나타내는 단면도이다.
도 15 내지 도 17을 참조하면, 상기 액티브층(ACT) 상에 제2 합금층(AL2)을 형성하고, 상기 제2 합금층(AL2) 상에 제2 금속층(ML2)을 형성할 수 있다. 상기 제2 합금층(AL2)은 구리 및 아연 중 적어도 하나를 포함하는 티타늄 합금으로 형성될 수 있다. 상기 제2 금속층(ML2)은 구리로 형성될 수 있다. 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)은 게이트층(GEa)을 형성할 수 있다.
상기 티타늄 합금은 구리 및 아연 중 적어도 하나와 티타늄으로 형성될 수 있다. 예를 들어, 상기 티타늄 합금은 티타늄 및 구리로 형성될 수 있다.
일 실시예에서, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약 10 at% 내지 약 80 at%일 수 있다. 상기 티타늄 합금을 형성하는 구리의 함량은 약 20 at% 내지 약 90 at%일 수 있다.
바람직하게는, 상기 티타늄 합금을 형성하는 티타늄의 함량은 약20 at% 내지 약 50 at%이고, 상기 티타늄 합금을 형성하는 구리의 함량은 약 50 at% 내지 약 80 at%일 수 있다.
도 18 내지 도 20을 참조하면, 상기 게이트층(GEa) 상에 제2 포토레지스트 패턴(PR2)이 형성될 수 있다. 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)이 패터닝될 수 있다. 즉, 상기 게이트층(GEa)이 패터닝되어 게이트 전극(GE) 및 게이트 배선이 형성될 수 있다.
상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)이 패터닝될 때, 상기 제2 합금층(AL2) 및 상기 제2 금속층(ML2)은 습식 식각 기술을 이용하여 식각될 수 있다.
도 21은 도 20의 F 영역을 확대 도시한 단면도이다.
도 21을 더 참조하면, 상기 제2 합금층(AL2)의 두께(T2)는 약 30 Å 내지 약 100 Å 사이일 수 있다. 상기 제2 합금층(AL2)의 두께(T2)가 약 30 Å 내지 약 100 Å 사이인 경우 제조 공정시 상기 게이트 전극(GE) 및 상기 게이트 배선(GL) 각각의 폭을 제어 또는 선택할 수 있고(예를 들어, 쉽게 제어되거나 선택될 수 있다), 상기 제2 합금층(AL2)의 식각 시간이 감소되어 상기 표시 장치(10)의 제조 시간이 감소하므로 제조 효율이 증가할 수 있다.
또한, 상기 제2 금속층(ML2)의 두께(T4)는 약 1500 Å 내지 약 4500 Å 사이일 수 있다. 상기 제2 금속층(ML2)의 두께(T4)가 약 1500 Å 내지 약 4500 Å 사이인 경우 상기 제2 금속층(ML2)이 상기 제2 금속층(ML2) 상에 배치되는 층들에 영향을 적게 미칠 수 있다. 또한, 상기 제2 금속층(ML2)의 저항이 상대적으로 작아질 수 있다.
일 실시예에서, 상기 제2 합금층(AL2)이 상기 티타늄 합금을 포함함으로써, 상기 제2 금속층(ML2) 및 상기 제2 합금층(AL2) 각각의 식각 속도가 유사해질 수 있다. 따라서, 상기 제2 포토레지스트 패턴(PR2)의 말단과 상기 게이트 전극(GE)(또는, 상기 게이트 배선(GL))의말단 사이의 거리인 스큐(SK2)가 작아질 수 있다.
도 13 및 도 21을 참조하면, 상기 금속 패턴(BML)의 두께(T5)와 상기 게이트 전극(GE)의 두께(T6)가 서로 실질적으로 동일하게 형성될 수 있다. 상기 금속 패턴(BML)의 두께(T5)와 상기 게이트 전극(GE)의 두께(T6)가 서로 실질적으로 동일함으로써, 상기 금속 패턴(BML)과 상기 게이트 전극(GE)은 실질적으로 동일한 저항을 가질 수 있다.
상기 게이트 전극(GE) 및 상기 게이트 배선(GL)이 형성된 후, 상기 제2 포토레지스트 패턴(PR2)은 제거될 수 있다.
도 22를 참조하면, 상기 제1 절연층(IL1)이 패터닝될 수 있다. 상기 제1 절연층(IL1) 중 상기 게이트 전극(GE) 및 상기 게이트 배선(GL)과 중첩하지 않는 부분이 식각될 수 있다. 따라서 상기 제1 절연층(IL1)은 상기 게이트 전극(GE) 및 상기 게이트 배선(GL)과 중첩할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 제1 절연층(IL1)은 상기 버퍼층(BFR) 상에 전체적으로 형성될 수 있다.
도 23을 참조하면, 상기 버퍼층(BFR) 및 상기 액티브층(ACT) 상에 제2 절연층(IL2)이 형성될 수 있다. 상기 제2 절연층(IL2)은 상기 액티브층(ACT), 상기 제1 절연층(IL1) 및 상기 게이트 전극(GE)을 커버하며 형성될 수 있다.
도 24를 참조하면, 상기 버퍼층(BFR) 및 상기 제2 절연층(IL2)에 제1 콘택홀이 형성될 수 있고, 상기 제2 절연층(IL2)에 제2 콘택홀 및 제3 콘택홀이 형성될 수 있다.
상기 제2 절연층(IL2) 상에 소스 전극(SE) 및 드레인 전극(DE)이 형성될 수 있다. 상기 소스 전극(SE)은 상기 제1 콘택홀을 통해 상기 금속 패턴(BML)과 접촉할 수 있고, 상기 제2 콘택홀을 통해 상기 액티브층(ACT)의 소스 영역과 접촉할 수 있다. 상기 드레인 전극(DE)은 상기 제3 콘택홀을 통해 상기 액티브층(ACT)의 드레인 영역과 접촉할 수 있다. 상기 액티브층(ACT), 상기 게이트 전극(GE), 상기 소스 전극(SE), 및 상기 드레인 전극(DE)은 트랜지스터(TR)를 형성할 수 있다.
도 25를 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 커버하며, 상기 제2 절연층(IL2) 상에 제3 절연층(IL3)이 형성될 수 있다. 상기 제3 절연층(IL3)에 제4 콘택홀이 형성될 수 있다. 상기 제3 절연층(IL3) 상에 연결 전극(CP)이 형성될 수 있고, 상기 연결 전극(CP)은 상기 제4 콘택홀을 통해 상기 드레인 전극(DE)과 접촉할 수 있다.
상기 연결 전극(CP)을 커버하며, 상기 제3 절연층(IL3) 상에 제4 절연층(IL4)이 형성될 수 있다. 따라서, 회로 소자층(210)이 형성될 수 있다.
도 26을 참조하면, 상기 제4 절연층(IL4) 상에 발광 소자층(220)이 형성될 수 있다. 상기 회로 소자층(210) 및 상기 발광 소자층(220)은 표시 소자층(200)을 형성할 수 있다.
상기 발광 소자층(220) 상에 봉지층(300)이 형성될 수 있다. 따라서, 상기 기판(100), 상기 표시 소자층(200), 및 상기 봉지층(300)을 포함하는 표시 장치(10)가 형성될 수 있다.
일 실시예에서, 상기 제1 합금층(AL1)이 상기 티타늄 합금을 포함함으로써, 상기 제1 금속층(ML1) 및 상기 제1 합금층(AL1) 각각의 식각 속도가 유사해질 수 있다. 따라서, 상기 제1 포토레지스트 패턴(PR1)의 말단과 상기 금속 패턴(BML)의 말단 사이의 거리인 상기 스큐(SK1)가 작아질 수 있고, 상기 금속 패턴(BML)의 폭이 제어 또는 선택될 수 있다(예를 들어, 쉽게 제어되거나 선택될 수 있다). 마찬가지로, 상기 제1 합금층(AL1)이 상기 티타늄 합금을 포함함으로써, 상기 제2 금속층(ML2) 및 상기 제2 합금층(AL2) 각각의 식각 속도가 유사해질 수 있다. 따라서, 상기 제2 포토레지스트 패턴(PR2)의 말단과 상기 게이트 전극(GE)(또는, 게이트 배선)의 말단 사이의 거리인 상기 스큐(SK2)가 작아질 수 있고, 상기 게이트 전극(GE)의 폭이 제어 또는 선택될 수 있다(예를 들어, 쉽게 제어되거나 선택될 수 있다). 이로 인해, 상기 표시 장치(10)에서 고해상도가 구현될 수 있다.
또한, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)이 상기 티타늄 합금을 포함함으로써, 상기 제1 합금층(AL1) 및 상기 제2 합금층(AL2)이 상기 액티브층(ACT)으로 확산되는 수소를 방지할 수 있다. 따라서, 상기 트랜지스터(TR)의 성능이 향상될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치 및 이의 제조 방법은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 기판
    상기 기판 상에 배치되고 구리 및 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제1 합금층 및 상기 제1 합금층 상에 배치되는 제1 금속층을 포함하는 금속 패턴
    상기 금속 패턴 상에 배치되는 액티브층 및
    상기 액티브층 상에 배치되고 구리 및 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제2 합금층 및 상기 제2 합금층 상에 배치되는 제2 금속층을 포함하는 게이트 전극을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 금속층 및 상기 제2 금속층 각각은 구리를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 액티브층은 산화물 반도체를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 제1 합금층 및 상기 제2 합금층은 서로 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 티타늄 합금에 포함된 티타늄의 함량은 10 at% 내지 80 at%이고, 상기 티타늄 합금에 포함된 구리 또는 아연의 함량은 20 at% 내지 90 at%인 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 티타늄 합금에 포함된 티타늄의 함량은 20 at% 내지 50 at%이고, 상기 티타늄 합금에 포함된 구리 또는 아연의 함량은 50 at% 내지 80 at%인 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 제1 합금층 및 상기 제2 합금층 각각은 티타늄, 구리, 및 아연을 포함하는 티타늄 합금을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 제1 합금층 및 상기 제2 합금층 각각의 두께는 30 Å 내지 100 Å 사이인 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 제1 금속층 및 상기 제2 금속층 각각의 두께는 1500 Å 내지 4500 Å 사이인 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 금속 패턴의 두께는 상기 게이트 전극의 두께와 동일한 것을 특징으로 하는 표시 장치.
  11. 기판 상에 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제1 합금층을 도포하는 단계
    상기 제1 합금층 상에 제1 금속층을 도포하는 단계
    상기 제1 합금층 및 상기 제1 금속층을 패터닝하여 금속 패턴을 형성하는 단계
    상기 제1 금속층 상에 액티브층을 도포하는 단계
    상기 액티브층 상에 구리 또는 아연 중 적어도 하나를 포함하는 티타늄 합금을 포함하는 제2 합금층을 도포하는 단계
    상기 제2 합금층 상에 제2 금속층을 도포하는 단계 및
    상기 제2 합금층 및 상기 제2 금속층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11항에 있어서, 상기 액티브층은 산화물 반도체로 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제11항에 있어서, 상기 제1 합금층 및 상기 제1 금속층을 패터닝하여 상기 금속 패턴을 형성하는 단계는,
    습식 식각 기술을 이용하여 상기 제1 합금층 및 상기 제1 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제11항에 있어서, 상기 제2 합금층 및 상기 제2 금속층을 패터닝하여 상기 게이트 전극을 형성하는 단계는,
    습식 식각 기술을 이용하여 상기 제2 합금층 및 상기 제2 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제11항에 있어서, 상기 금속 패턴의 두께 및 상기 게이트 전극의 두께는 동일하게 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제11항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은 구리로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제11항에 있어서, 상기 제1 합금층 및 상기 제2 합금층은 상기 티타늄 합금으로 형성되고,
    상기 티타늄 합금을 형성하는 티타늄의 함량은 10 at% 내지 80 at%이고, 상기 티타늄 합금을 형성하는 구리 또는 아연의 함량은 20 at% 내지 90 at%인 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 티타늄 합금을 형성하는 티타늄의 함량은 20 at% 내지 50 at%이고, 상기 티타늄 합금을 형성하는 구리 또는 아연의 함량은 50 at% 내지 80 at%인 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제11항에 있어서, 상기 제1 합금층 및 상기 제2 합금층 각각의 두께는 30 Å 내지 100 Å 사이로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제11항에 있어서, 상기 제1 금속층 및 상기 제2 금속층 각각의 두께는 1500 Å 내지 4500 Å 사이로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
PCT/KR2023/006279 2022-06-20 2023-05-09 표시 장치 및 이의 제조 방법 WO2023249249A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220074866A KR20230174346A (ko) 2022-06-20 2022-06-20 표시 장치 및 이의 제조 방법
KR10-2022-0074866 2022-06-20

Publications (1)

Publication Number Publication Date
WO2023249249A1 true WO2023249249A1 (ko) 2023-12-28

Family

ID=89054576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/006279 WO2023249249A1 (ko) 2022-06-20 2023-05-09 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230413631A1 (ko)
KR (1) KR20230174346A (ko)
CN (2) CN220173711U (ko)
WO (1) WO2023249249A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189329A1 (zh) * 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331888B1 (ko) * 1999-06-18 2002-04-09 구본준, 론 위라하디락사 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
KR101716471B1 (ko) * 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20210004356A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20220024379A (ko) * 2017-07-28 2022-03-03 엘지디스플레이 주식회사 전계 발광 표시장치
US20220123120A1 (en) * 2020-10-20 2022-04-21 Lg Display Co., Ltd. Thin Film Transistor Array Substrate and Electronic Device Including the Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331888B1 (ko) * 1999-06-18 2002-04-09 구본준, 론 위라하디락사 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
KR101716471B1 (ko) * 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20220024379A (ko) * 2017-07-28 2022-03-03 엘지디스플레이 주식회사 전계 발광 표시장치
KR20210004356A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20220123120A1 (en) * 2020-10-20 2022-04-21 Lg Display Co., Ltd. Thin Film Transistor Array Substrate and Electronic Device Including the Same

Also Published As

Publication number Publication date
CN117279436A (zh) 2023-12-22
CN220173711U (zh) 2023-12-12
US20230413631A1 (en) 2023-12-21
KR20230174346A (ko) 2023-12-28

Similar Documents

Publication Publication Date Title
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
EP3782191A1 (en) Display panel and large format display apparatus using the same
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020009501A1 (en) Display panel and large format display apparatus using the same
WO2020040384A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
WO2020017746A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2020013427A1 (ko) 디스플레이 장치
WO2023249249A1 (ko) 표시 장치 및 이의 제조 방법
WO2022035232A1 (ko) 표시 장치
WO2020145449A1 (ko) 유기 발광 표시 장치
WO2018040236A1 (zh) 双面0led显示装置
WO2022131794A1 (ko) 표시 장치
WO2021246760A1 (ko) 표시 장치
WO2020036330A1 (ko) 표시 장치
WO2016115727A1 (zh) 一种液晶显示面板及其制作方法
WO2021215580A1 (ko) 표시 장치
WO2021025236A1 (ko) 표시 장치
WO2020122376A1 (ko) 표시장치
WO2022240097A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2021071060A1 (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
WO2021230426A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2023090766A1 (ko) 표시 장치 및 이의 제조 방법
WO2024034932A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23827369

Country of ref document: EP

Kind code of ref document: A1