CN109671726A - 阵列基板及其制造方法、显示面板、显示装置 - Google Patents

阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN109671726A
CN109671726A CN201910008051.1A CN201910008051A CN109671726A CN 109671726 A CN109671726 A CN 109671726A CN 201910008051 A CN201910008051 A CN 201910008051A CN 109671726 A CN109671726 A CN 109671726A
Authority
CN
China
Prior art keywords
via hole
underlay substrate
electrode
layer
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910008051.1A
Other languages
English (en)
Other versions
CN109671726B (zh
Inventor
田茂坤
黄中浩
吴旭
豆远尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910008051.1A priority Critical patent/CN109671726B/zh
Publication of CN109671726A publication Critical patent/CN109671726A/zh
Priority to US16/619,249 priority patent/US11506948B2/en
Priority to PCT/CN2019/087994 priority patent/WO2020140366A1/en
Application granted granted Critical
Publication of CN109671726B publication Critical patent/CN109671726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本申请公开了一种阵列基板及其制造方法、显示面板、显示装置，属于显示技术领域。在阵列基板中，第一绝缘层(04)具有第一过孔(A1)；第二绝缘层(06)具有第二过孔(A2)，且第二过孔(A2)在衬底基板(01)上的正投影区域位于：第一过孔(A1)在衬底基板(01)上的正投影区域内；辅助电极(02)位于第一绝缘层(04)和第二绝缘层(06)之间，辅助电极(02)通过第一过孔(A1)与漏极(031)连接，以及通过第二过孔(A2)与像素电极(07)连接。本申请解决了显示面板的像素开口率较小的问题，提高了像素开口率，本申请用于显示面板。

Description

阵列基板及其制造方法、显示面板、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板、显示装置。
背景技术
液晶显示面板是一种常见的显示面板，液晶显示面板中的阵列基板包括：衬底基板，以及沿远离衬底基板的方向依次排布的薄膜晶体管(英文：Thin Film Transistor；简称：TFT)、第一绝缘层、公共电极、第二绝缘层和像素电极。
相关技术中，像素电极通过第二绝缘层中的过孔、公共电极中的过孔以及第一绝缘层中的过孔与TFT的漏极连接。另外，为了使像素电极在通过这些过孔后能够与漏极连接，需要将漏极在衬底基板上的正投影面积设置的较大。
由于漏极在衬底基板上的正投影面积较大，且漏极在衬底基板上的正投影面积与液晶显示面板的像素开口率负相关，因此，液晶显示面板的像素开口率较小。
发明内容
本申请提供了一种阵列基板及其制造方法、显示面板、显示装置，可以解决液晶显示面板的像素开口率较小的问题，所述技术方案如下：
一方面，提供了一种阵列基板，所述阵列基板包括：衬底基板和辅助电极，以及沿远离所述衬底基板的方向依次排布的薄膜晶体管、第一绝缘层、公共电极、第二绝缘层和像素电极，
所述第一绝缘层具有第一过孔，且所述第一过孔在所述衬底基板上的正投影区域与所述薄膜晶体管的漏极在所述衬底基板上的正投影区域存在重叠；所述第二绝缘层具有第二过孔，且所述第二过孔在所述衬底基板上的正投影区域与所述辅助电极在所述衬底基板上的正投影区域存在重叠；
所述辅助电极位于所述第一绝缘层和所述第二绝缘层之间，且与所述公共电极绝缘，所述辅助电极通过所述第一过孔与所述漏极连接，以及通过所述第二过孔与所述像素电极连接。
可选地，所述第一绝缘层包括：沿远离所述薄膜晶体管的方向依次排布的无机绝缘层和有机绝缘层，
所述有机绝缘层具有有机层过孔，所述无机绝缘层具有无机层过孔，所述有机层过孔与所述无机层过孔连通且组成所述第一过孔。
可选地，在垂直于所述衬底基板的方向上，所述有机绝缘层的厚度大于所述无机绝缘层的厚度。
可选地，所述阵列基板包括：电极图案，所述电极图案包括所述公共电极和所述辅助电极。
可选地，所述公共电极具有镂空区域，所述辅助电极在所述衬底基板上的正投影区域位于所述镂空区域在所述衬底基板上的正投影区域内。
可选地，所述辅助电极在所述衬底基板上的正投影区域呈第一矩形，所述镂空区域在所述衬底基板上的正投影区域呈第二矩形，所述第一矩形与所述第二矩形为相似图形。
可选地，所述第二过孔在所述衬底基板上的正投影区域包括：位于所述第一过孔在所述衬底基板上的正投影区域外的区域。
可选地，所述第二过孔在所述衬底基板上的正投影区域还包括：位于目标侧壁在所述衬底基板上的正投影区域内的区域，所述目标侧壁为所述第一过孔中靠近所述第二过孔的侧壁；
所述像素电极通过所述第二过孔还与所述辅助电极中位于所述目标侧壁上的部分连接。
可选地，所述第二过孔在所述衬底基板上的正投影区域，位于所述第一过孔在所述衬底基板上的正投影区域外。
可选地，所述无机绝缘层的材质为二氧化硅，所述有机绝缘层的材质为树脂，所述第二绝缘层的材质为氮化硅。
另一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成薄膜晶体管；
在形成有所述薄膜晶体管的衬底基板上形成具有第一过孔的第一绝缘层，所述第一过孔在所述衬底基板上的正投影区域与所述薄膜晶体管的漏极在所述衬底基板上的正投影区域存在重叠；
在形成有所述第一绝缘层的衬底基板上形成相互绝缘的公共电极和辅助电极，所述辅助电极通过所述第一过孔与所述漏极连接；
在形成有所述公共电极和所述辅助电极的衬底基板上形成具有第二过孔的第二绝缘层，所述第二过孔在所述衬底基板上的正投影区域与所述辅助电极在所述衬底基板上的正投影区域存在重叠；
在形成有所述第二绝缘层的衬底基板上形成像素电极，所述像素电极通过所述第二过孔与所述辅助电极连接。
可选地，在形成有所述薄膜晶体管的衬底基板上形成具有第一过孔的第一绝缘层，包括：
在形成有所述薄膜晶体管的衬底基板上依次形成无机绝缘材质层和有机绝缘材质层；
对所述有机绝缘材质层进行图案化处理，以得到具有有机层过孔的有机绝缘层；
对所述无机绝缘材质层进行图案化处理，以得到具有无机层过孔的无机绝缘层，所述有机层过孔与所述无机层过孔连通且组成所述第一过孔。
可选地，对所述无机绝缘材质层进行图案化处理，包括：
以所述有机绝缘层为掩膜，对所述无机绝缘材质层进行图案化处理。
可选地，在形成有所述第一绝缘层的衬底基板上形成相互绝缘的公共电极和辅助电极，包括：
在形成有所述第一绝缘层的衬底基板上形成导电材质层；
对所述导电材质层进行图案化处理，以得到电极图案，所述电极图案包括所述公共电极和所述辅助电极。
又一方面，提供了一种显示面板，所述显示面板包括上述阵列基板。
再一方面，提供了一种显示装置，所述显示装置包括上述显示面板。
综上所述，本发明实施例提供的阵列基板中，与漏极连接的电极为辅助电极，且辅助电极通过第一绝缘层中的第一过孔连接，此时，辅助电极仅通过较少的过孔(例如第一过孔)与漏极连接。因此，漏极在衬底基板上的正投影区域只受到较少过孔的限制，漏极在衬底基板上的正投影面积可以较小，阵列基板所在显示面板中子像素结构的开口率较大。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术提供的一种阵列基板的俯视图；
图2为图1中截面XX的示意图；
图3为本发明实施例提供的一种阵列基板的俯视图；
图4为图3中截面YY的示意图；
图5为本发明实施例提供的另一种阵列基板的结构示意图；
图6A为本发明实施例提供的又一种阵列基板的结构示意图；
图6B为本发明实施例提供的又一种阵列基板的结构示意图；
图7为本发明实施例提供的一种阵列基板的制造方法的流程图；
图8为本发明实施例提供的另一种阵列基板的制造方法的流程图；
图9为本发明实施例提供的一种阵列基板的制造过程示意图；
图10为本发明实施例提供的一种阵列基板的制造过程示意图；
图11为本发明实施例提供的一种阵列基板的制造过程示意图；
图12为本发明实施例提供的一种阵列基板的制造过程示意图；
图13为本发明实施例提供的一种阵列基板的制造过程示意图；
图14为本发明实施例提供的一种阵列基板的制造过程示意图；
图15为本发明实施例提供的一种阵列基板的制造过程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1为相关技术提供的一种阵列基板的俯视图，图2为图1中截面XX的示意图，需要说明的是，图1中仅示出了图2中的部分结构。请结合图1和图2，该阵列基板可以包括：衬底基板10，以及沿远离衬底基板的方向依次排布的薄膜晶体管11、第一绝缘层12、公共电极13、第二绝缘层14和像素电极15。薄膜晶体管11可以包括栅极、栅绝缘层112、有源层、源极和漏极111，图2中仅示出了漏极111和栅绝缘层112。
公共电极13具有第一过孔(图2中未标出)，第二绝缘层14伸入第一过孔中，且伸入第一过孔内的区域具有第二过孔(图2中未标出)，第一绝缘层12具有与薄膜晶体管11的漏极111以及第二过孔均连通的第三过孔。像素电极15通过第一过孔、第二过孔和第三过孔与薄膜晶体管11的漏极111电连接。
需要说明的是，在衬底基板上的两个电极通过过孔连接时，为了保证这两个电极有效连接，通常需要使这两个电极连接所通过的过孔在衬底基板上的正投影区域，与这两个电极中靠近衬底基板的电极在衬底基板上的正投影区域存在重叠。因此，为了保证漏极与像素电极有效连接，相关技术中第一过孔、第二过孔和第三过孔在衬底基板10上的正投影区域均位于薄膜晶体管11的漏极111在衬底基板10上的正投影区域内。此时，漏极在衬底基板上的正投影区域受到较多过孔的限制，漏极111在衬底基板10上的正投影面积较大，液晶显示面板的像素开口率较小。
本发明实施例提供了一种阵列基板及其制造方法，该阵列基板所在的显示面板，以及该显示面板所在的显示装置，且该显示面板的像素开口率较小。以下将对本发明实施例提供的阵列基板及其制造方法、显示面板和显示装置进行讲解。
图3为本发明实施例提供的一种阵列基板的俯视图，图4为图3中截面YY的示意图，需要说明的是，图3中仅示出了图4中的部分结构。请结合图3和图4，该阵列基板可以包括：衬底基板01和辅助电极02，以及沿远离衬底基板01的方向依次排布的薄膜晶体管03、第一绝缘层04、公共电极05、第二绝缘层06和像素电极07。
第一绝缘层04具有第一过孔A1，且第一过孔A1在衬底基板01上的正投影区域与薄膜晶体管03的漏极031在衬底基板01上的正投影区域存在重叠；第二绝缘层06具有第二过孔A2，且第二过孔A2在衬底基板01上的正投影区域与辅助电极02在衬底基板01上的正投影区域存在重叠。
辅助电极02位于第一绝缘层04和第二绝缘层06之间，且与公共电极05绝缘，辅助电极02通过第一过孔A1与漏极031连接，像素电极07通过第二过孔A2与辅助电极02连接。
综上所述，本发明实施例提供的阵列基板中，与漏极连接的电极为辅助电极，且辅助电极通过第一绝缘层中的第一过孔与漏极连接，此时，辅助电极仅通过较少的过孔(例如第一过孔)与漏极连接。因此，漏极在衬底基板上的正投影区域只受到较少过孔的限制，漏极在衬底基板上的正投影面积可以较小，阵列基板所在显示面板中子像素结构的开口率较大。
需要说明的是，薄膜晶体管03可以包括栅极、栅绝缘层032、有源层、源极和漏极031，图4中仅示出了薄膜晶体管03中的漏极031和栅绝缘层032。该薄膜晶体管03可以为非晶硅薄膜晶体管、低温多晶硅薄膜晶体管或铟镓锌氧化物晶体管，或者其他类型的薄膜晶体管，本发明实施例对此不作限定。
本发明实施例中的第一绝缘层04和第二绝缘层06之间具有公共电极05和辅助电极02，该公共电极05和辅助电极02可以同层形成(例如通过一次构图工艺对某一电极材质层进行处理得到)，也可以分别形成。可选地，当该公共电极05与辅助电极02同层形成时，请继续参考图3和图4，阵列基板可以包括：电极图案X，电极图案X包括公共电极05和辅助电极02。且当该公共电极05与辅助电极02同层形成时，制造公共电极05和辅助电极02的工艺较简单，且制造公共电极05与辅助电极02的效率较高。
可选地，请继续结合图3和图4，公共电极05具有镂空区域051，辅助电极02在衬底基板01上的正投影区域位于镂空区域051在衬底基板01上的正投影区域内。也即是，公共电极05包围辅助电极02，公共电极05与辅助电极02之间具有环状的间隔区域。实际应用中，公共电极05也可以不具有镂空区域051，且公共电极05也可以不包围辅助电极02，例如公共电极05和辅助电极02在平行于衬底基板01的方向上依次排布，本发明实施例对此不作限定。
可选地，请继续结合图3和图4，辅助电极02在衬底基板01上的正投影区域呈第一矩形，镂空区域051在衬底基板01上的正投影区域呈第二矩形。可选地，第一矩形与第二矩形可以为相似图形。实际应用中，辅助电极02在衬底基板01上的正投影区域也可以不呈矩形(例如呈圆形等)，镂空区域051在衬底基板01上的正投影区域也可以不呈矩形(例如呈三角形等)，本发明实施例对此不作限定。
可选地，第二过孔A2在衬底基板01上的正投影区域，可以全部位于第一过孔A1在衬底基板01上的正投影区域外。此时，第一过孔A1在衬底基板01上的正投影面积与第二过孔A2在衬底基板01上的正投影面积不存在关联关系。在这种情况下，可以将第一过孔A1设置的较小，相应的可以将漏极在衬底基板01上的正投影区域也设置的较小，阵列基板所在显示面板中子像素结构的开口率较大。
可选地，第二过孔A2在衬底基板01上的正投影区域，可以与漏极031在衬底基板01上的正投影区域部分重叠。实际应用中，第二过孔A2在衬底基板01上的正投影区域，也可以全部位于漏极031在衬底基板01上的正投影区域外，本发明实施例对此不作限定。
可选地，本发明实施例中以第一过孔A1在衬底基板01上的正投影区域位于薄膜晶体管03的漏极031在衬底基板01上的正投影区域内，且第二过孔A2在衬底基板01上的正投影区域位于辅助电极02在衬底基板01上的正投影区域内为例。实际应用中，第一过孔A1在衬底基板01上的正投影区域也可以仅部分区域位于漏极031在衬底基板01上的正投影区域内，且第二过孔A2在衬底基板01上的正投影区域仅部分区域位于辅助电极02在衬底基板01上的正投影区域内。
进一步地，第一绝缘层04可以称为钝化层。阵列基板中的第一绝缘层04可以如图3所示(也即仅包括一个绝缘层)，可选地，该第一绝缘层04也可以由多个绝缘层叠加得到。其中，该多个绝缘层可以均为有机绝缘层，该多个绝缘层也可以均为无机绝缘层，该多个绝缘层还可以是一部分绝缘层为有机绝缘层，而另一部分绝缘层为无机绝缘层，本发明实施例对此不作限定。
示例地，图5为本发明实施例提供的另一种阵列基板的结构示意图，图5示出了阵列基板的垂直于衬底基板的截面的示意图，且图5中以第一绝缘层04由一个无机绝缘层和一个有机绝缘层组成为例。如图5所示，在图4的基础上，第一绝缘层04可以包括：沿远离薄膜晶体管03的方向依次排布的无机绝缘层041和有机绝缘层042。其中，有机绝缘层042具有有机层过孔(图5中未标出)，无机绝缘层041具有无机层过孔(图5中未标出)，有机层过孔与无机层过孔连通且组成第一过孔A1。
可选地，无机绝缘层041的材质可以为二氧化硅，有机绝缘层042的材质可以为树脂，第二绝缘层06的材质可以为氮化硅。无机绝缘层041的材质还可以为其他无机绝缘材质(如氮化硅、硫磺、石棉等)，有机绝缘层042的材质还可以为其他有机绝缘材质(如橡胶等)，第二绝缘层06的材质还可以为其他绝缘材质(如树脂、硫磺、石棉、橡胶、二氧化硅等)，本发明实施例对此不作限定。
需要说明的是，公共电极05和薄膜晶体管03之间通过第一绝缘层04绝缘，公共电极05与薄膜晶体管03之间会形成寄生电容(图5中未示出)。当第一绝缘层04由无机绝缘层041和有机绝缘层042两层绝缘层组成时，该第一绝缘层04较厚，此时公共电极05与薄膜晶体管03之间的寄生电容较小，薄膜晶体管03工作时受到该寄生电容的影响较小。
可选地，请继续参考图5，在垂直于衬底基板01的方向P1上，有机绝缘层042的厚度(如2.5微米)大于无机绝缘层041的厚度。需要说明的是，通常在厚度较大时，有机绝缘材质的透明度高于无机绝缘材质的透明度，因此，将有机绝缘层042的厚度设置的大于无机绝缘层041的厚度，能够使得整个第一绝缘层04的透明度较高，第一绝缘层04对光线的阻挡率较低，第一绝缘层04所在的显示面板的亮度较高。实际应用中，有机绝缘层042的厚度还可以小于或等于无机绝缘层041的厚度，本发明实施例对此不作限定。
进一步地，本发明实施例中第二过孔A2在衬底基板01上的正投影区域包括：位于第一过孔A1在衬底基板01上的正投影区域外的区域。上述实施例中以第二过孔A2在衬底基板01上的正投影区域，全部位于第一过孔A1在衬底基板01上的正投影区域外为例。可选地，该第二过孔A2在衬底基板01上的正投影区域，也可以部分位于第一过孔A1在衬底基板01上的正投影区域外。
示例地，图6A为本发明实施例提供的又一种阵列基板的结构示意图，如图6A所示，第一过孔A1中靠近第二过孔A2的侧壁为目标侧壁C。在图5的基础上，第二过孔A2在衬底基板01上的正投影区域不仅包括：位于第一过孔A1在衬底基板01上的正投影区域外的区域，还包括位于目标侧壁C在衬底基板01上的正投影区域内的区域。此时，像素电极07通过第二过孔A2不仅与辅助电极02中位于第一过孔A1外的部分连接，还与辅助电极02中位于目标侧壁C上的部分连接。
又示例地，图6B为本发明实施例提供的又一种阵列基板的结构示意图，如图6B所示，在图5的基础上，第二过孔A2在衬底基板01上的正投影区域不仅包括：位于第一过孔A1在衬底基板01上的正投影区域外的区域，还包括第一过孔A1在衬底基板01上的正投影区域。此时，像素电极07通过第二过孔A2不仅与辅助电极02中位于第一过孔A1外的部分连接，还与辅助电极02中位于第一过孔A1内的部分连接。
当然，基于图4所示的阵列基板，也可以参考图6A或图6B所示的第二过孔的位置，将图4中第二过孔的位置进行调整，以使第二过孔在衬底基板上的正投影区域，部分位于第一过孔在衬底基板上的正投影区域外。该阵列基板也属于本发明实施例需要保护的阵列基板。
又进一步地，图4和图5中的第二过孔A2在衬底基板01上的正投影区域还可以不包括位于第一过孔A1在衬底基板01上的正投影区域外的区域。而是第二过孔A2在衬底基板01上的正投影区域全部位于第一过孔A1在衬底基板01上的正投影区域内。这种阵列基板也属于本发明实施例需要保护的阵列基板。
综上所述，本发明实施例提供的阵列基板中，与漏极连接的电极为辅助电极，且辅助电极通过第一绝缘层中的第一过孔与漏极连接，此时，辅助电极仅通过较少的过孔(例如第一过孔)与漏极连接。因此，漏极在衬底基板上的正投影区域只受到较少过孔的限制，漏极在衬底基板上的正投影面积可以较小，阵列基板所在显示面板中子像素结构的开口率较大。
另外，在图1和图2所示的相关技术中的阵列基板中，第二绝缘层14中的第二过孔和第一绝缘层12中的第三过孔在衬底基板上的正投影，均位于公共电极13中的第一过孔在衬底基板上的正投影区域内。也即，这些过孔在衬底基板上的正投影区域存在嵌套关系。相关技术中，为了尽可能的减小像素开口率，需要尽可能的减小漏极111在衬底基板10上的正投影面积，相应的也要尽可能的减小这些过孔中每个过孔在衬底基板上的正投影面积。但是，在将这些过孔在衬底基板上的正投影面积减小后，会导致第三过孔(较小的过孔)与漏极的连通面积较小，进而导致像素电极无法通过第三过孔有效地与漏极连接，像素电极与漏极之间的接触电阻较大。
但是，在本发明实施例提供的阵列基板中，像素电极通过第二过孔与辅助电极连接，辅助电极通过第一过孔与漏极连接。当第二过孔在衬底基板上的正投影区域与第一过孔在衬底基板上的正投影区域并不存在嵌套关系时，可以将第一过孔和第二过孔均设置的较大。这样一来，就能够使像素电极与辅助电极的接触面积较大，辅助电极与漏极的接触面积也较大，进而使像素电极与辅助电极之间的接触电阻较小，辅助电极与漏极之间的接触电阻也较小，最终实现像素电极与漏极之间的接触电阻较小的效果。
图7为本发明实施例提供的一种阵列基板的制造方法的流程图，该阵列基板的制造方法可以用于制造图3、图4、图6、图6A和图6B任一所示的阵列基板。如图7所示，该阵列基板的制造方法可以包括：
步骤601、在衬底基板上形成薄膜晶体管。
步骤602、在形成有薄膜晶体管的衬底基板上形成具有第一过孔的第一绝缘层，第一过孔在衬底基板上的正投影区域与薄膜晶体管的漏极在衬底基板上的正投影区域存在重叠。
步骤603、在形成有第一绝缘层的衬底基板上形成相互绝缘的公共电极和辅助电极，辅助电极通过第一过孔与漏极连接。
步骤604、在形成有公共电极和辅助电极的衬底基板上形成具有第二过孔的第二绝缘层，第二过孔在衬底基板上的正投影区域与辅助电极在衬底基板上的正投影区域存在重叠。
步骤605、在形成有第二绝缘层的衬底基板上形成像素电极，像素电极通过第二过孔与辅助电极连接。
综上所述，本发明实施例提供的方法所制造的阵列基板中，与漏极连接的电极为辅助电极，且辅助电极通过第一绝缘层中的第一过孔与漏极连接，此时，辅助电极仅通过较少的过孔(例如第一过孔)与漏极连接。因此，漏极在衬底基板上的正投影区域只受到较少过孔的限制，漏极在衬底基板上的正投影面积可以较小，阵列基板所在显示面板中子像素结构的开口率较大。
图8为本发明实施例提供的另一种阵列基板的制造方法的流程图，该阵列基板的制造方法可以用于制造图5所示的阵列基板。如图8所示，该阵列基板的制造方法可以包括：
步骤701、在衬底基板上形成薄膜晶体管。
在步骤701之前还可以对衬底基板进行清洗，之后，如图9所示，在步骤701中可以在衬底基板01上形成薄膜晶体管03。该薄膜晶体管03可以包括栅极、栅绝缘层032、有源层、源极和漏极031。栅绝缘层03的材质可以包括：氮化硅和二氧化硅。
步骤702、在形成有薄膜晶体管的衬底基板上依次形成无机绝缘材质层和有机绝缘材质层。
如图10所示，可以在形成有薄膜晶体管03的衬底基板01上采用涂覆、物理气相沉积(英文：Physical Vapor Deposition；简称：PVD)或化学气相沉积(英文：Chemical VaporDeposition；简称：CVD)等方法形成一层无机绝缘材料，得到无机绝缘材质层043，之后再采用类似的方法在无机绝缘层041上形成一层有机绝缘材料，得到有机绝缘材质层044。其中，PVD包括：磁控溅射或热蒸发等物理沉积方法，CVD包括离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等化学沉积方法。
可选地，无机绝缘材质可以为二氧化硅，有机绝缘材质可以为树脂。
步骤703、对有机绝缘材质层进行图案化处理，以得到具有有机层过孔的有机绝缘层。
如图11所示，在形成有机绝缘材质层044后，可以采用一次构图工艺对该有机绝缘材质层044进行处理，以形成有机层过孔B1，从而得到有机绝缘层042。一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
采用一次构图工艺对有机绝缘材质层进行处理包括：在有机绝缘材质层上涂覆一层光刻胶；然后采用掩膜版对光刻胶进行曝光，使光刻胶形成曝光区和非曝光区；之后采用显影工艺进行处理，使曝光区和非曝光区中一种区域的光刻胶被去除，而另一种区域的光刻胶保留；最后对有机绝缘材质层上未覆盖有光刻胶的区域进行刻蚀；刻蚀完毕后剥离有机绝缘材质层上的光刻胶即可得到有机绝缘层。
需要说明的是，光刻胶可以为正性光刻胶或负性光刻胶。若光刻胶为正性光刻胶，则在上述显影工艺之后，曝光区的光刻胶被去除，而非曝光区的光刻胶保留；若光刻胶为负性光刻胶，则在上述显影工艺之后，非曝光区的光刻胶被去除，而曝光区的光刻胶保留。
步骤704、对无机绝缘材质层进行图案化处理，以得到具有无机层过孔的无机绝缘层，有机层过孔与无机层过孔连通且组成第一过孔，第一过孔在衬底基板上的正投影区域与薄膜晶体管的漏极在衬底基板上的正投影区域存在重叠。
如图12所示，在形成有机绝缘层042后，可以采用一次构图工艺对该无机绝缘材质层043进行处理，以形成无机层过孔，从而得到无机绝缘层041。其中，步骤703中形成的有机层过孔与步骤704中形成的无机层过孔连通且组成第一过孔，第一过孔在衬底基板上的正投影区域与薄膜晶体管的漏极在衬底基板上的正投影区域存在重叠。
示例地，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。可选地，该一次构图工艺中采用的掩膜可以为步骤703中形成的有机绝缘层。也即，以有机绝缘层为掩膜，对无机绝缘材质层进行图案化处理，这样一来，步骤703和步骤704中仅需使用一张掩膜即可，而无需在步骤704中重新提供一张掩膜，减少了制造阵列基板过程中所需使用的掩膜，减少了制造成本。
实际应用中，步骤704中也可以不采用有机绝缘层为掩膜，制造无机绝缘层，本发明实施例对此不作限定。
可选地，在垂直于衬底基板01的方向上，有机绝缘层042的厚度可以大于无机绝缘层041的厚度。
步骤705、在形成有第一绝缘层的衬底基板上形成导电材质层。
如图13所示，可以在形成有第一绝缘层04(包括无机绝缘层041和有机绝缘层042)的衬底基板01上采用涂覆、PVD或CVD等方法形成一层导电材料，得到导电材质层045。
步骤706、对导电材质层进行图案化处理，以得到电极图案，电极图案包括公共电极和辅助电极。
如图14所示，在形成导电材质层045后，可以采用一次构图工艺对该导电材质层045进行处理，就可以得到电极图案X，电极图案X包括：公共电极05和辅助电极02。且辅助电极02通过第一过孔A1与薄膜晶体管03的漏极031连接。
可选地，公共电极05具有镂空区域051(请参见图3)，辅助电极02在衬底基板01上的正投影区域位于镂空区域051在衬底基板01上的正投影区域内。辅助电极02在衬底基板01上的正投影区域呈第一矩形，镂空区域051在衬底基板01上的正投影区域呈第二矩形。可选地，第一矩形与第二矩形可以为相似图形。
步骤707、在形成有公共电极和辅助电极的衬底基板上形成具有第二过孔的第二绝缘层，第二过孔在衬底基板上的正投影区域与辅助电极在衬底基板上的正投影区域存在重叠。
示例地，可以采用涂覆、PVD或CVD等方法在形成有公共电极05和辅助电极02的衬底基板01上形成一层绝缘材料(如氮化硅)，得到绝缘材质层。之后，再采用一次构图工艺对该绝缘材质层进行处理就可以得到形成图15中具有第二过孔A2的第二绝缘层06。
步骤708、在形成有第二绝缘层的衬底基板上形成像素电极，像素电极通过第二过孔与辅助电极连接。
如图5所示，在形成第二绝缘层06之后，可以在形成有第二绝缘层06的衬底基板01上形成像素电极07。且形成像素电极07的过程可以参考形成公共电极05的过程，本发明实施例在此不做赘述。
综上所述，本发明实施例提供的方法所制造的阵列基板中，与漏极连接的电极为辅助电极，且辅助电极通过第一绝缘层中的第一过孔与漏极连接，此时，辅助电极仅通过较少的过孔(例如第一过孔)与漏极连接。因此，漏极在衬底基板上的正投影区域只受到较少过孔的限制，漏极在衬底基板上的正投影面积可以较小，阵列基板所在显示面板中子像素结构的开口率较大。
可选地，图1和图2所示的阵列基板中还可以包括有机绝缘层16，且有机绝缘层16具有有机层过孔。在制造图1和图2所示的阵列基板时，通常是先在衬底基板10上形成薄膜晶体管11，再依次形成第一绝缘材质层、有机绝缘材质层和电极材质层。之后，在该电极材质层上形成第一过孔以得到公共电极13，然后通过第一过孔在有机绝缘材质层上形成与第一过孔连通的有机层过孔得到有机绝缘层16。再后来，在形成有公共电极13的衬底基板10上形成第二绝缘材质层，并对该第二绝缘材质层和第一绝缘材质层同时进行处理，以在该第二绝缘材质层中伸入第一过孔和有机层过孔内的部分中形成第二过孔得到第二绝缘层14，以及在第一绝缘材质层中形成第三过孔得到第一绝缘层12。
可以看出，第二过孔、第三过孔和有机层过孔均是通过其它过孔形成的，比如第二过孔和第三过孔是通过第一过孔和有机层过孔形成的，有机层过孔是通过第一过孔形成的，因此第二过孔、第三过孔和有机层过孔均较深。另外，在膜层中形成过孔的过程可以包括：涂胶、曝光、显影和刻蚀。由于第二过孔、第三过孔和有机层过孔均较深，且第一过孔、第二过孔、第三过孔和有机层过孔均较大，因此，形成这些过孔所需的曝光量较大，且形成这些过孔时较容易刻蚀不完全，而在过孔内残留有未刻蚀掉的部分。并且，为了尽可能的增大像素开口率，通常会尽可能的使这些过孔中最大的过孔(例如第一过孔)尽可能的小，这样一来，第二过孔、第三过孔和有机层过孔会更小，从而使得形成这些过孔的难度较大，且形成这些过孔的工艺余量(英文：Margin)较小(也即是形成这些过孔的过程中所允许的误差范围较小)，制造阵列基板的稼动率较低，产品良率较低。
而本发明实施例中，有机层过孔和第二过孔均不是通过其他过孔形成的，所以，本发明实施例中形成有机层过孔和第二过孔所需的曝光量较少。另外，本发明实施例中通过有机绝缘层作为掩膜形成无机层过孔，在形成无机层过孔时有机绝缘层对光线的阻挡作用，相当于在形成有机层过孔时采用的掩膜板对光线的阻挡作用。所以，形成有机层过孔所需的曝光量相当于形成无机层过孔所需的曝光量，形成无机层过孔所需的曝光量也较少，且形成这些过孔时能够轻易地对过孔的位置刻蚀完全，从而避免了在过孔内残留有未刻蚀掉的部分。
同时，由于本发明实施例中有机层过孔和第二过孔均不是通过其他过孔形成的，因此，在保证像素开口率较高的前提下，本发明实施例中的有机层过孔和第二过孔均可以设置的较大。在有机层过孔可以设置的较大时，无机层过孔也可以设置的较大，使得形成有机层过孔、无机层过孔和第二过孔的难度较小，且工艺余量较大，制造阵列基板的稼动率较高，产品良率较高。
另外需要说明的是，本发明实施例中以制造图5所示的阵列基板为例。可选地，制造图3和图4所示的阵列基板的方法可以与制造图5所示的阵列基板的方法相似，只需将步骤702至步骤704更改为：在形成有薄膜晶体管的衬底基板上形成绝缘材质层(可以是有机绝缘材质层，也可以是无机绝缘材质层)，并对该绝缘材质层进行图案化处理，以得到具有第一过孔的第一绝缘层即可。可选地，制造图6A和图6B所示的阵列基板的方法也可以与制造图5所示的阵列基板的方法相似，仅步骤707中形成的第二绝缘层的第二过孔的位置与步骤707中形成的第二过孔的位置不同，步骤708中形成的像素电极的位置与步骤708中形成的像素电极的位置不同，本发明实施例在此不做赘述。
本发明实施例还提供了一种显示面板，该显示面板可以包括本发明实施例提供的任一种阵列基板(如图3、图4、图5、图6A和图6B任一所示的阵列基板)。可选地，该显示面板可以为液晶显示面板，该显示面板也可以是其他包括上述阵列基板的显示面板，本发明实施例对此不作限定。
本发明实施例还提供了一种显示装置，该显示装置可以包括本发明实施例提供的任一种显示面板。示例地，该显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，本发明实施例提供的方法实施例能够与相应的阵列基板实施例相互参考，本发明实施例对此不做限定。本发明实施例提供的方法实施例步骤的先后顺序能够进行适当调整，步骤也能够根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种阵列基板，其特征在于，所述阵列基板包括：衬底基板(01)和辅助电极(02)，以及沿远离所述衬底基板(01)的方向依次排布的薄膜晶体管(03)、第一绝缘层(04)、公共电极(05)、第二绝缘层(06)和像素电极(07)，
所述第一绝缘层(04)具有第一过孔(A1)，且所述第一过孔(A1)在所述衬底基板(01)上的正投影区域与所述薄膜晶体管(03)的漏极(031)在所述衬底基板(01)上的正投影区域存在重叠；所述第二绝缘层(06)具有第二过孔(A2)，且所述第二过孔(A2)在所述衬底基板(01)上的正投影区域与所述辅助电极(02)在所述衬底基板(01)上的正投影区域存在重叠；
所述辅助电极(02)位于所述第一绝缘层(04)和所述第二绝缘层(06)之间，且与所述公共电极(05)绝缘，所述辅助电极(02)通过所述第一过孔(A1)与所述漏极(031)连接，所述像素电极(07)通过所述第二过孔(A2)与所述辅助电极(02)连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层(04)包括：沿远离所述薄膜晶体管(03)的方向依次排布的无机绝缘层(041)和有机绝缘层(042)，
所述有机绝缘层(042)具有有机层过孔，所述无机绝缘层(041)具有无机层过孔，所述有机层过孔与所述无机层过孔连通且组成所述第一过孔(A1)。
3.根据权利要求2所述的阵列基板，其特征在于，在垂直于所述衬底基板(01)的方向上，所述有机绝缘层(042)的厚度大于所述无机绝缘层(041)的厚度。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述阵列基板包括：电极图案(X)，所述电极图案(X)包括所述公共电极(05)和所述辅助电极(02)。
5.根据权利要求1至3任一所述的阵列基板，其特征在于，所述公共电极(05)具有镂空区域(051)，所述辅助电极(02)在所述衬底基板(01)上的正投影区域位于所述镂空区域(051)在所述衬底基板(01)上的正投影区域内。
6.根据权利要求5所述的阵列基板，其特征在于，所述辅助电极(02)在所述衬底基板(01)上的正投影区域呈第一矩形，所述镂空区域(051)在所述衬底基板(01)上的正投影区域呈第二矩形。
7.根据权利要求1至3任一所述的阵列基板，其特征在于，所述第二过孔(A2)在所述衬底基板(01)上的正投影区域包括：位于所述第一过孔(A1)在所述衬底基板(01)上的正投影区域外的区域。
8.根据权利要求7所述的阵列基板，其特征在于，
所述第二过孔(A2)在所述衬底基板(01)上的正投影区域还包括：位于目标侧壁(C)在所述衬底基板(01)上的正投影区域内的区域，所述目标侧壁(C)为所述第一过孔(A1)中靠近所述第二过孔(A2)的侧壁；
所述像素电极(07)通过所述第二过孔(A2)还与所述辅助电极中位于所述目标侧壁(C)上的部分连接。
9.根据权利要求7所述的阵列基板，其特征在于，所述第二过孔(A2)在所述衬底基板(01)上的正投影区域，位于所述第一过孔(A1)在所述衬底基板(01)上的正投影区域外。
10.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成薄膜晶体管；
在形成有所述薄膜晶体管的衬底基板上形成具有第一过孔的第一绝缘层，所述第一过孔在所述衬底基板上的正投影区域与所述薄膜晶体管的漏极在所述衬底基板上的正投影区域存在重叠；
在形成有所述第一绝缘层的衬底基板上形成相互绝缘的公共电极和辅助电极，所述辅助电极通过所述第一过孔与所述漏极连接；
在形成有所述公共电极和所述辅助电极的衬底基板上形成具有第二过孔的第二绝缘层，所述第二过孔在所述衬底基板上的正投影区域与所述辅助电极在所述衬底基板上的正投影区域存在重叠；
在形成有所述第二绝缘层的衬底基板上形成像素电极，所述像素电极通过所述第二过孔与所述辅助电极连接。
11.根据权利要求10所述的方法，其特征在于，在形成有所述薄膜晶体管的衬底基板上形成具有第一过孔的第一绝缘层，包括：
在形成有所述薄膜晶体管的衬底基板上依次形成无机绝缘材质层和有机绝缘材质层；
对所述有机绝缘材质层进行图案化处理，以得到具有有机层过孔的有机绝缘层；
对所述无机绝缘材质层进行图案化处理，以得到具有无机层过孔的无机绝缘层，所述有机层过孔与所述无机层过孔连通且组成所述第一过孔。
12.根据权利要求11所述的方法，其特征在于，对所述无机绝缘材质层进行图案化处理，包括：
以所述有机绝缘层为掩膜，对所述无机绝缘材质层进行图案化处理。
13.根据权利要求10至12任一所述的方法，其特征在于，在形成有所述第一绝缘层的衬底基板上形成相互绝缘的公共电极和辅助电极，包括：
在形成有所述第一绝缘层的衬底基板上形成导电材质层；
对所述导电材质层进行图案化处理，以得到电极图案，所述电极图案包括所述公共电极和所述辅助电极。
14.一种显示面板，其特征在于，所述显示面板包括权利要求1至9任一所述的阵列基板。
15.一种显示装置，其特征在于，所述显示装置包括权利要求14所述的显示面板。
CN201910008051.1A 2019-01-04 2019-01-04 阵列基板及其制造方法、显示面板、显示装置 Active CN109671726B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910008051.1A CN109671726B (zh) 2019-01-04 2019-01-04 阵列基板及其制造方法、显示面板、显示装置
US16/619,249 US11506948B2 (en) 2019-01-04 2019-05-22 Array substrate and manufacturing method thereof, display panel and display apparatus
PCT/CN2019/087994 WO2020140366A1 (en) 2019-01-04 2019-05-22 Array substrate and manufacturing method thereof, display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910008051.1A CN109671726B (zh) 2019-01-04 2019-01-04 阵列基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN109671726A true CN109671726A (zh) 2019-04-23
CN109671726B CN109671726B (zh) 2021-01-26

Family

ID=66149299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910008051.1A Active CN109671726B (zh) 2019-01-04 2019-01-04 阵列基板及其制造方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US11506948B2 (zh)
CN (1) CN109671726B (zh)
WO (1) WO2020140366A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111687A (zh) * 2019-05-22 2019-08-09 深圳秋田微电子股份有限公司 一种显示器件及其制备方法
WO2020140366A1 (en) * 2019-01-04 2020-07-09 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display apparatus
CN111883551A (zh) * 2020-07-31 2020-11-03 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
CN111900154A (zh) * 2020-08-07 2020-11-06 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
CN112863329A (zh) * 2019-11-12 2021-05-28 群创光电股份有限公司 显示装置
WO2021217830A1 (zh) * 2020-04-30 2021-11-04 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
WO2022236798A1 (zh) * 2021-05-14 2022-11-17 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN115516637A (zh) * 2021-04-16 2022-12-23 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
WO2023115553A1 (en) * 2021-12-24 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus
US11756963B2 (en) 2019-11-12 2023-09-12 Innolux Corporation Display device
CN113571535B (zh) * 2021-07-23 2024-02-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065728A1 (zh) * 2022-09-30 2024-04-04 京东方科技集团股份有限公司 显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573556B2 (en) * 2005-06-30 2009-08-11 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method of manufacturing the same
CN103499906A (zh) * 2013-10-15 2014-01-08 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN106098710A (zh) * 2016-08-29 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107957822A (zh) * 2018-01-11 2018-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057902B1 (ko) 2003-11-20 2011-08-19 엘지디스플레이 주식회사 액정표시소자의 제조 방법
JP6250364B2 (ja) * 2013-11-06 2017-12-20 株式会社ジャパンディスプレイ 液晶表示装置
CN104882453B (zh) 2015-06-11 2017-12-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20170005962A (ko) * 2015-07-06 2017-01-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
JP2017219615A (ja) * 2016-06-06 2017-12-14 株式会社ジャパンディスプレイ 液晶表示装置
CN106935597B (zh) 2017-03-14 2020-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108628046B (zh) 2017-03-23 2021-04-27 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN206741462U (zh) 2017-06-01 2017-12-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP7046705B2 (ja) * 2018-04-27 2022-04-04 株式会社ジャパンディスプレイ 表示装置
CN109671726B (zh) 2019-01-04 2021-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573556B2 (en) * 2005-06-30 2009-08-11 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method of manufacturing the same
CN103499906A (zh) * 2013-10-15 2014-01-08 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN106098710A (zh) * 2016-08-29 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107957822A (zh) * 2018-01-11 2018-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020140366A1 (en) * 2019-01-04 2020-07-09 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display apparatus
US11506948B2 (en) 2019-01-04 2022-11-22 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel and display apparatus
CN110111687A (zh) * 2019-05-22 2019-08-09 深圳秋田微电子股份有限公司 一种显示器件及其制备方法
CN112863329B (zh) * 2019-11-12 2023-02-17 群创光电股份有限公司 显示装置
CN112863329A (zh) * 2019-11-12 2021-05-28 群创光电股份有限公司 显示装置
US11756963B2 (en) 2019-11-12 2023-09-12 Innolux Corporation Display device
US11796879B2 (en) 2020-04-30 2023-10-24 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, display panel and display device
WO2021217830A1 (zh) * 2020-04-30 2021-11-04 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN111883551A (zh) * 2020-07-31 2020-11-03 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
CN111900154B (zh) * 2020-08-07 2022-08-12 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
CN111900154A (zh) * 2020-08-07 2020-11-06 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
CN115516637A (zh) * 2021-04-16 2022-12-23 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
WO2022236798A1 (zh) * 2021-05-14 2022-11-17 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN113571535B (zh) * 2021-07-23 2024-02-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示面板
WO2023115553A1 (en) * 2021-12-24 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Also Published As

Publication number Publication date
CN109671726B (zh) 2021-01-26
WO2020140366A1 (en) 2020-07-09
US11506948B2 (en) 2022-11-22
US20210333667A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN109671726A (zh) 阵列基板及其制造方法、显示面板、显示装置
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107464820A (zh) Esl型tft基板及其制作方法
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN109920845A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN108198825A (zh) 一种阵列基板及其制备方法、显示面板
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2020062483A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN108062915B (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
WO2013143294A1 (zh) 阵列基板、其制作方法以及显示装置
CN106206428A (zh) 阵列基板及其制作方法、显示面板
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
CN105870132A (zh) Tft阵列基板及其制作方法
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
CN109742031A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109873037A (zh) 薄膜晶体管及其制备方法、显示装置
US9842883B2 (en) Flexible array substrate structure and manufacturing method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant