WO2022236798A1 - 显示基板、显示面板及显示装置 - Google Patents

显示基板、显示面板及显示装置 Download PDF

Info

Publication number
WO2022236798A1
WO2022236798A1 PCT/CN2021/093771 CN2021093771W WO2022236798A1 WO 2022236798 A1 WO2022236798 A1 WO 2022236798A1 CN 2021093771 W CN2021093771 W CN 2021093771W WO 2022236798 A1 WO2022236798 A1 WO 2022236798A1
Authority
WO
WIPO (PCT)
Prior art keywords
via hole
display
base substrate
substrate
orthographic projection
Prior art date
Application number
PCT/CN2021/093771
Other languages
English (en)
French (fr)
Inventor
孙泽鹏
秦相磊
段金帅
张勇
武晓娟
张丽敏
段智龙
于志强
唐亮珍
金红贵
边若梅
俞兆虎
许星
张武霖
尹晓峰
Original Assignee
京东方科技集团股份有限公司
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180001156.XA priority Critical patent/CN115735275A/zh
Priority to PCT/CN2021/093771 priority patent/WO2022236798A1/zh
Publication of WO2022236798A1 publication Critical patent/WO2022236798A1/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板、显示面板及显示装置,显示基板包括:衬底基板(1);第一电极层(4);包括:多条第一信号线(5);第一绝缘层(13),包括多个第一过孔(14),第一过孔(14)在衬底基板(1)的正投影落入第一信号线(5)在衬底基板(1)的正投影内;第二电极层(15),包括多个第一连接电极(16);第一连接电极(16)通过第一过孔(14)与第一信号线(5)连接;第二绝缘层(17),位于第二电极层(15)背离第一绝缘层(13)的一侧,包括:多个第二过孔(20);第二过孔(20)在衬底基板(1)的正投影落入第一连接电极(16)在衬底基板(1)的正投影内,第二过孔(20)在衬底基板(1)的正投影与第一过孔(14)在衬底基板(1)的正投影错位设置;第三电极层(18),位于第二绝缘层(17)背离第二电极层(15)一侧,包括多个第一电极(19);第一电极(19)通过第二过孔(20)与第一连接电极(16)电连接。

Description

显示基板、显示面板及显示装置 技术领域
本公开涉及显示技术领域,特别涉及显示基板、显示面板及显示装置。
背景技术
随着电子技术的发展和人们生活水平的不断提高,液晶显示装置已被广泛应用于人们日常工作和生活当中,具体如电子计算机、手机、平板电脑等电子设备。液晶显示装置包括阵列基板以及与阵列基板相对设置的对向基板,其中一种设计方案中,像素电极以及公共电极、以及公共电压信号线均位于阵列基板。通常,公共电极与公共电压信号线位于不同层,需要通过过孔电连接,但现有技术公共电极与公共电压信号线电连接的过孔尺寸较大,对向基板中的黑矩阵需要包覆过孔边缘,因此黑矩阵的尺寸较大,导致液晶显示装置的像素率较低。
发明内容
本公开实施例提供的一种显示基板,显示基板包括:
衬底基板,包括显示区和显示区之外的周边区;
第一电极层,位于衬底基板的一侧;包括:从显示区延伸到周边区的多条第一信号线;
第一绝缘层,位于第一电极层背离衬底基板一侧;包括多个贯穿其厚度的第一过孔,第一过孔在衬底基板的正投影落入第一信号线在衬底基板的正投影内;
第二电极层,位于第一绝缘层背离第一电极层一侧;包括位于显示区的多个第一连接电极;第一连接电极通过第一过孔与第一信号线连接;
第二绝缘层,位于第二电极层背离第一绝缘层的一侧,包括:多个贯穿其厚度的第二过孔;第二过孔在衬底基板的正投影落入第一连接电极在衬底 基板的正投影内,且第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影错位设置;
第三电极层,位于第二绝缘层背离第二电极层一侧,包括位于显示区的多个第一电极;第一电极通过第二过孔与第一连接电极电连接。
在一些实施例中,在第一过孔内,第一连接电极与第一过孔露出的部分第一信号线电连接。
在一些实施例中,第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影仅部分交叠。
在一些实施例中,第一过孔在衬底基板的正投影与第二过孔在衬底基板的正投影交叠部分,落入与第一连接电极和第一信号线电连接的区域在衬底基板的正投影内。
在一些实施例中,第一连接电极与第一信号线之间的接触面积大于等于9平方微米且小于等于20平方微米。
在一些实施例中,第一电极层还包括:薄膜晶体管的源极和漏极,以及与源极电连接的多条数据信号线;数据信号线的延伸方向与第一信号线的延伸方向相同;
第一绝缘层还包括:贯穿其厚度且露出漏极的第三过孔;
第二电极层还包括:通过第三过孔与漏极电连接的像素电极;
任意相邻的像素电极与第一连接电极之间的最小距离大于等于4.5微米。
在一些实施例中,第一过孔在衬底基板的正投影面积大于等于29平方微米且小于等于59平方微米;
第三过孔在衬底基板的正投影面积大于等于29平方微米且小于等于59平方微米;
第二过孔在衬底基板的正投影面积大于等于18平方微米且小于等于38平方微米;
第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影交叠部分的面积大于等于7平方微米且小于等于26平方微米。
在一些实施例中,显示基板还包括:
第四电极层,位于衬底基板和第一电极层之间;包括:位于周边区的多条第一栅极驱动信号线;其中,多条第一信号线和多条第二信号线交叉设置;
第三绝缘层,位于第四电极层和第一电极层之间;
第一电极层还包括:位于周边区的多条第二栅极驱动信号线;
第一绝缘层还包括:多个贯穿其厚度且露出第二栅极驱动信号线的第四过孔;
第一绝缘层和第三绝缘层还包括:多个贯穿第一绝缘层和第三绝缘层且露出第一栅极驱动信号线的第五过孔;
第二电极层还包括:位于周边区的多条栅极驱动电路连接引线;每一栅极驱动电路连接引线通过第五过孔与一条第一栅极驱动信号线电连接,且通过第四过孔与一条第二栅极驱动信号线电连接。
在一些实施例中,第二绝缘层还包括:贯穿其厚度且露出连接电极的第六过孔;
第三电极层还包括:位于周边区的多个绑定电极;绑定电极通过第六过孔与栅极驱动电路连接引线电连接。
本公开实施例提供的一种显示面板,显示面板包括:
本公开实施例提供的显示基板;
对向基板,与显示基板相对设置;
液晶层,位于显示基板和对向基板之间。
在一些实施例中,对向基板包括:
黑矩阵,黑矩阵在显示基板的衬底基板的正投影,覆盖显示基板的第一过孔在衬底基板的正投影,以及覆盖显示基板的第二过孔在衬底基板的正投影。
在一些实施例中,在显示基板的第一信号线延伸方向上,黑矩阵的边缘和与其覆盖的第一过孔之间的最小距离大于等于1.9微米。
在一些实施例中,在显示基板的第一信号线延伸方向上,黑矩阵的宽度 范围大于等于20.8微米且小于等于26微米。
本公开实施例提供的一种显示装置,包括本公开实施例提供的显示面板。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术提供的一种显示基板的结构示意图;
图2为本公开实施例提供的一种显示基板的示意图;
图3为本公开实施例提供的一种显示基板的结构示意图;
图4为本公开实施例提供的另一种显示基板的结构示意图;
图5为本公开实施例提供的又一种显示基板的结构示意图;
图6为本公开实施例提供的又一种显示基板的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。并且在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其 他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
需要注意的是,附图中各图形的尺寸和形状不反映真实比例,目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
相关技术中,如图1所示,液晶显示面板的显示基板包括:衬底基板1,栅极金属层2,栅绝缘层3,公共电压信号线7,缓冲层8,树脂层9,第一氧化铟锡层10,钝化层12,以及公共电极13,第一氧化铟锡层10通过贯穿树脂层9和缓冲层8的过孔a与公共电压信号线7搭接,公共电极13通过贯穿钝化层12的过孔b与第一氧化铟锡层10搭接,从而实现公共电极13与公共电极13电连接。具体实施时,过孔a在衬底基板1的正投影落入过孔b在衬底基板的正投影内,即过孔b需要覆盖过孔a,这样会导致过孔所占面积较大,通常公共电极与公共电压信号线的过孔需要被黑矩阵覆盖,因此当过孔所占面积较大时,会导致黑矩阵的尺寸较大,影响未被黑矩阵覆盖区域的面积,导致显示面板的开口率低。
基于相关技术中存在的上述技术问题,本公开实施例提供了一种显示基板,如图3所示,显示基板包括:
衬底基板1,包括显示区B和显示区B之外的周边区C;
第一电极层4,位于衬底基板1的一侧;包括:从显示区延伸到周边区的多条第一信号线5;
第一绝缘层13,位于第一电极层4背离衬底基板1一侧;包括多个贯穿其厚度的第一过孔14,第一过孔14在衬底基板1的正投影落入第一信号线5在衬底基板1的正投影内;
第二电极层15,位于第一绝缘层13背离第一电极层4一侧;包括位于显示区的多个第一连接电极16;第一连接电极16通过第一过孔14与第一信号线5连接;
第二绝缘层17,位于第二电极层15背离第一绝缘层13的一侧;包括: 多个贯穿其厚度的第二过孔20;第二过孔20在衬底基板1的正投影落入第一连接电极16在衬底基板1的正投影内,且第二过孔20在衬底基板1的正投影与第一过孔14在衬底基板1的正投影错位设置;
第三电极层18,位于第二绝缘层17背离第二电极层15一侧,包括位于显示区的多个第一电极19,第一电极19通过第二过孔20与第一连接电极16电连接。
本公开实施例提供的显示基板,第一过孔在衬底基板的正投影与第二过孔在衬底基板的正投影错位设置,即第二过孔在衬底基板的正投影无需完全覆盖且包覆第一过孔在衬底基板的正投影,从而相比于相关技术,本公开实施例提供的显示基板可以减小第二过孔的面积,这样,当显示基板应用于液晶显示产品时,可以减小黑矩阵覆盖第一过孔以及第二过孔的区域的面积,从而可以提高未被黑矩阵覆盖区域的面积,进而可以提高显示产品的开口率,提高显示产品的显示效果。
在一些实施例中,如图3、图4所示,第二过孔20在衬底基板1的正投影与第一过孔14在衬底基板1的正投影仅部分交叠。
需要说明的是,图4中仅示出部分第一信号线、第二信号线以及数据信号线。并且为了示出第一电极层以及各过孔的位置关系,第一电极层背离衬底基板一侧的膜层未示出,第一过孔、第二过孔以及第一连接电极仅用虚线圈出以示意各自位置。图3例如可以是沿图4中AA’的截面图。
在一些实施例中,如图3、图4所示,第一连接电极16在衬底基板1的正投影与第一过孔14在衬底基板1的正投影部分交叠。在第一过孔14内,第一连接电极16与第一过孔14露出的部分第一信号线5电连接。
即本公开实施例提供的显示基板,第一连接电极并未完全覆盖第一过孔,第一连接电极与第一过孔露出的部分第一信号线搭接。由于第一过孔在衬底基板的正投影与第一连接电极在衬底基板的正投影部分交叠,从而还可以减小第一过孔的面积。并且,由于第二过孔在衬底基板的正投影落入第一连接电极在衬底基板的正投影内,而相比于相关技术,本公开第一连接电极覆盖 第一过孔区域的面积有所减小,相应的还可以进一步减小第二过孔的面积。即可以进一步减小黑矩阵覆盖第一过孔以及第二过孔的区域的面积,进一步提高未被黑矩阵覆盖区域的面积,进而可以提高显示产品的开口率,提高显示产品的显示效果。
在一些实施例中,如图3、图4所示,第一过孔14在衬底基板1的正投影与第二过孔20在衬底基板1的正投影交叠部分,落入与第一连接电极16和第一信号线5电连接的区域在衬底基板1的正投影内。
在一些实施例中,第一过孔在衬底基板的正投影面积大于等于29平方微米且小于等于59平方微米。
需要说明的是,现有技术中,第一过孔的面积通常为86微米。本公开实施例提供的显示基板,由于第一过孔在衬底基板的正投影与第一连接电极在衬底基板的正投影部分交叠,从而第一过孔在衬底基板的正投影面积可以减小到29微米~59微米,这样相比于现有技术本公开实施例可以大大减小第一过孔的面积,可以减小黑矩阵覆盖第一过孔区域的面积,从而提高未被黑矩阵覆盖区域的面积,提高显示产品的开口率。
在一些实施例中,第一过孔在衬底基板的正投影面积为44平方微米。
在一些实施例中,第二过孔在衬底基板的正投影面积大于等于18平方微米且小于等于38平方微米。
在一些实施例中,第二过孔在衬底基板的正投影面积为28平方微米。
在一些实施例中,第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影交叠部分的面积大于等于7平方微米且小于等于261平方微米。
需要说明的是,现有技术中,第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影交叠部分的面积通常为400平方微米,由于第二过孔的正投影需要包覆第一过孔的正投影,即第二过孔的面积需要大于400平方微米。而本公开实施例提供的显示基板,第一过孔在衬底基板的正投影与第二过孔在衬底基板的正投影部分交叠,第二过孔在衬底基板的正投影面积降低至18平方微米~38平方微米,交叠部分的面积降低至7平方微米~261平方 微米,这样相比于现有技术本公开实施例可以大大减小第二过孔交叠区域的面积以及第一过孔与第二过孔交叠区域的面积,可以减小黑矩阵覆盖第一过孔区域的面积,从而提高未被黑矩阵覆盖区域的面积,提高显示产品的开口率。
在一些实施例中,第二过孔在衬底基板的正投影与第一过孔在衬底基板的正投影交叠部分的面积为169平方微米。
在一些实施例中,第一连接电极与第一信号线之间的接触面积大于等于9平方微米且小于等于20平方微米。
这样可以避免第一连接电极与第一信号线之间的接触面积较小,在实现第一连接电极与第一信号线部分搭接以减小第二过孔面积的同时,保证第一连接电极与第一信号线之间的搭接电阻,从而保证第一连接电极与第一信号线之间的电连接性能,保证信号传输效果。
在一些实施例中,第一连接电极与第一信号线之间的接触面积为19.36微米。
在具体实施时,第一电极例如可以是公共电极,相应的第一信号线例如可以是公共电极信号线,公共电极通过第一连接电极与公共电极信号线电连接,从而可以通过公共电极信号线向公共电极提供信号。
在一些实施例中,如图4所示,第一电极层4还包括:薄膜晶体管的源极S和漏极D,以及与源极S电连接的多条数据信号线26;数据信号线26的延伸方向与第一信号线5的延伸方向相同;
第一绝缘层还包括:贯穿其厚度且露出漏极的第三过孔27;
第二电极层15还包括:通过第三过孔27与漏极D电连接的像素电极28;
任意相邻的像素电极与第一连接电极16之间的最小距离大于等于4.5微米。
这样,可以避免同层设置的像素电极与第一连接电极之间导通。
在一些实施例中,第三过孔在衬底基板的正投影面积大于等于29微米且小于等于59微米。
在具体实施时,第三过孔以及第一过孔的面积可以相等。
在一些实施例中,如图4所示,数据信号线26以及第一信号线4均沿第一方向Y延伸,多条数据信号线26以及多条第一信号线4均沿第二方向排列。
在一些实施例中,如图3、图4所示,显示基板还包括:
第四电极层21,位于衬底基板1和第一电极层4之间;包括:位于显示区的薄膜晶体管的栅极G,从显示区延伸到周边区的多条第二信号线22;
第三绝缘层23,位于第四电极层21和第一电极层4之间。
在一些实施例中,薄膜晶体管为底栅结构,即如图3所示,第三绝缘层23为栅绝缘层。
当薄膜晶体管为底栅结构时,如图4所示,显示基板还包括有源层31;有源层位于栅绝缘层与第一电极层之间。
当然,薄膜晶体管也可以为顶栅结构,如图5所示,显示基板还包括:
第四绝缘层24,位于第四电极层21与衬底基板1之间;
缓冲层25,位于第四绝缘层24与衬底基板1之间;
有源层(未示出),位于缓冲层25与第四电极层21之间。
当薄膜晶体管为顶栅结构时,第三绝缘层为层间绝缘层,第四绝缘层为栅绝缘层。
在一些实施例中,如图4所示,第二信号线22与数据信号线26相互交叉。即第二信号线22沿第二方向X延伸,多条第二信号线22沿第一方向Y排列。
需要说明的是,第二信号线向薄膜晶体管的栅极提供扫描信号。
在具体实施时,如图1、图4所示,在显示区B横纵交叉的多条数据信号线26以及多条第二信号线22将显示区B划分为阵列排布的多个子像素单元29。薄膜晶体管、第一过孔、第二过孔以及第三过孔与子像素单元一一对应。薄膜晶体管、第一过孔、第二过孔以及第三过孔均设置在子像素单元的非开口区。
在一些实施例中,如图6所示,第四电极层21还包括:位于周边区的多 条第一栅极驱动信号线33;
第一电极层4还包括:位于周边区的多条第二栅极驱动信号线34;
第一绝缘层13还包括:多个贯穿其厚度且露出第二栅极驱动信号线34的第四过孔35;
第一绝缘层13和第三绝缘层23还包括:多个贯穿第一绝缘层13和第三绝缘层23且露出第一栅极驱动信号线33的第五过孔36;
第二电极层15还包括:位于周边区的多条栅极驱动电路连接引线37;每一栅极驱动电路连接引线37通过第五过孔36与一条第一栅极驱动信号线34电连接,且通过第四过孔35与一条第二栅极驱动信号线34电连接。
需要说明的是,如图2所示,在第二信号线22延伸方向一侧的周边区C,设置有与第二信号线22电连接的栅极驱动电路32,栅极驱动信号线与栅极驱动电路32电连接。在一些实施例中,栅极驱动信号线需要双层布线,即第一栅极驱动信号线和第二栅极驱动信号线,双层栅极驱动信号线则通过栅极驱动电路连接引线电连接。在具体实施时,一对电连接的第一栅极驱动信号线和第二栅极驱动信号线可以作为启动信号(STV)线、时钟信号(CLK)线等信号线。
本公开实施例提供的显示基板,栅极驱动电路连接引线设置于第二电极层,这样,栅极驱动电路连接引线之上设置的第二绝缘层可以对栅极驱动电路连接引线进行保护,避免在显示基板制备过程中发生高温、高湿度下栅极驱动电路连接引线发生电化学腐蚀的问题,可以提高显示基板的制备良率。
在一些实施例中,如图6所示,第二绝缘层17还包括:贯穿其厚度且露出栅极驱动电路连接引线37的第六过孔39;
所述第三电极层18还包括:位于所述周边区的多个绑定电极38;所述绑定电极38通过所述第六过孔39与所述栅极驱动电路连接引线37电连接。
需要说明的是,如图2所示,在第二信号线22延伸方向一侧的周边区C,还设置有与显示基板绑定的驱动芯片IC。驱动芯片IC绑定的区域,显示基板设置与驱动芯片IC绑定的绑定电极,绑定电极与栅极驱动电路连接引线电连 接,从而可以通过驱动芯片IC向栅极驱动电路提供信号。
需要说明的是,相关技术中,第三电极层设置的绑定电极直接通过过孔与第四电极层以及第一电极层接触,这样就需要将第三电极层和第四电极层或第一电极层之间的绝缘层大面积挖除,容易出现过刻风险。本公开实施例提供的显示基板,通过设置在第二电极层的连接引线与第一电极层和第四电极层电连接,第三电极层设置的绑定电极与第二电极层的连接引线电连接,可以避免过刻风险,可以提高显示基板的制作良率。
在具体实施时,显示基板制备过程中,需要进行图形化工艺,例如需要利用掩膜板(Mask)进行曝光。两层膜层在对位过程中,会因为设备对位精度的影响而产生与预期位置的偏差,最差情况下的对位偏差称作最大shift。现有技术的常规Mask曝光中,对于底栅结构的薄膜晶体管,第四电极层为第一层需要进行图形化的膜层,以第四电极层的图案为基准,后续所有膜层与第四电极层对位。而本公开实施例,最大shift影响的极限位置为第一过孔、第二过孔与第一电极层的相对关系,因此可以在制作第一电极层之后,通过设置第一电极层的对位标记,后续膜层以第一电极层的对位标记进行对位。
基于同一发明构思,本公开实施例还提供了一种显示面板,显示面板包括:
本公开实施例提供的上述显示基板;
对向基板,与显示基板相对设置;
液晶层,位于显示基板和对向基板之间。
在一些实施例中,对向基板包括:
黑矩阵,黑矩阵在显示基板的衬底基板的正投影,覆盖显示基板的第一过孔在衬底基板的正投影,以及覆盖显示基板的第二过孔在衬底基板的正投影。
黑矩阵包括遮光材料,第一电极层和第二电极层通常包括金属材料,黑矩阵在显示基板的衬底基板的正投影,覆盖第一过孔在衬底基板的正投影,以及覆盖第二过孔在衬底基板的正投影,从而可以遮挡过孔区域的第一电极 层和第二电极层的图案,可以防止第一电极层和第二电极层漏光。
在具体实施时,黑矩阵还覆盖第一信号线、第二信号线以及数据信号线。
在一些实施例中,如图4所示,在显示基板的第一信号线延伸方向上,黑矩阵的边缘30和与其覆盖的第一过孔之间的最小距离大于等于1.9微米。
在一些实施例中,在显示基板的第一信号线延伸方向上,黑矩阵的宽度范围大于等于20.8微米且小于等于26微米。
需要说明的是,现有技术中,由于第二过孔需要覆盖第一过孔,第二过孔面积较大,黑矩阵由于需要覆盖第一过孔以及第二过孔,相应的黑矩阵的面积较大,在第一信号线延伸方向上,黑矩阵的宽度较宽,至少需要26微米。而本公开实施例提供的显示面板,由于相比于现有技术第一过孔、第二过孔以及第一过孔和第二过孔交叠区域的面积均减小,从而可以相应的减小在第一信号线延伸方向上黑矩阵的宽度,当在第一信号线延伸方向上黑矩阵的宽度减小至20.8微米,相比于现有技术可以大大提高显示面板的开口率。
本公开实施例提供了一种显示装置,包括本公开实施例提供的显示面板。
本申请实施例提供的显示装置为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本申请的限制。该显示装置的实施可以参见上述显示基板以及显示面板的实施例,重复之处不再赘述。
综上所述,本公开实施例提供的显示基板、显示面板以及显示装置,第一过孔在衬底基板的正投影与第二过孔在衬底基板的正投影错位设置,即第二过孔在衬底基板的正投影无需完全覆盖且包覆第一过孔在衬底基板的正投影,从而相比于相关技术,本公开实施例提供的显示基板可以减小第二过孔的面积,这样,可以减小黑矩阵覆盖第一过孔以及第二过孔的区域的面积,从而可以提高未被黑矩阵覆盖区域的面积,进而可以提高显示产品的开口率,提高显示产品的显示效果。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了 基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样,倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (14)

  1. 一种显示基板,其中,所述显示基板包括:
    衬底基板,包括显示区和所述显示区之外的周边区;
    第一电极层,位于所述衬底基板的一侧;包括:从所述显示区延伸到所述周边区的多条第一信号线;
    第一绝缘层,位于所述第一电极层背离所述衬底基板一侧;包括多个贯穿其厚度的第一过孔,所述第一过孔在所述衬底基板的正投影落入所述第一信号线在所述衬底基板的正投影内;
    第二电极层,位于所述第一绝缘层背离所述第一电极层一侧;包括位于所述显示区的多个第一连接电极;所述第一连接电极通过所述第一过孔与所述第一信号线连接;
    第二绝缘层,位于所述第二电极层背离所述第一绝缘层的一侧,包括:多个贯穿其厚度的第二过孔;所述第二过孔在所述衬底基板的正投影落入所述第一连接电极在所述衬底基板的正投影内,且所述第二过孔在所述衬底基板的正投影与所述第一过孔在所述衬底基板的正投影错位设置;
    第三电极层,位于所述第二绝缘层背离所述第二电极层一侧,包括位于所述显示区的多个第一电极;所述第一电极通过所述第二过孔与所述第一连接电极电连接。
  2. 根据权利要求1所述的显示基板,其中,在所述第一过孔内,所述第一连接电极与所述第一过孔露出的部分所述第一信号线电连接。
  3. 根据权利要求2所述的显示基板,其中,所述第二过孔在所述衬底基板的正投影与所述第一过孔在所述衬底基板的正投影仅部分交叠。
  4. 根据权利要求3所述的显示基板,其中,所述第一过孔在所述衬底基板的正投影与所述第二过孔在所述衬底基板的正投影交叠部分,落入与所述第一连接电极和所述第一信号线电连接的区域在所述衬底基板的正投影内。
  5. 根据权利要求4所述的显示基板,其中,所述第一连接电极与所述第 一信号线之间的接触面积大于等于9平方微米且小于等于20平方微米。
  6. 根据权利要求1~5任一项所述的显示基板,其中,所述第一电极层还包括:薄膜晶体管的源极和漏极,以及与所述源极电连接的多条数据信号线;所述数据信号线的延伸方向与所述第一信号线的延伸方向相同;
    所述第一绝缘层还包括:贯穿其厚度且露出所述漏极的第三过孔;
    所述第二电极层还包括:通过所述第三过孔与所述漏极电连接的像素电极;
    任意相邻的所述像素电极与所述第一连接电极之间的最小距离大于等于4.5微米。
  7. 根据权利要求6所述的显示基板,其中,所述第一过孔在所述衬底基板的正投影面积大于等于29平方微米且小于等于59平方微米;
    所述第三过孔在所述衬底基板的正投影面积大于等于29平方微米且小于等于59平方微米;
    所述第二过孔在所述衬底基板的正投影面积大于等于18平方微米且小于等于38平方微米;
    所述第二过孔在所述衬底基板的正投影与所述第一过孔在所述衬底基板的正投影交叠部分的面积大于等于7平方微米且小于等于26平方微米。
  8. 根据权利要求1~7任一项所述的显示基板,其中,所述显示基板还包括:
    第四电极层,位于所述衬底基板和所述第一电极层之间;包括:位于所述周边区的多条第一栅极驱动信号线;其中,多条所述第一信号线和多条所述第二信号线交叉设置;
    第三绝缘层,位于所述第四电极层和所述第一电极层之间;
    所述第一电极层还包括:位于所述周边区的多条第二栅极驱动信号线;
    所述第一绝缘层还包括:多个贯穿其厚度且露出所述第二栅极驱动信号线的第四过孔;
    所述第一绝缘层和所述第三绝缘层还包括:多个贯穿所述第一绝缘层和 所述第三绝缘层且露出所述第一栅极驱动信号线的第五过孔;
    所述第二电极层还包括:位于所述周边区的多条栅极驱动电路连接引线;每一所述栅极驱动电路连接引线通过所述第五过孔与一条所述第一栅极驱动信号线电连接,且通过所述第四过孔与一条所述第二栅极驱动信号线电连接。
  9. 根据权利要求8所述的显示基板,其中,所述第二绝缘层还包括:贯穿其厚度且露出所述连接电极的第六过孔;
    所述第三电极层还包括:位于所述周边区的多个绑定电极;所述绑定电极通过所述第六过孔与所述栅极驱动电路连接引线电连接。
  10. 一种显示面板,其中,所述显示面板包括:
    根据权利要求1~9任一项所述的显示基板;
    对向基板,与所述显示基板相对设置;
    液晶层,位于所述显示基板和所述对向基板之间。
  11. 根据权利要求10所述的显示面板,其中,所述对向基板包括:
    黑矩阵,所述黑矩阵在所述显示基板的衬底基板的正投影,覆盖所述显示基板的第一过孔在所述衬底基板的正投影,以及覆盖所述显示基板的第二过孔在所述衬底基板的正投影。
  12. 根据权利要求11所述的显示面板,其中,在所述显示基板的所述第一信号线延伸方向上,所述黑矩阵的边缘和与其覆盖的所述第一过孔之间的最小距离大于等于1.9微米。
  13. 根据权利要求11所述的显示面板,其中,在所述显示基板的所述第一信号线延伸方向上,所述黑矩阵的宽度范围大于等于20.8微米且小于等于26微米。
  14. 一种显示装置,其中,包括根据权利要求10~13任一项所述的显示面板。
PCT/CN2021/093771 2021-05-14 2021-05-14 显示基板、显示面板及显示装置 WO2022236798A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180001156.XA CN115735275A (zh) 2021-05-14 2021-05-14 显示基板、显示面板及显示装置
PCT/CN2021/093771 WO2022236798A1 (zh) 2021-05-14 2021-05-14 显示基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/093771 WO2022236798A1 (zh) 2021-05-14 2021-05-14 显示基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2022236798A1 true WO2022236798A1 (zh) 2022-11-17

Family

ID=84028769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/093771 WO2022236798A1 (zh) 2021-05-14 2021-05-14 显示基板、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN115735275A (zh)
WO (1) WO2022236798A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160155755A1 (en) * 2014-12-02 2016-06-02 Innolux Corporation Display panel
CN206479966U (zh) * 2017-02-28 2017-09-08 厦门天马微电子有限公司 一种触控显示面板和显示装置
CN109671726A (zh) * 2019-01-04 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN112735262A (zh) * 2019-10-28 2021-04-30 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160155755A1 (en) * 2014-12-02 2016-06-02 Innolux Corporation Display panel
CN206479966U (zh) * 2017-02-28 2017-09-08 厦门天马微电子有限公司 一种触控显示面板和显示装置
CN109671726A (zh) * 2019-01-04 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN112735262A (zh) * 2019-10-28 2021-04-30 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置

Also Published As

Publication number Publication date
CN115735275A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US10042461B2 (en) Array substrate, manufacturing and driving methods thereof, and display device
CN111090202B (zh) 显示面板及显示装置
WO2016206449A1 (zh) 显示面板和显示装置
US10192893B2 (en) Array substrate and display device
WO2019196632A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN106773394B (zh) 一种阵列基板、显示面板及显示装置
WO2018223689A1 (zh) 一种阵列基板、显示面板及显示装置
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
US10199397B2 (en) Electrical connection structure, array substrate and display device
US20070146611A1 (en) Liquid crystal display device and fabrication method thereof
WO2020147479A1 (zh) 阵列基板、显示面板和显示装置
KR20100022762A (ko) 액정 표시 장치
US11467455B2 (en) Display device
US11586088B2 (en) Display substrate, display panel and display apparatus
US11022848B2 (en) Sealing structure, manufacturing method of the same, and display device
WO2021238463A1 (zh) 阵列基板及其制备方法、显示装置
WO2020098001A1 (zh) 显示面板及其制造方法和显示装置
US11971640B2 (en) Display substrate and display device
US20220310769A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
US11088129B2 (en) Display apparatus
WO2021072781A1 (zh) 显示面板
WO2022236798A1 (zh) 显示基板、显示面板及显示装置
WO2020237731A1 (zh) 阵列基板及其制作方法与显示装置
WO2023044885A1 (zh) 一种显示面板及电子显示设备
WO2022088078A1 (zh) 显示基板、显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21941369

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18560412

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE