CN113571535B - 阵列基板、阵列基板的制造方法和显示面板 - Google Patents
阵列基板、阵列基板的制造方法和显示面板 Download PDFInfo
- Publication number
- CN113571535B CN113571535B CN202110837032.7A CN202110837032A CN113571535B CN 113571535 B CN113571535 B CN 113571535B CN 202110837032 A CN202110837032 A CN 202110837032A CN 113571535 B CN113571535 B CN 113571535B
- Authority
- CN
- China
- Prior art keywords
- insulating
- substrate
- pattern
- conductive pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 213
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011810 insulating material Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 239000000945 filler Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000001035 drying Methods 0.000 description 5
- 229920001621 AMOLED Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板、阵列基板的制造方法和显示面板，属于显示技术领域。所述阵列基板包括：衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板和显示面板。
背景技术
目前，有源矩阵有机发光二极体(英文：Active-matrix organic light-emittingdiode；简写：AMOLED)的显示面板具有高对比度、广色域、响应速度快等特点。伴随着有机发光二极管显示面板的窄边框项目的发展，需要使得有机发光二极管显示面板中的阵列基板的体积越来越小。该阵列基板用于对显示面板进行控制。
相关技术中有一种阵列基板，该阵列基板包括在衬底基板依次上形成的第一导电极板，绝缘层以及第二导电极板。其中，两个导电极板分别用于传输不同的电信号。
但是，上述阵列基板，由于两个导电极板之间的距离较小，绝缘层较薄。使得两个导电极板容易短路，从而导致阵列基板的良率较低。
发明内容
本申请实施例提供了一种阵列基板、阵列基板的制造方法和显示面板。所述技术方案如下：
根据本申请的一方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板；
位于所述衬底基板上的第一导电图案；
第一绝缘层，所述第一绝缘层位于所述第一导电图案远离所述衬底基板的一侧，所述第一绝缘层具有凸起结构；
绝缘图案，所述绝缘图案位于所述第一绝缘层远离所述衬底基板的一侧，所述绝缘图案在所述衬底基板上的正投影，与所述第一绝缘层的凸起结构的侧面在所述衬底基板上的正投影存在交叠；
第二导电图案，所述第二导电图案位于所述绝缘图案远离所述衬底基板的一侧，所述第二导电图案在所述衬底基板上的正投影与所述第一导电图案在所述衬底基板上的正投影存在交叠。
可选地，所述第一绝缘层的凸起结构包括与所述侧面连接的顶面；
所述绝缘图案包括位于所述凸起结构的顶面上的第一绝缘图案以及位于所述侧面的第二绝缘图案，所述第一绝缘图案和所述第二绝缘图案连接。
可选地，所述第一绝缘图案位于所述凸起结构的顶面的边缘区域，所述边缘区域为所述顶面与所述侧面连接的边缘向所述顶面的中心延伸指定距离的区域。
可选地，所述第一绝缘层在所述凸起结构上具有裂缝，所述绝缘图案包括位于所述裂缝中的填充物。
可选地，所述绝缘图案的材料包括光刻胶。
可选地，所述第一导电图案与所述第二导电图案包括电容结构的两个极板。
根据本申请的另一方面，提供了一种阵列基板的制造方法，所述方法包括：
获取衬底基板；
在所述衬底基板上依次形成第一导电图案以及第一绝缘层，所述第一绝缘层上具有凸起结构；
在形成有所述第一绝缘层的衬底基板上形成绝缘材料层；
对所述绝缘材料层进行处理，以形成绝缘图案，所述绝缘图案在所述衬底基板上的正投影，与所述第一绝缘层的凸起结构的侧面在所述衬底基板上的正投影存在交叠；
在形成有所述绝缘图案的衬底基板上形成第二导电图案，所述第二导电图案在所述衬底基板上的正投影与所述第一导电图案在所述衬底基板上的正投影存在交叠。
可选地，所述对所述绝缘材料层进行处理，以形成绝缘图案，包括：
以目标掩膜板作为掩膜，对所述绝缘材料层进行曝光；
通过显影液对曝光后的绝缘材料层进行处理，以形成所述绝缘图案。
可选地，所述第一绝缘层在所述凸起结构上具有裂缝，所述绝缘图案包括位于所述裂缝中的填充物，
所述对所述绝缘材料层进行处理，以形成绝缘图案，包括：
对所述绝缘材料层进行曝光；
通过显影液对曝光后的绝缘材料层进行处理，以形成位于所述裂缝中的填充物。
根据本申请的另一方面，提供了一种显示面板，所述显示面板包括上述的阵列基板。
本申请实施例提供的技术方案带来的有益效果至少包括：
提供了一种包括衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案的阵列基板。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例示出的一种阵列基板的截面结构示意图；
图2是本申请实施例提供的另一种阵列基板的截面结构示意图；
图3是图2所示的阵列基板的局部示意图；
图4是图3所示的阵列基板中凸起结构的顶面的俯视平面示意图；
图5是本申请实施例提供的另一种阵列基板的截面结构示意图；
图6是本申请实施例提供的一种衬底基板的制造方法的流程图；
图7是本申请实施例提供的另一种衬底基板的制造方法的流程图；
图8是本申请实施例提供的一种衬底基板的结构示意图；
图9是本申请实施例提供的另一种衬底基板的结构示意图；
图10是本申请实施例提供的另一种衬底基板的结构示意图；
图11是本申请实施例提供的另一种衬底基板的结构示意图；
图12是本申请实施例提供的另一种阵列基板的结构示意图；
图13是本申请实施例提供的另一种衬底基板的制造方法的流程图；
图14是本申请实施例提供的另一种衬底基板的结构示意图；
图15是本申请实施例提供的另一种衬底基板的结构示意图；
图16是本申请实施例提供的另一种衬底基板的结构示意图；
图17是本申请实施例提供的另一种阵列基板的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1是本申请实施例示出的一种阵列基板的截面结构示意图。请参考图1。该阵列基板可以包括：衬底基板11，第一导电图案12，第一绝缘层13，绝缘图案14，第二导电图案15。
第一导电图案12位于衬底基板11上。
第一绝缘层13位于第一导电图案12远离衬底基板11的一侧，第一绝缘层13具有凸起结构131。该凸起结构131可以为第一绝缘层13覆盖第一导电图案12处，由第一导电图案12顶起的结构。第一绝缘层13还可以包括未被第一导电图案12顶起的平坦结构132。
绝缘图案14位于第一绝缘层13远离衬底基板11的一侧。第二导电图案15位于绝缘图案14远离衬底基板11的一侧。
绝缘图案14在衬底基板11上的正投影，与第一绝缘层13的凸起结构131的侧面S1在衬底基板11上的正投影存在交叠。
第二导电图案15在衬底基板11上的正投影与第一导电图案12在衬底基板11上的正投影存在交叠。
如此，第一绝缘层13的凸起结构131处较易产生绝缘失效的现象，从而导致第一导电图案12与第二导电图案15短路。位于第二导电图案15与第一绝缘层13之间的绝缘图案14，可以避免由于第一绝缘层13的凸起结构131处绝缘失效，而导致第一导电图案12与第二导电图案15短路的现象。
综上所述，本申请实施例提供了一种包括衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案的阵列基板。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
在一种可选示例中，请参考图2，图2是本申请实施例提供的另一种阵列基板的截面结构示意图。该阵列基板在图1所示的阵列基板的基础上进行了一些调整。阵列基板可以包括依次层叠的衬底基板11，缓冲层16，第二绝缘层17，第一导电图案12，第一绝缘层13，绝缘图案14，第二导电图案15以及介质隔离层18。
进一步的，如图3所示，图3是图2所示的阵列基板的局部示意图。第一绝缘层13具有由第一导电图案12顶起的凸起结构131。第一绝缘层13还可以包括未被第一导电图案12顶起的平坦结构132。第一绝缘层13的凸起结构131可以包括与侧面S1连接的顶面S2。顶面S2位于凸起结构131背离衬底基板11的一侧。
绝缘图案14可以包括位于凸起结构131的顶面S2上的第一绝缘图案141以及位于侧面S1的第二绝缘图案142，第一绝缘图案141和第二绝缘图案142连接。
如图4所示，图4是图3所示的阵列基板中凸起结构的顶面的俯视平面示意图。第一绝缘图案141位于凸起结构131的顶面S2的边缘区域S21，边缘区域S21为顶面S2与侧面S1连接的边缘A1向顶面的中心C延伸指定距离LI的区域。示例性的，该指定距离L1的范围可以为2～5微米。
绝缘图案的第一绝缘图案以及第二绝缘图案可以遮挡第一绝缘层的凸起结构的侧面以及顶面的边缘区域，可以遮挡第一绝缘层的凸起结构的侧面和顶面的边缘区域可能出现的裂缝，以避免绝缘失效。并且，可以在较大程度上避免增大第一导电图案12和第二导电图案15之间的距离。
在一种可选实现方式中，如图5所示，图5是本申请实施例提供的另一种阵列基板的截面结构示意图。第一绝缘层13在凸起结构131上具有裂缝1311，绝缘图案14包括位于裂缝1311中的填充物143。填充物143位于裂缝1311中，可以使得第一绝缘层13的凸起结构131完整，从而可以避免第一导电图案12和第二导电图案15在凸起结构131上的裂缝1311处发生短路的现象。进而可以提高阵列基板的良率。并且，填充物143位于裂缝1311中，可以避免增大第一导电图案12和第二导电图案15之间的距离。
第一导电图案12的可以由顶面S4、底面S5以及连接顶面S4和底面S5的侧面S3围成。其中，底面S4位于第一导电图案12朝向衬底基板11的一侧。底面S4和顶面S5可以平行。第一导电图案12可以具有坡度角e1，该坡度角e1为侧面S3与底面S4之间的最大锐角夹角。坡度角e1越小，第一绝缘层13被第一导电图案12顶起的凸起结构131的侧面S1越平坦。凸起结构131的侧面S1越平坦，第一绝缘层13在凸起结构131上具有裂缝1311的概率越小。反之，坡度角e1越大，第一绝缘层13被第一导电图案12顶起的凸起结构131的侧面S1越陡立，从而第一绝缘层13在凸起结构131上具有裂缝1311的概率越大。
示例性的，本申请实施例中的第一导电图案12的坡度角e1的范围可以为40度～60度。第一导电图案12的坡度角e1的范围也可以根据衬底基板制造工艺的不同，为不同的角度范围，本申请实施例在此不做限制。
可选地，如图1所示，绝缘图案14的材料包括光刻胶。其中，光刻胶又称光致抗蚀剂，是光刻成像的承载介质，其作用是利用光化学反应的原理将光刻系统中经过衍射、滤波后的光信息转化为化学能量，进而完成掩模图形的复制。
进一步的，该光刻胶的材质可以包括光敏聚酰亚胺(英文：Photosensitivepolyimide；简写：PSPI)。光敏聚酰亚胺的光学透明性较好，且具有较好的热稳定性、耐化学腐蚀性、机械性能以及高拉伸强度的特性。
可选地，如图1所示，第一导电图案12与第二导电图案15包括电容结构的两个极板。其中，第一导电图案12可以为电容结构的阳极极板，第二导电图案15可以为电容结构的阴极极板。或者，第一导电图案12可以为电容结构的阴极极板，第二导电图案15可以为电容结构的阳极极板。第一绝缘层13的厚度为电容结构中两个极板的距离。
电容结构的电容量和两个电容极板之间的极板间距的关系成反比。即在两个电容极板的相对面积相同的情况下，电容极板间距越大，电容结构的电容量越小；电容极板间距越小，电容结构的电容量越大。电容结构的电容量和两个电容极板的极板面积成正比，极板面积越大，电容结构的电容量越大。为了使得电容结构的电容极板面积变小，而不改变电容结构的电容量，可以使得极板间距变小；即两个电容极板之间的第一绝缘层的厚度变薄。第一绝缘层的厚度较薄，使得第一绝缘层较易被第一导电图案顶出裂缝。
示例性的，有源矩阵驱动有机发光二极管(英文：Active Matrix Organic LightEmitting Diode Display；简写：AMOLED)的显示装置，可以具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等优点。有源矩阵驱动有机发光二极管的显示装置中可以包括电容结构，以使得显示装置的画面持续点亮。
阵列基板可以包括显示区和边框区。本申请实施例提供的电容结构可以位于显示区以及边框区中的至少一种。
相关技术中，阵列基板的显示区可以包括像素驱动电路，像素驱动电路中可以包括电容结构，该电容结构可以为存储电容。本申请实施例中的第一导电图案12与第二导电图案15可以为该存储电容的两个极板。为了提高包括该阵列基板的显示面板的分辨率。可以增加显示面板中像素的个数，相应的，需要增加用于驱动像素的像素驱动电路。在不改变显示区面积的情况下，需要减小像素驱动电路的面积。进而，可以通过减小电容结构的两个电容极板的面积，以减小像素驱动电路的面积。
由于两个电容极板的极板面积与电容结构的电容量成正比，两个电容极板的极板间距与电容结构的电容量成反比。当电容极板的面积减小时，可以将极板间距变小，以保持电容结构的电容量不变，进而可以保持像素驱动电路的性能不发生变化。同时，将电容结构的两个电容极板的极板间距变小，即使得两个电容极板之间的第一绝缘层变薄。第一绝缘层上具有凸起结构，当第一绝缘层较薄时，该凸起结构与第一导电图案的顶角结构接触的位置，容易被第一导电图案的顶角结构顶出裂缝。该顶角结构可以指第一导电图案的顶面和侧面连接所形成的角。
本申请实施例中的绝缘图案，可以遮挡第一绝缘层的凸起结构的侧面和顶面的边缘区域可能出现的裂缝，以避免绝缘失效。
在一种可选实施方式中，阵列基板的边框区较窄，使得栅极驱动电路和像素驱动电路等阵列基板上的电路结构可以位于显示区。如此，可以通过减小电路结构中的电容极板的面积，以减小位于显示区的电路结构的面积。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面和顶面的边缘区域可能出现的裂缝，以避免电容极板的极板间距较小，第一绝缘层较薄引起的绝缘失效。
另外，本申请实施例中的电容结构可以包括栅极驱动电路的电容结构，该电容结构的面积较小，可以减小栅极驱动电路的尺寸。
进一步的，如图1所示，第一导电图案12与第二导电图案15的材质可以包括金属。示例性的，该金属包括钼。
在一种可选示例中，第一绝缘层的厚度的范围可以为进一步的，第一绝缘层的厚度的范围可以为/>
综上所述，本申请实施例提供了一种包括衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案的阵列基板。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
如图6所示，图6是本申请实施例提供的一种衬底基板的制造方法的流程图。该衬底基板的制造方法可以包括：
步骤201、获取衬底基板。
步骤202、在衬底基板上形成第一导电图案以及第一绝缘层，第一绝缘层上具有由第一导电图案顶起的凸起结构。
步骤203、在形成有第一绝缘层的衬底基板上形成绝缘材料层。
步骤204、对绝缘材料层进行处理，以形成绝缘图案。
其中，绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。
步骤205、在形成有绝缘图案的衬底基板上形成第二导电图案。
其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。
综上所述，本申请实施例提供了一种阵列基板的制造方法。该方法中，阵列基板包括衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案的阵列基板。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
如图7所示，图7是本申请实施例提供的另一种衬底基板的制造方法的流程图。该衬底基板的制造方法可以包括：
步骤301、获取衬底基板。
衬底基板的材质可以包括玻璃或者聚酰亚胺等。
步骤302、在衬底基板上形成第一导电图案。
该第一导电图案可以是电容结构的一个极板。在形成该第一导电图案时，首先可以在衬底基板上形成第一导电图案材料层(该第一导电图案材料层可以由沉积、溅射等方式中的一种方式形成)，之后通过构图工艺对该第一导电图案材料层进行处理，以得到第一导电图案。需要说明的是，通过构图工艺可以得到多个第一导电图案，该衬底基板中的部分或全部第一导电图案可以参考本申请实施例所涉及的第一导电图案。本申请实施例中，所涉及的构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等。
示例性的，如图8所示，图8是步骤302结束时，一种衬底基板的结构示意图。第一导电图案12形成于衬底基板11上，该第一导电图案12的材料可以包括金属。进一步的，该金属可以为钼。
步骤303、在形成有第一导电图案的衬底基板上形成第一绝缘层。
其中，第一绝缘层上具有由第一导电图案顶起的凸起结构。该第一绝缘层可以用于避免第一导电图案与阵列基板中的其它结构短路。
示例性的，如图9所示，图9是步骤303结束时，另一种衬底基板的结构示意图。第一绝缘层13形成于具有第一导电图案12的衬底基板11上，第一绝缘层13上具有由第一导电图案12顶起的凸起结构131。第一绝缘层13还可以包括未被第一导电图案12顶起的平坦结构132。该第一绝缘层13的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
步骤304、在形成有第一绝缘层的衬底基板上形成绝缘材料层。
绝缘材料层可以为整层结构，并覆盖在第一绝缘层上。绝缘材料层可以通过涂敷的方式形成。绝缘材料层的材料可以包括光敏聚酰亚胺。
绝缘材料层的厚度的范围可以为进一步的，绝缘材料层的厚度的范围可以为/>
如图10所示，图10是步骤304结束时，另一种衬底基板的结构示意图。在形成有第一绝缘层13的衬底基板11上形成绝缘材料层21。
步骤305、以目标掩膜板作为掩膜，对绝缘材料层进行曝光。
将目标掩膜板对位覆盖于绝缘材料层的特定区域上，然后采用特定波长的光对覆盖有目标掩膜板的绝缘材料层进行照射，以形成目标图形。该目标图形可以为绝缘图案的图形。
步骤306、通过显影液对曝光后的绝缘材料层进行处理，以形成绝缘图案。
其中，绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。
用显影液沉浸或喷射曝光后的目标图形，使得目标图形显影，以形成绝缘图案。
在目标图形显影，形成绝缘图案后，还可以对绝缘图案进行烘干固化的处理步骤。本申请实施例中，烘干处理的温度可以为80～150摄氏度。进一步的，烘干处理的温度可以为100～120摄氏度。
如图11所示，图11是步骤306结束时，另一种衬底基板的结构示意图。对绝缘材料层进行处理，得到绝缘图案14。
步骤307、在形成有绝缘图案的衬底基板上形成第二导电图案。
其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。该第一导电图案可以是电容结构的另一个极板。
示例性的，如图12所示，图12是步骤307结束时，阵列基板的另一种结构示意图。第二导电图案15形成于具有绝缘图案14的衬底基板11上，该第二导电图案15的材料可以包括金属。进一步的，该金属可以为钼。
如图13所示，图13是本申请实施例提供的另一种衬底基板的制造方法的流程图。该衬底基板的制造方法可以包括：
步骤401、获取衬底基板。
衬底基板的材质可以包括玻璃或者聚酰亚胺等。
步骤402、在衬底基板上依次形成第一导电图案以及第一绝缘层。
其中，第一绝缘层上具有由第一导电图案顶起的凸起结构。第一绝缘层在凸起结构上具有裂缝。
该第一导电图案可以是电容结构的一个极板。在形成该第一导电图案时，首先可以在衬底基板上形成第一导电图案材料层(该第一导电图案材料层可以由沉积、溅射等方式中的一种方式形成)，之后通过构图工艺对该第一导电图案材料层进行处理，以得到第一导电图案。
如图14所示，图14是步骤405结束时，另一种衬底基板的结构示意图。第一导电图案12形成于衬底基板11上，该第一导电图案12的材料可以包括金属。第一绝缘层13形成于具有第一导电图案12的衬底基板11上，第一绝缘层13上具有由第一导电图案12顶起的凸起结构131。第一绝缘层13在凸起结构131上具有裂缝1311。第一绝缘层13还可以包括未被第一导电图案12顶起的平坦结构132。该第一绝缘层13的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
步骤403、在形成有第一绝缘层的衬底基板上形成绝缘材料层。
绝缘材料层可以为整层结构，并覆盖在第一绝缘层上。绝缘材料层的材料可以填充第一绝缘层在凸起结构上的裂缝。绝缘材料层可以通过涂敷的方式形成。绝缘材料层的材料可以包括光敏聚酰亚胺。
绝缘材料层的厚度的范围可以为进一步的，绝缘材料层的厚度的范围可以为/>
如图15所示，图15是步骤403结束时，另一种衬底基板的结构示意图。在形成有第一绝缘层13的衬底基板11上形成绝缘材料层21，绝缘材料层21的材料可以填充第一绝缘层13在凸起结构131上的裂缝1311。
步骤404、对绝缘材料层进行曝光。
采用特定波长的光对覆盖有目标掩膜板的绝缘材料层进行照射。
步骤405、通过显影液对曝光后的绝缘材料层进行处理，以形成位于裂缝中的填充物。
其中，绝缘图案包括位于裂缝中的填充物。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。
用显影液沉浸或喷射曝光后的绝缘材料层，以形成绝缘图案。
在形成绝缘图案后，还可以对绝缘图案进行烘干固化的处理步骤。本申请实施例中，烘干处理的温度可以为80～150摄氏度。进一步的，烘干处理的温度可以为100～120摄氏度。
如图16所示，图16是步骤405结束时，另一种衬底基板的结构示意图。对绝缘材料层进行处理，得到绝缘图案14。绝缘图案14包括位于裂缝1311中的填充物143。
步骤406、在形成有绝缘图案的衬底基板上形成第二导电图案。
其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。
该第一导电图案可以是电容结构的另一个极板。
示例性的，如图17所示，图17是步骤406结束时，另一种衬底基板的结构示意图。第二导电图案15形成于具有绝缘图案24的衬底基板11上，该第二导电图案15的材料可以包括金属。
综上所述，本申请实施例提供了一种阵列基板的制造方法。该方法中，阵列基板包括衬底基板、第一导电图案、第一绝缘层、绝缘图案以及第二导电图案的阵列基板。其中，第二导电图案在衬底基板上的正投影与第一导电图案在衬底基板上的正投影存在交叠。第一绝缘层上具有凸起结构。绝缘图案在衬底基板上的正投影，与第一绝缘层的凸起结构的侧面在衬底基板上的正投影存在交叠。绝缘图案可以遮挡第一绝缘层的凸起结构的侧面可能出现的裂缝，以避免绝缘失效。可以解决相关技术中两个导电极板容易短路，从而导致阵列基板的良率较低的问题。可以提高阵列基板的良率。
本申请实施例还提供了一种显示面板，该触控显示面板包括上述任一实施例中的阵列基板。该显示面板可以结合在液晶面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等各种具有显示功能的产品或部件中。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
位于所述衬底基板上的第一导电图案；
第一绝缘层，所述第一绝缘层位于所述第一导电图案远离所述衬底基板的一侧，所述第一绝缘层具有凸起结构；
绝缘图案，所述绝缘图案位于所述第一绝缘层远离所述衬底基板的一侧，所述绝缘图案在所述衬底基板上的正投影，与所述第一绝缘层的凸起结构的侧面在所述衬底基板上的正投影存在交叠；
第二导电图案，所述第二导电图案位于所述绝缘图案远离所述衬底基板的一侧，所述第二导电图案在所述衬底基板上的正投影与所述第一导电图案在所述衬底基板上的正投影存在交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层的凸起结构包括与所述侧面连接的顶面；
所述绝缘图案包括位于所述凸起结构的顶面上的第一绝缘图案以及位于所述侧面的第二绝缘图案，所述第一绝缘图案和所述第二绝缘图案连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘图案位于所述凸起结构的顶面的边缘区域，所述边缘区域为所述顶面与所述侧面连接的边缘向所述顶面的中心延伸指定距离的区域。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层在所述凸起结构上具有裂缝，所述绝缘图案包括位于所述裂缝中的填充物。
5.根据权利要求1所述的阵列基板，其特征在于，所述绝缘图案的材料包括光刻胶。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一导电图案与所述第二导电图案包括电容结构的两个极板。
7.一种阵列基板的制造方法，其特征在于，所述方法包括：
获取衬底基板；
在所述衬底基板上依次形成第一导电图案以及第一绝缘层，所述第一绝缘层上具有凸起结构；
在形成有所述第一绝缘层的衬底基板上形成绝缘材料层；
对所述绝缘材料层进行处理，以形成绝缘图案，所述绝缘图案在所述衬底基板上的正投影，与所述第一绝缘层的凸起结构的侧面在所述衬底基板上的正投影存在交叠；
在形成有所述绝缘图案的衬底基板上形成第二导电图案，所述第二导电图案在所述衬底基板上的正投影与所述第一导电图案在所述衬底基板上的正投影存在交叠。
8.根据权利要求7所述的方法，其特征在于，所述对所述绝缘材料层进行处理，以形成绝缘图案，包括：
以目标掩膜板作为掩膜，对所述绝缘材料层进行曝光；
通过显影液对曝光后的绝缘材料层进行处理，以形成所述绝缘图案。
9.根据权利要求7所述的方法，其特征在于，所述第一绝缘层在所述凸起结构上具有裂缝，所述绝缘图案包括位于所述裂缝中的填充物，
所述对所述绝缘材料层进行处理，以形成绝缘图案，包括：
对所述绝缘材料层进行曝光；
通过显影液对曝光后的绝缘材料层进行处理，以形成位于所述裂缝中的填充物。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至6任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110837032.7A CN113571535B (zh) | 2021-07-23 | 2021-07-23 | 阵列基板、阵列基板的制造方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110837032.7A CN113571535B (zh) | 2021-07-23 | 2021-07-23 | 阵列基板、阵列基板的制造方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113571535A CN113571535A (zh) | 2021-10-29 |
| CN113571535B true CN113571535B (zh) | 2024-02-20 |
Family
ID=78166844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110837032.7A Active CN113571535B (zh) | 2021-07-23 | 2021-07-23 | 阵列基板、阵列基板的制造方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571535B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107146818A (zh) * | 2017-06-27 | 2017-09-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN107579003A (zh) * | 2017-08-31 | 2018-01-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| CN107808886A (zh) * | 2017-11-01 | 2018-03-16 | 京东方科技集团股份有限公司 | 过孔连接结构及制造方法、阵列基板及制造方法、显示装置 |
| CN109378320A (zh) * | 2018-12-05 | 2019-02-22 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
| CN109671726A (zh) * | 2019-01-04 | 2019-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN110061058A (zh) * | 2018-04-17 | 2019-07-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN110928092A (zh) * | 2019-12-13 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN112909019A (zh) * | 2021-01-19 | 2021-06-04 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板、阵列基板的制备方法及显示装置 |
-
2021
- 2021-07-23 CN CN202110837032.7A patent/CN113571535B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107146818A (zh) * | 2017-06-27 | 2017-09-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN107579003A (zh) * | 2017-08-31 | 2018-01-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| CN107808886A (zh) * | 2017-11-01 | 2018-03-16 | 京东方科技集团股份有限公司 | 过孔连接结构及制造方法、阵列基板及制造方法、显示装置 |
| CN110061058A (zh) * | 2018-04-17 | 2019-07-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN109378320A (zh) * | 2018-12-05 | 2019-02-22 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
| CN109671726A (zh) * | 2019-01-04 | 2019-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN110928092A (zh) * | 2019-12-13 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN112909019A (zh) * | 2021-01-19 | 2021-06-04 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板、阵列基板的制备方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113571535A (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11442583B2 (en) | Fingerprint identification module, manufacturing method thereof and electronic device | |
| US10803776B2 (en) | Flexible display panel, display device, and method for manufacturing flexible display panel | |
| CN110504275B (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| CN111312742B (zh) | 背光模组及其制备方法、显示装置 | |
| US20210358956A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US9935290B2 (en) | Fabrication method of electroluminescence display device with protective layer | |
| US20220102434A1 (en) | Display Panel and Preparation Method therefor, and Display Apparatus | |
| US20220407023A1 (en) | Stretchable display panel and method for manufacturing same, and display device | |
| US11659729B2 (en) | Electronic device substrate, manufacturing method and display device | |
| CN108649060B (zh) | Oled器件及其制备方法、显示装置 | |
| US20230180548A1 (en) | Chip-on-film structure, display apparatus and method for manufacturing same | |
| US9520453B2 (en) | Electroluminescent device and manufacturing method thereof | |
| CN109300944B (zh) | 显示面板及其制造方法、显示装置 | |
| US20230006024A1 (en) | Display substrate, manufacturing method and display device | |
| US11133488B2 (en) | Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area | |
| CN110797303B (zh) | 一种基板及其制备方法、显示装置 | |
| US20220293704A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN212934665U (zh) | 一种显示面板 | |
| CN113571535B (zh) | 阵列基板、阵列基板的制造方法和显示面板 | |
| CN112103398A (zh) | 一种显示面板 | |
| CN106449654B (zh) | 一种基板及其制备方法、显示装置 | |
| US20230345772A1 (en) | Display substrate and manufacturing method thereof, and display device | |
| US11282867B2 (en) | Manufacturing method of display substrate motherboard, and display device | |
| US20240130187A1 (en) | Display substrate, method for manufacturing the same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |