CN101952485A - 蚀刻液组合物 - Google Patents

蚀刻液组合物 Download PDF

Info

Publication number
CN101952485A
CN101952485A CN2008801171310A CN200880117131A CN101952485A CN 101952485 A CN101952485 A CN 101952485A CN 2008801171310 A CN2008801171310 A CN 2008801171310A CN 200880117131 A CN200880117131 A CN 200880117131A CN 101952485 A CN101952485 A CN 101952485A
Authority
CN
China
Prior art keywords
etchant
alloy
amorphous oxide
film
metallic membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801171310A
Other languages
English (en)
Inventor
松原雅人
井上一吉
矢野公规
五十岚勇树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Chemical Co Inc
Idemitsu Kosan Co Ltd
Original Assignee
Kanto Chemical Co Inc
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Chemical Co Inc, Idemitsu Kosan Co Ltd filed Critical Kanto Chemical Co Inc
Publication of CN101952485A publication Critical patent/CN101952485A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于提供一种从含有由Al、Al合金等构成的金属膜和各种非晶氧化物膜的层叠膜中、对非晶氧化物膜上的金属膜选择性地进行蚀刻的蚀刻液组合物。上述课题通过下述蚀刻液组合物而得以解决，所述蚀刻液组合物为从含有非晶氧化物膜和由Al、Al合金、Cu、Cu合金、Ag或Ag合金构成的金属膜的层叠膜中、选择性地对该金属膜进行蚀刻的蚀刻液组合物。

Description

蚀刻液组合物
技术领域
本发明涉及在含有非晶氧化物膜和由Al、Al合金等构成的金属膜的层叠膜中选择性地对该金属膜进行蚀刻的蚀刻液组合物。本发明还涉及使用该蚀刻液组合物进行了蚀刻的层叠膜、含有该层叠膜的液晶显示板、液晶显示装置及其制造方法。本发明还涉及使用该蚀刻液组合物的用于制作半导体元件、集成电路、电极等微细电子部件等的蚀刻方法、布图方法、薄膜晶体管的制造方法。
背景技术
在薄膜晶体管显示板的制造中，作为拓宽显示板的视野角、提高动画的响应速度的方法，使用FFS(边缘场开关，Fringe Field Switching)或IPS(面内切换，In-Plane Switching)方式等的系统，在制造这些系统的工序中，需要选择性地对透明电极上的金属薄膜进行蚀刻的工序。
另外，近年来在电子设备的小型化、轻量化和低耗电化的发展中，在显示器的领域中，含有铟(In)、镓(Ga)、锌(Zn)而构成的氧化物(IGZO)的半导体受到关注。IGZO的非晶氧化物半导体膜由于在低温下能够在树脂膜上成膜，因此研究应用于将来轻量的便携式电子制品等中。
作为透明导电膜上的金属薄膜，一般使用Al或Al合金和Mo或Mo合金，作为透明导电膜一般使用ITO(氧化铟锡)、IZO(氧化铟锌)等。
一直以来，Al、Al合金、Mo、Mo合金、ITO、IZO等中使用的蚀刻液分类为酸性蚀刻液、中性蚀刻液和碱性蚀刻液。Al为两性化合物，其可溶解于酸性蚀刻液中也可溶解于碱性蚀刻液中，而且还可溶解于氧化性的中性蚀刻液中。Mo虽然不是两性化合物，但可溶解于含有氧化剂的酸性蚀刻液、含有氧化剂的碱性蚀刻液和含有氧化剂的中性蚀刻液中。ITO随制造方法的不同结晶性有所不同，当结晶性高时仅溶解于王水等有限的强酸中，但一般使用的是能够利用常温的溅射法形成的非晶态的ITO，其可溶解于酸性蚀刻液中也可溶解于碱性蚀刻液中。IZO仅为非晶态的IZO，其可溶解于酸性蚀刻液中也可溶解于碱性蚀刻液中。氧化锌是两性化合物，其可溶解于酸性蚀刻液中也可溶解于碱性蚀刻液中。对于酸性蚀刻液已有众多报告，已经清楚的是，其溶解Al、Al合金、Mo、Mo合金、ITO、IZO和氧化锌的全部，未见以高选择比对透明导电膜上的金属膜进行蚀刻的例子。
具体地说，关于透明导电膜、金属公开了以下的技术。ITO膜随制法的不同结晶性有所不同，已知利用溅射法在常温下形成时成为α(非晶)-ITO。另一方面，IZO在利用300℃以下的溅射法形成时，也成为非晶态。这些非晶态的膜可溶解于由草酸、磷酸、醋酸和硝酸组成的混合酸等弱酸的蚀刻液中(专利文献1)。特别是，关于α-ITO膜，还提出了利用含有选自聚磺酸和聚氧乙烯-聚氧丙烯嵌段共聚物中的1种或2种以上的化合物的蚀刻液来对透明导电膜进行蚀刻的方法(专利文献2)。
作为带图案的抗蚀剂/Mo/Al/Mo/IZO基板等3层层叠的蚀刻液，报告了利用含有30～45重量％的磷酸、15～35重量％的硝酸、有机酸和阳离子成分的水溶液进行一并蚀刻的方法(专利文献1)。另外，还报告了当使用由磷酸、醋酸和硝酸组成的混合酸对Mo和Al的层叠膜进行蚀刻时，由于Al与Mo的蚀刻速度不同，因此使用针对Al和Mo的组成不同的混合酸的技术(专利文献3)。此外，还报告了通过对Al合金的配比进行最优化，从而难以溶解于草酸水溶液中、对ITO和Al的层叠膜的蚀刻进行改良的技术(专利文献4)。但是，使用酸性蚀刻液对透明导电膜上的金属进行蚀刻的方法并无报告。
因此，在FFS-LCD的制造方法中使用经结晶化的ITO(p-ITO)，但是由于p-ITO的蚀刻特性非常低，因此在蚀刻后易于产生ITO残渣，即便在其上成膜金属薄膜，ITO残渣也会成为短路的原因。因而，提出了即便残渣残留也不会发生短路的新型FFS-LCD的制造方法(专利文献5)。但是，该方法由于增加了部分地对栅绝缘膜进行布图的工序，因此需要改变为新型的掩模等，由此制造成本增大。
另一方面，虽然透明导电膜上的金属膜也溶解于碱性溶液，但一般来说在透明导电膜上的金属膜的蚀刻中使用碱性溶液的例子却很少。作为其第1个理由，认为铝和ITO的层叠膜在接触碱时，铝被氧化而ITO被还原。为了避免作为正型抗蚀剂的剥离液的碱性水溶液所造成的影响，报告了作为氧化剂在碱性水溶液中添加硝酸盐的技术(专利文献6)。作为第2个理由，认为金属和透明导电膜分别溶解于碱中。例如，报告了利用氢氧化铵溶解Al的技术(专利文献7)、利用含有氧化剂的碱性水溶液对Mo进行蚀刻的技术(专利文献8)。
另外，已知氧化锌为两性化合物，可溶解于氨水(专利文献9)。而且，关于IZO和ITO，报告了易于被pH超过13.5的烷醇胺水溶液侵蚀(专利文献10)。这样，无论是酸性蚀刻液还是碱性蚀刻液，以往均没有针对透明导电膜和金属膜的层叠膜的选择性地对金属进行蚀刻的蚀刻液。
另一方面，一直以来，利用剥离(Lift-off)法在所制作的含有In、Ga、Zn而构成的非晶氧化物半导体膜上进行金属膜的布图(非专利文献1)。但是，剥离法由于光致抗蚀剂的耐热性小，因此当需要高温处理工序时，该光致抗蚀剂有时会发生熔融、变形。另外，在除去光致抗蚀剂的工序中，被蒸镀膜的图案端有时会发生卷起。
一般来说，在非晶氧化物半导体膜上的金属薄膜的蚀刻中，使用磷酸-醋酸-硝酸的混合酸、硝酸铈铵水溶液等。但是，在上述酸系的蚀刻液中，当对含有Ga、Zn和Sn中的至少一种和In而构成的氧化物(IGZO、IZO、ITZO)的非晶氧化物半导体膜上的金属膜进行蚀刻时，有时也会以相同的蚀刻速度对共存的含有Ga、Zn和Sn中的至少1种和In而构成的氧化物(IGZO、IZO、ITZO)的非晶氧化物半导体膜进行蚀刻。
专利文献1：日本特开2005-277402号公报
专利文献2：日本专利第3345408号公报
专利文献3：日本特开2000-31111号公报
专利文献4：日本特开2006-210033号公报
专利文献5：日本特开2002-90781号公报
专利文献6：日本专利第2875553号公报
专利文献7：日本专利第2599485号公报
专利文献8：日本特开平10-307303号公报
专利文献9：日本特开平10-229212号公报
专利文献10：日本专利第3611618号公报
专利文献11：日本特开2005-258115号公报
非专利文献1：K.Nomura et.al，Nature，Vol.432，25 Nov.2004，pp.488-492
非专利文献2：Applied Physics Letters，11 Sep.2006，Vol.89，No.11，pp.112123-1-112123-3
发明内容
因此，本发明的目的在于提供在含有由Al、Al合金等构成的金属膜和各种非晶氧化物膜的层叠膜中选择性地对非晶氧化物膜上的金属膜进行蚀刻的蚀刻液组合物。
本发明人等为了解决上述课题进行了研究，结果发现在碱性的蚀刻液组合物中，能够在由Al、Al合金等构成的金属膜与由IZO等构成的非晶氧化物膜之间获得高的蚀刻选择比。
当使用利用了这种蚀刻方法的布图方法或薄膜晶体管的制造方法时，能够抑制元件特性的不均、提高元件特性的稳定性和均匀性。
即，本发明涉及一种蚀刻液组合物，其为从含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜中、选择性地对该金属膜进行蚀刻的蚀刻液组合物，其中，所述蚀刻液组合物由含有碱的水溶液构成。
另外，本发明还涉及上述蚀刻液组合物，其中，层叠膜进一步含有由选自Mo、Mo合金、Ti和Ti合金中的至少1种构成的金属膜，所述蚀刻液组合物对该金属膜也同时进行蚀刻。
此外，本发明还涉及上述蚀刻液组合物，其中，碱为氨。
另外，本发明还涉及上述蚀刻液组合物，其进一步含有氧化剂。
此外，本发明还涉及上述蚀刻液组合物，其中，氧化剂为过氧化氢。
另外，本发明还涉及上述蚀刻液组合物，其中，非晶氧化物膜为透明导电膜或非晶氧化物半导体膜，上述透明导电膜为含有α-ITO、IZO、氧化锌或氧化锡的透明导电膜，上述非晶氧化物半导体膜为含有选自镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜。
此外，本发明还涉及上述蚀刻液组合物，其中，蚀刻液组合物中的氨的浓度为0.01～25重量％。
另外，本发明还涉及上述蚀刻液组合物，其中，蚀刻液组合物中的过氧化氢的浓度为0.01～20重量％。
此外，本发明还涉及上述蚀刻液组合物，其中，非晶氧化物膜为含有镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜，且蚀刻液组合物中的氨的浓度为0.01～5重量％。
另外，本发明还涉及上述蚀刻液组合物，其中，非晶氧化物膜为含有镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜，且蚀刻液组合物中的过氧化氢的浓度为0.01～10重量％。
此外，本发明还涉及上述蚀刻液组合物，其用于液晶显示板的制造中。
另外，本发明还涉及上述蚀刻液组合物，其用于FFS或IPS模式的液晶显示板或半透射半反射型液晶显示板的制造中。
此外，本发明还涉及一种层叠膜，其为从含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜中、通过使用上述蚀刻液组合物选择性地对该金属膜进行蚀刻而得到的层叠膜。
另外，本发明还涉及一种液晶显示板，其具有上述层叠膜。
此外，本发明还涉及一种液晶显示装置，其具有上述液晶显示板。
另外，本发明还涉及一种蚀刻方法，其为含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜的蚀刻方法，其特征在于，利用上述蚀刻液组合物选择性地对该金属膜进行蚀刻。
此外，本发明还涉及上述蚀刻方法，其中，层叠膜进一步含有由选自Mo、Mo合金、Ti和Ti合金中的至少1种构成的金属膜，所述蚀刻液组合物对该金属膜也同时进行蚀刻。
另外，本发明还涉及一种布图方法，其为非晶氧化物膜上的含有选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种的层的金属膜的布图方法，其特征在于，所述方法包含形成非晶氧化物膜的工序、在上述非晶氧化物膜上形成金属膜的工序、以及利用上述蚀刻液组合物对上述非晶氧化物膜上的金属膜进行选择性蚀刻的蚀刻工序。
此外，本发明还涉及一种液晶显示板的制造方法，其包含使用了蚀刻液组合物的蚀刻工序。
另外，本发明还涉及一种薄膜晶体管的制造方法，其为包含形成源电极和漏电极、栅电极、栅绝缘层以及半导体层的工序的薄膜晶体管制造方法，其特征在于，上述半导体层的形成工序包含形成非晶氧化物膜的工序；在上述非晶氧化物膜上形成含有选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种的层的金属膜的工序；以及利用上述蚀刻液组合物对上述非晶氧化物膜上的金属膜进行选择性蚀刻的蚀刻工序。
根据本发明，通过使用氨水等碱性蚀刻液组合物，可以获得用一般作为Al或Al合金和Mo或Mo合金的蚀刻液的磷酸、硝酸、醋酸等酸性蚀刻液所无法获得的在非晶氧化物膜与Al、Al合金等金属膜之间的高的选择比。本发明的蚀刻液组合物还可以用于任意的含有非晶氧化物膜的层叠膜，特别是可有效用于被以往蚀刻液组合物蚀刻的含有非晶透明导电膜的层叠膜。
附图说明
图1为表示含有具有金属膜和透明导电膜的层叠膜的液晶显示板之一例的截面图。
图2为底栅型薄膜晶体管(TFT)的截面概略图。
图3为表示底栅型TFT的制造方法的图。
图4为表示电阻值相对于使用本发明蚀刻液组合物对透明导电膜进行蚀刻时的浸渍时间的变化的曲线图。
图5为使用本发明的蚀刻液组合物进行蚀刻时的底栅型TFT的截面概略图。
图6为表示底栅型TFT的特性的曲线图。
图7为使用磷酸、醋酸、硝酸的混合酸的蚀刻液组合物进行蚀刻时的底栅型TFT的截面概略图。
符号说明
1 玻璃
2 栅电极
3 栅绝缘层
4 金属膜(源电极)
5 金属膜(漏电极)
6 半导体层
7 硬掺杂Si基板
具体实施方式
本发明的蚀刻液组合物是从含有非晶氧化物膜和由Al、Al合金、Cu、Cu合金、Ag、Ag合金等构成的金属膜(第1金属膜)的层叠膜中选择性地对第1金属膜进行蚀刻的蚀刻液组合物。第1金属膜可以是单一的膜也可以是层叠有2种以上的膜。本发明的蚀刻液组合物可以特别优选用于Al膜或Al合金膜。作为Al合金，可例举出AlNd、AlNi、AlCr、AlFe、AlTi、AlCe等。作为Cu合金，可例举出CuMo、CuZr、CuMn、CuAu、CuMg、CuAl、CuSi、CuNi、CuTi、CuCo等。作为Ag合金，可例举出AgMo、AgZr、AgSi、AgGe、AgCu、AgSn、AgBi、AgPd、AgNd、AgPdCu等。另外，为了防止Al金属的氧化，层叠膜还可以含有Mo、Mo合金(MoW、MoN、MoNb、MoAg、MoTi、MoZr、MoV、MoCr等)、Ti、Ti合金(TiN、TiV、TiW、TiMo等)等的第2金属膜，该第2金属膜也可以与上述第1金属膜同时地一并蚀刻。特别是可以优选地用于Mo膜或MoW膜。第2金属膜可以是单一的膜也可以是2种以上的膜，另外可以直接设置在非晶氧化物膜上，也可以借助由Al、Al合金等构成的第1金属膜而设置在该第1金属膜上，此外还可以在非晶氧化物膜上依次层叠有第2金属膜、第1金属膜和第2金属膜。
非晶氧化物膜包括透明导电膜和非晶氧化物半导体膜。
透明导电膜并无特别限定，可以是不仅包括p-ITO，而且包括α-ITO、IZO、氧化锌、氧化锡等的透明导电膜。本发明的蚀刻液组合物特别可以优选用于α-ITO、IZO、氧化锌、氧化锡等。
本发明中可使用的非晶氧化物半导体膜含有Ga、Zn和Sn中的至少1种和In。
以下的说明中，为了简化叙述，含有In、Ga和Zn的氧化物(In-Ga-Zn-O)以后用IGZO表述。同样，含有In和Zn的氧化物(In-Zn-O)以后用IZO表述，含有In、Sn和Zn的氧化物(In-Sn-Zn-O)以后用ITZO表述。
本发明中使用的非晶氧化物半导体膜在IZO、IGZO、ITZO等中还可以添加有选自Al、Sb、Cd、Ge、P、As、N和Mg中的1种以上的杂质。但是，此时由于有时会对半导体膜的特性产生不良影响，因此可允许的上述杂质的含量为10原子％以下。
本发明中，优选Ga、Zn和Sn中的至少1种和In和氧(O)的总量为90原子％以上、更优选为95原子％以上、最优选为99原子％以上。
另外，本发明中使用的IGZO中的Ga原子和Zn原子优选含有至少5原子％以上、更优选含有10原子％以上。另外，IGZO中的Ga原子与Zn原子更优选含有最多小于40原子％。
另外，本发明中使用的IZO中的Zn原子优选含有至少20原子％以上、更优选含有30原子％以上、且优选含有小于70原子％。
或者，本发明中使用的ITZO的Sn原子优选含有至少2原子％以上、更优选含有5原子％以上。Sn原子优选最多含有小于20原子％、更优选小于15原子％。另外，Zn原子优选含有至少20原子％以上、更优选含有30原子％以上、且优选含有小于70原子％。
作为本发明中使用的非晶氧化物半导体膜的材料，优选为电子载流子浓度小于1018/cm3的非晶氧化物半导体。另外，本发明中，该非晶氧化物可以在非晶氧化物膜中含有IGZO、IZO、ITZO等的微晶区域。具体地说，上述非晶氧化物膜含有In-Ga-Zn-O而构成，假设其为晶体时，其组成用InGaO3(ZnO)m(m为2～6的自然数)表示。另外，上述非晶氧化物膜含有In-Zn-O而构成，假设其为晶体时，其组成用In2O3(ZnO)m(m为2～6的自然数)表示。另外，上述非晶氧化物膜含有In-Sn-Zn-O而构成，假设其为晶体时，其组成用InGaO3(ZnO)m(m为2～6的自然数)或Sn2ZnO3、SnZn2O4表示。
本发明的蚀刻液特别可优选用于Al膜或Al合金。作为Al合金，可例举出AlNd、AlNi、AlCr、AlFe、AlTi、AlCe等。作为Cu合金，可例举出CuMo、CuZr、CuMn、CuAu、CuMg、CuAl、CuSi、CuNi、CuTi、CuCo等。Ag合金可以举出AgMo、AgZr、AgSi、AgGe、AgCu、AgSn、AgBi、AgPd、AgNd、AgPdCu等。另外，为了防止Al的氧化，层叠膜还可以含有Mo、Mo合金(MoW、MoNb、MoAg、MoTi、MoZr、MoCr等)、Ti、Ti合金(TiW、TiMoTiN等)的第2金属膜，它们也可以是第2金属膜的单独膜。与该第2金属膜同时，第1金属膜也可同时一并进行蚀刻。
上述金属膜可形成在该非晶氧化物半导体膜上。具体地说，能够对2层结构的基板/IZO/金属膜、基板/IGZO/金属膜、基板/ITZO/金属膜进行良好的选择性蚀刻。特别是能够对基板/IGZO/金属膜、基板/ITZO/金属膜进行更为良好的选择性蚀刻。
为了加快蚀刻速度、获得氧化物半导体与金属膜之间的良好蚀刻选择比，优选添加过氧化氢、高锰酸钾、过硫酸铵、过氧二硫酸铵等氧化剂。通过添加氧化剂，能够促进Mo、Mo合金、Cu、Cu合金、Ag、Ag合金、Mo、Mo合金、Ti、Ti合金等的金属膜的蚀刻。
本发明的蚀刻液组合物可以用于制造FFS、IPS模式等的液晶显示板或半透射半反射型液晶显示板时的对层叠膜进行蚀刻的工序中。该层叠膜具体地如图1所示，可以举出在玻璃等基板上层叠了透明导电膜，Al、Al合金等金属配线的膜以及Mo、MoW合金等抗氧化膜的层叠膜。
本发明的蚀刻液组合物含有碱。本发明所使用的碱只要使蚀刻液组合物为碱性即可，可以是有机碱也可以是无机碱。作为有机碱，可以举出TMAH(四甲基氢氧化铵)等。作为无机碱，可以举出氨、NaOH、KOH、NaHCO3等。其中特别优选氨。本发明的蚀刻液组合物主要由上述碱和溶剂构成。溶剂优选水性溶剂、特别优选水。
蚀刻液组合物的pH优选为7～12、更优选为8～11。当pH低时，Al的蚀刻不会进行，当pH过高时，抗蚀剂剥离。
蚀刻液组合物中的碱的浓度优选为0.01～25重量％、更优选为1～10重量％。当碱浓度小于0.01重量％时，Al的蚀刻不会进行，当超过25重量％时，抗蚀剂有时会发生剥离。当蚀刻液组合物为氨水时，碱浓度优选为0.01～25重量％、更优选为1～10重量％、进一步优选为1～7重量％。
当用于含有非晶氧化物半导体膜的层叠膜时，蚀刻液组合物中的碱的浓度优选为0.01～5重量％、更优选为1～5重量％。当碱浓度超过5重量％时，金属膜与非晶氧化物半导体膜的选择性蚀刻有时会变难。
当蚀刻液组合物为氨时，碱浓度优选为0.01～5重量％、更优选为1～5重量％、进一步优选为1～4重量％。
通过将碱的浓度调整至上述本发明的浓度范围，IGZO对金属膜、IZO对金属膜和ITZO对金属膜的蚀刻选择比分别达到10～100。当为10以上时，基本能够进行选择性蚀刻。另外，即便是一部分的非晶氧化物半导体膜的上部被蚀刻，对半导体特性也不会造成很大影响。此时，被蚀刻的非晶氧化物半导体膜的厚度被抑制在至少小于30％。更优选被抑制在小于20％、进一步优选被抑制在小于10％。
需要说明的是，本发明当使用上述IZO、IGZO、ITZO等铟氧化物半导体膜作为半导体活性层来制造半导体元件时，可以提高生产合格率。特别对于在大面积基板上制造半导体元件的情况有效。
在本发明的蚀刻工序中，可以使用负型抗蚀剂或正型抗蚀剂的任一种。当使用正型抗蚀剂作为蚀刻掩模时，有含氨的蚀刻液组合物将该正型抗蚀剂剥离的危险，因此不优选进行长时间的浸渍蚀刻。因而，当使用氨的浓度高达20重量％的溶液时，蚀刻时间优选为30分钟以下、更优选为15分钟以下。
为了避免抗蚀剂的剥离问题，作为蚀刻掩模的材料，还优选使用对碱液的耐受性强的负型抗蚀剂，例如感光性聚酰亚胺。
本发明的蚀刻液组合物为了加快蚀刻速度、获得非晶氧化物膜与金属膜之间的良好蚀刻选择比，优选进一步含有过氧化氢、高锰酸钾、过硫酸铵、过氧二硫酸铵等氧化剂。作为氧化剂，特别优选过氧化氢。通过在蚀刻液组合物中添加氧化剂，能够促进由Mo、Mo合金、Cu、Cu合金、Ag、Ag合金、Ti、Ti合金等构成的金属膜的蚀刻。
蚀刻液组合物中的氧化剂的浓度优选为0.01～20重量％、更优选为1～10重量％。当小于0.01重量％时，可能会没有过氧化氢的添加效果、无法提高金属膜的蚀刻速度、无法进行与非晶氧化物膜的选择性蚀刻。当超过20重量％时，金属膜表面有时会被氧化、金属膜表面发生不传导化。
氧化剂为过氧化氢时，蚀刻液组合物中的过氧化氢的浓度优选为0.01～20重量％、更优选为1～10重量％、进一步优选为1～5重量％。
本发明的蚀刻液组合物对形成于非晶氧化物膜上的由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜选择性地进行蚀刻。为了将蚀刻液组合物用于液晶显示板、液晶显示装置等的蚀刻工序中，优选尽量不损害形成于金属膜下的非晶氧化物膜，因此使蚀刻选择比(金属的膜的蚀刻速度/非晶氧化物膜的蚀刻速度)优选为2以上、更优选为5以上、特别优选为10以上。
本发明的蚀刻液组合物还可在不损害本发明效果的范围内根据需要含有螯合剂、表面活性剂等其他成分。作为螯合剂，可以举出EDTA(乙二胺四乙酸)、DTPA(二乙三胺五乙酸)、它们的盐等。这些螯合剂具有抑制过氧化氢分解的效果。另外，表面活性剂优选非离子系表面活性剂或阴离子系表面活性剂。
本发明的蚀刻工序中的蚀刻液组合物的温度可以为室温(约20℃)。另一方面，由于IZO、IGZO、ITZO等非晶氧化物半导体膜的导热度随温度的不同而有较大变化，因此最好在蚀刻工序中尽量不改变温度。另外，当蚀刻液组合物的温度高时，上述氨和水分蒸发、引起浓度变化，因而优选蚀刻工序温度为60℃以下。此外，更优选使蚀刻工序温度为50℃以下。
以下，说明可采用本发明蚀刻工序的薄膜晶体管的构成。
图2为底栅型薄膜晶体管(TFT)的截面概略图。如图2所示，1为玻璃、石英玻璃、表面形成有绝缘层的硅等基板。4、5分别为由选自Al、Al合金、Cu、Cu合金、Ag、Ag合金、Mo、Ti中的至少1种构成的金属膜所形成的源电极和漏电极。6为由IGZO、ITZO、IZO等非晶氧化物半导体膜构成的半导体层(被称作活性层或沟道层)。另外，3为由电介质材料构成的栅绝缘层，2为由选自Al、Al合金、Cu、Cu合金、Ag、Ag合金、Mo、Ti中的至少1种构成的金属膜所形成的栅电极。L为沟道长度。本发明的蚀刻工序优选在由选自Al、Al合金、Cu、Cu合金、Ag、Ag合金、Mo、Ti中的至少1种构成的金属膜所形成的漏电极和源电极的蚀刻时使用。
(薄膜晶体管的制造方法)
以下参照图3说明底栅型TFT的制造方法。
如图3(a)所示，基板1例如使用500μm厚度的玻璃(Corning1737、玻璃化转变温度为640℃)。而且，在基板表面上例如利用溅射法成膜膜厚为250nm的Al/膜厚为50nm的Mo多层膜。接着，利用磷酸、醋酸、硝酸的混合酸进行蚀刻，进行布图，形成Al/Mo金属膜的栅电极2。
如图3(b)所示，在栅电极2上利用溅射法成膜SiO2，以膜厚为300nm成膜栅绝缘层3，然后使用IGZO氧化物靶利用溅射法以膜厚为50nm成膜IGZO膜。作为上述IGZO膜，优选使用电子载流子浓度小于1018/cm3的IGZO膜。另外，可以在空气中、在200～300℃下进行热处理10～100分钟左右。
之后，在形成抗蚀剂图案后，在草酸(2wt％)水溶液中进行蚀刻，形成氧化物半导体的岛屿。
图3(c)为将Mo/Al/Mo的层叠膜分别成膜为50nm/200nm/50nm厚度，形成抗蚀剂图案，使用含有氧化剂的碱性蚀刻液组合物、具体地使用氨(3重量％)、过氧化氢(5重量％)的水溶液，对Mo/Al/Mo层叠膜进行蚀刻。利用含有氧化剂的碱性蚀刻液组合物，形成由Mo/Al/Mo层叠膜构成的源、漏电极。此时，当在室温下使用浓度为3重量％的氨和过氧化氢的浓度为5重量％的水溶液时，IGZO对Mo/Al/Mo层叠膜的蚀刻选择比为10∶1。即，由于Mo/Al/Mo层叠膜的蚀刻速度充分大、且IGZO的蚀刻速度充分小，因此Mo/Al/Mo被选择性地蚀刻除去，而IGZO基本上未被蚀刻。
金属膜还优选使用由选自Cu、Cu合金、Ag、Ag合金、Mo、Ti中的至少1种构成的金属膜等。
代替硅氧化膜(SiO2)，作为栅绝缘膜3，也可以使用氮氧化硅膜(SiNOx)、氧化铪膜(HfO2)、氧化铪铝膜(HfAlOx)、氮氧化铪硅膜(HfSiONx)、氧化铱膜(Y2O3)等电介质材料。这些电介材料的介电常数高，优选用于栅绝缘层。
如此，制成活性层由含有铟的氧化物构成的薄膜晶体管(TFT)。
实施例
通过以下的实施例更加详细地说明本发明，但本发明并不限定于这些实施例。
实施例1
在200ml的烧杯中加入氨水(29重量％)48.3g、过氧化氢水(31重量％)9.7g、水142g，制备由氨7重量％、过氧化氢1.5重量％的水溶液200g构成的蚀刻液组合物。
(评价实验1)
在所制备的碱性蚀刻液组合物中没入由带图案的正型抗蚀剂/Al/Mo
Figure GPA00001139846800132
/IZO
Figure GPA00001139846800133
/玻璃构成的基板，通过目视测定Al/Mo层叠膜的适当蚀刻时间，求得Al/Mo层叠膜的蚀刻速度。将结果示于表1。
实施例2～15
除了使氨和过氧化氢的浓度为表1所示浓度之外，与实施例1同样地制备蚀刻液组合物。对所制备的蚀刻液组合物与实施例1同样地进行评价实验1，计算Al/Mo层叠膜的蚀刻速度。将结果示于表1。
表1
Figure GPA00001139846800134
比较例1～4
代替氨和过氧化氢，使用磷酸、硝酸和醋酸，制成按照表2所示的浓度，除此以外与实施例1同样地制备蚀刻液组合物。对所制备的蚀刻液组合物与实施例1同样地进行评价实验1，计算Al/Mo层叠膜的蚀刻速度。将结果示于表2。
表2
Figure GPA00001139846800141
(评价实验2)
使用实施例1、14～15和比较例1～4的蚀刻液组合物，对IZO膜进行蚀刻，测定膜厚，从而测定蚀刻速度和蚀刻选择比。将结果示于表3。
表3
Figure GPA00001139846800142
实施例16
除了按照氨达到7重量％加入氨和水之外，与实施例1同样地制备表4所示的蚀刻液组合物。
表4
  蚀刻液   氨(重量％)   过氧化氢(重量％)   水(重量％)   液体温度(℃)
  实施例16   7   0   93   40
(评价实验3)
测定实施例1和表4所示的实施例16的蚀刻液组合物对Al、Cu、IZO、p-ITO或α-ITO膜的蚀刻速度。将结果示于表5。另外，将蚀刻选择比示于表6。
表5
Figure GPA00001139846800151
表6
  蚀刻液   Al与IZO的选择比   Al与p-ITO的选择比   Al与α-ITO的选择比   Cu与IZO的选择比   Cu与p-ITO的选择比   Cu与α-ITO的选择比
  实施例1   33.3∶1   10.3∶1   6.3∶1   2609∶1   5318∶1   494.1∶1
  实施例16   5.0∶1   3.6∶1   2.2∶1   -   -   -
如上所述，现有的酸系蚀刻液中，Al/Mo与IZO的选择比为0.5～1.9∶1，30秒左右的蚀刻下IZO膜几乎都消失。另一方面，通过使用本发明的碱系蚀刻液组合物，能够抑制透明导电膜的蚀刻，能够获得2以上的蚀刻选择比。另外，与Al的选择性蚀刻在α-ITO、p-ITO等中也能够进行。
将浸渍于实施例1的蚀刻液组合物所引起的电阻值变化示于图4。
如上所述，本发明的碱性蚀刻液组合物基本上没有电阻值的变化，除了液晶装置以外，还适合用作PDP、EL发光显示装置、触摸面板、太阳电池等的透明电极。
实施例17
在200ml的烧杯中装入氨水(29重量％)34.5g、过氧化氢水(31重量％)9.7g和水155.8g，制备由氨5重量％、过氧化氢1.5重量％的水溶液200g组成的蚀刻液组合物。
(评价实验4)
在所制备的碱性蚀刻液组合物中没入由带图案的正型抗蚀剂/Al(200nm)/Mo(50nm)/氧化物半导体(In/(In+Ga+Zn)＝0.40、Ga/(In+Ga+Zn)＝0.15、Zn/(In+Ga+Zn)＝0.45(50nm)/带热氧化膜(300nm)的硬掺杂硅基板)构成的基板，通过目视测定Al/Mo层叠膜的蚀刻时间，计算Al/Mo层叠膜的蚀刻速度。将结果示于表7。
实施例18～26
除了使氨浓度和过氧化氢浓度为表7所示浓度之外，与实施例17同样地制备蚀刻液组合物。对所制备的蚀刻液组合物与实施例17同样地进行评价实验，计算Al/Mo层叠膜的蚀刻速度。将结果示于表7。
表7
Figure GPA00001139846800161
(评价实验5)
使用实施例24～26的蚀刻液组合物，对IGZO膜(In/(In+Ga+Zn)＝0.40、Ga/(In+Ga+Zn)＝0.15、Zn/(In+Ga+Zn)＝0.45)进行蚀刻，测定膜厚，从而测定蚀刻速度和蚀刻选择比。将结果示于表8。
表8
  蚀刻液   Al/Mo膜的蚀刻速度(nm/min)   IGZO膜的蚀刻速度(nm/min)   Al/Mo与IZO的选择比
  实施例27   实施例24   231   2.5   92∶1
  实施例28   实施例25   177   4.0   44∶1
  实施例29   实施例26   67   6.5   10∶0
(评价实验6)
使用实施例24～26的蚀刻液组合物对ITZO膜(In/(In+Sn+Zn)＝0.45、Sn/(In+Sn+Zn)＝0.10、Zn/(In+Sn+Zn)＝0.45)进行蚀刻，测定膜厚，从而测定蚀刻速度和蚀刻选择比。将结果示于表9。
表9
  蚀刻液   Al/Mo膜的蚀刻速度(nm/min)   ITZO膜的蚀刻速度(nm/min)   Al/Mo与IZO的选择比
  实施例30   实施例24   231   0.2   1155∶1
  实施例31   实施例25   177   0.4   442∶1
  实施例32   实施例26   67   0.5   134∶0
(评价实验7)
使用实施例24～26的蚀刻液组合物对IZO膜(In/(In+Zn)＝0.65、Zn/(In+Zn)＝0.35)进行蚀刻，测定膜厚，从而测定蚀刻速度和蚀刻选择比。将结果示于表10。
表10
蚀刻液   Al/Mo膜的蚀刻速度(nm/min)   IZO膜的蚀刻速度(nm/min) Al/Mo与IZO的选择比
  实施例33   实施例24   231   2.3   100∶1
  实施例34   实施例25   177   3.6   49∶1
  实施例35   实施例26   67   5.4   12∶0
实施例36
在由带热氧化膜(300nm)的硬掺杂硅基板构成的基板上，通过溅射法成膜ITZO膜(In/(In+Sn+Zn)＝0.45、Sn/(In+Sn+Zn)＝0.10、Zn/(In+Sn+Zn)＝0.45)50nm，在成膜后，在空气中、300℃下进行1小时的热处理。在上述基板上分别以50nm/200nm厚度成膜Mo/Al膜，涂布抗蚀剂，在80℃下进行预烘焙，通过用于形成源、漏电极形状的掩模进行曝光，使用TMAH进行显影后，在130℃下进行后烘焙，使用实施例24的蚀刻液组合物形成源、漏电极(图5)，制作沟道长度为200μm、沟道宽度为500μm的薄膜晶体管元件，使用Keithley Instruments公司制半导体特性评价装置4200-SCS，评价半导体特性，结果On/Off值＝109、场效应迁移率＝25cm2/V·sec、阈值电压(Vth)＝7V、S值＝0.8。由此可知，作为薄膜晶体管发挥了充分的功能(图6)。
利用上述获得的ITZO膜(In/(In+Sn+Zn)＝0.45、Sn/(In+Sn+Zn)＝0.10、Zn/(In+Sn+Zn)＝0.45)膜的X射线衍射观察结晶性，结果未观察到峰，可知为非晶质。另外，利用Hall测定(Toyo-Technica公司制：RESITEST8300)估算载流子密度，结果载流子密度为2×1016/cm3。
比较例5
在由带热氧化膜(300nm)的硬掺杂硅基板构成的基板上，利用溅射法成膜IGZO膜(In/(In+Ga+Zn)＝0.40、Ga/(In+Ga+Zn)＝0.15、Zn/(In+Ga+Zn)＝0.45)50nm，在成膜后，在空气中300℃下进行1小时的热处理。在上述基板分别以50nm/200nm厚度成膜Mo/Al膜，涂布抗蚀剂，在80℃下进行预烘焙，通过用于形成源、漏电极形状的掩模进行曝光，使用TMAH进行显影后，在130℃下进行后烘焙，使用磷酸、醋酸、硝酸的混合酸的蚀刻液组合物形成源、漏电极，尝试形成沟道长度为200μm、沟道宽度为500μm的薄膜晶体管元件，但沟道部的IGZO膜完全被蚀刻，无法形成薄膜晶体管元件。参照图7。
本发明的蚀刻液组合物在由Al、Al合金等构成的金属膜和各种非晶氧化物膜的层叠膜中，可以对非晶氧化物膜上的金属膜选择性地进行蚀刻，即便是以往无法实现的非晶透明导电膜，也可以获得高的选择比，可以在制造FFS、IPS模式等的液晶显示板或半透射半反射型液晶显示板时使用。另外，本发明的蚀刻液组合物由于电阻值基本没有变化，因此除了液晶装置以外，还可用于制造PDP、EL发光显示装置、触摸面板、太阳电池等的透明电极。

Claims (20)

1.一种蚀刻液组合物，其为从含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜中、选择性地对该金属膜进行蚀刻的蚀刻液组合物，其中，所述蚀刻液组合物由含有碱的水溶液构成。
2.根据权利要求1所述的蚀刻液组合物，其中，层叠膜进一步含有由选自Mo、Mo合金、Ti和Ti合金中的至少1种构成的金属膜，所述蚀刻液组合物对该金属膜也同时进行蚀刻。
3.根据权利要求1或2所述的蚀刻液组合物，其中，碱为氨。
4.根据权利要求1～3任一项所述的蚀刻液组合物，其进一步含有氧化剂。
5.根据权利要求4所述的蚀刻液组合物，其中，氧化剂为过氧化氢。
6.根据权利要求1～5任一项所述的蚀刻液组合物，其中，非晶氧化物膜为透明导电膜或非晶氧化物半导体膜，所述透明导电膜为含有α-ITO、IZO、氧化锌或氧化锡的透明导电膜，所述非晶氧化物半导体膜为含有选自镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜。
7.根据权利要求6所述的蚀刻液组合物，其中，蚀刻液组合物中的氨的浓度为0.01～25重量％。
8.根据权利要求6所述的蚀刻液组合物，其中，蚀刻液组合物中的过氧化氢的浓度为0.01～20重量％。
9.根据权利要求6所述的蚀刻液组合物，其中，非晶氧化物膜为含有镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜，蚀刻液组合物中的氨的浓度为0.01～5重量％。
10.根据权利要求6所述的蚀刻液组合物，其中，非晶氧化物膜为含有镓、锌和锡中的至少1种和铟的非晶氧化物半导体膜，蚀刻液组合物中的过氧化氢的浓度为0.01～10重量％。
11.根据权利要求1～10任一项所述的蚀刻液组合物，其用于液晶显示板的制造中。
12.根据权利要求1～11任一项所述的蚀刻液组合物，其用于FFS或IPS模式的液晶显示板或半透射半反射型液晶显示板的制造中。
13.一种层叠膜，其为从含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜中、通过使用权利要求1～12任一项所述的蚀刻液组合物选择性地对该金属膜进行蚀刻而得到的。
14.一种液晶显示板，其具有权利要求13所述的层叠膜。
15.一种液晶显示装置，其具有权利要求14所述的液晶显示板。
16.一种蚀刻方法，其为含有非晶氧化物膜和由选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种构成的金属膜的层叠膜的蚀刻方法，其特征在于，利用权利要求1～12任一项所述的蚀刻液组合物选择性地对该金属膜进行蚀刻。
17.根据权利要求16所述的蚀刻方法，其中，层叠膜进一步含有由选自Mo、Mo合金、Ti和Ti合金中的至少1种构成的金属膜，所述蚀刻液组合物对该金属膜也同时进行蚀刻。
18.一种布图方法，其为非晶氧化物膜上的含有选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种的层的金属膜的布图方法，其特征在于，所述方法包含形成非晶氧化物膜的工序、在所述非晶氧化物膜上形成金属膜的工序、以及利用权利要求1～12任一项所述的蚀刻液组合物对所述非晶氧化物膜上的金属膜进行选择性蚀刻的蚀刻工序。
19.一种液晶显示板的制造方法，其包含使用了权利要求1～12任一项所述的蚀刻液组合物的蚀刻工序。
20.一种薄膜晶体管的制造方法，其为包含形成源电极和漏电极、栅电极、栅绝缘层以及半导体层的工序的薄膜晶体管的制造方法，其特征在于，所述半导体层的形成工序包含形成非晶氧化物膜的工序；在所述非晶氧化物膜上形成含有选自Al、Al合金、Cu、Cu合金、Ag和Ag合金中的至少1种的层的金属膜的工序；以及利用权利要求1～12任一项所述的蚀刻液组合物对所述非晶氧化物膜上的金属膜进行选择性蚀刻的蚀刻工序。
CN2008801171310A 2007-11-22 2008-11-21 蚀刻液组合物 Pending CN101952485A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007303428 2007-11-22
JP2007-303428 2007-11-22
PCT/JP2008/071194 WO2009066750A1 (ja) 2007-11-22 2008-11-21 エッチング液組成物

Publications (1)

Publication Number Publication Date
CN101952485A true CN101952485A (zh) 2011-01-19

Family

ID=40667573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801171310A Pending CN101952485A (zh) 2007-11-22 2008-11-21 蚀刻液组合物

Country Status (6)

Country Link
US (1) US20100320457A1 (zh)
JP (1) JP5642967B2 (zh)
KR (1) KR20100098409A (zh)
CN (1) CN101952485A (zh)
TW (1) TW200938660A (zh)
WO (1) WO2009066750A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637591A (zh) * 2012-05-03 2012-08-15 华南理工大学 一种氧化物半导体上电极层的刻蚀方法
CN103824808A (zh) * 2012-11-19 2014-05-28 东友Fine-Chem股份有限公司 蚀刻剂组合物、形成lcd布线的方法、阵列基板及其制法
CN107227462A (zh) * 2016-03-24 2017-10-03 达兴材料股份有限公司 碱性蚀刻液组合物及应用其的蚀刻方法
CN111378453A (zh) * 2018-12-28 2020-07-07 关东化学株式会社 用于同时蚀刻包含氧化锌及银的层压膜的蚀刻液组合物
US11271115B2 (en) 2011-10-19 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN114669292A (zh) * 2022-04-20 2022-06-28 东华大学 单原子原位负载非晶态氧化物陶瓷纳米纤维的制备方法
CN115679328A (zh) * 2022-10-14 2023-02-03 湖北兴福电子材料股份有限公司 一种高蚀刻速率与深宽比的铝蚀刻液制备方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
TW201732525A (zh) * 2010-03-08 2017-09-16 半導體能源研究所股份有限公司 電子裝置及電子系統
WO2011118510A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5269254B2 (ja) * 2010-08-03 2013-08-21 シャープ株式会社 薄膜トランジスタ基板
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5782727B2 (ja) * 2011-02-04 2015-09-24 大日本印刷株式会社 タッチパネルセンサ製造方法およびエッチング方法
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
US9365770B2 (en) 2011-07-26 2016-06-14 Mitsubishi Gas Chemical Company, Inc. Etching solution for copper/molybdenum-based multilayer thin film
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
JP2014022657A (ja) * 2012-07-20 2014-02-03 Fujifilm Corp エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR101537207B1 (ko) 2012-10-15 2015-07-16 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
JP5382892B2 (ja) * 2012-12-27 2014-01-08 メック株式会社 エッチング方法
US9484211B2 (en) 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR102008689B1 (ko) * 2013-04-23 2019-08-08 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 몰리브덴을 포함하는 다층막의 에칭에 사용되는 액체 조성물, 및 그 액체 조성물을 이용한 기판의 제조방법, 그리고 그 제조방법에 의해 제조되는 기판
KR101433857B1 (ko) * 2013-07-05 2014-08-26 연세대학교 산학협력단 과산화수소를 이용한 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
WO2015108842A1 (en) * 2014-01-14 2015-07-23 Sachem, Inc. Selective metal/metal oxide etch process
TWI536464B (zh) 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
WO2015112419A1 (en) 2014-01-23 2015-07-30 3M Innovative Properties Company Method for patterning a microstructure
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015147984A1 (en) * 2014-03-25 2015-10-01 3M Innovative Properties Company Method of selectively etching a metal layer from a microstructure
WO2016028454A1 (en) 2014-08-18 2016-02-25 3M Innovative Properties Company Conductive layered structure and methods of making same
JP6657770B2 (ja) 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
TWI808965B (zh) * 2017-03-31 2023-07-21 日商關東化學股份有限公司 鈦層或含鈦層的蝕刻液組成物以及蝕刻方法
US20190067397A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Display panel and method for manufacturing the same
KR102656300B1 (ko) 2017-12-05 2024-04-11 소니그룹주식회사 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP7334166B2 (ja) 2018-01-30 2023-08-28 ラム リサーチ コーポレーション パターニングにおける酸化スズマンドレル
WO2019182872A1 (en) 2018-03-19 2019-09-26 Lam Research Corporation Chamfer-less via integration scheme
TW202335276A (zh) * 2018-04-20 2023-09-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TWI646222B (zh) * 2018-04-25 2019-01-01 達興材料股份有限公司 用於蝕刻一含銅或銅合金層及含鉬或鉬合金層的多層薄膜之蝕刻液組成物及利用此蝕刻液組成物之蝕刻方法以及利用該蝕刻方法以製造顯示裝置或含igzo半導體的方法
KR20210087101A (ko) * 2018-11-30 2021-07-09 어플라이드 머티어리얼스, 인코포레이티드 금속 층들을 패터닝하는 방법들
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
KR20210094188A (ko) * 2020-01-20 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220166348A (ko) * 2020-04-14 2022-12-16 엔테그리스, 아이엔씨. 몰리브데넘을 에칭하기 위한 방법 및 조성물

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232083A (ja) * 1995-02-24 1996-09-10 Fuji Electric Co Ltd 表面弾性波デバイスの製造方法
US5976988A (en) * 1995-04-26 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Etching material and etching method
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR20030079322A (ko) * 2002-04-03 2003-10-10 동우 화인켐 주식회사 고 선택성 은 식각용액-1
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860423A (en) * 1973-08-24 1975-01-14 Rca Corp Etching solution for silver
JPS5435140A (en) * 1977-08-23 1979-03-15 Matsushita Electric Ind Co Ltd Etching solution of copper
JPS56102581A (en) * 1980-01-17 1981-08-17 Yamatoya Shokai:Kk Etching solution of copper
JPH084084B2 (ja) * 1987-05-18 1996-01-17 日本電信電話株式会社 アルミ膜のエツチング方法
JPS63303084A (ja) * 1987-06-04 1988-12-09 New Japan Radio Co Ltd チタン用エッチング液
JPH06310492A (ja) * 1993-04-23 1994-11-04 Fuji Xerox Co Ltd チタン系薄膜のエッチング液及び半導体装置の製造方法
US6200910B1 (en) * 1996-06-25 2001-03-13 Texas Instruments Incorporated Selective titanium nitride strip
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP2000012512A (ja) * 1998-06-25 2000-01-14 Toshiba Corp 半導体基板表面の加工方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR100364831B1 (ko) * 2000-03-20 2002-12-16 엘지.필립스 엘시디 주식회사 몰리브덴 금속막용 에칭 용액
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
EP1187225B1 (en) * 2000-09-08 2006-11-15 Kanto Kagaku Kabushiki Kaisha Etching liquid composition
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
CN1659481A (zh) * 2002-06-07 2005-08-24 马林克罗特贝克公司 包含氧化剂和有机溶剂的微电子清洁组合物
TW200533787A (en) * 2004-02-25 2005-10-16 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
KR101337263B1 (ko) * 2004-08-25 2013-12-05 동우 화인켐 주식회사 인듐 산화막의 식각액 조성물 및 이를 이용한 식각 방법
KR101191405B1 (ko) * 2005-07-13 2012-10-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232083A (ja) * 1995-02-24 1996-09-10 Fuji Electric Co Ltd 表面弾性波デバイスの製造方法
US5976988A (en) * 1995-04-26 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Etching material and etching method
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR20030079322A (ko) * 2002-04-03 2003-10-10 동우 화인켐 주식회사 고 선택성 은 식각용액-1
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271115B2 (en) 2011-10-19 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102637591A (zh) * 2012-05-03 2012-08-15 华南理工大学 一种氧化物半导体上电极层的刻蚀方法
CN102637591B (zh) * 2012-05-03 2015-05-27 广州新视界光电科技有限公司 一种氧化物半导体上电极层的刻蚀方法
CN103824808A (zh) * 2012-11-19 2014-05-28 东友Fine-Chem股份有限公司 蚀刻剂组合物、形成lcd布线的方法、阵列基板及其制法
CN107227462A (zh) * 2016-03-24 2017-10-03 达兴材料股份有限公司 碱性蚀刻液组合物及应用其的蚀刻方法
CN111378453A (zh) * 2018-12-28 2020-07-07 关东化学株式会社 用于同时蚀刻包含氧化锌及银的层压膜的蚀刻液组合物
CN114669292A (zh) * 2022-04-20 2022-06-28 东华大学 单原子原位负载非晶态氧化物陶瓷纳米纤维的制备方法
CN114669292B (zh) * 2022-04-20 2023-08-11 东华大学 单原子原位负载非晶态氧化物陶瓷纳米纤维的制备方法
CN115679328A (zh) * 2022-10-14 2023-02-03 湖北兴福电子材料股份有限公司 一种高蚀刻速率与深宽比的铝蚀刻液制备方法
CN115679328B (zh) * 2022-10-14 2023-08-25 湖北兴福电子材料股份有限公司 一种高蚀刻速率与深宽比的铝蚀刻液制备方法

Also Published As

Publication number Publication date
JP5642967B2 (ja) 2014-12-17
TW200938660A (en) 2009-09-16
WO2009066750A1 (ja) 2009-05-28
US20100320457A1 (en) 2010-12-23
KR20100098409A (ko) 2010-09-06
JPWO2009066750A1 (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
CN101952485A (zh) 蚀刻液组合物
KR101095993B1 (ko) 산화물의 에칭 방법
CN108054176B (zh) 一种图案化的金属导线和基板的组合
US7960289B2 (en) Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
US20130048994A1 (en) Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN104335355A (zh) 薄膜晶体管
CN102714221A (zh) 电路基板、显示装置和电路基板的制造方法
CN103415926A (zh) 薄膜晶体管的半导体层用氧化物，具备上述氧化物的薄膜晶体管的半导体层和薄膜晶体管
KR20230041675A (ko) 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR20090105781A (ko) 다층 전도성 박막의 식각용 조성물 및 이를 이용한 식각 방법
Lu et al. 21‐2: Highly Reliable Amorphous Indium‐Gallium‐Zinc‐Tin‐Oxide TFTs with Back‐Channel‐Etch Structure
KR20140063284A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN102666780B (zh) 蚀刻液及电子元件制造方法
CN109811344B (zh) 蚀刻剂组合物和使用该蚀刻剂组合物制造显示装置的方法
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
US9171939B2 (en) Method for manufacturing thin-film transistor and thin-film transistor manufactured with same
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070088886A (ko) 표시 기판 및 이의 제조 방법
KR102282955B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
CN109423289B (zh) 含银膜蚀刻液组合物及利用其的导电图案形成方法
KR20190002381A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20190057018A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR101528753B1 (ko) 저식각율 에천트 및 이를 이용한 표시 기판의 제조 방법
CN110117792B (zh) 金属层用蚀刻剂组合物和制造导电图案的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110119