TWI416737B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI416737B
TWI416737B TW099146936A TW99146936A TWI416737B TW I416737 B TWI416737 B TW I416737B TW 099146936 A TW099146936 A TW 099146936A TW 99146936 A TW99146936 A TW 99146936A TW I416737 B TWI416737 B TW I416737B
Authority
TW
Taiwan
Prior art keywords
layer
sub
thin film
film transistor
oxygen content
Prior art date
Application number
TW099146936A
Other languages
English (en)
Other versions
TW201227968A (en
Inventor
Liu Chung Lee
Hung Che Ting
Chiayu Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099146936A priority Critical patent/TWI416737B/zh
Priority to CN201210291168.3A priority patent/CN102856389B/zh
Priority to CN2011100523706A priority patent/CN102169907B/zh
Priority to US13/097,082 priority patent/US8647934B2/en
Publication of TW201227968A publication Critical patent/TW201227968A/zh
Application granted granted Critical
Publication of TWI416737B publication Critical patent/TWI416737B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及其製造方法
本發明是有關於一種薄膜電晶體及其製造方法,且特別是有關於一種具有氧化半導體通道層之薄膜電晶體及其製造方法。
近來環保意識抬頭,具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的平面顯示面板(flat display panels)已成為市場主流。常見的平面顯示器包括液晶顯示器(liquid crystal displays)、電漿顯示器(plasma displays)、有機發光二極體顯示器(organic light emitting diode displays)等。以目前最為普及的液晶顯示器為例,其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上,多採用非晶矽(a -Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來,有許多研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體,具有較高的載子移動率(mobility),而氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體,則具有較佳的臨界電壓(Vth)均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。
在習知的氧化物半導體薄膜電晶體中,氧化物半導體通道層之臨界電壓(Vth)在受到紫外光照射或者在負偏壓(negative bias stress)操作時會產生偏移,進而影響到氧化物半導體薄膜電晶體的電氣特性與信賴性,因此如何改善氧化物半導體薄膜電晶體之臨界電壓偏移,是製造者亟欲解決的問題之一。
本發明提供一種薄膜電晶體及其製造方法。
本發明提供一種薄膜電晶體,其包括一閘極、一閘絕緣層、一氧化物半導體通道層、一源極以及一汲極。閘絕緣層覆蓋閘極,而氧化物半導體通道層配置於閘絕緣層上且位於閘極上方,其中氧化物半導體通道層包括一第一子層與一第二子層,第二子層位於第一子層上,且第一子層的氧含量低於第二子層的氧含量。此外,源極與汲極配置於第二子層之部分區域上。
本發明提供一種薄膜電晶體,其包括一閘極、一閘絕緣層、一氧化物半導體通道層、一源極以及一汲極。閘絕緣層覆蓋閘極,而氧化物半導體通道層配置於閘絕緣層上且位於閘極上方,其中氧化物半導體通道層為單一膜層且具有一第一部與一第二部,第二部位於第一部上,且該第一部之結晶尺寸大於該第二部之結晶尺寸。此外,源極與汲極配置於氧化物半導體通道層上。
在本發明之一實施例中,前述之氧化物半導體通道層包括一非晶矽氧化物半導體通道層。舉例而言,氧化物半導體通道層之材質例如為氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘‧氧化鍺(2CdO‧GeO2 )或氧化鎳鈷(NiCo2 O4 )。
在本發明之一實施例中,前述之第二子層為一紫外線濾除層(UV shielding layer)。
在本發明之一實施例中,前述之薄膜電晶體可進一步包括一第三子層,此第三子層配置於第一子層與第二子層之間,且第三子層的氧含量介於第一子層的氧含量與第二子層的氧含量之間。
在本發明之一實施例中,前述之薄膜電晶體可進一步包括多個第三子層,這些第三子層配置於第一子層與第二子層之間,其中越靠近第一子層之第三子層的氧含量越低,而越靠近第二子層之第三子層的氧含量越高。
在本發明之一實施例中,前述之第一子層的濺鍍反應沉積氧/氬比例介於0至10之間,而第二子層的濺鍍反應沉積氧/氬比例介於5至80之間。
在本發明之一實施例中,前述之第一子層具有一第一傾斜側壁,第二子層具有一第二傾斜側壁,第一傾斜側壁較緩,而第二傾斜側壁較陡。
本發明提供一種薄膜電晶體的製造方法,首先,於基板上形成閘極,接著,於基板上形成一閘絕緣層以覆蓋閘極。之後於閘極上方的閘絕緣層上依序形成一第一子層與一第二子層,其中第一子層的氧含量低於第二子層的氧含量。接著,於第二子層之部分區域上形成一源極與一汲極。
在本發明之一實施例中,前述之第一子層與第二子層的形成方法包括:在一第一濺鍍反應沉積氧/氬比之條件下,於閘絕緣層上形成一第一材料層;在一第二濺鍍反應沉積氧/氬比之條件下,於第一材料層上形成一第二材料層;以及圖案化第一材料層與第二材料層,以形成前述之第一子層與第二子層。
在本發明之一實施例中,圖案化第一材料層與第二材料層之方法係於第二材料層上形成一圖案化光阻層,並以圖案化光阻層為罩幕,移除未被圖案化光阻層所覆蓋之第一材料層與第二材料層。
在本發明之一實施例中,前述之第一材料層與第二材料層是藉由一蝕刻劑蝕刻而被圖案化。
在本發明之一實施例中,前述之蝕刻劑例如為草酸。
在本發明之一實施例中,前述之第一濺鍍反應沉積氧/氬比例如係介於0至10之間,而第二濺鍍反應沉積氧/氬比例如係介於5至80之間。
本發明另提供一種薄膜電晶體,其包括一閘極、一閘絕緣層、一氧化物半導體通道層、一源極以及一汲極。閘絕緣層覆蓋閘極,而氧化物半導體通道層配置於閘絕緣層上且位於閘極上方,其中氧化物半導體通道層包括一第一部與一第二部,第二部位於第一部上,且第一部的氧含量低於第二部的氧含量。此外,源極與汲極配置於氧化物半導體通道層上。
由於本發明之氧化物半導體包括多層不同氧含量之子層(sub-layers),並透過氧含量較高的子層來抑制臨界電壓偏移以及濾除紫外線,因此本發明之薄膜電晶體具有良好的電氣特性與信賴性。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
圖1A至圖1E是本發明一實施例之薄膜電晶體的製造流程示意圖。請參照圖1A,首先,於基板100上形成閘極G。在本實施例中,閘極G例如是透過導電薄膜沈積以及微影蝕刻製程(photolithography and etch process)所製作而成。閘極G之材料例如為鋁、銅、鉬、前述金屬之合金、其前述金屬之堆疊層或是其他導電材料。在完成閘極G的製作之後,接著於基板100上形成一閘絕緣層110以覆蓋閘極G,此閘絕緣層110例如係全面性覆蓋於基板100以及閘極G上。在本實施例中,閘絕緣層110之材質例如為氧化矽、氮化矽、氮氧化矽或其他介電材料。
請參照圖1B與圖1C,在形成閘絕緣層110之後,於閘極G上方的閘絕緣層110上形成一氧化物半導體通道層120(繪示於圖1C)。在本實施例中,氧化物半導體通道層120之材質例如是氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘‧氧化鍺(2CdO‧GeO2 )或氧化鎳鈷(NiCo2 O4 )。氧化物半導體通道層120之製作方法如下所述。首先,於閘絕緣層110上依序形成第一材料層120a與第二材料層120b,其中第一材料層120a的氧含量低於第二材料層120b的氧含量。在本實施例中,第一材料層120a與第二材料層120b例如是透過濺鍍(sputtering)的方式連續地沈積於閘絕緣層110之表面上。舉例而言,第一材料層120a是以氬氣與氧氣之混和氣體作為濺鍍反應氣體所形成,在進行第一材料層120a的濺鍍時,其濺鍍反應沉積氧/氬比例如係介於0至10之間,而在進行第二材料層120b的濺鍍時,其濺鍍反應沉積氧/氬比例如係介於5至80之間。
詳言之,在濺鍍的過程中,製造者可先於第一濺鍍反應沉積氧/氬比之條件下,於閘絕緣層110上形成一第一材料層120a,之後,再於第二濺鍍反應沉積氧/氬比之條件下,於第一材料層120a上形成一第二材料層120b。值得注意的是,第一濺鍍反應沉積氧/氬比需低於第二濺鍍反應沉積氧/氬比。舉例而言,第一濺鍍反應沉積氧/氬比例如係介於0至10之間,而第二濺鍍反應沉積氧/氬比例如係介於5至80之間。第一材料層120a與第二材料層120b之材質類似,第一材料層120a與第二材料層120b之差別僅在於氧含量不同,故第一材料層120a與第二材料層120b在製作上與現有製程相容,不會造成製造成本的大幅增加。
在形成第一材料層120a與第二材料層120b之後,接著於第二材料層120b上形成一圖案化光阻PR,並以圖案化光阻層PR為罩幕,移除未被圖案化光阻層PR所覆蓋之第一材料層120a與第二材料層120b,以形成第一子層120a’與第二子層120b’。舉例而言,第一材料層120a與第二材料層120b適於藉由一蝕刻劑(例如:草酸)蝕刻而形成第一子層120a’與第二子層120b’。由於第一材料層120a具有較低的氧含量而第二材料層120b具有較高的氧含量,因此,第一材料層120a被草酸或其他類似蝕刻劑蝕刻之後所形成的第一子層120a’會具有一第一傾斜側壁S1,而第二材料層120b被草酸或其他類似蝕刻劑蝕刻之後所形成的第二子層120b’會具有一第二傾斜側壁S2,而第一傾斜側壁S1較緩,第二傾斜側壁S2較陡。在本實施例中,第一傾斜側壁S1之傾斜角度例如係介於10°至40°之間,而第二傾斜側壁S2之傾斜角度例如係介於30°至90°之間,氧含量較高之膜層在蝕刻時較不易發生側蝕的情況,所以氧含量較高之膜層的側壁角度較陡。上述,第一材料層120a與第二材料層120b之氧含量差異是導致第一傾斜側壁S1與第二傾斜側壁S2之傾斜角度差異之主因。
從圖1C可知,氧化物半導體通道層120係由第一子層120a’與第二子層120b’所構成,其中第一子層120a’的氧含量低於第二子層120b’的氧含量。在本實施例中,製造第一子層120a’的濺鍍反應沉積氧/ 分壓例如係介於5至10之間,而第二子層120b’的濺鍍反應沉積氧/ 分壓例如係為10以上。
請參照圖1D,在形成氧化物半導體通道層120之後,接著於第二子層120b’之部分區域上形成源極S與汲極D。源極S與汲極D彼此電性絕緣,且源極S與汲極D分別覆蓋氧化物半導體通道層120的部分區域,並從氧化物半導體通道層120上方往閘極G的兩對側延伸。在本實施例中,源極S與汲極D例如是透過導電薄膜沈積以及微影蝕刻製程所製作而成,且源極S與汲極D之材料例如為鋁、銅、鉬、前述金屬之合金、其前述金屬之堆疊層或其他導電材料。
在源極S與汲極D製作完成之後,本實施例之薄膜電晶體便已初步完成。
從圖1D可知,本實施例之薄膜電晶體包括一閘極G、一閘絕緣層110、一氧化物半導體通道層120、一源極S以及一汲極D。閘絕緣層110覆蓋閘極G,而氧化物半導體通道層120配置於閘絕緣層110上且位於閘極G上方,其中氧化物半導體通道層120包括一第一子層120a’與一第二子層120b’,第二子層120b’位於第一子層120a’上,且第一子層120a’的氧含量低於第二子層120b’的氧含量。此外,源極S與汲極D配置於第二子層120b’之部分區域上。在本實施例中,氧化物半導體通道層120之材質例如為氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘‧氧化鍺(2CdO‧GeO2 )或氧化鎳鈷(NiCo2 O4 )。
由於第二子層120b’的氧含量較高,故第二子層120b’可被視為一種紫外線濾除層,氧含量越高之銦錫氧化物(ITO)或銦鋅氧化物(IZO)都有阻障紫外線波長功能,第二子層120b’層具有較高含氧之銦錫鋅氧化物能有效阻絕紫外線破壞第一子層120a’,其可以有效抑制紫外線對氧化物半導體通道層120的影響(如臨界電壓偏移)。此外,第一子層120a’之第一傾斜側壁S1較緩,而第二子層120b’之第二傾斜側壁S2則較陡。然而,第一傾斜側壁S1與第二傾斜側壁S2之傾斜角度差異並非必然之現象,第一傾斜側壁S1與第二傾斜側壁S2之傾斜角度是有可能因所使用之蝕刻劑而改變。
在圖1D的氧化物半導體通道層120內,第一子層120a’與第二子層120b’之間的介面在掃描電子顯微鏡下是能夠被分辨的,當然。透過適當的製程參數調整,如圖2所式,吾人亦可製造出氧化物半導體通道層120’,其為單一膜層且具有第一部120c與第二部120d,其中第二部位120d於第一部120c上,而第一部120c的氧含量低於第二部120d的氧含量,第一部120c與第二部120d之間的介面舉例可利用X射線衍射頻譜技術(XRD spectra)分析出不同氧含量頻譜而可被分辨出來,氧化物半導體通道層120’由下往上之氧含量係呈現一種漸層式分佈,故位於第二部120d下方之第一部120c的氧含量比第二部120d的氧含量低。值得注意的是,在氧化物半導體通道層120’中,氧流量較低或氧含量較低之第一部120c之平均結晶尺寸(average crystallite size)會高於氧流量較高或氧含量較低之第二部120d之平均結晶尺寸。
接著請參照圖1E,為了進一步增進薄膜電晶體的信賴性,本實施例可以選擇性地於薄膜電晶體上形成一保護層130。此外,當前述之薄膜電晶體被應用於顯示器的畫素時,本實施例是可於保護層130中製作接觸窗130a,並於保護層130上製作畫素電極140,以使畫素電極140能夠透過接觸窗130a與薄膜電晶體之汲極D電性連接。
圖3為本發明另一實施例之氧化物半導體通道層的剖面示意圖。請參照圖3,在本實施例之氧化物半導體通道層120”包括第一子層120a’、第二子層120b’以及至少一第三子層120c’,此第三子層120c’配置於第一子層120a’與第二子層120b’之間,且第三子層120c’的氧含量介於第一子層120a’的氧含量與第二子層120b’的氧含量之間。當第三子層120c’之數量大於或等於2時,這些第三子層120c’同樣配置於第一子層120’與第二子層120b’之間,其中越靠近第一子層120a’之第三子層120c’的氧含量越低,而越靠近第二子層120b’之第三子層120c’的氧含量越高。換言之,在氧化物半導體通道層120”內,氧含量是從底部往頂部逐漸遞增。
第一子層120a’、第二子層120b’與第三子層120c’的製作例如是透過濺鍍(sputtering)的方式連續地沈積於閘絕緣層110之表面上。詳言之,在濺鍍的過程中,製造者可在不同濺鍍反應沉積氧/氬比之條件下,於閘絕緣層110上依序形成多層材料層,之後再透過微影蝕刻製程將這些材料層圖案化,以形成第一子層120a’、第二子層120b’以及第三子層120c’。
由於本發明之氧化物半導體包括多層(兩層或兩層以上)不同氧含量之子層(sub-layers),並透過氧含量較高的子層來抑制臨界電壓偏移以及濾除紫外線,因此本發明之薄膜電晶體具有良好的電氣特性與信賴性。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基板
110...閘絕緣層
120、120’、120”...氧化物半導體通道層
120a...第一材料層
120b...第二材料層
120a’...第一子層
120b’...第二子層
120c’...第三子層
120c...第一部
120d...第二部
130...保護層
130a...接觸窗
140...畫素電極
G...閘極
PR...圖案化光阻
S1...第一傾斜側壁
S2...第二傾斜側壁
S...源極
D...汲極
圖1A至圖1E是本發明一實施例之薄膜電晶體的製造流程示意圖。
圖2為本發明另一實施例之薄膜電晶體的剖面示意圖。
圖3為本發明另一實施例之氧化物半導體通道層的剖面示意圖。
100...基板
110...閘絕緣層
120...氧化物半導體通道層
120a’...第一子層
120b’...第二子層
G...閘極
S...源極
D...汲極

Claims (15)

  1. 一種薄膜電晶體,包括:一閘極;一閘絕緣層,覆蓋該閘極;一氧化物半導體通道層,配置於該閘絕緣層上且位於該閘極上方,其中該氧化物半導體通道層包括一第一子層與一第二子層,該第二子層位於該第一子層上,且該第一子層的氧含量低於該第二子層的氧含量,該第一子層具有一第一傾斜側壁,該第二子層具有一第二傾斜側壁,且該第二傾斜側壁比該第一傾斜側壁陡;以及一源極與一汲極,配置於該第二子層之部分區域上。
  2. 如申請專利範圍第1項所述之薄膜電晶體,其中該氧化物半導體通道層包括一非晶矽氧化物半導體通道層。
  3. 如申請專利範圍第1項所述之薄膜電晶體,其中該氧化物半導體通道層之材質包括氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘.氧化鍺(2CdO.GeO2 )或氧化鎳鈷(NiCo2 O4 )。
  4. 如申請專利範圍第1項所述之薄膜電晶體,其中該第二子層為一紫外線濾除層。
  5. 如申請專利範圍第1項所述之薄膜電晶體,更包括一第三子層,配置於該第一子層與該第二子層之間,其中該第三子層的氧含量介於該第一子層的氧含量與該第二子層的氧含量之間。
  6. 如申請專利範圍第1項所述之薄膜電晶體,更包括多個第三子層,配置於該第一子層與該第二子層之間,其 中該第三子層的氧含量介於該第一子層的氧含量與該第二子層的氧含量之間,且靠近該第一子層之該第三子層的氧含量低於靠近該第二子層之該第三子層的氧含量。
  7. 如申請專利範圍第1項所述之薄膜電晶體,其中該第一子層的濺鍍反應沉積氧/氬比介於0至10之間,而該第二子層的濺鍍反應沉積氧/氬比介於5至80之間。
  8. 一種薄膜電晶體的製造方法,包括:於一基板上形成一閘極;於該基板上形成一閘絕緣層以覆蓋該閘極;於該閘極上方的該閘絕緣層上依序形成一第一子層與一第二子層,其中該第一子層的氧含量低於該第二子層的氧含量,該第一子層具有一第一傾斜側壁,該第二子層具有一第二傾斜側壁,且該第二傾斜側壁比該第一傾斜側壁陡;以及於該第二子層之部分區域上形成一源極與一汲極。
  9. 如申請專利範圍第8項所述之薄膜電晶體的製造方法,其中該第一子層與該第二子層的形成方法包括:在一第一濺鍍反應沉積氧/氬比之條件下,於該閘絕緣層上形成一第一材料層;在一第二濺鍍反應沉積氧/氬比之條件下,於該第一材料層上形成一第二材料層;以及圖案化該第一材料層與該第二材料層,以形成該第一子層與該第二子層。
  10. 如申請專利範圍第9項所述之薄膜電晶體的製造方法,其中圖案化該第一材料層與該第二材料層之方法包 括:於該第二材料層上形成一圖案化光阻層;以及以該圖案化光阻層為罩幕,移除未被該圖案化光阻層所覆蓋之該第一材料層與該第二材料層。
  11. 如申請專利範圍第10項所述之薄膜電晶體的製造方法,其中該第一材料層與該第二材料層是藉由一蝕刻劑蝕刻而被圖案化。
  12. 如申請專利範圍第11項所述之薄膜電晶體的製造方法,其中該蝕刻劑包括草酸。
  13. 如申請專利範圍第9項所述之薄膜電晶體的製造方法,其中該第一濺鍍反應沉積氧/氬比介於0至10之間,而該第二濺鍍反應沉積氧/氬比介於5至80之間。
  14. 一種薄膜電晶體,包括:一閘極;一閘絕緣層,覆蓋該閘極;一氧化物半導體通道層,配置於該閘絕緣層上且位於該閘極上方,其中該氧化物半導體通道層為單一膜層且具有一第一部以及一第二部,該第一部位於該第二部以及該閘絕緣層之間,該第一部之結晶尺寸大於該第二部之結晶尺寸;以及一源極與一汲極,配置於該氧化物半導體通道層上。
  15. 如申請專利範圍第1項所述之薄膜電晶體,其中該第一傾斜側壁之傾斜角度介於10°至40°之間,該第二傾斜側壁之傾斜角度介於30°至90°之間。
TW099146936A 2010-12-30 2010-12-30 薄膜電晶體及其製造方法 TWI416737B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099146936A TWI416737B (zh) 2010-12-30 2010-12-30 薄膜電晶體及其製造方法
CN201210291168.3A CN102856389B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法
CN2011100523706A CN102169907B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法
US13/097,082 US8647934B2 (en) 2010-12-30 2011-04-29 Thin film transistor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099146936A TWI416737B (zh) 2010-12-30 2010-12-30 薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201227968A TW201227968A (en) 2012-07-01
TWI416737B true TWI416737B (zh) 2013-11-21

Family

ID=44490987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146936A TWI416737B (zh) 2010-12-30 2010-12-30 薄膜電晶體及其製造方法

Country Status (3)

Country Link
US (1) US8647934B2 (zh)
CN (2) CN102856389B (zh)
TW (1) TWI416737B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023942B (zh) 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯(吴江)有限公司 薄膜晶体管及其制造方法
CN202443973U (zh) 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103137641B (zh) * 2013-01-25 2015-10-21 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI508305B (zh) * 2013-05-06 2015-11-11 E Ink Holdings Inc 主動元件
KR20150111550A (ko) 2014-03-25 2015-10-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103887345A (zh) * 2014-03-28 2014-06-25 南京中电熊猫液晶显示科技有限公司 一种氧化物薄膜晶体管及其制造方法
CN104300085A (zh) 2014-10-31 2015-01-21 京东方科技集团股份有限公司 有机电致发光器件以及显示装置
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
US20240250177A1 (en) * 2022-03-31 2024-07-25 Boe Technology Group Co., Ltd. Metal oxide thin film transistor and display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915579A (en) * 2007-09-10 2009-04-01 Idemitsu Kosan Co Thin film transistor
US20100140614A1 (en) * 2008-12-09 2010-06-10 Hitachi, Ltd. Oxide semiconductor device and method of manufacturing the same and active matrix substrate
CN101894760A (zh) * 2010-06-10 2010-11-24 友达光电股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952485A (zh) 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
KR101413655B1 (ko) 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915579A (en) * 2007-09-10 2009-04-01 Idemitsu Kosan Co Thin film transistor
US20100140614A1 (en) * 2008-12-09 2010-06-10 Hitachi, Ltd. Oxide semiconductor device and method of manufacturing the same and active matrix substrate
CN101894760A (zh) * 2010-06-10 2010-11-24 友达光电股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
TW201227968A (en) 2012-07-01
CN102856389B (zh) 2015-06-10
CN102169907B (zh) 2012-09-19
US20120168743A1 (en) 2012-07-05
US8647934B2 (en) 2014-02-11
CN102856389A (zh) 2013-01-02
CN102169907A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
TWI416737B (zh) 薄膜電晶體及其製造方法
JP7508528B2 (ja) 半導体装置
KR101345376B1 (ko) ZnO 계 박막 트랜지스터 및 그 제조방법
JP4958253B2 (ja) 薄膜トランジスタ
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
JP2011129923A (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
JP2007073562A (ja) 薄膜トランジスタ
TWI387109B (zh) 薄膜電晶體的製造方法
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US9508544B2 (en) Semiconductor device and method for manufacturing same
WO2009093410A1 (ja) 半導体素子およびその製造方法
TWI497689B (zh) 半導體元件及其製造方法
TWI416736B (zh) 薄膜電晶體及其製造方法
TW201322456A (zh) 薄膜電晶體及其製造方法
WO2017031966A1 (en) Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
EP3261127B1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
US11244970B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
US11488990B2 (en) Active matrix substrate and production method thereof