CN102169907A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102169907A
CN102169907A CN2011100523706A CN201110052370A CN102169907A CN 102169907 A CN102169907 A CN 102169907A CN 2011100523706 A CN2011100523706 A CN 2011100523706A CN 201110052370 A CN201110052370 A CN 201110052370A CN 102169907 A CN102169907 A CN 102169907A
Authority
CN
China
Prior art keywords
sublayer
film transistor
layer
oxygen content
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100523706A
Other languages
English (en)
Other versions
CN102169907B (zh
Inventor
李刘中
丁宏哲
陈佳榆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronic Science Co ltd
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102169907A publication Critical patent/CN102169907A/zh
Application granted granted Critical
Publication of CN102169907B publication Critical patent/CN102169907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管,其包括一栅极、一闸绝缘层、一氧化物半导体通道层、一源极以及一汲极。栅绝缘层覆盖栅极,而氧化物半导体通道层配置于栅绝缘层上且位于栅极上方,其中氧化物半导体通道层包括一第一子层与一第二子层,第二子层位于第一子层上,且第一子层的氧含量低于第二子层的氧含量。此外,源极与漏极配置于第二子层的部分区域上。本发明另提出前述的薄膜晶体管的制造方法。由于本发明的氧化物半导体包括多层不同氧含量的子层,并通过氧含量较高的子层来抑制临界电压偏移以及滤除紫外线,因此本发明的薄膜晶体管具有良好的电气特性与信赖性。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法,且尤其涉及一种具有氧化半导体通道层的薄膜晶体管及其制造方法。
背景技术
近来环保意识抬头,具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的平面显示面板(flat display panels)已成为市场主流。常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子显示器(plasma displays)、有机发光二极管显示器(organic light emitting diode displays)等。以目前最为普及的液晶显示器为例,其主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在现有的薄膜晶体管阵列基板上,多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来,有许多研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载子移动率(mobility),而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有较佳的临界电压(Vth)均匀性。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。
在现有的氧化物半导体薄膜晶体管中,氧化物半导体通道层的临界电压(Vth)在受到紫外光照射或者在负偏压(negative bias stress)操作时会产生偏移,进而影响到氧化物半导体薄膜晶体管的电气特性与信赖性,因此,如何改善氧化物半导体薄膜晶体管的临界电压偏移,是制造者亟欲解决的问题之一。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管及其制造方法,以改善氧化物半导体薄膜晶体管的临界电压偏移。
本发明提供一种薄膜晶体管,其包括一栅极、一栅绝缘层、一氧化物半导体通道层、一源极以及一漏极。栅绝缘层覆盖栅极,而氧化物半导体通道层配置于栅绝缘层上且位于栅极上方,其中氧化物半导体通道层包括一第一子层与一第二子层,第二子层位于第一子层上,且第一子层的氧含量低于第二子层的氧含量。此外,源极与漏极配置于第二子层的部分区域上。
本发明提供一种薄膜晶体管,其包括一栅极、一栅绝缘层、一氧化物半导体通道层、一源极以及一漏极。栅绝缘层覆盖栅极,而氧化物半导体通道层配置于栅绝缘层上且位于栅极上方,其中氧化物半导体通道层为单一膜层且具有一第一部与一第二部,第二部位于第一部上,且该第一部的结晶尺寸大于该第二部的结晶尺寸。此外,源极与漏极配置于氧化物半导体通道层上。
在本发明的一实施例中,前述的氧化物半导体通道层包括一非晶硅氧化物半导体通道层。举例而言,氧化物半导体通道层的材质例如为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)。
在本发明的一实施例中,前述的第二子层为一紫外线滤除层(UV shielding layer)。
在本发明的一实施例中,前述的薄膜晶体管可进一步包括一第三子层,此第三子层配置于第一子层与第二子层之间,且第三子层的氧含量介于第一子层的氧含量与第二子层的氧含量之间。
在本发明的一实施例中,前述的薄膜晶体管可进一步包括多个第三子层,这些第三子层配置于第一子层与第二子层之间,其中越靠近第一子层的第三子层的氧含量越低,而越靠近第二子层的第三子层的氧含量越高。
在本发明的一实施例中,前述的第一子层的溅镀反应沉积氧/氩比例介于0至10之间,而第二子层的溅镀反应沉积氧/氩比例介于5至80之间。
在本发明的一实施例中,前述的第一子层具有一第一倾斜侧壁,第二子层具有一第二倾斜侧壁,第一倾斜侧壁较缓,而第二倾斜侧壁较陡。
本发明提供一种薄膜晶体管的制造方法,首先,于基板上形成栅极,接着,于基板上形成一栅绝缘层以覆盖栅极。之后,于栅极上方的栅绝缘层上依序形成一第一子层与一第二子层,其中第一子层的氧含量低于第二子层的氧含量。接着,于第二子层的部分区域上形成一源极与一漏极。
在本发明的一实施例中,前述的第一子层与第二子层的形成方法包括:在一第一溅镀反应沉积氧/氩比的条件下,于栅绝缘层上形成一第一材料层;在一第二溅镀反应沉积氧/氩比的条件下,于第一材料层上形成一第二材料层;以及图案化第一材料层与第二材料层,以形成前述的第一子层与第二子层。
在本发明的一实施例中,图案化第一材料层与第二材料层的方法是于第二材料层上形成一图案化光刻胶层,并以图案化光刻胶层为掩膜,移除未被图案化光刻胶层所覆盖的第一材料层与第二材料层。
在本发明的一实施例中,前述的第一材料层与第二材料层是藉由一蚀刻剂蚀刻而被图案化。
在本发明的一实施例中,前述的蚀刻剂例如为草酸。
在本发明的一实施例中,前述的第一溅镀反应沉积氧/氩比例如介于0至10之间,而第二溅镀反应沉积氧/氩比例如介于5至80之间。
本发明另提供一种薄膜晶体管,其包括一栅极、一栅绝缘层、一氧化物半导体通道层、一源极以及一漏极。栅绝缘层覆盖栅极,而氧化物半导体通道层配置于栅绝缘层上且位于栅极上方,其中氧化物半导体通道层包括一第一部与一第二部,第二部位于第一部上,且第一部的氧含量低于第二部的氧含量。此外,源极与漏极配置于氧化物半导体通道层上。
由于本发明的氧化物半导体包括多层不同氧含量的子层(sub-layers),并透过氧含量较高的子层来抑制临界电压偏移以及滤除紫外线,因此本发明的薄膜晶体管具有良好的电气特性与信赖性。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A至图1E是本发明一实施例的薄膜晶体管的制造流程示意图。
图2为本发明另一实施例的薄膜晶体管的剖面示意图。
图3为本发明另一实施例的氧化物半导体通道层的剖面示意图。
其中,附图标记:
100:基板
110:栅绝缘层
120、120’、120”:氧化物半导体通道层
120a:第一材料层
120b:第二材料层
120a’:第一子层
120b’:第二子层
120c’:第三子层
120c:第一部
120d:第二部
130:保护层
130a:接触窗
140:像素电极
G:栅极
PR:图案化光刻胶
S1:第一倾斜侧壁
S2:第二倾斜侧壁
S:源极
D:漏极
具体实施方式
图1A至图1E是本发明一实施例的薄膜晶体管的制造流程示意图。请参照图1A,首先,于基板100上形成栅极G。在本实施例中,栅极G例如是透过导电薄膜沉积以及微影蚀刻工艺(photolithography and etch process)所制作而成。栅极G的材料例如为铝、铜、钼、前述金属的合金、其前述金属的堆栈层或是其它导电材料。在完成栅极G的制作之后,接着于基板100上形成一栅绝缘层110以覆盖栅极G,此栅绝缘层110例如全面性覆盖于基板100以与栅极G上。在本实施例中,栅绝缘层110的材质例如为氧化硅、氮化硅、氮氧化硅或其它介电材料。
请参照图1B与图1C,在形成栅绝缘层110之后,于栅极G上方的栅绝缘层110上形成一氧化物半导体通道层120(绘示于图1C)。在本实施例中,氧化物半导体通道层120的材质例如是氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)。氧化物半导体通道层120的制作方法如下所述。首先,于栅绝缘层110上依序形成第一材料层120a与第二材料层120b,其中第一材料层120a的氧含量低于第二材料层120b的氧含量。在本实施例中,第一材料层120a与第二材料层120b例如是透过溅镀(sputtering)的方式连续地沉积于栅绝缘层110的表面上。举例而言,第一材料层120a是以氩气与氧气的混和气体作为溅镀反应气体所形成,在进行第一材料层120a的溅镀时,其溅镀反应沉积氧/氩比例如介于0至10之间,而在进行第二材料层120b的溅镀时,其溅镀反应沉积氧/氩比例如介于5至80之间。
详言之,在溅镀的过程中,制造者可先于第一溅镀反应沉积氧/氩比的条件下,于栅绝缘层110上形成一第一材料层120a,之后,再于第二溅镀反应沉积氧/氩比的条件下,于第一材料层120a上形成一第二材料层120b。值得注意的是,第一溅镀反应沉积氧/氩比需低于第二溅镀反应沉积氧/氩比。举例而言,第一溅镀反应沉积氧/氩比例如介于0至10之间,而第二溅镀反应沉积氧/氩比例如介于5至80之间。第一材料层120a与第二材料层120b的材质类似,第一材料层120a与第二材料层120b的差别仅在于氧含量不同,故第一材料层120a与第二材料层120b在制作上与现有工艺兼容,不会造成制造成本的大幅增加。
在形成第一材料层120a与第二材料层120b之后,接着于第二材料层120b上形成一图案化光刻胶PR,并以图案化光刻胶层PR为掩膜,移除未被图案化光刻胶层PR所覆盖的第一材料层120a与第二材料层120b,以形成第一子层120a’与第二子层120b’。举例而言,第一材料层120a与第二材料层120b适于通过一蚀刻剂(例如:草酸)蚀刻而形成第一子层120a’与第二子层120b’。由于第一材料层120a具有较低的氧含量而第二材料层120b具有较高的氧含量,因此,第一材料层120a被草酸或其它类似蚀刻剂蚀刻之后所形成的第一子层120a’会具有一第一倾斜侧壁S1,而第二材料层120b被草酸或其它类似蚀刻剂蚀刻之后所形成的第二子层120b’会具有一第二倾斜侧壁S2,而第一倾斜侧壁S1较缓,第二倾斜侧壁S2较陡。在本实施例中,第一倾斜侧壁S1的倾斜角度例如介于10°至40°之间,而第二倾斜侧壁S2的倾斜角度例如介于30°至90°之间,氧含量较高的膜层在蚀刻时较不易发生侧蚀的情况,所以氧含量较高的膜层的侧壁角度较陡。上述,第一材料层120a与第二材料层120b的氧含量差异是导致第一倾斜侧壁S1与第二倾斜侧壁S2的倾斜角度差异的主因。
从图1C可知,氧化物半导体通道层120由第一子层120a’与第二子层120b’所构成,其中第一子层120a’的氧含量低于第二子层120b’的氧含量。在本实施例中,制造第一子层120a’的溅镀反应沉积氧/氩分压例如介于5至10之间,而第二子层120b’的溅镀反应沉积氧/氩分压例如为10以上。
请参照图1D,在形成氧化物半导体通道层120之后,接着于第二子层120b’的部分区域上形成源极S与漏极D。源极S与漏极D彼此电性绝缘,且源极S与漏极D分别覆盖氧化物半导体通道层120的部分区域,并从氧化物半导体通道层120上方往栅极G的两对侧延伸。在本实施例中,源极S与漏极D例如是透过导电薄膜沉积以及微影蚀刻工艺所制作而成,且源极S与漏极D的材料例如为铝、铜、钼、前述金属的合金、其前述金属的堆栈层或其它导电材料。
在源极S与漏极D制作完成之后,本实施例的薄膜晶体管便已初步完成。
从图1D可知,本实施例的薄膜晶体管包括一栅极G、一栅绝缘层110、一氧化物半导体通道层120、一源极S以及一漏极D。栅绝缘层110覆盖栅极G,而氧化物半导体通道层120配置于栅绝缘层110上且位于栅极G上方,其中氧化物半导体通道层120包括一第一子层120a’与一第二子层120b’,第二子层120b’位于第一子层120a’上,且第一子层120a’的氧含量低于第二子层120b’的氧含量。此外,源极S与漏极D配置于第二子层120b’的部分区域上。在本实施例中,氧化物半导体通道层120的材质例如为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)。
由于第二子层120b’的氧含量较高,故第二子层120b’可被视为一种紫外线滤除层,氧含量越高的铟锡氧化物(ITO)或铟锌氧化物(IZO)都有阻障紫外线波长功能,第二子层120b’层具有较高含氧的铟锡锌氧化物能有效阻绝紫外线破坏第一子层120a’,其可以有效抑制紫外线对氧化物半导体通道层120的影响(如临界电压偏移)。此外,第一子层120a’的第一倾斜侧壁S1较缓,而第二子层120b’的第二倾斜侧壁S2则较陡。然而,第一倾斜侧壁S1与第二倾斜侧壁S2的倾斜角度差异并非必然的现象,第一倾斜侧壁S1与第二倾斜侧壁S2的倾斜角度是有可能因所使用的蚀刻剂而改变。
在图1D的氧化物半导体通道层120内,第一子层120a’与第二子层120b’之间的接口在扫描电子显微镜下是能够被分辨的,当然。透过适当的工艺参数调整,如图2所式,吾人亦可制造出氧化物半导体通道层120’,其为单一膜层且具有第一部120c与第二部120d,其中第二部位120d于第一部120c上,而第一部120c的氧含量低于第二部120d的氧含量,第一部120c与第二部120d之间的接口举例可利用X射线衍射频谱技术(XRD spectra)分析出不同氧含量频谱而可被分辨出来,氧化物半导体通道层120’由下往上的氧含量呈现一种渐层式分布,故位于第二部120d下方的第一部120c的氧含量比第二部120d的氧含量低。值得注意的是,在氧化物半导体通道层120’中,氧流量较低或氧含量较低的第一部120c的平均结晶尺寸(average crystallite size)会高于氧流量较高或氧含量较低的第二部120d的平均结晶尺寸。
接着请参照图1E,为了进一步增进薄膜晶体管的信赖性,本实施例可以选择性地于薄膜晶体管上形成一保护层130。此外,当前述的薄膜晶体管被应用于显示器的像素时,本实施例是可于保护层130中制作接触窗130a,并于保护层130上制作像素电极140,以使像素电极140能够透过接触窗130a与薄膜晶体管的漏极D电性连接。
图3为本发明另一实施例的氧化物半导体通道层的剖面示意图。请参照图3,在本实施例的氧化物半导体通道层120”包括第一子层120a’、第二子层120b’以及至少一第三子层120c’,此第三子层120c’配置于第一子层120a’与第二子层120b’之间,且第三子层120c’的氧含量介于第一子层120a’的氧含量与第二子层120b’的氧含量之间。当第三子层120c’的数量大于或等于2时,这些第三子层120c’同样配置于第一子层120’与第二子层120b’之间,其中越靠近第一子层120a’的第三子层120c’的氧含量越低,而越靠近第二子层120b’的第三子层120c’的氧含量越高。换言之,在氧化物半导体通道层120”内,氧含量是从底部往顶部逐渐递增。
第一子层120a’、第二子层120b’与第三子层120c’的制作例如是透过溅镀(sputtering)的方式连续地沉积于栅绝缘层110的表面上。详言之,在溅镀的过程中,制造者可在不同溅镀反应沉积氧/氩比的条件下,于栅绝缘层110上依序形成多层材料层,之后再透过微影蚀刻工艺将这些材料层图案化,以形成第一子层120a’、第二子层120b’以及第三子层120c’。
由于本发明的氧化物半导体包括多层(两层或两层以上)不同氧含量的子层(sub-layers),并透过氧含量较高的子层来抑制临界电压偏移以及滤除紫外线,因此本发明的薄膜晶体管具有良好的电气特性与信赖性。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (15)

1.一种薄膜晶体管,其特征在于,包括:
一栅极;
一栅绝缘层,覆盖该栅极;
一氧化物半导体通道层,配置于该栅绝缘层上且位于该栅极上方,其中该氧化物半导体通道层包括一第一子层与一第二子层,该第二子层位于该第一子层上,且该第一子层的氧含量低于该第二子层的氧含量;以及
一源极与一漏极,配置于该第二子层的部分区域上。
2.根据权利要求1所述的薄膜晶体管,其特征在于,该氧化物半导体通道层包括一非晶硅氧化物半导体通道层。
3.根据权利要求1所述的薄膜晶体管,其特征在于,该氧化物半导体通道层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锡、氧化镉·氧化锗或氧化镍钴。
4.根据权利要求1所述的薄膜晶体管,其特征在于,该第二子层为一紫外线滤除层。
5.根据权利要求1所述的薄膜晶体管,其特征在于,更包括一第三子层,配置于该第一子层与该第二子层之间,其中该第三子层的氧含量介于该第一子层的氧含量与该第二子层的氧含量之间。
6.根据权利要求1所述的薄膜晶体管,其特征在于,更包括多个第三子层,配置于该第一子层与该第二子层之间,其中该第三子层的氧含量介于该第一子层的氧含量与该第二子层的氧含量之间,且靠近该第一子层的该第三子层的氧含量低于靠近该第二子层的该第三子层的氧含量。
7.根据权利要求1所述的薄膜晶体管,其特征在于,该第一子层的溅镀反应沉积氧/氩比介于0至10之间,该第二子层的溅镀反应沉积氧/氩比介于5至80之间。
8.根据权利要求1所述的薄膜晶体管,其特征在于,该第一子层具有一第一倾斜侧壁,该第二子层具有一第二倾斜侧壁,该第一倾斜侧壁较缓,该第二倾斜侧壁较陡。
9.一种薄膜晶体管的制造方法,其特征在于,包括:
于一基板上形成一栅极;
于该基板上形成一栅绝缘层以覆盖该栅极;
于该栅极上方的该栅绝缘层上依序形成一第一子层与一第二子层,其中该第一子层的氧含量低于该第二子层的氧含量;以及
于该第二子层的部分区域上形成一源极与一漏极。
10.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,该第一子层与该第二子层的形成方法包括:
在一第一溅镀反应沉积氧/氩比的条件下,于该栅绝缘层上形成一第一材料层;
在一第二溅镀反应沉积氧/氩比的条件下,于该第一材料层上形成一第二材料层;以及
图案化该第一材料层与该第二材料层,以形成该第一子层与该第二子层。
11.根据权利要求10所述的薄膜晶体管的制造方法,其特征在于,图案化该第一材料层与该第二材料层的方法包括:
于该第二材料层上形成一图案化光刻胶层;以及
以该图案化光刻胶层为掩膜,移除未被该图案化光刻胶层所覆盖的该第一材料层与该第二材料层。
12.根据权利要求11所述的薄膜晶体管的制造方法,其特征在于,该第一材料层与该第二材料层是通过一蚀刻剂蚀刻而被图案化。
13.根据权利要求12所述的薄膜晶体管的制造方法,其特征在于,该蚀刻剂包括草酸。
14.根据权利要求10所述的薄膜晶体管的制造方法,其特征在于,该第一溅镀反应沉积氧/氩比介于0至10之间,而该第二溅镀反应沉积氧/氩比介于5至80之间。
15.一种薄膜晶体管,其特征在于,包括:
一栅极;
一栅绝缘层,覆盖该栅极;
一氧化物半导体通道层,配置于该栅绝缘层上且位于该栅极上方,其中该氧化物半导体通道层为单一膜层且具有一第一部以及一第二部,该第一部位于该第二部以及该栅绝缘层之间,该第一部的结晶尺寸大于该第二部的结晶尺寸;以及
一源极与一漏极,配置于该氧化物半导体通道层上。
CN2011100523706A 2010-12-30 2011-03-02 薄膜晶体管及其制造方法 Active CN102169907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099146936 2010-12-30
TW099146936A TWI416737B (zh) 2010-12-30 2010-12-30 薄膜電晶體及其製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210291168.3A Division CN102856389B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102169907A true CN102169907A (zh) 2011-08-31
CN102169907B CN102169907B (zh) 2012-09-19

Family

ID=44490987

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100523706A Active CN102169907B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法
CN201210291168.3A Active CN102856389B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210291168.3A Active CN102856389B (zh) 2010-12-30 2011-03-02 薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (1) US8647934B2 (zh)
CN (2) CN102169907B (zh)
TW (1) TWI416737B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯(吴江)有限公司 薄膜晶体管及其制造方法
CN103137641A (zh) * 2013-01-25 2013-06-05 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
WO2013127337A1 (zh) * 2012-02-28 2013-09-06 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管及其制造方法与显示装置
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN107068767A (zh) * 2012-11-16 2017-08-18 株式会社半导体能源研究所 半导体装置
US9905625B2 (en) 2014-10-31 2018-02-27 Boe Technology Group Co., Ltd. Organic light-emitting diode (OLED) device and display device
CN108389911A (zh) * 2011-09-29 2018-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
CN108493253A (zh) * 2012-11-30 2018-09-04 株式会社半导体能源研究所 半导体装置
CN110709968A (zh) * 2017-06-07 2020-01-17 日新电机株式会社 薄膜晶体管的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI508305B (zh) 2013-05-06 2015-11-11 E Ink Holdings Inc 主動元件
KR20150111550A (ko) 2014-03-25 2015-10-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103887345A (zh) * 2014-03-28 2014-06-25 南京中电熊猫液晶显示科技有限公司 一种氧化物薄膜晶体管及其制造方法
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
WO2023184351A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20100084655A1 (en) * 2008-10-08 2010-04-08 Canon Kabushiki Kaisha Field effect transistor and process for production thereof
US20100140614A1 (en) * 2008-12-09 2010-06-10 Hitachi, Ltd. Oxide semiconductor device and method of manufacturing the same and active matrix substrate
CN101740634A (zh) * 2008-11-13 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法
CN101794737A (zh) * 2008-12-26 2010-08-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法
CN101882630A (zh) * 2008-09-01 2010-11-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US20100320457A1 (en) 2007-11-22 2010-12-23 Masahito Matsubara Etching solution composition
KR101413655B1 (ko) 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN101894760B (zh) * 2010-06-10 2012-06-20 友达光电股份有限公司 薄膜晶体管及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN101882630A (zh) * 2008-09-01 2010-11-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US20100084655A1 (en) * 2008-10-08 2010-04-08 Canon Kabushiki Kaisha Field effect transistor and process for production thereof
CN101719514A (zh) * 2008-10-08 2010-06-02 佳能株式会社 场效应晶体管及其制造工艺
CN101740634A (zh) * 2008-11-13 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法
US20100140614A1 (en) * 2008-12-09 2010-06-10 Hitachi, Ltd. Oxide semiconductor device and method of manufacturing the same and active matrix substrate
CN101794737A (zh) * 2008-12-26 2010-08-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389911B (zh) * 2011-09-29 2022-05-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN108389911A (zh) * 2011-09-29 2018-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯(吴江)有限公司 薄膜晶体管及其制造方法
US8987074B2 (en) 2012-02-28 2015-03-24 Beijing Boe Optoelectronics Technology Co., Ltd. Oxide semiconductor thin film transistor, manufacturing method, and display device thereof
WO2013127337A1 (zh) * 2012-02-28 2013-09-06 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管及其制造方法与显示装置
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN107068767A (zh) * 2012-11-16 2017-08-18 株式会社半导体能源研究所 半导体装置
CN110047937A (zh) * 2012-11-16 2019-07-23 株式会社半导体能源研究所 半导体装置
US10886413B2 (en) 2012-11-16 2021-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11710794B2 (en) 2012-11-16 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108493253A (zh) * 2012-11-30 2018-09-04 株式会社半导体能源研究所 半导体装置
CN103137641B (zh) * 2013-01-25 2015-10-21 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
CN103137641A (zh) * 2013-01-25 2013-06-05 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
US9905625B2 (en) 2014-10-31 2018-02-27 Boe Technology Group Co., Ltd. Organic light-emitting diode (OLED) device and display device
CN110709968A (zh) * 2017-06-07 2020-01-17 日新电机株式会社 薄膜晶体管的制造方法
CN110709968B (zh) * 2017-06-07 2023-03-10 日新电机株式会社 薄膜晶体管的制造方法

Also Published As

Publication number Publication date
CN102856389B (zh) 2015-06-10
US8647934B2 (en) 2014-02-11
TW201227968A (en) 2012-07-01
CN102169907B (zh) 2012-09-19
TWI416737B (zh) 2013-11-21
CN102856389A (zh) 2013-01-02
US20120168743A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
CN102169907B (zh) 薄膜晶体管及其制造方法
KR101345376B1 (ko) ZnO 계 박막 트랜지스터 및 그 제조방법
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN101325201B (zh) 一种透明薄膜晶体管的阵列基板结构及其制造方法
US20110183463A1 (en) Thin film transitor substrate and method of manufacturing the same
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102664194B (zh) 薄膜晶体管
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN103314431A (zh) 制造氧化物薄膜晶体管阵列的方法和结合其的装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN104752344A (zh) 薄膜晶体管阵列基板及其制作方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
US20130134514A1 (en) Thin film transistor and method for fabricating the same
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
US9048322B2 (en) Display substrate and method of manufacturing the same
CN101964309B (zh) 薄膜晶体管的制造方法
CN101976650B (zh) 薄膜晶体管及其制造方法
CN102629590A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102692771B (zh) 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN104637872A (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240123

Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA

Patentee after: Optoelectronic Science Co.,Ltd.

Country or region after: U.S.A.

Address before: Taiwan, China Hsinchu science and Technology Industrial Park, Hsinchu Road, No. two, No. 1

Patentee before: AU OPTRONICS Corp.

Country or region before: Taiwan, China

TR01 Transfer of patent right