WO2023184351A1 - 金属氧化物薄膜晶体管及显示面板 - Google Patents

金属氧化物薄膜晶体管及显示面板 Download PDF

Info

Publication number
WO2023184351A1
WO2023184351A1 PCT/CN2022/084443 CN2022084443W WO2023184351A1 WO 2023184351 A1 WO2023184351 A1 WO 2023184351A1 CN 2022084443 W CN2022084443 W CN 2022084443W WO 2023184351 A1 WO2023184351 A1 WO 2023184351A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
metal oxide
layer
angle
thin film
Prior art date
Application number
PCT/CN2022/084443
Other languages
English (en)
French (fr)
Inventor
薛大鹏
王利忠
董水浪
胡合合
姚念琦
袁广才
宁策
李正亮
王东方
雷利平
许晨
黄杰
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2022/084443 priority Critical patent/WO2023184351A1/zh
Priority to CN202280000656.6A priority patent/CN117546302A/zh
Publication of WO2023184351A1 publication Critical patent/WO2023184351A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Definitions

  • the first angle is an angle between at least part of the first contact area and a plane parallel to the lower surface and intersecting the first contact area;
  • the second The angle is an angle between at least part of the second contact area and the lower surface and a plane intersecting the second contact area.
  • the L2 is between 2 and 50 nm, and the L1 is between 0.1 and 5 nm.
  • the third angle on the first side surface, the third angle on the second side surface, the third angle on the third side surface and the third angle on the fourth side surface is the largest, and the third angle on the fourth side surface is the smallest.
  • the stacked structure at least includes the first semiconductor layer 105' and the second semiconductor layer 106'.
  • the carrier mobility of the first semiconductor layer 105' of the stacked structure is higher than the carrier mobility of the second semiconductor layer 106'.
  • the first semiconductor layer 105' and the second semiconductor layer 106' are formed sequentially using one target material and different process conditions, or are formed successively using different target materials. If the target material is the same but the process conditions are different, the quality of the film layer will be different. If the target material is different, the material of the film layer will be different. Different film layer qualities or materials can be determined by the following means to distinguish the first semiconductor layer 105' and the second semiconductor layer 106'.
  • the lower surface of the metal oxide semiconductor layer and the side surface of the first contact area form a first angle
  • the lower surface of the metal oxide semiconductor layer and The side surfaces of the second contact area form a second angle with each other.
  • the first contact region is all or part of the region in which the first semiconductor layer contacts the source or drain: in a longitudinal section at certain positions of the oxide semiconductor layer, the first contact region is A contact area covers all side surface contours (corresponding to all areas in the contact area) or part of the side surface contours (corresponding to part of the contact area) in the cross-sectional pattern of the first semiconductor layer.
  • the metal oxide semiconductor layer 102 includes an amorphous layer or nanocrystalline layer 121, a crystalline layer 123, and a transition layer 122 in a crystalline state between the amorphous layer or nanocrystalline layer and the crystalline layer.
  • the transition layer 122 is located between the amorphous layer or nanocrystalline layer 121 and the crystalline layer 123 in the thickness direction of the metal oxide semiconductor layer 102 .
  • the degree of crystallization of the metal oxide semiconductor layer 102 is different, and non-linear particles are distributed in the area close to the lower surface 102a.
  • the thickness of the amorphous layer or nanocrystal layer 121 is 50 angstroms to 200 angstroms, such as 50 angstroms, 80 angstroms, 100 angstroms, 120 angstroms, 140 angstroms. Angstrom, 160 Angstrom, 180 Angstrom or 200 Angstrom.
  • the thickness of the crystal layer 223 is 80 angstroms to 400 angstroms, for example, 100 angstroms, 120 angstroms, 180 angstroms, 220 angstroms, 260 angstroms, 300 angstroms, 360 angstroms or 400 angstroms.
  • the thickness ratio of the crystalline layer 123 and the amorphous layer or nanocrystalline layer 121 is 0.2 ⁇ 2, for example, 0.4, 0.6, 0.9, 1.2, 1.6, 1.8 or 2.
  • the outer contour arc of the curved surface does not exceed 1/2 of the entire circumference, and may be an arc or wave of 1/32, 1/16, 1/8, 1/4, or 1/2 of the entire circumference. shape, the embodiments of the present disclosure are not limited to this.
  • the 1/2 elliptical arc may not be a strict 1/2 elliptic arc, but may be any similar shape that is roughly curved into a semi-elliptical shape, for example, close to a semi-circular arc. shape, semi-drop shape, etc.
  • the outer contour of the side surface 102c corresponding to the edge of the transition layer 122 and the amorphous layer or nanocrystal layer 121 is a combination of a 1/2 arc and a straight line BB' passing through one end point, and the straight line BB' goes to the transition Layer 122 extends.
  • the concave surface is a crescent shape, which belongs to a 1/2 arc, and can also be called an arc shape.
  • the material of the metal oxide semiconductor layer 102 includes indium gallium zinc oxide (IGZO).
  • IGZO-B indium gallium zinc oxide film
  • the stable atmosphere is 100% oxygen.
  • oxygen-rich state more oxygen is adsorbed on the target surface and the glass surface, and zinc element combines with oxygen element more easily, resulting in an interface layer rich in zinc. element, while the content of indium in the interface layer is relatively small.
  • Figure 12 is a schematic plan view of a pixel unit according to at least one embodiment of the present disclosure.
  • the gate line 01 and the data line 02 intersect to define the pixel area A
  • the metal oxide thin film transistor is disposed in the pixel In area A
  • the metal oxide thin film transistor is disposed in the vicinity of the intersection of the gate line 01 and the data line 02
  • the direction away from the metal oxide thin film transistor from the position where the gate electrode is connected to the gate line 01 is the first direction.
  • C-C' from the position where the drain electrode 104 is connected to the data line 02 to the direction away from the metal oxide thin film transistor 100 is the second direction EE'.
  • the shape has a third angle between the side surface and the lower surface of the first semiconductor layer of the metal oxide semiconductor layer; the side surface and the lower surface of the second semiconductor layer of the metal oxide semiconductor layer form a third angle.
  • the fourth angle is a third angle between the side surface and the lower surface of the first semiconductor layer of the metal oxide semiconductor layer; the side surface and the lower surface of the second semiconductor layer of the metal oxide semiconductor layer form a third angle. The fourth angle.
  • the third angle ⁇ 1 on the first type of concave surface is smaller than the third angle ⁇ 2 on the second type of concave surface.
  • the geometric center of the metal oxide semiconductor layer 102 shrinks, and the geometric center of the second side surface 102c2 shrinks by a distance less than The distance by which the geometric center of the first side surface 102c1 is retracted; the distance by which the geometric center of the third side surface 102c3 is retracted is smaller than the distance by which the geometric center of the fourth side surface 102c4 is retracted.
  • the metal oxide thin film transistor 100 is a bottom-gate thin film transistor.
  • the embodiments of the present disclosure are not limited thereto. According to product requirements, the metal oxide thin film transistor 100 can also be used. It is a top gate thin film transistor or a double gate thin film transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开的实施例提供一种金属氧化物薄膜晶体管，该金属氧化物薄膜晶体管包括：设置在衬底基板(101)上的金属氧化物半导体层(102)以及与所述金属氧化物半导体层(102)接触的源极(103)和漏极(104)；所述金属氧化物半导体层(102)为叠层结构，叠层结构至少包含第一半导体层(1021)和第二半导体层(1022)，所述第一半导体层(1021)的载流子迁移率高于所述第二半导体层(1022)的载流子迁移率；所述金属氧化物半导体层(102)包括下表面(102a)、上表面(102b)以及侧表面(102c)，所述源极(103)与所述侧表面(102c)和上表面(102b)接触；至少在所述侧表面(102c)与所述源极(103)或所述漏极(104)接触的区域包括位于所述第一半导体层(1021)的第一接触区域(105)和位于所述第二半导体层(1022)的第二接触区域(106)；其中，所述金属氧化物半导体层(102)中第一接触区域(105)和第二接触区域(106)具有如下形状：所述形状具有所述金属氧化物半导体层(102)的下表面(102a)与第一接触区域(105)的侧表面(102c)之间呈第一角度，以及所述金属氧化物半导体层(102)的下表面(102a)与第二接触区域(106)的侧表面(102c)之间呈第二角度；所述第一角度大于所述第二角度。第一角度大于所述第二角度，使得载流子迁移率较高的膜层的侧面面积尽可能小，侧面沟道区域缺陷尽可能小。

Description

金属氧化物薄膜晶体管及显示面板 技术领域
本公开的实施例涉及一种金属氧化物薄膜晶体管及显示面板。
背景技术
在金属氧化物半导体器件中，金属氧化物半导体(MOS)-薄膜晶体管(TFT)受到了研究机构和工业界的广泛关注，与非晶硅(a-si)半导体薄膜晶体管相比，MOS-TFT凭借其低的漏电流、高的迁移率(是a-si的10-100倍)、对可见光透明、与低温多晶硅TFT相比可以在较低的温度制造大面积优质薄膜并容易与目前a-si产线的生产设备兼容、方便制作在柔性衬底上等优点，金属氧化物半导体薄膜晶体管已在显示领域商业化多年。但是仍然需要在至少以下方面持续优化，比如，提高良率、提高TFT特性等方面。
发明内容
本公开的实施例提供一种金属氧化物薄膜晶体管，包括：设置在衬底基板上的金属氧化物半导体层以及与所述金属氧化物半导体层接触的源极和漏极；所述金属氧化物半导体层为叠层结构，叠层结构至少包含第一半导体层和第二半导体层，所述第一半导体层的载流子迁移率高于所述第二半导体层的载流子迁移率；所述金属氧化物半导体层包括下表面、上表面以及侧表面，所述源极与所述侧表面和上表面接触；在所述侧表面与所述源极或所述漏极接触的区域至少包括位于所述第一半导体层的第一接触区域和位于所述第二半导体层的第二接触区域；其中，所述氧化物半导体层中第一接触区域和第二接触区域具有如下形状：所述形状具有所述金属氧化物半导体层的下表面与第一接触区域的侧表面呈第一角度，以及所述金属氧化物半导体层的下表面与第二接触区域的侧表面呈第二角度；所述第一角度大于所述第二角度。
一种实施方式中，所述第一角度为所述第一接触区域的至少部分区域与平行于所述下表面且与所述第一接触区域相交的平面之间的夹角；所述第二角度为所述第二接触区域的至少部分区域与所述下表面且与所述第二接触区 域相交的平面之间的夹角。
一种实施方式中，其中，在所述叠层金属氧化物半导体层中，所述第二半导体层靠近所述源极和漏极；所述第一接触区域为所述源极或漏极与第一半导体层的全部接触区域或部分接触区域，所述第二接触区域为所述源极或漏极与第二半导体层的全部接触区域或部分接触区域。
一种实施方式中，所述第一半导体层和所述第二半导体层满足如下情况中的至少之一：第一半导体层和所述第二半导体层具有不同结晶度的金属氧化物半导体；第一半导体层和所述第二半导体层具有不同组分的金属氧化物半导体；第一半导体层和所述第二半导体层具有不同禁带宽度的金属氧化物半导体。
一种实施方式中，所述第一半导体层的金属氧化物的结晶度小于所述第二半导体层的金属氧化物的结晶度。
一种实施方式中，在垂直于所述衬底基板的主表面的方向上，所述第一接触区域从最靠近所述上表面的位置到最靠近所述下表面的位置的延伸距离小于所述第二接触区域从最靠近所述上表面的位置到最靠近所述下表面的位置的延伸距离。
一种实施方式中，所述第一接触区域在衬底上投影轮廓中宽度为L1；所述第二接触区域在衬底上投影轮廓中宽度为L2；L1小于L2。
一种实施方式中，所述L2是所述L1的2倍～5倍。
一种实施方式中，所述L2在2～50nm之间，L1为0.1～5nm。
一种实施方式中，所述金属氧化物半导体层还包括第三半导体层；所述第三半导体层位于所述第一半导体层和所述第二半导体层之间与所述第一半导体层和所述第二半导体层直接接触。
一种实施方式中，所述金属氧化物半导体层至少部分区域的结晶度满足：所述第三半导体层的金属氧化物的结晶度大于所述第一半导体层的金属氧化物的结晶度且小于所述第二半导体层的金属氧化物的结晶度。
一种实施方式中，所述金属氧化物半导体层至少部分区域的载流子浓度满足：所述第三半导体层的载流子浓度小于所述第一半导体层的载流子浓度。
一种实施方式中，所述金属氧化物半导体层包括与所述源极或漏极在衬底基板上的投影有至少部分交叠的交叠区域，以及与所述源极或漏极在衬底 基板上的投影无交叠的非交叠区域；所述交叠区域的O元素含量百分比小于所述非交叠区域的O元素含量百分比。
一种实施方式中，所述非交叠区域和所述交叠区域的O元素含量百分比差值不小于10％。
一种实施方式中，所述非交叠区域和所述交叠区域的O元素含量百分比差值在10％～30％范围内。
一种实施方式中，所述非交叠区域的O元素含量百分比在38％～58％范围内；所述交叠区域的O元素含量百分比在20％～40％范围内。
一种实施方式中，所述非交叠区域和交叠区域的至少部分区域包含N元素，所述交叠区域的N元素含量百分比小于所述非交叠区域的N元素含量百分比。
一种实施方式中，所述交叠区域的N元素含量百分比在3％～10％之间，所述非交叠区域的N元素含量百分比在5％～15％之间。
一种实施方式中，所述非交叠区域和交叠区域均包含金属元素In和Zn，交叠区域的In含量百分比与Zn含量百分比的差值小于非交叠区域In含量百分比和Zn含量百分比差值，非交叠区域In含量百分比大于Zn含量百分比。
一种实施方式中，非交叠区域和交叠区域均包含金属元素In，交叠区域的In含量百分比大于所述非交叠区域In含量百分。
一种实施方式中，所述交叠区域In含量百分在15％～20％之间；所述非交叠区域的In含量百分比在8％～15％之间。
一种实施方式中，所述第一接触区域为所述第一凹面，所述第一凹面仅分布在所述第一半导体层。
一种实施方式中，所述第一凹面中远离所述下表面的方向上，该第一角度先增大后减小，且与金属氧化物半导体层的中心位置的距离先减小后增大。
一种实施方式中，所述第一凹面中远离所述下表面的方向上，该第一角度为恒定值，或所述第一凹面中远离所述下表面的方向上，该第一角度逐渐增大，第一角度最大的位置与第二接触区域相邻。
一种实施方式中，所述第一接触区域为所述第一凹面，所述第一接触区域的不同位置与所述下表面之间的所述第一角度的数值为一个相同的值或多个不同的值；所述第二接触区域为一个光滑的所述第二平面，所述第二接触 区域的不同位置与平行于至少部分所述下表面且与所述第二接触区域相交的平面之间的所述第二角度为一个相同的值或多个不同的值。
一种实施方式中，所述第一接触区域和所述第二接触区域之间形成有一拐角，所述拐角对应的两个面之间的夹角为钝角。
一种实施方式中，所述金属氧化物半导体层的轮廓具有四个侧边，所述四个侧边分别对应所述第一侧表面、第二侧表面、第三侧表面和第四侧表面，所述第一侧表面和所述第二侧表面相对设置，所述第三侧表面和所述第四侧表面相对设置；所述第一侧表面、所述第三侧表面、所述第二侧表面和所述第四侧表面依次设置；所述第一接触区域为所述源极与所述第二侧表面和所述第三侧表面至少之一接触的区域。
一种实施方式中，所述第一侧表面、所述第三侧表面、所述第二侧表面和所述第四侧表面至少之一满足如下形状：所述形状具有所述金属氧化物半导体层的第一半导体层的侧表面与下表面之间呈第三角度；所述金属氧化物半导体层的第二半导体层的侧表面与下表面之间呈第四角度。
一种实施方式中，在所述第二半导体层中，所述第一侧表面中的所述第四角度小于所述第二侧表面中的所述第四角度。
一种实施方式中，在所述第二半导体层中，所述第三侧表面的所述第四角度大于所述第四侧表面的所述第四角度。
一种实施方式中，在所述第二半导体层中，所述第二侧表面的所述第四角度大于所述第三侧表面的所述第四角度。
一种实施方式中，所述第一侧表面的所述第三角度小于所述第二侧表面的所述第三角度。
一种实施方式中，所述第四侧表面的所述第三角度小于所述第三侧表面的所述第三角度。
一种实施方式中，所述第一侧表面上的第三角度、所述第二侧表面上的第三角度、所述第三侧表面上的第三角度和所述第四侧表面上的第三角度中，所述第二侧表面的所述第三角度最大，所述第四侧表面上的第三角度最小。
一种实施方式中，所述第一接触区域和所述第二接触区域位于所述第三侧表面或所述第四侧表面。
一种实施方式中，所述金属氧化物薄膜晶体管为像素显示区域的开关晶 体管，所述金属氧化物薄膜晶体管设置在相互交叉的栅线和数据线限定的像素区域中，所述栅线和所述数据线分别沿着像素阵列的行方向和列方向延伸，所述金属氧化物半导体层沿着所述栅线的方向延伸，所述第一接触区域和所述第二接触区域分别位于所述金属氧化物半导体层延伸方向的两个端部。
一种实施方式中，所述第一半导体层包括非晶或纳米晶态的金属氧化物半导体；所述第二半导体层包括c-轴结晶的金属氧化物半导体。
一种实施方式中，所述第二半导体层的厚度大于所述第一半导体层的厚度，所述第一半导体层的厚度为5nm～20nm，所述第二半导体层的厚度为20nm～100nm。
一种实施方式中，所述金属氧化物半导体层中包括铟元素、镓元素和锌元素，在所述金属氧化物半导体层中，至少部分区域的元素分布满足：所述锌元素和所述铟元素的摩尔比为(2～4):(3～5)、所述锌元素和所述镓元素的摩尔比为(2～4):(1～2)。
一种实施方式中，所述金属氧化物半导体层包括非结晶层或纳米晶体层、结晶层，和晶态位于非结晶层或纳米晶体层与结晶层之间的过渡层，所述过渡层在所述金属氧化物半导体层的厚度方向上位于所述非结晶层或所述纳米晶体层和所述结晶层之间；所述非结晶层或所述纳米晶体层中铟元素和所述结晶层中铟元素的摩尔比为0.97～1.38，且所述非结晶层或所述纳米晶体层中铟元素和所述过渡层中所述铟元素的摩尔比为1.36～1.64；所述非结晶层或所述纳米晶体层中镓元素和所述结晶层中镓元素的摩尔比为0.57～0.92，且所述非结晶层或所述纳米晶体层中镓元素和所述过渡层中所述镓元素的摩尔比为0.5～1.1；所述非结晶层或所述纳米晶体层中锌元素和所述结晶层中锌元素的摩尔比为0.8～0.96，且所述非结晶层或所述纳米晶体层中锌元素和所述过渡层中所述锌元素的摩尔比为0.74～0.83。
一种实施方式中，所述第二半导体层的厚度和所述第一半导体层的厚度的比值范围为0.2～5。
一种实施方式中，所述金属氧化物半导体层还包括第三半导体层；所述第三半导体层位于所述第一半导体层和所述第二半导体层之间与所述第一半导体层和所述第二半导体层直接接触；所述第三半导体层的厚度与所述第一半导体层的厚度比值在0.25～0.75之间。
一种实施方式中，所述第一半导体层的厚度为5～20nm之间，所述第三半导体层的厚度在1-6nm之间。
本公开的实施例还提供一种显示面板，其中，包括所述的金属氧化物薄膜晶体管。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的截面结构示意图；
图1B为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的截面结构示意图；
图1C为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的半导体层的局部叠层结构截面结构示意图；
图1D为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的半导体层的局部叠层结构截面结构示意图；
图1E为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的半导体层的局部叠层结构截面结构示意图；
图1F为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的半导体层的局部叠层结构截面结构示意图；
图2为本公开一实施例提供的第一接触区域分别与下表面和第二接触区域相邻的侧边在衬底基板上的正投影A-A’、B-B’，以及第二接触区域与上表面相邻的侧边在衬底基板上的正投影C-C’的平面结构示意图；
图3为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的截面结构示意图；
图4为本公开至少一实施例提供的又一种金属氧化物薄膜晶体管的截面结构示意图；
图5为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的截面结构的透射电镜扫描示意图；
图6为本公开至少一实施例提供的一种金属氧化物半导体层的上侧表面 的截面结构的透射电镜扫描示意图；
图7为本公开至少一实施例提供的一种金属氧化物半导体层的下侧表面的截面结构的透射电镜扫描示意图；
图8为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的截面结构示意图；
图9为图8中的曲面从垂直于纸面的外侧向内侧的截面结构示意图；
图10为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的截面结构的透射电镜扫描示意图；
图11为本公开至少一实施例提供的又一种金属氧化物薄膜晶体管的截面结构示意图；
图12为本公开至少一实施例提供的一种像素单元的平面结构示意图；
图13为图12所示结构中金属氧化物薄膜晶体管沿着平行于第一方向C-C’的线被切割的截面结构示意图；以及
图14为图12所示结构中金属氧化物薄膜晶体管沿着平行于第二方向E-E’的线被切割的截面结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在金属氧化物薄膜晶体管中，金属氧化物半导体层的侧表面的形貌对金属氧化物薄膜晶体管的特性有一定影响。
目前，叠层结构的金属氧化物半导体层是提高TFT迁移率的一种途径，但是叠层金属氧化物半导体层因叠层金属氧化物的半导体层的膜质不同，在通过一种刻蚀液刻蚀叠层金属氧化物半导体时往往会刻蚀出不同的形貌使得半导体层的侧面都裸露在外面与源或漏极直接接触，可能导致便于载流子传输的膜层受侧面杂质污染，不利于TFT特性的提升。
本申请提出一种TFT，有效提升TFT特性，以下将通过不同实施例说明本申请的TFT。
如图1A～图1F，以及图2～图3所示，本公开至少一实施例提供一种金属氧化物薄膜晶体管，包括：
设置在衬底基板101上的金属氧化物半导体层102以及与所述金属氧化物半导体层102接触的源极103和漏极104；
所述金属氧化物半导体层102为叠层结构，叠层结构至少包含第一半导体层105’和第二半导体层106’，所述第一半导体层105’的载流子迁移率高于所述第二半导体层106’的载流子迁移率；
如图1B所示为金属氧化物半导体的纵截面示意图，所述金属氧化物半导体层102包括下表面102a、上表面102b以及侧表面102c；
如图1A和图1B所示，所述源极103与所述侧表面102c和上表面102b接触；在所述侧表面102c与所述源极或所述漏极接触的区域至少包括位于所述第一半导体层的第一接触区域和位于所述第二半导体层的第二接触区域；
如图1A所示，所述氧化物半导体层102中第一接触区域和第二接触区域具有如下形状：所述形状具有所述金属氧化物半导体层的下表面与第一接触区域的侧表面之间呈第一角度，以及所述金属氧化物半导体层的下表面与第二接触区域的侧表面之间呈第二角度；所述第一角度大于所述第二角度。
上述实施例中，金属氧化物半导体层102与源极103和漏极104接触为直接接触。具体的，所述源极103和漏极104间隔设置且相互绝缘，所述源极103和漏极104的一侧与金属氧化物半导体层102直接接触，另一侧与绝缘层(如钝化层PVX)直接接触。位于金属氧化物半导体层102和绝缘层之间的源极103和漏极104至少有一层主体导电层，如铜、铝或合金。在一些实施方式中，源极103和漏极104在所述主体导电层上或下还设置有其他膜 层，比如，在源极103和漏极104的靠近金属氧化物半导体层102的表面还设置有缓冲层，所述缓冲层为导电膜层，所述导电膜层可以是主体导电层的氧化物膜层，也可以是其他类型金属或合金，该缓冲层可以是具备一定的金属离子阻挡作用，或H或O元素的阻挡作用，避免主体导电层被氧化或严重氧化，或避免金属离子扩散或过多的扩散到金属氧化物半导体层，导致金属氧化物半导体层的半导体特性受到影响。示例性的，所述源极103和漏极104为双层结构，含铜层和钼铌合金层，所述钼铌合金层与所述金属氧化物半导体层102直接接触。所述主体导电层的远离金属氧化物半导体层的一侧也可设置缓冲层，所述缓冲层可以是导电或非导电层，可以是金属氧化物或金属合金，也可以是无机绝缘层。
上述实施例中，叠层结构至少包含第一半导体层105’和第二半导体层106’。所述叠层结构的所述第一半导体层105’的载流子迁移率高于所述第二半导体层106’的载流子迁移率。实际应用中，所述第一半导体层105’和第二半导体层106’通过一种靶材不同的工艺条件依次形成，或者通过不相同的靶材先后形成。若靶材相同但工艺条件不同，则膜层质量不同，若靶材不同，则膜层的材料不同。可以通过如下手段确定不同膜层质量或材质，以区分第一半导体层105’和第二半导体层106’。
手段分别包含如下各实施例：
一些实施方式中，通过测试金属氧化物半导体不同厚度位置的载流子迁移率，确定载流子迁移率具有明显差异的位置属于不同的膜层，载流子迁移率最高的膜层第一半导体层105’，其余膜层中位于第一半导体层105’上方且与源极和漏极接触的膜层为第二半导体层106’。
一些实施方式中，通过测试金属氧化物半导体不同厚度位置的元素组分以及O含量百分比，若元素类型相同但在源极和漏极之间的区域正下方的区域中，O含量百分比明显不同，且通过光学照片确定有明显的分层，则可以确定O含量较高的膜层可能是第二半导体层106’，O含量较低的膜层可能是第一半导体层。
一些实施方式中，通过测试金属氧化物半导体的电镜照片，若照片明显具有分层，如，分为双层，则靠近源极和漏极的膜层为第二半导体层，远离源极和漏极的膜层为第一半导体层。
上述第一半导体层和第二半导体层是从宏观的角度确定两个不同工艺条 件或不同靶材形成的膜层，不包含两个膜层形成后自然形成的较薄的过渡层。
上述实施例中，所述金属氧化物半导体层102包括下表面102a、上表面102b以及侧表面102c，是指金属氧化物半导体层102的整个膜层的表面，若TFT为底栅结构时，上表面102b和侧表面102c为与源极和漏极接触的表面，下表面102a为与绝缘层相接触的表面。示例性的，金属氧化物半导体层102为叠层结构，仅包含所述第一半导体层105’和第二半导体层106’，则第一半导体层105’的下表面为所述金属氧化物半导体层102的下表面102a，第二半导体层106’的上表面为所述金属氧化物半导体层102的上表面102b，第一半导体层105’和第二半导体层106’的侧表面为所述金属氧化物半导体层102的侧表面102c。
上述实施例中一旦第一半导体层和第二半导体层确定后，则其各自的侧表面也是确定的。则上述实施例中，在所述侧表面与所述源极或所述漏极接触的区域至少包括位于所述第一半导体层的第一接触区域和位于所述第二半导体层的第二接触区域。
上述实施例确定第一接触区域和第二接触区域时，任何满足半导体层上与源极和漏极接触的区域中，第一半导体层侧表面至少布局区域的坡度角(即上述的第一角度)大于第二半导体侧表面的至少布局区域的坡度角(即上述的第二角度)，则可以认为第一半导体层侧表面的该局部区域为第一接触区域，第二半导体侧表面的所述至少布局区域为第二接触区域。第一角度大于所述第二角度，使得载流子迁移率较高的膜层的侧面面积尽可能小，侧面沟道区域缺陷尽可能小。
上述第一接触区域和第二接触区域还可以解释如下，以源极为例，在源极接触的半导体区域，只要存在靠近源极的膜层的侧面坡度角小于远离源极的膜层的侧面坡度角，则该靠近源极的膜层的侧面区域为第一接触区域，远离源极的膜层的侧面区域为第二接触区域。
需要说明的是，该第一接触区域和第二接触区域是为了强调源极或漏极接触区域的侧表面存在这么一个局部或整体区域，而不是具体限定接触区域的大小以及位置等。任何在半导体层上与源极或漏极接触的区域只要满足第二半导体侧面和第一半导体的侧面分别存在第二局部区域和第一局部区域，满足第一局部区域的坡度角大于第二局部区域的坡度角，则在本申请的保护范围内。
上述实施例中所述第一接触区域位于所述第一半导体层的侧表面，所述第二接触区域位于所述第二半导体层的侧表面。
以源极为例，第一半导体层为立体结构，具有纵向延伸和周向延伸的侧表面。所述纵向延伸为从靠近所述第二半导体层向所述衬底基板的方向延伸，所述周向延伸为环绕所述金属氧化物半导体层的各侧面依次延伸，也就是围绕所述金属氧化物半导体层的中心位置延伸。
第一半导体层与源极接触时，具有纵向延伸的部分以及具有周向延伸的部分，周向延伸的部分可以是一个侧面也可以是两个或以上数量的侧面。
所述源极与第一半导体层接触的第一接触区域可以有如下不同实施例的解释：
一些实施例中，所述第一接触区域可以是第一半导体层与源极接触的所有接触区域中的部分区域或者全部区域。同理，所述第二接触区域可以是第二半导体层与源极接触的所有接触区域中的部分区域活全部区域。
若第一接触区域为与源极接触的所有接触区域中的部分区域，则可以是周向局部位置的全部纵向延伸区域或者部分纵向延伸区域。
在实际应用中，可以获取含有金属氧化物半导体层102和源极103的TFT的纵截面图，从该纵截面图可以确定纵向延伸的接触区域，选取纵向延伸的接触区域中的部分或者全部作为第一接触区域。同理，所述第二接触区域，选取纵向延伸的接触区域中的部分或者全部作为第二接触区域。比如，金属氧化物半导体层102和源极103的TFT的纵截面图中，与第一半导体层接触后形成的曲线中，超过50％的区域其第一角度大于第二角度，则确定该超过50％的区域为第一接触区域。或者选取靠近第二半导体层的一部分接触区域为第一接触区域。
在上述确定第一接触区域和第二接触区域后，确定金属氧化物半导体层的下表面与第一接触区域的侧表面之间呈第一角度，以及所述金属氧化物半导体层的下表面与第二接触区域的侧表面之间呈第二角度。
在确定第一角度和第二角度时，根据第一接触区域和第二接触区域的形貌不同，测试时的实施例也包含如下多种实施例。
以第一接触区域为例通过如下不同实施例说明。
若第一接触区域的纵截面图中，边缘线几乎为直线或整体上类似直线，则，第一角度可以是该直线与金属氧化物半导体层的下表面之间的夹角。
若第一接触区域的纵截面图中，边缘线几乎为至少包含两个线段的折线，则第一角度可以是该各线段与金属氧化物半导体层的下表面之间的夹角的平均值或最小值。
若第一接触区域的纵截面图中，边缘线为具有一定弧度的曲线，则第一角度可以是不同位置连线后组成的线段，各线段与金属氧化物半导体层的下表面之间的夹角的平均值或最小值。所述不同位置连线可以为确定的第一接触区域的上下两个端部之间的连线，或者为第一接触区域的上下两个端部以及靠近中心的位置三点任意相邻两点的连线，或者为至少包含一个端部或不包含端部的多个位置的点任意相邻两点的连线。各实施例中，一个连线为一个线段，该线段与金属氧化物半导体层的下表面之间的夹角构成一个角度。
若第一接触区域的纵截面图中，边缘线为具有不止一个曲率中心的曲线时，则第一角度可以是不同位置连线后组成的线段，各线段与金属氧化物半导体层的下表面之间的夹角的平均值或最小值。所述不同位置包含不同曲率中心的曲线上的多个位置。
上述以第一接触区域为例说明，第二接触区域也是类似方法，上述不同实施例中，第一接触区域对应确定第一角度，第二接触区域对应确定第二角度。此处不再赘述。
本申请上述实施例中，叠层结构至少包含第一半导体层105’和第二半导体层106’，第一半导体层105’更靠近所述源极和漏极且与所述源极和漏极接触。
所述叠层结构包含第一半导体层105’和第二半导体层106’可有如下多种实施方式。
示例性的，如图1C，所述叠层结构仅包含第一半导体层105’和第二半导体层106’，第一半导体层105’和第二半导体层106’直接接触，第一半导体层105’与栅极绝缘层GI接触，第二半导体层106’与源极和漏极接触。
示例性的，如图1D，所述叠层结构仅包含第一半导体层105’和第二半导体层106’以及第一半导体层105’和第二半导体层106’之间因接触因形成的明显的过渡层800，所述过渡层800为金属氧化物半导体层，所述过渡层800的膜层质量与所述第一半导体层105’和第二半导体层106’有区别。所述过渡层800有一定厚度，比如在电学显微镜下可以看到明显的分层结构，厚度大约在纳米级别。
示例性的，如图1E，所述叠层结构包含第一半导体层105’和第二半导体层106’，还包含位于第一半导体层105’和第二半导体层106’之间的第三半导体层107’。所述第三半导体层107’的载流子迁移率小于所述第一半导体层105’的载流子迁移率。该第三半导体层107’可以是膜层质量不同于第一半导体层105’和第二半导体层106’，也可以是电学显微镜下看到的明显分层结构。该第三半导体层可以与第一半导体层105’和第二半导体层106’为不同的靶材或相同靶材不同工艺条件下制作的膜层。该第三半导体层107’一侧与第一半导体层105’接触，另一侧与第二半导体层106’接触。示例性的，该第三半导体层107’与第一半导体层105’和第二半导体层106’至少之一的接触区域都没有过渡层。示例性的，该第三半导体层与第一半导体层105’和第二半导体层106’至少之一的接触区域有过渡层，所述过渡层有一定厚度，比如在电学显微镜下可以看到明显的分层结构，厚度大约在纳米级别。所述过渡层的膜层质量与所述第一半导体层105’和第二半导体层106’有区别。
示例性的，如图1F，所述叠层结构包含第一半导体层105’和第二半导体层106’，第一半导体层105’和第二半导体层106’直接接触或含有其他半导体层，但是在第一半导体层105’的下方与栅极绝缘层之间还存在第四半导体层108’。所述第四半导体层108’的载流子迁移率小于所述第一半导体层的载流子迁移率。
上述附图1C～图1F仅仅是示例膜层的叠层结构，并没有示例膜层的侧面形貌。换句话说，所述附图1C～图1F仅仅是半导体层的局部示意图并不包含侧面形貌。
如图1A所示，其中，所述氧化物半导体层中第一接触区域105和第二接触区域106具有如下形状：所述形状具有所述金属氧化物半导体层的下表面与第一接触区域的侧表面呈第一角度α，以及所述金属氧化物半导体层的下表面与第二接触区域的侧表面呈第二角度β；所述第一角度α大于所述第二角度β。
本申请实施例所述第一半导体层的载流子迁移率高于所述第二半导体层的载流子迁移率，第一角度大于所述第二角度说明第一接触区域的侧面面积减小，第二接触区域的侧面面积增加，相应的，在侧面面积中，载流子浓度较高的第一半导体层的侧面面积占比减小，载流子浓度较低的第二半导体层的侧面面积占比增加。可以降低源极和漏极与载流子浓度较高的第一半导体 层直接接触的占比，降低半导体器件开启时的特性缺陷。
上述实施例中，所述第一半导体层和第二半导体层为膜层质量不同的半导体层，比如，不同元素组分的膜层或不同电学或物理特性的膜层。比如，含氧气量不同的膜层、不同金属元素组分的膜层(示例性的，金属元素种类不同或不完全相同的膜层)、或金属元素的摩尔比不同的膜层、禁带宽度不同的膜层、霍尔迁移率不同的膜层、结晶度不同的膜层、致密度不同膜层、刻蚀速率不同的膜层等。
上述实施例在确定所述第一角度α和第二角度β时，可以是第一接触区域105和第二接触区域106与金属氧化物半导体层的下表面中同一个位置的下表面之间的夹角。比如，如图1A所示，某个截面处含有第一接触区域105和第二接触区域106，第一接触区域的侧表面和第二接触区域的侧表面与金属氧化物半导体层的下表面中靠近所述第一接触区域的部分之间的夹角。
上述实施例中两个面之间的夹角可以理解为：所述第一角度为所述金属氧化物半导体层中的第一接触区域的至少部分区域与平行于所述金属氧化物半导体层的下表面且与所述第一接触区域相交的平面(该平面为虚拟平面)之间的第一角度α，所述第二角度为所述第二接触区域的至少部分区域与平行于所述金属氧化物半导体层的所述下表面且与所述第二接触区域相交的平面(该平面为虚拟平面)之间的第二角度β。
一些实施例中，第一接触区域和第二接触区域为平面或类似平面时，第一角度为侧表面与氧化物半导体层下表面之间的夹角。
一些实施例中，第一接触区域和第二接触区域至少之一为凸面或凹面，第一角度α或第二角度β为凸面或凹面某位置的切面与氧化物半导体层下表面之间的夹角，或者为多个位置的切面与氧化物半导体层下表面之间的夹角的平均值或最小值。
例如，该第一角度α和第二角度β也可以称为坡度角。
一些实施例中，所述第一接触区域为第一半导体层与源极或漏极接触的区域中的全部或部分区域。所述第二接触区域为第二半导体层与源极或漏极接触的区域中的全部或部分区域。
一种实施方式中，所述第一接触区域为第一半导体层与源极或漏极接触的区域中的全部或部分区域：在氧化物半导体层的某些位置的纵截面中，所述第一接触区域覆盖所述第一半导体层的截面图形中的所有侧表面轮廓(对 应接触区域中的全部区域)，或部分侧表面轮廓(对应接触区域中的部分区域)。
所述第二接触区域为第二半导体层与源极或漏极接触的区域中的全部或部分区域：在氧化物半导体层的某些位置的纵截面中，所述第一接触区域覆盖所述第一半导体层的截面图形中的所有侧表面轮廓(对应接触区域中的全部区域)，或部分侧表面轮廓(对应接触区域中的部分区域)。
在另一个示例中，该第一接触区域105可以为源或漏极与下层半导体层的接触的整个侧面，该第二接触区域106可以为源或漏极与上层半导体层的接触的整个侧面，该第一角度α大于第二角度β，可以使得上层半导体层内缩的程度提高，下层半导体层拖尾的大小减小坡度角提高，从而可以提高源极或者漏极与上层半导体层接触的面积和减小与下层半导体层的接触面积。
满足上述实施例中所述第一角度α大于所述第二角度β有如下不同的侧面形貌。
一个示例中，如图1所示，在氧化物半导体层的某些位置的纵截面轮廓中，对于该第一接触区域105或第二接触区域106的至少部分或全部轮廓，在该金属氧化物半导体层102的厚度方向上，侧表面的纵截面轮廓中，具有如下不同实施例的一个或至少两个的组合。以第一接触区域105为例说明：
一个示例中，第一角度α在侧面纵截面中的不同位置是一个恒定或变化值不超过3°接近恒定的值，其形貌无明显的凹或凸的结构。
如图1A所示，另一个示例中，第一角度α在侧面纵截面中的不同位置有较大的变化，形貌有明显的凹或凸的结构。比如，距离该下表面102a的距离越远，该第一角度α越大，侧面为内凹的结构。
如图1A所示，另一个示例中，距离该下表面102a的距离越远，该第一角度α先增大后减小，且与金属氧化物半导体层的中心位置的距离先增大后减小，该侧表面面形成一个内凹和外凸的侧面。
附图左侧的侧表面中，该侧表面102c包括的第一接触区域105和第二接触区域106。第一接触区域105距离该下表面102a的距离越远，该第一角度α先增大后减小，且与金属氧化物半导体层的中心位置的距离先减小后增大，该侧表面面形成一个凹面。第二接触区域106构成向内缩的连续的坡面，坡面平面而非明显的曲面。
所述中心位置可以是金属氧化物半导层的几何中心，或上表面的几何中 心。
又一个示例中，例如，如图1A所示，附图右侧的侧表面纵截面图中，该侧表面102c包括的第一接触区域105和第二接触区域106。第一接触区域105距离该下表面102a的距离越远，该第一角度α逐渐增大，该第一角度α结束于第一角度α最大的位置处，且在第一角度α最大的位置处进入第二接触区域106。
例如，如图1所示，第一半导体层位于第二半导体层和衬底之间，第二半导体层位于源漏层与第一半导体层之间，则针对底栅TFT，第一半导体层也可以称为下层半导体层，第二半导体层也可以称为上层半导体层。
例如，在一个示例中，如图1A、图1C～图1F所示，该第一半导体层105’的金属氧化物的结晶度小于第二半导体层106’的金属氧化物的结晶度。即越靠近源极和漏极，金属氧化物半导体层的整体的结晶度越大，结晶度越大，越有利于降低源漏电极刻蚀时对半导体层造成缺陷的风险。
例如，叠层金属氧化物半导体层为图1C～图1F所示的叠层结构，在垂直于衬底基板101的主表面的方向上，第一接触区域105从最靠近上表面102b的位置到最靠近下表面102a的位置的延伸距离d1小于第二接触区域106从最靠近上表面102b的位置到最靠近下表面102a的位置的延伸距离d2，即该种设计使得第一接触区域105在垂直于衬底基板101的主表面的方向上的尺寸小于第二接触区域106在垂直于衬底基板101的主表面的方向上的尺寸。
以如图1C所示的叠层金属氧化物半导体层为双层为例，如图2所示，叠层金属氧化物半导体层为双层为例，所述第一接触区域在衬底上投影轮廓中宽度为L1；所述第二接触区域在衬底上投影轮廓中宽度为L2；L1小于L2。
以如图1C所示的叠层金属氧化物半导体层为双层为例，一些实施例中，所述L2在2～50nm之间，所述L2是所述L1的2倍～5倍。比如，L1为0.1～2nm，所述L2为2nm～10nm。
以如图1C所示的叠层金属氧化物半导体层为双层为例，一些实施例中，如图2，所述第一接触区域在所述衬底基板上的正投影的宽度L1小于所述第二接触区域在所述衬底基板上的正投影的宽度L2。
以如图1C所示的叠层金属氧化物半导体层为双层为例，例如，从图1A和图2中可以看出，第一接触区域105与下表面102a相邻的侧边在衬底基板101上的正投影为A，第一接触区域105和第二接触区域106相邻的侧边在衬 底基板101上的正投影为B，第二接触区域106与上表面相邻的侧边在衬底基板101上的正投影为C。
以如图1C所示的叠层金属氧化物半导体层为双层为例，例如，图2为本公开一实施例提供的第一接触区域分别与下表面和第二接触区域相邻的侧边在衬底基板上的正投影A-A’、B-B’，以及第二接触区域与上表面相邻的侧边在衬底基板上的正投影C-C’的平面结构示意图，如图2所示，第一接触区域105与下表面相邻的侧边在衬底基板101上的正投影A-A’和第一接触区域105与第二接触区域106相邻的侧边在衬底基板101上的正投影B-B’之间的距离为L1，第一接触区域105与第二接触区域106相邻的侧边在衬底基板101上的正投影B-B’和第二接触区域106与上表面102b相邻的侧边在衬底基板101上的正投影C-C’之间的距离为L2，且L1小于L2，即第一接触区域105中分别与下表面102a和第二接触区域106相邻的侧边在衬底基板101上的正投影之间的距离L1小于第二接触区域106中分别与上表面102b和第一接触区域105相邻的侧边在衬底基板101上的正投影之间的距离L2。
上述各实施例，虽然是以如图1C所示的叠层金属氧化物半导体层为双层为例，但是同样适应于图1A～图1F中的其他实施例。
例如，图3为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的纵截面结构示意图，适用于图1C～图1F各实施例。如图3所示以图1C的叠层结构为例，该金属氧化物半导体层102包括叠层的第一半导体层1021和第二半导体1022；源极103和漏极104从位于侧表面102c的第一半导体层1021延伸到位于侧表面102c和上表面102b的第二半导体层，即源极103和漏极104均覆盖第二半导体层的上表面和第二半导体层的侧表面，以及第一半导体层1021的侧表面。
以如图1D所示的叠层金属氧化物半导体层为双层为例，如图4为TFT半导体层含侧面形貌的截面图，所述金属氧化物半导体层还包括过渡层，所述过渡层位于所述第一半导体层和所述第二半导体层之间与所述第一半导体层和所述第二半导体层直接接触。
在实际应用中，如图1D所示，过渡层800为第一半导体层和所述第二半导体层接触后形成的具有一定厚度的接触层，该过渡层800的膜层质量与第一半导体层和所述第二半导体层存在区别。比如，所述过渡层800的金属氧化物的结晶度大于所述第一半导体层的金属氧化物的结晶度且小于所述第二 半导体层的金属氧化物的结晶度。比如，所述过渡层800的载流子浓度小于所述第一半导体层的载流子浓度。
过渡层800可以是如图3所示的含有第一半导体层105’和第二半导体层106’之间的接触面，该接触面的厚度较小，没有明显可测量或观察的具有一定厚度的半导体层，该过渡层也可以是如图4所示的具有一定厚度的第三半导体层107’。
如图4所示，该第一接触区域105和第二接触区域106之间具有拐角区域107，该第一接触区域105和第二接触区域106邻接的边位于拐角区域107，该第三半导体区域107’包括拐角区域107，该拐角区域107为第一半导体层105’和第二半导体层106’之间的晶格或载流子浓度等电学或物理特性的过渡区域。
以下以图4所示的第一半导体层105’和第二半导体层106’之间具有明显的过渡区域(第三半导体区域107’)为例说明该叠层金属氧化物半导体的形貌。当然，下面所述的叠层金属氧化物半导体的形貌同样适用于附图1A～附图1F所示的各叠层结构的侧面形貌。
一些实施方式中，所述第一接触区域为第一平面或第一凹面，所述第二接触区域为第二平面或第二凹面。一些实施方式中，所述第一接触区域为所述第一凹面，所述第一凹面的至少部分区域位于在所述第一半导体层。
一些实施方式中，所述第一凹面中远离所述下表面的方向上，该第一角度先增大后减小，且与金属氧化物半导体层的中心位置的距离先减小后增大。
一些实施方式中，所述第一凹面中远离所述下表面的方向上不同位置的第一角度的差值不超过3°；或所述第一凹面中远离所述下表面的方向上，该第一角度逐渐增大，第一角度最大的位置与第二接触区域相邻。
一些实施方式中，所述第一接触区域为所述第一凹面，所述第一接触区域的不同位置与所述下表面之间的所述第一角度α的数值为一个相同的值或多个不同的值；所述第二接触区域为一个光滑的所述第二平面，所述第二接触区域的不同位置与平行于至少部分所述下表面且与所述第二接触区域相交的平面之间的所述第二角度β为一个相同的值或多个不同的值。
例如，该第一接触区域105为第一平面或第一凹面，该第二接触区域106为第二平面或第二凹面。如图4所示，以该第一接触区域105为第一凹面，该第二接触区域106为第二平面为例进行说明。该第一凹面仅分布在第一半 导体层105’，该第二平面仅分布在第二半导体层106’。在其他的示例中，还可以是该第一接触区域105为第一平面，该第二接触区域106为第二凹面；或者，还可以是该第一接触区域105为第一凹面，该第二接触区域106为第二凹面；或者，还可以是该第一接触区域105为第一平面，该第二接触区域106为第二平面，本公开的实施例对此不作限定。
例如，图5为本公开至少一实施例提供的一种金属氧化物薄膜晶体管的截面结构的透射电镜扫描示意图，该示意图对应图4所示的示意图。图4为了更清楚明显表达过渡区，其过渡区的厚度占比较大，但是在实际应用中，有些实施例类似图5所示，可能其厚度占比相对较小。
在一些实施方式中，该金属氧化物薄膜晶体管100包括的金属氧化物半导体层102包括如图4所示的第一半导体层105’、第二半导体层106’和第三半导体区域107’这三个区域。例如，结合图4和图5，该金属氧化物半导体层102包括靠近衬底基板101或者绝缘层的可检测到非晶结构或纳米晶结构的第一半导体层105’，远离衬底基板101可检测结晶状的第二半导体层106’，以及包括在第一半导体层105’和第二半导体层106’之间的第三半导体区域107’，在该金属氧化物半导体层102中，第一半导体层105’的结晶度最小，第二半导体层106’的结晶度最大，第三半导体区域107’的结晶度介于第一半导体层105’的结晶度和第二半导体层106’的结晶度之间。即从该上表面102b到下表面102a的方向，该金属氧化物半导体层102的结晶度逐渐变小，侧表面102c包括向金属氧化物半导体层102的立体结构的几何中心方向凹陷的凹面。
例如，在一种实施方式中，靠近衬底基板101的第一半导体层105’在多个测试点中的部分或全部检测不到晶体或者检测到大量的非晶体结构。远离衬底基板101的第二半导体层106’在多个测试点中的部分或全部检测到大量的单晶或多晶。靠近衬底基板101和远离衬底基板101之间的第三半导体区域107’可以检测到混合状态的晶态，该混合状态的晶态的结晶度位于第一半导体层105’和第二半导体层106’之间。该第三半导体区域107’可能非常薄，且分布在第一半导体层105’和第二半导体层106’之间。
例如，在一种实施方式中，该非晶状态到结晶状态的变化可以是在金属氧化物半导体层102中可以检测到的两个明显不同程度的结晶度，比如，从第一结晶度到第二结晶度的明显变化。
例如，在一个示例中，该第一结晶度的金属氧化物半导体层为靠近衬底基板的区域的膜层，其结晶度为完全的非晶(completely amorphous)性质、或结晶性质(Crystalline)。该完全非晶性质为在测试设备下观察不到晶体。该结晶性质(Crystalline)介于完全非晶和单晶或多晶之间，为一种完全非晶和结晶之间的过渡态，至少可以为如下几种中的一种或多种的组合。
(1)完全的非晶中具有纳米晶,结晶度小(也称CAC-Cloud-Aligned Composite)；
(2)包括有较多纳米晶粒(也称nc-OS)。纳米晶粒的尺寸约为1-10nm内，比如1-3nm的范围内。该类膜层的导电能力较高，杂质相对较少。
上述第二结晶度的金属氧化物半导体层，示例性的，远离衬底基板101的区域的结晶度为结晶(Crystal)，比如，多晶或单晶，或者结晶度为具有C轴取向(即垂直于衬底的方向)，即C轴方向多层分布的结晶(CAAC)。其具有膜层刻蚀的难度大，有利于背沟道刻蚀结构、杂质小、薄膜晶体管漏电流低等特点。该C轴方向多层分布的结晶的结晶度大于结晶度小的纳米晶的结晶度，且小于单晶或多晶的结晶度。
例如，如图5所示，该第一凹面为曲面，该曲面的从金属氧化物半导体层102的下表面102a到上表面102b的纵截面的轮廓包括圆弧或者椭圆弧。例如，图5中以第一凹面的外轮廓的纵截面为1/2椭圆弧为例进行说明，当然，在其他实施例中，该第一凹面的外轮廓的纵截面还可以为1/4椭圆弧、1/3椭圆弧等。
例如，如图5所示，该金属氧化物半导体层102的下表面102a和上表面102b与衬底基板101的设置有金属氧化物半导体层102的表面平行，从下表面102a到上表面102b的方向，或者从上表面102b到下表面102a的方向即为金属氧化物半导体层102的厚度方向。
例如，在一种实施方式中，侧表面102c的对应于金属氧化物半导体层102厚度方向上的中部区域为第三半导体区域107’，第三半导体区域107’也就是第一半导体层105’和第二半导体层106’之间的过渡层区域。过渡层区域的膜层质量与第一半导体层和所述第二半导体层存在区别，该区别可以是电学特性或物理特性的区别。比如，所述第三半导体层的金属氧化物的结晶度大于所述第一半导体层的金属氧化物的结晶度且小于所述第二半导体层的金属氧化物的结晶度。比如，所述第三半导体层的载流子浓度小于所述第一半导体 层的载流子浓度。
例如，在产品的制作过程中，第一半导体层105’和第二半导体层106’可以由两种金属氧化物靶材或一个靶材的两种工艺参数形成，形成后因两种膜层的材质不同或者结晶度不同，导致两个靶材或一个靶材的两种工艺参数形成的两个膜层之间会形成一个界面层，该界面层的结晶态同时混合了第一半导体层105’和第二半导体层106’的结晶态，或者不具备第一半导体层105’和第二半导体层106’的结晶态而是新生成一种混合态，该混合态既不同于第一半导体层105’的结晶态也不同于第二半导体层106’的结晶态，但是结晶度介于第一半导体层105’和第二半导体层106’的结晶度之间。
例如，如图5所示，靠近上表面102b的第二接触区域106的侧表面为斜坡。
关于靠近上表面102b的第二接触区域106的斜坡，换句话说，该侧表面102c包括向该金属氧化物半导体层102的立体结构的几何中心方向凹陷的具有坡度角的斜面。该斜面的全部或部分位于第二半导体层106’。
需要说明的是，本公开的实施例中使用的刻蚀液含有60％以上的水分，其对靠近下表面102a的部分的刻蚀速率非常小，使得其没有太大的底切现象，且外侧形成的源极或者的形貌较好，不易断线。
例如，在一些实施方式中，从金属氧化物半导体层102的上表面102b到下表面102a的纵截面的圆弧或者椭圆弧不超过半圆弧或半椭圆弧，该曲面的最大深度不超过50nm且不低于1nm。例如，在一些实施方式中，曲面的最大深度不超过10nm且不低于2nm。
示例性的，整个金属氧化物半导体层102的厚度不超过100nm，且第一半导体层105’的厚度为5nm～20nm，则深度不超过半圆弧也就是10nm。
例如，在一些实施方式中，该第三半导体区域107’和第一半导体层105’的侧表面包括具有圆弧或者椭圆弧的曲面。也就是说，圆弧或者椭圆弧位于第一半导体层105’或第三半导体区域107’，因刻蚀液对第一半导体层105’和第三半导体区域107’的金属氧化物刻蚀速率较慢或与刻蚀液的接触面积较小，对第二半导体层106’的金属氧化物的刻蚀速率较快或与刻蚀液的接触面积较大，因此，第二半导体层106’的侧表面刻蚀的更多，更易形成斜坡。
例如，在一些实施方式中，侧表面102c包括向金属氧化物半导体层102的立体结构的几何中心方向凹陷的具有坡度角的斜面，且该斜面的全部或部 分位于第二半导体层106’。
例如，由于金属氧化物半导体层102被刻蚀处于运动状态，刻蚀液喷淋设备设置在固定位置，对下方运动状态的衬底基板上的金属氧化物半导体层102进行从上到下的喷淋式刻蚀，以沿着该金属氧化物半导体层102的厚度方向，先接触到刻蚀液的表面为上表面(第二主表面)，后接触到刻蚀液的表面为侧表面，图5中示出的是包括金属氧化物半导体层102的透射电镜扫描示意图，包括金属氧化物半导体层102上方的源极103，整体结构的左侧表面的纵截面结构。
需要说明的是，图5仅仅展示了透射电镜扫描示意图中的其中一部分，省去了金属氧化物半导体层102下方的各绝缘层和衬底基板等以及源极103上方的其他膜层。
例如，图6示出的是一种金属氧化物半导体层的上侧表面的截面结构的透射电镜扫描示意图，图7示出的是一种金属氧化物半导体层的下侧表面的截面结构的透射电镜扫描示意图，图6清楚地示意出了漏极104，图7清楚地示意出了源极103。
例如，如图6所示，该侧表面102c包括向金属氧化物半导体层102的立体结构的几何中心方向凹陷的凹面，且该凹面为1/2椭圆弧。
例如，如图7所示，该侧表面102c包括向金属氧化物半导体层102的立体结构的几何中心方向凹陷的凹面，该凹面为1/2椭圆弧，且图7所示的椭圆弧的凹陷程度相对于图6所示的椭圆弧的凹陷程度更大，即图7所示的椭圆弧的曲率大于图6所示的椭圆弧的曲率。
例如，在图1A～图1F，所示的结构中，以及图5所示的侧面形貌结构中，所述金属氧化物半导体层包括与所述源极或漏极在衬底基板上的投影有至少部分交叠的交叠区域，以及与所述源极或漏极在衬底基板上的投影无交叠的非交叠区域；
一些实施例中，所述交叠区域的O元素含量百分比小于所述非交叠区域的O元素含量百分比，O元素在交叠区域相对较少，有利于改善源漏接触区域的半导体的导电性，降低接触电阻。
一些实施例中，其中，所述非交叠区域和所述交叠区域的O元素含量百分比差值不小于10％。
一些实施例中，其中，所述非交叠区域和所述交叠区域的O元素含量百 分比差值在10％～30％范围内。
一些实施例中，非交叠区域的O元素含量百分比大于40％，交叠区域的O元素含量百分比小于30％。
一些实施例中，所述非交叠区域的O元素含量百分比在38％～58％范围内；所述交叠区域的O元素含量百分比在20％～40％范围内。
一些实施例中，所述非交叠区域和交叠区域的至少部分区域包含N元素，所述交叠区域的N元素含量百分比小于所述非交叠区域的N元素含量百分比。
一些实施例中，所述交叠区域的N元素含量百分比在3％～10％之间，所述非交叠区域的N元素含量百分比在5％～15％之间。
一些实施例中，所述非交叠区域和交叠区域均包含金属元素In和Zn，交叠区域的In含量百分比与Zn含量百分比的差值小于非交叠区域In含量百分比和Zn含量百分比差值，非交叠区域In含量百分比大于Zn含量百分比。
一些实施例中，非交叠区域和交叠区域均包含金属元素In，交叠区域的In含量百分比大于所述非交叠区域In含量百分。
一些实施例中，所述交叠区域In含量百分在15％～20％之间；所述非交叠区域的In含量百分比在8％～15％之间。
该金属氧化物半导体层102的材料包括含有In、Zn、Sn、Ga等元素中的至少两种，还可以进一步包括稀土金属或Sn金属等提高TFT特性和迁移率的材料。比如，金属氧化物半导体层102的材料为氧化锌(ZnO)、氧化铟(In 2O 3)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡(ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)和氧化锡(SnO 2)等n型半导体材料中的至少之一，或者氧化亚锡(SnO)和氧化亚铜(Cu 2O)等p型半导体材料中的至少之一。
例如，可以采用磁控溅射(sputter)、反应溅射、阳极氧化或者旋涂等方法形成金属氧化物半导体层102。
例如，该金属氧化物半导体层102形成在绝缘层上，比如，顶栅结构时，金属氧化物半导体层102形成在缓冲层上，缓冲层一般为含有硅的氧化物、氮化物或氮氧化物。在底栅结构中，金属氧化物半导体层102形成在栅极绝缘层上。
例如，该衬底基板101采用刚性材料或者柔性材料形成。例如，刚性材料包括刚性玻璃和硅片中的一种。柔性材料包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺中和柔性玻璃中的一种。
例如，在一个示例中，该第一接触区域105为第一凹面，第一接触区域105的不同位置与下表面102a之间的第一角度α的数值为一个相同的值或多个不同的值。
该第二接触区域106为一个光滑的第二凹面，第二接触区域106的不同位置与平行于至少部分下表面102a且与第二接触区域106相交的平面之间的第二角度β包括一系列连续变化的值，即第二接触区域106的不同位置与平行于至少部分下表面102a且与第二接触区域106相交的平面之间的第二角度β可以取一定范围内不间断的数值。
例如，在一个示例中，该第一接触区域105和第二接触区域106之间形成有一拐角，所述拐角为形成角度的两个面之间的夹角，该拐角为钝角。
例如，图8为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的截面结构示意图，如图8所示，该第一半导体层105’包括非晶或纳米晶态的IGZO；第二半导体层106’包括c-轴轴结晶(CAAC)结晶的IGZO。
例如，该第一半导体层105’的厚度为5nm～20nm。例如，为5nm～10nm、10～15nm或者15～20nm等。
例如，该第二半导体层106’的厚度为20nm～60nm，或60～100nm。例如，为20nm～25nm、25～30nm、35nm～45nm、50nm～60nm。
例如，该第二半导体层106’的厚度和第一半导体层105’的厚度的比值范围为0.2～5。例如，该第二半导体层106’的厚度和第一半导体层105’的厚度的比值为0.2～1、1.2～2、2-5。
例如，在一个示例中，该第二半导体层106’的厚度大于第一半导体层105’的厚度，比如，第一半导体的厚度为5-20nm，第二半导体的厚度为20～100nm。一种实施方式为，第一半导体的厚度为5～15nm，第二半导体的厚度为20～35nm。
例如，在一个示例中，该金属氧化物半导体层102中包括铟元素、镓元素和锌元素，在金属氧化物半导体层102中，至少部分区域的元素分布满足：锌元素和铟元素的摩尔比为(2～4):(3～5)、锌元素和镓元素的摩尔比为(2～4):(1～2)。
例如，该金属氧化物半导体层102的材料包括铟、镓、锌元素，示例性的，由氧化铟镓锌或氧化铟镓锌参杂(IGZO-B)靶材形成的膜层，例如，在腔室的低氧环境下沉积氧化铟镓锌薄膜(IGZO-B)后，设备有20s气氛变化的稳压时间，稳压气氛为100％的氧气，在富氧状态下靶材表面和玻璃表面吸附较多的氧气，而锌元素更容易与氧元素结合，导致界面层富含锌元素，而界面层中铟元素的含量相对较少。在IGZO形成的金属氧化物半导体层中，铟元素负责提供载流子通道，镓元素具有高离化能抑制电子迁移率的作用，锌元素可以结合氧离子的强化学键，构成稳定的四面体结构。所述IGZO-B中的B为某种类型的参杂元素。该段落文字内容提到IGZO仅用于说明膜层元素组成，并不限定其摩尔比。
所述金属氧化物半导体层包括叠层的沟道区域和沟道保护区域；所述第一半导体层对应所述沟道区域，所述第二半导体层对应所述沟道保护区域，所述源极或所述漏极从所述侧表面的所述沟道区域延伸到所述侧表面和所述上表面的所述沟道保护区域。
其中，所述沟道区域和沟道保护区域之间形成过渡区域，所述过渡区域的膜层的结晶程度小于所述沟道保护区域的膜层的结晶度并大于所述沟道区域的膜层的结晶度，所述膜层为金属氧化物半导体层。
例如，在一个示例中，该金属氧化物半导体层102包括非结晶层或纳米晶体层121、结晶层123，和晶态位于非结晶层或纳米晶体层与结晶层之间的过渡层122，该过渡层122在金属氧化物半导体层102的厚度方向上位于非结晶层或纳米晶体层121和结晶层123之间。在金属氧化物半导体层102的厚度方向上，从金属氧化物半导体层102的下表面102a到上表面102b，金属氧化物半导体层102的结晶程度不同，且在靠近下表面102a的区域分布着非晶或者纳米晶的金属氧化物半导体，在靠近上表面102b的区域分布着结晶状的金属氧化物半导体，即靠近下表面102a的区域的金属氧化物半导体的结晶度小于靠近上表面102b的区域的金属氧化物半导体的结晶度。
需要说明的是，尽管本公开的实施例中描述的金属氧化物半导体层102包括非结晶层或纳米晶体层121、过渡层122和结晶层123，但是金属氧化物半导体层102中没有明显的界线，该非结晶层或纳米晶体层121对应的金属氧化物并非全部由非结晶性的金属氧化物构成，也可以包括部分的结晶性的金属氧化物；该结晶层123对应的金属氧化物并非全部由结晶性的金属氧化 物构成，也可以包括部分的非结晶性的金属氧化物；该过渡层122的晶态也并非完全位于非结晶和结晶之间，还可以包括部分结晶性的金属氧化物和/或部分非结晶性的金属氧化物，本公开的实施例对此不作限定。
例如，尽管图8中用直线示出了非结晶层或纳米晶体层121和过渡层之间的界线，过渡层122和结晶层123之间的界线，但是并不代表非结晶层或纳米晶体层121、过渡层122和结晶层123之间严格的界线，非结晶层或纳米晶体层121和过渡层122之间的界线，过渡层122和结晶层123之间的界线也可以为曲线或者折线，本公开的实施例对此不作限定。
例如，在一个示例中，该金属氧化物半导体层102中结晶层123的厚度大于非结晶层或纳米晶体层121的厚度，非结晶层或纳米晶体层121的厚度大于过渡层122的厚度，例如，该非结晶层或纳米晶体层121的主要作用是作为载流子通道，该过渡层122和结晶层123的主要作用是对非结晶层或纳米晶体层121进行保护，以防止非结晶层或纳米晶体层121被还原。
例如，在一个示例中，该非结晶层或纳米晶体层121中铟元素和结晶层123中铟元素的摩尔比为0.97～1.38，且非结晶层或纳米晶体层121中铟元素和过渡层122中铟元素的摩尔比为1.36～1.64；该非结晶层或纳米晶体层121中镓元素和结晶层123中镓元素的摩尔比为0.57～0.92，且非结晶层或纳米晶体层121中镓元素和过渡层122中镓元素的摩尔比为0.5～1.1；该非结晶层或纳米晶体层121中锌元素和结晶层123中锌元素的摩尔比为0.8～0.96，且非结晶层或纳米晶体层121中锌元素和过渡层122中锌元素的摩尔比为0.74～0.83。
例如，在一个示例中，该非结晶层或纳米晶体层121中铟元素和结晶层中铟元素的摩尔比为0.97～1.38，例如为1、1.05、1.12、1.24、1.31或者1.38；且非结晶层或纳米晶体层121中铟元素和过渡层122中铟元素的摩尔比为1.36～1.64，例如为1.38、1.42、1.53、1.58或者1.64。
例如，在一个示例中，该非结晶层或纳米晶体层121中镓元素和结晶层123中镓元素的摩尔比为0.57～0.92，例如为0.59、0.62、0.68、0.74、0.82或者0.88；且非结晶层或纳米晶体层121中镓元素和过渡层122中镓元素的摩尔比为0.5～1.1，例如为0.55、0.62、0.68、0.74、0.82、0.88、0.94、0.98或者1.1。
例如，在一个示例中，该非结晶层或纳米晶体层121中锌元素和结晶层123中锌元素的摩尔比为0.8～0.96，例如为0.82、0.86、0.92、0.94或者0.96； 且非结晶层或纳米晶体层121中锌元素和过渡层122中锌元素的摩尔比为0.74～0.83，例如为0.75、0.77、0.79、0.81或者0.83。
例如，在一个示例中，在该金属氧化物半导体层102中，该非结晶层或纳米晶体层121的厚度为50埃～200埃，例如为50埃、80埃、100埃、120埃、140埃、160埃、180埃或者200埃。结晶层223的厚度为80埃～400埃，例如为100埃、120埃、180埃、220埃、260埃、300埃、360埃或者400埃。结晶层123和非结晶层或纳米晶体层121的厚度比为0.2～2，例如为0.4、0.6、0.9、1.2、1.6、1.8或者2。
例如，如图8所示，该过渡层122相对于结晶层123向金属氧化物半导体层102的中心区域内缩，即过渡层122的各个侧表面均相对于结晶层123向金属氧化物半导体层102的中心区域内缩，在各个侧表面上过渡层122的最外侧边缘与结晶层123的最外侧的边缘均不对齐，以使得过渡层122的长度比结晶层123的长度短。
需要说明的是，在一些实施方式中，该过渡层122是工艺分别制作非结晶层或纳米晶体层121、结晶层123之后形成的非结晶层或纳米晶体层121和结晶层123之间的界面接触层，厚度非常薄，可能难以准确观察到该膜层，但是可以通过测试结晶程度测试出其结晶度位于非结晶层或纳米晶体层121和结晶层123之间。
例如，如图8所示，在金属氧化物半导体层102的厚度方向上，从衬底基板101的主表面到远离衬底基板101的一侧，距离该下表面102a的距离越远，第一接触区域105与下表面102a之间的第一角度α越大，且第一接触区域105距离该金属氧化物半导体层102的中心位置越近。
例如，如图8所示，该第一接触区域105的截面形状为曲面，该曲面为椭圆柱面的一部分，沿着下表面102a至上表面102b的方向，该曲面的坡度角先增大后减小，且在金属氧化物半导体层102的厚度方向上，即沿着下表面102a至上表面102b的方向，该曲面先向着靠近金属氧化物半导体层102的中心的方向延伸，再向着远离金属氧化物半导体层102的中心的方向延伸。例如，第一接触区域105的靠近下表面102a的部分具有较平缓的坡面，以使得后续形成钝化层和走线时降低钝化层及其上的走线断裂的风险。
例如，如图8所示，该第一凹面的外轮廓为1/n圆弧，该1/n圆弧可以不是严格的1/n圆弧，可以是弯曲的大致形状成1/n圆弧状的任何类似形状。
例如，在一些实施方式中，该侧表面12c的对应于过渡层122和非结晶层或纳米晶体层121的边缘的外轮廓为1/n圆弧及斜面的组合。
实际上，在微观观察该金属氧化物半导体层102的侧表面的形貌时，有些斜面非常平整类似圆弧切线A-A’，有些斜面不一定平整，但是整体看上去是一个具有一定坡度角的斜面，不够弯曲难以定义其为明显的曲面。
需要说明的是，该曲面的外轮廓圆弧不超过整个圆周的1/2，可能是整个圆周的1/32、1/16、1/8、1/4、1/2的圆弧或者波浪形，本公开的实施例对此不作限定。
还需要说明的是，在上述的第一半导体层105’、第二半导体层106’和第三半导体区域107’在TEM测试后视觉上可能不容易区分各膜层。比如，尽管本公开的实施例中描述的金属氧化物半导体层102包括非结晶层或纳米晶体层121、过渡层122和结晶层123，但是金属氧化物半导体层102在设备检测或透镜测试时视觉上的界限不够明显。
尽管图8中用斜线示出了非结晶层或纳米晶体层121和过渡层122之间的界线，过渡层122和结晶层123之间的界线，但是并不代表非结晶层或纳米晶体层121、过渡层122和结晶层123之间严格的界线，非结晶层或纳米晶体层121和过渡层122之间的界线，过渡层122和结晶层123之间的界面形貌与非晶层的形貌类似一般为平面，除非非晶层形成在不平整的绝缘层表面。
在上述示例中，该结晶层123对应的金属氧化物半导体可能是单晶或多晶或C轴结晶(CAAC)。该过渡层122的晶态包括微小晶体，比如纳米晶，或者包括晶相难以确定的独特过渡结构，但是可以与上面的结晶层以及下面的非晶或纳米晶区别。
例如，除开结晶层123的形成有斜坡的区域，该过渡层122相对于结晶层123(例如，靠近衬底基板101的表面)向金属氧化物半导体层102的中心区域内缩，即过渡层122的各个侧表面均相对于结晶层123向金属氧化物半导体层102的中心区域内缩，在各个侧表面上过渡层122的最外侧边缘与结晶层123的最外侧的边缘均不对齐，以使得过渡层122的长度比结晶层123的长度短。
例如，如图8所示，该侧表面102c的对应于结晶层123的区域的边缘的外轮廓为倾斜的直线，以使得结晶层123与水平面之间具有第一坡度角，从金属氧化物半导体层102的上表面102b到下表面102a的方向，该倾斜的直 线逐渐向远离结晶层123的中心的方向延伸，且在该金属氧化物半导体层102的每一个侧表面102c上，该倾斜的直线均逐渐向远离结晶层123的中心的方向延伸。当对结晶层123进行刻蚀时，刻蚀保持均匀的速度。
例如，如图8所示，侧表面102c的斜面和曲面之间具有一凸角，该侧表面102c的对应于结晶层123和过渡层122邻接的区域的边缘具有向远离过渡层122的中心突出的凸角。
例如，如图8所示，该侧表面102c的对应于结晶层123具有第二角度β，该第二角度β为均值。该侧表面102c的对应于非结晶层或纳米晶体层121和过渡层122具有第一角度α，沿着该凹面的外边缘作切线形成的第一角度α中，沿着第一主表面102a至第二主表面102b的方向，该第一角度α先增大后减小。
例如，如图8所示，侧表面102c的曲面分布在金属氧化物半导体层102的多个方向的侧表面102c的至少一个上，形成曲面的母线与金属氧化物半导体层102的下表面102a平行，使得曲面从侧表面102c的第一位置以母线为轴线向靠近衬底基板101的方向延伸。
例如，图9为图8中的曲面从垂直于纸面的外侧向内侧的截面结构示意图，如图9所示，以直线CD为母线，沿着母线CD旋转以形成圆柱状或者椭圆柱状的一部分，以形成截面为图8中的凹面形状，结合图8和图9，该曲面的母线CD与金属氧化物半导体层102的下表面102a平行。例如，该曲面为连续的曲面。
例如，如图8所示，该侧表面102c还包括从第一接触区域105向上表面102b方向延伸的第二接触区域106，该第二接触区域106为斜面，在金属氧化物半导体层102的厚度方向上，从衬底基板101的主表面到远离衬底基板101的一侧，距离下表面102a的距离越远，第二接触区域106距离金属氧化物半导体层102的中心位置越近，沿着下表面102a至上表面102b的方向，第一接触区域105和第二接触区域106形成的侧表面102c距离金属氧化物半导体层102的中心位置的距离先减小后增大再减小。
例如，图10为本公开至少一实施例提供的再一种金属氧化物薄膜晶体管的截面结构的透射电镜扫描示意图，如图10所示，该第一接触区域105的截面形状具有第一凹面，该第二接触区域106的截面形状呈斜坡状。
例如，图11为本公开至少一实施例提供的又一种金属氧化物薄膜晶体管 的截面结构示意图，如图10所示，该金属氧化物半导体层102包括非结晶层或纳米晶体层121、结晶层123，和晶态位于非结晶和结晶之间的过渡层122，该过渡层122在金属氧化物半导体层102的厚度方向上位于非结晶层或纳米晶体层121和结晶层123之间。该凹面的外轮廓为1/2椭圆弧，该1/2椭圆弧可以不是严格的1/2椭圆弧，可以是弯曲的大致形状成半椭圆状的任何类似形状，例如，接近半圆弧的形状、半水滴状等。侧表面102c的对应于过渡层122和非结晶层或纳米晶体层121的边缘的外轮廓为1/2圆弧以及经过其一个端点的直线B-B’的组合，直线B-B’向过渡层122延伸。
例如，在一个示例中，该凹面为月牙形，其属于1/2圆弧，也可以称之为弓形。
例如，如图11所示，该侧表面102c的对应于结晶层123的区域的边缘的外轮廓为垂直于衬底基板101的主表面的直线，即该结晶层123的侧表面102c的边缘的坡度角为直角，当对结晶层123进行刻蚀时，可以保持均匀的刻蚀速度。
例如，如图11所示，该侧表面102c的对应于结晶层123和过渡层122邻接的区域的边缘附近具有向远离过渡层122的中心突出的凸角，例如，在图10中，该凸角形成在对应于过渡层122的边缘的区域。需要说明的是，该凸角也可以形成在过渡层122和结晶层123邻接部分对应的区域。
例如，如图11所示，该侧表面102c的对应于结晶层123具有第二角度β，该第二角度β为均值。该侧表面102c的对应于非结晶层或纳米晶体层121和过渡层122具有第一角度α，沿着该凹面的外边缘作切线形成的第一角度α中，沿着下表面102a至上表面102b的方向，该第一角度α先增大后减小，以形成向金属氧化物半导体层102的中心凹陷的凹面。
例如，在一个示例中，该第一半导体层105’为纳米晶态的金属氧化物半导体层，该第二半导体层106’为C轴结晶的金属氧化物半导体，且该第二半导体层106’的厚度最大，该第三半导体区域107’的厚度最小。
例如，在一个示例中，该金属氧化物半导体层102中包括铟元素、镓元素和锌元素，在金属氧化物半导体层102中，至少部分区域的元素分布满足：锌元素和铟元素的摩尔比大于3:4、锌元素和镓元素的摩尔比大于3:2。
例如，在一个示例中，该金属氧化物半导体层102的材料包括氧化铟镓锌(IGZO)，例如，在腔室的低氧环境下沉积氧化铟镓锌薄膜(IGZO-B)后， 设备有20s气氛变化的稳压时间，稳压气氛为100％的氧气，在富氧状态下靶材表面和玻璃表面吸附较多的氧气，而锌元素更容易与氧元素结合，导致界面层富含锌元素，而界面层中铟元素的含量相对较少。在IGZO形成的金属氧化物半导体层中，铟元素负责提供载流子通道，镓元素具有高离化能抑制电子迁移率的作用，锌元素可以结合氧离子的强化学键，构成稳定的四面体结构。
需要说明的是，尽管本公开的实施例中描述的金属氧化物半导体层102包括非结晶层或纳米晶体层121、过渡层122和结晶层123。
金属氧化物半导体层102在垂直衬底基板的方向上，越靠近沟道的区域结晶度越小，沟道区域的结晶度最小，远离沟道区域对沟道起保护作用的区域结晶度越高。比如，底栅TFT，靠近栅极绝缘层或靠近源极和漏极存在半导体保护层，半导体保护层的结晶程度高于沟道区域的结晶度。可以通过致密度或结晶度区分不同结晶度的膜层。
该非结晶层或纳米晶体层121对应的金属氧化物并非全部由非结晶性的金属氧化物构成，也可以包括部分的结晶性的金属氧化物；该结晶层123对应的金属氧化物并非全部由结晶性的金属氧化物构成，也可以包括部分的非结晶性的金属氧化物；该过渡层122的晶态也并非完全位于非结晶和结晶之间，还可以包括部分结晶性的金属氧化物和/或部分非结晶性的金属氧化物，本公开的实施例对此不作限定。
例如，尽管图11中用直线示出了非结晶层或纳米晶体层121和过渡层122之间的界线，过渡层122和结晶层123之间的界线，但是并不代表非结晶层或纳米晶体层121、过渡层122和结晶层123之间严格的界线，非结晶层或纳米晶体层121和过渡层122之间的界线，过渡层122和结晶层123之间的界线也可以为曲线或者折线，本公开的实施例对此不作限定。
例如，该非结晶层或纳米晶体层121中铟元素和结晶层中铟元素的摩尔比为0.97～1.38，例如为1～1.12、1.12～1.24，1.24～1.38；且非结晶层或纳米晶体层121中铟元素和过渡层122中铟元素的摩尔比为1.36～1.64，例如为1.38～1.42、1.42～1.53、1.53～1.64。
例如，该非结晶层或纳米晶体层121中镓元素和结晶层123中镓元素的摩尔比为0.57～0.92，例如为0.59～0.68、0.68～0.73，0.74～0.88；且非结晶层或纳米晶体层121中镓元素和过渡层122中镓元素的摩尔比为0.5～1.1，例如 为0.55～0.74、0.82～0.94、0.98～1.1。
例如，该非结晶层或纳米晶体层121中锌元素和结晶层123中锌元素的摩尔比为0.8～0.96，例如为0.82～0.96；且非结晶层或纳米晶体层121中锌元素和过渡层122中锌元素的摩尔比为0.74～0.83，例如为0.75～0.79、0.81～0.83。
例如，在该金属氧化物半导体层102中，该非结晶层或纳米晶体层121的厚度为50埃～200埃，例如为50埃～100埃、100～150埃、180埃～200埃。结晶层123的厚度为80埃～400埃，例如为100～120埃、120～180埃、220埃～400埃。结晶层123和非结晶层或纳米晶体层121的厚度比为0.2～5，例如为0.4～1、1.2～2。
例如，如图11所示，该过渡层122相对于结晶层123向金属氧化物半导体层102的中心区域内缩，即过渡层122的各个侧表面均相对于结晶层123向金属氧化物半导体层102的中心区域内缩，在各个侧表面上过渡层122的最外侧边缘与结晶层123的最外侧的边缘均不对齐，以使得过渡层122的长度比结晶层123的长度短。
例如，图12为本公开至少一实施例提供的一种像素单元的平面结构示意图，如图12所示，栅线01和数据线02交叉限定像素区域A，该金属氧化物薄膜晶体管设置在像素区域A中，且该金属氧化物薄膜晶体管设置在栅线01和数据线02交叉位置的附近区域，从栅极与栅线01连接的位置向远离该金属氧化物薄膜晶体管的方向为第一方向C-C’，从漏极104与数据线02连接的位置向远离金属氧化物薄膜晶体管100的方向为第二方向E-E’。例如，图13为图12所示结构中金属氧化物薄膜晶体管沿着平行于第一方向C-C’的线被切割的截面结构示意图，图14为图12所示结构中金属氧化物薄膜晶体管沿着平行于第二方向E-E’的线被切割的截面结构示意图，结合图12、图13和图14，该金属氧化物薄膜晶体管100包括源极103、漏极104和栅极(栅线)01，该数据线02和漏极104连接。
例如，如图12和，图1A～图1F，图13所示，在一个像素区域A中，金属氧化物半导体层102沿着栅线01的延伸方向同时沿着数据线02的延伸方向延伸。栅线01和数据线02分别沿着像素阵列的行方向和列方向延伸。金属氧化物半导体层102的轮廓具有四个侧边，侧表面102c包括分别对应四个侧边的第一侧表面102c1、第二侧表面102c2、第三侧表面102c3和第四侧表面102c4，该第一侧表面102c1和第二侧表面102c2相对设置，第三侧表面 102c3和第四侧表面102c4相对设置；该第一侧表面102c1、第三侧表面102c3、第二侧表面102c2和第四侧表面102c4依次设置。
所述第一侧表面、所述第三侧表面、所述第二侧表面和所述第四侧表面至少之一满足如下形状：
所述形状具有所述金属氧化物半导体层的第一半导体层的侧表面与下表面之间呈第三角度；所述金属氧化物半导体层的第二半导体层的侧表面与下表面之间呈第四角度。
一种实施方式为，叠层金属氧化物半导体为双层包括第一半导体层105’和第二半导体层106’。第一侧表面102c1、第三侧表面102c3、第二侧表面102c2和第四侧表面102c4中的每一个从靠近下表面102a的边缘向靠近上表面102b的边缘延伸的方向上，依次包括第一半导体层105’和第二半导体层106’，第一半导体层105’和第二半导体层106’之间有拐角；第一半导体层105’的至少部分区域与平行于至少部分下表面102a且与第一半导体层105’相交的平面之间的夹角为第三角度φ(φ1、φ2)；第二半导体层106’的至少部分区域与平行于至少部分下表面102a且与第二半导体层106’相交的平面之间的夹角为第四角度λ(λ1、λ2)。
一种实施方式为叠层金属氧化物半导体为三层，即沟道层和栅极绝缘层之间有保护层或缓冲层，则，第一侧表面102c1、第三侧表面102c3、第二侧表面102c2和第四侧表面102c4中的每一个从靠近沟道区的边缘向靠近上表面102b的边缘延伸的方向上，依次包括第一半导体层105’和第二半导体层106’。
例如，结合图12、图13和14所示，源极103与公共电极线03连接，金属氧化物半导体层102的长度方向平行于栅线01的延伸方向，即该金属氧化物半导体层102的长度方向平行于第一方向C-C’，该金属氧化物半导体层102的宽度方向平行于数据线02的延伸方向，即该金属氧化物半导体层102的宽度方向平行于第二方向E-E’。
例如，第一侧表面102c1的第四角度λ1小于第二侧表面102c2的第四角度λ2；和/或，第三侧表面102c3的第四角度λ3大于第四侧表面102c4的第四角度λ4；和/或，第二侧表面102c2的第四角度λ2大于第三侧表面102c3的第四角度λ3。
例如，金属氧化物半导体层102的侧表面102c和上表面102b接触刻蚀 液被刻蚀时，金属氧化物半导体层102的几何中心向内缩，第二侧表面102c2内缩的距离小于第一侧表面102c1内缩的距离；且第三侧表面102c3内缩的距离小于第四侧表面102c4内缩的距离。
例如，在一个示例中，该金属氧化物半导体层102的曲面上距离衬底基板101相同的位置且靠近衬底基板101的区域，第一侧表面102c1上的曲面的坡度角小于第二侧表面102c2上的曲面的坡度角；和/或金属氧化物半导体层102的曲面上距离衬底基板101相同的位置且靠近衬底基板101的区域，第四侧表面102c4上的曲面的坡度角小于第三侧表面102c3上的曲面的坡度角；和/或金属氧化物半导体层102的曲面上距离衬底基板101相同的位置且靠近衬底基板101的区域，第二侧表面102c2的曲面的坡度角最大，第四侧表面102c4的曲面的坡度角最小。
例如，结合图13和图14，该第二侧表面102c2的第三角度φ2大于第三侧表面102c3的第三角度φ3，且第二曲线的曲率大于第三曲线的曲率，即第二侧表面102c2中的凹面对应的第二曲线的弯折程度大于第三侧表面102c3中凹面对应的第三曲线的弯折程度。
例如，结合图12、图13和14所示，在第二半导体层106’中，第一侧表面102c1中的第四角度λ1小于第二侧表面102c2中的第四角度λ2。
例如，结合图12、图13和14所示，在第二半导体层106’中，第三侧表面102c3的第四角度λ3大于第四侧表面102c4的第四角度λ4。
例如，结合图12、图13和14所示，在第二半导体层106’中，第二侧表面102c2的第四角度λ2大于第三侧表面的第四角度λ3。
例如，结合图12、图13和14所示，第一侧表面102c1包括第一类凹面，第二侧表面102c2包括第二类凹面，第三侧表面102c3包括第三类凹面，第四侧表面102c4包括第四类凹面；第一类凹面、第二类凹面、第三类凹面和第四类凹面在距离下表面102a等距离的位置的侧面与下表面102a之间形成第三角度φ。
例如，结合图12、图13和14所示，第一类凹面上的第三角度φ1小于第二类凹面上的第三角度φ2。
例如，结合图12、图13和14所示，该第四类凹面上的第三角度φ4小于第三类凹面上的第三角度φ3。
例如，结合图12、图13和14所示，在第一类凹面的第三角度φ1、第二 类凹面的第三角度φ2、第三类凹面的第三角度φ3和第四类凹面的第三角度φ4中，第二类凹面上的第三角度φ2最大，第四类凹面上的第三角度φ4最小。
例如，结合图12、图13和14所示，该第一接触区域105和第二接触区域106位于第三侧表面102c3或第四侧表面102c4。
例如，结合图12、图13和14所示，该金属氧化物薄膜晶体管100为像素显示区域的开关晶体管，金属氧化物薄膜晶体管100设置在相互交叉的栅线01和数据线02限定的像素区域A中，该栅线01和数据线02分别沿着像素阵列的行方向和列方向延伸，金属氧化物半导体层102沿着栅线01的方向延伸，第一接触区域105和第二接触区域106分别位于金属氧化物半导体层102延伸方向的两个端部。
例如，如图13所示，第一侧表面102c1和第二侧表面102c2也沿着金属氧化物半导体层102的长度方向排布，该第一侧表面102c1的第三角度φ1小于该第二侧表面102c2的第三角度φ2，即第一侧表面102c1的倾斜程度小于该第二侧表面102c2的倾斜程度。
一些实施方式中，所述第一侧表面上的第三角度、所述第二侧表面上的第三角度、所述第三侧表面上的第三角度和所述第四侧表面上的第三角度中，所述第二侧表面的所述第三角度最大，所述第四侧表面上的第三角度最小。
例如，如图13所示，以第一侧表面102c1和第二侧表面102c2的对应于金属氧化物半导体层102厚度方向上的中部区域的侧表面为向金属氧化物半导体层102的中心区域凹陷的凹面的外轮廓均为1/2圆弧为例进行说明，该第一侧表面102c1对应的凹面的外轮廓为第一曲线，第二侧表面102c2对应的凹面的外轮廓为第二曲线，第一曲线的曲率小于第二曲线的曲率，即第二侧表面102c2中的凹面对应的第二曲线的弯折程度大于第一侧表面102c1中凹面对应的第一曲线的弯折程度。
例如，如图13所示，该侧表面102c的第二半导体层106’包括有第四角度λ(λ1、λ2)的斜坡，该第四角度λ为恒值；侧表面102c的第一半导体层105’具有第三角度φ(φ1、φ2)，该第三角度φ包括一系列连续变化的角度，从靠近衬底基板101的一侧到远离衬底基板101的一侧，一系列连续变化的第三角度φ先增大后减小；且该第三角度φ先增大后减小的曲面的曲率中心位于同一侧。
例如，在对该金属氧化物半导体层102进行构图工艺时，第一方向C-C’ 为衬底基板101前进的方向，即第二侧表面102c2先接受刻蚀液并且先被刻蚀，第一侧表面102c1相对于第二侧表面102c2后接受刻蚀液且后被刻蚀，以使得该第一侧表面102c1的第三角度φ1小于该第二侧表面102c2的第三角度φ2，且使得第二侧表面102c2中的凹面对应的第二曲线的弯折程度大于第一侧表面102c1中凹面对应的第一曲线的弯折程度。
例如，如图14所示，第三侧表面102c3的第三角度φ3大于第四侧表面12c4的第三角度φ4。第三侧表面12c3对应的凹面的外轮廓为第三曲线，第四侧表面12c4对应的凹面的外轮廓为第四曲线，第三曲线的曲率大于第四曲线的曲率，即第三侧表面12c3中的凹面对应的第三曲线的弯折程度大于第四侧表面12c4中凹面对应的第四曲线的弯折程度。
例如，对该金属氧化物半导体层102进行构图工艺时，衬底基板101倾斜放置以与水平面成一定的角度，例如，2度～10度，从而使得第三侧表面102c3的位置高于第四侧表面102c4的位置，使得第三侧表面102c3先接受刻蚀液并且先被刻蚀，第四侧表面102c4相对于第三侧表面102c3后接受刻蚀液且后被刻蚀，以使得第三侧表面102c3的第三角度φ3大于第四侧表面102c4的第三角度φ4，且使得第三侧表面102c3中的凹面对应的第三曲线的弯折程度大于第四侧表面102c4中凹面对应的第四曲线的弯折程度。
例如，金属氧化物半导体层102的侧表面102c和上表面102b接触刻蚀液被刻蚀时，金属氧化物半导体层102的几何中心内缩，第二侧表面102c2的几何中心内缩的距离小于第一侧表面102c1的几何中心内缩的距离；第三侧表面102c3的几何中心内缩的距离小于第四侧表面102c4的几何中心内缩的距离。
例如，在图13和图14中，以金属氧化物薄膜晶体管100为底栅型薄膜晶体管为例进行说明，本公开的实施例不限于此，根据产品需求，该金属氧化物薄膜晶体管100还可以为顶栅型薄膜晶体管或者双栅型薄膜晶体管。
例如，在图13和图14中，栅极103设置在衬底基板101和金属氧化物半导体层102之间，该栅极103的材料可以为铜与其他金属的组合，例如，铜/钼(Cu/Mo)、铜/钛(Cu/Ti)、铜/钼钛合金(Cu/MoTi)、铜/钼钨合金(Cu/MoW)、铜/钼铌合金(Cu/MoNb)等。该栅极103的材料也可以为铬基金属或铬与其他金属的组合，例如，铬/钼(Cr/Mo)、铬/钛(Cr/Ti)或者铬/钼钛合金(Cr/MoTi)等。
例如，如图13和图14所示，在栅极103和金属氧化物半导体层102之间还设置有栅绝缘层106，该栅绝缘层106的材料包括氧化硅(SiO 2)、氧化铝(Al 2O 3)、氮化硅(SiN)、氧化钛(TiO 2)、氧化铪(HfO 2)、氧化钽(Ta 2O 5)和氧化锆(ZrO 2)等绝缘氧化物中的至少之一。
例如，如图13和图14所示，在金属氧化物半导体层102的远离衬底基板101的一侧还设置有源极104和漏极105，该源极104和漏极105的材料可以包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。
例如，在一个示例中，该源极104和漏极105的材料为铜基金属。铜金属具有电阻率低、导电性好的特点，因而可以提高源极104和漏极105的信号传输速率，以提高显示质量。例如，该铜基金属为铜(Cu)、铜锌合金(CuZn)、铜镍合金(CuNi)或铜锌镍合金(CuZnNi)等性能稳定的铜基金属合金。
例如，如图13和图14所示，在源极104和漏极105的远离衬底基板101的一侧还设置有钝化层107，该钝化层107的材料为无机绝缘材料，例如，该无机绝缘材料为氧化硅(SiO 2)、氧化铝(Al 2O 3)、氮化硅(SiN)、氧化钛(TiO 2)、氧化铪(HfO 2)、氧化钽(Ta 2O 5)和氧化锆(ZrO 2)等绝缘氧化物中的至少之一。
例如，该金属氧化物薄膜晶体管的其他结构可以参见常规设计，本公开的实施例不再赘述。
本公开至少一实施例还提供一种显示面板，该显示面板包括上述任一项所述的金属氧化物薄膜晶体管，该显示面板的特性可以参见常规的显示面板的特性，本公开的实施例对此不作限定。
本公开至少一实施例提供的一种金属氧化物薄膜晶体管和显示面板，具有以下技术效果：
(1)本公开至少一实施例提供的金属氧化物薄膜晶体管，可以确保金属氧化物薄膜晶体管的沟道区的宽度尽可能大，载流子的迁移率尽可能高，金属氧化物薄膜晶体管的特性尽可能稳定，以提高金属氧化物薄膜晶体管的特性和良率。
(2)本公开至少一实施例提供的金属氧化物薄膜晶体管，通过控制工艺条件将金属氧化物薄膜晶体管中的金属氧化物半导体层的侧表面的形状制作成具有凹面的形状，即可以减少金属氧化物薄膜晶体管的相邻层发生剥离的风险，从而使得该金属氧化物薄膜晶体管中的金属氧化物半导体层和与其相 邻的膜层之间的粘附能力更强，以提高金属氧化物薄膜晶体管的特性和良率。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (43)

  1. 一种金属氧化物薄膜晶体管，包括：
    设置在衬底基板上的金属氧化物半导体层以及与所述金属氧化物半导体层接触的源极和漏极；
    所述金属氧化物半导体层为叠层结构，叠层结构至少包含第一半导体层和第二半导体层，所述第一半导体层的载流子迁移率高于所述第二半导体层的载流子迁移率；
    所述金属氧化物半导体层包括下表面、上表面以及侧表面，所述源极与所述侧表面和上表面接触；在所述侧表面与所述源极或所述漏极接触的区域至少包括位于所述第一半导体层的第一接触区域和位于所述第二半导体层的第二接触区域；
    其中，所述氧化物半导体层中第一接触区域和第二接触区域具有如下形状：所述形状具有所述金属氧化物半导体层的下表面与第一接触区域的侧表面之间呈第一角度，以及所述金属氧化物半导体层的下表面与第二接触区域的侧表面之间呈第二角度；所述第一角度大于所述第二角度。
  2. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一角度为所述第一接触区域与平行于所述下表面且与所述第一接触区域相交的平面之间的夹角；
    所述第二角度为所述第二接触区域与平行于所述下表面且与所述第二接触区域相交的平面之间的夹角。
  3. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，在所述叠层金属氧化物半导体层中，所述第二半导体层靠近所述源极和漏极；
    所述第一接触区域为所述源极或漏极与第一半导体层的全部接触区域或部分接触区域，所述第二接触区域为所述源极或漏极与第二半导体层的全部接触区域或部分接触区域。
  4. 根据权利要求1～3中任一项所述的金属氧化物薄膜晶体管，其中，所述第一半导体层和所述第二半导体层满足如下情况中的至少之一：
    第一半导体层和所述第二半导体层具有不同结晶度的金属氧化物半导体；
    第一半导体层和所述第二半导体层具有不同组分的金属氧化物半导体；
    第一半导体层和所述第二半导体层具有不同禁带宽度的金属氧化物半导体。
  5. 根据权利要求3所述的金属氧化物薄膜晶体管，其中，所述第一半导体层的金属氧化物的结晶度小于所述第二半导体层的金属氧化物的结晶度。
  6. 根据权利要求1～5中任一项所述的金属氧化物薄膜晶体管，其中，在垂直于所述衬底基板的主表面的方向上，所述第一接触区域从最靠近所述上表面的位置到最靠近所述下表面的位置的延伸距离小于所述第二接触区域从最靠近所述上表面的位置到最靠近所述下表面的位置的延伸距离。
  7. 根据权利要求1～5中任一项所述的金属氧化物薄膜晶体管，其中，所述第一接触区域在衬底上投影轮廓中宽度为L1；所述第二接触区域在衬底上投影轮廓中宽度为L2；L1小于L2。
  8. 根据权利要求7所述的金属氧化物薄膜晶体管，其中，所述L2是所述L1的2倍～5倍。
  9. 根据权利要求7所述的金属氧化物薄膜晶体管，其中，所述L2在2～50nm之间，L1为0.1～5nm。
  10. 根据权利要求1～9中任一项所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层还包括第三半导体层；
    所述第三半导体层位于所述第一半导体层和所述第二半导体层之间与所述第一半导体层和所述第二半导体层直接接触。
  11. 根据权利要求10所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层至少部分区域的结晶度满足：
    所述第三半导体层的金属氧化物的结晶度大于所述第一半导体层的金属氧化物的结晶度且小于所述第二半导体层的金属氧化物的结晶度。
  12. 根据权利要求10所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层至少部分区域的载流子浓度满足：
    所述第三半导体层的载流子浓度小于所述第一半导体层的载流子浓度。
  13. 根据权利要求1～12中任一项所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层包括与所述源极或漏极在衬底基板上的投影有至少部分交叠的交叠区域，以及与所述源极或漏极在衬底基板上的投影无交叠的非交叠区域；
    所述交叠区域的O元素含量百分比小于所述非交叠区域的O元素含量百 分比。
  14. 根据权利要求13所述的金属氧化物薄膜晶体管，其中，所述非交叠区域和所述交叠区域的O元素含量百分比差值不小于10％。
  15. 根据权利要求14所述的金属氧化物薄膜晶体管，其中，所述非交叠区域和所述交叠区域的O元素含量百分比差值在10％～30％范围内。
  16. 根据权利要求14所述的金属氧化物薄膜晶体管，其中，所述非交叠区域的O元素含量百分比在38％～58％范围内；所述交叠区域的O元素含量百分比在20％～40％范围内。
  17. 根据权利要求13所述的金属氧化物薄膜晶体管，其中，所述非交叠区域和交叠区域的至少部分区域包含N元素，所述交叠区域的N元素含量百分比小于所述非交叠区域的N元素含量百分比。
  18. 根据权利要求17所述的金属氧化物薄膜晶体管，其中，所述交叠区域的N元素含量百分比在3％～10％之间，所述非交叠区域的N元素含量百分比在5％～15％之间。
  19. 根据权利要求13所述的金属氧化物薄膜晶体管，其中，所述非交叠区域和交叠区域均包含金属元素In和Zn，交叠区域的In含量百分比与Zn含量百分比的差值小于非交叠区域In含量百分比和Zn含量百分比差值，非交叠区域In含量百分比大于Zn含量百分比。
  20. 根据权利要求13所述的金属氧化物薄膜晶体管，其中，非交叠区域和交叠区域均包含金属元素In，交叠区域的In含量百分比大于所述非交叠区域In含量百分。
  21. 根据权利要求20所述的金属氧化物薄膜晶体管，其中，所述交叠区域In含量百分在15％～20％之间；所述非交叠区域的In含量百分比在8％～15％之间。
  22. 根据权利要求1～10中任一项所述的金属氧化物薄膜晶体管，其中，所述第一接触区域为第一凹面，所述第一凹面的至少部分区域位于所述第一半导体层。
  23. 根据权利要求22所述的金属氧化物薄膜晶体管，其中，所述第一凹面中远离所述下表面的方向上，该第一角度先增大后减小，且与金属氧化物半导体层的中心位置的距离先减小后增大。
  24. 根据权利要求22所述的金属氧化物薄膜晶体管，其中，所述第一凹 面中远离所述下表面的方向上不同位置的第一角度的差值不超过3°；或
    所述第一凹面中远离所述下表面的方向上，该第一角度逐渐增大，第一角度最大的位置与第二接触区域相邻。
  25. 根据权利要求24所述的金属氧化物薄膜晶体管，其中，
    所述第一接触区域为所述第一凹面，所述第一接触区域的不同位置与所述下表面之间的所述第一角度的数值为一个相同的值或多个不同的值；
    所述第二接触区域为一个光滑的所述第二平面，所述第二接触区域的不同位置与平行于至少部分所述下表面且与所述第二接触区域相交的平面之间的所述第二角度为一个相同的值或多个不同的值。
  26. 根据权利要求25所述的金属氧化物薄膜晶体管，其中，所述第一接触区域和所述第二接触区域之间形成有一拐角，所述拐角对应的两个面之间的夹角为钝角。
  27. 根据权利要求1、4、13和22中任一项所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层的轮廓具有四个侧边，所述四个侧边分别对应所述第一侧表面、第二侧表面、第三侧表面和第四侧表面，所述第一侧表面和所述第二侧表面相对设置，所述第三侧表面和所述第四侧表面相对设置；
    所述第一侧表面、所述第三侧表面、所述第二侧表面和所述第四侧表面依次设置；
    所述第一接触区域为所述源极与所述第二侧表面和所述第三侧表面至少之一接触的区域。
  28. 根据权利要求27所述的金属氧化物薄膜晶体管，其中，所述第一侧表面、所述第三侧表面、所述第二侧表面和所述第四侧表面至少之一满足如下形状：
    所述形状具有所述金属氧化物半导体层的第一半导体层的侧表面与下表面之间呈第三角度；所述金属氧化物半导体层的第二半导体层的侧表面与下表面之间呈第四角度。
  29. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，在所述第二半导体层中，所述第一侧表面中的所述第四角度小于所述第二侧表面中的所述第四角度。
  30. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，在所述第二 半导体层中，所述第三侧表面的所述第四角度大于所述第四侧表面的所述第四角度。
  31. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，在所述第二半导体层中，所述第二侧表面的所述第四角度大于所述第三侧表面的所述第四角度。
  32. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，所述第一侧表面的所述第三角度小于所述第二侧表面的所述第三角度。
  33. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，所述第四侧表面的所述第三角度小于所述第三侧表面的所述第三角度。
  34. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，所述第一侧表面上的第三角度、所述第二侧表面上的第三角度、所述第三侧表面上的第三角度和所述第四侧表面上的第三角度中，所述第二侧表面的所述第三角度最大，所述第四侧表面上的第三角度最小。
  35. 根据权利要求28所述的金属氧化物薄膜晶体管，其中，所述金属氧化物薄膜晶体管为像素显示区域的开关晶体管，所述金属氧化物薄膜晶体管设置在相互交叉的栅线和数据线限定的像素区域中，所述栅线和所述数据线分别沿着像素阵列的行方向和列方向延伸，所述金属氧化物半导体层的沟道长度方向沿着所述栅线的方向延伸。
  36. 根据权利要求3所述的金属氧化物薄膜晶体管，其中，所述第一半导体层包括非晶或纳米晶态的金属氧化物半导体；所述第二半导体层包括c-轴结晶的金属氧化物半导体。
  37. 根据权利要求3所述的金属氧化物薄膜晶体管，其中，所述第二半导体层的厚度大于所述第一半导体层的厚度，所述第一半导体层的厚度为5nm～20nm，所述第二半导体层的厚度为20nm～100nm。
  38. 根据权利要求37所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层中包括铟元素、镓元素和锌元素，在所述金属氧化物半导体层中，至少部分区域的元素分布满足：所述锌元素和所述铟元素的摩尔比为(2～4):(3～5)、所述锌元素和所述镓元素的摩尔比为(2～4):(1～2)。
  39. 根据权利要求38所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层包括非结晶层或纳米晶体层、结晶层，和晶态位于非结晶层或纳米晶体层与结晶层之间的过渡层，所述过渡层在所述金属氧化物半导体层 的厚度方向上位于所述非结晶层或所述纳米晶体层和所述结晶层之间；
    所述非结晶层或所述纳米晶体层中铟元素和所述结晶层中铟元素的摩尔比为0.97～1.38，且所述非结晶层或所述纳米晶体层中铟元素和所述过渡层中所述铟元素的摩尔比为1.36～1.64；
    所述非结晶层或所述纳米晶体层中镓元素和所述结晶层中镓元素的摩尔比为0.57～0.92，且所述非结晶层或所述纳米晶体层中镓元素和所述过渡层中所述镓元素的摩尔比为0.5～1.1；
    所述非结晶层或所述纳米晶体层中锌元素和所述结晶层中锌元素的摩尔比为0.8～0.96，且所述非结晶层或所述纳米晶体层中锌元素和所述过渡层中所述锌元素的摩尔比为0.74～0.83。
  40. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第二半导体层的厚度和所述第一半导体层的厚度的比值范围为0.2～5。
  41. 根据权利要求1、4、13、22和27中任一项所述的金属氧化物薄膜晶体管，其中，所述金属氧化物半导体层还包括第三半导体层；
    所述第三半导体层位于所述第一半导体层和所述第二半导体层之间与所述第一半导体层和所述第二半导体层直接接触；
    所述第三半导体层的厚度与所述第一半导体层的厚度比值在0.25～0.75之间。
  42. 根据权利要求41所述的金属氧化物薄膜晶体管，其中，所述第一半导体层的厚度为5～20nm之间，所述第三半导体层的厚度在1～6nm之间。
  43. 一种显示面板，其中，包括权利要求1～42中任一项所述的金属氧化物薄膜晶体管。
PCT/CN2022/084443 2022-03-31 2022-03-31 金属氧化物薄膜晶体管及显示面板 WO2023184351A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2022/084443 WO2023184351A1 (zh) 2022-03-31 2022-03-31 金属氧化物薄膜晶体管及显示面板
CN202280000656.6A CN117546302A (zh) 2022-03-31 2022-03-31 金属氧化物薄膜晶体管及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/084443 WO2023184351A1 (zh) 2022-03-31 2022-03-31 金属氧化物薄膜晶体管及显示面板

Publications (1)

Publication Number Publication Date
WO2023184351A1 true WO2023184351A1 (zh) 2023-10-05

Family

ID=88198682

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/084443 WO2023184351A1 (zh) 2022-03-31 2022-03-31 金属氧化物薄膜晶体管及显示面板

Country Status (2)

Country Link
CN (1) CN117546302A (zh)
WO (1) WO2023184351A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856389A (zh) * 2010-12-30 2013-01-02 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103824886A (zh) * 2012-11-16 2014-05-28 株式会社半导体能源研究所 半导体装置
CN110246900A (zh) * 2018-03-07 2019-09-17 夏普株式会社 半导体装置及其制造方法
US20190326443A1 (en) * 2016-09-27 2019-10-24 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN112750913A (zh) * 2019-10-30 2021-05-04 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
WO2021258982A1 (zh) * 2020-06-24 2021-12-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856389A (zh) * 2010-12-30 2013-01-02 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103824886A (zh) * 2012-11-16 2014-05-28 株式会社半导体能源研究所 半导体装置
US20190326443A1 (en) * 2016-09-27 2019-10-24 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN110246900A (zh) * 2018-03-07 2019-09-17 夏普株式会社 半导体装置及其制造方法
CN112750913A (zh) * 2019-10-30 2021-05-04 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
WO2021258982A1 (zh) * 2020-06-24 2021-12-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及电子装置

Also Published As

Publication number Publication date
CN117546302A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
US8501551B2 (en) Thin film transistor array substrate and method of fabricating the same
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
KR20220057511A (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20150187948A1 (en) Semiconductor device and method for producing same
US9755036B2 (en) Semiconductor device, display device, and method for producing semiconductor device
US9508544B2 (en) Semiconductor device and method for manufacturing same
US10593809B2 (en) Semiconductor device including oxide semiconductor thin-film transistor having multilayer structure oxide semiconductor layer
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
TWI478344B (zh) 電晶體與其製造方法
WO2022193657A1 (zh) 薄膜晶体管及其制备方法、显示面板、显示装置
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
JP6186077B2 (ja) 液晶表示パネルおよびその製造方法
US11682705B2 (en) Thin film transistor substrate
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板
WO2023184351A1 (zh) 金属氧化物薄膜晶体管及显示面板
US20200287054A1 (en) Semiconductor device and method for producing the same
JP6224338B2 (ja) 半導体装置、表示装置及び半導体装置の作製方法
US9178024B2 (en) Thin film transistor display panel and manufacturing method thereof
WO2016155214A1 (zh) 导电结构及其制作方法、阵列基板、显示装置
WO2018192210A1 (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN107464848A (zh) 底栅氧化物半导体薄膜晶体管及其制备方法
WO2022193063A1 (zh) 一种薄膜晶体管、显示基板及其制作方法和显示装置
WO2016084687A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 18014269

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22934194

Country of ref document: EP

Kind code of ref document: A1