CN108389911B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108389911B
CN108389911B CN201810146247.2A CN201810146247A CN108389911B CN 108389911 B CN108389911 B CN 108389911B CN 201810146247 A CN201810146247 A CN 201810146247A CN 108389911 B CN108389911 B CN 108389911B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
insulating layer
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810146247.2A
Other languages
English (en)
Other versions
CN108389911A (zh
Inventor
山崎舜平
早川昌彦
筱原聪始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN108389911A publication Critical patent/CN108389911A/zh
Application granted granted Critical
Publication of CN108389911B publication Critical patent/CN108389911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

在使用氧化物半导体的底栅型的晶体管中,提供如下结构,即:对栅电极层施加较高的栅电压的情况下,缓和在漏电极层的端部近旁(及源电极层的端部近旁)会发生的电场集中且抑制开关特性的劣化,而提高可靠性。将重叠于沟道形成区上的绝缘层的截面形状设定为锥形形状,且重叠于沟道形成区上的绝缘层的厚度为0.3μm以下,优选为5nm以上且0.1μm以下。将重叠于沟道形成区上的绝缘层的截面形状的下端部的锥形角θ设定为60°以下,优选设定为45°以下,更优选设定为30°以下。

Description

半导体装置及其制造方法
本申请是如下发明专利申请的分案申请:
发明名称:半导体装置及其制造方法;申请日:2012年9月28日;申请号:201210368465.3。
技术领域
本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。
另外,在本说明书中,半导体装置是指能够通过利用半导体特性起作用的所有类型的装置,如电光学装置、半导体电路及电子设备都是半导体装置。
背景技术
近年来,已对半导体装置进行开发,将半导体装置用作LSI、CPU、存储器。CPU是包括从半导体圆片分开的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
LSI、CPU、存储器等的半导体电路(IC芯片)安装在电路衬底例如印刷线路板上,并用作各种电子设备的部件之一。
通过将氧化物半导体膜用于沟道形成区来制造晶体管等的技术引人注目。例如,可以举出作为氧化物半导体膜使用氧化锌(ZnO)的晶体管或者使用InGaO3(ZnO)m的晶体管。专利文献1及专利文献2公开了在具有透光性的衬底上形成上述使用氧化物半导体膜的晶体管并将该晶体管应用于图像显示装置的开关元件等的技术。
[专利文献1] 日本专利申请公开2007-123861号公报
[专利文献2] 日本专利申请公开2007-96055号公报。
在氧化物半导体中形成沟道形成区的晶体管可以实现比使用非晶硅的晶体管更高的场效应迁移率。非晶硅的晶体管的场效应迁移率通常为0.5cm2/Vs左右,与此相比使用氧化物半导体的晶体管的场效应迁移率为10cm2/Vs至20cm2/Vs或更大的值。另外,氧化物半导体通过溅射法等可以形成活性层,不像使用多晶硅的晶体管那样,能够不利用激光装置而简单地制造。
现在对使用上述氧化物半导体在玻璃衬底或塑料衬底上形成晶体管并将该晶体管应用于液晶显示装置、有机EL显示装置、电子纸等进行讨论。
另一方面,现在正普及具有大面积的显示区域的显示装置。在家庭用电视中,显示画面的对角为40英寸至50英寸的电视也已开始广泛使用,将来普及更加快。因为如上所说明的那样,使用氧化物半导体的晶体管得到非晶硅的晶体管的10倍以上的场效应迁移率,所以在具有大面积的显示区域的显示装置中作为像素的开关元件也得到充分的性能。另外,用于显示装置的晶体管被求得具有更耐压性。
本发明的目的之一在于将使用氧化物半导体的电特性良好且可靠性高的晶体管用作开关元件,并且提供可靠性高的显示装置及其制造方法。
另外,本发明的目的之一在于提供如下结构及其制造方法,即:在使用氧化物半导体的底栅型的晶体管中,对栅电极层施加较高的栅电压的情况下,缓和在漏电极层的端部近旁(及源电极的端部近旁)会发生的电场集中且抑制开关特性的劣化,而提高可靠性。
设为将氧化物半导体用于沟道形成区,且在沟道形成区上重叠地设置绝缘层(也称为沟道停止层)的结构的底栅型的晶体管。本发明的一个方式之一是探讨重叠于沟道形成区上的绝缘层的截面形状,具体而言研究端部的截面形状(锥形角度θ或厚度等),缓和在漏电极层的端部近旁(及源电极层的端部近旁)会发生的电场集中,而抑制开关特性的劣化。
具体而言,将重叠于沟道形成区上的绝缘层的截面形状设定为梯形或三角形,即截面形状的下端部的锥形的角度θ为60°以下,优选为45°以下,更优选为30°以下。通过采用上述角度范围,在对栅电极层施加较高的栅电压的情况下,能够缓和在漏电极层的端部近旁(及源电极层的端部近旁)会发生的电场集中。
另外,将重叠于沟道形成区上的绝缘层的厚度设定为0.3μm以下,优选为5nm以上且0.1μm以下。通过采用上述厚度范围,能够使电场强度的峰值小,或者由于电场集中分散而电场集中的部分成为多个,结果能够缓和在漏电极层的端部近旁会发生的电场集中。
发明内容
在本说明书中公开的本发明的一个方式是一种半导体装置,包括:在绝缘表面上的栅电极层;在栅电极层上的栅极绝缘膜;在栅极绝缘膜上的包括沟道形成区的氧化物半导体膜;与氧化物半导体膜上接触的绝缘层;在绝缘层上具有端部的源电极层;以及在绝缘层上具有端部的漏电极层,其中,源电极层的端部及漏电极层的端部隔着绝缘层重叠于沟道形成区,并且绝缘层的端部为锥形形状,该绝缘层的厚度为0.3μm以下,优选为5nm以上且0.1μm以下。
在本说明书中公开的本发明的另一个方式是一种半导体装置,包括:在绝缘表面上的栅电极层;在栅电极层上的栅极绝缘膜;在栅极绝缘膜上的包括沟道形成区的氧化物半导体膜;与氧化物半导体膜上接触的绝缘层;在绝缘层上具有端部的源电极层;以及在绝缘层上具有端部的漏电极层,其中,源电极层的端部及漏电极层的端部隔着绝缘层重叠于沟道形成区,并且由绝缘层的端部的侧面和绝缘表面构成的角度为60°以下,优选为45°以下,更优选为30°以下,该绝缘层的厚度为0.3μm以下,优选为5nm以上且0.1μm以下。
另外,在上述结构中,漏电极层的端部重叠于绝缘层的上表面。漏电极层也用作遮断来自外部的光对于氧化物半导体膜的照射的遮光膜。在将漏极电极层用作遮光膜的情况下,以源电极层的端部和漏电极层的端部之间的间隔距离在不短路的范围内的方式决定源电极层的端部的位置即可。
另外,在绝缘层的端部的侧面和绝缘表面形成的角度较小的情况下,绝缘层的侧面的宽度(也称为锥形部分的宽度)为较宽,因此减少漏极电极层和栅电极层重叠的部分的寄生电容是优选的。在此情况下,漏电极层的端部重叠于绝缘层的端部的侧面。
在绝缘层的端部上锥形角θ是绝缘层的截面形状中的下端部的侧面和衬底主平面形成的角度。另外,在设置有绝缘层的区域的氧化物半导体膜的表面为平面,并且与衬底主平面大致平行的情况下,锥形角θ是指截面形状中的下端部的侧面和氧化物半导体膜平面形成的角度。
此外,重叠于沟道形成区上的绝缘层的端部的截面形状不局限于梯形或三角形。也可以采用重叠于沟道形成区上的绝缘层的侧面的至少一部分具有曲面的形状。例如,在绝缘层的端部的截面形状中,绝缘层的下端部也可以具有根据位于绝缘层的外侧的曲率圆的中心决定的一个曲面。此外,绝缘层的端部的截面形状也可以具有从绝缘层上表面向衬底扩大的截面形状。
通过干蚀刻或湿蚀刻形成具有如上所述的多种截面形状的绝缘层。作为用于干蚀刻的蚀刻装置,可以使用如下装置:使用反应性离子蚀刻法(RIE法)的蚀刻装置、使用ECR(Electron Cyclotron Resonance:电子回旋共振)或ICP(Inductively Coupled Plasma:感应耦合等离子体)等高密度等离子体源的干蚀刻装置。此外,作为与ICP蚀刻装置相比可以在宽广的区域上获得均匀的放电的干蚀刻装置,存在ECCP(Enhanced CapacitivelyCoupled Plasma,即增强型电容耦合等离子体)模式的蚀刻装置,其中上部电极接地,并且下部电极连接到13.56MHz的高频电源,并且进一步连接到3.2MHz的低频电源。即使在例如使用尺寸超过3m的第十代衬底的衬底时仍可以采用该ECCP模式的蚀刻装置。
此外,当重叠于沟道形成区上的绝缘层的截面形状采用梯形或三角形时,边使抗蚀剂掩模缩小边进行绝缘层的蚀刻,来形成截面形状为梯形或三角形状的绝缘层。注意,在本说明书中,截面形状是指沿垂直于衬底的主平面的面切断的截面形状。
通过将绝缘层的截面形状设为最适形状,能够缓和漏电极层的端部近旁及源电极层的端部近旁会发生的电场集中,而抑制开关特性的劣化,来实现提高可靠性的结构。
附图说明
图1A和1B是示出本发明的一个方式的截面结构及其计算结果;
图2A和2B是示出锥形角和电场强度的关系的图表;
图3A是示出沟道长度方向的长度和电场强度的关系的图表、图3B是示出膜厚度和电场强度的关系的图表;
图4A至4E是示出本发明的一个方式的截面图的一例;
图5A和5B是示出本发明的一个方式的截面图及俯视图的一例;
图6A至6D是示出本发明的一个方式的工序截面图的一例;
图7A和7B是STEM照片及其示意图;
图8A和8B是示出本发明的一个方式的截面图及俯视图的一例;
图9A至9D是示出本发明的一个方式的工序截面图的一例;
图10A是示出在80℃下的+BT测试前后的电特性的图表;图10B是示出在-BT测试前后的电特性的图表;
图11A是示出在25℃下的+BT测试前后的电特性的图表;图11B是示出在-BT测试前后的电特性的图表;
图12A是示出在+BT测试前后的晶体管的Vg-Id特性的图表;图12B是示出在-BT测试前后的晶体管的Vg-Id特性的图表;
图13A是示出照射光并在80℃下的-BT测试前后的电特性的图表;图13B是示出照射光并在25℃下的-BT测试前后的电特性的图表;
图14A至14C是说明半导体装置的一个方式的平面图;
图15A和15B是说明半导体装置的一个方式的平面图及截面图;
图16A和16B是示出半导体装置的一个方式的截面图;
图17A和17B是示出半导体装置的一个方式的电路图及截面图;
图18A至18C是示出电子设备的图;
图19A至19C是示出电子设备的图;
图20A和20B是示出比较例子的计算结果。
标号说明
101 栅电极层;102 栅极绝缘膜;103 氧化物半导体膜;104 绝缘层;105 源电极层;106 漏电极层;107 保护绝缘膜。
具体实施方式
下面,参照附图对本发明的实施方式进行详细说明。但是,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
实施方式1
在重叠于沟道形成区上的绝缘层的截面形状为梯形的晶体管中,进行当施加栅极偏压时的漏极近旁的电位分布的计算。这里,在计算中使用Synopsys公司制造的器件模拟软件(Sentaurus Device)。
将如图1A所示的晶体管用于计算模型,即在设置于栅电极层101上的厚度为100nm的栅极绝缘膜102上按顺序层叠厚度为20nm的氧化物半导体膜103、厚度为100nm的绝缘层104(沟道停止层),并且具有设置在绝缘层104上的源电极层及漏电极层106、覆盖源电极层及漏电极层106的保护绝缘膜107的底栅型结构(沟道停止型)的晶体管。将绝缘层104的下端部的锥形角设定为30°。
图1A是示出对栅电极层101施加-30V,且将漏电极层106设定为0V的情况下的等电位线的图。另外,图1B是如下图表,即纵轴表示氧化物半导体膜103的背沟道上,即与绝缘层104接触的氧化物半导体膜103的界面中的电场强度,横轴表示沟道长度方向的长度。另外,沟道长度方向的长度X以沟道形成区的中心为原点,并且截面形状为梯形的绝缘层104的下边为3μm。
另外,为了进行比较,进行如下情况下的计算,即在绝缘层的截面形状不是锥形形状,具体而言该形状为矩形(侧面和衬底的主平面形成的角度为90°的形状)。图20A是示出对栅电极层101施加-30V,且将漏电极层106设定为0V的情况下的等电位线的图。另外,图20B是如下图表,即纵轴表示与绝缘层104接触的氧化物半导体膜103的界面中的电场强度,横轴表示沟道长度方向的长度。这里可知在氧化物半导体膜中的与绝缘层的下端部接触的截面近旁,即X=1.5μm的部分电场集中。
与比较例子进行比较,图1B所示的电场强度的峰值小。因此,与绝缘层的截面形状采用矩形时相比,通过绝缘层的截面形状采用锥形形状,能够缓和电场集中。
此外,在对栅电极层101施加-30V,对漏电极层106施加20V,并且将源电极层设定为0V的情况下进行电场强度的计算,而能够获得同样的结果。
另外,图2A是示出将锥形角θ设定为10°、30°、50°、70°,且对与绝缘层接触的氧化物半导体膜的界面中的电场强度进行计算的结果的图表,在此分别计算X=1.5μm的部分的电场强度以及X=1.0μm的部分的电场强度。另外,在图2A中,白色方形点表示当将漏电极层设定为20V时的X=1.0μm的部分的电场强度,白色圆点表示当将漏电极层设定为20V时的X=1.5μm的部分的电场强度。此外,黑色方形点表示当将漏电极层设定为0V时的X=1.0μm的部分的电场强度,黑色圆点表示当将漏电极层设定为0V时的X=1.5μm的部分的电场强度。
另外,图2B是示出采用厚度为20nm的绝缘层(沟道停止层),将锥形角θ设定为10°、30°、50°、70°,且对与绝缘层接触的氧化物半导体膜的界面中的电场强度进行计算的结果的图表,在此分别计算X=1.5μm的部分的电场强度以及X=1.0μm的部分的电场强度。另外,在图2B中,白色方形点表示当将漏电极层设定为20V时的X=1.0μm的部分的电场强度,白色圆点表示当将漏电极层设定为20V时的X=1.5μm的部分的电场强度。此外,黑色方形点表示当将漏电极层设定为0V时的X=1.0μm的部分的电场强度,黑色圆点表示当将漏电极层设定为0V时的X=1.5μm的部分的电场强度。
另外,将绝缘层的截面形状设定为矩形且将其厚度设定为5nm,对栅电极层101施加-30V,并且将漏电极层106设定为0V,来算出等电位线,而检测在与绝缘层接触的氧化物半导体膜的界面中的电场强度以及电场集中的位置。图3A是纵轴表示该电场强度,横轴表示沟道长度方向的长度的图表。注意,在绝缘层的厚度与比较例不同而其他条件都相同的情况下进行计算。与比较例相比,通过将绝缘层的厚度减薄到5nm,在多个部分中检测出电场集中的峰值,而且该峰值比比较例的峰值小。因此可知无论绝缘层的截面形状,通过厚度的减薄也能够缓和电场集中。不用说,加上厚度的减薄,通过截面形状采用锥形形状,进一步缓和电场集中。
另外,图3B是示出将绝缘层的截面形状设定为矩形且将其厚度设定为5nm、10nm、20nm、30nm、50nm、100nm、200nm,并且对电场强度进行计算的结果的图表,在此分别计算X=1.5μm的部分的电场强度以及X=1.0μm的部分的电场强度。图3A是纵轴表示该电场强度,横轴表示沟道长度方向的长度的图表。另外,在图3B中,黑色方形点表示当将漏电极层设定为0V时的X=1.0μm的部分的电场强度,黑色圆点表示当将漏电极层设定为0V时的X=1.5μm的部分的电场强度。另外,以对数刻度表示图3B的截面结构中的每个部位的厚度。另外,关于每个厚度作出纵轴表示电场强度且横轴表示沟道长度方向的长度的图表,而观察到在多个部分中发生电场集中的峰值的绝缘层的厚度范围是5nm以上且50nm以下。
通过上述计算结果,可知通过将绝缘层的截面形状设定为锥形形状,将绝缘层的厚度设定为5nm以上且100nm以下,优选设定为5nm以上且50nm以下,而能够实现电场集中的缓和。另外,通过采用锥形形状,且将锥形角设定为60°以下,即使绝缘层的厚度为300nm,也能够实现电场集中的缓和,因此可说通过将绝缘层的端部的锥形角设定为60°以下且将绝缘层的厚度设定为300nm以下,能够实现电场集中的缓和。
实施方式2
在本实施方式中,下面对绝缘层的截面形状的一例进行说明。
实施方式1的计算中所使用的模型示出漏电极层106近旁的截面图,然而图4A示出包含源电极层105的晶体管整体的截面结构图。
在图4A中,设有绝缘层104的区域的氧化物半导体膜103的表面为平面,且看作与衬底主平面大致平行。在此情况下,如图所示那样,锥形角θ是指绝缘层104的下端部的侧面和氧化物半导体膜平面形成的角度。图4A所示的绝缘层104为通过沟道形成区的中心的线为中心的线对称形状,因此在截面形状中的两个下端部的锥形角θ为大致相同。另外,将沟道形成区的中心作为横轴的原点,而决定沟道长度方向的长度。注意,在图4A所示的晶体管的截面结构中,虽然设定每个部位的尺寸(厚度、长度、宽度等),但是不局限于此。
另外,虽然图4A示出绝缘层的截面形状为梯形的例子,但是也可以采用如图4B所示那样的截面形状为三角形的绝缘层114。在绝缘层114的截面形状中,接触于三角形的底边的内角为锥形角θ。在图4B中,在绝缘层114的侧面上重叠漏电极层的端部。当然,源电极层的端部也重叠于绝缘层114的侧面上。
另外,也可以采用如图4C所示那样的截面形状为多角形的绝缘层124。如图4C所示那样,将截面形状为多角形的绝缘层124除了绝缘层124的下端部的侧面和氧化物半导体膜平面形成的角度θ1之外,还具有以虚线表示的平面(平行于衬底主平面的面)和绝缘层104的上端部的侧面形成的角度θ2。在此情况下,采用至少角度θ1为小于90°,优选为60°以下,更优选为30°以下的截面形状的绝缘层124。
另外,也可以采用如图4D所示那样的截面形状为从绝缘层的上表面向绝缘层的下表面扩大的形状的绝缘层134。绝缘层134的侧面具有曲面,绝缘层的下端部具有根据位于绝缘层的外侧的曲率圆的中心而决定的一个曲面。另外,图示包含以绝缘层的下端为起点的侧面的切线133的面和氧化物半导体膜的平面形成的角度(锥形角θ)。
另外,也可以采用如图4E所示那样的、侧面具有曲面的截面形状的绝缘层144。绝缘层144的侧面具有曲面,绝缘层的下端部具有根据位于绝缘层的内侧的曲率圆的中心而决定的一个曲面。另外,图示包含以绝缘层的下端为起点的侧面的切线143的面和氧化物半导体膜的平面形成的角度(锥形角θ)。为了实现这种截面形状的绝缘层144,也可以层叠蚀刻率不同的多个绝缘层。
除了上述的截面形状之外还有各种各样的截面形状,但是图4A至4E所示的形状的绝缘层用于晶体管是优选的。通过将图4A至4E所示的形状的绝缘层接触于氧化物半导体膜而设置,能够实现电场集中的缓和。
另外,本实施方式可与实施方式1自由组合。例如,采用图4B所示的截面形状,且将绝缘层114的端部的锥形角θ设定为60°以下,以及将绝缘层114的厚度设定为300nm以下,能够实现电场集中的缓和。
实施方式3
在本实施方式中,参照图5A至图6D对半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中,作为半导体装置的一例示出具有氧化物半导体膜的晶体管。
晶体管既可以采用形成有一个沟道形成区的单栅结构,又可以采用形成有两个沟道形成区的双栅结构,还可以采用形成有三个沟道形成区的三栅结构。此外,还可以采用在沟道形成区的上下隔着栅极绝缘膜设置有两个栅电极层的双栅结构。
图5A和5B所示的晶体管440是称为沟道保护型(也称为沟道停止型)的底栅结构的晶体管之一,并且,将该晶体管440也是称为反交错型晶体管的晶体管的一例。图5A是平面图,图5A中的单点虚线X1-Y1切断的截面相当于图5B。
如沟道长度方向的截面图的图5B所示那样,包括晶体管440的半导体装置在设有绝缘膜436的具有绝缘表面的衬底400上具有:栅电极层401、栅极绝缘膜402、氧化物半导体膜403、绝缘层413、源电极层405a以及漏电极层405b。
与氧化物半导体膜403接触的绝缘层413设置在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上,并且它用作沟道保护膜。
通过改进重叠于沟道形成区上的绝缘层413的截面形状,具体而言端部的截面形状(锥形角θ及厚度等),能够缓和在漏电极层405b的端部近旁会发生的电场集中,而抑制晶体管440的开关特性的劣化。
具体而言,将重叠于沟道形成区上的绝缘层413的截面形状设定为梯形或三角形,截面形状的下端部的锥形角θ为60°以下,优选为45°以下,更优选为30°以下。通过采用上述角度范围,在对栅电极层401施加较高的栅电压的情况下,能够缓和在漏电极层405b的端部近旁会发生的电场集中。
在本实施方式中,在截面形状中绝缘层413的比中央范围D靠近外侧的端部为锥形形状,且将该部分称为锥形部分。在截面形状中,绝缘层413的锥形部分在于两端,将其一方的宽度称为锥形部分的宽度,并且锥形部分的宽度相当于从沟道长度L减去中央的范围D的大约一半。
另外,将重叠于沟道形成区上的绝缘层413的厚度设定为0.3μm以下,优选为5nm以上且0.1μm以下。通过采用上述厚度范围,能够使电场强度的峰值小,或者由于电场集中分散而电场集中的部分成为多个,结果能够缓和在漏电极层405b的端部近旁会发生的电场集中。
用于氧化物半导体膜403的氧化物半导体优选至少包含铟(In)或锌(Zn)。特别优选包含In及Zn。另外,优选的是,作为用来减少使用该氧化物的晶体管的电特性不均匀的稳定剂,除了包含上述以外,还包含镓(Ga)。另外,作为稳定剂,优选包含锡(Sn)。另外,作为稳定剂,优选包含铪(Hf)。另外,作为稳定剂,优选包含铝(Al)。
另外,作为其他稳定剂,也可以包含镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的任何一种或多种。
例如,作为氧化物半导体可以使用氧化铟;氧化锡;氧化锌;二元金属氧化物如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物;三元金属氧化物如In-Ga-Zn类氧化物(也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物;以及四元金属氧化物如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
另外,例如,In-Ga-Zn类氧化物是指包含In、Ga和Zn的氧化物,而对In、Ga、Zn的比率没有限制。另外,也可以包含In、Ga、Zn以外的金属元素。In-Ga-Zn类氧化物具有无电场时的电阻足够高而可以使截止电流足够低且迁移率高的特征,因此作为用于半导体装置的半导体材料十分合适。
例如,可以使用其原子数比为In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的In-Ga-Zn类氧化物或其组成附近的氧化物。或者,可以使用其原子数比为In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8))的In-Sn-Zn氧化物或其组成附近的氧化物。
例如,In-Sn-Zn氧化物比较容易得到高迁移率。但是,即使使用In-Ga-Zn氧化物,也可以通过降低块体内缺陷密度而提高迁移率。
另外,通过减少成为电子给体(施主)的水分或氢等杂质且减少氧缺陷来实现的高纯度化的氧化物半导体(purified Oxide Semiconductor)是i型(本征半导体)或无限趋近于i型。因此,使用上述氧化物半导体的晶体管具有截止电流显著低的特性。另外,氧化物半导体的带隙是2eV以上,优选是2.5eV以上,更优选是3eV以上。通过使用水分或氢等的杂质浓度充分地降低且氧缺陷降低而被高纯度化的氧化物半导体膜,可以降低晶体管的截止电流。
具体而言,根据各种实验可以证明将被高纯度化的氧化物半导体膜用作半导体膜的晶体管的截止电流低。例如,即使用具有1×106μm沟道宽度和10μm沟道长度的元件,在从1V至10V的源电极和漏电极之间的电压(漏极电压)范围内,截止态电流可以小于或等于半导体参数分析仪的测量极限,即小于或等于1×10-13A。在此情况下,可知相当于截止电流除以晶体管的沟道宽度的数值的截止电流密度为100zA/μm以下。此外,通过使用使电容元件和晶体管连接,并由该晶体管控制流入到电容元件的电荷或从电容元件流出的电荷的电路,来进行截止电流密度的测量。在该测量时,将被高纯度化的氧化物半导体膜用于上述晶体管的沟道形成区,且根据电容元件的每个单位时间的电荷量推移测量该晶体管的截止电流密度。其结果是,可知当晶体管的源电极和漏电极之间的电压为3V时,可以获得更低的截止电流密度,即几十yA/μm。由此,以被高纯度化的氧化物半导体膜用于沟道形成区的晶体管的截止电流比使用具有结晶性的硅的晶体管的截止电流显著低。
此外,在没有特别的说明的情况下,在n沟道型晶体管中,本说明书所述的截止电流是指如下电流,即:在使漏电极的电位高于源电极及栅电极的电位的状态下,当以源电极的电位为基准时的栅电极的电位为0以下时,流过源电极和漏电极之间的电流。或者,在p沟道型晶体管中,本说明书所述的截止电流是指如下电流,即:在使漏电极的电位低于源电极及栅电极的电位的状态下,当以源电极的电位为基准时的栅电极的电位为0以上时,流过源电极和漏电极之间的电流。
此外,例如,氧化物半导体膜可以通过使用包含In(铟)、Ga(镓)和Zn(锌)的靶材的溅射法形成。在通过溅射法形成In-Ga-Zn类氧化物半导体膜的情况下,优选使用原子数比为In:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3或3:1:4的In-Ga-Zn类氧化物的靶材。通过使用具有上述原子数比的In-Ga-Zn类氧化物的靶材形成氧化物半导体膜,容易形成多晶或CAAC(C Axis Aligned Crystal)。另外,包含In、Ga及Zn的靶材的填充率为90%以上且100%以下,优选为95%以上且低于100%。通过采用填充率高的靶材,可以形成致密的氧化物半导体膜。
另外,当作为氧化物半导体使用In-Zn类氧化物材料时,将所使用的靶材中的金属元素的原子数比设定为In:Zn=50:1至1:2(换算为摩尔数比则为In2O3:ZnO=25:1至1:4),优选为In:Zn=20:1至1:1(换算为摩尔数比则为In2O3:ZnO=10:1至1:2),更优选为In:Zn=1.5:1至15:1(换算为摩尔数比则为In2O3:ZnO=3:4至15:2)。例如,作为用来形成作为In-Zn类氧化物的氧化物半导体膜的靶材,当原子数比为In:Zn:O=X:Y:Z时,满足Z>1.5X+Y。通过将Zn的比率设定为上述范围内的值,可以实现迁移率的提高。
氧化物半导体膜403有可能处于单晶、多晶(也称为多晶体)或非晶等状态。
优选氧化物半导体膜是C轴取向结晶氧化物半导体(C Axis AlignedCrystalline Oxide Semiconductor:CAAC-OS)膜。
CAAC-OS膜不是完全的单晶,也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外,在很多情况下该结晶部为能够容纳于一个边长小于100nm的立方体的尺寸。另外,在使用透射电子显微镜(TEM:TransmissionElectron Microscope)观察时的图像中,包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。另外,利用TEM在CAAC-OS膜中观察不到晶界(grain boundary)。因此,在CAAC-OS膜中,起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或平行于表面的法线向量方向上一致,在从垂直于ab面的方向看时具有三角形或六角形的原子排列,且在从垂直于c轴的方向看时,金属原子排列为层状或者金属原子和氧原子排列为层状。另外,在不同结晶部之间a轴及b轴的方向可以不同。在本说明书中,当只记载“垂直”时,还包括85°以上且95°以下的范围。另外,当只记载“平行”时,还包括-5°以上且5°以下的范围。
另外,在CAAC-OS膜中,结晶部的分布也可以不均匀。例如,在CAAC-OS膜的形成过程中,在从氧化物半导体膜的表面一侧进行结晶生长时,与被形成面近旁相比,有时在表面近旁结晶部所占的比例高。另外,通过对CAAC-OS膜添加杂质,有时在该杂质添加区中结晶部被非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或平行于表面的法线向量的方向上一致,所以根据CAAC-OS膜的形状(被形成面的截面形状或表面的截面形状)有时朝向彼此不同的方向。另外,结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或平行于表面的法线向量的方向。结晶部通过进行成膜或进行成膜后的加热处理等的晶化处理来形成。
使用CAAC-OS膜的晶体管可以降低因照射可见光或紫外光而产生的电特性变动。因此,这种晶体管的可靠性高。
另外,构成氧化物半导体膜的氧的一部分也可以用氮取代。
此外,如CAAC-OS那样具有结晶部的氧化物半导体中可以进一步降低块体内缺陷,通过提高表面的平坦性,可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性,优选在平坦的表面上形成氧化物半导体。具体而言,在平均面粗糙度(Ra)为1nm以下,优选为0.3nm以下,更优选为0.1nm以下的表面上形成氧化物半导体。
注意,Ra是将JIS B0601:2001(ISO4287:1997)中定义的算术平均粗糙度扩大为三维以使其能够应用于曲面的度量,可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得的值”,以如下公式(1)定义。
公式1
Figure 265800DEST_PATH_IMAGE001
在此,指定面是指成为检测粗造度的对象的面,且用坐标为(x1,y1,f(x1,y1))、(x1,y2,f(x1,y2))、(x2,y1,f(x2,y1))、(x2,y2,f(x2,y2))的4点表示的长方形的区域,S0表示将指定面投影到xy平面上的长方形的面积,Z0表示基准面的高度(指定面的平均高度)。可以利用原子力显微镜(AFM:Atomic Force Microscope)来对Ra进行测定。
但是,在本实施方式中说明的晶体管440为底栅型,因此在氧化物半导体膜的下方存在有衬底400、栅电极层401和栅极绝缘膜402。因此,在为了得到上述平坦的表面而形成栅电极层401及栅极绝缘膜402之后,进行CMP处理等的平坦化处理。另外,不局限于衬底的全面平坦化,通过充分分开栅电极层401的侧面和绝缘层413的下端部之间的间隔,能够至少将成为沟道形成区的区域接近于上述平坦面。晶体管440为沟道保护型,因此根据绝缘层413的尺寸决定沟道形成区的尺寸(L/W)。
将氧化物半导体膜403的厚度设定为1nm以上且30nm以下(优选为5nm以上且10nm以下),可以适当地利用溅射法、MBE(Molecular Beam Epitaxy:分子束外延)法、CVD法、脉冲激光堆积法、ALD(Atomic Layer Deposition:原子层堆积)法等。此外,氧化物半导体膜403可以使用溅射装置形成,该溅射装置在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜。
图6A至6D示出具有晶体管440的半导体装置的制造方法的一例。
首先,在具有绝缘表面的衬底400上形成绝缘膜436。
对可用作具有绝缘表面的衬底400的衬底没有特别的限制,但是衬底400需要至少具有能够承受后面进行的热处理的程度的耐热性。例如,可以使用玻璃衬底(如硼硅酸钡玻璃和硼硅酸铝玻璃等)、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,作为衬底400,也可以采用由硅或碳化硅等构成的单晶半导体衬底、多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI衬底等,并且也可以使用在这些衬底上设置有半导体元件的衬底。
此外,也可以使用柔性衬底作为衬底400来制造半导体装置。为了制造具有柔性的半导体装置,既可以直接在柔性衬底上制造包括氧化物半导体膜403的晶体管440,又可以在其他制造衬底上制造包括氧化物半导体膜403的晶体管440,然后将该晶体管剥离且转置到柔性衬底上。另外,为了从制造衬底剥离并转置到柔性衬底上,优选在制造衬底与具有氧化物半导体膜的晶体管440之间设置剥离层。
通过等离子体CVD法或溅射法等,并使用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓等的氧化绝缘膜,氮化硅、氮氧化硅、氮化铝、氮氧化铝等的氮化物绝缘膜,或它们的混合材料,可以形成绝缘膜436。
绝缘膜436可以是单层又可以是叠层。
在本实施方式中,作为绝缘膜436使用通过等离子体CVD法形成的厚度为100nm的氮化硅膜及厚度为150nm的氧化硅膜的叠层。
接着,在绝缘膜436上形成导电膜,对该导电膜进行蚀刻形成栅电极层401。
栅电极层401的材料可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等金属材料或以它们为主要成分的合金材料形成。此外,作为栅电极层401,可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。栅电极层401既可以是单层结构,又可以是叠层结构。
另外,栅电极层401的材料也可以使用氧化铟氧化锡、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、氧化铟氧化锌以及添加有氧化硅的铟锡氧化物等导电材料。此外,也可以采用上述导电材料与上述金属材料的叠层结构。
此外,作为与栅极绝缘膜402接触的栅电极层401,可以使用包含氮的金属氧化物,具体地说,包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜(InN、SnN等)。当这些膜具有5电子伏特,优选具有5.5电子伏特以上的功函数且将它们用作栅电极层时,可以使晶体管的电特性的阈值电压成为正值,而可以实现所谓的常关闭型(normally off)的开关元件。
在本实施方式中,通过溅射法形成厚度为100nm的钨膜。
接着,在栅电极层401上形成栅极绝缘膜402。
另外,为了提高栅极绝缘膜402的覆盖性,也可以对栅电极层401表面进行平坦化处理。尤其是,优选当作为栅极绝缘膜402使用较薄的绝缘膜时,栅电极层401的表面具有良好的平坦性。
将栅极绝缘膜402的厚度设定为1nm以上且20nm以下,并可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等。此外,栅极绝缘膜402也可以使用溅射装置形成,该溅射装置在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜。
栅极绝缘膜402可以使用如下材料形成:氧化硅膜;氧化镓膜;氧化铝膜;氮化硅膜;氧氮化硅膜;氧氮化铝膜;氮氧化硅膜。
此外,通过作为栅极绝缘膜402的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x>0,y>0))、添加有氮的硅酸铪HfSiOxNy(x>0、y>0))、铝酸铪(HfAlxOy(x>0、y>0))以及氧化镧等high-k材料,可以降低栅极泄漏电流。另外,栅极绝缘膜402既可以采用单层结构,又可以采用叠层结构。
栅极绝缘膜402优选在接触于氧化物半导体膜403的部分含有氧。尤其是,栅极绝缘膜402优选在其膜中(块中)至少有超过化学计量组成比的量的氧。例如,当将氧化硅膜用于栅极绝缘膜402时,使用SiO2+α(注意,α>0)。
通过以与氧化物半导体膜403接触的方式设置用作氧的供应源的含多量(过剩)的氧的栅极绝缘膜402,可以将氧从该栅极绝缘膜402供应到氧化物半导体膜403中。也可以通过在氧化物半导体膜403与栅极绝缘膜402的一部分接触的状态下进行加热处理,向氧化物半导体膜403供应氧。
通过向氧化物半导体膜403供应氧,可以填补膜中的氧缺损。再者,优选考虑到所制造的晶体管的尺寸或栅极绝缘膜402的台阶覆盖性而形成栅极绝缘膜402。
在本实施方式中,通过高密度等离子体CVD法形成厚度为200nm的氧氮化硅膜。
接着,在栅极绝缘膜402上形成氧化物半导体膜403。
在形成氧化物半导体膜403的工序中,为了在氧化物半导体膜403中尽量不包含氢或水,优选作为形成氧化物半导体膜403的预处理,在溅射装置的预热室中对形成有栅极绝缘膜402的衬底进行预热,使附着在衬底及栅极绝缘膜402中的氢或水分等杂质脱离而排出。另外,作为设置在预热室中的排气单元优选使用低温泵。
也可以对在栅极绝缘膜402中以与氧化物半导体膜403接触的方式形成的区域进行平坦化处理。对平坦化处理没有特别的限制,而作为平坦化处理可以使用抛光处理(例如,化学机械抛光法(Chemical Mechanical Polishing:CMP))、干蚀刻处理及等离子体处理。
作为等离子体处理,例如可以进行引入氩气来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压,来在衬底附近形成等离子体以进行表面改性的方法。另外,也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射,可以去除附着在栅极绝缘膜402表面上的粉状物质(也称为微粒、尘屑)。
作为平坦化处理,既可以多次进行抛光处理、干蚀刻处理及等离子体处理,又可以组合它们而进行。此外,当组合它们而进行时,对工序顺序也没有特别的限制,可以根据栅极绝缘膜402表面的凹凸状态适当地设定。
此外,优选以在成膜时包含较多的氧的条件(例如,在氧为100%的气氛下利用溅射法进行成膜等)形成膜,使氧化物半导体膜403为包含较多的氧(优选包含相对于在氧化物半导体为结晶状态的化学计量的组成而言氧的含有量过剩的区域)的膜。
注意,在本实施方式中,作为氧化物半导体膜403,通过使用具有AC电源装置的溅射装置的溅射法,形成厚度为35nm的In-Ga-Zn类氧化物膜(IGZO膜)。在本实施方式中,In:Ga:Zn=1:1:1(=1/3:1/3:1/3)的原子数比的In-Ga-Zn类氧化物靶材。另外,形成该氧化物半导体膜403的条件为如下:在氧及氩气氛下(氧流量比为50%)、压力为0.6Pa、电源功率为5kW、衬底温度为170℃。在该条件下的成膜速度为16nm/min。
此外,在形成氧化物半导体膜403时所使用的溅射装置中,将成膜处理室的泄漏率设定为1×10-10Pa·m3/秒以下。通过将成膜处理室的泄漏率设定为较低,能够减少杂质混入到通过溅射法形成的膜中。为了降低成膜处理室内的泄漏率,需要不仅减少外部泄漏而且减少内部泄漏。外部泄漏是指:由于微小的孔或密封不良,气体从真空系统的外部流入的现象。内部泄漏起因于从真空系统中的阀门等隔板的泄漏的气体或从内部构件释放的气体。在形成氧化物半导体膜403时所使用的溅射装置中,使用金属垫片密封成膜处理室的开闭部分。金属垫片优选使用由氟化铁、氧化铝或氧化铬等包覆的金属材料。金属垫片的密合性比O形环高,因此可以降低外部泄漏。另外,存在于成膜处理室的内侧的吸附物由于吸附在内壁因此对成膜室的压力不造成影响,但是它会成为当对成膜处理室进行排气时的释放气体的原因。因此,虽然泄漏率和排气速度之间没有关联,但是重要的是:使用排气能力高的泵,尽量使存在于成膜处理室内的吸附物脱离,以预先实现排气。另外,为了促进吸附物的脱离,也可以焙烤成膜处理室。通过进行烘烤,可以将吸附物的脱离速度提高到十倍左右。烘烤处理以100℃以上且450℃以下进行,即可。此时,一边导入惰性气体一边去除吸附物,这样可以使仅靠排气不容易脱离的水等的脱离速度得到进一步的提高。
作为当形成氧化物半导体膜403时使用的溅射气体,优选使用氢、水、羟基或氢化物等的杂质被去除了的高纯度气体。
在保持为减压状态的成膜处理室中保持衬底。而且,一边去除成膜处理室中的残留水分,一边引入去除了氢及水分的溅射气体,并使用上述靶材来在衬底400上形成氧化物半导体膜403。另外,为了去除残留在成膜处理室内的水分,优选使用吸附型的真空泵,诸如低温泵、离子泵、钛升华泵。另外,作为排气装置,也可以使用配备有冷阱的涡轮分子泵。另外,作为排气装置,也可以使用配备有冷阱的涡轮分子泵。由于利用低温泵进行了排气的成膜室中,例如氢原子、水(H2O)等的包含氢原子的化合物(更优选还有包含碳原子的化合物)等被排出,因此可以降低在该成膜室中形成的氧化物半导体膜403所含有的杂质浓度。
另外,优选以不暴露于大气的方式连续形成栅极绝缘膜402和氧化物半导体膜403。通过以不暴露于大气的方式连续形成栅极绝缘膜402和氧化物半导体膜403,可以防止氢或水分等杂质附着于栅极绝缘膜402表面。
可以通过光刻工序将膜状的氧化物半导体膜加工成岛状的氧化物半导体膜形成氧化物半导体膜403。
此外,也可以通过喷墨法形成用来形成岛状的氧化物半导体膜403的抗蚀剂掩模。当利用喷墨法形成抗蚀剂掩模时不需要光掩模,由此可以降低制造成本。
注意,在此进行的对氧化物半导体膜的蚀刻可以是干蚀刻或湿蚀刻,并且还可以使用干蚀刻和湿蚀刻的双方。例如,作为用于氧化物半导体膜的湿蚀刻的蚀刻液,可以使用磷酸、醋酸以及硝酸的混合溶液等。此外,也可以使用ITO-07N(关东化学株式会社制造)。另外,也可以通过ICP(Inductively Coupled Plasma: 电感耦合等离子体)蚀刻法进行蚀刻加工。
此外,也可以对氧化物半导体膜403进行用来去除(脱水化或脱氢化)过剩的氢(包括水及羟基)的加热处理。将加热处理的温度设定为300℃以上且700℃以下,或小于衬底的应变点。加热处理可以在减压下或氮气氛下等进行。
在本实施方式中,将衬底放入到作为加热处理装置之一的电炉中,对氧化物半导体膜403在氮气氛下以450℃进行1小时的加热处理,并且在氮及氧气氛下以450℃进行1小时的加热处理。
注意,加热处理装置不局限于电炉,还可以利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如,可以使用GRTA(Gas Rapid ThermalAnneal:气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal:灯快速热退火)装置等的RTA(Rapid Thermal Anneal:快速热退火)装置。LRTA装置是利用从如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。作为高温气体,使用如氩等的稀有气体或氮那样的即使进行加热处理也不与被处理物产生反应的惰性气体。
例如,作为加热处理,也可以进行如下GRTA,即将衬底放入加热为650℃至700℃的高温的惰性气体中,在加热几分钟之后,将衬底从惰性气体中取出。
另外,在加热处理中,优选氮或氦、氖、氩等的稀有气体不包含水、氢等。另外,优选将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999%)以上,优选设定为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。
此外,也可以在通过加热处理加热氧化物半导体膜403之后,对相同的炉中引入高纯度的氧气、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-down laserspectroscopy:光腔衰荡光谱法)方式的露点仪进行测定时的水分量是20ppm(露点换算,-55℃)以下,优选的是1ppm以下,更优选的是10ppb以下的空气)。氧气体或一氧化二氮气体优选不包含水、氢等。或者,优选将引入加热处理装置中的氧气或一氧化二氮气体的纯度设定为6N以上,优选设定为7N以上(即,将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。通过利用氧气或一氧化二氮气体的作用来供应在利用脱水化或脱氢化处理进行杂质排除工序同时减少的构成氧化物半导体的主要成分材料的氧,可以使氧化物半导体膜403高纯度化及I型(本征)化。
此外,进行用来脱水化或脱氢化的加热处理的时序既可以在形成膜状的氧化物半导体膜之后,又可以在形成岛状的氧化物半导体膜403之后。
另外,用来脱水化或脱氢化的加热处理可以进行多次,也可以以另一加热处理兼作上述加热处理。
通过在将氧化物半导体膜403加工为岛状之前,在膜状的氧化物半导体膜覆盖栅极绝缘膜402的状态下,进行用来脱水化或脱氢化的加热处理,可以防止因加热处理而放出包含在栅极绝缘膜402中的氧,所以是优选的。
另外,也可以对进行了脱水化或脱氢化处理的氧化物半导体膜403引入氧(至少包含氧自由基、氧原子、氧离子中的任何一个),来将氧供应到膜中。
另外,由于脱水化处理或脱氢化处理有可能导致作为构成氧化物半导体的主要成分材料的氧同时脱离而减少。在氧化物半导体膜中的氧脱离的部分中存在氧缺陷,并且起因于该氧缺陷而产生会导致晶体管的电特性变动的施主能级。
对进行脱水化或脱氢化的氧化物半导体膜403,引入氧来将氧供应到膜中可以使氧化物半导体膜403高纯度化及I型(本征)化。具有高纯度化且实现了I型(本征)化的氧化物半导体膜403的晶体管的电特性变动被抑制,所以该晶体管在电性上稳定。
作为氧的引入方法,可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
另外,作为引入氧的工序,当将氧引入到氧化物半导体膜403时,既可以直接引入到氧化物半导体膜403,又可以透过栅极绝缘膜402等的其他膜而将氧引入到氧化物半导体膜403。当透过其他膜而将氧引入到氧化物半导体膜403时,可以使用离子注入法、离子掺杂剂法、等离子体浸没离子注入法等,但是当将氧直接引入到露出的氧化物半导体膜403时,也可以使用等离子体处理等。
对氧化物半导体膜403的引入氧的工序优选在进行脱水化或脱氢化处理之后进行,没有特别的限制。此外,可以多次进行对已进行上述脱水化或脱氢化处理的氧化物半导体膜403的氧的引入。
接着,在重叠于栅电极层401的氧化物半导体膜403的沟道形成区上形成绝缘层413(参照图6A)。
可以对通过等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工而形成绝缘层413。作为绝缘层413,典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、或氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜的单层或叠层。
与氧化物半导体膜403接触的绝缘层413(当绝缘层413为叠层结构时,与氧化物半导体膜403接触的膜)包含大量氧时,可以适合用作向所述氧化物半导体膜403供应氧的供应源。
在本实施方式中,作为绝缘层413通过溅射法形成厚度为200nm的氧化硅膜。对氧化硅膜进行选择性地蚀刻形成绝缘层413,该绝缘层413的截面形状为梯形或三角形状,并且截面形状的下端部的锥形角θ为60°以下,优选为45°以下,更优选为30°以下。另外,绝缘层413的平面形状为矩形。另外,在本实施方式中,通过光刻工序在氧化硅膜上形成抗蚀剂掩模,并且进行选择性地蚀刻,而将绝缘层413的截面形状形成为梯形,并且绝缘层413的下端部的锥形角θ设定大约为30°。
在形成绝缘层413之后,也可以进行加热处理。在本实施方式中在氮气氛下以300℃进行1小时的加热处理。
接着,在栅电极层401、栅极绝缘膜402、氧化物半导体膜403及绝缘层413上形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜445(参照图6B)。
作为该导电膜445,使用能够承受后面的加热处理的材料。作为用作源电极层及漏电极层的导电膜445,例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外,还可以采用在Al、Cu等的金属膜的下侧或上侧的一方或双方层叠Ti、Mo、W等的高熔点金属膜或层叠它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。此外,用作源电极层及漏电极层的导电膜445也可以由导电金属氧化物而形成。作为导电金属氧化物,可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2;简写为ITO)、氧化铟氧化锌(In2O3-ZnO)或使它们的金属氧化物材料包含氧化硅的材料。
利用光刻工序在导电膜445上形成抗蚀剂掩模448a、448b,并通过进行选择性的蚀刻来形成源电极层405a及漏电极层405b(参照图6C)。在形成源电极层405a、漏电极层405b之后去除抗蚀剂掩模。其结果,漏电极层405b的端部位于绝缘层413的上表面或侧面,源电极层405a的端部位于绝缘层413的上表面或侧面。
当对导电膜445进行蚀刻时使用包含氯的气体447。作为包含氯的气体447可以使用如包含氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。
作为干蚀刻法,可以使用平行平板型RIE(Reactive Ion Etching:反应性离子蚀刻)法或ICP(Inductively Coupled Plasma:感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的功率量、施加到衬底一侧的电极的功率量、衬底一侧的电极温度等),以便可以蚀刻为所希望的加工形状。
在本实施方式中,作为导电膜445,通过溅射法形成厚度为100nm的钛膜、厚度为400nm的铝膜、厚度为100nm的钛膜的叠层而使用。导电膜445的蚀刻通过干蚀刻法对钛膜、铝膜、钛膜的叠层进行蚀刻,形成源电极层405a、漏电极层405b。
在本实施方式中,在以第一蚀刻条件对钛膜和铝膜的两层进行蚀刻之后,以第二蚀刻条件去除残留的钛膜的单层。另外,第一蚀刻条件是如下:使用蚀刻气体(BCL3:Cl2=750sccm:150sccm)、偏置功率为1500w、ICP电源功率为0W、压力为2.0Pa。第二蚀刻条件是如下:使用蚀刻气体(BCL3:Cl2=700sccm:100sccm)、偏置功率为750w、ICP电源功率为0W、压力为2.0Pa。
如上所述那样,在形成源电极层405a及漏电极层405b的蚀刻工序使用包含氯的气体447。但是,当氧化物半导体膜403暴露于包含氯的气体447时,包含氯的气体447和氧化物半导体膜403起反应,有时在绝缘层413表面及该近旁中的源电极层405a及漏电极层405b之间会产生残渣物。在源电极层405a及漏电极层405b之间存在的残渣物成为导致泄漏电流等晶体管440的电特性降低的原因。另外,有时包含氯的气体所含有的氯(除了氯之外,有时还包括气体所含有的元素)混入到氧化物半导体膜403中,或者附着到氧化物半导体膜403,而会对晶体管特性造成坏影响。
作为残渣物包括如包含铟或氯的化合物。另外,作为残渣物有时包括氧化物半导体膜所含有的其他金属元素(例如镓或锌)、用于包含氯的气体的其他元素(例如硼)等。
另外,在形成源电极层405a及漏电极层405b之后,进行去除在绝缘层413表面及该近旁中的源电极层405a及漏电极层405b之间存在的残渣物的工序。通过使用稀有气体的等离子体处理等进行去除残渣物的工序。例如,优选采用使用氩的等离子体处理等。另外,去除残渣物的工序具有去除附着到氧化物半导体膜403的氯的效果。通过进行去除残渣物的工序,能够使绝缘层413表面上的氯浓度为1×1019/cm3以下(优选为5×1018/cm3以下),并且使铟浓度为2×1019/cm3以下(优选为5×1018/cm3以下)。另外,能够使氧化物半导体膜403的氯浓度为1×1019/cm3以下。
通过上述工序,制造本实施方式的晶体管440(参照图6D)。
也可以在源电极层405a、漏电极层405b上形成用作保护绝缘膜的绝缘膜。
保护绝缘膜可以通过与绝缘层413同样的材料及方法而形成。例如,通过CVD法形成厚度为400nm的氧氮化硅膜。另外,也可以在形成保护绝缘膜之后进行加热处理。例如,在氮气氛下以300℃进行1小时的加热处理。
此外,也可以设置致密性高的无机绝缘膜而用作保护绝缘膜。例如,作为保护绝缘膜通过溅射法形成氧化铝膜。通过将氧化铝膜设为高密度(膜密度为3.2g/cm3以上,优选为3.6 g/cm3以上),能够对晶体管440赋予稳定的电特性。通过利用卢瑟福背散射分析(RBS:Rutherford Backscattering Spectrometry)或X射线反射率测量法(XRR:X-RayReflection)可以对膜密度进行测量。
可以用作设置在晶体管440上的保护绝缘膜的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果。
从而,氧化铝膜在制造工序中及制造工序之后,具有作为保护膜的功能,该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜403中,并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜403释放。
此外,也可以形成平坦化绝缘膜以减少因晶体管440产生的表面凹凸。作为平坦化绝缘膜可以使用聚酰亚胺、丙烯酸、苯并环丁烯树脂等有机材料。此外,除了上述有机材料之外,还可以使用低介电常数材料(low-k材料)等。另外,也可以层叠多个由上述材料形成的绝缘膜来形成平坦化绝缘膜。
例如,作为平坦化绝缘膜,可以形成厚度为1500nm的丙烯酸树脂膜。丙烯酸树脂膜通过涂敷法涂敷之后,进行烤成(例如在氮气氛下以250℃进行1小时)而形成。
在形成平坦化绝缘膜之后,进行加热处理。例如,在氮气氛下以250℃进行1小时的加热处理。
如此,在形成晶体管440之后,进行加热处理。另外,加热处理可以进行多次。
如上所述那样,通过形成截面形状为梯形或三角形状,且截面形状的下端部的锥形角θ为60°以下,优选为45°以下,更优选为30°以下的绝缘层413,并且在重叠于沟道形成区的绝缘层413上形成漏电极层的端部及源电极层的端部,形成实现电场集中的缓和的晶体管440。
因此,能够提供包含晶体管440且可靠性高的半导体装置,该晶体管440使用氧化物半导体膜403且具有稳定的电特性。另外,能够高生产率地制造可靠性高的半导体装置,而实现高生产化。
此外,拍摄如下样品的截面照片,即通过上述制造方法制造晶体管440,形成厚度为400nm的氧氮化硅膜的保护绝缘膜460,并且作为平坦化绝缘膜461在保护绝缘膜上形成厚度为1500nm的丙烯酸树脂膜。图7A示出重叠于沟道形成区的绝缘层413的下端部(重叠于漏电极层405b的下端部)周边的高倍照片(4万倍放大倍率),这是利用扫描型透射电子显微镜(日立公司制造“HD-2300”;STEM)在200kV的加速电压下观察到的。另外,图7B是图7A的示意图。如图7A所示那样,衬底的主平面和绝缘层413的侧面形成的角度,即锥形角θ大约为30°。
实施方式4
在本实施方式中,使用图8A至图9D对半导体装置及半导体装置的制造方法之另外一个方式进行说明。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此,省略其反复说明。
图8A和8B所示的晶体管420是被称为沟道保护型(也称为沟道停止型)的底栅结构的一种晶体管(也称为反交错型晶体管)的一例。图8A是平面图,在图8A中的单点虚线X2-Y2切断的截面相当于图8B。
如沟道长度方向的截面图的图8B所示那样,包括晶体管420的半导体装置在设有绝缘膜436的具有绝缘表面的衬底400上具有:栅电极层401、栅极绝缘膜402、氧化物半导体膜403、绝缘层423、源电极层405a以及漏电极层405b。
而且,绝缘层423设置在至少包括重叠于栅电极层401的氧化物半导体膜403的沟道形成区的氧化物半导体膜403上,并且该绝缘层423用作沟道保护膜。绝缘层423具有到达氧化物半导体膜403并以源电极层405a或漏电极层405b覆盖其内壁的方式设置的开口。因此,由绝缘层423覆盖氧化物半导体膜403的周边部,且作为层间绝缘膜而起作用。在栅极布线和源极布线的交叉部分中,除了栅极绝缘膜402之外,将绝缘层423也用作层间绝缘膜而布置,由此可以降低寄生电容。
在晶体管420中,由绝缘层423、源电极层405a及漏电极层405b覆盖氧化物半导体膜403。
通过研究重叠于沟道形成区上的绝缘层423的截面形状,具体而言截面形状(锥形角度θ或膜厚等),缓和在漏电极层405b的端部近旁会发生的电场集中,而可以抑制晶体管420的开关特性的劣化。
具体而言,将重叠于沟道形成区上的绝缘层423的截面形状设定为梯形或三角形,即截面形状的下端部的锥形的角度θ为60°以下,优选为45°以下,更优选为30°以下。通过采用上述角度范围,在将较高的栅电压施加到栅电极层401的情况下,能够缓和在漏电极层405b的端部近旁会发生的电场集中。
另外,将重叠于沟道形成区上的绝缘层423的厚度设定为0.3μm以下,优选为5nm以上且0.1μm以下。通过采用上述厚度范围,能够使电场强度的峰值小,或者由于电场集中分散而电场集中的部分成为多个,结果能够缓和在漏电极层405b的端部近旁会发生的电场集中。
图9A至9D示出具有晶体管420的半导体装置的制造方法的一例。
在具有绝缘表面的衬底400上形成绝缘膜436。在本实施方式中,作为绝缘膜436使用通过等离子体CVD法形成的厚度为100nm的氮化硅及厚度为150nm的氧化硅膜的叠层。
在绝缘膜436上形成导电膜,对该导电膜进行蚀刻形成栅电极层401。在本实施方式中,通过溅射法形成厚度为100nm的钨膜。
接着,在栅电极层401上形成栅极绝缘膜402。在本实施方式中,通过高密度等离子体CVD法形成厚度为200nm的氧氮化硅膜。
接着,在栅极绝缘膜402上形成氧化物半导体膜403。在本实施方式中,作为氧化物半导体膜403,通过溅射法,形成厚度为35nm的In-Ga-Zn类氧化物膜(IGZO膜)。另外,将形成该氧化物半导体膜403的条件设为如下:在氧及氩气氛下(氧流量比为50%)、压力为0.6Pa、电源功率为5kW、衬底温度为170℃。
也可以对氧化物半导体膜403进行用来去除(脱水化或脱氢化)过剩的氢(包括水及羟基)的加热处理。在本实施方式中,将衬底放入到作为加热处理装置之一的电炉中,对氧化物半导体膜403在氮气氛下以450℃进行1小时的加热处理,并且在氮及氧气氛下以450℃进行1小时的加热处理。
接着,在氧化物半导体膜403上形成具有到达氧化物半导体膜403的开口425a、425b的绝缘层423(参照图9A)。
对通过等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工而形成绝缘层423。绝缘层423的开口425a、425b的内壁具有锥形形状。
绝缘层423设置在至少包括重叠于栅电极层401的氧化物半导体膜403的沟道形成区的氧化物半导体膜403上,并且它一部分用作沟道保护膜。
在本实施方式中,在氧化物半导体膜403中,由绝缘层423覆盖沟道形成区。此外,氧化物半导体膜403的端部也被绝缘层423覆盖。
在本实施方式中,作为绝缘层423通过溅射法形成厚度为200nm的氧化硅膜。此外,在本实施方式中,将在截面中的绝缘层423的下端部的锥形角θ设定为30°。
在形成绝缘层423之后,也可以进行加热处理。在本实施方式中在氮气氛下以300℃进行1小时的加热处理。
接着,以覆盖氧化物半导体膜403及绝缘层423、开口425a、425b的内壁的方式形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜445(参照图9B)。
利用光刻工序在导电膜445上形成抗蚀剂掩模448a、448b,并通过进行选择性的蚀刻来形成源电极层405a及漏电极层405b(参照图9C)。在形成源电极层405a、漏电极层405b之后去除抗蚀剂掩模。
当对导电膜445进行蚀刻时使用包含氯的气体447。作为包含氯的气体447可以使用如包含氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。
作为干蚀刻法,可以使用平行平板型RIE(Reactive Ion Etching:反应性离子蚀刻)法或ICP(Inductively Coupled Plasma:感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的功率量、施加到衬底一侧的电极的功率量、衬底一侧的电极温度等),以便可以蚀刻为所希望的加工形状。
在本实施方式中,作为导电膜445,通过溅射法形成厚度为100nm的钛膜、厚度为400nm的铝膜、厚度为100nm的钛膜的叠层而使用。导电膜445的蚀刻通过干蚀刻对钛膜、铝膜、钛膜的叠层进行蚀刻,形成源电极层405a、漏电极层405b。
在本实施方式中,在以第一蚀刻条件对钛膜和铝膜的两层进行蚀刻之后,以第二蚀刻条件去除残留的钛膜的单层。另外,第一蚀刻条件是如下:使用蚀刻气体(BCL3:Cl2=750sccm:150sccm)、偏置功率为1500w、ICP电源功率为0W、压力为2.0Pa。第二蚀刻条件是如下:使用蚀刻气体(BCL3:Cl2=700sccm:100sccm)、偏置功率为750w、ICP电源功率为0W、压力为2.0Pa。
如上所述那样,在形成源电极层405a及漏电极层405b的蚀刻工序使用包含氯的气体447。但是,当氧化物半导体膜403暴露于包含氯的气体447时,包含氯的气体447和氧化物半导体膜403起反应,有时在绝缘层423表面及该近旁中的源电极层405a及漏电极层405b之间会产生残渣物。在源电极层405a及漏电极层405b之间存在的残渣物成为导致泄漏电流等晶体管420的电特性降低的原因。另外,有时包含氯的气体所含有的氯(除了氯之外,有时还包括气体所含有的元素)混入到氧化物半导体膜403中,或者附着到氧化物半导体膜403,而对晶体管特性造成坏影响。
在本实施方式中,当进行使用包含氯的气体447的蚀刻工序时,因为以覆盖绝缘层423、开口425a、425b的内壁的方式设置导电膜445,所以氧化物半导体膜403不暴露于包含氯的气体447。
通过上述工序,制造本实施方式的晶体管420(参照图9D)。
也可以在源电极层405a、漏电极层405b上形成用作保护绝缘膜的绝缘膜。
保护绝缘膜可以通过与绝缘层423同样的材料及方法而形成。例如,通过CVD法形成厚度为400nm的氧氮化硅膜。另外,也可以在形成保护绝缘膜之后进行加热处理。例如,在氮气氛下以300℃进行1小时的加热处理。
此外,也可以形成平坦化绝缘膜以减少因晶体管420产生的表面凹凸。
例如,作为平坦化绝缘膜,在保护绝缘膜上形成厚度为1500nm的丙烯酸树脂膜即可。丙烯酸树脂膜通过涂敷法涂敷之后,进行烤成(例如在氮气氛下以250℃进行1小时的烤成)而形成。
在形成平坦化绝缘膜之后,进行加热处理。例如,在氮气氛下以250℃进行1小时的加热处理。
如上所述那样,通过形成绝缘层423的一部分(重叠于沟道形成区)的截面形状为梯形,且截面形状的下端部的锥形角θ为60°以下,优选为45°以下,更优选为30°以下的绝缘层423,并且在重叠于绝缘层423的沟道形成区的区域上形成漏电极层的端部及源电极层的端部,可以制造实现电场集中的缓和的晶体管420。
因此,能够提供包含晶体管420且可靠性高的半导体装置,该晶体管420使用氧化物半导体膜403且具有稳定的电特性。另外,能够高生产率地制造可靠性高的半导体装置,而实现高生产化。
在此,在图10A至图13B示出根据上述步骤实际上所制造的晶体管420的电特性及可靠性的结果。晶体管的尺寸是沟道长度L为9μm,沟道宽度W为50μm。
作为检查晶体管的可靠性的方法之一,有偏压-热应力试验(以下,称为BT测试)。BT测试是加速试验的一种,它可以在短时间内评价由于使用很长时间而发生的晶体管的特性变化。尤其是,BT测试前后的晶体管的阈值电压的变化量是用于检查可靠性的重要的指标。在BT测试前后,阈值电压的变化量越少,可靠性越高。
具体而言,将形成有晶体管的衬底的温度(衬底温度)维持为恒定,使晶体管的源极及漏极成为相同的电位,并且在一定期间内对栅极施加与源极及漏极不同的电位。根据试验的目的而适当地设定衬底温度即可。另外,将施加到栅极的电位比源极及漏极的电位高的情况称为+BT测试,并且将施加到栅极的电位比源极及漏极的电位低的情况称为-BT测试。
BT测试的试验强度可以根据衬底温度、施加到栅极绝缘膜的电场强度、电场施加时间而决定。施加到栅极绝缘膜中的电场强度通过使栅极、源极及漏极之间的电位差除以栅极绝缘膜的厚度来决定。例如,在想要将施加到厚度为200nm的栅极绝缘膜中的电场强度设定为1.5MV/cm的情况下,将电位差设定为30V,即可。
注意,一般来说,电压是指两个点之间的电位差,而电位是指静电场中的单位电荷在某一个点具有的静电能(电位能量)。但是,由于在很多情况下,在电子电路中某一个点上的电位和成为基准的电位(例如,接地电位)之间的电位差表示为该某一个点上的电位,因此在本说明书中,当将某一个点上的电位和成为基准的电位(例如,接地电位)之间的差表示为该某一个点上的电位时,除了在特别指定的情况下之外,将该某一个点上的电位也称为电压。
在BT测试中,将衬底温度设定为80℃,将施加到栅极绝缘膜中的电场强度设定为1.5MV/cm,将施加时间设定为2000秒,以分别进行+BT测试及-BT测试。
首先,说明+BT测试。为了测量作为BT测试对象的晶体管的初始特性而测量如下情况时的源极-漏极电流(以下,称为漏极电流)的变化特性,即Vg-Id特性:将衬底温度设定为40℃,将源极-漏极之间的电压(以下,称为漏极电压)设定为10V,并且将源极-栅极之间的电压(以下,称为栅电压)在-30V至+30V的范围内变化。虽然在此作为样品表面的吸湿对策而将衬底温度设定为40℃,但是如果没有特别的问题,则也可以在室温(25℃)下进行测量。
接着,在将衬底温度上升到80℃后,将晶体管的源极及漏极的电位设定为0V。接着,以使施加到栅极绝缘膜中的电场强度成为1.5MV/cm的方式对栅极施加电压。在此,因为晶体管的栅极绝缘膜的厚度为200nm,所以对栅极施加+30V,并保持2000秒。虽然在此将施加时间设定为2000秒,但是也可以根据目的而适当地改变时间。
接着,在保持对源极、漏极及栅极施加电压的情况下,将衬底温度降低到40℃。此时,如果在衬底温度的降低结束之前停止电压的施加,则由于余热的影响而会使在BT测试中晶体管所受到的损伤恢复,所以需要在保持电压施加的情况下降低衬底温度。在衬底温度成为40℃后,结束电压的施加。
接着,在与初始特性的测量相同的条件下测量Vg-Id特性,以得到+BT测试后的Vg-Id特性。
接着,说明-BT测试。-BT测试也利用与+BT测试相同的程序进行,但是如下点与+BT测试不同:将在使衬底温度上升到80℃后对栅极施加的电压设定为-30V。
注意,当进行BT测试时利用一次也没有进行BT测试的晶体管进行试验是重要的。例如,当利用进行过一次+BT测试的晶体管进行-BT测试时,由于以前进行的+BT测试的影响,而不能正确地评价-BT测试结果。另外,利用进行过一次+BT测试的晶体管再次进行+BT测试的情况等也是同样的。但是,在考虑到这些影响而反复进行BT测试的情况不局限于此。
制造衬底不同的六个样品,检测出每个样品的初期特性(阈值及偏移值)及进行BT测试之后的阈值电压的变化量及偏移值的变化量,而在图10A及10B中示出在80℃下的结果。图10A表示+BT测试的数据,且图10B表示-BT测试的数据。
偏移值(shift 2)表示当Vd=10V时的Vg-Id特性曲线的上升部分的电压值,且为当漏电流成为1×10-12A以下时的栅电压。在本说明书中,由如下的栅电压定义阈值(Vth),即:在以栅电压(Vg[V])为横轴且以漏电流的平方根(Id1/2[A])为纵轴而表示的曲线上,当外推具有最大倾斜度的Id1/2的切线时,该切线和Vg轴(即Id1/2为0A)的交点的栅电压。注意,在本说明书中,将漏极电压Vd设定为10V,而算出阈值电压。
阈值及偏移值的变化量是用于检查晶体管的可靠性的重要的指标。在BT测试前后,阈值及偏移值的变化量越少,晶体管的可靠性越高。在样品1至6中,所有阈值及偏移值都少。
另外,在样品1及样品2中,接触于氧化物半导体膜上的绝缘层的厚度为100nm。在样品3及样品4中,接触于氧化物半导体膜上的绝缘层的厚度为200nm。在样品5及样品6中,接触于氧化物半导体膜上的绝缘层的厚度为300nm。另外,样品1、样品3及样品5是通过溅射法形成覆盖晶体管的层间绝缘膜(400nm)的氧化硅膜,并且样品2、样品4及样品6是通过等离子体CVD法形成层间绝缘膜的氧氮化硅膜。
此外,图11A及11B的图表示出在25℃下的结果。在样品3中,与初期特性相比阈值电压向负值方向变化,然而示出变化量ΔVth为0.01V,并且Δshift 2为-0.01V,即没有大的变化的特别良好的特性,因此图11B中观察不到。此外,在样品1及样品2中也变化量ΔVth为0.02V,因此图11B中观察不到。
此外,在25℃下的结果中,阈值及偏移值的变化量最小的样品是样品3,因此在图12A中示出样品3的+BT测试前后的晶体管的Vg-Id特性,并且在图12B中示出样品3的-BT测试前后的晶体管的Vg-Id特性。
在图12A中,与初期特性相比,阈值电压向正值方向变化,然而示出变化量ΔVth为0.19V,并且Δshift 2为0.21V,即没有大的变化的良好的特性。此外,在图12B中,与初期特性相比,阈值电压向负值方向变化,然而示出变化量ΔVth为0.01V,并且Δshift 2为-0.01V,即没有大的变化的良好的特性。
此外,照射光并进行BT测试。当然,使用与上述BT测试中所使用的样品不同的样品。除了将3000勒克斯的光从LED光源照射到晶体管之外,试验方法也与上述BT测试相同。在照射光并进行+BT测试的结果中,在+BT测试前后几乎都没有变化,在此省略实验结果。
此外,在图13A和13B中示出照射光并进行–BT测试的结果。图13A是应力条件温度为80℃的结果,图13B是应力条件温度为室温(25℃)的结果。
在照射光的同时进行的–BT测试中,在应力条件温度为80℃的结果中,与初期特性相比,样品3的晶体管的阈值电压的变化量ΔVth可以为-0.36V,Δshift 2可以为-0.65V。此外,在应力条件温度为25℃的结果中,与初期特性相比,样品3的晶体管的阈值电压的变化量ΔVth可以为-0.36V,Δshift 2可以为-0.08V。因此能够确认这是可靠性高的晶体管。
根据这些可靠性的结果及电特性,可知图8A和8B所示的结构,即具有接触于氧化物半导体膜上的绝缘层(厚度为100nm至300nm)的晶体管420的电特性高且可靠性也高,该绝缘层的端部具有锥形形状(锥形角大约为30°)。
将硅用作半导体的晶体管和使用氧化物半导体的晶体管不同,在使用氧化物半导体的晶体管中,当施加-Vgs(-GBT)应力时,氧化物半导体膜(沟道形成区域)不将空穴用作载流子地引起,因此有时电场围进到背沟道一侧而引起退化。在将接触于沟道形成区上并设置的绝缘层的端部设定为锥形形状的情况下,当施加这样的-Vgs(-GBT)应力时,对电场特别集中的漏电极层的端部,能够实现更有效的电场集中的缓和。
实施方式5
可以通过使用在实施方式3或实施方式4中示出的晶体管来制造具有显示功能的半导体装置(也称为显示装置)。此外,通过将包括晶体管的驱动电路的一部分或全部形成在与该像素部相同的衬底上,可以制造系统化面板(system-on-panel)。
在图14A中,以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005,并且,使用第二衬底4006进行密封。在图14A中,在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外,供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexible printedcircuit:柔性印刷电路)4018a、4018b供给。
在图14B和14C中,以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外,在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。此外,在图14B及14C中,在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003,该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。在图14B及14C中,由FPC4018向另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002供应各种信号及电位。
此外,图14B和14C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例,但是不局限于该结构。既可以另行形成扫描线驱动电路而安装,又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
注意,对另行形成的驱动电路的连接方法没有特别的限制,而可以采用COG(ChipOn Glass,玻璃上芯片)方法、引线接合方法或者TAB(Tape Automated Bonding,卷带式自动接合)方法等。图14A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子,图14B是通过COG方法安装信号线驱动电路4003的例子,而图14C是通过TAB方法安装信号线驱动电路4003的例子。
此外,显示装置包括显示元件处于密封状态的面板和处于在该面板中安装有包括控制器的IC等的状态的模块。
再者,本说明书中的显示装置是指图像显示装置、显示装置或光源(包含照明装置)。另外,显示装置还包括以下的全部:安装有诸如FPC、TAB胶带或TCP的连接器的模块;在TAB胶带或TCP的端部上设置有印刷线路板的模块;或通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外,设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管,可以应用实施方式3或实施方式4中所示的晶体管。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件的种类包括由电流或电压控制其亮度的元件,具体地包括无机电致发光(EL)元件、有机EL元件等。此外,电子墨水等利用电作用而使对比度改变的显示介质也可适用。
参照图14A至图16B而说明半导体装置的一种方式。图16A和16B相当于沿着图14B的M-N的截面图。
如图14A和14B及图16A和16B所示,半导体装置包括连接端子电极4015及端子电极4016,并且连接端子电极4015及端子电极4016通过各向异性导电膜4019与FPC4018所具有的端子电连接。
连接端子电极4015由与第一电极层4030相同的导电膜形成,并且,端子电极4016由与晶体管4040、4011的栅电极层相同的导电膜形成。
此外,设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管,并且,图16A和16B例示像素部4002所包括的晶体管4040和扫描线驱动电路4004所包括的晶体管4011。在图16A中,在晶体管4040和晶体管4011上设置有绝缘膜4020,在图16B中,再加上设置有绝缘膜4021。注意,绝缘膜4023是用作基底膜的绝缘膜。
作为晶体管4010、4011及4040,可以适用实施方式3或实施方式4所示的晶体管。在本实施方式中示出应用具有与实施方式3所示的晶体管440相同的结构的晶体管的例子。晶体管4010、4011是在氧化物半导体膜上设置用作沟道保护膜的绝缘层的底栅结构的晶体管。
在具有与实施方式3所示的晶体管440相同的结构的晶体管4010、4011中,作为设置在沟道形成区上的绝缘层使用实施方式1或实施方式2所示的绝缘层即可。通过使用实施方式1或实施方式2所示的绝缘层,可以在重叠于绝缘层的沟道形成区的区域上形成漏电极层的端部及源电极层的端部,能够制造实现电场集中的缓和的晶体管。
此外,也可以对晶体管4010、4011应用与实施方式4所示的晶体管420相同的结构。在实施方式4所示的晶体管中,用作沟道保护膜的绝缘层设置在至少包括重叠于栅电极层的氧化物半导体膜的沟道形成区的氧化物半导体膜上,并且具有到达氧化物半导体膜且以覆盖源电极层或漏电极层的内壁的方式设置的开口。通过在重叠于绝缘层的沟道形成区的区域上形成漏电极层的端部及源电极层的端部,实施方式4所示的晶体管也成为实现电场集中的缓和的晶体管。
因此,能够提供包括晶体管4010、4011的可靠性高的半导体装置,该晶体管4010、4011使用图14A和14B及图16A和16B所示的本实施方式的氧化物半导体膜且具有稳定的电特性。另外,能够高生产率地制造上述可靠性高的半导体装置,而实现高生产化。
此外,在本实施方式中,也可以在与驱动电路用晶体管4011的氧化物半导体膜的沟道形成区重叠的位置设置导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置,可以进一步降低偏压-热应力试验(BT测试)前后的晶体管4011的阈值电压的变化量。另外,导电层的电位可以与晶体管4011的栅电极层相同或不同,也可以用作第二栅电极层。此外,导电层的电位也可以为GND、0V或者浮动状态。
此外,该导电层还具有遮蔽外部的电场,即不使外部的电场作用到内部(包括晶体管的电路部)的功能(尤其是,对于静电的静电遮蔽功能)。利用导电层的遮蔽功能,可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示元件,构成显示面板。只要可以进行显示就对显示元件没有特别的限制,而可以使用各种各样的显示元件。
图16A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图16A中,作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意,以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、4033。第二电极层4031设置在第二衬底4006一侧,并且,第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外,间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物,并且它是为控制液晶层4008的厚度(单元间隙)而设置的。另外,还可以使用球状间隔物。
当作为显示元件使用液晶元件时,可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料(液晶组合物)根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
或者,无需取向膜的呈现蓝相的液晶组合物可以用于液晶层4008。在此情况下,液晶层4008和第一电极层4030及第二电极层4031接触。蓝相是液晶相的一种,是指当使胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。可以使用混合了液晶及手性试剂的液晶组成物使呈现蓝相。另外,为了扩大呈现蓝相的温度范围,对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等,进行高分子稳定化的处理来可以形成液晶层。包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短,并且因为其具有光学各向同性,所以不需要取向处理,且视角依赖性小。另外,由于不需要设置取向膜而不需要摩擦处理,因此可以防止由于摩擦处理而引起的静电破坏,并可以降低制造工序中的液晶显示装置的不良、破损。从而,可以提高液晶显示装置的生产率。使用氧化物半导体膜的晶体管有由于静电的影响而使晶体管的电特性明显波动而偏离设计范围的担忧。由此,将呈现蓝相的液晶组合物用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更为高效的。
此外,液晶材料的固有电阻为1×109Ω·cm以上,优选为1×1011Ω·cm以上,更优选为1×1012Ω·cm以上。另外,本说明书中的固有电阻的值为在20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。根据晶体管的截止电流等设定存储电容器的大小即可。通过使用本说明书所公开的具有高纯度的氧化物半导体膜的晶体管,设置具有各像素中的液晶电容的三分之一以下,优选为五分之一以下的电容的大小的存储电容器,就足够了。
使用本说明书所公开的氧化物半导体膜的晶体管可以将截止状态下的电流值(截止电流值)控制为低电流。因此,可以延长图像信号等的电信号的保持时间,并且,还可以延长电源导通状态下的写入间隔。因此,可以降低刷新工作的频度,所以具有抑制耗电量的效果。
此外,本说明书所公开的采用氧化物半导体膜的晶体管由于可以得到较高的电场效应迁移率,所以可以进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说,因为不需要另行使用利用硅圆片等形成的半导体装置作为驱动电路,所以可以缩减半导体装置的部件数。另外,在像素部中也通过使用能够进行高速驱动的晶体管,可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic,扭曲向列)模式、IPS(In-Plane-Switching,平面内转换)模式、FFS(Fringe Field Switching,边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell,轴对称排列微单元)模式、OCB(OpticalCompensated Birefringence,光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal,铁电性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal,反铁电性液晶)模式等。
此外,也可以使用常黑型液晶显示装置,例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式,可以举出几个例子。另外,也可以用于VA型液晶显示装置。VA型液晶显示装置是指一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置是当没有施加电压时液晶分子取向垂直于面板表面的方向的方式。例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直取向)模式、PVA(Patterned VerticalAlignment:垂直取向构型)模式、ASV(Advanced Super View)模式等。此外,也可以使用将像素(pixel)分成几个区域(子像素),并且使分子分别倒向不同方向的称为多畴化或者多畴设计的方法。
此外,在显示装置中,适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如,也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外,作为光源,也可以使用背光灯、侧光灯等。
此外,作为像素部中的显示方式,可以采用逐行扫描方式或隔行扫描方式等。此外,当进行彩色显示时在像素中受到控制的颜色因素不局限于RGB(R显示红色,G显示绿色,B显示蓝色)的三种颜色。例如,也可以采用RGBW(W显示白色)、或者对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意,也可以按每个颜色因素的点使其显示区域的大小不同。但是,所公开的发明不局限于彩色显示的显示装置,而也可以应用于单色显示的显示装置。
此外,作为显示装置所包括的显示元件,可以应用利用电致发光的发光元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物而被区别,一般来说,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子和空穴从一对电极分别注入到包含发光有机化合物的层,以产生电流。然后,通过使这些载流子(电子和空穴)重新结合,发光有机化合物达到激发态,并且当该激发态恢复到基态时,获得发光。根据这种机制,该发光元件被称为电流激励型发光元件。在本实施方式中示出有机EL元件作为发光元件的例子。
为了取出发光,使发光元件的一对电极中的至少一个具有透光性即可。并且,在衬底上形成晶体管及发光元件;作为发光元件,有从与衬底相反一侧的表面取出发光的顶部发射结构的发光元件;从衬底一侧的表面取出发光的底部发射结构的发光元件;从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件,可以适用任一发射结构的发光元件。
图15A和15B、以及图16B示出作为显示元件使用发光元件的发光装置的一例。
图15A是发光装置的平面图,图15A中的单点虚线V1-W1、V2-W2及V3-W3切断的截面相当于图15B。另外,在图15A的平面图中,省略场致发光层542及第二电极层543而未图示。
图15A和15B所示的发光装置在设置有用作基底膜的绝缘膜501的衬底500上具有晶体管510、电容元件520及布线层交叉部530,晶体管510和发光元件540电连接。另外,图15A和15B示出底部发射结构的发光装置,即取出穿过衬底500的来自发光元件540的光。
作为晶体管510,可以适用实施方式3或实施方式4所示的晶体管。在本实施方式中示出应用具有与实施方式4所示的晶体管420相同的结构的晶体管的例子。晶体管510是在氧化物半导体膜上设置用作沟道保护膜的绝缘层的底栅结构的反交错型晶体管。
晶体管510包含栅电极层511a、511b、栅极绝缘膜502、氧化物半导体膜512、绝缘层503、用作源电极层或漏电极层的导电层513a、513b。
在与实施方式4所示的晶体管420相同的结构的晶体管510中,绝缘层503的一部分(重叠于沟道形成区的区域)的截面形状为梯形,并且截面形状的下端部的锥形角θ为60°以下,优选为45°以下,更优选为30°以下。因此用作沟道保护膜的绝缘层503设置在至少包括重叠于栅电极层511a、511b的氧化物半导体膜512的沟道形成区的氧化物半导体膜512上,并且具有到达氧化物半导体膜512且以覆盖用作源电极层或漏电极层的导电膜513a、513b的内壁的方式设置的开口。
此外,也可以对晶体管510应用与实施方式3所示的晶体管440相同的结构。绝缘层503的一部分(重叠于沟道形成区的区域)的截面形状也可以与实施方式1或实施方式2所示的绝缘层的截面形状相同。通过采用实施方式1或实施方式2所示的绝缘层的截面形状相同的形状的绝缘层503,能够制造实现电场集中的缓和的晶体管510。
因此,能够提供包括晶体管510的可靠性高的半导体装置,该晶体管510使用图15A和15B所示的本实施方式的氧化物半导体膜512且具有稳定的电特性。另外,能够高生产率地制造上述可靠性高的半导体装置,而实现高生产化。
电容元件520包含导电层521a、521b、栅极绝缘膜502、氧化物半导体膜522及导电层523,并且通过以导电层521a、521b及导电层523夹住栅极绝缘膜502及氧化物半导体膜522来形成电容。
布线层交叉部530是栅电极层511a、511b和导电层533的交叉部分,并且栅电极层511a、511b和导电层533之间隔着栅极绝缘膜502及绝缘层503而交叉。在采用实施方式4所示的结构的情况下,在布线层交叉部530中在栅电极层511a、511b和导电层533之间除了栅极绝缘膜502之外,还可以布置绝缘层503,因此能够降低栅电极层511a、511b和导电层533之间发生的寄生电容。
在本实施方式中,作为栅电极层511a及导电层521a使用厚度为30nm的钛膜,并且作为栅电极层511b及导电层521b使用厚度为200nm的铜薄膜。因此,栅电极层采用钛膜和铜薄膜的叠层结构。
作为氧化物半导体膜512、522使用厚度为25nm的IGZO膜。
在晶体管510、电容元件520及布线层交叉部530上形成有层间绝缘膜504,在层间绝缘膜504上的重叠于发光元件540的区域中设有彩色滤光层505。在层间绝缘膜504及彩色滤光层505上设有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置包括按顺序层叠第一电极层541、场致发光层542及第二电极层543的叠层结构的发光元件540。在到达导电层513a的形成在绝缘膜506及层间绝缘膜504中的开口中通过接触于第一电极层541及导电层513a,发光元件540和晶体管510电连接。另外,以覆盖第一电极层541的一部分及该开口的方式设置有隔壁507。
作为层间绝缘膜504可以使用通过等离子体CVD法形成的厚度为200nm以上且600nm以下的氧氮化硅膜。此外,作为绝缘膜506可以使用厚度为1500nm的感光性的丙烯酸树脂膜,并且作为隔壁507可以使用1500nm的感光性的聚酰亚胺膜。
作为彩色滤光层505,例如可以使用彩色的透光树脂。作为彩色透光树脂,可以使用感光性有机树脂、非感光性有机树脂。当使用感光性有机树脂层时,能够减少抗蚀剂掩模数量而简化工序,所以是优选的。
彩色是指除黑色、灰色和白色等无彩色以外的颜色。彩色滤光层由只使被着色的彩色光透过的材料形成。至于彩色,可以使用红色、绿色、蓝色等。另外,还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。只使被着色的彩色的光透过意味着:透过彩色滤光层的光在其彩色的光的波长中具有峰值。彩色滤光层考虑所包含的着色材料的浓度与光的透过率的关系以适当地控制最适合的膜厚度即可。例如,将彩色滤光层505的厚度设定为1500nm以上且2000nm以下即可。
在图16B所示的发光装置中,作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。注意,发光元件4513的结构是由第一电极层4030、场致发光层4511、第二电极层4031构成的叠层结构,但是,不局限于该结构。根据从发光元件4513取出的光的方向等,可以适当地改变发光元件4513的结构。
隔壁4510、507使用有机绝缘材料或者无机绝缘材料形成。尤其是,优选使用感光树脂材料,在第一电极层4030、541上形成开口部,并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以使用一个层构成,也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中,也可以在第二电极层4031、543及隔壁4510、507上形成保护膜。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
此外,为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中,也可以通过蒸发法形成包含覆盖发光元件4513、540的有机化合物的层。
此外,在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此,为了不暴露于外气,而优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514,除了氮或氩等惰性气体以外,也可以使用紫外线固化树脂、热固化树脂,并且,可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作为填充材料而使用氮,即可。
另外,若有需要,也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外,也可以在偏振片或圆偏振片上设置抗反射膜。例如,可以进行抗眩光处理,该处理是利用表面的凹凸来扩散反射光并降低眩光的。
注意,在图14A至图16B中,作为第一衬底4001、500及第二衬底4006,除了玻璃衬底以外,还可以使用具有挠性的衬底。例如,可以使用具有透光性的塑料衬底等。作为塑料,可以使用纤维玻璃增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。此外,若不需要透光性,则也可以使用铝或不锈钢等的金属衬底(金属薄膜)。例如也可以采用具有由PVF薄膜或聚酯薄膜夹有铝箔的结构的片。
在本实施方式中,作为绝缘膜4020使用氧化铝膜。绝缘膜4020可以通过溅射法或等离子体CVD法形成。
作为绝缘膜4020而设置在氧化物半导体膜上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而,氧化铝膜在制造工序中及制造工序之后,具有作为保护膜的功能,该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜中,并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜释放。
另外,作为用作平坦化绝缘膜的绝缘膜4021、506可以使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺、环氧树脂等具有耐热性的有机材料。另外,除了上述有机树脂材料之外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以层叠多个由上述材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4021、506的形成方法没有特别的限制,可以根据其材料而利用诸如溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)等的方法。
显示装置通过透过来自光源或显示元件的光来进行显示。因此,设置在透过光的像素部中的衬底、绝缘膜、导电膜等的薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等),根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性,即可。
作为第一电极层4030、541及第二电极层4031、543,可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(以下表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外,第一电极层4030、541及第二电极层4031、543可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等的金属、其合金或者其金属氮化物中的一种或多种来形成。
在本实施方式中,图15A和15B所示的发光装置是底部发射结构,因此第一电极层541具有透光性,第二电极层543具有反射性。因此,在作为第一电极层541使用金属膜的情况下,使厚度变薄到保持透光性的程度,在作为第二电极层543使用具有透光性的导电膜的情况下,层叠具有反射性的导电膜即可。
此外,第一电极层4030、541及第二电极层4031、543可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子,可使用所谓的π电子共轭类导电高分子。例如,可以举出:聚苯胺或其衍生物;聚吡咯或其衍生物;聚噻吩或其衍生物;或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外,由于晶体管容易受到静电等的破坏,所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述,通过应用在实施方式1或实施方式2所示的晶体管,可以提供具有各种各样的功能的半导体装置。
本实施方式所述的结构、方法等能够与其它实施方式所示的结构、方法等适当地组合而使用。
实施方式6
通过使用由在实施方式3或实施方式4中示出一例的晶体管,可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图17A示出具有图像传感器功能的半导体装置的一例。图17A是光传感器的等效电路,图17B是示出光传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658,而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672,而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659,晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意,在本说明书的电路图中,为了使使用氧化物半导体膜的晶体管一目了然,将使用氧化物半导体膜的晶体管的标号表示为“OS”。在图17A中,作为晶体管640、晶体管656可以适用实施方式1、实施方式3、或实施方式4所示的晶体管、并且使用氧化物半导体膜的晶体管。在本实施方式中示出应用具有与实施方式3所示的晶体管440相同的结构的晶体管的例子。晶体管640是在氧化物半导体膜上设置用作沟道保护膜的绝缘层的底栅结构的晶体管。
图17B是示出光电传感器中的光电二极管602和晶体管640的截面图,其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608,在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘膜631、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上,并且光电二极管602具有如下结构:在形成于层间绝缘膜633上的电极层641a、641b和设置在层间绝缘膜634上的电极层642之间从层间绝缘膜633一侧按顺序层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极层641b与形成在层间绝缘膜634中的导电层643电连接,并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接,光电二极管602与晶体管640电连接。
在此,例示一种pin型光电二极管,其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(I型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜,而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如,硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体,可以使用硅烷(SiH4)。替代地,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地,可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD方法、气相淀积方法或溅射方法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是I型半导体膜(本征半导体膜),而可以由非晶硅膜形成。为了形成第二半导体膜606b,通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体,可以使用硅烷(SiH4)。替代地,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜,而可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如,磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体,可以使用硅烷(SiH4)。替代地,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地,可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD方法、气相淀积方法或溅射方法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外,第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成,而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor:SAS)形成。
此外,由于光电效应生成的空穴的迁移率低于电子的迁移率,因此当p型半导体膜侧的表面用作光接收面时,pin型光电二极管具有较好的特性。这里示出将光电二极管602从形成有pin型的光电二极管的衬底601的面接收的光转换为电信号的例子。此外,来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光,因此,电极层优选使用具有遮光性的导电膜。另外,也可以将n型半导体膜侧的表面用作光接收面。
通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、丝网印刷、胶版印刷等,可以形成绝缘膜631、层间绝缘膜633及层间绝缘膜634。
作为绝缘膜631,可以使用无机绝缘材料,诸如氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等氧化物绝缘膜、氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等氮化物绝缘膜的单层或叠层。
在本实施方式中,作为绝缘膜631使用氧化铝膜。绝缘膜631可以通过溅射法或等离子体CVD法形成。
在氧化物半导体膜上作为绝缘膜631设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为变动原因的氢、水分等杂质混入到氧化物半导体膜,并防止从氧化物半导体膜放出作为构成氧化物半导体的主要成分材料的氧。
作为层间绝缘膜633、层间绝缘膜634,优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘膜。作为层间绝缘膜633、层间绝缘膜634,例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光,可以读取检测对象的信息。另外,在读取检测对象的信息时,可以使用背光灯等的光源。
在具有与实施方式3所示的晶体管440相同的结构的晶体管640中,作为设置在沟道形成区上的绝缘层使用实施方式1或实施方式2所示的绝缘层即可。通过使用实施方式1或实施方式2所示的绝缘层,可以在重叠于绝缘层的沟道形成区的区域上形成漏电极层的端部及源电极层的端部,能够制造实现电场集中的缓和的晶体管。
此外,也可以对晶体管640应用与实施方式4所示的晶体管420相同的结构。在实施方式4所示的晶体管中,用作沟道保护膜的绝缘层设置在至少包括重叠于栅电极层的氧化物半导体膜的沟道形成区的氧化物半导体膜上,并且具有到达氧化物半导体膜且以覆盖源电极层或漏电极层的内壁的方式设置的开口。通过在重叠于绝缘层的沟道形成区的区域上形成漏电极层的端部及源电极层的端部,实施方式4所示的晶体管也成为实现电场集中的缓和的晶体管。
因此,能够提供包括晶体管640的可靠性高的半导体装置,该晶体管640使用本实施方式的氧化物半导体膜且具有稳定的电特性。另外,能够高生产率地制造上述可靠性高的半导体装置,而实现高生产化。
这个实施方式中所述的结构、方法等能够与其它实施方式所示的结构、方法等适当地组合而使用。
实施方式7
本说明书所公开的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备,可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(弹珠机(pachinko machine)或投币机(slot machine)等)、框体游戏机。图18A至18C示出上述电子设备的具体例子。
图18A示出具有显示部的桌子9000。在桌子9000中,框体9001组装有显示部9003,并且利用显示部9003可以显示影像。另外,示出利用四个腿部9002支撑框体9001的结构。另外,框体9001具有用于供应电力的电源供应线9005。
可以将实施方式1至实施方式6的任一所示的半导体装置用于显示部9003,对电子设备可以提供高可靠性。
显示部9003具有触屏输入功能,而通过用手等接触显示于桌子9000的显示部9003中的显示按钮9004来可以进行画面操作或信息输入,并且显示部9003也可以用作如下控制装置,即通过使其具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能,而通过画面操作控制其他家电产品。例如,通过使用实施方式3所示的具有图像传感器功能的半导体装置,可以使显示部9003具有触屏输入功能。
另外,利用设置于框体9001的铰链也可以将显示部9003的画面以垂直于地板的方式立起来,从而也可以将桌子9000用作电视装置。虽然当在小房间里设置大画面的电视装置时自由使用的空间变小,但是若桌子安装有显示部则可以有效地利用房间的空间。
图18B示出电视装置9100的一个例子。在电视装置9100中,框体9101组装有显示部9103,并且利用显示部9103可以显示影像。此外,在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109,可以进行频道及音量的操作,并可以对在显示部9103上显示的影像进行操作。此外,也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图18B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者,电视装置9100通过调制解调器连接到有线或无线方式的通信网络,也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者彼此之间等)的信息通信。
将实施方式1至实施方式6的任一所示的半导体装置可以用于显示部9103、9107,对电视装置及遥控操作可以提供高可靠性。
图18C示出计算机,该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、定位装置9206等。该计算机通过将利用本发明的一个方式制造的半导体装置用于显示部9203来制造。另外,当使用上述实施方式所示的半导体装置,可以制造高可靠性的计算机。
图19A和19B是能够进行翻盖的平板型终端。图19A示出打开状态下的平板终端,它具有框体9630、显示部9631a、显示部9631b、切换显示模式的开关9034、电源开关9035、切换省电模式的开关9036、卡子9033及操作开关9038。
可以将实施方式1至实施方式6的任一中所示的半导体装置用于显示部9631a、显示部9631b,可以提供高可靠性的平板型终端。
在显示部9631a中,可以将其一部分用作触摸屏的区域9632a,并且可以通过接触所显示的操作键9638来输入数据。此外,作为一个例子,示出显示部9631a的一半区域只具有显示的功能,并且另一半区域具有触摸屏的功能的结构,但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如,可以使显示部9631a的全面显示键盘按钮来将其用作触摸屏,并且将显示部9631b用作显示画面。
此外,在显示部9631b中与显示部9631a同样,也可以将其一部分用作触摸屏的区域9632b。此外,通过使用手指或触屏笔等接触触摸屏上显示键盘显示切换按钮9639的位置,可以在显示部9631b上显示键盘按钮。
此外,也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外,显示模式切换开关9034能够切换竖屏显示和横屏显示等显示的方向并选择黑白显示或彩色显示等的切换。根据通过平板终端所内置的光传感器所检测的使用时的外光的光量,省电模式切换开关9036可以使显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外,图19A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子,但是不局限于此,既可以一方的尺寸和另一方的尺寸不同又可以它们的显示质量有差异。例如可以是显示部9631a和9631b中的一方可以进行比另一方更精细的显示的显示面板。
图19B是合上的状态,并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外,在图19B中,作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外,平板终端能够进行翻盖,因此不使用时可以合上框体9630。因此,可以保护显示部9631a和显示部9631b,而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外,图19A和19B所示的平板终端还可以具有如下功能:显示各种各样的信息(静态图像、动态图像、文本图像等);将日历、日期或时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑的触摸输入;通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633,可以将功率供应到触摸屏、显示部或图像信号处理部等。注意,太阳能电池9633可以设置在框体9630的一个面或双面,而可以采用高效地对电池9635进行充电的结构。另外,当作为电池9635使用锂离子电池时,有可以实现小型化等的优点。
另外,参照图19C所示的方框图而对图19B所示的充放电控制电路9634的结构和工作进行说明。图19C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631,电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应图19B所示的充放电控制电路9634。
首先,说明在利用外光使太阳能电池发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且,当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通,并且,利用转换器9637将其升压或降压到显示部9631所需要的电压。另外,可以采用当不进行显示部9631中的显示时,使SW1截止且使SW2导通来对电池9635进行充电的结构。
注意,作为发电单元的一个例子示出太阳能电池9633,但是不局限于此,也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如,也可以使用以无线(不接触)的方式能够收发功率来进行充电的无线功率传输模块或组合其他充电方法进行充电。
本实施方式所述的结构、方法等能够与其它实施方式所示的结构、方法等适当地组合而使用。

Claims (10)

1.一种半导体装置,包括:
绝缘表面上的栅电极;
所述栅电极上的栅极绝缘膜;
在所述栅极绝缘膜上包括沟道形成区的氧化物半导体层;
接触于所述氧化物半导体层的绝缘层;
与所述氧化物半导体层电连接的源电极,所述源电极包括在所述绝缘层上的端部;
与所述氧化物半导体层电连接的漏电极,所述漏电极包括在所述绝缘层上的端部;以及
与所述栅电极交叉的导电层,
其中所述绝缘层在所述导电层和所述栅电极的交叉处设置在所述导电层和所述栅电极之间,
其中所述绝缘层包括第一开口和第二开口,
其中所述源电极通过所述第一开口与所述氧化物半导体层电连接,
其中所述漏电极通过所述第二开口与所述氧化物半导体层电连接,
其中所述第二开口包括第一部分和第二部分,
其中所述第二开口的所述第一部分与所述栅电极重叠,并且所述第二开口的所述第二部分不与所述栅电极重叠,
其中所述绝缘层覆盖所述氧化物半导体层的端部,
其中所述栅电极、所述源电极及所述漏电极的每一个包括铜,
其中所述源电极的所述端部及所述漏电极的所述端部与所述沟道形成区重叠,
其中所述绝缘层、所述源电极及所述漏电极与所述氧化物半导体层的相同表面直接接触,
其中所述绝缘层的端部的侧面和所述绝缘表面形成的角度为60°以下,
并且,其中所述绝缘层的厚度为0.3μm以下。
2.一种半导体装置,包括:
绝缘表面上的栅电极;
所述栅电极上的栅极绝缘膜;
在所述栅极绝缘膜上包括沟道形成区的氧化物半导体层;
接触于所述氧化物半导体层的绝缘层;
与所述氧化物半导体层电连接的源电极,所述源电极包括在所述绝缘层上的端部;
与所述氧化物半导体层电连接的漏电极,所述漏电极包括在所述绝缘层上的端部;以及
与所述栅电极交叉的导电层,
其中所述绝缘层在所述导电层和所述栅电极的交叉处设置在所述导电层和所述栅电极之间,
其中所述绝缘层包括第一开口和第二开口,
其中所述源电极通过所述第一开口与所述氧化物半导体层电连接,
其中所述漏电极通过所述第二开口与所述氧化物半导体层电连接,
其中所述第二开口包括第一部分和第二部分,
其中所述第二开口的所述第一部分与所述栅电极重叠,并且所述第二开口的所述第二部分不与所述栅电极重叠,
其中所述绝缘层覆盖所述氧化物半导体层的端部,
其中所述栅电极、所述源电极及所述漏电极的每一个包括铜,
其中所述源电极的所述端部及所述漏电极的所述端部与所述沟道形成区重叠,
其中所述绝缘层、所述源电极及所述漏电极与所述氧化物半导体层的相同表面直接接触,
其中所述绝缘层的端部的侧面和所述绝缘表面形成的角度为30°以下,
并且,其中所述绝缘层的厚度为0.3μm以下。
3.根据权利要求1或2所述的半导体装置,其中所述绝缘层的所述厚度为5nm以上且0.1μm以下。
4.根据权利要求1或2所述的半导体装置,其中所述漏电极的所述端部重叠于所述绝缘层的上表面。
5.根据权利要求1或2所述的半导体装置,其中所述漏电极的所述端部重叠于所述绝缘层的所述端部的所述侧面。
6.根据权利要求1或2所述的半导体装置,其中所述绝缘层的截面形状为梯形。
7.根据权利要求1或2所述的半导体装置,其中所述绝缘层的截面形状的至少一部分具有曲面的形状。
8.根据权利要求1或2所述的半导体装置,其中所述氧化物半导体层包括铟、镓及锌中的至少一种。
9.一种包括根据权利要求1或2所述的半导体装置的显示模块,包括FPC及框体中的至少一个。
10.一种包括根据权利要求1或2所述的半导体装置的电子设备,包括显示部、电池及操作键中的至少一个。
CN201810146247.2A 2011-09-29 2012-09-28 半导体装置及其制造方法 Active CN108389911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011215599 2011-09-29
JP2011-215599 2011-09-29
CN201210368465.3A CN103035736B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210368465.3A Division CN103035736B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108389911A CN108389911A (zh) 2018-08-10
CN108389911B true CN108389911B (zh) 2022-05-03

Family

ID=47991719

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210368465.3A Active CN103035736B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法
CN201810146247.2A Active CN108389911B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210368465.3A Active CN103035736B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法

Country Status (5)

Country Link
US (4) US8716708B2 (zh)
JP (6) JP6099920B2 (zh)
KR (2) KR20130035232A (zh)
CN (2) CN103035736B (zh)
TW (2) TWI613822B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
TWI514202B (zh) * 2013-05-01 2015-12-21 Au Optronics Corp 觸控系統、充電系統及觸控指示裝置之充電方法
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9973238B2 (en) 2013-12-30 2018-05-15 Verily Life Sciences, LLC Methods for adjusting the power of an external reader
US9495567B2 (en) 2013-12-30 2016-11-15 Verily Life Sciences Llc Use of a tag and reader antenna for a simulated theremin effect
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102202975B1 (ko) * 2014-07-09 2021-01-14 동우 화인켐 주식회사 후막 패턴 구조 및 그의 형성 방법
US10324050B2 (en) * 2015-01-14 2019-06-18 Kla-Tencor Corporation Measurement system optimization for X-ray based metrology
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102381285B1 (ko) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR102517726B1 (ko) * 2017-12-05 2023-04-03 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
CN110165019B (zh) * 2019-05-28 2024-03-26 信利半导体有限公司 一种薄膜太阳能电池的制作方法及薄膜太阳能电池
CN112635574B (zh) * 2020-12-31 2023-06-09 北海惠科光电技术有限公司 一种液晶显示面板、薄膜晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
US20110193081A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102169907A (zh) * 2010-12-30 2011-08-31 友达光电股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6433971A (en) 1987-07-30 1989-02-03 Asahi Glass Co Ltd Thin film transistor
EP0493113B1 (en) 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5474941A (en) 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP2634505B2 (ja) 1991-06-17 1997-07-30 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH04266032A (ja) * 1991-02-21 1992-09-22 Seiko Epson Corp 薄膜トランジスタ
JPH0513762A (ja) 1991-07-05 1993-01-22 Sharp Corp 薄膜トランジスタにおけるコンタクトホールの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06168970A (ja) 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JPH08201851A (ja) 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3516424B2 (ja) 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JPH10209458A (ja) * 1997-01-22 1998-08-07 Mitsubishi Electric Corp 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
JPH10308380A (ja) * 1997-05-07 1998-11-17 Daido Steel Co Ltd エッチング処理による凹所形成方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6027961A (en) 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4386978B2 (ja) 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7022556B1 (en) 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3107075B2 (ja) * 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
US6362507B1 (en) 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20020020840A1 (en) 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP2003257929A (ja) * 2002-02-28 2003-09-12 Nec Kansai Ltd ウェットエッチング用チェックパターン
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100968496B1 (ko) 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
TWI306311B (en) 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR101069333B1 (ko) 2003-02-05 2011-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7211454B2 (en) 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
KR101111470B1 (ko) 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP4754848B2 (ja) 2004-03-03 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7563658B2 (en) 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
CN101375406B (zh) * 2006-01-30 2010-09-29 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101446251B1 (ko) 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2009044583A1 (ja) * 2007-10-02 2009-04-09 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び、液晶表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010161227A (ja) 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
SG177332A1 (en) 2009-07-10 2012-02-28 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5685805B2 (ja) 2009-07-23 2015-03-18 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、および電子機器
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101716918B1 (ko) 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
CN101995713B (zh) * 2009-08-21 2012-08-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4935963B2 (ja) 2009-09-28 2012-05-23 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011052366A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
EP2511896B1 (en) 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2518772A4 (en) * 2009-12-21 2016-09-07 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE
JP2011138885A (ja) * 2009-12-28 2011-07-14 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102939658B (zh) 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9069219B2 (en) 2010-08-07 2015-06-30 Sharp Kabushiki Kaisha Thin film transistor substrate and liquid crystal display device provided with same
US8963147B2 (en) 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
KR20120065854A (ko) 2010-12-13 2012-06-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5404963B2 (ja) 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
WO2013005604A1 (ja) 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI479224B (zh) 2012-01-05 2015-04-01 Hon Hai Prec Ind Co Ltd 3d眼鏡結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
US20110193081A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102169907A (zh) * 2010-12-30 2011-08-31 友达光电股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US20160218221A1 (en) 2016-07-28
JP2018186282A (ja) 2018-11-22
US20140217401A1 (en) 2014-08-07
JP2017108163A (ja) 2017-06-15
TWI613822B (zh) 2018-02-01
CN103035736B (zh) 2018-03-30
JP2020194969A (ja) 2020-12-03
TWI605590B (zh) 2017-11-11
KR20190126270A (ko) 2019-11-11
US9466726B2 (en) 2016-10-11
JP2013084944A (ja) 2013-05-09
JP7322243B2 (ja) 2023-08-07
TW201635554A (zh) 2016-10-01
CN108389911A (zh) 2018-08-10
US20130082253A1 (en) 2013-04-04
US9053983B2 (en) 2015-06-09
JP6099920B2 (ja) 2017-03-22
US8716708B2 (en) 2014-05-06
KR20130035232A (ko) 2013-04-08
US20150228800A1 (en) 2015-08-13
JP7457192B2 (ja) 2024-03-27
CN103035736A (zh) 2013-04-10
JP2022111136A (ja) 2022-07-29
TW201318175A (zh) 2013-05-01
KR102259848B1 (ko) 2021-06-01
US9905702B2 (en) 2018-02-27
JP2023143950A (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
KR102259848B1 (ko) 반도체 장치
KR102505110B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN107403730B (zh) 半导体装置及半导体装置的制造方法
US9741866B2 (en) Semiconductor device
US9343585B2 (en) Semiconductor device and method for manufacturing the same
CN107302031B (zh) 半导体装置以及半导体装置的制造方法
CN107507805B (zh) 半导体装置以及半导体装置的制造方法
US9070778B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6199583B2 (ja) 半導体装置
US8772094B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant