JP7457192B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7457192B2
JP7457192B2 JP2023121769A JP2023121769A JP7457192B2 JP 7457192 B2 JP7457192 B2 JP 7457192B2 JP 2023121769 A JP2023121769 A JP 2023121769A JP 2023121769 A JP2023121769 A JP 2023121769A JP 7457192 B2 JP7457192 B2 JP 7457192B2
Authority
JP
Japan
Prior art keywords
film
transistor
electrode layer
oxide semiconductor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023121769A
Other languages
English (en)
Other versions
JP2023143950A (ja
Inventor
舜平 山崎
昌彦 早川
聡始 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023143950A publication Critical patent/JP2023143950A/ja
Application granted granted Critical
Publication of JP7457192B2 publication Critical patent/JP7457192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。
ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及び
メモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注
目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタ
や、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導
体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチ
ング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
酸化物半導体にチャネル形成領域を形成するトランジスタはアモルファスシリコンを用い
たトランジスタよりも高い電界効果移動度が得られている。アモルファスシリコンのトラ
ンジスタの電界効果移動度は通常０．５ｃｍ２／Ｖｓ程度であるのに対して、酸化物半導
体を用いたトランジスタの電界効果移動度は１０～２０ｃｍ２／Ｖｓ、またはそれ以上の
値が得られる。また、酸化物半導体はスパッタ法などで活性層を形成することが可能であ
り、多結晶シリコンを用いたトランジスタのようにレーザー装置を使用せず簡単に製造が
可能である。
このような酸化物半導体を用いてガラス基板上またはプラスチック基板上にトランジスタ
を形成し、液晶表示装置、有機ＥＬ表示装置、電子ペーパー等への応用の検討が進められ
ている。
一方で、大面積の表示領域を有する表示装置が普及しつつある。家庭用のテレビにおいて
も表示画面の対角が４０インチから５０インチクラスのテレビも普及し始めており、今後
はさらに普及が加速される。酸化物半導体を用いたトランジスタは前述したように、アモ
ルファスシリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大面積
の表示領域を有する表示装置においても画素のスイッチング素子としては十分な性能が得
られる。また、表示装置に用いられるトランジスタは、より高耐圧なものが求められてい
る。
本発明の一態様は、酸化物半導体を用いた電気特性が良好で信頼性の高いトランジスタを
スイッチング素子として用い、信頼性の高い表示装置及びその作製方法を提供することを
課題の一とする。
また、酸化物半導体を用いたボトムゲート型のトランジスタにおいて、高いゲート電圧が
ゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近
傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向
上された構造及びその作製方法を提供することを課題の一とする。
チャネル形成領域に酸化物半導体を用いて、チャネル形成領域上に重なる絶縁層（チャネ
ルストップ層とも呼ばれる）を設ける構造のボトムゲート型のトランジスタとする。本発
明の一態様の一つは、チャネル形成領域上に重なる絶縁層の断面形状、具体的には端部の
断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層の端部近傍（
及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性
の劣化を抑える。
具体的には、チャネル形成領域上に重なる絶縁層の断面形状は、台形または三角形状とし
、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましく
は３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層
に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる
恐れのある電界集中を緩和することができる。
また、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ
以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さ
くできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレ
イン電極層の端部近傍に生じる恐れのある電界集中を緩和することができる。
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上に
ゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半
導体膜上に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を
有するドレイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶
縁層を介してチャネル形成領域と重なっており、絶縁層の端部はテーパ形状であり、絶縁
層の膜厚は０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とす
る半導体装置である。
また、他の本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶
縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上
に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を有するド
レイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶縁層を介
してチャネル形成領域と重なっており、絶縁層の端部の側面と絶縁表面とがなす角度が６
０°以下、好ましくは４５°以下、さらに好ましくは３０°以下であり、絶縁層の膜厚は
０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装
置である。
また、上記構成において、ドレイン電極層の端部は、絶縁層の上面に重なる。ドレイン電
極層は酸化物半導体膜への外部からの光の照射を遮断する遮光膜としても機能する。遮光
膜として機能させる場合には、ソース電極層の端部とドレイン電極層の端部の間隔距離が
短絡しない範囲内でソース電極層の端部の位置を決定すればよい。
また、絶縁層の端部の側面と絶縁表面とがなす角度が小さい場合には、絶縁層の側面の幅
（テーパ部分の幅とも呼ぶ）が広くなるため、ドレイン電極層がゲート電極層と重なる部
分の寄生容量を低減することが好ましい。その場合、ドレイン電極層の端部は、絶縁層の
端部の側面に重なる構成とする。
絶縁層の端部においてテーパ角θは、絶縁層の断面形状における下端部の側面と、基板主
平面とがなす角度である。なお、絶縁層が設けられている領域の酸化物半導体膜の表面が
平面であり、基板主平面とほぼ平行と見なせる場合、テーパ角θは、下端部の側面と、酸
化物半導体膜平面とがなす角度を指す。
また、チャネル形成領域上に重なる絶縁層の端部の断面形状は、台形または三角形状に特
に限定されない。チャネル形成領域上に重なる絶縁層の側面のすくなくとも一部に曲面を
有している形状とすることもできる。例えば、絶縁層の端部の断面形状において、絶縁層
の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有するよう
にしてもよい。また、絶縁層の端部の断面形状は、絶縁層上面から基板に向かって裾広が
りの断面形状を有していてもよい。
上述した様々な断面形状を有する絶縁層は、ドライエッチングまたはウェットエッチング
によって形成する。ドライエッチングに用いるエッチング装置としては、反応性イオンエ
ッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いること
ができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られや
すいドライエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚ
の高周波電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ
（Ｅｎｈａｎｃｅｄ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モー
ドのエッチング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板
として、第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる
。
また、チャネル形成領域上に重なる絶縁層の断面形状を台形または三角形状とする場合、
レジストマスクを後退させながら絶縁層のエッチングを行い、断面形状が台形または三角
形状の絶縁層を形成する。なお、本明細書において、断面形状とは基板の主平面に垂直な
面で切断した断面形状を指している。
絶縁層の断面形状を最適なものとすることで、ドレイン電極層の端部近傍及びソース電極
層の端部近傍に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信
頼性が向上された構造を実現することができる。
本発明の一態様を示す断面構造およびその計算結果である。 テーパ角と電界強度の関係を示すグラフである。 （Ａ）はチャネル長方向長さと電界強度の関係を示すグラフ、（Ｂ）は膜厚と電界強度の関係を示すグラフである。 本発明の一態様を示す断面図の一例である。 本発明の一態様を示す断面図及び上面図の一例である。 本発明の一態様を示すプロセス断面図の一例である。 ＳＴＥＭ写真およびその模式図である。 本発明の一態様を示す断面図及び上面図の一例である。 本発明の一態様を示すプロセス断面図の一例である。 （Ａ）は、８０℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、－ＢＴ試験前後における電気特性を示すグラフである。 （Ａ）は、２５℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、－ＢＴ試験前後における電気特性を示すグラフである。 （Ａ）は、＋ＢＴ試験前後におけるトランジスタのＶｇ－Ｉｄ特性を示すグラフであり、（Ｂ）は、－ＢＴ試験前後におけるトランジスタのＶｇ－Ｉｄ特性を示すグラフである。 （Ａ）は、光を照射しながら８０℃での－ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、光を照射しながら２５℃での－ＢＴ試験前後における電気特性を示すグラフである。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 比較例を示す計算結果である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
チャネル形成領域上に重なる絶縁層の断面形状を台形としたトランジスタにおいて、ゲー
トバイアス印加時のドレイン近傍における電位分布の計算を行った。計算には、シノプシ
ス社製シミュレーションソフト（Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ）を用いた。
図１（Ａ）に示したようなトランジスタ、即ち、ゲート電極層１０１上に設けられた膜厚
１００ｎｍのゲート絶縁膜１０２上に、膜厚２０ｎｍの酸化物半導体膜１０３と膜厚１０
０ｎｍの絶縁層１０４（チャネルストップ層）が順に積層され、絶縁層１０４上に設けら
れたソース電極層及びドレイン電極層１０６と、ソース電極層及びドレイン電極層１０６
を覆う保護絶縁膜１０７とを有するボトムゲート構造（チャネルストップ型）のトランジ
スタを計算モデルに用いた。絶縁層１０４の下端部のテーパ角度は３０°とする。
ゲート電極層１０１に－３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線
を示した図が図１（Ａ）である。また、縦軸を酸化物半導体膜１０３のバックチャネル上
、即ち絶縁層１０４と接する酸化物半導体膜１０３の界面における電界強度、横軸をチャ
ネル長方向の長さとしたグラフが図１（Ｂ）である。なお、チャネル長方向の長さＸは、
チャネル形成領域の中心を原点とし、断面形状が台形である絶縁層１０４の下辺は３μｍ
である。
また、比較のため、絶縁層の断面形状がテーパ形状でない、具体的には矩形（側面と基板
の主平面がなす角度が９０°である形状）の場合の計算を行った。ゲート電極層１０１に
－３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を示した図が図２０（
Ａ）である。また、絶縁層１０４と接する酸化物半導体膜１０３の界面において、縦軸を
電界強度、横軸をチャネル長方向の長さとしたグラフが図２０（Ｂ）である。酸化物半導
体膜における絶縁層の下端部と接する界面近傍、即ち、Ｘ＝１．５μｍの箇所に電界集中
していることがわかる。
比較例と比較すると、図１（Ｂ）に示した電界強度のピークは小さい。このことから、絶
縁層の断面形状を矩形のものに比べてテーパ形状とすることで電界集中を緩和できる。
また、ゲート電極層１０１に－３０Ｖを印加し、ドレイン電極層１０６に２０Ｖを印加し
、ソース電極層を０Ｖとして電界強度の計算を行ったところ、同様の結果を得ることがで
きた。
また、テーパ角度θを１０°、３０°、５０°、７０°として、絶縁層と接する酸化物半
導体膜の界面における電界強度、ここではそれぞれＸ＝１．５μｍの箇所の電界強度と、
Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図２（Ａ）に示す。な
お、図２（Ａ）において、ドレイン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電
界強度を白四角で示し、ドレイン電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界
強度を白丸で示す。なお、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界
強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度
を黒丸で示す。
また、膜厚２０ｎｍの絶縁層（チャネルストップ層）とし、テーパ角度θを１０°、３０
°、５０°、７０°として、絶縁層と接する酸化物半導体膜の界面における電界強度、こ
こでは、それぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度
とを計算し、グラフにした結果を図２（Ｂ）に示す。なお、図２（Ｂ）において、ドレイ
ン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を白四角で示し、ドレイン
電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を白丸で示す。なお、ドレイ
ン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電
極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍとして、ゲート電極層１０１
に－３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を算出し、絶縁層と
接する酸化物半導体膜の界面における電界強度と、電界が集中する位置を調べた。その電
界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）である。なお
、比較例と絶縁層の膜厚が異なるだけで、その他の条件は同じとして計算している。比較
例と比べて絶縁層の膜厚を５ｎｍと薄くすることで、電界集中のピークが複数箇所発生し
、さらに、それらのピークは比較例のピークよりも小さい値となっている。このことから
、絶縁層の断面形状に関わらず、膜厚を薄くすることでも電界集中を緩和できることが確
認できる。もちろん膜厚を薄くすることに加えて、断面形状をテーパ形状とすることでさ
らに電界集中を緩和できることはいうまでもない。
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍ、１０ｎｍ、２０ｎｍ、３０
ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍとして、それぞれＸ＝１．５μｍの箇所の電界
強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図３（Ｂ）に
示す。その電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）
である。なお、図３（Ｂ）において、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの
箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所
の電界強度を黒丸で示す。また、図３（Ｂ）の断面構造における各部位の膜厚は、対数目
盛で示している。また、それぞれの膜厚で電界強度を縦軸にし、横軸をチャネル長方向の
長さとしたグラフを作成したところ、電界集中のピークが複数箇所発生する絶縁層の膜厚
範囲は、５ｎｍ以上５０ｎｍ以下であった。
以上の計算結果から、絶縁層の断面形状をテーパ形状とし、絶縁層の膜厚を５ｎｍ以上１
００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすることで電界集中の緩和を実現す
ることができるといえる。また、テーパ形状とし、テーパ角を６０°以下とすることで、
絶縁層の膜厚が３００ｎｍであっても電界集中の緩和を実現することができることから、
絶縁層の端部のテーパ角を６０°以下とし、絶縁層の膜厚を３００ｎｍ以下とすることで
電界集中の緩和を実現することができるといえる。
（実施の形態２）
本実施の形態では、絶縁層の断面形状の例を以下に説明する。
実施の形態１の計算で用いたモデルは、ドレイン電極層１０６近傍の断面図を示したが、
ソース電極層１０５を含めたトランジスタ全体の断面構造図を図４（Ａ）に示す。
図４（Ａ）において、絶縁層１０４が設けられている領域の酸化物半導体膜１０３の表面
が平面であり、基板主平面とほぼ平行と見なせる場合であるので、テーパ角θは、図示し
たように絶縁層１０４の下端部の側面と、酸化物半導体膜平面とがなす角度を指す。図４
（Ａ）に示す絶縁層１０４は、チャネル形成領域の中心を通る線を中心とした線対称の形
状であるため、断面形状における２つの下端部のテーパ角θは概略同じである。また、チ
ャネル形成領域の中心を横軸の原点として、チャネル長方向の長さを決定している。ただ
し、図４（Ａ）に示すトランジスタの断面構造は、それぞれの部位のサイズ（膜厚、長さ
、幅など）が設定されているが、特に限定されない。
また、図４（Ａ）には絶縁層の断面形状が台形の例を示したが、図４（Ｂ）に示すように
断面形状を三角形とした絶縁層１１４としてもよい。絶縁層１１４の断面形状において三
角形の底辺に接する内角がテーパ角θとなる。図４（Ｂ）においては、絶縁層１１４の側
面にドレイン電極層の端部が重なる。勿論、ソース電極層の端部も絶縁層１１４の側面に
重なる。
また、図４（Ｃ）に示すように断面形状を多角形とした絶縁層１２４としてもよい。図４
（Ｃ）に示すように断面形状を多角形とした絶縁層１２４は、絶縁層１２４の下端部の側
面と、酸化物半導体膜平面とがなす角度θ１とは別に、点線で示した平面（基板主平面に
平行な面）と、絶縁層１０４の上端部の側面とがなす角度θ２とがある。この場合、少な
くとも角度θ１が、９０°未満、好ましくは６０°以下、さらに好ましくは３０°以下と
なるような断面形状の絶縁層１２４とする。
また、図４（Ｄ）に示すように断面形状が絶縁層の上面から絶縁層の下面に向かって裾広
がりの形状の絶縁層１３４としてもよい。絶縁層１３４は側面が曲面を有しており、絶縁
層の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有する。
なお、絶縁層の下端を始点とする側面の接線１３３を含む面と、酸化物半導体膜平面とが
なす角度（テーパ角θ）を図示している。
また、図４（Ｅ）に示すように側面が曲面を有する断面形状の絶縁層１４４としてもよい
。絶縁層１４４は側面が曲面を有しており、絶縁層の下端部は、絶縁層の内側に位置する
曲率円の中心により決まる１つの曲面も有する。なお、絶縁層の下端を始点とする側面の
接線１４３を含む面と、酸化物半導体膜平面とがなす角度（テーパ角θ）を図示している
。このような断面形状の絶縁層１４４を実現するため、エッチングレートの異なる複数の
絶縁層を積層してもよい。
上述した断面形状の他にも様々な断面形状があるが、図４（Ａ）～図４（Ｅ）に示す形状
の絶縁層をトランジスタに用いることが好ましい。図４（Ａ）～図４（Ｅ）に示す形状の
絶縁層を酸化物半導体膜に接して設けることで、電界集中の緩和を実現することができる
。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。例えば、図４（
Ｂ）に示す断面形状とし、絶縁層１１４の端部のテーパ角θを６０°以下とし、絶縁層１
１４の膜厚を３００ｎｍ以下とすることで電界集中の緩和を図ることができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図５及び図６を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトラ
ンジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図５（Ａ）及び図５（Ｂ）に示すトランジスタ４４０は、チャネル保護型（チャネルスト
ップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタとも
いうトランジスタの一例である。図５（Ａ）は平面図であり、図５（Ａ）中の一点鎖線Ｘ
１－Ｙ１で切断した断面が図５（Ｂ）に相当する。
チャネル長方向の断面図である図５（Ｂ）に示すように、トランジスタ４４０を含む半導
体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４
０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４１３、ソース電極層４０５
ａ、ドレイン電極層４０５ｂを有する。
酸化物半導体膜４０３に接する絶縁層４１３は、ゲート電極層４０１と重畳する酸化物半
導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
チャネル形成領域上に重なる絶縁層４１３の断面形状、具体的には端部の断面形状（テー
パ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる
恐れのある電界集中を緩和し、トランジスタ４４０のスイッチング特性の劣化を抑えるこ
とができる。
具体的には、チャネル形成領域上に重なる絶縁層４１３の断面形状は、台形または三角形
状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好
ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート
電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある
電界集中を緩和することができる。
本実施の形態では、断面形状において、絶縁層４１３は中央の範囲Ｄより外側の端部はテ
ーパ形状となっており、テーパ部分と呼ぶ。断面形状において絶縁層４１３のテーパ部分
は両端にあり、その一方の幅をテーパ部分の幅と呼び、テーパ部分の幅は、チャネル長Ｌ
から中央の範囲Ｄを差し引いた約半分に相当する。
また、チャネル形成領域上に重なる絶縁層４１３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザー
として、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザ
ーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム
（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を
有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。
なお、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ－Ｇａ－Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体材料としては好適である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ－Ｇａ－Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性
を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減
され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いる
ことにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ
／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子
に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オ
フ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半
導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該ト
ランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン
電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られ
ることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いた
トランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著
しく低い。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソー
ス電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極と
ドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または
３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数比
を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜すること
で、多結晶またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）が形成さ
れやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１０
０％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いる
ことにより、成膜した酸化物半導体膜は緻密な膜となる。
なお、酸化物半導体としてＩｎ－Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２
Ｏ３：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２
）とする。例えば、Ｉｎ－Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、非晶質相に結晶部を有する結晶－非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ－ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されて
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
Figure 0007457192000001
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、酸
化物半導体膜の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２が存在し
ている。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶縁膜４０
２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。また、基板全面を平坦化
することに限定されず、ゲート電極層４０１の側面と、絶縁層４１３の下端部との間隔を
十分に離すことで少なくともチャネル形成領域となる領域を上記平坦な表面に近づけるこ
とができる。トランジスタ４４０は、チャネル保護型であるため、絶縁層４１３のサイズ
によってチャネル形成領域のサイズ（Ｌ／Ｗ）が決定される。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
図６（Ａ）、図６（Ｂ）、図６（Ｃ）、及び図６（Ｄ）にトランジスタ４４０を有する半
導体装置の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジ
スタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可
撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０
との間に剥離層を設けるとよい。
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン
、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化
ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒
化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することが
できる。
絶縁膜４３６は、単層でも積層でもよい。
本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍ
の窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
次に絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１
を形成する。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化
ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、
上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１として、窒素を含む金属酸化物、
具体的には、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜や、窒
素を含むＩｎ－Ｇａ－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－Ｏ膜や
、窒素を含むＩｎ－Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。
これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関
数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプ
ラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する
。
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦
化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、
ゲート電極層４０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ－ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層
構造としても良い。
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好
ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超え
る量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコ
ン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４０
３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素
を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも一
部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行
ってもよい。
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４
０２の段差被覆性を考慮して形成することが好ましい。
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜
を形成する。
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及
びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好まし
い。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化処
理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学
的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ
））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量
が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパ
ッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ－Ｇａ－Ｚｎ系酸
化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（＝１／３：１／３：１／３）の原子数比のＩｎ－Ｇａ－Ｚｎ系酸化物ターゲットを用
いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．
６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６
ｎｍ／ｍｉｎである。
なお、酸化物半導体膜４０３の成膜に用いるスパッタリング装置は、成膜処理室のリーク
レートを１×１０－１０Ｐａ・ｍ３／秒以下とする。成膜処理室のリークレートを低くす
ることで、スパッタリング法により成膜する膜への不純物の混入を低減することができる
。成膜処理室のリークレートを低くするためには外部リークのみならず内部リークを低減
する必要がある。外部リークとは、微小な穴やシール不良などによって真空系の外から気
体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや
内部の部材からの放出ガスに起因する。酸化物半導体膜４０３の成膜に用いるスパッタリ
ング装置は、成膜処理室の開閉部分はメタルガスケットでシールされている。メタルガス
ケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料
を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低
減できる。また、成膜処理室の内側に存在する吸着物は、内壁に吸着しているために成膜
室の圧力に影響しないが、成膜処理室を排気した際のガス放出の原因となる。そのため、
リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜処理室に
存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物
の脱離を促すために、成膜処理室をベーキングしてもよい。ベーキングすることで吸着物
の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以
下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気する
だけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜処理室内に基板を保持する。そして、成膜処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板４００上に酸化物半導体膜４０３を成膜する。成膜処理室内の残留水分を除去するた
めには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプに
コールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜処
理室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該成膜処理室で成膜した酸化物半導体膜
４０３に含まれる不純物の濃度を低減できる。
また、ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に解放せずに連続的に形成す
ることが好ましい。ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に曝露せずに連
続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸着することを
防止することができる。
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の
酸化物半導体膜に加工して形成することができる。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ－０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチ
ングによってエッチング加工してもよい。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４
０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０
℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの
作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少して
しまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物
半導体膜４０３を高純度化及びＩ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜
形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される
前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４
０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好まし
い。
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給し
てもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を
供給することによって、酸化物半導体膜４０３を高純度化、及びＩ型（真性）化すること
ができる。高純度化し、Ｉ型（真性）化した酸化物半導体膜４０３を有するトランジスタ
は、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に
直接導入してもよいし、ゲート絶縁膜４０２などの他の膜を通過して酸化物半導体膜４０
３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが
、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用
いることができる。
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましい
が、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０
３への酸素の導入は複数回行ってもよい。
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁層
４１３を形成する（図６（Ａ）参照）。
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム
膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、
窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、酸
化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０
３へ酸素を供給する供給源として好適に機能させることができる。
本実施の形態では、絶縁層４１３として、スパッタリング法により膜厚２００ｎｍの酸化
シリコン膜を形成する。酸化シリコン膜を選択的にエッチングして、断面形状が台形また
は三角形状であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下
、さらに好ましくは３０°以下の絶縁層４１３を形成する。なお、絶縁層４１３の平面形
状は矩形である。なお、本実施の形態では、フォトリソグラフィ工程により酸化シリコン
膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層４１３の断面形状を
台形とし、絶縁層４１３の下端部のテーパ角θを約３０°とする。
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３０
０℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁層
４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）
となる導電膜４４５を形成する（図６（Ｂ）参照）。
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電
極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チ
タン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ
、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属
膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜
）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導
電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物として
は酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イ
ンジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜
鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの
を用いることができる。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形
成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形
成する（図６（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した
後、レジストマスクを除去する。その結果、ドレイン電極層４０５ｂの端部は、絶縁層４
１３の上面または側面に位置し、ソース電極層４０５ａの端部は、絶縁層４１３の上面ま
たは側面に位置する。
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７
としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型
プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるよう
に、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電
力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎ
ｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用
いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウ
ム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５
ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチン
グした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチ
ング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を
用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａと
する。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：
１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧
力を２．０Ｐａとする。
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工
程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜
４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁
層４１３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に
、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５
ｂの間に存在する残渣物は、リーク電流などトランジスタ４４０の電気特性の低下を招く
要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も
含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪
影響を与える恐れがある。
残渣物には、例えば、インジウム又は塩素を含む化合物が含まれる。また、残渣物には、
酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガ
スに用いられる他の元素（例えばボロン）などが含まれる場合がある。
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、絶縁層４１３表面
及び該近傍におけるソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残
渣物を除去する工程を行う。残渣物を除去する工程は希ガスを用いたプラズマ処理などに
よって行うことができる。例えば、アルゴンを用いたプラズマ処理などを好適に用いるこ
とができる。なお、残渣物を除去する工程は、酸化物半導体膜４０３に付着した塩素も除
去する効果がある。残渣物を除去する工程を行うことによって、絶縁層４１３表面におけ
る塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とし、
かつインジウム濃度を２×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下
）とすることができる。また、酸化物半導体膜４０３における塩素濃度を１×１０１９／
ｃｍ３以下とすることができる。
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図６（Ｄ）参照）。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成して
もよい。
保護絶縁膜は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。例え
ば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁
膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理
を行う。
また、さらに保護絶縁膜として緻密性の高い無機絶縁膜を設けてもよい。例えば、保護絶
縁膜としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜
を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすること
によって、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザ
フォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ－Ｒａｙ Ｒｅｆｌｅｃ
ｔｉｏｎ）によって測定することができる。
トランジスタ４４０上に設けられる保護絶縁膜として用いることのできる酸化アルミニウ
ム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（
ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂
、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
－ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層
させることで、平坦化絶縁膜を形成してもよい。
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。ア
クリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形
成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複
数回行ってもよい。
以上のように、断面形状が台形または三角形状であり、断面形状の下端部のテーパ角θが
６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４１３を形成
し、チャネル形成領域と重なる絶縁層４１３上にドレイン電極層の端部およびソース電極
層の端部を形成することで電界集中の緩和が図られたトランジスタ４４０を作製する。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４４０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
また、上記作製方法に従ってトランジスタ４４０を作製し、膜厚４００ｎｍの酸化窒化シ
リコン膜である保護絶縁膜４６０を形成し、保護絶縁膜上に平坦化絶縁膜４６１として、
膜厚１５００ｎｍのアクリル樹脂膜を形成したサンプルの断面写真を撮影した。走査透過
型電子顕微鏡（日立製作所製「ＨＤ－２３００」：ＳＴＥＭ）で加速電圧を２００ｋＶと
し、チャネル形成領域と重なる絶縁層４１３の下端部（ドレイン電極層４０５ｂと重なる
下端部）周辺を観察した高倍写真（４万倍）を図７（Ａ）に示す。なお、図７（Ｂ）は図
７（Ａ）の模式図である。図７（Ａ）に示すように、基板の主平面と絶縁層４１３の側面
とがなす角度、即ちテーパ角θは約３０°である。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８及び図９
を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は
、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の
詳細な説明は省略する。
図８（Ａ）及び図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルスト
ップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタとも
いうトランジスタの一例である。図８（Ａ）は平面図であり、図８（Ａ）中の一点鎖線Ｘ
２－Ｙ２で切断した断面が図８（Ｂ）に相当する。
チャネル長方向の断面図である図８（Ｂ）に示すように、トランジスタ４２０を含む半導
体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４
０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４２３、ソース電極層４０５
ａ、ドレイン電極層４０５ｂを有する。
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャ
ネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、チャネル保護膜とし
て機能する。さらに、絶縁層４２３は、酸化物半導体膜４０３に達し、かつソース電極層
４０５ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口を有している。
従って、酸化物半導体膜４０３の周縁部は、絶縁層４２３で覆われており、層間絶縁膜と
しても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁膜４０２だ
けでなく、絶縁層４２３も層間絶縁膜として配置することで寄生容量を低減できる。
トランジスタ４２０において、酸化物半導体膜４０３は、絶縁層４２３、ソース電極層４
０５ａ、及びドレイン電極層４０５ｂに覆われる構成となっている。
チャネル形成領域上に重なる絶縁層４２３の断面形状、具体的には端部の断面形状（テー
パ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる
恐れのある電界集中を緩和し、トランジスタ４２０のスイッチング特性の劣化を抑えるこ
とができる。
具体的には、チャネル形成領域上に重なる絶縁層４２３の断面形状は、台形または三角形
状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好
ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート
電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある
電界集中を緩和することができる。
また、チャネル形成領域上に重なる絶縁層４２３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
図９（Ａ）、図９（Ｂ）、図９（Ｃ）、及び図９（Ｄ）にトランジスタ４２０を有する半
導体装置の作製方法の一例を示す。
絶縁表面を有する基板４００上に絶縁膜４３６を形成する。本実施の形態では絶縁膜４３
６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚
１５０ｎｍの酸化シリコン膜の積層を用いる。
絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形
成する。本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を
形成する。
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラ
ズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。本実施の形態において、酸化
物半導体膜４０３として、スパッタリング法を用い、膜厚３５ｎｍのＩｎ－Ｇａ－Ｚｎ系
酸化物膜（ＩＧＺＯ膜）を成膜する。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸
素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素
化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである
電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１
時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
次に酸化物半導体膜４０３上に酸化物半導体膜４０３に達する開口４２５ａ、４２５ｂを
有する絶縁層４２３を形成する（図９（Ａ）参照）。
絶縁層４２３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。絶縁層４２３の開口４２５ａ、４２５ｂの内壁は
、テーパ形状を有している。
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャ
ネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、一部がチャネル保護
膜として機能する。
本実施の形態では、酸化物半導体膜４０３は、絶縁層４２３にチャネル形成領域を覆われ
る構成となっている。また、酸化物半導体膜４０３の端部も絶縁層４２３に覆われる。
本実施の形態では、絶縁層４２３として、スパッタリング法により膜厚２００ｎｍの酸化
シリコン膜を形成する。なお、本実施の形態では、断面における絶縁層４２３の下端部の
テーパ角θは３０°とする。
絶縁層４２３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３０
０℃で１時間加熱処理を行う。
次いで、酸化物半導体膜４０３、絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆
って、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる
導電膜４４５を形成する（図９（Ｂ）参照）。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形
成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形
成する（図９（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した
後、レジストマスクを除去する。
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７
としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型
プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるよう
に、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電
力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎ
ｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用
いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウ
ム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５
ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチン
グした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチ
ング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を
用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａと
する。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：
１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧
力を２．０Ｐａとする。
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工
程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜
４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁
層４２３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に
、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５
ｂの間に存在する残渣物は、リーク電流などトランジスタ４２０の電気特性の低下を招く
要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も
含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪
影響を与える恐れがある。
本実施の形態では、塩素を含むガス４４７を用いるエッチング工程時に、酸化物半導体膜
４０３には絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って導電膜４４５が設
けられているため、酸化物半導体膜４０３は塩素を含むガス４４７にさらされない。
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図９（Ｄ）参照）。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成して
もよい。
保護絶縁膜は、絶縁層４２３と同様な材料及び方法を用いて形成することができる。例え
ば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁
膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理
を行う。
また、トランジスタ４２０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成
すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃
１時間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
以上のように、絶縁層４２３の一部（チャネル形成領域と重なる領域）の断面形状が台形
であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好
ましくは３０°以下の絶縁層４２３を形成し、絶縁層４２３のチャネル形成領域と重なる
領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩
和が図られたトランジスタ４２０を作製できる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
ここで、上述したプロセスに従って実際に作製したトランジスタ４２０の電気特性および
信頼性の結果を図１０、図１１、図１２、及び図１３に示す。トランジスタのサイズは、
チャネル長Ｌが９μｍ、チャネル幅Ｗが５０μｍである。
トランジスタの信頼性を調べるための手法の一つに、バイアス－熱ストレス試験（以下、
ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こ
るトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後にお
けるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。
ＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、ト
ランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異
なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また
、ゲートに印加する電位がソースおよびドレインの同電位よりも高い場合を＋ＢＴ試験と
いい、ゲートに印加する電位がソースおよびドレインの同電位よりも低い場合を－ＢＴ試
験という。
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間に
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲート、ソースおよ
びドレイン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が２００
ｎｍのゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍとしたい場合は、電位差を３
０Ｖとすればよい。
なお、一般的に電圧とは、２点間における電位差のことをいい、電位とは、ある一点に
おける静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のこ
とをいうが、電子回路において、ある一点における電位と基準となる電位（例えば接地電
位）との電位差のことを該ある一点における電位として示すことが多いため、本明細書で
は、ある一点における電位と基準となる電位（例えば接地電位）との差を該ある一点にお
ける電位として示した場合において、特に指定する場合を除き、該ある一点における電位
を電圧ともいう。
ＢＴ試験は、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍ、
印加時間を２０００秒間とし、＋ＢＴ試験および－ＢＴ試験それぞれについて行った。
まず、＋ＢＴ試験について説明する。ＢＴ試験対象となるトランジスタの初期特性を測定
するため、基板温度を４０℃とし、ソース－ドレイン間電圧（以下、ドレイン電圧という
）を１０Ｖとし、ソース－ゲート間電圧（以下、ゲート電圧という）を－３０Ｖ～＋３０
Ｖまで変化させたときのソース－ドレイン電流（以下、ドレイン電流という）の変化特性
、すなわちＶｇ－Ｉｄ特性を測定した。ここでは基板温度を試料表面への吸湿対策として
４０℃としているが、特に問題がなければ、室温（２５℃）下で測定してもかまわない。
次に、基板温度を８０℃まで上昇させた後、トランジスタのソースおよびドレインの電位
を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．５ＭＶ／ｃｍとなるよ
うに、ゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが２００
ｎｍであったため、ゲートに＋３０Ｖを印加し、そのまま２０００秒間保持した。ここで
は印加時間を２０００秒間としたが、目的に応じて適宜時間を変更してもよい。
次に、ソース、ドレインおよびゲートへ電圧を印加したまま、基板温度を４０℃まで下げ
た。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響により
ＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加した
ままで基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了さ
せた。
次に、初期特性の測定と同じ条件でＶｇ－Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ－Ｉｄ
特性を得た。
続いて、－ＢＴ試験について説明する。－ＢＴ試験も＋ＢＴ試験と同様の手順で行うが、
基板温度を８０℃まで上昇させた後にゲートに印加する電圧を－３０Ｖとする点が異なる
。
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試
験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて－Ｂ
Ｔ試験を行うと、先に行った＋ＢＴ試験の影響により、－ＢＴ試験結果を正しく評価する
ことができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行っ
た場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返す場
合はこの限りではない。
基板の異なる６個のサンプルを作製し、初期特性（しきい値及びシフト値）と、ＢＴ試験
後のしきい値電圧の変化量およびシフト値の変化量をそれぞれ求め、８０℃での結果を図
１０（Ａ）及び図１０（Ｂ）のグラフに示した。図１０（Ａ）は＋ＢＴ試験のデータであ
り、図１０（Ｂ）は－ＢＴ試験のデータである。
シフト値（ｓｈｉｆｔ ２）は、Ｖｄ＝１０Ｖの場合におけるＶｇ－Ｉｄ特性カーブの立
ち上がりの電圧値を示しており、１×１０－１２Ａ以下となったゲート電圧である。本明
細書において、しきい値（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流
の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線において、最大傾きである
Ｉｄ１／２の接線を外挿したときの、接線とＶｇ軸（即ち、Ｉｄ１／２が０Ａ）との交点
のゲート電圧で定義する。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとし
て、しきい値電圧を算出する。
しきい値およびシフト値の変化量は、トランジスタの信頼性を調べるための重要な指標と
なる。ＢＴ試験前後において、しきい値およびシフト値の変化量が少ないほど信頼性が高
い。サンプル１～６においては、全てしきい値およびシフト値の変化量が少ない。
なお、サンプル１、及びサンプル２は、酸化物半導体膜上に接する絶縁層の膜厚が１００
ｎｍ、サンプル３、及びサンプル４は、酸化物半導体膜上に接する絶縁層の膜厚が２００
ｎｍ、サンプル５、及びサンプル６は、酸化物半導体膜上に接する絶縁層の膜厚が３００
ｎｍである。また、サンプル１、３、５は、トランジスタを覆う層間絶縁膜（４００ｎｍ
）をスパッタ法で成膜した酸化シリコン膜であり、サンプル２、４、６はプラズマＣＶＤ
法で成膜した酸化窒化シリコン膜である。
また、２５℃での結果を図１１（Ａ）及び図１１（Ｂ）のグラフに示した。サンプル３は
、初期特性に比べてしきい値電圧がマイナス方向へ変化しているが、変化量ΔＶｔｈは０
．０１Ｖ、Δｓｈｉｆｔ ２は、－０．０１Ｖと、ほとんど変わらず特に良好な特性を示
しているため、図１１（Ｂ）には見えにくくなっている。また、サンプル２およびサンプ
ル１も変化量ΔＶｔｈは０．０２Ｖであるため、図１１（Ｂ）では見えにくくなっている
。
また、２５℃での結果のうち、しきい値およびシフト値の変化量が最も小さいサンプルは
サンプル３であるので、図１２（Ａ）に、サンプル３の＋ＢＴ試験前後におけるトランジ
スタのＶｇ－Ｉｄ特性を示し、図１２（Ｂ）にサンプル３の－ＢＴ試験前後におけるトラ
ンジスタのＶｇ－Ｉｄ特性を示す。
図１２（Ａ）によると、初期特性に比べてしきい値電圧がプラス方向へ変化しているが、
変化量ΔＶｔｈは０．１９Ｖ、Δｓｈｉｆｔ ２は、０．２１Ｖと、ほとんど変わらず良
好な特性を示している。また、図１２（Ｂ）によると、初期特性に比べてしきい値電圧が
マイナス方向へ変化しているが、変化量ΔＶｔｈは０．０１Ｖ、Δｓｈｉｆｔ ２は、－
０．０１Ｖと、ほとんど変わらず良好な特性を示している。
また、光を照射しながらＢＴ試験を行った。勿論、上記ＢＴ試験を行ったサンプルとは異
なるサンプルを用いた。ＬＥＤ光源から３０００ルクスの光をトランジスタに照射する点
以外は上記ＢＴ試験と試験方法は同一である。光を照射しながら＋ＢＴ試験を行った結果
は、＋ＢＴ試験前後でほとんど変化がないため、ここでは実験結果を省略する。
また、光を照射しながら－ＢＴ試験を行った結果を図１３に示す。図１３（Ａ）は、スト
レス条件温度が８０℃の結果であり、図１３（Ｂ）は、ストレス条件温度が室温（２５℃
）の結果である。
光を照射しながらの－ＢＴ試験においても、ストレス条件温度が８０℃の結果において、
サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔｈは初期特性に比べて－０．３
６Ｖ、Δｓｈｉｆｔ ２は、－０．６５Ｖとすることができている。また、ストレス条件
温度が２５℃の結果において、サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔ
ｈは初期特性に比べて－０．３６Ｖ、Δｓｈｉｆｔ ２は、－０．０８Ｖとすることがで
きており、信頼性が高いトランジスタであることが確認できた。
これらの信頼性の結果及び電気特性から、図８に示した構造、即ち、端部がテーパ形状（
テーパ角約３０°）を有する絶縁層（膜厚１００ｎｍ～３００ｎｍ）を酸化物半導体膜上
に接して有するトランジスタ４２０の電気特性は高く、信頼性も高いことが読み取れる。
シリコンを半導体として用いるトランジスタと酸化物半導体を用いるトランジスタは異な
り、酸化物半導体を用いるトランジスタの場合は－Ｖｇｓ（－ＧＢＴ）ストレス印加時に
酸化物半導体膜（チャネル形成領域）にホールがキャリアとしては誘起されないため、バ
ックチャネル側に電界が回り込んで劣化を引き起こす場合がある。チャネル形成領域上に
接して設ける絶縁層の端部をテーパ形状とすると、その様な－Ｖｇｓ（－ＧＢＴ）ストレ
ス印加時に、特に電界が集中するドレイン電極層の端部に対してより効果的な電界集中の
緩和が実現できる。
（実施の形態５）
実施の形態３又は実施の形態４に示したトランジスタを用いて表示機能を有する半導体装
置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の
一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成すること
ができる。
図１４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１
４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形
成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与え
られる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉ
ｔ）４０１８ａ、４０１８ｂから供給されている。
図１４（Ｂ）、及び図１４（Ｃ）において、第１の基板４００１上に設けられた画素部４
００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられて
いる。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設け
られている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００
１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている
。図１４（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によ
って囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多
結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１４（Ｂ）、及
び図１４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路
４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給
されている。
また図１４（Ｂ）、及び図１４（Ｃ）においては、信号線駆動回路４００３を別途形成し
、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査
線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路
の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１４（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図１４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１
４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装さ
れたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態３又は実施の形態４に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図１４、図１５、及び図１６を用いて説明する。図
１６は、図１４（Ｂ）のＭ－Ｎにおける断面図に相当する。
図１４及び図１６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１
６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する
端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０４０、４０１１のゲート電極層と同じ導電膜で形成されてい
る。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１６では、画素部４００２に含まれるトランジスタ４
０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
図１６（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、
図１６（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は
下地膜として機能する絶縁膜である。
トランジスタ４０１０、４０１１、４０４０としては、実施の形態３又は実施の形態４で
示したトランジスタを適用することができる。本実施の形態では、実施の形態３で示した
トランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジス
タ４０１０、４０１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設
けられた、ボトムゲート構造のトランジスタである。
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ４０１０、
４０１１は、チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態
２に示した絶縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用
いることによって、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部お
よびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製
できる。
また、トランジスタ４０１０、４０１１に実施の形態４に示すトランジスタ４２０と同様
な構造を適用してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機
能する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域
上を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソー
ス電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形
態４に示すトランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の
端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタ
となる。
従って、図１４及び図１６で示す本実施の形態の酸化物半導体膜を用いた安定した電気特
性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体
装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく
作製し、高生産化を達成することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重な
る位置に設けることによって、バイアス－熱ストレス試験（ＢＴ試験）前後におけるトラ
ンジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層
は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図１６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１６（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の
基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４
００８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは
接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していく
と、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶
及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー
相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー
及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することも
できる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配
向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビン
グ処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止すること
ができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表
示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは
、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する
恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー
相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果
移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なト
ランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動
回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわ
ち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要が
ないため、半導体装置の部品点数を削減することができる。また、画素部においても、高
速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１５（Ａ）、図１５（Ｂ）、及び図１６（Ｂ）に表示素子として発光素子を用いた発光
装置の例を示す。
図１５（Ａ）は発光装置の平面図であり、図１５（Ａ）中の一点鎖線Ｖ１－Ｗ１、Ｖ２－
Ｗ２、及びＶ３－Ｗ３で切断した断面が図１５（Ｂ）に相当する。なお、図１５（Ａ）の
平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示してい
ない。
図１５に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上
に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジ
スタ５１０は発光素子５４０と電気的に接続している。なお、図１５は基板５００を通過
して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態３又は実施の形態４で示したトランジスタを適
用することができる。本実施の形態では、実施の形態４で示したトランジスタ４２０と同
様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導
体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタ
ガ型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半
導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５
１３ａ、５１３ｂを含む。
実施の形態４で示したトランジスタ４２０と同様な構造を有するトランジスタ５１０は、
絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状が台形であり、断面形
状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°
以下である。よってチャネル保護膜として機能する絶縁層５０３が、少なくともゲート電
極層５１１ａ、５１１ｂと重畳する酸化物半導体膜５１２のチャネル形成領域上を含めた
酸化物半導体膜５１２上に設けられており、さらに酸化物半導体膜５１２に達し、かつソ
ース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うよ
うに設けられた開口を有している。
また、トランジスタ５１０に実施の形態３に示すトランジスタ４４０と同様な構造を適用
してもよい。また、絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状は
、実施の形態１または実施の形態２に示す絶縁層の断面形状と同じにしてもよい。実施の
形態１または実施の形態２に示す絶縁層の断面形状と同じ形状の絶縁層５０３とすること
によって、電界集中の緩和が図られたトランジスタ５１０を作製できる。
従って、図１５で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を
有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供するこ
とができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化
を達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５
２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁
膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２
、及び絶縁層５０３を介して交差する。実施の形態４で示す構造であると、配線層交差部
５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０
２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導
電層５３３との間に生じる寄生容量を低減することができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとが接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図１６（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４
００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１
３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層
構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向など
に合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図１４乃至図１６において、第１の基板４００１、５００、第２の基板４００６と
しては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有す
るプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂ
ｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフ
ルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることが
できる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金
属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエス
テルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミ
ド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有す
る有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法）、スクリーン印刷、オフセット印刷等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下
、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物
、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。
本実施の形態においては、図１５に示す発光装置は下面射出型なので、第１の電極層５４
１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属
膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する
導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高
分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導
電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば
、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその
誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若し
くはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態６）
実施の形態３又は実施の形態４に示したトランジスタを用いて、対象物の情報を読み取る
イメージセンサ機能を有する半導体装置を作製することができる。
図１７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１７（Ａ）は
フォトセンサの等価回路であり、図１７（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
、実施の形態３、又は実施の形態４に示したトランジスタが適用でき、酸化物半導体膜を
用いるトランジスタである。本実施の形態では、実施の形態３で示したトランジスタ４４
０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、酸化
物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の
トランジスタである。
図１７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けら
れている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３
３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６
４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６
ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極
層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５
は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０
２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印
刷等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン膜、酸化窒化シリコン膜、
酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜
、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物
絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する
有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏ
ｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ６４０は、
チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態２に示した絶
縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用いることによ
って、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電
極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製できる。
また、トランジスタ６４０に実施の形態４に示すトランジスタ４２０と同様な構造を適用
してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機能する絶縁層
が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸
化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又は
ドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形態４に示すト
ランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソ
ース電極層の端部を形成することで電界集中の緩和が図られたトランジスタとなる。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ
６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導
体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図１８に示す。
図１８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態
３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ
入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示
することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した
構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向
（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情
報通信を行うことも可能である。
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
図１８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼
性の高いコンピュータとすることが可能となる。
図１９（Ａ）及び図１９（Ｂ）は２つ折り可能なタブレット型端末である。図１９（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示され
た操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３
１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域
がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３
１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６
３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示
画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図１９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図１９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１９（Ａ）及び図１９（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また、図１９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１９（Ｃ
）にブロック図を示し説明する。図１９（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１９（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
１０１：ゲート電極層
１０２：ゲート絶縁膜
１０３：酸化物半導体膜
１０４：絶縁層
１０５：ソース電極層
１０６：ドレイン電極層
１０７：保護絶縁膜

Claims (5)

  1. チャネル形成領域を有する酸化物半導体膜と、
    前記酸化物半導体膜上の絶縁層と、
    ソース電極層と、
    ドレイン電極層と、を有するトランジスタであって、
    前記酸化物半導体膜は、第１の領域と、前記第１の領域を挟んで配置される第２の領域及び第３の領域と、を有し、
    前記絶縁層は、前記第１の領域において前記酸化物半導体膜と接し、
    前記第１の領域は、前記チャネル形成領域を有し、
    前記ソース電極層又は前記ドレイン電極層の一方は、前記第２の領域において前記酸化物半導体膜と接し、
    前記ソース電極層又は前記ドレイン電極層の他方は、前記第３の領域において前記酸化物半導体膜と接し、
    前記トランジスタのチャネル長方向の断面視において、前記絶縁層の側面の接線と前記酸化物半導体膜の表面とのなす角度は、前記接線の接点が前記絶縁層の下端を始点として前記絶縁層の上面に向かうに従い、連続的に小さくなるように変化する、トランジスタ。
  2. 請求項１において、
    前記絶縁層の膜厚は０．３μｍ以下である、トランジスタ。
  3. 請求項１において、
    前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下である、トランジスタ。
  4. 請求項１乃至請求項３のいずれか一において、
    前記絶縁層は、酸化シリコンを有する、トランジスタ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有する、トランジスタ。
JP2023121769A 2011-09-29 2023-07-26 トランジスタ Active JP7457192B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011215599 2011-09-29
JP2011215599 2011-09-29
JP2020132325A JP2020194969A (ja) 2011-09-29 2020-08-04 半導体装置
JP2022083690A JP7322243B2 (ja) 2011-09-29 2022-05-23 トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022083690A Division JP7322243B2 (ja) 2011-09-29 2022-05-23 トランジスタ

Publications (2)

Publication Number Publication Date
JP2023143950A JP2023143950A (ja) 2023-10-06
JP7457192B2 true JP7457192B2 (ja) 2024-03-27

Family

ID=47991719

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012213472A Active JP6099920B2 (ja) 2011-09-29 2012-09-27 半導体装置
JP2017031134A Withdrawn JP2017108163A (ja) 2011-09-29 2017-02-22 半導体装置
JP2018121893A Withdrawn JP2018186282A (ja) 2011-09-29 2018-06-27 半導体装置
JP2020132325A Withdrawn JP2020194969A (ja) 2011-09-29 2020-08-04 半導体装置
JP2022083690A Active JP7322243B2 (ja) 2011-09-29 2022-05-23 トランジスタ
JP2023121769A Active JP7457192B2 (ja) 2011-09-29 2023-07-26 トランジスタ

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2012213472A Active JP6099920B2 (ja) 2011-09-29 2012-09-27 半導体装置
JP2017031134A Withdrawn JP2017108163A (ja) 2011-09-29 2017-02-22 半導体装置
JP2018121893A Withdrawn JP2018186282A (ja) 2011-09-29 2018-06-27 半導体装置
JP2020132325A Withdrawn JP2020194969A (ja) 2011-09-29 2020-08-04 半導体装置
JP2022083690A Active JP7322243B2 (ja) 2011-09-29 2022-05-23 トランジスタ

Country Status (5)

Country Link
US (4) US8716708B2 (ja)
JP (6) JP6099920B2 (ja)
KR (2) KR20130035232A (ja)
CN (2) CN103035736B (ja)
TW (2) TWI613822B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
TWI514202B (zh) * 2013-05-01 2015-12-21 Au Optronics Corp 觸控系統、充電系統及觸控指示裝置之充電方法
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9973238B2 (en) 2013-12-30 2018-05-15 Verily Life Sciences, LLC Methods for adjusting the power of an external reader
US9495567B2 (en) 2013-12-30 2016-11-15 Verily Life Sciences Llc Use of a tag and reader antenna for a simulated theremin effect
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102202975B1 (ko) * 2014-07-09 2021-01-14 동우 화인켐 주식회사 후막 패턴 구조 및 그의 형성 방법
US10324050B2 (en) * 2015-01-14 2019-06-18 Kla-Tencor Corporation Measurement system optimization for X-ray based metrology
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102381285B1 (ko) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR102517726B1 (ko) * 2017-12-05 2023-04-03 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
CN110165019B (zh) * 2019-05-28 2024-03-26 信利半导体有限公司 一种薄膜太阳能电池的制作方法及薄膜太阳能电池
CN112635574B (zh) * 2020-12-31 2023-06-09 北海惠科光电技术有限公司 一种液晶显示面板、薄膜晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286317A (ja) 2004-03-03 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
CN101656271A (zh) 2008-08-19 2010-02-24 富士胶片株式会社 薄膜晶体管、有源矩阵基板和摄像装置
US20110084272A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6433971A (en) 1987-07-30 1989-02-03 Asahi Glass Co Ltd Thin film transistor
EP0493113B1 (en) 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5474941A (en) 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP2634505B2 (ja) 1991-06-17 1997-07-30 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH04266032A (ja) * 1991-02-21 1992-09-22 Seiko Epson Corp 薄膜トランジスタ
JPH0513762A (ja) 1991-07-05 1993-01-22 Sharp Corp 薄膜トランジスタにおけるコンタクトホールの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06168970A (ja) 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JPH08201851A (ja) 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3516424B2 (ja) 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JPH10209458A (ja) * 1997-01-22 1998-08-07 Mitsubishi Electric Corp 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
JPH10308380A (ja) * 1997-05-07 1998-11-17 Daido Steel Co Ltd エッチング処理による凹所形成方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6027961A (en) 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4386978B2 (ja) 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7022556B1 (en) 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3107075B2 (ja) * 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
US6362507B1 (en) 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20020020840A1 (en) 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003257929A (ja) * 2002-02-28 2003-09-12 Nec Kansai Ltd ウェットエッチング用チェックパターン
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100968496B1 (ko) 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
TWI306311B (en) 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR101069333B1 (ko) 2003-02-05 2011-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7211454B2 (en) 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
KR101111470B1 (ko) 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7563658B2 (en) 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
CN101375406B (zh) * 2006-01-30 2010-09-29 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101446251B1 (ko) 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2009044583A1 (ja) * 2007-10-02 2009-04-09 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び、液晶表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010161227A (ja) 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
SG177332A1 (en) 2009-07-10 2012-02-28 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5685805B2 (ja) 2009-07-23 2015-03-18 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、および電子機器
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101716918B1 (ko) 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
CN101995713B (zh) * 2009-08-21 2012-08-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4935963B2 (ja) 2009-09-28 2012-05-23 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011052366A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
EP2511896B1 (en) 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2518772A4 (en) * 2009-12-21 2016-09-07 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE
JP2011138885A (ja) * 2009-12-28 2011-07-14 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN105590964B (zh) * 2010-02-05 2019-01-04 株式会社半导体能源研究所 半导体装置
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102939658B (zh) 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9069219B2 (en) 2010-08-07 2015-06-30 Sharp Kabushiki Kaisha Thin film transistor substrate and liquid crystal display device provided with same
US8963147B2 (en) 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
KR20120065854A (ko) 2010-12-13 2012-06-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5404963B2 (ja) 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
WO2013005604A1 (ja) 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI479224B (zh) 2012-01-05 2015-04-01 Hon Hai Prec Ind Co Ltd 3d眼鏡結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286317A (ja) 2004-03-03 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
CN101656271A (zh) 2008-08-19 2010-02-24 富士胶片株式会社 薄膜晶体管、有源矩阵基板和摄像装置
JP2010074138A (ja) 2008-08-19 2010-04-02 Fujifilm Corp 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US20110084272A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011100982A (ja) 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20160218221A1 (en) 2016-07-28
JP2018186282A (ja) 2018-11-22
US20140217401A1 (en) 2014-08-07
JP2017108163A (ja) 2017-06-15
TWI613822B (zh) 2018-02-01
CN103035736B (zh) 2018-03-30
JP2020194969A (ja) 2020-12-03
TWI605590B (zh) 2017-11-11
KR20190126270A (ko) 2019-11-11
US9466726B2 (en) 2016-10-11
JP2013084944A (ja) 2013-05-09
JP7322243B2 (ja) 2023-08-07
TW201635554A (zh) 2016-10-01
CN108389911A (zh) 2018-08-10
US20130082253A1 (en) 2013-04-04
US9053983B2 (en) 2015-06-09
JP6099920B2 (ja) 2017-03-22
US8716708B2 (en) 2014-05-06
KR20130035232A (ko) 2013-04-08
US20150228800A1 (en) 2015-08-13
CN103035736A (zh) 2013-04-10
JP2022111136A (ja) 2022-07-29
TW201318175A (zh) 2013-05-01
KR102259848B1 (ko) 2021-06-01
US9905702B2 (en) 2018-02-27
CN108389911B (zh) 2022-05-03
JP2023143950A (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
JP7457192B2 (ja) トランジスタ
JP7467576B2 (ja) 発光装置
JP6423901B2 (ja) トランジスタの作製方法
JP6338640B2 (ja) 半導体装置の作製方法
JP6280977B2 (ja) 半導体装置
JP6286512B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6199583B2 (ja) 半導体装置
JP2013149953A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230808

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240314

R150 Certificate of patent or registration of utility model

Ref document number: 7457192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150