KR101069333B1 - 표시장치의 제조방법 - Google Patents

표시장치의 제조방법 Download PDF

Info

Publication number
KR101069333B1
KR101069333B1 KR1020057013570A KR20057013570A KR101069333B1 KR 101069333 B1 KR101069333 B1 KR 101069333B1 KR 1020057013570 A KR1020057013570 A KR 1020057013570A KR 20057013570 A KR20057013570 A KR 20057013570A KR 101069333 B1 KR101069333 B1 KR 101069333B1
Authority
KR
South Korea
Prior art keywords
droplet
pattern
substrate
resist
head
Prior art date
Application number
KR1020057013570A
Other languages
English (en)
Other versions
KR20050103202A (ko
Inventor
순페이 야마자키
쿠니오 호소야
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050103202A publication Critical patent/KR20050103202A/ko
Application granted granted Critical
Publication of KR101069333B1 publication Critical patent/KR101069333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • G03F7/2018—Masking pattern obtained by selective application of an ink or a toner, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Abstract

종래의 포토리소그래피를 사용한 배선 제조 공정에서는, 레지스트나 배선 재료, 또 플라즈마 처리시에 필요한 프로세스 가스 등의 대부분이 쓸데 없어져버린다. 또 진공장치 등의 배기수단이 필요하므로, 장치 전체가 대형화하기 때문에, 처리 기판의 대형화에 따라 제조 비용이 증가하는 것이 문제가 되었었다. 본 발명에서는, 레지스트나 배선 재료를 액체방울로서, 기판상의 필요한 부분에 직접 선형 또는 점 모양으로 분사하고, 패턴을 묘화한다고 하는 수단을 적용한다. 또한 애싱이나 에칭 등의 기상반응 프로세스를 대기압 또는 대기압 근방하에서 행하는 수단을 적용한다.
표시장치, 배선, 액체방울 분사수단, 플라즈마 처리

Description

표시장치의 제조방법{DISPLAY MANUFACTURING METHOD}
본 발명은, 액체방울 분사수단 및 대기압 플라즈마 처리법을 사용한 표시장치의 제조방법에 관한 것이다.
액정표시장치(LCD)나 발광표시장치(EL(electro luminescence)표시장치)로 대표되는 표시장치에 포함되는 박막트랜지스터(TFT)등의 회로 패턴의 제조는, 처리장치의 내부를 감압 또는 진공상태에서 행하는 진공 프로세스나, 노광장치에 의해 (포토)레지스트로 이루어진 마스크를 제조해 불필요부를 에칭 제거하는 포토리소그래피 프로세스를 사용하여 왔다.
(특허문헌1 참조).
(특허문헌1) 일본 특허공개 2002-359246호 공보
진공 프로세스에 있어서는, 피처리 기판을 막형성, 에칭 등의 처리를 행하는 프로세스 챔버를, 진공 또는 감압을 하기 위한 배기수단이 필요하다. 배기수단은 처리장치 외부에 설치된, 메카니칼 부스터 펌프나 터보 분자펌프, 유회전 펌프 등으로 대표되는 펌프와, 그것들을 관리, 제어하는 수단, 또 펌프와 처리실을 연결시 켜서 배기계를 구성하는 배관이나 밸브 등으로 구성된다. 이 설비들을 조절하기 위해서는, 처리장치 외에 배기계를 위한 스페이스가 필요해지고, 또 그를 위한 비용이 필요해진다. 또한, 처리장치 자체에도 배기계의 설비를 부착할 필요가 있으므로, 처리장치의 사이즈가 배기계를 탑재하지 않는 것에 비교하여 증대한다.
종래부터 사용되어 왔던, 박막트랜지스터 등의 회로패턴형성을 위한 포토리소그래피 프로세스, 예를 들면 배선 형성을 위한 포토리소그래피 프로세스는 아래와 같이 행한다. 우선 감광성의 레지스트(포토레지스트)를 기판 위에 막형성된 도전막 위에 스핀 도포함으로써 도전막 전체면에 상기 레지스트를 넓힌다. 다음에, 금속에 의해 패턴이 형성된 포토마스크를 거쳐서 광조사를 행하고, 상기 레지스트를 감광시킨다. 계속해서, 현상, 포스트베이크를 행하고, 포토마스크의 패턴 모양으로 레지스트 패턴을 형성한다. 또한 패턴 모양으로 형성한 상기 레지스트를 마스크로 하여서, 상기 레지스트 아래의 도전막에 에칭 처리를 실시한다. 최후에 마스크로서 사용한 레지스트 패턴을 박리함으로써 포토마스크에 형성된 패턴 모양으로, 도전막을 에칭할 수 있고, 잔존하는 도전막을 배선으로서 사용한다.
그러나, 종래기술에서의 진공 프로세스에 있어서는, 제5, 제6 세대 이후의 미터각 사이즈라고 하는 대형화에 따라, 프로세스 챔버의 용적도 확대한다. 여기에서 제5세대란 1000×1200mm2, 제6세대란 1400×1600mm2의 머더 유리 기판 사이즈를 말한다. 이 때문에 프로세스 챔버를 진공 또는 감압 상태로 하기 위해서는, 보다 대규모의 배기계가 필요해지고, 또 배기에 필요한 시간도 증가한다. 또한 배기계의 설비 비용이나 유지 비용 등, 비용면에 있어서도 증대한다. 덧붙여, 챔버를 질소 등의 가스로 치환하는 경우에도, 챔버의 용적증대로부터 보다 많은 가스량이 필요해지고, 제조 비용에 영향을 미치게 한다. 또한 기판의 대형화에 따라 전원 등, 막대한 런닝 코스트가 필요해지므로, 환경부하의 증대에 연관된다.
또한 종래기술에서의 포토리소그래피 프로세스를 사용한 공정, 예를 들면 배선 제조 공정에서는, 기판의 전체면에 막형성한 피막(레지스트나, 금속, 반도체 등)의 대부분을 에칭 제거하고, 배선 등이 기판에 잔존하는 비율은 수∼수십 %정도이었다. 레지스트막은 스핀 도포에 의해 형성할 때, 약 95%가 쓸데없어졌다. 즉, 재료의 대부분을 버리게 되어, 제조 비용에 영향을 미칠뿐만 아니라, 환경부하의 증대를 초래하였다. 이러한 경향은, 제조라인에 흐르는 기판 사이즈가 대형화할수록 현저하다.
(발명의 개시)
전술한 종래기술의 과제를 해결하기 위해서, 본 발명에서는, 레지스트나 배선 재료를 액체방울로서 기판상의 필요 부분에 직접 분사하고, 패턴을 묘화하는 수단을 적용한다. 또 애싱이나 에칭 등의 기상 반응 프로세스를 대기압 또는 대기압 근방하에서 행하는 수단을 적용한다. 이 수단들을 적용함에 의해, 종래의 과제였던 피막 재료(레지스트나, 금속, 반도체 등)나 기상 반응 프로세스에 사용하는 가스의 사용량을, 대폭 감소할 수 있다.
본 발명에 있어서, 상기한 액체방울 분사수단으로서, 복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 구비하는 액체방울 분사장치를 사용한다. 또한 상기의 기상 반응 프로세스를 행하기 위한 플라즈마 처리법으로서 대기압 또는 대기압 근방하에서의 플라즈마 발생수단을 구비하는 플라즈마 처리장치를 사용한다.
또한, 본 발명의 다른 구성은, 상기한 액체방울수단으로서, 1개 또는 복수의 액체방울 분사구멍을 점 모양으로 배치한 액체방울 분사헤드를 구비하는 액체방울 분사장치를 사용한다. 또한, 상기의 기상 반응 프로세스를 행하기 위한 플라즈마 처리법으로서, 대기압 또는 대기압근방하에서의 플라즈마 발생수단을 갖고, 국소적인 플라즈마 처리를 행하는 플라즈마 처리장치를 사용한다.
상기한 액체방울을 분사하는 수단, 혹은 상기한 국소적인 기상 반응 프로세스는, 대기압중 또는 대기압근방하에서 행하도록 했다. 그 때문에, 종래의 진공 프로세스에서 필요했던, 프로세스 챔버내의 진공 또는 감압 상태를 실현하기 위한 배기계를 생략하는 것이 가능해졌다. 따라서, 기판의 대형화에 따라 대형화하는 배기계를 간편화할 수 있고, 설비 비용을 감소할 수 있다. 또한 이것에 따라 배기를 위한 에너지 등을 억제하는 것이 가능해지고, 환경부하의 감소에 연관된다.
또한, 배기를 위한 시간을 생략할 수 있으므로, 택트타임이 향상하고, 보다 효율적으로 기판의 생산을 행하는 것이 가능해진다.
도 1a∼도 1b는, 본 발명의 선형 액체방울 분사장치의 구성을 나타내는 사시도이 다.
도 2는 본 발명의 선형 액체방울 분사장치의 구성을 나타내는 사시도이다.
도 3a∼도 3b는, 본 발명의 선형 액체방울 분사장치의 액체방울 분사부의 구성을 도시한 도면이다.
도 4a∼도 4c는, 본 발명의 선형 액체방울 분사장치의 액체방울 분사부의 바닥면을 도시한 도면이다.
도 5a는 본 발명의 대기압 플라즈마 처리장치의 구성을 나타내는 사시도이며, 도 5b는 본 발명의 대기압 플라즈마 처리장치의 플라즈마 발생부의 구성을 도시한 도면이다.
도 6은, 본 발명을 사용한 처리 공정의 모식적인 사시도이다.
도 7은, 본 발명을 사용한 처리 공정의 모식적인 사시도이다.
도 8은, 본 발명을 사용한 처리 공정의 모식적인 사시도이다.
도 9는, 본 발명을 사용한 처리 공정의 모식적인 사시도이다.
도 10a∼10c는, 본 발명의 실시예 1에 관련되는 제조공정의 모식도이고, 각각 좌측도면이 평면도이고, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 11a∼11c는, 본 발명의 실시예 1에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 12a∼12c는, 본 발명의 실시예 1에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 13a∼13c는, 본 발명의 실시예 1에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 14a∼ b은, 본 발명의 실시예 1에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 15a∼15c는, 본 발명의 실시예 2에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 16a∼16g는, 본 발명의 실시예 2에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이고, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 17a∼17c는, 본 발명의 실시예 2에 관련되는 제조공정의 모식도이고, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 18a∼18c는, 본 발명의 실시예 2에 관련되는 제조공정의 모식도이며, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 19a는, 본 발명의 실시예 2에 관련되는 제조공정의 모식도이며, 각각 좌측 도면이 평면도이며, 우측 도면이 좌측 도면의 a-a'의 단면도이다.
도 20a∼20g는, 본 발명의 실시예 4에 관련되는 전자기기를 도시한 도면이다.
도 21은, 본 발명의 점형 액체방울 분사장치의 구성을 나타내는 사시도이다.
도 22는, 본 발명의 점형 액체방울 분사장치의 액체방울 분사부를 도시한 도면이다.
도 23은, 본 발명의 점형 액체방울 분사장치의 액체방울 분사부의 바닥면을 도시한 도면이다.
도 24a∼24b는, 본 발명의 대기압 플라즈마 처리장치의 구성을 나타내는 사시도이 다.
도 25a∼25d는, 본 발명의 대기압 플라즈마 처리장치의 플라즈마 발생부의 구성을 도시한 도면이다.
도 26은, 본 발명을 이용하여 채널 에치형의 TFT를 제조하는 공정의 모식도이다.
도 27은, 본 발명 을 이용하여 채널 에치형의 TFT를 제조하는 공정의 모식도이다.
본 발명의 실시형태를, 이하에 도면을 나타내서 설명한다. 단지, 본 발명은 많은 다른 형태로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시형태의 기재 내용에 한정해서 해석되는 것이 아니다.
이때, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 부착하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 발명의 실시형태 1은, 복수의 액체방울 분사구멍을 선형으로 배열한 액체방울 분사헤드를 갖는 액체방울 분사장치와, 대기압 또는 대기압근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 사용함으로써 원하는 사이즈의 유리 기판에, 표시장치로서 불가결한 배선 패턴을 제조한다. 특히 본 발명은 대형화하는 제5, 제6세대 이후의 미터각 기판에의 적용을 의도한 것이다. 이하, 본 발명의 실 시형태 1에 대해서, 도 6을 참조해서 설명한다.
최초에 공지의 방법, 예를 들면 스퍼터 또는 CVD법(화학기상반응법)을 이용하여, 피처리 기판(1001) 위에 배선이 되는 도전막을 막형성한다(도 6a, 6b). 다음에, 후술하는 복수의 액체방울 분사구멍을 선형으로 배열한 액체방울 분사헤드를 갖는 액체방울 분사장치를 이용하여, 배선 패턴의 형성부에 레지스트 패턴(1003)을 형성한다(도 6c). 상기 레지스트 패턴(1003)은, 원형의 액체방울 분사 구멍으로부터 분사되는 액체방울을 포개어서 분사시킴으로써 선형의 패턴으로 한다. 즉, 액체방울을 포개도록 분사하면서, 도 6c에 나타내는 화살표 방향으로 액체방울 분사헤드를 주사함으로써 레지스트 패턴(1003)의 형상을 형성한다. 그러나, 선형에 한정하지 않고, 임의의 패턴으로 형성하는 것도 가능하다.
다음에, 베이크한 상기 레지스트 패턴을 마스크로서, 후술하는 대기압 또는 대기압 근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여, 레지스트 패턴(1003)의 형성된 피처리면(1002)을 에칭한다(도 6d). 여기서 행하는 에칭은, 선형의 플라즈마 발생수단이 도 6d의 화살표의 방향(도면 우상방)으로 진행되도록 상기 플라즈마 발생수단을 주사시켜서 행한다. 이때 에칭 가스로서, 도전 막과 반응하는 가스를 사용한다. 상기 에칭 처리를 행함으로써, 상기 레지스트 패턴(1003)이 형성되어 있지 않은, 노출된 도전막(1002)만이 에칭된다(도 6e).
상기 에칭 처리 후, 잔존하는 레지스트 패턴(1003)을 같은 상기 플라즈마 처리장치를 이용하여 애싱을 행하여, 제거한다. 상기 애싱시의 플라즈마 발생수단의 주사는, 상기 에칭시와 마찬가지로 행한다. 그 결과, 레지스트 패턴형성 부분의 도 전막만이 남고, 배선 패턴(1004)이 형성된다(도 6f). 이때, 애싱시의 가스는 레지스트에 반응성이 높은 산소를 사용한다.
이하, 실시형태 1에서 사용하는 복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 갖는 선형 액체방울 분사장치를, 도 1∼4를 참조해서 설명한다. 도 1 및 도 2는 선형 액체방울 분사장치의 일 구성예에 대해서 나타낸 개략 사시도이며, 또 도 3, 도 4는 이 선형 액체방울 분사장치에 사용하는 노즐을 배치한 헤드부에 대해서 나타낸 도면이다.
도 1a에 나타내는 선형 액체방울 분사장치는, 장치내에 헤드(106)를 갖고, 이에 따라 액체방울을 분사하여 기판(102)에 원하는 액체방울 패턴을 얻는 것이다. 본 선형 액체방울 분사장치에서는, 기판(102)으로서, 원하는 사이즈의 유리 기판 외에, 플라스틱 기판으로 대표되는 수지기판, 또는 실리콘으로 대표되는 반도체 웨이퍼 등의 피처리물에 적용할 수 있다.
도 1a에 있어서, 기판(102)은 반입구(104)로부터 케이스(101) 내부에 반입하고, 액체방울 분사처리를 끝낸 기판은 반출구(105)로부터 반출한다. 케이스(101) 내부에 있어서, 기판(102)은 반송대(103)에 탑재되고, 반송대(103)는 반입구와 반출구를 연결하는 레일(110a, 110b) 위를 이동한다.
헤드 지지부(107)는, 액체방울을 분사하는 헤드(106)를 지지하고, 반송대(103)와 평행하게 이동한다. 기판(102)이 케이스(101) 내부에 반입되면, 이와 동시에 헤드 지지부(107)가, 최초의 액체방울 분사처리를 행하는 소정의 위치에 맞도록 이동한다. 헤드(106)의 초기위치에의 이동은, 기판 반입시, 또는 기판 반출시에 행 함으로써 효율적으로 분사 처리를 행할 수 있다.
액체방울 분사 처리는, 반송대(103)의 이동에 의해 기판(102)이, 소정의 위치에 도달하면 시작한다. 액체방울 분사처리는, 헤드 지지부(107) 및 기판(102)의 상대적인 이동과, 헤드 지지부에 지지되는 헤드(106)로부터의 액체방울 분사의 조합에 의해 달성된다. 기판이나 헤드 지지부의 이동 속도와, 헤드(106)로부터의 액체방울을 분사하는 주기를 조절함으로써 기판(102) 위에 원하는 액체방울 패턴을 묘화할 수 있다. 특히, 액체방울 분사 처리는 고도의 정밀도가 요구되기 때문에, 액체방울 분사시는 반송대의 이동을 정지시켜, 제어성이 높은 헤드 지지부(107)만을 순차적으로 주사시키는 것이 바람직하다. 헤드(106)의 구동에는 서보모터나 펄스모터 등, 제어성이 높은 구동방식을 선택하는 것이 바람직하다. 또한 헤드(106)의 헤드 지지부(107)에 의한 주사는 일방향에만 한정하지 않고, 왕복 또는 왕복의 반복을 행하여 액체방울 분사 처리를 행해도 된다. 상기 기판 및 헤드 지지부의 이동에 의해, 기판 전역에 액체방울을 분사할 수 있다.
액체방울은, 케이스(101) 외부에 설치한 액체방울 공급부(109)로부터 케이스내부에 공급되고, 또한 헤드 지지부(107)를 거쳐서 헤드(106) 내부의 액실에 공급된다. 이 액체방울 공급은 케이스(101) 외부에 설치한 제어수단(108)에 의해 제어되지만, 케이스(101) 내부에서의 헤드 지지부(107)에 내장하는 제어수단에 의해 제어하여도 된다.
제어 수단(108)은 상기 액체방울 공급의 제어 외에, 반송대 및 헤드 지지부의 이동과 이것에 대응한 액체방울 분사의 제어가 주요기능이 된다. 또한 액체방울 분사에 의한 패턴 묘화의 데이터는 그 장치 외부로부터 CAD등의 소프트웨어를 통하여 다운로드하는 것이 가능하고, 이 데이터들은 도형입력이나 좌표입력 등의 방법에 따라서 입력한다. 또 액체방울로서 사용하는 조성물의 잔량을 검지하는 기구를 헤드(106) 내부에 설치하고, 제어 수단(108)에 잔량을 나타내는 정보를 전송함으로써 자동 잔량 경고기능을 부가시켜도 된다.
도 1a에는 기재되어 있지 않지만, 또한 기판이나 기판상의 패턴으로의 위치정렬을 위한 센서나, 케이스에의 가스 유입 수단, 케이스 내부의 배기수단, 기판을 가열처리하는 수단, 기판에 광조사하는 수단, 부가적으로 온도, 압력 등, 여러 가지의 물성값을 측정하는 수단 등을, 필요에 따라서 설치해도 된다. 또 이들 수단도, 케이스(101) 외부에 설치한 제어 수단(108)에 의해 일괄 제어하는 것이 가능하다. 또한 제어수단(108)을 LAN케이블, 무선 LAN, 광파이버 등으로 생산관리시스템 등에 접속하면, 공정을 외부로부터 일률적으로 관리하는 것이 가능해지고, 생산성을 향상시키는 것에 연결된다.
다음에, 헤드(106) 내부의 구조를 설명한다. 도 3a는 도 1a의 헤드(106)의 단면을 긴쪽방향으로 본 것이며, 도 3a의 우측이 헤드 지지부에 연결된다. 또 도 3b는, 해당 헤드(106)의 주사 방향을, 액체방울 분사에 의한 배선 형성의 예와 맞춰서 나타낸 사시도이다.
도 3a에 있어서, 외부로부터 헤드(201)의 내부에 공급되는 액체방울은, 공통 액실유로(202)를 통과한 후, 액체방울을 분사하기 위한 각 노즐(209)에 분배된다. 각 노즐부는 적당한 액체방울이 노즐내에 장전되기 위해서 설치된 유체저항부(203) 와, 액체방울을 가압해 노즐 외부에 분사하기 위한 가압실(204), 및 액체방울 분사 구멍(206)으로 구성되어 있다.
여기서 액체방울 분사 구멍(206)의 지름은, 노즐의 막힘 방지나 고정세의 패턴 작성을 위해 가능한 한 작은 쪽이 바람직하다. 그 때문에, 분사 구멍의 지름은 0.1∼50㎛(적합하게는 0.6∼26㎛)로 설정하고, 노즐로부터 분사하는 조성물의 분사량은 0.00001pl∼50pl(적합하게는 0.0001∼40pl)로 설정한다. 이 분사량은, 노즐의 지름의 크기에 비례해서 증가한다. 또한 피처리물과 액체방울 분사 구멍(206)의 거리는, 원하는 부분에 분사하기 위해서, 가능한 한 근접시켜 두는 것이 바람직하고, 적합하게는 0.1∼2mm정도로 설정한다. 이때, 액체방울 분사구멍(206)의 지름을 바꾸지 않더라도, 압전소자에 인가되는 펄스전압을 바꿈으로써 분사량을 제어할 수도 있다. 이들의 분사 조건은, 선폭이 약 10㎛이하가 되도록 설정해 두는 것이 바람직하다.
또한, 액체방울의 분사에 사용하는 조성물의 점도는 300Pa·S이하가 적합하다. 이것은, 건조를 방지하고, 분사 구멍으로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서다. 또한, 사용하는 용매나 용도에 맞춰서 조성물의 점도, 표면장력 등을 적시에 조절하면 좋다.
가압실(204)의 측벽에는, 전압인가에 의해 변형하는 티탄산·지르코늄산·납(Pb(Zr, Ti)O3)등의 피에조 압전 효과를 갖는 압전소자(205)를 배치하고 있다. 이 때문에, 원하는 노즐에 배치된 압전소자(205)에 전압을 인가함으로써 가압실(204) 내의 액체방울을 밀어내고, 외부로 액체방울(207)을 분사할 수 있다. 또한 각 압전소자는 이것에 접하는 절연물(208)에 의해 절연되어 있기 때문에, 각각이 전기적으로 접촉하지 않고, 개개의 노즐의 분사를 제어할 수 있다.
본 발명에서는 액체방울 분사를 압전소자를 사용한 소위 피에조 방식으로 행하지만, 액체방울의 재료에 따라서는, 발열체를 발열시켜 기포를 생기게 해 액체방울을 밀어내는, 소위 서멀방식(서멀잉크젯 방식)을 이용하여도 된다. 이 경우, 압전소자(205)를 발열체로 바꿔 놓는 구조가 된다.
또한 액체방울 분사를 위한 노즐부(209)에 있어서는, 액체방울과, 공통 액실유로(202), 유체저항부(203), 가압실(204) 또한 액체방울 분사 구멍(206)과의 습윤성이 중요해진다. 그 때문에 재질과의 습윤성을 조정하기 위한 탄소막, 수지막 등(미도시됨)을 각각의 유로에 형성해도 된다.
상기 수단에 의해, 액체방울을 처리 기판 위에 분사할 수 있다. 액체방울 분사 방식에는, 액체방울을 연속해서 분사시켜 연속된 선형의 패턴을 형성하는, 소위 시퀀셜방식(디스펜서 방식)과, 액체방울을 점 모양으로 분사하는, 소위 온 디맨드 방식이 있고, 본 발명에 따른 장치 구성에서는 온 디맨드 방식을 나타냈지만, 시퀀셜 방식에 의한 헤드를 사용하는 것도 가능하다.
도 3b는, 상기 헤드(201)의 액체방울 분출시의 주사예를 나타낸 사시도이다. 헤드(201)는 화살표의 방향으로 이동할 수 있으므로(피처리물을 화살표와는 반대의 방향으로 이동시켜도 된다.), 피처리물에 착탄한 액체방울이 겹치도록 분출함으로써 도 3b에 나타낸 바와 같은 직선 모양의 배선 패턴(210)을 형성하는 것도 가능하 다. 특히 도 3b와 같이 , 액체방울(207)을 분사하는 액체방울 분사 구멍과, 액체방울을 분사하지 않는 액체방울 분사 구멍을 액체방울 분사 구멍마다 제어할 수 있다. 또한, 헤드(201)를 상기 주사와는 수직한 방향으로 주사하는 기구를 설치하면, 상기 배선 패턴(210)과는 수직한, 횡방향의 배선 패턴을 묘화하는 것이 가능해 지고, 나아가서는 임의의 패턴의 묘화가 가능해진다. 이 경우, 헤드(201)의 상기 주사와는 수직한 방향의 주사는, 인접한 액체방울 분사 구멍간의 거리 정도로 이동할 수 있으면 된다.
도 4a∼4c는 도 3에 따른 헤드의 바닥을 모식적으로 나타낸 것이다. 도 4a는, 헤드(301) 바닥면에 액체방울 분사 구멍(302)을 복수개, 선형으로 배열한 기본적인 배치이다. 이에 대하여 도 4b에서는, 헤드 바닥(401)의 액체방울 분사 구멍(402)을 2열로 하고, 각각의 열을 반 피치 어긋나게 배치한다. 도 4b의 배치의 헤드를 사용하면, 전술한, 헤드의 피처리물에 수직한 방향의 주사를 하기 위한 기구를 설치하지 않게, 상기 방향에 연속한 배선 패턴을 묘화할 수 있고, 나아가서는 임의의 패턴을 묘화할 수 있다. 또한 도 4c에서는, 피치를 어긋나게 하지 않고 열을 2열로 늘린 배치로 했다. 도 4c의 배치에서는, 일단째의 액체방울 분사 구멍(502)으로부터의 액체방울 분사 후, 시간차를 내서 액체방울 분사 구멍(503)으로부터 동일한 액체방울을 같은 부분에 분사함에 의해, 이미 분사된 기판상의 액체방울이 건조나 고화하기 전에, 또한 동일한 액체방울을 두껍게 쌓이게 할 수 있다. 또한 일단째의 노즐부가 액체방울 등에 의해 막힘이 생겼을 경우, 예비적으로 이단째의 액체방울 분사 구멍을 기능시킬 수도 있다.
또한, 분사 구멍(302)을 피처리물(102)에 대하여 비스듬히 배치함으로써 피처리물에 액체방울을 경사지게 분사해도 된다. 상기 경사는 헤드(106) 또는 헤드 지지부(107)에 구비하는 경사 기구에 의해 경사시켜도 되고, 헤드(106)에서의 액체방울 분사 구멍(302)의 형상에 경사되게 하여, 액체방울을 경사시켜서 분사시켜도 된다. 상기 경사시킨 액체방울의 분사에 의해, 피처리물(102) 표면에 대한 분사된 액체방울과의 습윤성을 제어함으로써 액체방울의 피처리물에의 착탄시의 형상을 제어하는 것이 가능해진다.
상기 점형 액체방울 분사장치의 액체방울로서 사용되는 조성물은, 감광성 레지스트, 페이스트 상태의 금속재료 또는 상기 페이스트 상태의 금속을 분산시킨 도전성 폴리머 등의 유기계 용액, 또한 초미립자 상태의 금속재료와 상기 금속재료를 분산되게 한 도전성 폴리머 등의 유기계용액 등을 사용할 수 있다. 초미립자 상태의 금속재료란, 수㎛∼서브㎛의 미립자, 또는 nm레벨의 미립자에 가공한 금속재료로, 상기 미립자 중 어느 한쪽, 또는 양쪽을 유기계용액에 분산시켜서 사용한다.
상기 조성물에 상기 초미립자 상태의 금속재료를 사용했을 경우에는, 콘택홀이나 폭이 좁은 홈부 등에 충분히 회전해 넣는 사이즈의 상기 초미립자 상태의 금속재료를 선택할 필요가 있다.
이것들의 액체방울은, 기판의 반송대(103)에 부착된 가열기구(미도시함)를 사용하고, 액체방울 착탄시에 가열건조시켜도 되고, 필요영역에 액체방울의 착탄이 완료된 후, 혹은 모든 액체방울 분사 처리가 완료한 후에 가열건조시켜도 된다. 상기 레지스트는 가열처리에 의해 베이크 되어 에칭시의 마스크로서 사용할 수 있다. 또 상기 초미립자 상태의 금속재료를 포함한 유기계용액은, 가열처리에 의해 유기계용액이 휘발하여, 초미립자 상태의 금속이 결합함으로써 금속배선으로서 사용할 수 있다.
또한, 도 1a로 나타내는 선형 액체방울 분사장치에 개량을 가한, 도 1b로 나타내는 선형 액체방울 분사장치에 관하여 설명한다. 본 장치에서는 헤드 지지부(107)에 회전 기구를 설치하고, 임의의 각도 θ로 회전함으로써 기판(102)에 대하여 헤드(106)가 각도를 이루도록 설계한 것이다. 각도θ는 임의의 각도가 허용되지만, 장치 전체의 사이즈를 고려하면 기판(102)이 이동하는 방향에 대하여, 0도로부터 45도 이내인 것이 바람직하다. 이 헤드 지지부(107)에 회전 기구를 갖게 함으로써, 헤드에 설치된 액체방울 분사 구멍의 피치보다도 좁은 피치로, 액체방울 패턴을 묘화할 수 있다.
또한 도 2는, 도 1a로 나타낸 선형 액체방울 분사장치의 헤드(106)를 두개 배치한, 소위 트윈 헤드 구조의 선형 액체방울 분사장치이다. 본 장치에서는, 도 4c로 나타낸 헤드 내부에 2열의 액체방울 분사 구멍을 배치하는 것과 달리, 재질이 다른 액체방울을 동일한 주사로 일괄적으로 행할 수 있다. 즉, 헤드(106a)로 액체방울 A의 분사에 의한 패턴형성을 행하면서, 약간의 시간차를 두고서 헤드(106b)에 의한 액체방울 B의 분사에 의한 패턴형성을 행한다고 하는 연속 패턴형성을 가능하게 했다. 109a와 109b는 액체방울 공급부로, 각각의 헤드에서 사용하는 액체방울 A 및 액체방울 B를 비축하여, 공급한다. 이 트윈 헤드구조를 사용함으로써 공정이 간략화될 수 있고, 현저하게 효율을 상승시키는 것이 가능해진다.
이상의 선형 액체방울 분사장치는, 종래의 포토리소그래피 프로세스에 있어 서의 레지스트 도포공정이나 막형성, 에칭 공정과 달리, 대기압 또는 대기압 근방하에서 행할 수 있다. 대기압 근방이란, 5Torr∼800Torr의 압력범위를 나타낸다. 특히, 상기 액체방울 분사 장치는 800Torr정도의 양압하에서 액체방울의 분사를 행하는 것도 가능하다.
이상의 선형 액체방울 분사장치를 이용하여 본 발명의 실시형태 1에 레지스트 패턴(1003)을 형성함으로써 배선 패턴을 형성하기 위한 필요한 부분에만 레지스트가 사용되므로, 종래 사용하고 있는 스핀 도포법에 비교하여, 레지스트의 사용량을 현격하게 감소하는 것이 가능해 진다.
다음에, 실시형태 1에서 사용하는 대기압 또는 대기압 근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를, 도 5를 참조해서 설명한다. 도 5a는, 본 발명에서 사용되는 상기 플라즈마 처리장치의 사시도이다. 상기 플라즈마 처리장치에서는, 표시장치를 구성하는 원하는 사이즈의 유리 기판, 플라스틱 기판으로 대표되는 수지기판 등의 피처리물(602)을 취급한다. 피처리물(602)의 반송 방식으로서는, 수평반송을 들 수 있지만, 제5 세대 이후의 미터각의 기판을 사용하는 경우에는, 반송기의 점유 면적의 감소를 목적으로서, 기판을 종간격으로 한 종형 반송을 행해도 된다.
도 5a에서 피처리물(602)은, 반입구(604)로부터 상기 플라즈마 처리장치의 케이스(601) 내부에 반입하고, 플라즈마 표면처리를 끝낸 처리물을 반출구(605)로부터 반출한다. 케이스 내부(601) 내부에 있어서, 처리물(602)은 반송대(603)에 탑재되고, 반송대(603)는 반입구(604)와 반출구(605)를 연락하는 레일(610a, 610b) 위를 이동한다.
상기 플라즈마 처리장치의 케이스(601)에는, 평행 평판의 전극을 갖는 플라즈마 발생수단(607), 플라즈마 발생수단(607)을 이동시키는 가동 지지 기구(606) 등이 설치된다. 또한 필요에 따라서, 에어카텐 등의 공지의 기류제어수단이나, 램프 등의 공지의 가열수단(도시하지 않음)이 설치된다.
플라즈마 발생수단(607)은, 상기 플라즈마 발생수단(607)을 지지하는 가동 지지 기구(606)가, 피처리물(602)의 반송 방향에 배치된 레일(610a, 610b)과 평행하게 이동함에 의해, 소정의 위치로 이동한다. 또한 상기 반송대(603)가 레일(610a, 610b) 위를 이동함에 의해, 피처리물(602)이 이동한다. 실제로, 플라즈마 처리를 행할 때는, 플라즈마 발생수단(607) 및 피처리물(602)을 상대적으로 이동시키면 되고, 한쪽이 정지하고 있어도 된다. 또한 실제로 행하는 플라즈마 처리는, 플라즈마를 연속 발생시키면서 플라즈마 발생수단 및 피처리물을 상대적으로 이동시킴으로써 피처리물(602)의 전체면을 평등하게 플라즈마 표면처리를 행해도 되고, 피처리물의 임의의 부분에서만 플라즈마를 발생시켜 플라즈마 표면처리를 행해도 된다.
계속해서, 플라즈마 발생수단(607)의 상세에 대해서 도 5b를 사용하여 설명한다. 도 5b는, 평행 평판의 전극을 갖는 플라즈마 발생수단(607)을 나타내는 사시도이다.
도 5b에서, 화살표는 가스의 경로를 나타내고, 611, 612는 알루미늄, 구리 등의 도전성을 갖는 금속으로 대표되는 도전 물질로 이루어진 전극이고, 제1의 전 극(611)은 전원(고주파전원)(608)에 접속되어 있다. 이때, 제1의 전극(611)에는, 냉각수를 순환시키기 위한 냉각계(도면에는 나타내지 않는다)가 접속되어 있어도 된다. 냉각계를 설치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행하는 경우의 가열을 방지하고, 연속 처리에 의한 효율의 향상이 가능해진다. 제2의 전극(612)은, 제1의 전극(611)과 동일한 형상이고, 또한 평행하게 배치되어 있다. 또한 제2의 전극(612)은, 613에 나타낸 것처럼 전기적으로 접지되어 있다.
이때, 이 제1의 전극(611) 또는 제2 전극(612) 중 적어도 한쪽의 전극의 표면을 고체 유전체로 덮는 것이 바람직하다. 고체 유전체로서는, 이산화실리콘, 산화알루미늄, 이산화지르코늄, 이산화티탄 등의 금속산화물, 폴리에틸렌테레프탈레이트, 폴리테트라플루오로에틸렌 등의 플라스틱, 유리, 티탄산바륨 등의 복합 산화물 등을 들 수 있다. 고체유전체의 형상은, 시트형이어도 필름형이어도 되지만, 두께가 0.05∼4mm인 것이 바람직하다.
그리고, 제1의 전극(611)과 제2의 전극(612)은, 평행하게 놓인 하단부에 있어서 선형의 가스의 가는 입구를 형성한다. 이 제1의 전극(611)과 제2의 전극(612)의 양쪽전극간의 공간에는, 밸브나 배관(614)을 통해서 가스 공급수단(가스봄베)(609a)으로부터 프로세스 가스가 공급된다. 그 후, 상기 양쪽전극간의 공간의 분위기는 상기 프로세스 가스에 의해 치환되고, 이 상태에서 고주파전원(608)에 의해 제1의 전극(611)에 고주파전압(10∼500MHz)이 인가되면, 상기 공간내에 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성한 여기종을 포함하는 반응성 가스류를 피처리물(602)의 표면을 향해서 조사하면 (617), 그 피처리물(602)의 표면에서 소정의 플라즈마 표면처리를 행할 수 있다. 이때, 그 피처리물(602) 표면과 프로세스 가스의 분사구가 가는 입구와의 거리는, 3mm이하, 바람직하게는 1mm이하, 더 바람직하게는 0.5mm이하가 된다. 특히 거리를 측정하기 위한 센서를 부착하고, 상기 피처리물(602) 표면과 프로세스 가스의 분사구가 되는 가는 입구와의 거리를 제어해도 된다. 이때, 가스 공급수단(가스봄베)(609a)에 충전되는 프로세스용 가스는, 처리실내에서 행하는 표면처리의 종류에 맞춰서 적절하게 설정한다. 또한 배기가스는, 배관(615)이나 가스중에 혼입한 쓰레기를 제거하는 필터(도시하지 않음), 밸브 등을 거쳐서 배기계(609b)에 회수된다. 또한, 이 회수한 배기가스들을 정제하고, 순환시켜서, 가스를 재이용함으로써, 가스를 유효하게 이용할 수도 있다.
대기압 또는 대기압 근방(5Torr∼800Torr의 압력범위를 말함)하에서 동작하는 플라즈마 처리장치를 사용하는 본 발명은, 감압장치에 필요한 진공빼기나 대기개방의 시간이 필요없고, 복잡한 진공계를 배치할 필요가 없다. 특히, 대형기판을 사용하는 경우에는, 필연적으로 챔버도 대형화하고, 챔버내를 감압 상태로 하면 처리 시간도 걸려버리기 때문에, 대기압 또는 대기압 근방하에서 동작시키는 본 장치는 효과적이고, 제조 비용의 감소가 가능해진다.
이상의 내용으로부터, 상기한 대기압 플라즈마 처리장치를 이용하여, 본 발명의 실시형태 1에서의 도전막의 에칭, 및 레지스트의 애싱을 행함으로써 종래의 배기절차를 생략한 단시간의 처리가 가능해졌다. 또한 배기계가 불필요하므로, 종래의 감압처리를 갖는 장치를 사용하는 경우와 비교하여, 축소된 스페이스에서 제 조를 행할 수 있었다.
상기의 실시형태 1에서의 배선 패턴의 제조 공정은, 상기 선형 액체방울 분사장치와, 상기 플라즈마 처리장치를 병용한 공정이다. 어느 한쪽의 수단을 사용해 다른쪽을 종래의 수단에 맡기는 것도 가능하지만, 스페이스 절약화, 단시간처리, 저비용화 등을 고려하면, 상기 양 장치를 병용하는 것이 바람직하다. 혹은, 실시형태 2로 드는 점형 액체방울 분사장치와 국소적 플라즈마 처리장치를 병용하는 방법과 조합해도 된다.
(실시형태 2)
본 발명의 실시형태 2는, 1개 또는 복수의 액체방울 분사구멍을 배치한 액체방울 분사헤드를 갖는 액체방울 분사 장치와, 대기압 또는 대기압 근방하에 있어서의 플라즈마 발생수단을 갖고, 국소적인 플라즈마 처리를 행하는 플라즈마 처리장치를 사용함으로써, 원하는 사이즈의 유리 기판에, 표시장치로서 불가결한 배선 패턴을 제조한다. 이하, 본 발명의 실시형태 2에 대해서, 도 6을 참조해서 설명한다.
최초에, 공지의 방법, 예를 들면 스퍼터법 또는 CVD법(화학기상반응법)을 이용하여, 피처리 기판(1001) 위에 배선인 도전막을 형성한다(도 6a). 다음에, 후술하는 본 발명의 점형의 액체방울 분사 장치를 이용하여, 배선 패턴 형성부에 레지스트 패턴(1003)을 형성한다(도 6b). 상기 레지스트 패턴(1003)은 점형의 액체방울 분사 구멍으로부터 분사되는 액체방울을 포개서 분사시킴으로써 선형의 패턴으로 했다. 그러나, 선형으로 한정하지 않고, 임의의 패턴으로 형성하는 것도 가능하다. 다음에, 베이크한 상기 레지스트 패턴을 마스크로서, 후술하는 본 대기압 플라즈마장치를 이용하여, 레지스트 패턴(1003)으로 덮어져 있지 않은 도전막(1002)을 에칭한다(도 6e 및 도 6h). 상기 에칭은, 점형의 플라즈마 발생기구가 도 6h의 화살표의 위치에 오도록 순차적으로 상기 플라즈마 발생기구를 주사시켜서 행한다. 이때 에칭 가스로서, 도전막과 반응하는 가스를 사용한다. 상기 에칭 처리 후, 잔존하는 레지스트 패턴(1003)을 점형의 대기압 플라즈마 처리장치를 이용하여 애싱을 행하고, 제거한다. 상기 애싱시의 플라즈마 발생기구의 주사는, 상기 에칭시와 마찬가지로 행한다. 그 결과, 레지스트 패턴형성 부분의 도전막만이 남고, 배선 패턴이 형성된다(도 6f). 이때, 애싱시의 가스는 레지스트에 반응성이 높은 산소를 사용한다. 또한 불산계의 가스를 사용함으로써 더욱 반응성을 높여도 된다.
이하, 실시형태 2에서 사용하는 하나 또는 복수의 액체방울 분사 구멍을 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치를, 도 21∼23을 참조해서 설명한다. 도 21은 점형 액체방울 분사장치의 일 구성예에 대해서 나타낸 개략적인 사시도이고, 또 도 22, 도 23은 이 점형 액체방울 분사장치에 사용하는, 노즐을 배치한 헤드부에 대해서 나타낸 도면이다.
도 21에 나타낸 점형 액체방울 분사장치는, 장치내에 헤드(5106)를 갖고, 그 헤드(5106)에 의해 액체방울을 분사함으로써 기판(5102)에 원하는 액체방울 패턴을 얻는 것이다. 본 점형 액체방울 분사장치에서는, 기판(5102)으로서, 원하는 사이즈의 유리 기판 외, 플라스틱 기판으로 대표되는 수지기판, 또는 실리콘으로 대표되는 반도체 웨이퍼 등의 피처리물에 적용할 수 있다.
도 21에 있어서, 기판(5102)은 반입구(5104)로부터 케이스(5101) 내부에 반입하고, 액체방울 분사 처리를 끝낸 기판을 반출구(5105)로부터 반출한다. 케이스(5101) 내부에 있어서, 기판(5102)은 반송대(5103)에 탑재되고, 반송대(5103)는 반입구와 반출구를 연결하는 레일(5110a, 5110b) 위를 이동한다.
헤드 지지부(5107a 및 5107b)는, 액체방울을 분사하는 헤드(5106)를 지지하고, X-Y평면내의 임의의 부분에 헤드(5106)를 이동시키는 기구이다. 헤드 지지부(5107a)는 반송대(5103)와 평행한 X방향으로 이동하고, 헤드 지지부(5107a)에 고정된 헤드 지지부(5107b)에 장착된 헤드(5106)는, X방향에 수직한 Y방향으로 이동한다. 기판(5102)이 케이스(5101) 내부에 반입되면, 이와 동시에 헤드 지지부(5107a) 및 헤드(5106)가 각각 X, Y방향을 이동하고, 액체방울 분사 처리를 행하는 초기의 소정의 위치에 설정된다. 헤드 지지부(5107a) 및 헤드(5106)의 초기위치에의 이동은, 기판 반입시, 또는 기판 반출시에 행하여 효율적으로 분사 처리를 행할 수 있다.
액체방울 분사처리는, 반송대(5103)의 이동에 의해, 기판(5102)이 소정의 위치에 도달하면 시작한다. 액체방울 분사 처리는, 헤드 지지부(5107a), 헤드(5106) 및 기판(5102)의 상대적인 이동과, 헤드 지지부에 지지되는 헤드(5106)로부터의 액체방울 분사의 조합에 의해 달성된다. 기판이나 헤드 지지부, 헤드의 이동 속도와, 헤드(5106)로부터의 액체방울을 분사하는 주기를 조절하여, 기판(5102) 위에 원하는 액체방울 패턴을 묘화할 수 있다. 특히, 액체방울 분사 처리는 고도의 정밀도가 요구되기 때문에, 액체방울 분사시는 반송대(5103)의 이동을 정지시켜, 제어성이 높은 헤드 지지부(5107a) 및 헤드(5106)만을 주사시키는 것이 바람직하다. 헤드(5106) 및 헤드 지지부(5107a)의 구동에는 서보모터나 펄스모터 등, 제어성이 높은 구동방식을 선택하는 것이 바람직하다. 또한 헤드(5106) 및 헤드 지지부(5107a)의 X-Y방향에서의 각각의 주사는 일방향만으로 한정하지 않고, 왕복 또는 왕복의 반복을 행하는 것으로 액체방울 분사 처리를 행해도 된다. 상기한 피처리물 및 헤드 지지부의 이동에 의해, 기판 전역에 액체방울을 분사할 수 있다.
액체방울은, 케이스(5101) 외부에 설치한 액체방울 공급부(5109)로부터 케이스 내부에 공급되고, 또한 헤드 지지부(5107a, 5107b)를 거쳐서 헤드(5106) 내부의 액실에 공급된다. 이 액체방울 공급은 케이스(5101) 외부에 설치한 제어수단(5108)에 의해 제어되지만, 케이스 내부에서의 헤드 지지부(5107a)에 내장하는 제어수단에 의해 제어해도 된다.
제어수단(5108)은 상기 액체방울공급의 제어 외에, 반송대, 헤드 지지부 및 헤드의 이동과 이것에 대응한 액체방울 분사의 제어가 주요 기능이 된다. 또한, 액체방울 분사에 의한 패턴 묘화의 데이터는 그 장치 외부로부터 CAD 등의 소프트웨어를 통하여 다운로드하는 것이 가능해서, 이들 데이터는 도형입력이나 좌표입력 등의 방법에 의해 입력한다. 또한 액체방울로서 사용하는 조성물의 잔량을 검지하는 기구를 헤드(5106) 내부에 설치하고, 제어수단(5108)에 잔량을 나타내는 정보를 전송함으로써 자동 잔량경고 기능을 부가시켜도 된다.
도 1에는 기재하지 않았지만, 또한 기판이나 기판상의 패턴에의 위치 정렬을 위한 센서나, 케이스에의 가스 유입수단, 케이스 내부의 배기수단, 기판을 가열처 리하는 수단, 기판에 광조사 하는 수단, 부가적으로 온도, 압력 등, 여러 가지의 물성값을 측정하는 수단 등을, 필요에 따라서 설치해도 된다. 또 이 수단들도, 케이스(5101) 외부에 설치한 제어수단(5108)에 의해 일괄 제어하는 것이 가능하다. 또한 제어수단(5108)을 LAN케이블, 무선 LAN, 광파이버 등으로 생산관리시스템 등에 접속하면, 공정을 외부로부터 일률적으로 관리하는 것이 가능해지고, 생산성을 향상시키는 것에 연결된다.
다음에, 헤드(5106) 내부의 구조를 설명한다. 도 22a는, 도 21의 헤드(5106)의 Y방향에 평행한 단면도이고, 도 22b는 그 헤드(5106)의 주사 방향을, 액체방울 분사에 의한 배선 형성의 예와 맞춰서 나타낸 사시도이다.
도 22a에 있어서, 외부로부터 헤드(5201)의 내부에 공급되는 액체방울은, 액실유로(5202)를 통과해 예비액실(5203)에 축적된 후, 액체방울을 분사하기 위한 노즐(5209)에 이동한다. 노즐부는 적당한 액체방울이 노즐내에 장전되기 위해서 설치된 유체저항부(5204)와, 액체방울을 가압해 노즐 외부에 분사하기 위한 가압실(5205), 및 액체방울 분사 구멍(5207)으로 구성되어 있다.
가압실(5205)의 측벽에는, 전압인가에 의해 변형하는 티탄산·지르코늄산·납(Pb(Zr, Ti)O3)등의 피에조 압전 효과를 갖는 압전소자(5206)를 배치하고 있다. 이 때문에, 원하는 노즐에 배치된 압전소자(5206)에 전압을 인가하여 압전소자가 변형하고, 가압실(5205)의 내용적이 내려가므로 액체방울이 밀어내져, 외부에 액체방울(5208)을 분사할 수 있다.
본 발명에서는 액체방울 분사를 압전소자를 사용한 소위 피에조 방식으로 행하지만, 액체방울의 재료에 따라서는, 발열체를 발열시켜 기포를 생기게 해 액체방울을 밀어내는, 소위 서멀(thermal) 잉크젯 방식을 이용하여도 된다. 이 경우, 압전소자(5206)를 발열체로 바꿔 놓는 구조가 된다.
또한, 액체방울 분사를 위한 노즐부(5210)에서는, 액체방울과, 액실유로(5202), 예비액실(5203), 유체저항부(5204), 가압실(5205) 또한 액체방울 분사 구멍(5207)과의 습윤성이 중요해진다. 그 때문에, 재질과의 습윤성을 조정하기 위한 탄소막, 수지막 등(도시하지 않음)을 각각의 유로에 형성해도 된다.
상기 수단에 의해, 액체방울을 처리 기판 위에 분사할 수 있다. 액체방울 분사방식에는, 액체방울을 연속해서 분사시켜 연속한 선형의 패턴을 형성하는, 소위 시퀀셜 방식(디스펜서 방식)과, 액체방울을 점 모양으로 분사하는, 소위 온 디맨드 방식이 있고, 본 발명에서의 장치구성에서는 온 디맨드 방식을 나타냈지만, 시퀀셜 방식에 의한 헤드를 사용하는 것도 가능하다.
도 22b는, 상기 헤드(5201)의 액체방울 분출시의 주사 예를 나타낸 사시도이다. 헤드(5201)는 X 및 Y방향을 임의로 이동할 수 있으므로, 액체방울을 점 모양으로 포개면서 분사함으로써 도 22b에 나타낸 바와 같은 열쇠형 배선 패턴(5211)을 형성하는 것도 가능하다. 물론, 액체방울을 분사하는 필요하지 않은 영역에서는, 압전소자(5205)에 신호를 입력하지 않음으로써 액체방울을 분사시키지 않을 수도 있다.
도 23a∼23c는 도 22에서의 헤드의 바닥을 모식적으로 나타낸 것이다. 도 23a는, 헤드(5301) 바닥면에 액체방울 분사 구멍(5302)을 1개 설치한 기본적인 배치이다. 이에 대하여, 도 23b에서는, 헤드 바닥부(540)의 액체방울 분사 구멍(5402)을 삼각형을 구성하도록 3점으로 늘린, 소위 클러스터형 배치이다. 도 23b와 같은 헤드(5401)를 사용하면, 복수개의 연속 패턴 등을 묘화할 수 있고, 또한 동시에, 또는 시간차를 설치해서 복수의 부분에 액체방울을 분사할 수 있으므로, 헤드의 주사량을 감소하는 것이 가능해진다. 또 도 23c에서는, 액체방울 분사 구멍을 상하에 늘어놓은 배치이다. 이 배치에서는, 위의 액체방울 분사 구멍 5502로부터의 액체방울 분사 후, 시간차를 두어서 아래의 액체방울 분사 구멍(5503)으로부터 같은 액체방울을 같은 부분에 분사함에 의해, 이미 분사된 기판상의 액체방울이 건조나 고화하기 전에, 또한 동일한 액체방울을 두껍게 쌓이게 할 수 있다. 또한 위의 액체방울 분사 구멍이 액체방울 등에 의해 막힘이 생겼을 경우, 예비로서 아래의 액체방울 분사 구멍을 기능시킬 수도 있다.
또한, 분사 구멍(5207)을 피처리물(5102)에 대하여 비스듬히 배치함으로써, 피처리물에 액체방울을 경사지게 하여 분사해도 된다. 상기 경사는, 헤드(5106) 또는 헤드 지지부(5107)에 구비하는 경사 기구에 의해 경사시켜도 되고, 헤드(5106)에서의 액체방울 분사구멍(5207)의 형상에 경사지게 하여서, 액체방울을 경사시켜서 분사시켜도 된다. 상기 경사지게 한 액체방울의 분사에 의해, 피처리물(5102)의 표면에 대한 분사된 액체방울과의 흡습성을 제어함으로써 액체방울의 피처리물에의 착탄시의 형상을 제어하는 것이 가능해진다.
상기 점형 액체방울 분사 장치의 액체방울로서 사용되는 조성물은, 실시형태 1에서 나타낸 것과 동일한 것을 사용할 수 있다. 또한, 본 발명의 점형 액체방울 분사 장치는, 대기압 또는 대기압 근방하(5Torr∼800Torr)에서 행할 수 있다. 특히, 상기 액체방울 분사 장치는, 800Torr정도의 양압하에서 액체방울의 분사를 행하는 것도 가능하다.
이상의 점형 액체방울 분사 장치를 이용하여 레지스트 패턴(1003)을 형성함으로써 배선 패턴을 형성하기 위한 필요한 부분에만 레지스트가 사용되므로, 종래 사용하고 있는 스핀 도포법과 비교하여, 레지스트의 사용량을 현격하게 감소하는 것이 가능해진다.
다음에, 실시형태 2에서 사용하는 대기압 플라즈마 처리장치를, 도 24를 참조하여 설명한다. 도 24a는, 본 발명에서 사용되는 플라즈마 처리장치의 일례의 평면도이며, 도 24b는 단면도이다. 동 도면에 있어서, 카세트 실(16)에는, 원하는 사이즈의 유리 기판, 플라스틱 기판으로 대표되는 수지기판 등의 피처리물(13)이 세트된다. 피처리물(13)의 반송 방식으로서는, 수평반송을 들 수 있지만, 제5세대이후의 미터각의 기판을 사용하는 경우에는, 반송기(15)의 점유 면적의 감소를 목적으로서, 기판을 종간격으로 한 종형 반송을 행해도 된다.
반송실(17)에서는, 카세트 실(16)에 배치된 피처리물(13)을, 반송 기구(로봇 암)(20)에 의해 플라즈마 처리실(18)에 반송한다. 반송실(17)에 인접하는 플라즈마 처리실(18)에는, 기류 제어수단(10), 원통형의 전극을 갖는 플라즈마 발생수단(12), 플라즈마 발생수단(12)을 이동시키는 레일(14a, 14b), 피처리물(13)의 이동을 행하는 이동수단(15) 등이 설치된다. 또한, 필요에 따라서, 램프 등의 공지의 가열수단(도시하지 않음)이 설치된다.
기류 제어수단(10)은, 방진을 목적으로 하는 것으로, 분출구(23)로부터 분사되는 불활성 가스를 이용하여, 외기로부터 차단되도록 기류를 제어한다. 플라즈마 발생수단(12)은, 피처리물(13)의 반송 방향으로 배치된 레일 14a, 또한 그 반송방향에 수직한 방향으로 배치된 레일 14b에 의해, 소정의 위치로 이동한다. 또 피처리물(13)은, 이동수단(15)에 의해 반송 방향으로 이동한다. 실제로, 플라즈마 처리를 행할 때는, 플라즈마 발생수단(12) 및 피처리물(13) 중 어느 쪽을 이동시켜도 된다.
다음에, 플라즈마 발생수단(12)의 상세에 대해서 도 25를 사용하여 설명한다. 도 25a는, 원통형 전극을 갖는 플라즈마 발생수단(12)의 사시도를 나타내고, 도 25b∼25d에는 해당 원통형 전극의 단면도를 나타낸다.
도 25b에 있어서, 점선은 가스의 경로를 나타내고, 21, 22는 알루미늄, 구리 등의 도전성을 갖는 금속으로 이루어진 전극이며, 제1의 전극(21)은 전원(고주파전원)(29)에 접속되어 있다. 이때, 제1의 전극(21)에는, 냉각수를 순환시키기 위한 냉각계(도시하지 않음)가 접속되어 있어도 된다. 냉각계를 설치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행하는 경우의 가열을 방지하고, 연속 처리에 의한 효율의 향상이 가능해진다. 제2의 전극(22)은, 제1의 전극(21)의 주위를 둘러싸는 형상을 갖고, 전기적으로 접지되어 있다. 그리고, 제1의 전극(21)과 제2의 전극(22)은, 그 선단에 노즐형 가스의 가는 입구를 갖는 원통형을 가진다. 이 제1의 전극(21)과 제2의 전극(22)의 양 전극간의 공간에는, 밸브(27)를 통해서 가스 공급 수단(가스봄베)(31)로부터 프로세스용 가스가 공급된다. 그렇게 하면, 이 공간의 분위기는 치환되고, 이 상태에서 고주파전원(29)에 의해 제1의 전극(21)에 고주파전압(10∼500MHz)이 인가되면, 상기 공간내에 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성하는 여기종을 함유하는 반응성 가스류를 피처리물(13)의 표면을 향해서 조사하면, 해당 피처리물(13)의 표면에 있어서 소정의 위치에 국소적인 플라즈마 표면처리를 행할 수 있다. 이때, 해당 피처리물(13) 표면과 프로세스 가스의 분사구가 되는 가는 입구와의 거리는, 3mm이하, 바람직하게는 1mm이하, 더 바람직하게는 0.5mm이하가 된다. 특히, 거리를 측정하기 위한 센서를 부착하여, 상기 피처리물(13) 표면과의 프로세스 가스의 분사구가 되는 가는 입구와의 거리를 제어해도 된다.
이때, 가스 공급수단(가스봄베)(31)에 충전되는 프로세스용 가스는, 처리실내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 또한, 배기가스는, 가스중에 혼입한 쓰레기를 제거하는 필터(33)와 밸브(27)를 통해서 배기계(30)에 회수된다. 또한, 이 회수한 배기가스들을 정제하고, 순환시킴으로써 가스를 재이용 하는 것으로, 가스를 효과적으로 이용하여도 된다.
또한, 도 25b와는 단면이 다른 원통형 플라즈마 발생수단(12)을 도 25c, 도 25d에 나타낸다. 도 25c는, 제1의 전극(21)쪽이 제2의 전극(22)보다도 길고, 또한 제1의 전극(21)이 예각형상을 갖고 있고, 또한 도 25d에 나타낸 플라즈마 발생수단(12)은, 제1의 전극(21) 및 제2의 전극(22)의 사이에서 발생한 이온화된 가스류를 외부에 분사하는 형상을 갖는다.
대기압 또는 대기압 근방(5Torr∼800Torr의 압력범위를 말함)하에서 동작하는 플라즈마 처리장치를 사용하는 본 발명은, 감압 장치에 필요한 진공처리나 대기개방의 시간이 필요없고, 복잡한 진공계를 배치할 필요가 없다. 특히, 대형기판을 사용하는 경우에는, 필연적으로 챔버도 대형화하고, 챔버내를 감압 상태로 하면 처리 시간도 걸리기 때문에, 대기압 또는 대기압 근방하에서 동작시키는 본 장치는 효과적이고, 제조 비용의 감소가 가능해진다.
이상의 내용으로부터, 상기한 대기압 플라즈마 처리장치를 이용하여, 본 발명의 실시형태 2에서의 도전막의 에칭, 및 레지스트의 애싱을 행함으로써 종래의 배기수속을 생략한 단시간 처리가 가능해졌다. 또한, 배기계가 불필요하므로, 종래의 감압 처리를 갖는 장치를 사용하는 경우와 비교하여, 축소된 스페이스에서 제조를 행할 수 있었다.
상기한 실시형태 2에서의 배선 패턴의 제조 공정은, 본 발명의 점형 액체방울 분사수단과, 본 발명의 대기압 플라즈마 처리수단을 병용한 공정이다. 어느 한쪽의 수단을 사용하고, 다른쪽을 종래의 수단에 맡기는 것도 가능하지만, 공간절약화, 단시간처리, 저비용화 등을 고려하면, 상기 본 발명의 점형 액체방울 분사수단과, 본 발명의 대기압 플라즈마 처리수단을 병용하는 것이 바람직하다. 또는, 실시형태 1로 든 선형 액체방울 분사장치와 플라즈마 처리장치를 병용하는 방법과 조합해도 된다.
(실시형태 3)
본 발명의 실시형태 3은, 실시형태 1과 마찬가지로, 원하는 사이즈의 유리 기판에 배선 패턴을 제조하는 것이지만, 실시형태 1과 달리 선형 액체방울 분사수단을 사용하지 않고, 플라즈마 처리장치만을 사용하는 것을 특징으로 한다. 이때, 여기서는 실시형태 1에서 예로 들은 플라즈마 처리장치를 사용하고 있지만, 실시형태2에서 예로 들은 국소적인 플라즈마 처리를 행하는 플라즈마 처리장치를 사용해도 된다.
최초에, 공지의 스퍼터 처리방법을 이용하여, 피처리 기판(1011)에 배선이 되는 도전막(1012)을 막형성한다(도 7a, 7b). 다음에, 실시형태1, 2에서 사용한, 대기압 또는 대기압 근방하에 있어서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여, 도전막(1012)을 선택적으로 에칭한다(도 7c). 상기 에칭은, 피처리 기판(1011) 및 플라즈마 발생수단(1013)을 도 7c에서의 화살표 방향(도면 좌측 방향)으로 상대적으로 이동시키면서, 에칭을 실시하는 도전막 형성의 부분에서만 플라즈마를 발생시켜서 행한다. 이때, 국소적 플라즈마 처리를 행하는 플라즈마 처리장치를 사용했을 경우에서는, 도 7e와 같이 플라즈마를 발생시켜서 에칭을 행한다.
이상과 같이, 도전막을 패턴 모양으로 분리함으로써 배선(1014)을 형성한다(도 7d).
본 발명의 실시형태 3에서는, 실시형태 1, 2에서 나타낸 레지스트 패턴의 형성공정이 생략된 만큼, 공정을 간략화할 수 있다. 그러나, 레지스트 패턴이 존재하지 않기 때문에, 형성되는 배선의 끝이 대기압 플라즈마 처리장치의 프로세스 가스 분사 구멍의 지름에 크게 영향을 미친다. 따라서, 이 영향을 무시할 수 있는 정도 의 스케일을 갖는 배선 패턴의 형성에, 실시형태 3은 적합한 것이다.
이상의 배선 패턴의 제조 공정에 의해, 실시형태 1, 2와 마찬가지로, 종래의 챔버 전체에 걸치는 배기수속을 생략한, 단시간 처리가 가능해졌다. 또한, 배기계가 불필요하므로, 종래의 감압 처리를 갖는 장치를 사용하는 경우에 비교하여, 축소된 스페이스에서 제조를 행할 수 있었다.
(실시형태 4)
본 발명의 실시형태 4는, 실시형태 1, 2, 3과 마찬가지로, 원하는 사이즈의 유리 기판에 배선 패턴을 제조하는 것이지만, 배선 형성부에 홈을 형성한 후, 이 홈의 부분에 본 발명의 선형 액체방울 분사장치 또는 점형 액체방울 분사장치를 이용하여 액체방울을 분사하는 것을 특징으로 한다.
최초에 피처리기판(1021) 위에, 홈을 형성하기 위한 절연막(1022)을, 공지의 열산화 프로세스 또는 CVD법(화학기상반응법) 등에 의해 막형성한다(도8a, 8b). 절연막(1022)은, 산화실리콘막이나 질화실리콘막 등의 무기계 절연막이어도 되고, 또 아크릴이나 폴리이미드 등의 유기계 절연막이어도 된다.
다음에, 공지의 포토리소그래피 프로세스를 이용하여, 상기 절연막(1022) 위에 홈(1023)을 형성한다(도 8c). 홈(1023)은, 후에 배선 재료인 액체방울을 분사했을 때에 착탄 부분으로부터 퍼지는 것을 막기 위해서 설치된 구덩이이며, 배선 패턴의 형상이 되도록 형성한다. 그 절연막(1022)에의 홈 형성에 있어서는, 홈형성을 행하는 영역에 맞는 해당 절연막(1022)을 포토리소그래피 프로세스에 의해 완전하 게 제거해도 좋고, 홈형성 영역 아래에 절연막을 잔존시켜도 된다.
상기 홈(1023)은 선형으로 형성해도 되고, 원형의 구덩이이어도 된다. 특히 원형의 구덩이의 형성에서는, 그 절연막(1022) 아래에 도전막을 배치하고, 구덩이 형성영역에서의 해당 절연막을 완전하게 제거함으로써 해당 절연막(1022) 아래의 도전막에의 콘택홀로 할 수도 있다. 상기 홈(1023)의 측벽은 테이퍼 각을 갖고 있어도 되고, 피처리물 표면에 대하여 수직이어도 된다.
이 홈(1023)을 매립하도록, 선형 액체방울 분사장치 또는 점형 액체방울 분사장치를 이용하여, 배선 재료의 액체방울을 분사시킨다. 선형 액체방울 분사장치의 액체방울 분사헤드(1024)는, 도 8d의 화살표로 도시한 바와 같이, 피처리 기판(1021)과 상대적으로 주사하고, 마찬가지로 점형 액체방울 분사장치의 액체방울 분사헤드(1026)는, 도 8f의 화살표와 같이 피처리 기판(1021)과 상대적으로 주사한다. 홈(1023)을 액체방울로 채우는데 필요한 액체방울 분사헤드에서의 액체방울 분사 구멍으로부터만 액체방울을 분사시킨다(도 8d, 도 8f). 그 결과, 홈부(1023)가 액체방울에 의해 채워져, 배선 패턴(1025)이 묘화된다(도 8e).
그 홈부(1023)의 폭 및 깊이를 액체방울의 지름에 맞추어 설계하여, 정밀도가 좋고 액체방울을 홈부에 채울 수 있다. 그 홈부(1023)의 폭 및 깊이는, 액체방울의 재질을 고려하여 설계할 필요가 있다.
이상의 배선 패턴 제조 공정에 의해, 실시형태 1, 2와 마찬가지로, 종래의 배기수속을 생략한 단시간 처리가 가능해졌다. 또한 배기계가 불필요하므로, 종래의 감압 처리를 갖는 장치를 사용하는 경우와 비교하여, 축소된 스페이스에서 제조 를 행할 수 있었다. 또한, 본 실시형태 4에서는, 배선 형성부에 홈을 형성하기 때문에, 선형 액체방울 분사장치 및 점형 액체방울 분사장치의 액체방울 분사헤드에 점성이 낮은 재료를 사용하는 것이 가능해졌다. 또한, 액체방울재료, 홈부의 가공 치수 등을 적확하게 선택하여 평탄성이 높은 처리면을 제조하는 것도 가능하다.
(실시형태 5)
본 발명의 실시형태 5는, 적층막끼리의 밀착성을 향상시키기 위해서, 액체방울 분사장치를 이용하여 매트릭스형 패턴을 묘화하는 것을 특징으로 한다. 이때, 여기서 사용하는 액체방울 분사장치는, 선형 액체방울 분사장치 혹은 점형 액체방울 분사장치 중 어느 쪽이어도 된다.
도 9를 참조하여 상기 공정을 설명한다. 피처리기판(1031) 위에, 액체방울 분사장치를 이용하여, 매트릭스형으로 액체방울(1032)을 분사한다(도 9a, 9b). 피처리기판(1031)은 유리 기판이어도, 적층막을 갖는 기판이어도 된다. 계속해서, 피처리기판(1031) 및 액체방울(1032) 위에, 박막(1033)을 적층한다. 박막(1033)은 산화실리콘막이나 질화실리콘막 등의 무기계 박막이어도, 유기계 박막이어도 된다. 또 박막(1033)은 유기계의 평탄화막이여도, LCD패널의 후속 공정으로 도포되는 배향막이나 씰재이어도 된다.
이상과 같이, 선형 액체방울 분사장치 또는 점형 액체방울 분사장치를 이용하여 매트릭스형 패턴을 형성하여, 적층막간의 밀착성을 향상시키는 것이 가능해졌다.
(실시예 1)
복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 갖는 액체방울 분사장치와, 대기압하 또는 대기압 근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 사용한, 본 발명의 표시장치의 제조방법을 설명한다. 이하, 도면을 참조해서 본 발명의 실시예를 설명한다. 본 발명의 실시예 1은 채널 스톱형 박막트랜지스터(TFT)의 제조방법이다.
유리, 석영, 반도체, 플라스틱, 플라스틱 필름, 금속, 유리 에폭시 수지, 세라믹 등의 각 종 재료로 하는 피처리 기판(2001) 위에, 본 발명의 선형 액체방울 분사장치에 의해, 공지의 도전성을 갖는 조성물을 필요한 부분에 분사하여, 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)을 형성한다(도 10a). 게이트 전극 및 배선(2002)의 선폭은 5∼50㎛정도로 묘화하는 것이 바람직하다.
다음에, 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)이 형성된 기판에 가열처리 등을 시행하여 액체방울의 용액을 휘발시켜서, 그 조성물의 점성을 상승시킨다. 이때, 상기 가열처리는, 선형 액체방울 분사장치에 의한 액체방울 분사시, 임의의 영역에서의 액체방울 분사 후, 또는 전공정 종료 후 중 어느 쪽에 행하여도 된다.
계속해서, 해당 선형 액체방울 분사장치를 이용하여, 상기 공정에서 분사한 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)을 덮도록 레지스트(2004, 2005)를 분사한다(도 10b).
그 후, 공지의 포토리소그래피 프로세스를 이용하여, 레지스트를 패터닝한다(도 10c). 이때, 선형 액체방울 분사장치에 의해 레지스트를 분사할 때, 공지의 포토리소그래피 프로세스를 사용하지 않고 선형 액체방울 분사장치에 의해 직접 레지스트 패턴을 형성해도 된다.
다음에, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형 플라즈마를 형성하고, 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)의 에칭을 행한 후, 마찬가지로 본 발명의 대기압 플라즈마장치를 이용하여 애싱에 의해 레지스트를 제거한다(도 11a, 11b).
이상의 공정에 의해 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)을 형성한다. 이때 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)을 형성하는 재료로서는 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄 (Al), 강철(Cu), 네오듐(Nd)을 함유한 알루미늄(Al) 등이나, 이것들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다.
그 후, CVD법(화학기상반응법)등의 공지의 방법에 의해, 게이트 절연막(2006)을 형성한다(도 11c). 본 실시예에서는 게이트 절연막(2006)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조를 형성해도 된다.
또한, 공지의 방법(스퍼터링법, LP(감압)CVD법, 플라즈마 CVD법 등)에 의해 25∼80nm(바람직하게는, 30∼60nm)의 두께로 활성 반도체층(2007)을 막형성한다. 해당 활성 반도체층(2007)은 비정질실리콘막으로 대표되는 비정질반도체막이며, 피 처리 기판(2001)상의 전체면에 형성한다.
다음에, 피처리 기판상의 전체면에 질화실리콘막 등을 막형성 후, 패터닝을 행하여 채널 보호막(에칭 정지막)(2008)을 형성한다(도 12b). 해당 채널 보호막(2008)의 형성에는, 상기한 선형 액체방울 분사장치를 이용하여 레지스트를 분사해도 되고, 공지의 포토리소그래피 프로세스를 이용하여도 된다.
계속해서, n형의 도전형을 부여하는 불순물원소가 첨가된 비정질반도체막(2009)을, 피처리기판 상의 전체면에 형성한다(도 12c).
그 후, 본 발명의 선형 액체방울 분사장치를 이용하여 소스·드레인 전극 및 배선(2010, 2011)을 형성한다(도 13a). 이때, 소스·드레인 전극 및 배선(2010, 2011)은, 도 10a 내지 도 11b에 나타낸 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)과 마찬가지로 패터닝을 행하면 된다. 소스·드레인 전극 및 배선(2010, 2011)의 선폭은 5∼25㎛정도로 묘화한다. 상기 소스·드레인 전극 및 배선(2010, 2011)을 형성하는 재료로서는, 게이트 전극, 배선과 마찬가지로 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al), 구리(Cu), 네오듐(Nd)을 함유한 알루미늄(Al)등이나, 이것들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다.
그 후, 소스·드레인 전극 및 배선(2010, 2011)을 마스크로서, n형의 도전형을 부여하는 불순물원소가 첨가된 비정질반도체막(2009) 및 해당 활성 반도체층(2007)을, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형의 플라즈마를 형성하고, 이것을 주사하여 에칭을 행한다(도 13b). 채 널 형성부에서는, 상기 채널 보호막(에칭 정지막)(2008)에 의해, 상기 채널 보호막(에칭 정지막)(2008) 아래의 해당 활성 반도체층(2007)은 에칭되지 않는다.
또한, CVD법 등 공지의 방법에 의해, 보호막(2012)을 형성한다(도 13c). 본 실시예에서는, 보호막(2012)으로서 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막, 또는 그것들의 적층구조를 형성해도 된다. 또한 아크릴 막 등, 유기계 수지막을 사용할 수도 있다.
그 후, 선형 액체방울 분사장치에 의해 레지스트를 분사한 후, 공지의 포토리소그래피 프로세스에 의해 레지스트를 패터닝한다(도시하지 않음). 또한, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형의 플라즈마를 형성하고, 보호막(2012)의 에칭을 행하고, 콘택홀(2013)을 형성한다(도 14a). 콘택홀(2013)의 지름은, 가스류나 전극간에 인가하는 고주파전압 등을 조절하여, 2.5∼30㎛정도로 형성하는 것이 바람직하다.
그 후, 선형 액체방울 분사장치에 의해, 화소전극(2014)을 형성한다(도 14b). 해당 화소전극(2014)은, 선형 액체방울 분사장치에 의해 직접 묘화해도 되고, 도 10a 내지 도 11b에 나타낸 게이트 전극 및 배선(2002), 용량전극 및 배선(2003)과 마찬가지로 패터닝을 행하여 형성해도 된다. 해당 화소전극(2014)의 재료로서 ITO(산화인듐 산화 주석 합금), 산화인듐산화아연합금(In2O3)-ZnO), 산화아연(ZnO)등의 투명도전막, 또는 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al), 구리(Cu), 네오듐(Nd)을 함유한 알루미늄(Al) 등이나, 이것 들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다.
본 실시예 1에서는 채널 스톱형 박막트랜지스터의 제조 예를 나타내었지만,채널 스톱막을 사용하는 경우가 없는, 채널 에치형 박막트랜지스터를 상기 장치에 의해 제조해도 좋은 것은 말할 필요도 없다.
이때, 이상의 구성에 한정하지 않고, 1개 또는 복수의 액체방울 분사장치를 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치 및 대기압 또는 대기압 근방하에서의 플라즈마 발생기구를 갖고, 국재적인 플라즈마 처리를 행하는 플라즈마 처리방법을 이용하고, 마찬가지로 하여 본 발명의 표시장치를 제조하는 것도 가능하다.
(실시예 2)
상기 원형의 액체방울 분사 구멍을 선형으로 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치와, 대기압하 또는 대기압 근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 사용한, 본 발명의 표시장치의 제조방법을 설명한다. 본실시예에서는, 레지스트 마스크를 사용한 포토리소그래피 프로세스를 전혀 사용하지 않고 박막트랜지스터(TFT)를 제조하는 것을 특징으로 한다. 이하, 도면을 참조하여 본 발명의 실시예를 설명한다. 본 발명의 실시예 2는 채널 스톱형 박막트랜지스터(TFT)의 제조방법이다.
유리, 석영, 반도체, 플라스틱, 플라스틱 필름, 금속, 유리 에폭시 수지, 세라믹 등의 각 종 재료로 하는 피처리 기판(3001) 위에, 본 발명의 선형 액체방울 분사장치에 의해, 공지의 도전성을 갖는 조성물을 필요한 부분에 분사하여, 게이트 전극 및 배선(3002), 용량전극 및 배선(3003)을 형성한다(도 15a). 게이트 전극 및 배선(3002)의 선폭은 5∼50㎛정도로 묘화하는 것이 바람직하다.
다음에, 게이트 전극 및 배선(3002), 용량전극 및 배선(3003)이 형성된 기판에 가열처리 등을 시행하여 액체방울의 용액을 휘발시켜서, 그 조성물의 점성을 저하시킨다. 또 상기 가열처리는, 선형 액체방울 분사 장치에 의한 액체방울 분사시, 임의의 영역에서의 액체방울 분사 후, 또는 전공정 종료 후 중 어느 쪽에 행하여도 된다.
본 실시예에서는 포토리소그래피 프로세스를 행하지 않고, 상기 선형 액체방울 분사장치에 의해 묘화한 조성물의 패턴을, 직접 게이트 전극 및 배선으로서 사용하는 것을 특징으로 한다.
이상의 공정에 의해 게이트 전극 및 배선(3002), 용량전극 및 배선(3003)을 형성한다. 이때, 게이트 전극 및 배선(3002), 용량전극 및 배선(3003)을 형성하는 재료로서는 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al), 구리(Cu), 네오듐(Nd)을 함유한 알루미늄(Al) 등이나, 이것들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다.
그 후, CVD법(화학기상반응법)등의 공지의 방법에 의해, 게이트 절연막(3004)을 형성한다(도 15b). 본 실시예에서는 게이트 절연막(3004)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조를 형성해도 된다.
또한, 공지의 방법(스퍼터링법, LP(감압)CVD법, 플라즈마 CVD법 등)에 의해 25∼80nm(바람직하게는, 30∼60nm)의 두께로 활성 반도체층(3005)을 막형성한다. 해당 활성 반도체층(3005)은 비정질실리콘막으로 대표되는 비정질반도체막이며, 피처리기판(3001)상의 전체면에 형성한다(도 15c).
다음에, 피처리 기판의 채널 형성 영역에 채널 보호막(에칭 정지막)(3006)을 형성한다(도 16a). 해당 채널 보호막(3006)의 형성에는, 상기한 선형 액체방울 분사장치를 이용하여 폴리이미드나 아크릴막 등, 유기계 수지막 등의 고저항의 특성을 갖는 조성물을 분사한다. 또 상기 채널 보호막에, SOG(스핀 온 글래스)액으로서 널리 사용하고 있는 실리카 글래스, 알킬실록산폴리머, 알킬실세스키옥산폴리머(MSQ), 수소화 실세스키옥산폴리머(HSQ), 수소화 알킬슬세스키옥산폴리머(HOSP) 등 을 이용하여도 된다.
계속해서, n형의 도전형을 부여하는 불순물원소가 첨가된 비정질반도체막(3007)을, 피처리 기판상의 전체면에 형성한다(도 16b).
그 후, 본 발명의 선형 액체방울 분사장치를 이용하여 소스·드레인 전극 및 배선(3008, 3009)을 형성한다(도 16c). 이 경우도 배선이 되는 액체방울을 직접 피처리물에 분사시킴으로써 배선 패턴을 형성하기 때문에, 포토리소그래피 프로세스를 필요로 하지 않는다. 소스·드레인 전극 및 배선(3008, 3009)의 선폭은 5∼25㎛정도로 묘화한다. 상기 소스·드레인 전극 및 배선(3008, 3009)을 형성하는 재료로서는, 게이트 전극, 배선과 마찬가지로 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al), 구리(Cu), 네오듐(Nd)을 함유한 알루미늄(Al)등이 나, 이것들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다.
그 후, 소스·드레인 전극 및 배선(3008, 3009)을 마스크로서, n형의 도전형을 부여하는 불순물원소가 첨가된 비정질반도체막(3007) 및 해당 활성 반도체층(3005)을, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형의 플라즈마를 형성하고, 이것을 주사함으로써 에칭을 행한다(도 17a).채널 형성부에서는, 상기 채널 보호막(에칭 정지막)(3006)에 의해, 상기 채널 보호막(에칭 정지막)(3006) 아래의 해당 활성 반도체층(3005)은 에칭되지 않는다.
또한, CVD법 등 공지의 방법에 의해, 보호막(3010)을 형성한다(도 17b). 본 실시예에서는, 보호막(3010)으로서 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막, 또는 그것들의 적층구조를 형성해도 된다. 또 아크릴막 등, 유기계 수지막을 사용할 수도 있다.
그 후, 선형 액체방울 분사장치에 의해 레지스트를 분사하고, 레지스트 패턴(3012)을 형성 후, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형의 플라즈마를 형성하고, 레지스트 패턴(3012)이 덮여 있지 않은 보호막(3010)의 에칭을 행한다. 이렇게 하여 콘택홀(3013)을 형성한다(도 17c). 콘택홀(3013)의 지름은, 가스류나 전극간에 인가하는 고주파전압 등을 조절함으로써, 2.5∼30㎛정도로 형성하는 것이 바람직하다.
그 후, 스퍼터 등의 공지의 방법에 의해, 화소전극이 되는 재료(3013)를 피처리물 전체면에 막형성한다(도 18a). 해당 화소전극의 재료로서 ITO(산화인듐 산 화 주석 합금), 산화인듐 산화아연합금(In2O3)-ZnO), 산화아연(ZnO)등의 투명도전막, 또는 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al), 구리(Cu), 네오듐(Nd)을 함유한 알루미늄(Al)등이나, 이것들의 적층 또는 합금과 같은 도전성 재료를 사용하는 것이 가능하다. 이어서, 상기 선형 액체방울 분사장치에 의해 레지스트를 분사하고, 화소전극 형성영역을 레지스트 패턴(3014)으로 덮는다(도 18b). 또한, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여 선형의 플라즈마를 형성하고, 레지스트 패턴(3012)이 덮여 있지 않은 화소전극 재료를 에칭 제거한다(도 18c). 그리고, 상기 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 이용하여, 레지스트 패턴(3014)을 묘화 제거함에 의해, 화소전극(3013)이 형성된다(도 19).
본 실시예 2에서는, 종래 포토리소그래피 프로세스에서 사용되었던 포토마스크를 사용하지 않고, 채널 스톱형 박막트랜지스터를 제조하는 예를 나타내었지만, 채널 보호막을 사용하는 경우가 없는, 채널 에치형의 박막트랜지스터를 상기 장치를 이용하여 제조해도 좋은 것은 말할 필요도 없다.
실시예 1 및 실시예 2에서는 비정질반도체막을 사용한 표시장치의 제조방법을 나타냈지만, 마찬가지의 제조방법을 이용하여 폴리실리콘으로 대표되는 결정성 반도체를 사용한 표시장치를 제조할 수도 있다.
또한, 상기 비정질반도체 및 결정성 반도체막을 사용한 표시장치는, 액정표시장치이지만, 마찬가지의 제조방법을 발광 표시장치(EL(일렉트로 루미네센스) 표 시장치)에 적용하여도 된다.
이때, 이상의 구성에 한정하지 않고, 1개 또는 복수의 액체방울 분사장치를 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치 및 대기압 또는 대기압 근방하에서의 플라즈마 발생기구를 갖고, 국재적인 플라즈마 처리를 행하는 플라즈마 처리방법을 이용하여, 같은 방법으로 본 발명의 표시장치를 제조하는 것도 가능하다.
(실시예 3)
액체방울 분사 구멍을 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치와, 대기압하 또는 대기압 근방하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치를 사용한, 본 발명의 표시장치의 제조방법을 설명한다. 이때, 액체방울 분사장치는, 선형 액체방울 분사장치 및 점형 액체방울 분사 장치의 어느쪽도 사용해도 된다. 이하, 도 26∼도 27을 참조하여 본 발명의 실시예를 설명한다. 이 실시예는, 채널 에치형 박막트랜지스터(TFT)의 제조방법이다.
우선, 기판(3101) 위에, Ti를 함유한 박막(도시하지 않음)을 막형성한다. 여기에서는, 유리 기판 위에 5nm이하의 Ti박막을 막형성하였지만, 이것에 한정되는 것이 아니다. Ti를 함유한 박막을 막형성함으로써, 후에 도전재료를 함유하는 조성물을 토출하여 형성되는 도전막과 기판과의 밀착성을 높일 수 있다. 또한, 해당 도전막을 소성할 때에 Ti박막이 산화되어서 TiO2가 되기 때문에, 투과율을 향상시킬 수 있다. 또한, 도시하지 않았지만, 기판측으로부터 불순물 등의 확산을 방지하는 목적에서, 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y), 질화산화실리콘(SiNxOy)(x>y)등 (x, y=1, 2‥·)의 절연막을 형성해도 된다.
다음에, 액체방울 토출법을 이용하여, 게이트 전극이 형성되는 부분에, 도전 재료를 함유한 조성물을 노즐로부터 토출하여, 도전막(3102)을 선택적으로 형성한다(도 26a). 도전재료로서는 Ag를 사용했지만, 이것에 한정되는 것은 아니다. 이때, 도전막의 형상은, 액체방울의 표면장력에 의해 둥근모양을 띤 형상으로 되어 있다.
여기서, 도전재료로서는 Ag을 사용했지만, 이것에 한정되는 것이 아니다. 그외에도, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속, 할로겐화 은의 미립자 등, 또는 분산성 나노입자 등의 도전재료를 용매에 용해 또는 분산시킨 것을 사용할 수 있다. 여기에서, 용매로서는, 테트라데칸 등을 사용하면 된다. 또한 액체방울 토출조건 등도, 실시형태와 마찬가지의 것을 채용할 수 있다.
이때, 금속재료에 관해서는, 비저항값을 고려하고, 금, 은, 구리 중 어느 하나의 재료를 용매에 용해 또는 분산되게 한 것을 사용하는 것이 바람직하다. 더 바람직하게는, 저저항의 은 또는 구리를 사용하면 된다. 단, 구리를 사용하는 경우에는, 불순물 대책으로서 모두 배리어(barrier)막을 사용하면 된다. 용매는, 아세트산부틸, 아세트산 에틸 등의 에스텔류, 이소프로필 알콜, 에탄올 등의 알코올류, 메틸에틸케톤, 아세톤 등의 유기용매 등을 사용하면 된다. 또한, 구리를 배선으로서 사용하는 경우의 배리어막으로서는, 질화실리콘, 질화산화실리콘, 질화알루미늄, 질화티타늄, 질화탄탈(TaN:Tantalum Nitride)등 질소를 함유한 절연성 또는 도전성 물질을 사용하면 된다.
또한, 액체방울의 분사에 사용하는 조성물의 점도는 300Pa·s이하가 적합하다. 이것은, 건조를 방지하고, 분사구로부터 조성물을 원활하게 토출할 수 있도록 하기 위함이다. 또한, 사용하는 용매나 용도에 맞추어, 조성물의 점도, 표면장력 등은 적절하게 조정하면 된다. 일례로서, ITO, ITSO, 유기 인듐, 유기 주석을 용매에 용해 또는 분산되게 한 조성물의 점도는 5∼50mPa·S, 은을 용매에 용해 또는 분산되게 한 조성물의 점도는 5∼20mPa·S, 금을 용매에 용해 또는 분산되게 한 조성물의 점도는 10∼20mPa·S이다. 또한 액체방울의 분사에 사용하는 조성물의 점도는 300Pa·S이하가 적합하다. 이것은, 건조를 방지하고, 분사구로부터 조성물을 원활하게 토출할 수 있도록 하기 위함이다. 또한, 사용하는 용매나 용도에 맞추어, 조성물의 점도, 표면장력 등은 적절하게 조정하면 된다. 일례로서, ITO, ITSO, 유기 인듐, 유기 주석을 용매에 용해 또는 분산되게 한 조성물의 점도는 5∼50mPa·S, 은을 용매에 용해 또는 분산되게 한 조성물의 점도는 5∼20mPa·S, 금을 용매에 용해 또는 분산되게 한 조성물의 점도는 10∼20mPa·S이다.
다음에, 도전막(3102)을 적어도 질소 및 산소를 함유한 분위기하에서 소성한다. 여기에서는, 질소에 산소를 혼합시킨 가스를 사용하고, 혼합 가스중에 차지하는 산소분압은 25%, 소성 조건은, 230℃, 1시간이라고 했지만, 이것에 한정되는 것 이 아니다. 이렇게, 액체방울토출법에 의해 도전막(3102)을 형성한 후에, O2를 함유하는 분위기하에서 소성함에 의해, 도전막의 평활성이 향상하고, 또한 박막화, 저저항화가 촉진된다.
이상의 소성 공정을 거쳐서, 게이트 전극(3103)이 형성된다(도 26b). 이때, 또한 평탄성을 향상시키고 싶은 경우에는, 평탄화 처리를 행하는 것도 가능하다. 예를 들면, CMP(화학적기계적연마)법, 에치백, 리플로우, 도포법, 산화물의 매립, 바이어스 스퍼터, CVD에 의한 선택 성장, 레이저 등을 사용할 수 있다.
다음에, 게이트 전극(3103) 위에, 게이트 절연막(3104)을 형성한다(도 26c).여기에서는, 막두께가 110nm인 산화질화실리콘막(SiON)을, 플라즈마 CVD법에 의해 형성했지만, 이것에 한정되는 것이 아니다. 예를 들면, 막두께가 100∼400nm의 질화실리콘(SiNx)을, 스퍼터링법 등의 박막형성법으로 형성해도 된다. 또한 산화실리콘이나 그 밖의 실리콘을 함유하는 절연막으로 형성하여도 된다.
다음에, 게이트 절연막(3104) 위에, 반도체막(3105)을 형성한다(도 26c). 여기에서는, 막두께가 10∼300nm인 세미 비결정질 실리콘(SAS)막을, 플라즈마 CVD법으로 형성했지만, 이것에 한정되는 것은 아니다.
여기에서, 세미 비결정질 반도체에 관하여 설명한다. 세미 비결정질 반도체란, 비정질과 결정구조(단결정, 다결정을 포함한다)의 중간적인 구조를 갖고, 자유에너지적으로 안정한 제3의 상태를 갖는 반도체이며, 단거리 질서를 갖고 격자왜곡을 갖는 결정질 영역을 포함한 반도체이다. 적어도 막중의 일부의 영역에는, 0.5∼ 20nm의 결정립을 포함하고 있고, 소위 미결정반도체(마이크로 크리스탈 반도체)라고도 불린다. 또한, 라만 스펙트럼이 520cm-1보다도 저파수측에 쉬프트하고 있고, X선 회절에서는 Si결정격자에 유래한다고 된 (111), (220)의 회절 피크가 관측된다는 특징을 갖고 있다. 또한, 미결합방법(댕글링 본드)의 중화제로서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 함유하고 있다.
세미 비결정질 실리콘은, SiH4, Si2H6, SiH2Cl2, SiHCl3 , SiCl4, SiF4등의 규화물 기체를 플라즈마 CVD법에 의해 글로우 방전 분해해서 형성한다. 이 규화물 기체를 H2, 또는, H2와 He, Ar, Kr, Ne으로부터 선택된 일종 또는 복수종의 희가스 원소로 희석해도 된다. 희석율은 2∼1000배의 범위, 압력은 개략 0.1Pa∼133Pa의 범위, 전원주파수는 1MHz∼120MHz, 바람직하게는 13MHz∼60MHz로 하는 것이 좋다. 또한, 기판가열온도는 350℃이하, 바람직하게는 100∼300℃로 한다. 막중의 불순물원소 중, 산소, 질소, 탄소 등의 대기성분의 불순물은 1×1020cm-3이하로 하는 것이 바람직하고, 특히, 산소농도는 5×1019cm-3이하, 바람직하게는 1×1019cm-3이하로 한다. 이때, 여기에서 설명한 SAS의 형성방법은, 실시형태1, 2에서도 적용할 수 있다.
다음에, 반도체막(3105) 위에, n형의 반도체막(3106)을 형성한다(도 26c). 여기에서는, SiH4, H2, PH3(포스핀)의 혼합 가스를, 플라즈마 CVD법을 이용하여 글로우 방전분해함으로써, 막두께가 40∼60nm의 n형 세미 비결정질 실리콘막을 형성했지만, 이것에 한정되는 것은 아니다.
게이트 절연막(3104), 반도체막(3105) 및 n형의 반도체막(3106)은, 플라즈마CVD장치 등의 동일한 쳄버에 있어서, 연속적으로 막형성할 수 있다. 이때, TFT의 특성 안정화와 성능향상을 꾀하기 위해서, 게이트 절연막(3104)의 형성온도는, 300℃ 이상의 정도로 하고, 비결정질 실리콘막의 막형성 온도는 막중에 혼입되어 있는 수소가 이탈하지 않는 300℃이하의 정도로 설정하는 것이 바람직하다.
이때, 반도체막(3105) 및 n형의 반도체막(3106)으로서는, 비결정질 반도체막이나, 결정성 반도체막을 이용하여도 된다.
다음에, n형의 반도체막(3106) 상에, 마스크 패턴(3107)을 형성한다(도 26c). 마스크 패턴(3107)은, 종래대로 포토레지스트를 이용하여 형성해도 되지만, 액체방울 토출법을 이용하여 형성하는 것이 바람직하다. 이 경우, 내열성 고분자재료를 이용하여 형성하는 것이 바람직하고, 방향환, 복소환을 주요 체인에 갖고, 지방족부분이 적게 고극성의 헤테로 원자기를 함유한 고분자를 사용하는 것이 바람직하다. 그와 같은 고분자물질의 대표예로서, 폴리이미드 또는 폴리벤조이미다졸 등을 들 수 있다. 폴리이미드를 사용하는 경우에는, 폴리이미드를 함유한 조성물을, 노즐로부터 n형의 반도체막 위에 토출하고, 200℃에서 30분 소성해서 형성하는 것이 좋다.
다음에, 반도체막(3105) 및 n형의 반도체막(3106)을, 마스크 패턴(3107)을 마스크로 하여서 에칭한다(도 26d). 이에 따라, 반도체막(3105) 및 n형 반도체막(3106)은 섬모양으로 형성된다. 에칭한 후, 마스크 패턴은 O2 애싱 등에 의해 제거 한다.
이때, 이 에칭은, 대기압 플라즈마를 이용해서 행할 수도 있다. 이때, 에칭 가스로서는, CF4와 O2의 혼합 가스를 사용한다. 또한 에칭 가스를 국소적으로 내뿜어 에칭을 함으로써, 마스크 없이 에칭을 행하는 것도 가능하다.
다음에, 섬 형상의 n형 반도체막 중, 소스 영역, 드레인 영역이 되는 부분의 위쪽에 소스 전극이 되는 도전막, 드레인 전극이 되는 도전막(3108)을 액체방울 토출법으로 형성한다(도 27a). 도전 재료로서는, 게이트 전극에 사용한 재료와 마찬가지의 재료를, 용매에 용해 또는 분산되게 한 것을 사용할 수 있다. 일례로서는, Ag를 함유한 조성물을 선택적으로 토출하고, 도전막을 형성한다. 이때, 도전막의 형상은, 액체방울의 표면장력에 의해 둥근 모양을 띤 형상으로 되어 있다.
다음에, 도전막을 적어도 질소 및 산소를 함유한 분위기하에서 소성하고, 소스 전극(3109), 드레인 전극(3110)을 형성한다(도 27b). 여기에서는, 질소에 산소를 혼합시킨 가스를 사용하고, 혼합 가스 중에 차지하는 산소분압은 25%, 소성 조건은, 230℃, 1시간으로 했지만, 이것에 한정되는 것은 아니다. 이렇게, 액체방울 토출법에 의해 도전막을 형성한 후에, O2를 포함한 분위기하에서 소성함에 의해, 도전막의 평활성이 향상하고, 또한 박막화, 저저항화가 촉진된다.
다음에, 소스 전극(3109), 드레인 전극(3110)을 마스크로 하여서, n형의 반도체막, 및 섬 형상 반도체막의 상부를 에칭 제거함에 의해, 소스 영역(3111), 드레인 영역(3112), 채널 영역(3113)을 형성한다(도 27c). 이때, TFT의 채널영역이 되는 반도체막의 손상을 억제하기 위해서, 게이트 절연막과의 선택비가 높은 에칭을 행할 필요가 있다.
이때, 이 에칭은, 대기압 플라즈마를 이용하여 행할 수도 있다. 이때, 에칭 가스로서는, CF와 O2의 혼합 가스를 사용한다. 또한, 에칭 가스를 국소적으로 내뿜고, 에칭을 함으로써, 마스크없이 에칭을 행하는 것도 가능하다.
이상의 공정에 의해, 채널 에치형 TFT가 완성된다. 이때, 소스 전극(3109), 드레인 전극(3110) 위에, 패시베이션막을 막형성해도 된다. 패시베이션막은, 플라즈마 CVD법 또는 스퍼터링법 등의 박막 형성법을 사용하고, 질화실리콘, 산화실리콘, 질화산화실리콘, 산화질화실리콘, 산화질화 알루미늄, 또는 산화알루미늄, DLC, 질소함유 탄소, 그 밖의 절연성 재료를 이용하여 형성할 수 있다. 또한, 이 재료들을 적층시켜서 형성해도 된다.
또한, 도시하지 않았지만, 게이트 전극과 접속하는 배선, 소스 전극, 드레인 전극에 접속하는 다른 배선을, 액체방울 토출법을 이용하여 제조할 수 있다. 즉, 액체방울 토출법에 의해 마스크 패턴을 형성해서 에칭 가공을 해도 되고, 도전성의 조성물을 직접 묘화해서 배선을 형성해도 된다. 액체방울 토출법에 의해 배선을 제조할 때는, 그 배선의 폭에 의해, 토출구를 다른 것으로 바꾸어, 토출물의 양을 조절하면 된다. 예를 들면, 게이트 신호선과 게이트 전극에 있어서, 게이트 신호선은 굵은 패턴으로, 게이트 전극에서는 보다 가는 패턴으로 각각 원하는 형상으로 형성할 수 있다. 또한 마스크 패턴을 액체방울 토출법에 의해 형성하여, 레지스트의 도포, 레지스트의 소성, 노광, 현상, 현상 후의 소성 등의 공정을 생략할 수 있다. 그 결과, 공정의 간략화에 의한 비용의 대폭적인 감소를 꾀할 수 있다. 이렇게, 전극, 배선, 마스크 패턴 등을 형성하는데 있어서 액체방울 토출법을 사용함으로써, 임의의 장소에 패턴을 형성할 수 있고, 형성하는 패턴의 두께나 굵기를 조정할 수 있으므로, 한변이 1미터를 넘는 대면적의 기판에도, 낮은 비용으로 수율 좋게 제조할 수 있다.
(실시예 4)
본 발명을 이용하여 여러 가지의 전기 기구를 완성시킬 수 있다. 본 발명을 이용함으로써, 공정의 간편화, 장치 나아가서는 제조공장의 소규모화, 또한 공정의 단시간화를 꾀할 수 있기 때문에, 제품을 간략히 또한 단시간에 제조하는 것이 가능하게 된다. 그 구체적인 예에 대해서 도 20을 사용하여 설명한다.
도 20a는, 예를 들면, 20∼80인치의 대형 표시부를 갖는 표시장치로, 케이스(4001), 지지대(4002), 표시부(4003), 스피커부(4004), 비디오 입력 단자(4005) 등을 구비한다. 본 발명은, 표시부(4003)의 제조에 적용된다. 이러한 대형 표시장치는, 생산성이나 비용면으로부터, 소위 제5세대(1000×1200mm2), 제6세대(1400×1600mm2), 제7세대(1500×1800mm2)와 같은 미터각의 대형기판을 이용하여 제조하는 것이 적합하다.
도 20b는, 노트형 퍼스널컴퓨터로, 본체(4201), 케이스(4202), 표시부 (4203), 키보드(4204), 외부접속 포트(4205), 포인팅 마우스(4206) 등을 구비한다. 본 발명은, 표시부(4203)의 제조에 적용된다.
도 20c는 기록매체를 구비한 휴대형 화상재생장치(구체적으로는, DVD재생장치)로, 본체(4401), 케이스(4402), 표시부A(4403), 표시부B(4404), 기록매체(DVD등) 판독부(4405), 조작 키(4406), 스피커부(4407) 등을 구비한다. 표시부A(4403)는 주로 화상정보를 표시하고, 표시부B(4404)는 주로 문자정보를 표시하지만, 본 발명은, 이 표시부A, B(4403, 4404)의 제조에 적용된다.
도 20d는 휴대형 단말로, 본체(4501), 표시부(4502), 외부접속 포트(4503), 조작 스위치(4504), 전원 스위치(4505) 등을 구비한다. 본 발명은, 표시부(4502)의 제조에 적용된다. 이때, 이 휴대형 단말에는, PDA(Personal Digital(Data) Assistants), 휴대형 게임 기기, 전자서적, 전자수첩 등도 포함된다.
도 20e는 비디오 카메라로, 본체(4601), 표시부(4602), 외부접속 포트(4603), 리모콘 수신부(4604), 접안부(4605), 화상 수신부(4606), 조작 키(4607), 마이크(4608) 등을 구비한다. 본 발명은, 표시부(4602)의 제조에 적용할 수 있다.
도 20f는 휴대전화로, 케이스(4701), 본체(4702), 표시부(4703), 조작 스위치(4704), 음성출력부(4705), 음성입력부(4706), 안테나(4707), 외부접속 포트(4708) 등을 구비한다. 본 발명은, 표시부(4703)의 제조에 적용할 수 있다.
도 20g는 시계형 표시장치로, 본체(4801), 표시부(4802), 조작 스위치(4803), 벨트(4804) 등을 구비한다. 본 발명은, 표시부(4802)의 제조에 적용할 수 있다.
이상과 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명을 모든 분야의 전기 기구의 제조에 적용하는 것이 가능하다. 또한 상기한 실시형태, 실시예와 자유롭게 조합할 수 있다.
(실시예 5)
본 실시예에서는, 배선 패턴을 형성하기 위해서, 금속 미립자를 유기용매속에 분산되게 한 조성물을 사용하고 있다. 금속 미립자는, 평균 입경이 1∼50nm, 바람직하게는 3∼7nm의 것을 사용한다. 대표적으로는, 은 또는 금의 미립자이며, 그 표면에 아민, 알코올, 티올 등의 분산제를 피복한 것이다. 유기용매는, 페놀수지나 에폭시계 수지 등이고, 열경화성 또는 광경화성의 유기용매를 적용하고 있다. 이 조성물의 점도 조정은, 틱소제 또는 희석용제를 첨가하면 된다.
액체방울 토출수단에 의해, 피형성면에 적당량 토출된 조성물은, 가열처리에 의해, 또는 광조사처리에 의해 유기용매를 경화시킨다. 유기용매의 경화에 따르는 체적수축으로 금속 미립자간은 접촉하고, 융합, 융착 또는 응집이 촉진된다. 즉, 평균 입경이 1∼50nm, 바람직하게는 3∼7nm의 금속미립자가 융합, 융착 또는 응집한 배선이 형성된다. 이렇게, 융합, 융착 또는 응집에 의해 금속미립자끼리가 면접촉하는 상태를 형성하여, 배선의 저저항화를 실현할 수 있다.
본 발명은, 이러한 조성물을 이용하여 배선 패턴을 형성함으로써 선폭이 1∼10㎛정도의 배선 패턴의 형성도 용이해진다. 또한, 마찬가지로 콘택홀의 직경이 1∼10㎛정도이어도, 조성물을 그 가운데에 충전할 수 있다. 즉, 미세한 배선 패턴으 로 다층 배선구조를 형성할 수 있다.
이때, 금속미립자 대신에, 절연 물질의 미립자를 사용하면, 마찬가지로 절연성의 패턴을 형성할 수 있다.
이때, 본 실시예는, 상기한 실시형태, 실시예와 자유롭게 조합할 수 있다.
원형의 액체방울 분사 구멍을 선형으로 배치한 액체방울 분사헤드를 갖는 액체방울 분사장치, 및 대기압하에서의 플라즈마 발생수단을 갖는 플라즈마 처리장치 을 이용하여 표시장치를 제조함으로써, 재료(액체방울 분사수단에서는, 배선 등의 재료, 플라즈마 처리수단에서는 가스)의 낭비를 감소하는 것이 가능해진다. 동시에, 제조 비용을 삭감하는 것이 가능하게 된다. 또한, 상기 장치를 사용함으로써, 공정의 간편화, 장치 나아가서는 제조공장의 소규모화, 또 공정의 단시간화를 꾀하는 것이 가능해진다. 또 종래 필요로 하였던 배기계통의 설비를 간략화할 수 있는 등, 에너지를 감소할 수 있으므로 환경부하를 감소할 수 있다.
또한, 본 발명은 대형기판에 대응한 제조 프로세스이고, 종래의 장치의 대형화에 따르는 장치의 대형화, 처리 시간의 증가 등, 제반의 문제를 해결하는 것이다.

Claims (16)

  1. 삭제
  2. 복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 사용한 액체방울 분사수단과, 5Torr∼800Torr의 압력하에서의 플라즈마 발생수단을 사용한 대기압 플라즈마 처리법을 사용한 표시장치의 제조방법으로서,
    1000×1200mm2 이상의 크기의 기판 위에 게이트 전극, 게이트 절연막, 반도체층으로 이루어진 트랜지스터를 형성하고,
    상기 트랜지스터에 전기적으로 접속하는 화소 전극을 형성하고,
    상기 게이트 전극은 상기 액체방울 분사수단을 사용하여 금속재료를 포함하는 패턴을 선택적으로 형성하고, 상기 패턴 위에 상기 액체방울 분사수단을 사용하여 레지스트를 선택적으로 형성하고, 상기 플라즈마 처리법을 사용하여 상기 패턴을 에칭하고, 상기 플라즈마 처리법을 사용하여 상기 레지스트의 애싱을 행하는 것에 의해 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  3. 복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 사용한 액체방울 분사수단과, 5Torr∼800Torr의 압력하에서의 플라즈마 발생수단을 사용한 대기압 플라즈마 처리수단을 사용한 표시장치의 제조방법으로서,
    1000×1200mm2 이상의 크기의 기판 위에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극으로 이루어진 트랜지스터를 형성하고,
    상기 트랜지스터에 전기적으로 접속하는 화소 전극을 형성하고,
    상기 소스 전극 및 상기 드레인 전극은, 상기 액체방울 분사수단을 사용하여 금속재료를 포함하는 패턴을 선택적으로 형성하고, 상기 패턴 위에 상기 액체방울 분사수단을 사용하여 레지스트를 선택적으로 형성하고, 플라즈마 처리법을 사용하여 상기 패턴을 에칭하고, 상기 플라즈마 처리수단을 사용하여 상기 레지스트의 애싱을 행하는 것에 의해 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  4. 삭제
  5. 하나 또는 복수의 액체방울 분사 구멍을 배치한 액체방울 분사헤드를 사용한 액체방울 분사수단과, 5Torr∼800Torr의 압력하에서의 플라즈마 발생수단을 갖고, 국소적인 플라즈마 처리를 행하는 플라즈마 처리수단을 사용한 표시장치의 제조방법으로서,
    1000×1200mm2 이상의 크기의 기판 위에 게이트 전극, 게이트 절연막, 반도체층으로 이루어진 트랜지스터를 형성하고,
    상기 트랜지스터에 전기적으로 접속하는 화소 전극을 형성하고,
    상기 게이트 전극은, 상기 액체방울 분사수단을 사용하여 금속재료를 포함하는 패턴을 선택적으로 형성하고, 상기 패턴 위에 상기 액체방울 분사수단을 사용하여 레지스트를 선택적으로 형성하고, 상기 플라즈마 처리수단을 사용하여 상기 패턴을 에칭하고, 상기 플라즈마 처리수단을 사용하여 상기 레지스트의 애싱을 행하는 것에 의해 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  6. 하나 또는 복수의 액체방울 분사 구멍을 배치한 액체방울 분사헤드를 사용한 액체방울 분사수단과, 5Torr∼800Torr의 압력하에서의 플라즈마 발생수단을 갖고, 국소적인 플라즈마 처리를 행하는 플라즈마 처리수단을 사용한 표시장치의 제조방법으로서,
    1000×1200mm2 이상의 크기의 기판 위에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극으로 이루어진 트랜지스터를 형성하고,
    상기 트랜지스터에 전기적으로 접속하는 화소 전극을 형성하고,
    상기 소스 전극 및 상기 드레인 전극은, 상기 액체방울 분사수단을 사용하여 금속재료를 포함하는 패턴을 선택적으로 형성하고, 상기 패턴 위에 상기 액체방울 분사수단을 사용하여 레지스트 형성을 행하고, 상기 플라즈마 처리수단을 사용하여 상기 패턴을 에칭하고, 상기 플라즈마 처리수단을 사용하여 상기 레지스트의 애싱을 행하는 것에 의해 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제 2 항, 제 3 항, 제 5 항 또는 제 6항 중 어느 한 항에 있어서,
    액체방울로서, 감광성의 레지스트, 페이스트 상태의 금속재료 또는 상기 페이스트 상태의 금속을 포함한 유기계 용액, 초미립자 상태의 금속재료 또는 상기 금속재료를 포함한 유기계 용액 중 어느 하나를 사용하는 것을 특징으로 하는 표시장치의 제조방법.
  8. 삭제
  9. 삭제
  10. 복수의 액체방울 분사 구멍을 선형으로 배열한 액체방울 분사헤드를 사용한 액체방울 분사수단을 사용한 표시장치의 제조방법으로서,
    유리 기판 위에 형성한 절연막에 홈을 형성하고, 상기 액체방울 분사수단을 이용하여 상기 홈에 조성물을 분사하고, 상기 홈을 따라서 상기 조성물로 이루어진 패턴을 형성함으로써 배선으로 하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 하나 또는 복수의 액체방울 분사 구멍을 배치한 액체방울 분사헤드를 사용한 액체방울 분사수단을 사용한 표시장치의 제조방법으로서,
    유리 기판 위에 형성한 절연막에 홈을 형성하고, 상기 홈에 상기 액체방울 분사수단을 이용하여 조성물을 분사하고, 상기 홈을 따라서 상기 조성물로 이루어진 패턴을 형성함으로써 배선을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 10항 또는 제 11항에 있어서,
    액체방울로서, 감광성의 레지스트, 페이스트 상태의 금속재료 또는 상기 페이스트 상태의 금속을 포함한 유기계 용액, 초미립자 상태의 금속재료 또는 상기 금속재료를 포함한 유기계 용액 중 어느 하나를 사용하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020057013570A 2003-02-05 2004-01-30 표시장치의 제조방법 KR101069333B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003028931 2003-02-05
JPJP-P-2003-00028931 2003-02-05
JPJP-P-2003-00028927 2003-02-05
JP2003028927 2003-02-05

Publications (2)

Publication Number Publication Date
KR20050103202A KR20050103202A (ko) 2005-10-27
KR101069333B1 true KR101069333B1 (ko) 2011-10-05

Family

ID=32852673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013570A KR101069333B1 (ko) 2003-02-05 2004-01-30 표시장치의 제조방법

Country Status (6)

Country Link
US (1) US7510893B2 (ko)
EP (1) EP1592054A4 (ko)
JP (1) JPWO2004070823A1 (ko)
KR (1) KR101069333B1 (ko)
TW (1) TWI360156B (ko)
WO (1) WO2004070823A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
KR20110031384A (ko) 2003-02-06 2011-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조장치
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JPWO2004070809A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5025107B2 (ja) * 2004-08-23 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006081985A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp パターン形成方法、電子機器の製造方法、および基体の製造方法
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
US7676088B2 (en) * 2004-12-23 2010-03-09 Asml Netherlands B.V. Imprint lithography
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7733016B2 (en) * 2005-08-20 2010-06-08 Hewlett-Packard Development Company, L.P. Defining electrode regions of electroluminescent panel
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP5084236B2 (ja) * 2006-11-30 2012-11-28 東京エレクトロン株式会社 デバイス製造装置およびデバイス製造方法
US7615483B2 (en) * 2006-12-22 2009-11-10 Palo Alto Research Center Incorporated Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
US7838062B2 (en) * 2007-05-29 2010-11-23 Sunpower Corporation Array of small contacts for solar cell fabrication
US8207010B2 (en) * 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2008307713A (ja) * 2007-06-12 2008-12-25 Toyoda Gosei Co Ltd 金型表面の凹凸模様加工方法
KR20090082749A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 비정질 실리콘막의 식각방법 및 이를 이용한액정표시장치의 제조방법
JP5463538B2 (ja) * 2008-03-18 2014-04-09 国立大学法人 東京大学 有機薄膜トランジスタの製造方法
US20110068332A1 (en) * 2008-08-04 2011-03-24 The Trustees Of Princeton University Hybrid Dielectric Material for Thin Film Transistors
DE102009006181B4 (de) * 2009-01-27 2021-06-24 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
CN102667544B (zh) * 2009-07-17 2015-09-02 惠普开发有限公司 具有聚焦能力的非周期性光栅反射镜及其制作方法
JP5599205B2 (ja) 2010-03-17 2014-10-01 富士フイルム株式会社 インプリントシステム
JPWO2012172714A1 (ja) * 2011-06-17 2015-02-23 パナソニック株式会社 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5344105B1 (ja) * 2013-03-08 2013-11-20 ウシオ電機株式会社 光配向用偏光光照射装置及び光配向用偏光光照射方法
KR20140143646A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766035B2 (ja) * 1990-04-10 1998-06-18 キヤノン株式会社 インクジェット記録方法
US5549780A (en) 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
JP2934153B2 (ja) 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
US5679167A (en) 1994-08-18 1997-10-21 Sulzer Metco Ag Plasma gun apparatus for forming dense, uniform coatings on large substrates
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
DE69734947T2 (de) * 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
JPH09320363A (ja) * 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3207360B2 (ja) 1996-08-21 2001-09-10 松下電器産業株式会社 Ｔｆｔ液晶表示装置
JP3042480B2 (ja) * 1997-12-03 2000-05-15 日本電気株式会社 半導体装置の製造方法及び製造装置
US6429400B1 (en) * 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JP3057065B2 (ja) 1997-12-03 2000-06-26 松下電工株式会社 プラズマ処理装置及びプラズマ処理方法
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6231917B1 (en) * 1998-06-19 2001-05-15 Kabushiki Kaisha Toshiba Method of forming liquid film
US6203619B1 (en) 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6909477B1 (en) 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP4327951B2 (ja) * 1999-08-26 2009-09-09 大日本印刷株式会社 微細パターン形成装置とその製造方法および微細パターン形成装置を用いた微細パターンの形成方法
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
BR0016660A (pt) 1999-12-21 2003-02-25 Plastic Logic Ltd Método para formar um transistor, transistor, e circuito lógico e dispositivo de exibição ou de memória
BR0016643A (pt) 1999-12-21 2003-01-07 Plastic Logic Ltd Método para formar sobre um substrativo um dispositivo eletrônico, e, circuito lógico e dispositivo de exibição ou de memória.
CA2394886C (en) 1999-12-21 2012-07-17 Plastic Logic Limited Inkjet-fabricated integrated circuits
EP1243035B1 (en) 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
JP3926076B2 (ja) * 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2002237463A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002062665A (ja) * 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
JP2002066391A (ja) 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
US20040050685A1 (en) 2000-11-14 2004-03-18 Takuya Yara Method and device for atmospheric plasma processing
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3774638B2 (ja) * 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3726040B2 (ja) 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
JP3890973B2 (ja) 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
US6782928B2 (en) * 2002-03-15 2004-08-31 Lg.Philips Lcd Co., Ltd. Liquid crystal dispensing apparatus having confirming function for remaining amount of liquid crystal and method for measuring the same
JP4546032B2 (ja) 2002-03-19 2010-09-15 パナソニック株式会社 プラズマ処理装置及び方法
JP3966059B2 (ja) 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
WO2004070819A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
WO2004070821A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR20110031384A (ko) 2003-02-06 2011-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조장치
JPWO2004070809A1 (ja) 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device

Also Published As

Publication number Publication date
US7510893B2 (en) 2009-03-31
TW200426914A (en) 2004-12-01
WO2004070823A1 (ja) 2004-08-19
US20050090029A1 (en) 2005-04-28
EP1592054A1 (en) 2005-11-02
KR20050103202A (ko) 2005-10-27
JPWO2004070823A1 (ja) 2006-06-01
TWI360156B (en) 2012-03-11
EP1592054A4 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
KR101069333B1 (ko) 표시장치의 제조방법
KR101032338B1 (ko) 표시장치의 제작방법
KR101186919B1 (ko) 표시장치의 제조 방법
KR101061891B1 (ko) 배선의 제작 방법
KR101113773B1 (ko) 반도체 제조장치
JP4667529B2 (ja) 半導体装置の作製方法
JP4748990B2 (ja) 半導体装置の製造方法
KR101110766B1 (ko) 액정표시장치 및 액정표시장치의 제조 방법
JP4656843B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 9