JP2002062665A - 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置 - Google Patents

金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置

Info

Publication number
JP2002062665A
JP2002062665A JP2000246994A JP2000246994A JP2002062665A JP 2002062665 A JP2002062665 A JP 2002062665A JP 2000246994 A JP2000246994 A JP 2000246994A JP 2000246994 A JP2000246994 A JP 2000246994A JP 2002062665 A JP2002062665 A JP 2002062665A
Authority
JP
Japan
Prior art keywords
film
resist
metal
taper angle
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000246994A
Other languages
English (en)
Inventor
Yoshihisa Hatta
嘉久 八田
Akinori Matsumoto
明則 松本
Shinichi Ii
真一 井伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to JP2000246994A priority Critical patent/JP2002062665A/ja
Priority to PCT/EP2001/008925 priority patent/WO2002015252A2/en
Priority to KR1020027004675A priority patent/KR20020064795A/ko
Priority to EP01962899A priority patent/EP1309991A2/en
Priority to CN01803151A priority patent/CN1404626A/zh
Priority to US09/929,116 priority patent/US20020022364A1/en
Publication of JP2002062665A publication Critical patent/JP2002062665A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

(57)【要約】 【課題】 薄膜デバイス中に備えられる金属膜のテーパ
角を一定の緩やかな角度に形成すること。 【解決手段】 本発明では、薄膜デバイス中の金属遮光
膜等の金属膜の微細加工方法であって、ウエットエッチ
ング法とドライエッチング法との組み合わせによる製造
方法を改良した製造方法を提供する。レジスト膜の断面
形状を、あらかじめある一定のテーパ角をその両端部に
持つようにする。その結果、ドライエッチング時のエッ
チャントガス流体がレジストの側壁に沿ってスムーズに
流れるため、その流れに沿って一定の緩やかなテーパ角
を持つ金属膜を形成でき、さらに、ＬＣＤ用ＴＦＴ等の
薄膜デバイスの生産効率及び品質を大幅に向上させるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、金属膜の製造方
法に関する。さらに詳細には、特に液晶表示装置内の薄
膜トランジスタに具備される遮光膜等の金属膜の製造方
法の改良に関する。
【０００２】
【従来の技術】近年、コンピュータのディスプレイ、デ
ジタルカメラ、携帯電話及びカーナビゲーション等の普
及により液晶ディスプレイ（ＬＣＤ）の需要が高まって
いる。このＬＣＤのうち主流をなしているアクティブマ
トリックス型ＬＣＤの画素を駆動するためには能動素子
として薄膜デバイスであるＴＦＴ（Thin Film Transi
stor）が必要とされる。そのためにはＴＦＴの生産効率
を高め、かつその品質を向上することが当該需要に応え
るための重要課題である。
【０００３】ところで、ＬＣＤに備わるＴＦＴには大き
く分けて、ボトムゲート型とトップゲート型とがあり、
双方とも配線部や遮光膜等のために金属膜が備えられい
る。例えば、この後者のトップゲート型ＴＦＴの生産効
率及び品質を向上するために金属遮光膜を形成するため
の製造方法（金属微細加工技術）が特開平９−２６３９
７４号公報に提案されている。以下、当該公報で提案さ
れている金属膜の微細加工技術について簡単に説明す
る。
【０００４】まず、図１２（ａ）（平面図）及び図１２
（ｂ）（断面図）を参照して、トップゲート型ＴＦＴ素
子を備えるアレイ基板１００を説明する。
【０００５】図１２（ａ）に示されるように、このアレ
イ基板１００においては、ゲート電極（Ｙ電極）１０１
とデータ電極（Ｘ電極）１０２とがマトリックス状に配
置されており、その交点にＴＦＴ１０３が配置されてい
る。また、透明導電膜（ＩＴＯ）１０４からなるサブ画
素電極１０４がＴＦＴ１０３のソース電極（又はドレイ
ン電極）１０５に接続され、さらにデータ蓄積のための
キャパシタＣｓ１０６用の電極がサブ画素電極１０４上
の一部分（図ではほぼ中央部）に設けられている。当該
アレイ基板１００の周辺にはサブ画素電極１０４を外部
へ取り出す電極、すなわちパッド電極１０１’、１０
２’が設けられ、外部の電子回路等との接続がなされ、
データ信号や制御信号等が供給される。
【０００６】さらに、図１２（ｂ）を参照して、上記ア
レイ基板１００に設けられたＴＦＴ素子１０３、サブ画
素電極１０４、及び蓄積キャパシタＣｓ１０６の内の１
単位の断面構造について説明する。当該トップゲート型
のＬＣＤの基本的な断面構造においては、まず、ガラス
基板１０７上にＣｒの金属膜の遮光膜１０８を設ける。
次に、この遮光膜１０８上に絶縁層ＳｉＯｘ１０９を設
ける。そして、この絶縁層ＳｉＯｘ１０９の上にＩＴＯ
により、ドレイン電極１１０とソース電極１１１とを設
ける。次に、その上に接合抵抗を低減するためのＮ＋不
純物を混合したＮ＋ａ−Ｓｉ層１１２を設ける。そし
て、その上に、αＳｉ層１１３とＳｉＮｘ層１１５とを
設ける。次に、その上にモリブデンタンタル（ＭｏＴ
ａ）等によりゲート電極１１３を設ける。そして最後に
ａ−Ｓｉ層１１３やゲート電極１１３、及びＳｉＮｘ層
１１５を保護するための窒化膜（ＳｉＮｘ）からなる保
護膜１１４を設ける。ただし、この保護膜１１４は必ず
しも必須ではなく、特にＩＴＯに相当する部分の上にＳ
ｉＮｘが存在する場合は、むしろこの保護膜としてのＳ
ｉＮｘは不要である。ＳｉＮｘが画素上に残っていると
連続表示に焼きつきが生じやすくなるからである。この
ようにしてアレイ基板１００上にＴＦＴの１単位が完成
する。そして、図示しないが、アクティブマトリクス型
のＴＦＴを用いたＬＣＤの表示部は、図１２（ａ）で示
されたような、マトリックス状に配置された表示電極に
ＴＦＴを接続形成したアレイ基板（ＴＦＴ基板）１００
と、図示しない共通電極を有する基板（対向基板）と
が、液晶を挟みつつ貼り合わせられることで完成され
る。該表示電極と該共通電極との対向部分は液晶を誘電
層とした画素容量となっており、ＴＦＴにより線順次に
選択され電圧が印加される。画素容量に印加された電圧
はＴＦＴのＯＦＦ抵抗により１フィールド期間保持され
る。液晶は電気光学的に異方性を有しており、画素容量
により形成された電界強度に応じて透過光量が微調整さ
れる。このようにして、透過率が画素毎に制御された明
暗分布がＲＧＢの各カラーフィルターを透過する。そし
て、加法混色の原理により所望の画像がこのＬＣＤの表
示画面を介して観察されるようになる。
【０００７】ここで、Ｃｒ金属膜１０８について、前記
公報により提案されている方法を、図１３（ａ）乃至図
１３（ｃ）を参照して簡単に説明する。
【０００８】まず図１３（ａ）で示されるように、ガラ
ス基板１上にＣｒ金属膜２をスパッタリングで、１５０
０オングストローム程度の厚さに積層し、この上にレジ
スト膜Ｒを形成した後、公知のフォトリソグラフィ法に
より現像して所定形状にする。
【０００９】次に、図１３（ｂ）で示されるように、レ
ジストＲが被覆されている部分の下部以外に延在するＣ
ｒ金属膜２を適当なエッチャントにより除去し、Ｃｒ金
属膜２をレジストＲと同じパターンとなるように形成す
る。このとき、図１３（ｂ）からわかるようにＣｒ金属
膜２の被エッチング側壁の断面図は垂直に切り立った形
状となる。
【００１０】さらに図１３（ｃ）で示されるように、例
えばＣｌ２ガス又はＨＣｌと酸素との混合ガスからなる
エッチャントガスを用いてＲＩＥ（reactive ion etc
hing）処理を行うと、レジストＲが酸素によりエッチン
グされる。次に、レジストＲ下部に残ったＣｒ金属膜２
の側壁が前記混合ガスによりエッチングされる。この
際、所定のエッチング条件、すなわちプラズマパワー、
Ｃｌ２とＯ２との混合比、ＨＣｌとＯ２との混合比、エ
ッチング時間等が設定され、エッチング処理される。そ
の結果、Ｃｒ金属膜２の上部側が先にエッチングされる
ことにより、Ｃｒ金属膜２の上部側のエッチング除去率
がレジストＲのエッチング除去により促進されるので、
結果として、基板１に隣接するＣｒ金属膜２の下部側の
エッチング除去率よりも上部側のエッチング除去率が高
まることになる。その結果、Ｃｒ膜２の被エッチング側
壁の断面がテーパ化（テーパ角をＲβとする。）される
ことになる。結果として図１３（ｄ）で示されるような
テーパ角２αを有する金属膜２が形成される。(尚、本
明細書では「テーパ角」とは、ある平面上に堆積された
膜の側壁の垂直断面において当該膜の端部における該平
面に対する接触角を意味するものとする。)
【００１１】ところで、この金属膜２のテーパ角２α
は、金属膜２の上方を覆う全ての層の被覆性（カバレッ
ジ）に大きな影響を与える。例えば、図１２（ｂ）で示
したように、この金属膜２の上にＳｉＯｘ膜１０９が施
与される場合に、テーパ角２αが大きく金属膜２の側壁
が垂直方向に切り立つほど、金属膜２のエッジ部に沿っ
た絶縁膜ＳｉＯｘ膜１０９の膜厚が薄くなる。その結
果、その後成膜されるＳｉＯｘ膜上のドレイン／ソース
電極の段差でいわゆる段切れが発生し、表示品位が低下
するという問題が発生する。
【００１２】したがって、テーパ角αを常にある一定以
下の緩やかな角度に制御することがＬＣＤ用のＴＦＴ等
の薄膜デバイスの品質、耐久性、及び歩留の向上に大い
に貢献することになる。
【００１３】しかしながら、図１３（ａ）乃至図１３
（ｃ）に示された方法では、ドライエッチング（図１３
（ｃ））によるレジスト側のテーパ角Ｒβを精緻に制御
できず、ひいては、その下にある金属Ｃｒ膜１０８
（２）のテーパ角２αを精緻に形成することができな
い。これは以下の理由による。すなわち、かかるドライ
エッチングでは、上述したようにレジストＲを上方から
所定の混合ガスでドライエッチングし、レジストの断面
形状をまず台形形状（テーパ角Ｒβ）に形成した後で、
その下のＣｒ金属膜２をエッチングするようにしてい
る。このテーパ角Ｒβの形成中、混合ガスの流れがテー
パ形成方向に向かうというよりは、レジストＲの上部平
面に衝突後、水平方向に向かってしまう。その結果、テ
ーパ形成のためのエッチング時間が長くなり、また混合
ガスによるエッチング条件の変動によりテーパ角Ｒβが
変わり易く、それにつれてテーパ角２αも著しく変わっ
てしまう。
【００１４】
【発明が解決しようとする課題】そこで、本発明では、
薄膜デバイス中の金属遮光膜等の金属膜の微細加工方法
であって、ウエットエッチング法とドライエッチング法
との組み合わせによる製造方法を改良した製造方法を提
供する。すなわち、あらかじめある一定のテーパ角をレ
ジスト膜の断面形状の両端部に持つようにする。さらに
は、該レジスト膜の断面形状の底辺が弓部である略円弧
形状に形成する。その結果、ドライエッチング時のエッ
チャントガス流体がレジストの側壁に沿ってスムーズに
流れるため、その流れに沿って一定の緩やかなテーパ角
を持つ金属膜を常に形成できる製造方法を提供すること
を本発明の第１の目的とする。
【００１５】また、本発明では、このようにあらかじめ
前記レジスト膜の断面形状を一定の円弧形状に形成する
ことにより、ドライエッチングの前に予め従前のウェッ
トエッチング工程で除去すべき部分のほとんどの金属が
除去済みであるために、その後のドライエッチング工程
でエッチングする金属の部分が圧倒的に小さくなってい
るため、ドライエッチング反応チャンバーにおいて金属
パーティクルの発生をより減少させることができる。こ
のことはチャンバー内のクリーニングサイクルを著しく
減少させるとともに、金属パーティクルが製造されるべ
き薄膜デバイス内に混入する確率を著しく少なくする。
このようにして、ＬＣＤ用ＴＦＴ等の薄膜デバイスの生
産効率及び品質を大幅に向上させることができる製造方
法を提供することを本発明の第２の目的とする。
【００１６】
【課題を解決するための手段】本発明は、所定の基板の
面上に金属膜を堆積させる第１工程と、該金属膜上にレ
ジストを塗布しレジスト膜を形成する第２工程と、該レ
ジスト膜をフォトリソグラフィ法によりパターニングす
る第３工程と、該金属膜の該レジスト膜に覆われていな
い部分をウェットエッチングする第４工程と、前記パタ
ーニングされたレジストパターンを酸素アッシングする
第５工程と、ドライエッチングにより前記金属膜の断面
の両端部にテーパ形成をする第６工程と、前記レジスト
パターンを剥離する第７工程とを有する金属膜製造方法
であって、前記第２工程において、前記レジスト膜の断
面の両端部が一定のテーパ角を有するように形成され、
前記第５工程において前記レジストパターンの酸素アッ
シングを、前記レジストパターンの断面の両端部におい
て前記金属膜が露出するように行い、前記レジストパタ
ーンを形成することを特徴とする方法等により前記第１
及び第２の目的を達成する。
【００１７】
【発明の実施の形態】図１乃至図１１を参照して、本発
明の実施形態に係る金属膜の微細加工の製造方法につい
て、トップゲート型のアクティブマトリックス型ＬＣＤ
に使用されるＴＦＴ中の金属遮光膜１０８（図１２
（ｂ）参照）の製造方法を例にして、以下詳細に説明す
る。なお、実際は各ＴＦＴ毎にそれぞれ金属遮光膜がガ
ラス基板１０に形成されているが、ここでは１つのＴＦ
Ｔに形成される金属遮光膜のみについて代表して説明す
ることとする。 （I）当該製造方法のメイン工程（図１乃至図５を参
照）： １）金属膜（Ｍｏ−Ｃｒ膜）の成膜及びレジストパター
ニング工程（図１）；
【００１８】図１は、スピンスクラブ等により洗浄さ
れ、スピン乾燥されたガラス基板１０上に金属膜として
Ｍｏを主成分とするＭｏ−Ｃｒ膜２０をスパッタリング
や蒸着等により堆積させ、この上にレジスト膜３０を形
成する工程を説明するための概略図である。このレジス
ト膜は一般に使用されるポジレジストが使用される。レ
ジスト膜は略８０ｎｍの厚さのＭｏ−Ｃｒ膜上に略１．
３μｍの厚さとなるようにスピンコート等により塗布さ
れる。次に、ホットプレートを用いてプリベークされ、
さらにステッパー等の露光装置による露光処理がされた
後、スピン現像又はパドル現像により現像処理される。
その後、水洗の後スピン乾燥され、最後にホットプレー
ト上でポストベークされる。その結果、図１に示される
ような、両テーパ角３０α、３０α’が、略３０度乃至
５０度、パターン寸法として縦１０μｍ、横３５μｍに
パターニングされた断面略円弧形状のレジスト膜３０が
得られる。さらに、上述したようにレジストパターンの
テーパ角３０α、３０α’を小さくする（緩やかにす
る）ための製造方法について、図８乃至図１１のグラフ
を参照して説明する。尚、このようにテーパ角αを緩や
かにすることにより得られる利点については、後述する
４）Ｍｏ−Ｃｒ金属膜のテーパドライエッチング工程
（図４）の記載において説明することとする。
【００１９】レジスト３０を形成する際の処理条件のパ
ラメータは主に、スピンコート時のスピニング回転数、
レジストプリベーク温度、露光装置によるレジスト露光
量、現像時間、及びレジストポストベーク温度等からな
る。尚、スピニング回転数がレジスト膜塗布後の初期膜
厚を決定する。本実施形態では略１．３μｍの厚さが得
られるような回転数が設定されるものとする。
【００２０】まず、レジストプリベーク温度を変化させ
テーパ角αを緩やかにする方法について図８を用いて説
明する。前述したようにレジストをパターニングする際
には、レジスト塗布後露光前にレジストをホットプレー
トを用いて一旦プリベークする（以下、「レジストプリ
ベーク工程」という。）。図８のグラフから分かるよう
に、このレジストプリベーク工程においてホットプレー
トを介してレジスト膜に加熱される温度を下げることで
レジストテーパ角αが緩やかになる傾向がある。すなわ
ち、この傾向を利用してテーパ角３０α、３０α’を緩
やかにすることができる。ただし、余り温度を低温にし
過ぎるとこの後のレジスト現像時にレジスト膜３０の減
少量が大きくなるという傾向があるため、好適にはレジ
ストプリベーク温度が略９０℃に設定される。
【００２１】次に、レジスト露光量を変化させテーパ角
３０α、３０α’を緩やかにする方法について図９を用
いて説明する。前述したように、塗布後の初期膜厚は略
１．３μｍであるが、図９から分かるように、このよう
な１μｍ程度の膜厚であれば、露光量（ｍＪ／ｃｍ２）
を最適値よりも小さい値を取ることでテーパ角３０α、
３０α’が緩やかになる傾向がある。すなわち、この傾
向を利用してテーパ角３０α、３０α’を緩やかにする
ことができる。この際、現像処理はシャワーにより８０
秒間行われる。尚、露光量の最適値は膜厚によって変わ
るが、例えば１．２μｍの場合は、略７０ｍＪ／ｃ
ｍ２、２．０μｍの場合は、略１２０ｍＪ／ｃｍ２が好
適値である。
【００２２】次に、レジスト現像時間を変化させテーパ
角αを緩やかにする方法について図１０を用いて説明す
る。図１０のグラフからわかるように、レジスト現像時
間を長くすることでテーパ角３０α、３０α’が緩やか
になる傾向がある。すなわち、この傾向を利用してテー
パ角３０α、３０α’を緩やかにすることができる。
【００２３】次に、レジストポストベーク温度を上昇さ
せテーパ角αを緩やかにする方法について図１１のグラ
フを用いて説明する。図１１からわかるように、ポスト
ベーク温度が高いほど、テーパ角αが緩やかになってレ
ジスト形状はだれる傾向にある。ただし、余り高い温度
でポストベークすると、エッチング後のレジスト剥離が
困難となる不具合が生じるため、略１５０℃が好適温度
である。このレジストポストベーク温度を上昇させる方
法が、レジスト膜形成の最終工程に適用されるので、こ
の方法により目標とするテーパ角３０α、３０α’の仕
上がり角を最終的に調整することができる。
【００２４】以上、金属膜のテーパ角を緩やかにする４
つの方法を、図８乃至図１０を参照して説明したが、こ
れら４つの方法のうち１つのみを使用してもよいし、こ
れらの４つの方法のいずれかを任意に組み合わせて使用
してもよい。すなわち金属膜のテーパ角αが最終的に好
適には３０℃以下となるように、各方法を単独で、又は
組み合わせて所定条件を設定すればよい。また、図８乃
至図１０のグラフによるデータはそれぞれの上記変数パ
ラメータを変化させた場合のレジストテーパ角の変化の
傾向を表す例示であって、これら諸数値条件はこれらの
数値に限定されるものではない。 ２）Ｍｏ−Ｃｒ膜のウエットエッチング工程（図２）；
【００２５】図２は、図１で示された工程で形成された
Ｍｏ−Ｃｒ膜２０を、レジストパターン３０に覆われた
部分の下を残すようにしてウエットエッチング法により
エッチング除去する工程を説明するための概略図であ
る。このウエットエッチング法は、液温が例えば室温か
ら４０℃の間に設定された燐酸と硝酸とが混合された水
溶液に、図１に示されたユニット（以下「レジスト・金
属・基板ユニット４０」という。）のいくつかをキャリ
アカセットに格納後、約３０秒浸漬することにより実施
される。この場合、一般に使用されるエッチング終点検
出器を使用して処理時間を管理する。また、水溶液浸漬
中には該キャリアを揺動させたり、キャリアカセットに
向けてバブリングやメガソニックを加えたりすることに
よりウエットエッチング処理を行う。ウエットエッチン
グ処理は等方的にエッチングが進行するため、図２に示
されているように、Ｍｏ−Ｃｒ金属膜２０がレジスト膜
３０の真下の周辺部まで食い込んでサイドエッチングさ
れ、その結果本工程終了後には、レジスト膜３０とＭｏ
−Ｃｒ膜２０との組み合わせの構造体の断面が略きのこ
形状となる。すなわち、レジスト膜３０は、例えばＭｏ
−Ｃｒ膜のエッジ部から約０．２μｍ程ひさし状にオー
バハングしている（図２参照）。このような形状が得ら
れた後で、純水洗浄後、レジスト・金属・基板ユニット
４０がエアナイフを用いるか、又は遠心分離により乾燥
される。 ３）レジスト膜の酸素ガスによるハーフアッシング工程
（図３）；
【００２６】前記Ｍｏ−Ｃｒ膜２０のウエットエッチン
グ工程で処理されたレジスト・金属・基板ユニット４０
は、キャリアカセットから１つずつ抜き取られて、自動
搬送器等により図示しない真空チャンバに格納される。
この真空チャンバの内（略４０℃で保温）でＲＩＥ処理
法により、真空チャンバ上方からレジスト・金属・基板
ユニット４０へプラズマ化された酸素ガスを流入し、レ
ジスト膜３０の周辺部をレジスト膜３０の下にあるＭｏ
−Ｃｒ金属膜２０が０．２μｍ程露出するまで、約４０
秒間、アッシング圧力１３３Ｐａにて酸素でアッシング
する（本明細書ではこのアッシング処理を「ハーフアッ
シング」と呼ぶこととする。）。なお、アッシング圧力
をさらに高圧にすることによってアッシングレートを向
上させることができる。このＭｏ−Ｃｒ金属膜２０の露
出部２３がない場合の不具合については次工程で詳述す
る。 ４）Ｍｏ−Ｃｒ膜のテーパドライエッチング工程（図
４）；
【００２７】前記ハーフアッシング工程の後、同一真空
チャンバ内（略４０℃で保温）で、テーパ角３０α、３
０α’と略等しい角度のテーパ角３０Ａ、３０Ａ’と、
実質的に等しいテーパ角３０Ｂ、３０Ｂ’を持つような
Ｍｏ−Ｃｒ膜２０にテーパ部２５を形成するために、同
様のＲＩＥ処理法により、プラズマ化された塩素（Ｃｌ
２）と酸素（Ｏ２）との混合ガス（塩素／酸素比＝２／
３）が真空チャンバ上方からレジスト・金属・基板ユニ
ット４０へ流入され、ドライエッチング処理が約６０秒
間、バイアス用高周波電力２．３ｋＷの下で行われる。
【００２８】ここで、前工程でＭｏ−Ｃｒ金属膜の露出
部２３を形成しなかった場合にこの工程を起因として発
生しうる不具合点、及びテーパ角αを緩やかにすること
により得られる利点について説明する。
【００２９】まず図３を用いて、前工程でＭｏ−Ｃｒ膜
の露出部２３を形成しなかった場合にこの工程を起因と
して発生しうる不具合点について説明する。前記ハーフ
アッシング処理を行わずに、図４の金属膜のテーパ形成
用ドライエッチングを行った場合は、Ｍｏ−Ｃｒの金属
部２０が露出していない状態からドライエッチングが開
始される。このため、例えば６０秒のドライエッチング
処理時間の大部分がレジスト膜３０の後退のための時間
に費やされ、しかもこの後退処理の間には、ほとんどＭ
ｏ−Ｃｒ膜２０はエッチングされない。その結果、Ｍｏ
−Ｃｒ膜の断面形状は、図１３（ｃ）で示されたウエッ
トエッチングと同程度となってしまう。すなわち、ハー
フアッシング（図３）を省略した場合は、レジスト後退
速度が比較的遅いＭｏ−Ｃｒ膜２０のドライエッチング
条件でレジストを後退させるので処理時間が大幅に長く
なる。さらにこの処理時間の長期化は工程時間を無用に
長くさせる。さらにドライエッチングは異方性エッチン
グであるが、条件によりサイド方向へのエッチング（サ
イドアタック）もある。以上により、前工程でＭｏ−Ｃ
ｒ膜の露出部２３を形成しなかった場合には一定の緩や
かなテーパ角の形成は困難となる。
【００３０】次に、図６及び図７を用いてテーパ角αを
緩やかにすることにより得られる利点について説明す
る。
【００３１】図６は、レジスト初期角度、すなわちテー
パ角αの初期角度が急峻な場合のドライエッチング工程
を説明するための図である。一方、図７は、レジスト初
期角度、すなわちテーパ角αの初期角度が緩やかな場合
のドライエッチング工程を説明するための図である。
【００３２】図６（ａ）に示されるように、テーパ角α
の初期角度が急峻な場合としてレジストテーパ角が略７
０度の場合を考える。この状態でＲＩＥ法によりドライ
エッチング処理をすると、レジストのテーパ角αが急峻
なために図面横方向の後退量が少なくなる一方、ドライ
エッチングは異方性エッチングであるので、図面縦方向
に沿って選択的にエッチングが進行する。
【００３３】その結果、エッチング終了後も図６（Ｃ）
に示されるように、レジストのテーパ初期角度α（略７
０度）と同様の、急峻なテーパ角α’を持つ金属膜が形
成されてしまう。
【００３４】一方、図７（ａ）に示されるように、テー
パ角αの初期角度が緩やかな場合としてレジストテーパ
角αが略３０度の場合を考える。この状態でＲＩＥ法に
よりドライエッチング処理をすると、レジストのテーパ
角αが緩やかなために、エッチングが図面縦方向に進行
する異方性エッチングであっても、図面横方向における
のレジストの後退量も多くなる。その結果、エッチング
終了後は図７（Ｃ）に示されるように、レジストのテー
パ初期角度α（略３０度）と同様の、緩やかなテーパ角
α’を持つ金属膜が形成される。このようにテーパ角を
略３０度乃至それ未満に設定すると、この金属層を上か
ら覆う全ての層の被覆性（カバレッジ）に有意な利点を
与える。例えば、テーパ角αが緩くなり金属膜（遮光
膜）２０の側壁が平面に近づくほど、金属膜２０のエッ
ジ部に沿って絶縁層ＳｉＯｘが薄くなることがなくな
る。その結果、金属膜２０を上から覆う層が、金属膜の
エッジ部に沿って段切れが発生し、ＬＣＤの完成後の画
像表示時に画素の点欠陥として現れるという不具合がな
くなる。統計的には、テーパ角を３０度以下にすると従
来のテーパ角が６０度以上の場合に比べて、例えば３乃
至５ポイントの歩留まりの向上が認められている。 ５）レジスト膜の剥離工程：
【００３５】４）の金属膜のテーパドライエッチング工
程終了後には、レジストパターンを剥離する。この際の
レジスト剥離液はアミン系溶液であり、処理時間は６０
秒乃至９０秒、処理液温は４０℃乃至６０℃である。こ
の剥離後、所定の洗浄工程・乾燥工程を経て、図５に示
されるような、テーパ角３０Ａ、３０Ａ’と略等しい角
度のテーパ角３０Ｂ、３０Ｂ’を持つ遮光膜（１０８）
としてのＭｏ−Ｃｒ金属膜２０がガラス基板１０上に形
成される。 （II）変形例
【００３６】尚、各請求項に記載された発明は、上述し
た各実施形態に限定されるものではなく、各請求項に記
載された範囲内において、次に説明するように各種の変
形例を採用することが可能である。 １）上述の実施形態では、金属膜の材料としてＭｏ−Ｃ
ｒ合金を使用する場合を例にしたが、他の金属材料を使
用することも可能である。例えば、pure Ｍｏ金属、pu
re Ｔｉ金属、pure Ｔａ金属、及びこれらの合金、並
びにＭｏ−Ｗ合金等の使用が可能である。また、上述し
たように、Ｍｏ−Ｃｒ合金は塩素系ガスと酸素との混合
ガスでドライエッチングを行うが、pure Ｍｏ金属やＭ
ｏ−Ｗ合金は、フッ素ガスと酸素との混合ガスでドライ
エッチングを行うことができる。このようにフッ素ガス
を含む混合ガスでエッチングすることにより、塩素ガス
を含む混合ガスのエッチングで必要であったドライエッ
チングチャンバー内の腐食対策を施す必要がなくなり装
置の製作コストを下げることができる。そしてチャンバ
ーの寿命も長くなるというメリットを得ることができ
る。 （２）上述の実施形態では、金属膜をトップゲート型の
ＴＦＴの遮光膜について適用する場合を説明したが、ゲ
ートバス、ドレイン電極、ソース電極等の金属膜につい
ても、さらにボトムゲート型のＴＦＴの当該実施形態を
適用することができる。さらに、金属膜以外のＳｉＮ
ｘ、ＳｉＯ２、又はＳｉＯＮ等の絶縁膜に関しても本発
明の思想を応用した適切な条件の設定により、同様の製
造方法を適用してテーパの制御が可能である。 （３）上述の実施形態では、特にアクティブマトリック
ス型ＬＣＤ用のＴＦＴ内の金属膜について適用する場合
を説明したが、他の薄膜デバイス内で具備される金属膜
や、さらには半導体シリコンウェハー等の金属膜の形成
に際し、本発明に係る製造方法を適用することが可能で
ある。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
薄膜デバイス用の、一定の緩やかなテーパ角を持つ金属
膜を常に製造することができる。さらに、本発明によれ
ば、ＬＣＤ用ＴＦＴ等の薄膜デバイスの生産効率及び品
質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明による実施形態に係る製造方法の一つの
工程を示す断面図である。
【図２】本発明による実施形態に係る製造方法の一つの
工程を示す断面図である。
【図３】本発明による実施形態に係る製造方法の一つの
工程を示す断面図である。
【図４】本発明による実施形態に係る製造方法の一つの
工程を示す断面図である。
【図５】本発明による実施形態に係る製造方法の一つの
工程を示す断面図である。
【図６】急峻なテーパ角を有するレジストパターンによ
るエッチングの態様を示す断面図である。
【図７】緩やかなテーパ角を有するレジストパターンに
よるエッチングの態様を示す断面図である。
【図８】レジストプリベーク温度とレジストテーパ角と
の関係を示すグラフである。
【図９】レジスト露光量とレジストテーパ角との関係を
示すグラフである。
【図１０】レジスト現像時間とレジストテーパ角との関
係を示すグラフである。
【図１１】レジストポストベーク温度とレジストテーパ
角との関係を示すグラフである。
【図１２】トップゲート型ＴＦＴの基本構造を説明する
ための平面図（ａ）及び断面図（ｂ）である。
【図１３】従来技術による金属膜製造方法を説明するた
めの断面図である。
【符号の説明】
１０ ガラス基板 ２０ 金属膜 ３０ レジスト膜 ４０ レジスト・金属・基板ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５７６ ５Ｆ０３３ 21/3065 21/302 Ｊ ５Ｆ０４３ 21/306 Ｈ ５Ｆ０４６ 21/3213 21/306 Ｓ ５Ｆ１１０ 29/786 21/88 Ｃ 21/336 29/78 ６１９Ｂ ６２７Ｃ (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 松本 明則 兵庫県神戸市西区高塚台４丁目３番１ ホ シデン・フィリップス・ディスプレイ株式 会社内 (72)発明者 井伊 真一 兵庫県神戸市西区高塚台４丁目３番１ ホ シデン・フィリップス・ディスプレイ株式 会社内 Ｆターム(参考） 2H091 FA34Y FA35Y FB08 FC10 FC22 FC26 FC27 GA01 GA13 LA12 2H092 JA25 JA26 JA37 JA41 JB52 JB54 MA13 MA25 PA01 2H096 AA27 DA01 FA01 HA13 HA23 HA30 4M104 AA01 AA10 BB13 BB14 BB16 BB17 BB18 CC05 DD22 DD34 DD37 DD62 DD64 DD65 DD66 DD71 FF08 GG09 HH13 5F004 AA04 BA04 CA03 DA04 DA26 DA30 DB12 DB26 EA10 EB02 5F033 HH20 MM19 PP15 PP19 QQ01 QQ08 QQ13 QQ19 QQ34 VV15 XX34 5F043 AA26 BB15 CC11 DD07 FF03 GG02 5F046 DA02 DA29 JA13 JA22 KA01 LA14 LA18 5F110 AA18 AA26 BB02 CC05 DD02 DD13 EE06 FF03 GG02 GG15 HK07 HK09 HK16 HK21 NN02 NN24 NN46 NN54 QQ04 QQ05

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 所定の基板の面上に金属膜を堆積させる
    第１工程と、 該金属膜上にレジストを塗布しレジスト膜を形成する第
    ２工程と、 該レジスト膜をフォトリソグラフィ法によりパターニン
    グする第３工程と、 該金属膜の該レジスト膜に覆われていない部分をウェッ
    トエッチングする第４工程と、 前記パターニングされたレジストパターンを酸素アッシ
    ングする第５工程と、 ドライエッチングにより前記金属膜の断面の両端部にテ
    ーパ形成をする第６工程と、 前記レジストパターンを剥離する第７工程と、を有する
    金属膜製造方法であって、 前記第２工程において、前記レジスト膜の断面の両端部
    が一定のテーパ角を有するように形成され、前記第５工
    程において前記レジストパターンの酸素アッシングを、
    前記レジストパターンの断面の両端部において前記金属
    膜が露出するように行い、前記レジストパターンを形成
    することを特徴とする方法。
  2. 【請求項２】 前記所定の基板が、ガラス等の絶縁性基
    板又はシリコン等の半導体基板であることを特徴とする
    請求項１に記載の方法。
  3. 【請求項３】 前記両端部で一定のテーパ角を有するレ
    ジスト膜の断面形状が、前記レジスト膜の底部を弦とす
    る略円弧形状であることを特徴とする請求項１又は請求
    項２に記載の方法。
  4. 【請求項４】 前記第２工程において、前記レジスト膜
    塗布後であって前記フォトリソグラフィ法による露光前
    に、このレジスト膜に施与されるプリベーク温度を所定
    の温度に下げることによって、前記レジスト膜の断面の
    両端部を一定のテーパ角に形成することを特徴とする請
    求項１乃至請求項３のいずれか１項に記載の方法。
  5. 【請求項５】 前記第２工程において、前記フォトリソ
    グラフィ法による露光時に、露光量を最適露光値よりも
    小さく設定することによって、前記レジスト膜の断面の
    両端部を一定のテーパ角に形成することを特徴とする請
    求項１乃至請求項３のいずれか１項に記載の方法。
  6. 【請求項６】 前記第２工程において、前記フォトリソ
    グラフィ法によるレジストの現像時間を長くすることに
    よって、前記レジスト膜の断面の両端部を一定のテーパ
    角に形成することを特徴とする請求項１乃至請求項３の
    いずれか１項に記載の方法。
  7. 【請求項７】 前記２工程において、フォトリソグラフ
    ィ法によるレジスト膜露光後にレジスト膜に施与される
    ポストベーク温度を高くすることによって、前記レジス
    ト膜の断面の両端部を一定のテーパ角に形成することを
    特徴とする請求項１乃至請求項３のいずれか１項に記載
    の方法。
  8. 【請求項８】 請求項４乃至請求項７に記載の方法のい
    ずれかの方法を任意に組み合わせた方法によって、前記
    レジスト膜の断面の両端部を一定のテーパ角に形成する
    ことを特徴とする方法。
  9. 【請求項９】 前記一定のテーパ角の角度が略３０度又
    は３０度未満であることを特徴とする請求項１乃至請求
    項８のいずれか１項に記載の方法。
  10. 【請求項１０】 前記金属膜がＣｒ金属、Ｍｏ金属、Ｔ
    ｉ金属、Ｔａ金属、及びＷ金属、並びにこれらの金属の
    いずれかを組み合わせた合金であることを特徴とする請
    求項１乃至請求項９のいずれか１項に記載の方法。
  11. 【請求項１１】 前記金属膜が、トップゲート型ＴＦＴ
    の遮光膜、ゲートバス、ドレイン電極、又はソース電極
    を形成するための金属膜であることを特徴とする請求項
    １乃至請求項１０のいずれか１項に記載の方法。
  12. 【請求項１２】 前記金属膜が、ボトムゲート型ＴＦＴ
    のゲートバス、ドレイン電極、又はソース電極を形成す
    るための金属膜であることを特徴とする請求項１乃至請
    求項１０のいずれか１項に記載の方法。
  13. 【請求項１３】 請求項１乃至請求項１０に記載された
    金属膜を有することを特徴とする薄膜デバイス。
  14. 【請求項１４】 請求項１３に記載された前記薄膜デバ
    イスがＴＦＴであり、該ＴＦＴを能動素子として含むこ
    とを特徴とするアクティブマトリックス型液晶表示装
    置。
JP2000246994A 2000-08-16 2000-08-16 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置 Withdrawn JP2002062665A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000246994A JP2002062665A (ja) 2000-08-16 2000-08-16 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
PCT/EP2001/008925 WO2002015252A2 (en) 2000-08-16 2001-08-02 A method for producing a metal film, a thin film device having such metal film and a liquid crystal display device having such thin film device
KR1020027004675A KR20020064795A (ko) 2000-08-16 2001-08-02 금속 막을 생산하는 방법과, 이러한 금속 막을 구비한박막 디바이스와, 이러한 박막 디바이스를 구비한 액정디스플레이 디바이스
EP01962899A EP1309991A2 (en) 2000-08-16 2001-08-02 A method for producing a metal film, a thin film device having such metal film and a liquid crystal display device having such thin film device
CN01803151A CN1404626A (zh) 2000-08-16 2001-08-02 金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器
US09/929,116 US20020022364A1 (en) 2000-08-16 2001-08-14 Method for producing a metal film, a thin film device having such metal film and a liquid crystal display device having such thin film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000246994A JP2002062665A (ja) 2000-08-16 2000-08-16 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002062665A true JP2002062665A (ja) 2002-02-28

Family

ID=18737179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000246994A Withdrawn JP2002062665A (ja) 2000-08-16 2000-08-16 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置

Country Status (6)

Country Link
US (1) US20020022364A1 (ja)
EP (1) EP1309991A2 (ja)
JP (1) JP2002062665A (ja)
KR (1) KR20020064795A (ja)
CN (1) CN1404626A (ja)
WO (1) WO2002015252A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108433A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置の製造方法
WO2008047517A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides et procédé de fabrication de celui-ci
CN107949904A (zh) * 2015-04-09 2018-04-20 德克萨斯仪器股份有限公司 钼层中的倾斜终端及其制备方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497269B (en) * 2000-05-13 2002-08-01 Semiconductor Energy Lab Manufacturing method of semiconductor device
US20060157709A1 (en) * 2002-08-20 2006-07-20 Koninklijke Philips Electronics N.V. Thin film transistor
KR100465203B1 (ko) 2002-08-30 2005-01-13 현대모비스 주식회사 인스트루먼트 패널에 설치되는 어퍼트레이
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
EP1592049A1 (en) * 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
JPWO2004070823A1 (ja) * 2003-02-05 2006-06-01 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JPWO2004070809A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
JP4926063B2 (ja) * 2005-08-03 2012-05-09 シャープ株式会社 液晶表示装置およびそれを備えた電子機器
KR100661221B1 (ko) * 2005-12-30 2006-12-22 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
WO2007108268A1 (ja) 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 液晶表示装置
CN101484839B (zh) * 2006-06-30 2012-07-04 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
US8111356B2 (en) 2006-09-12 2012-02-07 Sharp Kabushiki Kaisha Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device
US7995167B2 (en) * 2006-10-18 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
EP2124093A4 (en) * 2006-12-14 2010-06-30 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING LIQUID CRYSTAL DISPLAY DEVICE
KR100824964B1 (ko) * 2006-12-26 2008-04-28 주식회사 코윈디에스티 레이저를 이용한 금속박막 형성장치 및 그 방법
EP2128690B1 (en) * 2007-01-24 2013-10-23 Sharp Kabushiki Kaisha Liquid crystal display device
US20100118238A1 (en) * 2007-01-31 2010-05-13 Junya Shimada Liquid crystal display device
JP5184517B2 (ja) 2007-04-13 2013-04-17 シャープ株式会社 液晶表示装置
WO2009001508A1 (ja) 2007-06-26 2008-12-31 Sharp Kabushiki Kaisha 液晶表示装置、及び液晶表示装置の製造方法
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103295970B (zh) 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9716013B2 (en) * 2014-02-04 2017-07-25 Texas Instruments Incorporated Sloped photoresist edges for defect reduction for metal dry etch processes
US11195754B2 (en) 2018-10-09 2021-12-07 International Business Machines Corporation Transistor with reduced gate resistance and improved process margin of forming self-aligned contact
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469370A3 (en) * 1990-07-31 1992-09-09 Gold Star Co. Ltd Etching process for sloped side walls
US5174857A (en) * 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
JP3111478B2 (ja) * 1991-02-06 2000-11-20 三菱電機株式会社 金属薄膜のテーパーエッチング方法及び薄膜トランジスタ
DE69230196T2 (de) * 1991-04-20 2000-04-20 Canon Kk Trägerschicht für Aufzeichnungskopf, Aufzeichnungskopf und Herstellungsverfahren dafür
JPH09263974A (ja) * 1996-03-29 1997-10-07 Sanyo Electric Co Ltd Ｃｒ膜のエッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108433A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置の製造方法
WO2008047517A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides et procédé de fabrication de celui-ci
CN107949904A (zh) * 2015-04-09 2018-04-20 德克萨斯仪器股份有限公司 钼层中的倾斜终端及其制备方法
JP2018514156A (ja) * 2015-04-09 2018-05-31 日本テキサス・インスツルメンツ株式会社 モリブデン層における傾斜した終端及び製造方法

Also Published As

Publication number Publication date
CN1404626A (zh) 2003-03-19
KR20020064795A (ko) 2002-08-09
US20020022364A1 (en) 2002-02-21
WO2002015252A2 (en) 2002-02-21
WO2002015252A3 (en) 2002-11-21
EP1309991A2 (en) 2003-05-14

Similar Documents

Publication Publication Date Title
JP2002062665A (ja) 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US7749823B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
JP4004835B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP4187819B2 (ja) 薄膜装置の製造方法
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US7425508B2 (en) Liquid crystal display device and fabricating method thereof, and thin film patterning method applied thereto
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
JP2003066864A (ja) 埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
JP2005123610A (ja) 薄膜トランジスタアレイ基板の製造方法
JP5063936B2 (ja) Ｔｆｔアレイ基板の製造方法
JP2008227442A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US6399428B2 (en) Liquid crystal display and manufacturing process of thin film transistor used therein
US7563627B2 (en) Method of manufacturing thin film transistor array substrate
JP2003051496A (ja) インジウム錫酸化物のパターニングのためのエッチング溶液及び該エッチング溶液を利用した液晶表示装置の製造方法
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
US6261880B1 (en) Process for manufacturing thin film transistors
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
JPH11352515A (ja) 液晶表示装置およびその製造方法
US6184069B1 (en) Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106