CN1404626A - 金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器 - Google Patents

金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器 Download PDF

Info

Publication number
CN1404626A
CN1404626A CN01803151A CN01803151A CN1404626A CN 1404626 A CN1404626 A CN 1404626A CN 01803151 A CN01803151 A CN 01803151A CN 01803151 A CN01803151 A CN 01803151A CN 1404626 A CN1404626 A CN 1404626A
Authority
CN
China
Prior art keywords
film
resist
metal
cone angle
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01803151A
Other languages
English (en)
Inventor
Y·哈塔
A·马特苏莫托
S·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1404626A publication Critical patent/CN1404626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种用来制作薄膜器件的金属膜的方法，使之具有一定的锥角。此方法是一种改进了的精细加工方法，通过湿法腐蚀步骤和干法腐蚀步骤的组合生产方法来生产诸如薄膜器件的光闸膜之类的金属膜。预先形成抗蚀剂膜的剖面形状，使之在二端部处具有一定的锥角。因此，在干法腐蚀步骤中，腐蚀剂气体能够沿抗蚀剂的侧壁平滑地流过，因而能够形成金属膜，使之具有沿腐蚀剂气体流线的平缓锥角。于是，根据本发明，有可能明显地改善诸如待要用于LCD的TFT之类的薄膜器件的生产效率和质量。

Description

金属膜的生产方法，具有这种金属膜的薄膜器件， 以及具有这种薄膜器件的液晶显示器
技术领域
本发明涉及到一种生产金属膜的方法，确切地说是一种生产诸如组合在液晶显示器件中的薄膜晶体管内的光闸膜之类的金属膜的改进了的方法。
发明的背景
近年来，由于计算机显示器、数码相机、手持电话、车载导航器件等等的广泛使用，对液晶显示器件(LCD)的需求与日俱增。为了驱动作为LCD主流的有源矩阵型LCD的象素，特别需要薄膜晶体管(TFT)，这种薄膜晶体管是作为LCD有源元件的薄膜器件。于是，为了满足对LCD的强烈需求，本技术领域的关键挑战是提高TFT的生产效率以及改善其质量。
至于LCD中使用的TFT，存在着二种TFT，底栅型和顶栅型，二者都包含用作布线元件和/或光闸膜的金属膜。日本专利申请No.1997-263974公开了一种制作金属光闸膜以便提高后一种类型(顶栅型)TFT的生产效率并改善其质量的生产工艺(精细金属加工技术)。下面将简要地解释上述专利申请公开的精细金属加工技术。
参照图12(a)平面图和图12(b)剖面图，示出了包含顶栅型TFT的阵列衬底100。如所示，栅电极(Y电极)101和数据电极(X电极)102以矩阵方式排列在阵列衬底100上。TFT 103位于各个电极的交点处。此外，包含透明导电膜(ITO)104的子象素电极104被连接到TFT103的源电极(或漏电极)105，而用来存储数据的电容器Cs 106的电极位于子象素电极104区域(图12中心附近)中。在阵列衬底100外围，提供有焊点电极101’和102’，它们与外部装置(例如电路)连接，致使子象素电极104能够与这种外部装置连接以沟通数据和控制信号。
参照图12(b)，下面将解释多个单元中的一个单元的剖面结构，各个单元包含排列在阵列衬底100上的TFT元件103、子象素电极104、以及数据存储电容器Cs 106。为了构成图12(b)所示的顶栅型LCD的基本剖面结构，首先在玻璃衬底107上制作是为Cr金属膜的光闸膜108，然后在光闸膜108上制作绝缘层SiOx 109。然后通过ITO在绝缘层SiOx 109上制作漏电极110和源电极111。此外，为降低键合电阻而包含杂质成分N+的N+a-Si层112被制作在漏电极110和源电极111上，其上制作αSi层113和SiNx层115，其上进一步制作包含例如钼钽(MoTa)的栅电极113，在栅电极113上制作包含氮化材料(SiNx)的保护膜114以便保护a-Si层112、栅电极113、和SiNx层115。应该指出的是，保护膜114不必预先具备，而是若对应于ITO的层上有SiNx则不需要，因为保留在象素上的任何SiNx可能在连续一定时间显示的象素上引起烧毁问题。以这种方式，就在阵列衬底100上形成TFT单元。借助于将阵列衬底(TFT衬底)100与具有公共电极的反衬底(此处未示出)以它们之间夹有液晶的方式进行键合，就组成了组合有有源矩阵型TFT的LCD的显示部分(此处未示出)。在阵列衬底中，一系列TFT位于各个显示电极组成的矩阵上。各自显示电极与公共电极之间的相反的部分，构成以液晶作为介电层并将被TFT串行选择充电到适当电压的象素电容。对象素电容的充电电压可以由TFT的关断电阻保持一场单元的时间长度。液晶具有电光各向异性的特性，致使可以根据象素电容形成的电场的强度而最终调整发射光量。于是，各个象素的其中各自的发射速率被控制的彩色分布可以通过各个RGB彩色滤波器，结果就能够根据彩色的相加混合激励的原理在LCD的显示屏上看到所希望的图象。
现结合图13(a)、(b)和(c)来简要地介绍根据上述专利申请的制作Cr金属膜108的方法。首先，如图13(a)所示，用溅射方法在玻璃衬底1上制作厚度约为1500埃的Cr金属膜，然后在金属膜上制作抗蚀剂膜R。然后用熟知的光刻方法显影所需的图形。
作为下一工序，用适当的腐蚀剂清除被抗蚀剂R覆盖部分下方延伸到外面的Cr金属膜部分，致使得到的CR金属膜2的图形可以与图13(b)所示的抗蚀剂R的图形相同。确切地说，利用这一工序，这样腐蚀的Cr金属膜2的侧壁可以被形成为图13(b)所示的垂直形状。
而且，如图13(c)所示，使用包含例如氧和Cl2或HCl的混合气体，在抗蚀剂R上执行RIE(反应离子刻蚀)，以便用氧来腐蚀抗蚀剂。然后，用相同的混合气体，在保留于抗蚀剂R下方的Cr金属膜的侧壁上执行另一个腐蚀工艺。在这一腐蚀工艺执行过程中，适当地设定预定的腐蚀条件，诸如等离子体功率、Cl2和O2的混合比、HCl和O2的混合比、腐蚀时间等。这样，在腐蚀过程中，由于Cr金属膜2的上侧被首先腐蚀，故可以利用抗蚀剂R的腐蚀清除来促进Cr金属上侧的腐蚀清除速率，这可以使Cr金属膜2上部的腐蚀清除速率比位于更靠近衬底1的Cr金属膜2下部的腐蚀清除速率更高。结果，就剖面图而言，金属膜2的侧壁形成锥角为Rβ的锥形。结果，如图13(d)所示，形成锥角为2α的金属膜2。注意，在本申请中，术语“锥角”表示相关薄膜被淀积在相关平面上时，垂直剖面图中薄膜侧壁末端部分相对于此平面的接触角。
如可以理解的那样，金属膜2的这一锥角对覆盖金属膜2上部的上层的覆盖度有重要的影响。例如，在图12(b)所示SiOx膜109被制作在金属膜2上的情况下，锥角2α越大(亦即金属膜2的侧壁越笔直)，则沿金属膜2边沿的绝缘SiOx膜109越薄。结果，当漏电极或源电极被制作在这种SiOx膜上时，就可以在漏/源电极的台阶部分处出现所谓的台阶不连续性，这可能进一步导致显示质量下降的问题。因此，要求控制锥角2α，以便总是保持小于一定的适中角度，从而改善作为LCD的TFT的这种薄膜晶体管的质量、稳定性、和成品率。
然而，对于图13(a)、(b)和(c)所示的方法，难以准确地控制抗蚀剂R的锥角Rβ，因而难以准确地形成抗蚀剂下方Cr金属膜108的锥角2α，其原因如下。在标准化干法腐蚀方法中，在抗蚀剂剖面图已经被给定混合气体向下施加干法腐蚀而形成为锥形之后(锥角为Rβ)，位于抗蚀剂R下方的Cr金属膜2被腐蚀。在形成锥角Rβ的工艺过程中，混合气体在触及到抗蚀剂R上部平面之后倾向于水平流动而可能不形成锥角。因此，需要更长的时间来形成锥角，而且在混合气体造成的腐蚀条件的变化的影响下，不容易保持恒定的锥角Rβ，且锥角2α可能根据锥角Rβ的变化而显著地改变。
因此，本发明提供了一种用来精确地生产诸如用于薄膜器件中的金属光闸膜之类的金属膜的方法。本发明特别提供了一种利用湿法腐蚀工艺与干法腐蚀工艺的组合的改进了的生产方法。确切地说，本发明的方法是预先提供抗蚀剂膜剖面的二个端部，使其具有一定的平缓锥角，并形成弧形的抗蚀剂剖面，其中其底部表示弓形。利用这种安排，在干法腐蚀工艺中，腐蚀剂气体能够平滑地流过抗蚀剂侧壁，致使总能够形成根据这种气流而具有一定的平缓锥角的金属膜。于是，本发明的第一目的是提供一种用来不断地形成具有一定平缓锥角的金属膜的生产方法。
此外，由于抗蚀剂膜已经被预先形成为弧形，故常规干法腐蚀工艺中应该被清除的几乎所有金属部分，都可能已经被清除了。因此，由于后续干法腐蚀工艺中要腐蚀的金属部分已经被明显地减少，就有可能减少因对干法腐蚀敏感的工作室而可能出现的金属颗粒。这意味着缩短了工作室内部清洗时间以及明显地降低了可能混入到被生产的薄膜器件中的金属颗粒的可能性。于是，本发明的第二目的是提供一种生产方法，以便明显地改善诸如用于LCD的TFT之类的薄膜器件的生产效率和质量。
发明的概述
本发明提供了一种用来生产金属膜的方法，此方法包含：第一步骤，在给定衬底的表面上淀积金属膜；第二步骤，在金属膜上涂敷抗蚀剂材料以形成抗蚀剂膜；第三步骤，用光刻方法形成抗蚀剂膜的抗蚀剂图形；第四步骤，在未被抗蚀剂膜覆盖的金属膜部分上执行湿法腐蚀；第五步骤，在抗蚀剂膜的抗蚀剂图形上执行氧烧蚀；第六步骤，执行干法腐蚀以便在金属膜剖面二端部上形成锥形形状；以及第七步骤，清除抗蚀剂图形。在本发明的方法中，在第二步骤中，以抗蚀剂膜剖面二端部具有一定锥角的方式制作抗蚀剂膜，而在第五步骤中，在抗蚀剂图形上执行氧烧蚀，以便金属膜在抗蚀剂图形剖面二端部处被暴露。这样，本发明能够达到上述的第一和第二目的。
附图的简要描述
图1示意剖面图示出了根据本发明实施方案的生产方法的工艺；
图2示意剖面图示出了根据本发明实施方案的生产方法的工艺；
图3示意剖面图示出了根据本发明实施方案的生产方法的工艺；
图4示意剖面图示出了根据本发明实施方案的生产方法的工艺；
图5示意剖面图示出了根据本发明实施方案的生产方法的工艺；
图6示意剖面图示出了使用具有陡峭锥角的抗蚀剂图形的腐蚀工艺；
图7示意剖面图示出了使用具有平缓锥角的抗蚀剂图形的腐蚀工艺；
图8曲线示出了抗蚀剂预烘焙温度与抗蚀剂锥角之间的关系；
图9曲线示出了抗蚀剂曝光量与抗蚀剂锥角之间的关系；
图10曲线示出了抗蚀剂显影时间与抗蚀剂锥角之间的关系；
图11曲线示出了抗蚀剂后烘焙温度与抗蚀剂锥角之间的关系；
图12是平面图(a)和剖面图(b)，示出了顶栅型TFT的基本结构；而
图13示意剖面图示出了根据常规技术的金属膜生产方法。
发明的详细描述
结合本发明的实施方案，作为金属膜精细生产加工的例子，下面参照图1-11，对用于顶栅型有源矩阵LCD的TFT的金属光闸膜(见图12(b))的生产方法进行详细解释。应该指出的是，虽然为玻璃衬底1上的每个TFT实际分别制作了多个金属光闸膜，但此处为说明的目的仅仅描述了TFT上制作的一个金属光闸膜。
(I)本发明生产方法中的主要工艺(见图1-图5)
(1)制作金属膜(Mo-Cr膜)和抗蚀剂图形的工艺(图1)
图1示出了一种工艺，利用溅射或真空蒸发方法在玻璃衬底10上淀积Mo-Cr金属膜(以Mo作为其主要变化)20，然后在金属膜20上形成抗蚀剂膜30，其中的玻璃衬底10可能已经用旋转擦洗方法清洗并用旋转干燥机烘干过。此处的抗蚀剂膜可以是普通使用的正性抗蚀剂。利用例如甩涂机在厚度约为80nm的Mo-Cr膜上涂敷抗蚀剂膜，以便形成大约1.3μm厚。然后用电炉对抗蚀剂膜进行预烘焙，并在利用诸如步进机之类的曝光设备进行曝光之后，接受用旋转显影或搅拌显影的显影工序。抗蚀剂膜被用水进一步清洗并旋转烘干，最后用电炉进行后烘干。结果得到图1所示的抗蚀剂膜30，它已经被图形化成剖面几乎为弧形，具有二个约为30-50度的锥角30α和30α’，而图形尺寸的深度为10微米，宽度为35微米。下面结合图8-11来进一步解释形成如上述更小(即更平缓)的锥角30α和30α’的生产方法。下面将结合第(4)节“Mo-Cr金属膜的锥角干法腐蚀”来解释得到这种平缓锥角α的优点。
制作抗蚀剂30过程中的条件参数主要包括旋转次数、抗蚀剂预烘焙温度、曝光设备对抗蚀剂的曝光量、显影延续时间、以及抗蚀剂后烘焙温度。由于旋转次数决定了抗蚀剂膜的起始厚度，故在此实施方案中假设旋转的具体次数被选择成得到大约1.3μm的厚度。
首先，结合图8来描述利用抗蚀剂预烘焙温度的变化而获得平缓锥角α的方法。如上所述，执行图形化制作工艺在淀积抗蚀剂之后但在曝光之前，首先用电炉对抗蚀剂膜进行预烘焙(此工序以下将简称为“抗蚀剂预烘焙工序”)。在此抗蚀剂预烘焙工序中，如在图8中所见，随着用电炉加热抗蚀剂膜的温度降低，抗蚀剂锥角α倾向于变得更平缓。因此，利用这一倾向有可能获得平缓的锥角α。但由于太低的温度倾向于在后续的抗蚀剂显影工序中显示出抗蚀剂膜减少太多，故可以将抗蚀剂预烘焙温度优选为大约90℃。
其次，结合图9来描述利用抗蚀剂曝光的变化而获得平缓锥角α的方法。如上所述，起始膜厚被确定为大约1.3μm。如在图9中所见，若膜厚约为1μm，则利用小于给定最佳量的曝光量(mJ/cm2)，锥角30α和39α’倾向于变得平缓。因此，利用这一倾向，有可能获得平缓的锥角α。确切地说，利用簇射执行80秒钟曝光。给定的最佳曝光量随膜厚而变化。例如，在1.2μm厚度的情况下，最好约为70mJ/cm2，而在2.0μm厚度的情况下，最好约为120mJ/cm2。
第三，结合图10来描述利用抗蚀剂显影时间的变化而获得平缓锥角α的方法。如在图10中所见，随着抗蚀剂显影时间变得更长，抗蚀剂的锥角α倾向于变得更平缓。因此，利用这一倾向，有可能获得平缓的锥角α。
最后，结合图11来描述利用更高的抗蚀剂后烘焙温度而获得平缓锥角α的方法。如在图11中所见，随着抗蚀剂后烘焙温度变得更高，抗蚀剂锥角α倾向于变得更平缓，且抗蚀剂的形状倾向于变得更平坦。但太高的温度可能引起问题，包括在腐蚀之后难以清除抗蚀剂，故大约150℃可能最好。确切地说，由于这一提高抗蚀剂后烘焙温度的方法被使用在抗蚀剂制作工艺的最后阶段，因此，有可能将最终得到的锥角α调整到所希望的一定角度。
为了获得金属膜的平缓锥角α，有可能使用上述4种方法中的任何一种方法或此4种方法的任何组合。换言之，4种方法中的任何一种方法或此4种方法的任何组合都可以以适当选择的条件被使用，以便最终获得优选的30度或更小的锥角α。应该理解的是，图8-10的曲线所示的数据仅仅是用作例子来说明各个条件参数改变时抗蚀剂锥角的变化倾向，这些条件参数的数值应该不局限于所示的数据。
(2)Mo-Cr膜的湿法腐蚀工艺(图2)
图2示出了通过结合图1的上述工艺制作的MoCr膜的湿法腐蚀工艺，以便清除某些部分的MoCr膜但留下被抗蚀剂图形30覆盖的MoCr部分。此湿法腐蚀执行的方式是，包含在载体篮中的几个单元(其中如图1所示，一个单元40包含抗蚀剂膜30、金属膜20、以及衬底10)被浸入到温度保持在室温至40℃的磷酸和硝酸组成的混合液体腐蚀剂中大约30秒钟。利用普通使用的腐蚀完成探测方法来控制工艺时间。在湿法腐蚀工艺中，被浸入到腐蚀剂中的载体被振动，且载体篮被施加气泡或超声粒子。
由于湿法腐蚀工艺是各向同性的，故MoCr金属膜20被侧面腐蚀，使MoCr金属膜20的侧面被清除直至紧靠抗蚀剂膜30侧面线下方的区域。结果，在湿法腐蚀完成之后，抗蚀剂膜30和MoCr膜20组合的剖面结果表现为蘑菇状形状。确切地说，如图2所示，抗蚀剂膜30像屋檐那样悬挂着，离MoCr膜10的边沿部分大约0.2微米。在已经形成这种形状之后，用纯水清洗抗蚀剂/金属/衬底单元40，然后利用空气刀或离心干燥设备进行烘干。
(3)利用氧气的抗蚀剂膜半烧蚀工艺
然后，用适当的自动传送机，将已经通过上述湿法腐蚀工艺处理过的各个抗蚀剂/金属/衬底单元40从载体篮中取出并存储在真空工作室(未示出)中。在真空工作室(其内部温度保持在大约40℃)中，等离子体氧气从真空工作室上侧流向抗蚀剂/金属/衬底单元40，以便根据RIE方法，在133Pa的烧蚀压力下，对抗蚀剂/金属/衬底单元40进行烧蚀工序大约40秒钟，直至已经位于抗蚀剂膜30侧面线下方的MoCr部分可以暴露大约0.2μm。以下将此烧蚀工艺简称为“半烧蚀工艺”。注意，更高的烧蚀压力能够进一步改善烧蚀速率。结合下一个工艺将详细地说明与缺少这种MoCr金属膜20的暴露部分23有关的问题。
(4)Mo-Cr膜的锥角干法腐蚀工艺(图4)
在半烧蚀工艺之后，氯(Cl2)和氧(O2)的等离子体混合气体(氯对氧的混合比为2-3)在同一个真空工作室(其内部温度仍然保持在大约40℃)中从真空工作室上侧流向抗蚀剂/金属/衬底单元40，以便对于根据相同的RI E方法的偏置，在2.3kW的高频功率下，对抗蚀剂/金属/衬底单元40进行大约60秒钟的干法腐蚀工艺。结果形成了Mo-Cr膜20，它具有锥形部分25，其锥角为30B和30B’，基本上等于锥角30A和30A’(近似等于锥角30α和30α’)。
下面将描述与前面工艺中缺少Mo-Cr金属膜20的暴露部分2 3有关的问题以及平缓锥角的优点。第一个讨论与可能由上述工艺中当没有形成Mo-Cr金属膜20的暴露部分23时这一锥形干法腐蚀工艺引起的问题有关。若已经对金属膜执行了干法腐蚀而没有上述的半烧蚀工艺来形成图4所示的锥角，则干法腐蚀必须开始于Mo-Cr膜20的金属部分不被暴露的状态。于是，几乎所有的干法腐蚀时间，例如60秒钟，必须消耗于抗蚀剂膜30的消退，而Mo-Cr膜20本身不怎么被腐蚀。因此，得到的Mo-Cr膜20的剖面形状可能与图13(c)所示的湿法腐蚀工艺几乎相同。因此，若没有半烧蚀工艺(图3)，则工艺时间可能明显地延长，因为抗蚀剂的消退速度要与涉及到相对低的Mo-Cr膜20消退速度的干法腐蚀条件相一致。这种延长的工艺时间则会不必要地引起整个工艺时间延长。此外，由于干法腐蚀基本上是各向异性的，故根据条件可能出现沿侧面方向的腐蚀(侧面受冲击)。于是，若在前面工艺中未曾形成Mo-Cr膜的暴露部分23，则难以形成一定的平缓锥角。
现参照图6和图7来解释平缓锥角的优点。图6示出了起始抗蚀剂角度亦即起始锥角α陡峭的干法腐蚀。另一方面，图7示出了起始抗蚀剂角度亦即起始锥角α平缓的干法腐蚀。
至于图6(a)所示的锥角α的起始角度陡峭的情况，假设抗蚀剂锥角约为70度。当利用RIE方法的干法腐蚀工艺在这种情况下被执行时，抗蚀剂膜的水平消退量由于陡峭的锥角α而很小，而沿垂直方向的腐蚀由于干法腐蚀的各向异性而将选择性地进行。这样，干法腐蚀工艺导致产生图6(c)所示具有与起始抗蚀剂锥角α(约为70度)相同的陡峭锥角α’的金属膜。
另一方面，至于图7(a)所示的锥角α的起始角度平缓的情况，假设抗蚀剂锥角约为30度。当利用RIE方法的干法腐蚀工艺在这种情况下被执行时，由于平缓的锥角α，抗蚀剂膜的水平消退量是足够的而不管干法腐蚀工艺的各向异性。因此，干法腐蚀工艺导致产生图7(c)所示具有与起始抗蚀剂锥角α(约为30度)相同的平缓锥角α’的金属膜。这样，就所有覆盖金属膜的层的覆盖率而言，大约30度或更小的锥角可以显示明显的优点。例如，当锥角α平缓且因而金属膜20的侧壁靠近水平面时，绝缘层SiOx能够沿金属膜20的边沿部分薄薄地制作。这样就有可能避免在金属膜上层的台阶部分处可能出现的并可能在完成的LCD的显示象素中引起点缺陷问题的所谓台阶断接。统计上观察到30度或更小的锥角比之60度或更大的锥角，对提高成品率能够贡献3-5个百分点。
(5)抗蚀剂清除工艺
在前面第(4)节所解释的对金属膜的锥形干法腐蚀之后，用胺溶液清除剂清除抗蚀剂图形，其中的工艺时间约为60-90秒钟，而溶液温度为40-60℃。在清除工艺以及后续的熟知的清洗/干燥工艺之后，如图5所示，在玻璃衬底10上制作作为光闸膜(108)的锥角为30B和30B’，几乎等于锥角30A和30A’的Mo-Cr金属膜20。
(II)改变
应该理解的是，在所附各个权利要求中提出的本发明不局限于上述的任何具体的实施方案，而是可以采用所附各个权利要求范围内的各种各样的实施方案。这些各种各样的实施方案包括下面这些：
(1)虽然在上述各个实施方案中已经用Mo-Cr金属作为金属膜的示例材料，但也可以使用任何其它的金属材料。这些其它的金属材料包括纯Mo金属、纯Ti金属、纯Ta金属、由Mo、Ti和Ta组成的合金、以及Mo-W金属。虽然已经用氯和氧的混合气体对Mo-Cr金属执行了干法腐蚀，但对纯Mo或Mo-W金属可以使用氟和氧的混合气体。这种用氟和氧的混合气体的干法腐蚀可以免除对干法腐蚀工作室中的腐蚀的防范，而这种防范在使用氯和氧的混合气体的干法腐蚀情况下是被要求的。这对于降低生产成本是有贡献的，并具有延长工作室寿命的优点。
(2)在上述各个实施方案中，本发明的方法已经被用于作为顶栅型TFT的光闸膜的金属膜。但本发明也可以用于诸如栅总线、漏电极、以及源电极之类的任何金属膜，甚至底栅型TFT的任何金属膜。
(3)在上述各个实施方案中，本发明的方法已经被用于待要特别用于有源矩阵型LCD的TFT中的金属膜。但本发明的方法也可以用于待要集成在其它薄膜器件或半导体硅晶片中的任何其它金属膜。
因此，如上所述，根据本发明，有可能不断地生产待要用于薄膜器件中的具有一定平缓锥角的金属膜。而且，根据本发明，有可能明显地改善作为用于LCD的TFT的这种薄膜器件的生产效率和质量。

Claims (14)

1.一种用来生产金属膜的方法，此方法包含：
第一步骤，在给定衬底的表面上淀积金属膜；
第二步骤，在金属膜上涂敷抗蚀剂材料以形成抗蚀剂膜；
第三步骤，用光刻方法形成抗蚀剂膜的抗蚀剂图形；
第四步骤，在未被抗蚀剂膜覆盖的金属膜部分上执行湿法腐蚀；
第五步骤，在抗蚀剂膜的抗蚀剂图形上执行氧烧蚀；
第六步骤，执行干法腐蚀，以便在金属膜剖面二端部上形成锥形形状；以及
第七步骤，清除抗蚀剂图形，
其中在第二步骤中，以抗蚀剂膜剖面二端部具有一定锥角的方式制作抗蚀剂膜，而在第五步骤中，在抗蚀剂图形上执行氧烧蚀，以便金属膜在抗蚀剂图形剖面二端部处被暴露。
2.权利要求1所述的方法，其中的给定衬底是包含玻璃那样的材料的绝缘型衬底，或者是包含硅那样的材料的半导体衬底。
3.权利要求1或2所述的方法，其中二端部上具有一定锥角的抗蚀剂膜的剖面被制作成接近弧形，在抗蚀剂膜剖面的底部具有弓形。
4.权利要求1-3中任何一个所述的方法，其中在第二步骤中形成抗蚀剂膜的二端部，以便在涂敷抗蚀剂膜之后但在用光刻方法曝光之前，借助于将待要在抗蚀剂膜上执行的预烘焙温度降低到预定温度，而使二端部具有一定的锥角。
5.权利要求1-3中任何一个所述的方法，其中在第二步骤中形成抗蚀剂膜剖面的二端部，以便在曝光时借助于将曝光量设定为小于最佳曝光量，而使二端部具有一定的锥角。
6.权利要求1-3中任何一个所述的方法，其中在第二步骤中形成抗蚀剂膜剖面的二端部，以便借助于用光刻方法延长抗蚀剂显影时间，而使二端部具有一定的锥角。
7.权利要求1-3中任何一个所述的方法，其中在第二步骤中形成抗蚀剂膜剖面的二端部，以便在用光刻方法对抗蚀剂膜曝光之后，借助于将待要在抗蚀剂膜上执行的后烘焙的温度提高到预定温度，而使二端部具有一定的锥角。
8.一种方法，其特征是利用权利要求4-7中任何一个所述的方法的任何组合来形成抗蚀剂膜剖面的二端部，使之具有一定的锥角。
9.权利要求1-8中任何一个所述的方法，其中一定的锥角约为30度或更小。
10.权利要求1-9中任何一个所述的方法，其中的金属膜包含Cr金属、Mo金属、Ti金属、Ta金属、W金属中的任何一种、或这5种金属的任何组合的合金。
11.权利要求1-10中任何一个所述的方法，其中的金属膜是用来制作顶栅型TFT的光闸膜、栅总线、漏电极、或源电极的金属膜。
12.权利要求1-10中任何一个所述的方法，其中的金属膜是用来制作底栅型TFT的栅总线、漏电极、或源电极的金属膜。
13.一种薄膜器件，他包含权利要求1-10中任何一个所述的金属膜。
14.一种有源矩阵型液晶显示器件，他包含作为有源元件的TFT，其中的TFT是权利要求13所述的薄膜器件。
CN01803151A 2000-08-16 2001-08-02 金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器 Pending CN1404626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP246994/2000 2000-08-16
JP2000246994A JP2002062665A (ja) 2000-08-16 2000-08-16 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置

Publications (1)

Publication Number Publication Date
CN1404626A true CN1404626A (zh) 2003-03-19

Family

ID=18737179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01803151A Pending CN1404626A (zh) 2000-08-16 2001-08-02 金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器

Country Status (6)

Country Link
US (1) US20020022364A1 (zh)
EP (1) EP1309991A2 (zh)
JP (1) JP2002062665A (zh)
KR (1) KR20020064795A (zh)
CN (1) CN1404626A (zh)
WO (1) WO2002015252A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611339B (zh) * 2006-12-26 2012-09-26 株式会社Cowindst 利用镭射形成金属薄膜的装置及方法
WO2014194605A1 (zh) * 2013-06-05 2014-12-11 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825907B1 (ko) * 2000-05-13 2008-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US20060157709A1 (en) * 2002-08-20 2006-07-20 Koninklijke Philips Electronics N.V. Thin film transistor
KR100465203B1 (ko) 2002-08-30 2005-01-13 현대모비스 주식회사 인스트루먼트 패널에 설치되는 어퍼트레이
EP1592052A4 (en) * 2003-02-05 2014-04-23 Semiconductor Energy Lab PROCESS FOR DISPLAY PRODUCTION
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
EP1592054A4 (en) * 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070809A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101145350B1 (ko) 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
JP2006108433A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置の製造方法
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
US7995887B2 (en) * 2005-08-03 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and electronic device using the same
KR100661221B1 (ko) * 2005-12-30 2006-12-22 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
CN101395525B (zh) 2006-03-23 2010-11-10 夏普株式会社 液晶显示装置
WO2008001595A1 (fr) * 2006-06-30 2008-01-03 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides et procédé de fabrication du dispositif d'affichage à cristaux liquides
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
JP4927851B2 (ja) 2006-09-12 2012-05-09 シャープ株式会社 マイクロレンズアレイ付き液晶表示パネル、その製造方法、および液晶表示装置
CN101529318B (zh) * 2006-10-18 2011-10-12 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
CN101529317B (zh) * 2006-10-18 2011-09-21 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
EP2124093A4 (en) * 2006-12-14 2010-06-30 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING LIQUID CRYSTAL DISPLAY DEVICE
US8289461B2 (en) * 2007-01-24 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display device
US20100118238A1 (en) * 2007-01-31 2010-05-13 Junya Shimada Liquid crystal display device
US8659726B2 (en) 2007-04-13 2014-02-25 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing liquid crystal display
CN101688993B (zh) 2007-06-26 2011-09-21 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9716013B2 (en) * 2014-02-04 2017-07-25 Texas Instruments Incorporated Sloped photoresist edges for defect reduction for metal dry etch processes
US9660603B2 (en) * 2015-04-09 2017-05-23 Texas Instruments Incorporated Sloped termination in molybdenum layers and method of fabricating
US11195754B2 (en) 2018-10-09 2021-12-07 International Business Machines Corporation Transistor with reduced gate resistance and improved process margin of forming self-aligned contact

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469370A3 (en) * 1990-07-31 1992-09-09 Gold Star Co. Ltd Etching process for sloped side walls
US5174857A (en) * 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
JP3111478B2 (ja) * 1991-02-06 2000-11-20 三菱電機株式会社 金属薄膜のテーパーエッチング方法及び薄膜トランジスタ
EP0518467B1 (en) * 1991-04-20 1999-10-27 Canon Kabushiki Kaisha Substrate for recording head, recording head and method for producing same
JPH09263974A (ja) * 1996-03-29 1997-10-07 Sanyo Electric Co Ltd Ｃｒ膜のエッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611339B (zh) * 2006-12-26 2012-09-26 株式会社Cowindst 利用镭射形成金属薄膜的装置及方法
WO2014194605A1 (zh) * 2013-06-05 2014-12-11 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
US9543338B2 (en) 2013-06-05 2017-01-10 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Also Published As

Publication number Publication date
US20020022364A1 (en) 2002-02-21
KR20020064795A (ko) 2002-08-09
WO2002015252A3 (en) 2002-11-21
WO2002015252A2 (en) 2002-02-21
EP1309991A2 (en) 2003-05-14
JP2002062665A (ja) 2002-02-28

Similar Documents

Publication Publication Date Title
CN1404626A (zh) 金属膜的生产方法,具有这种金属膜的薄膜器件,以及具有这种薄膜器件的液晶显示器
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
KR100433463B1 (ko) 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN1172270A (zh) 液晶显示装置及其制造方法
CN1804709A (zh) 液晶显示装置及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1940650A (zh) 液晶显示装置
JP2003156731A (ja) 液晶表示装置及びその製造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1991539A (zh) 液晶显示器件及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1530721A (zh) 用于显示器的面板及其制造方法以及包括该面板的液晶显示器
CN1668967A (zh) 垂直排列模式液晶显示器
CN1797150A (zh) 液晶显示器件及其制作方法
CN1625717A (zh) 多区域液晶显示器及其薄膜晶体管基片
KR101251351B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
CN101064273A (zh) 布线衬底、显示装置及其制造方法
CN1614490A (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
KR101294968B1 (ko) 식각액 조성물 및 이를 이용한 식각방법
CN1614486A (zh) 施加水平电场型液晶显示器件及其制造方法
CN1384400A (zh) 构图铟锡氧化物的蚀刻剂和制造液晶显示装置的方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication