KR101145350B1 - 반도체장치 및 표시장치의 제조 방법 - Google Patents

반도체장치 및 표시장치의 제조 방법 Download PDF

Info

Publication number
KR101145350B1
KR101145350B1 KR1020057013571A KR20057013571A KR101145350B1 KR 101145350 B1 KR101145350 B1 KR 101145350B1 KR 1020057013571 A KR1020057013571 A KR 1020057013571A KR 20057013571 A KR20057013571 A KR 20057013571A KR 101145350 B1 KR101145350 B1 KR 101145350B1
Authority
KR
South Korea
Prior art keywords
electrode
wiring
solution
forming
plasma
Prior art date
Application number
KR1020057013571A
Other languages
English (en)
Other versions
KR20050094459A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050094459A publication Critical patent/KR20050094459A/ko
Application granted granted Critical
Publication of KR101145350B1 publication Critical patent/KR101145350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과, 제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 선형의 플라즈마 발생수단을 가지는 대기압 플라즈마장치 혹은 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가진다.
반도체장치, 표시장치, 애싱, 배선

Description

반도체장치 및 표시장치의 제조 방법{METHODS FOR MANUFACTURING SEMICONDUCTOR DEVICE AND DISPLAY}
본 발명은, 반도체장치의 제조 방법에 관한 것으로, 특히 박막트랜지스터(TFT)로 대표되는 절연 게이트형 전계효과트랜지스터를 사용한 표시장치의 제조 방법에 관한 것이다.
절연 표면상에 박막을 이용하여 형성되는 박막트랜지스터(TFT)는, 집적회로 등에 널리 응용되고 있다. 그 중에서도, 액정TV 등으로 대표되는 박형표시장치의 표시 패널에는, 스위칭소자로서 많이 사용할 수 있고, 휴대 단말이나 대형의 표시장치 등으로 용도가 확대하고 있다.
종래의 TFT를 사용하는 표시장치는, 기판 전체 면에 피막을 형성하고, 포토리소그래피 프로세스, 에칭 프로세스 및 애싱 프로세스 등을 이용하여 TFT 등의 패턴을 형성한다. 이러한 제조 프로세스의 반 이상은 진공장치 내에서 행하여지는 일이 많다.
TFT의 제조 프로세스에서는, 포토리소그래피에 의해 형성한 레지스트 마스크 를 이용하여, 기판 전체 면에 형성한 피막(레지스트, 금속, 반도체막, 유기막 등)의 대부분을 에칭해서 제거하는 방법을 사용하여, 상기 피막을 가공한다. 이 때문에, 먼저 형성한 피막 중, 배선 등으로서 기판 위에 잔존하는 비율은, 불과 수~몇십% 정도이었다. 또한, 레지스트막 등은 스핀 도포에 의해 형성될 때, 약 95%가 낭비되었다.
이렇게 종래의 TFT 등의 제조 방법은, 재료의 대부분을 버리고 있는 것이 된다. 그 때문에, 이와 같이 하여 제조된 반도체장치를 사용하는 표시장치 등의 제조 비용에 영향을 미칠 뿐 아니라, 환경부하의 증대를 초래하고 있었다.
또한, 표시 화면의 대화면화는 머더 유리의 대면적화를 초래하고, 이에 따라서 진공챔버, 진공펌프 등 진공장치도 대형화하며, 제조 장치는 한정 없이 대규모화하고 있다. 또한, 장치의 가격도 고액인 것으로 되고, 보다 대규모 설비투자가 필요하게 되고 있다.
이러한 경향은, 제조라인에 흐르는 기판 사이즈가 대형화하는 만큼 현저화하여 왔다.
그래서, 본 발명에서는, 피막 형성 재료나 에칭, 애싱에 사용할 수 있는 재료비가 감소하고, 또 진공처리에 걸리는 시간이 감소한 표시장치의 제조방법에 대해서 제안하는 것을 과제로 한다.
전술한 과제를 해결하기 위해서, 본 발명에서는 이하의 수단을 논한다.
본 발명의 표시장치의 제조 방법은, 용액분사수단을 사용해 피처리물에 도전성 재료를 포함하는 용액을 분사해서 배선을 형성하는 것을 특징으로 한다.
여기서, 배선으로는, 게이트 배선, 소스 배선, TFT와 화소전극을 접속하는 배선 등을 포함한다.
또한, 상기 배선 위에 레지스트막을 막 형성해서 레지스트 마스크를 형성하고, 그 레지스트 마스크를 이용하여 상기 배선을 더욱 미세한 형상으로 가공해도 된다.
더욱이, 상기 레지스트막의 막형성 수단으로서 레지스트 재료를 포함하는 용액을 사용한 용액분사수단을 사용할 수 있다.
상기 배선을 에칭하는 수단으로서, 대기압 플라즈마장치를 사용할 수 있다.
또한, 상기 레지스트 마스크를 애싱하는 수단으로서도, 대기압 플라즈마장치를 사용할 수 있다.
본 발명은, 도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과, 제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 선(線)형의 플라즈마 발생수단을 가지는 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 한다.
또 본 발명은, 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과, 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 선형의 플라즈마 발생수단을 가지는 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 하고 있다.
더욱이, 본 발명은 배선을 형성하는 공정과, 용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 선형의 플라즈마 발생수단을 가지는 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 한다.
상기한 본 발명의 구성은, 반도체장치 및 표시장치의 제조 방법에 사용할 수 있다.
상기 대기압 플라즈마장치는, 일방향으로 길어지는 플라즈마의 분출구를 가지는 플라즈마 발생수단을 가지며, 선형의 플라즈마를 형성할 수 있다.
여기서, 대기압 혹은 대기압 근방의 압력으로는, 약 600~106000Pa의 범위의 압력을 말한다.
이상과 같이 제조된 반도체장치를 사용함으로써, 저비용으로 염가의 표시장치를 제조할 수 있다.
본 발명의 다른 구성으로서는, 도전성 재료를 분사하는 제1용액분사수단을 사용해서 배선을 형성하는 공정과, 제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 한다.
또한, 본 발명은, 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과, 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 한다.
또한, 본 발명은, 배선을 형성하는 공정과, 용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과, 상기 레지스트 마스크를 마스크로 하여, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마장치를 이용하여 상기 배선을 에칭하는 공정을 가지는 것을 특징으로 한다.
상기한 본 발명의 구성은, 반도체장치 및 표시장치의 제조 방법에 사용할 수 있다.
상기 대기압 플라즈마장치는, 선형으로 배열된 복수의 플라즈마 발생수단을 가지고, 상기 복수의 플라즈마 발생수단 중 선택된 특정한 플라즈마 발생수단을 이용하여, 피처리물 위의 임의의 장소를 처리할 수 있다.
여기서, 대기압 혹은 대기압 근방의 압력으로는, 약 600~106000Pa의 범위의 압력을 말한다.
이상과 같이 제조된 반도체장치를 사용함으로써, 저비용으로 염가의 표시장치를 제조할 수 있다.
용액분사수단으로 선택적으로 피막을 형성함으로써, 종래 그 대부분을 낭비하고 있었던 피막(레지스트, 금속, 반도체막, 유기막 등)의 사용량이 감소함으로써, 제조 비용의 감소를 가능하게 한다.
또한, 유동성을 가지는 재료로 배선 등을 형성함으로써, 컨택트홀 및 단차의 피복성이 좋고, 접속 불량 및 단선 등의 불량의 발생을 경감할 수 있다.
또한, 선형의 플라즈마 발생수단에 의해, 국소적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있고, 제조 비용의 감소를 가능하게 한다.
또한, 복수의 플라즈마 발생수단을 선형으로 배열함으로써, 선택적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있고, 제조 비용의 감소를 가능하게 한다.
또한, 에칭 또는 애싱을 대기압 혹은 대기압 근방의 압력 중에서 처리함으로써, 장치를 구성하고 있었던 진공 챔버 및 펌프 등을 간략화할 수 있어, 장치의 대형화를 막을 수 있다. 게다가, 장치 유지의 비용이 감소되어, 프로세스 중에서는 종래 챔버 내를 진공상태로 진공처리하고나서 행하고 있었던 처리를 진공처리 하지 않고 대기압 혹은 대기압 근방의 압력에서 처리가능하기 때문에, 기판처리 시간을 짧게 하는 것이 가능해 진다. 또한, 설비투자(장치가격)를 억제할 수 있어, 설비투자액의 저비용화를 가능하게 한다.
도 1은 본 발명의 제작 방법을 설명하는 사시도,
도 2는 본 발명의 제작 방법을 설명하는 도면,
도 3은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 4는 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 5는 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 6은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 7은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 8은 발명을 실시하면서 사용하는 용액분사장치의 일례를 도시한 도면,
도 9는 본 발명을 실시하면서 사용하는 용액분사장치의 일례를 도시한 도면,
도 10은 본 발명에서 사용하는 용액분사장치의 일례를 도시한 도면,
도 11은 본 발명을 실시하면서 사용하는 대기압 플라즈마장치의 일례를 나타낸 도면,
도 12는 본 발명에서 사용하는 대기압 플라즈마장치의 일례를 도시한 도면,
도 13은 본 발명의 배선의 제작 방법을 도시한 도면,
도 14는 전자기기의 일례를 도시한 도면,
도 15는 본 발명을 실시하면서 사용하는 대기압 플라즈마장치의 일례를 나타낸 도면,
도 16은 본 발명의 배선의 제작 방법을 도시한 도면,
도 17은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 18은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 19는 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 20은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 21은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 22는 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 23은 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면,
도 24는 본 발명의 박막트랜지스터의 제작 방법을 도시한 도면이다.
본 발명의 실시형태에 대해서 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나는 일 없이 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다.
(실시형태1)
본 발명의 실시형태에 대해서, 도 1, 도 2(a), 도 3 내지 도 7을 이용하여 설명한다.
도 1은 본 발명에 있어서의 용액분사수단을 이용하여 배선을 형성하는 방법을 나타낸다. 용액분사수단(103)이 기판(101) 위쪽을 이동하고, 기판(101) 위에 용액을 분사하여, 배선 패턴(102)을 형성해 간다.
도 2(a)는 플라즈마 발생수단을 이용하여 에칭하는 방법을 보이고 있다. 도 2(a)에 있어서, 플라즈마 발생수단(202)은 기판(101) 위쪽을 이동하고, 배선 패턴(102) 중 레지스트(201)로 덮이지 않은 부분을 에칭한다.
본 실시예에서는, 상기한 방법을 이용하여 반도체장치를 작성하는 방법에 대해서 설명한다.
유리, 석영, 반도체, 플라스틱, 금속, 유리 에폭시수지, 세라믹 등의 각종 재료를 기판(301)으로 한다. 그리고, 기판(301) 위에, 용액분사수단(306)에 의해, 공지의 도전성을 가지는 조성물을 분사하는 것으로, 게이트 전극 및 배선(302), 용량전극 및 배선(303)을 형성한다(도 3(a)).
그 후, 게이트 전극 및 배선(302), 용량전극 및 배선(303)이 형성된 기판에 가열처리 등을 시행하는 것으로, 그 용매를 휘발시켜서, 그 조성물의 점도가 높아지도록 한다. 한편, 이 가열처리는 용액분사 방식에 의해 박막을 형성할 때마다 행해도 되고, 임의의 공정마다 행해도 되며, 모든 공정이 종료한 후에 일괄해서 행해도 된다.
이어서, 용액분사수단(306)에 의해, 상기 공정에서 분사한 게이트 전극 및 배선(302), 용량전극 및 배선(303)을 덮도록 레지스트(304, 305)를 분사한다(도 3(b)).
그 후에, 레지스트를 패터닝한다(도 3(c)).
그 후에, 선형의 플라즈마 발생수단(307) 및 지지체(300)를 가지는 대기압 플라즈마장치를 이용하여 선형의 플라즈마(308)를 형성하고, 게이트 전극 및 배선(302), 용량전극 및 배선(303)의 에칭을 행하고, 그 후에 애싱에 의해 레지스트를 제거한다(도 4(a), (b)).
이상과 같은 공정에 의해 게이트 전극 및 배선(302), 용량전극 및 배선(303)을 형성한다. 한편, 게이트 전극 및 배선(302), 용량전극 및 배선(303)을 형성하는 재료로서는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능이다.
그 후에, CVD법 등 공지의 방법에 의해, 게이트 절연막(401)을 형성한다(도 4(c)). 본 실시예에서는, 게이트 절연막(401)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조로 해도 된다.
그 후에, 공지의 방법(스퍼터링법, LPCVD법, 플라즈마CVD법 등)에 의하여 25~80nm(바람직하게는 30~60nm)의 두께로 반도체막(501)을 막형성한다.
이 반도체막(501)으로서는, 비정질반도체막, 비정질실리콘게르마늄막 등의 비정질구조를 가지는 화합물반도체막 등을 이용하여 기판(301) 위의 전체 면에 막형성한다(도 5(a)).
그 후에, 전체 면에 질화실리콘막 등을 막형성, 패터닝에 의해 채널 보호막(502)을 형성한다(도 5(b)).
그 후에, N형을 부여하는 불순물원소가 첨가된 반도체막(503)을 형성한다(도 5(c)).
그 후에, 용액분사수단(306)을 이용하여 소스?드레인 전극 및 배선(601, 602)을 형성한다(도 6(a)). 또, 소스?드레인 전극 및 배선(601, 602)은 도 3(a) 내지 도 4(b)에 나타낸 게이트 전극 및 배선(302), 용량전극 및 배선(303)과 마찬가지로 패터닝을 행하면 된다. 소스?드레인 전극 및 배선(601, 602)을 형성하는 재료로서는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
그 후에, 소스?드레인 전극 및 배선(601, 602)을 마스크로 N형을 부여하는 불순물원소가 첨가된 반도체막(503) 및 반도체막(501)을 선형의 플라즈마 발생수단(307) 및 지지체(300)를 가지는 대기압 플라즈마장치를 이용하여 선형의 플라즈마(308)를 형성해 에칭을 행한다.
그 후에, CVD법 등 공지의 방법에 의해, 보호막(603)을 형성한다(도 6(c)). 본 실시형태에서는, 보호막(603)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조로 해도 된다. 또한, 아크릴막 등, 유기수지막을 이용하여도 된다.
그 후에, 용액분사수단(306)에 의해 레지스트를 분사한 후, 레지스트를 패터닝한다. 그 후에, 선형의 플라즈마 발생수단(307) 및 지지체(300)를 가지는 대기압 플라즈마장치를 이용하여 선형의 플라즈마(308)를 형성하고, 보호막(603)의 에칭을 행하여, 컨택트홀(701)을 형성한다(도 7(a)).
그 후에, 용액분사 방식에 의해, 화소전극(702)을 형성한다.
또, 화소전극(702)은 용액분사수단(306)을 이용하여 직접 형성해도 되고, 도 3(a) 내지 도 4(b)에 나타낸 게이트 전극 및 배선(302), 용량전극 및 배선(303)과 마찬가지로 패터닝을 행해도 된다. 화소전극(702)을 형성하는 재료로서는 ITO(산화인듐 산화주석 합금), 산화인듐 산화아연 합금(In2O3-ZnO), 산화아연(ZnO) 등의 투명도전막 또는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
본 실시형태에 의해 제작되는 반도체장치는, 채널형성 영역이 보호막에 의하여 보호된, 소위 채널 보호형이다.
본 실시형태에서는, 용액분사 방식을 이용하여 배선 및 레지스트 등의 패턴을 형성하고, 선형의 플라즈마 발생수단을 가지는 대기압 플라즈마로 에칭 및 애싱을 행하는 것을 일례로서 나타냈지만, 공지의 각종 TFT의 제작 방법과 조합해서 실시하는 것도 가능하다.
용액분사수단으로 선택적으로 배선 및 레지스트 등의 패턴을 형성하는 것에 의해, 종래 그 대부분을 낭비했던 반도체장치의 제작에서 사용하는 재료의 사용량을 감소함으로써, 상기 반도체장치를 사용하는 표시장치의 제조 비용의 감소를 가능하게 한다.
또한, 유동성을 가지는 재료로 배선 등을 형성함으로써, 보다 컨택트홀 및 단차의 피복성이 좋고, 접속 불량 및 단선 등의 불량의 발생을 경감할 수 있다.
또한, 선형의 플라즈마 발생수단에 의해, 국소적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있고, 제조 비용의 감소를 가능하게 한다.
(실시형태2)
본 실시형태에 대해서, 본 발명의 실시예에 대해서, 도 1, 도 2, 도 17 내지 도 21을 사용하여 설명한다.
도 1은 본 발명에 있어서의 용액분사수단을 이용하여 배선을 형성하는 방법을 나타낸다. 용액분사수단(103)이 기판(101) 위쪽을 이동하고, 기판(101) 위로 용액을 분사하여, 배선 패턴(102)을 형성해 간다.
본 실시형태에서는, 선형으로 배열한 원통형의 플라즈마 발생수단을 이용하여, 에칭 또는 애싱을 행하여, 반도체장치를 제작하는 방법에 대해서 설명한다.
도 2는 본 실시형태에서 사용하는 플라즈마 발생수단을 이용하여 에칭하는 방법을 보이고 있다. 도 2에 있어서, 플라즈마 발생수단(202)은, 기판(101) 위쪽을 이동하고, 배선 패턴(102) 중 레지스트(201)로 덮이지 않은 부분을 에칭한다.
도 2(a)의 평면도가 도 2(b)이며, 복수의 원통형의 플라즈마 발생수단(203)이 플라즈마 발생수단의 지지부(202)에 의해, 선형으로 배열되어 있다. 플라즈마 발생수단이 선형으로 배열됨으로써, 선택적으로 에칭 또는 애싱을 행할 수 있고, 가스의 사용량도 감소할 수 있으며, 제조비용의 감소가 가능하게 된다.
유리, 석영, 반도체, 플라스틱, 금속, 유리 에폭시수지, 세라믹 등의 각종 재료를 기판(2301)으로 한다. 그리고, 기판(2301) 위에, 용액분사수단(2306)에 의해, 공지의 도전성을 가지는 조성물을 분사하는 것으로, 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)을 형성한다(도 17(a)).
그 후에, 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)이 형성된 기판에 가열처리 등을 시행하는 것으로, 그 용매를 휘발시켜서, 그 조성물의 점도가 높아지도록 한다. 한편, 이 가열처리는 용액분사 방식에 의해 박막을 형성하는 것으로 행해도 되고, 임의의 공정마다 행해도 되며, 모든 공정이 종료한 후에 일괄해서 행해도 된다.
이어서, 용액분사수단(2306)에 의해, 상기 공정에서 분사한 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)을 덮도록 레지스트(2304, 2305)를 분사한다( 도 17(b)).
그 후에, 레지스트를 패터닝한다(도 17(c)).
그 후에, 선형으로 배열된 복수의 원통형의 플라즈마 발생수단(2307) 및 지지체(2300)을 가지는 대기압 플라즈마장치를 이용하여 선택적으로 플라즈마(2308)를 형성하고, 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)의 에칭을 행하고, 그 후에 애싱에 의해 레지스트를 제거한다(도 18(a), (b)).
이상과 같은 공정에 의해 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)을 형성한다. 더욱이, 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)을 형성하는 재료로서는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
그 후에, CVD법 등 공지의 방법에 의해, 게이트 절연막(2401)을 형성한다(도 18(c)). 본 실시형태에서는, 게이트 절연막(2401)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조로 해도 된다.
그 후에, 공지의 방법(스퍼터링법, LPCVD법, 플라즈마CVD법 등)에 의하여 25~80nm(바람직하게는 30~60nm)의 두께로 반도체막(2501)을 막형성한다. 이 반도체막(2501)으로서는, 비정질반도체막, 비정질실리콘게르마늄막 등의 비정질구조를 가지는 화합물반도체막 등을 이용하여 기판(2301) 위의 전체 면에 형성한다(도 19(a)).
그 후에, 전체 면에 질화실리콘막 등을 막형성, 패터닝에 의해 채널 보호막(2502)을 형성한다(도 19(b)).
그 후에, N형을 부여하는 불순물원소가 첨가된 반도체막(2503)을 형성한다(도 19(c)).
그 후에, 용액분사수단(2306)을 이용하여 소스?드레인 전극 및 배선(2601, 2602)을 형성한다(도 20(a)). 또, 소스?드레인 전극 및 배선(2601, 2602)은, 도 17(a) 내지 도 18(b)에 나타낸 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)과 마찬가지로 패터닝을 행하면 된다.
소스?드레인 전극 및 배선(2601, 2602)을 형성하는 재료로서는 Mo, Ti , Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
그 후에, 소스?드레인 전극 및 배선(2601, 2602)을 마스크로 N형을 부여하는 불순물원소가 첨가된 반도체막(2503) 및 반도체막(2501)을, 선형으로 배열된 복수의 원통형의 플라즈마 발생수단(2307) 및 지지체(2300)을 가지는 대기압 플라즈마장치를 이용하여 선택적으로 플라즈마(2308)를 형성해 에칭을 행한다.
그 후에, CVD법 등 공지의 방법에 의해, 보호막(2603)을 형성한다(도 20(c)).
본 실시형태에서는, 보호막(2603)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조로 해도 된다. 또한, 아크릴막 등 유기수지막을 이용하여도 된다.
그 후에, 용액분사수단(2306)에 의해 레지스트를 분사한 후, 레지스트를 패터닝한다. 그 후에, 선형으로 배열된 복수의 원통형의 플라즈마 발생수단(2307) 및 지지체(2300)를 가지는 대기압 플라즈마장치를 이용하여 플라즈마(2308)를 형성하고, 보호막(2603)의 에칭을 행하여, 컨택트홀(2701)을 형성한다(도 21(a)).
그 후에, 용액분사 방식에 의해, 화소전극(2702)을 형성한다.
또, 화소전극(2702)은, 용액분사수단(2306)을 직접 형성해도 되고, 도 17(a) 내지 도 18(b)에 나타낸 게이트 전극 및 배선(2302), 용량전극 및 배선(2303)과 마찬가지로 패터닝을 행해도 된다. 화소전극(2702)을 형성하는 재료로서는 ITO(산화인듐 산화주석 합금), 산화인듐 산화아연 합금(In2O3-ZnO), 산화아연(ZnO) 등의 투명도전막 또는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
본 실시형태에 의해 제작되는 반도체장치는, 채널 형성 영역이 보호막에 의해 보호된, 소위 채널보호형이다.
본 실시형태에서는, 용액분사 방식을 이용하여 배선 및 레지스트 등의 패턴을 형성하고, 선형으로 배열된 플라즈마 발생수단을 가지는 대기압 플라즈마로 에칭 및 애싱을 행하는 것을 일례로서 나타냈지만, 공지의 각종 TFT의 제작 방법과 조합해서 실시하는 것도 가능하다.
용액분사수단으로 선택적으로 배선 및 레지스트 등의 패턴을 형성함으로써, 종래 그 대부분을 낭비했던 반도체장치의 제작에서 사용하는 재료의 사용량을 감소 시킴으로써, 상기 반도체장치를 사용하는 표시장치의 제조비용 감소를 가능하게 한다.
또한, 유동성을 가지는 재료로 배선 등을 형성함으로써, 컨택트홀 및 단차의 피복성이 좋고, 접속 불량 및 단선 등의 불량의 발생을 경감할 수 있다.
또한, 선형으로 배열된 플라즈마 발생수단에 의해, 선택적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있어, 제조비용의 감소를 가능하게 한다.
(실시형태3)
본 실시형태에서는, 채널형성 영역이 보호막으로 덮이지 않은, 소위 채널에치형의 반도체장치의 작성 방법에 대해서 도 22 내지 도 24를 사용하여 설명한다.
실시형태1 또는 실시형태2와 마찬가지로, 기판 위로 게이트 전극 및 배선(3302), 용량전극 및 배선(3303)을 형성하고, 게이트 절연막(3401), 반도체막(350l), N형을 부여하는 불순물원소가 첨가된 반도체막(3503)을 형성한다.
이어서, 용액분사수단(3306)에 의해, 레지스트를 포함하는 용액(3504)을 분사한다(도 22(a)).
그 후에, 선형의 플라즈마 발생수단(3307) 및 지지체(3300)를 가지는 대기압 플라즈마장치를 이용하여 선형의 플라즈마(3308)를 형성하고, N형을 부여하는 불순물원소가 첨가된 반도체막(3503) 및 반도체막(3501)의 에칭을 행한다(도 22(b)).
그 후에, 애싱에 의해 레지스트를 제거한다(도 22(c)).
그 후에, 용액분사수단(3306)을 이용하여, N형을 부여하는 불순물원소가 첨 가된 반도체막(3503) 및 반도체막(3501)을 덮도록 소스?드레인전극 및 배선(3601, 3602)을 형성한다(도 23(a)). 또, 소스?드레인 전극 및 배선(3601, 3602)은, 도 3(a) 내지 도 4(b)에 나타낸 게이트 전극 및 배선(3302), 용량전극 및 배선(3303)과 마찬가지로 패터닝을 행하면 된다. 소스?드레인 전극 및 배선(3601, 3602)을 형성하는 재료로서는 Mo, Ti, Ta, W, Cr, Al, Cu, Nd 등을 포함하는 Al 등과 같은 도전성 재료를 들 수 있고, 또한 복수의 도전성 재료를 적층해서 사용하는 것도 가능하다.
그 후에, CVD법 등 공지의 방법에 의해, 보호막(3603)을 형성한다(도 23(c)). 본 실시형태에서는, 보호막(3603)으로서, 대기압하에서 CVD법에 의해 질화실리콘막을 형성하지만, 산화실리콘막 또는 그것들의 적층구조로 해도 된다. 또한, 아크릴막 등 유기수지막을 이용하여도 된다.
그 후에, 용액분사수단(3306)에 의해 레지스트를 분사한 후, 레지스트를 패터닝한다. 그 후에, 선형의 플라즈마 발생수단(3307) 및 지지체(3300)을 갖는 대기압 플라즈마장치를 이용하여 선형의 플라즈마(3308)를 형성하고, 보호막(3603)의 에칭을 행하고, 컨택트홀(3701)을 형성한다(도 24(a)).
그 후에, 실시형태1 또는 실시형태2와 마찬가지로, 화소전극(3702)을 형성한다.
본 실시형태에 의해 제작되는 반도체장치는, 채널형성 영역이 보호막에 의하여 보호되지 않는, 소위 채널에치형이다.
본 실시형태에서는, 선형의 플라즈마 발생수단을 사용했지만, 실시형태2에 나타낸 선형으로 배열된 복수의 원통형의 플라즈마 발생수단을 이용하여도 된다.
(실시형태4)
본 발명 실시형태에서는, 배선 등을 형성할 때, 유동성을 가지는 재료를 사용함으로써, 컨택트홀 또는 단차 등의 피복성이 뛰어나고, 배선 패턴 절단 혹은 접속 불량 등을 경감할 수 있다.
여기서, 사용하는 배선 재료의 입자 직경은, 컨택트홀 보다도 작을 필요가 있고, 바람직하게는, 수㎛~서브㎛, nm사이즈의 입자를 1종류, 더욱 바람직하게는 복수의 크기의 것을 조합해서 사용하는 것이 바람직하다.
(실시형태5)
본 발명 실시형태에 있어서, 투광성을 가지는 기판을 이용하여 반도체장치를 제조할 때, 기판 사이즈로서는, 600mm×720mm, 680mm×880mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×1800mm, 1800mm×2000mm, 2000mm×2100mm, 2200mm×2600mm 또는 2600mm×3100mm과 같은 대면적기판을 사용한다.
이러한 대형기판을 사용함으로써, 제조 비용을 삭감할 수 있다. 사용하는 것이 가능한 기판으로서, 코닝사의 #7059유리나 #1737유리 등으로 대표되는 바륨붕규산 유리나 알루미늄붕규산 유리 등의 유리기판을 사용할 수 있다. 또한, 다른 기판으로서, 석영, 반도체, 플라스틱, 금속, 유리 에폭시수지, 세라믹 등의 각종의 투광성기판을 사용할 수도 있다.
(실시형태6)
실시형태 1 내지 실시형태2에서는 채널보호형 아몰퍼스실리콘TFT의 제작 방 법을 나타냈지만, 같은 방법을 이용하여 채널에치형 아몰퍼스실리콘TFT를 제작할 수 있는 것은 말할 필요도 없다.
또한, 실시형태1 내지 실시형태3에서 나타낸 배선 등의 제작 방법은 저온폴리실리콘TFT 등에도 응용가능하다.
(실시형태7)
본 발명의 실시형태에서 제조된 반도체장치는, 액정표시장치, EL디스플레이 등으로 대표되는 자발광형표시장치 등에 이용가능하다.
(실시형태8)
상기 실시형태를 실시하기 위해서 사용하는 하나 또는 복수의 클러스터상으로 배열된 용액분사수단을 가지는 용액분사장치의 일례에 대해서 도 8 내지 도 10을 이용하여 설명한다.
도 8은 점형용액분사장치의 일구성예에 대해서 나타낸 것이며, 또 도 9, 도 10은 이 점형용액분사장치에 사용하는 노즐을 배치한 용액분사수단에 대해서 나타낸 것이다.
도 8에 나타내는 점형용액분사장치는, 장치 내에 용액분사수단(806)을 가지고, 이에 의하여 용액을 분사하는 것으로, 기판(802)에 원하는 패턴을 얻는 것이다. 본 점형용액분사장치에 있어서는, 기판(802)으로서, 원하는 사이즈의 유리기판 이외에, 플라스틱기판으로 대표되는 수지기판, 또는 실리콘으로 대표되는 반도체 웨이퍼 등의 피처리물에 적용할 수 있다.
도 8에 있어서, 기판(802)은 반입구(804)로부터 케이스(801) 내부에 반입되 어, 용액 분사 처리를 끝낸 기판을 반출구(805)로 반출한다. 케이스(801) 내부에 있어서, 기판(802)은 반송대(803)에 탑재되고, 반송대(803)는 반입구와 반출구를 연결하는 레일(810a, 810b) 위를 이동한다.
용액분사수단의 지지부(807a 및 807b)는, 용액을 분사하는 용액분사수단(806)을 지지하고, X-Y평면 내의 임의의 개소에 용액분사수단(806)을 이동시키는 기구이다. 용액분사수단의 지지부(807a)는 반송대(803)와 평행한 Ⅹ방향으로 이동하고, 용액분사수단의 지지부(807a)에 고정된 용액분사수단의 지지부(807b)에 장착된 용액분사수단(806)은 Ⅹ방향에 수직한 Y방향으로 이동한다. 기판(802)이 케이스(801) 내부에 반입되면, 이와 동시에 용액분사수단의 지지부(807a) 및 용액분사수단(806)이 각각 Ⅹ, Y방향을 이동하고, 용액분사 처리를 행하는 초기의 소정의 위치로 설정된다. 용액분사수단의 지지부(807a) 및 용액분사수단(806)의 초기위치로의 이동은, 기판 반입 시 또는 기판 반출 시에 행하는 것으로써, 효율적으로 용액분사 처리를 행할 수 있다.
용액분사 처리는, 반송대(803)의 이동에 의해 기판(802)이, 용액분사수단(806)이 대기하는 소정의 위치에 도달하면 시작한다. 용액분사 처리는, 용액분사수단의 지지부(807a), 용액분사수단(806) 및 기판(802)의 상대적인 이동과, 용액분사수단의 지지부에 지지되는 용액분사수단(806)으로부터의 용액분사의 조합에 의해 달성된다. 기판이나 용액분사수단의 지지부, 용액분사수단의 이동 속도와, 용액분사수단(806)으로부터의 용액을 분사하는 주기를 조절하는 것으로, 기판(802) 위에 원하는 패턴을 그릴 수 있다. 특히, 용액분사 처리는 고도의 정밀도가 요구되기 때문에, 용액분사 시는 반송대의 이동을 정지시켜, 제어성이 높은 용액분사수단의 지지부(807) 및 용액분사수단만을 주사시키는 것이 바람직하다. 또한, 용액분사수단(806) 및 용액분사수단의 지지부(807a)의 X-Y방향에 있어서의 각각의 주사는 일방향만으로 한정하지 않고, 왕복 또는 왕복의 반복을 행하는 것으로 용액분사 처리를 행해도 된다.
용액은, 케이스(801) 외부에 설치한 용액공급부(809)로부터 케이스 내부에 공급되고, 용액분사수단의 지지부(807a, 807b)를 거쳐서 용액분사수단(806) 내부의 액실에 공급된다. 이 용액공급은 케이스(801) 외부에 설치한 제어수단(808)에 의해 제어되지만, 케이스 내부에 있어서의 용액분사수단의 지지부(807a)에 내장하는 제어수단에 의해 제어해도 된다.
또, 반송대 및 용액분사수단의 지지부의 이동은, 마찬가지로 케이스(801) 외부에 설치한 제어수단(808)에 의해 제어한다.
도 8에는 기재하지 않았지만, 기판이나 기판 위의 위치 맞춤을 위한 센서나, 케이스로의 가스 유입수단, 케이스 내부의 배기수단, 기판을 가열처리하는 수단, 기판에 광조사하는 수단, 부가하여 온도, 압력 등, 다양한 물성값을 측정하는 수단 등을 필요에 따라서 설치해도 된다. 또 이들 수단도, 케이스(801) 외부에 설치한 제어수단(808)에 의해 일괄 제어하는 것이 가능하다. 또한, 제어수단(808)을 LAN케이블, 무선LAN, 광파이버 등으로 생산관리시스템 등에 접속하면, 공정을 외부로부터 일률관리 하는 것이 가능하게 되어, 생산성을 향상시키는 것에 연결된다.
다음에, 용액분사수단(806) 내부의 구조를 설명한다. 도 9는 도 8의 용액분 사수단(806)의 Y방향에 평행한 단면을 본 것이다.
외부로부터 용액분사수단(806)의 내부에 공급되는 용액은, 액실유로(902)를 통과하여 예비액실(903)에 축적된 후, 용액을 분사하기 위한 노즐(909)로 이동한다. 노즐부(910)는 적당한 용액이 노즐 내에 장전되기 위해서 설치된 유체저항부(904)와, 용액을 가압해 노즐 외부에 분사하기 위한 가압실(905) 및, 용액분사구(907)로 구성되어 있다.
가압실(905)의 측벽에는, 전압인가에 의해 변형하는 티탄산?지르코늄산?납(Pb(Zr, Ti)O3) 등의 피에조 압전 효과를 가지는 재료를 사용한 압전소자(906)를 배치하고 있다. 이 때문에, 원하는 노즐에 배치된 압전소자(906)에 전압을 인가하는 것으로, 가압실(905) 내의 용액을 밀어내어, 외부에 용액(908)을 분사할 수 있다.
노즐의 직경은, 0.1~50㎛(적합하게는 0.6~26㎛)로 설정하고, 노즐로부터 분사되는 조성물의 분사량은 0.00001pl~50pl(적합하게는 0.0001~40pl)로 설정한다. 이 분사량은, 노즐의 직경의 크기에 비례해서 증가한다. 또한, 피처리물과 노즐 분사구와의 거리는, 원하는 개소에 적하하기 위해서, 가능한 한 근접시켜 두는 것이 바람직하고, 적합하게는 0.1~2mm 정도로 설정한다. 또, 노즐 직경을 바꾸지 않더라도, 압전소자로 인가되는 펄스전압을 변화시킴으로써 분사량을 제어할 수 있다. 이들의 분사 조건은, 선폭이 약 10㎛ 이하가 되도록 설정해 두는 것이 바람직하다.
또, 용액분사 방식에 사용하는 조성물의 점도는 300mPa?S 이하가 적합하며, 이것은 건조를 방지하고, 분사구로부터 조성물을 원활하게 분사할 수 있도록 하기 위해서이다. 또한, 조성물의 표면장력은, 40mN/m 이하가 적합하다. 단, 사용하는 용매나 용도에 맞춰서, 조성물의 점도 등은 적절히 조정해도 된다. 일례로서, ITO, ITSO, 유기 인듐, 유기 주석을 용매로 용해 또는 분산시킨 조성물의 점도는 5~50mPa?S, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5~20mPa?S, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 10~20mPa?S이다.
본 발명에서는 용액분사를 압전소자를 사용한, 소위 피에조 방식으로 행하지만, 용액의 재료에 따라서는, 발열체를 발열시켜 기포를 생기게 해 용액을 밀어내는, 소위 서멀잉크젯 방식을 이용하여도 된다. 이 경우, 압전소자(906)를 발열체에 치환하는 구조가 된다.
또, 용액분사를 위한 노즐(910)에 있어서는, 용액과, 액실유로(902), 예비액실(903), 유체저항부(904), 가압실(905), 더욱이는 용액분사구(907)와의 흡습성이 중요하게 된다. 이에 따라, 재질과의 흡습성을 조정하기 위한 탄소막, 수지막 등을 각각의 유로에 형성해도 된다.
상기의 수단에 의해서, 용액을 처리기판 위에 분사할 수 있다. 용액분사 방식에는, 용액을 연속해서 분사시켜 연속한 선형의 패턴을 형성하는, 소위 시퀀셜 방식과, 용액을 도트형으로 분사하는, 소위 온디맨드 방식이 있으며, 본 발명에 있어서의 장치 구성에서는 온디맨드 방식을 나타내고 있지만, 시퀀셜 방식(도시 생략)에 의한 용액분사수단을 사용하는 것도 가능하다.
도 10(a)~(c)는 도 9에 있어서의 용액분사수단의 바닥을 모식적으로 나타낸 것이다. 도 10(a)는 용액분사수단 바닥(1001)에 용액분사구(1002)를 1개 설치한 기본적인 배치이다. 이에 대하여, 도 10에는 용액분사수단 바닥(1001)의 용액분사구(1002)를 삼각형을 구성하도록 3점으로 증가한, 소위 클러스터형의 배치이다. 또, 도 1O(c)에서는, 용액분사구를 상하로 나란히 한 배치이다. 이 배치에서는, 위의 용액분사구(1002)로부터의 용액분사 후, 시간차이를 두고 아래의 용액분사구(1002)로부터 같은 용액을 같은 개소에 분사함으로써, 이미 분사된 기판 위의 용액이 건조나 고화하기 전에, 동일한 용액을 더 두껍게 쌓이게 할 수 있다. 또한, 위의 용액분사구가 용액 등에 의하여 막힘이 생겼을 경우, 예비로서 아래의 용액분사구를 기능시키는 것도 가능하다.
용액분사수단으로 선택적으로 피막을 형성함으로써, 종래 그 대부분을 낭비하고 있었던 피막(레지스트, 금속, 반도체막, 유기막 등)의 사용량을 감소시킴으로써, 제조 비용의 감소를 가능하게 한다.
(실시형태9)
상기 실시형태를 실시하기 위해서 사용하는 선형의 처리가 가능한 대기압 플라즈마장치의 일례에 대해서 도 11 내지 도 12를 사용하여 설명한다.
도 11(a) 및 (b)는 장치 평면도 및 단면도이다. 동 도면에 있어서 카세트실(1106)에는, 원하는 사이즈의 유리기판, 플라스틱기판으로 대표되는 수지기판 등의 피처리물(1103)이 세트된다. 피처리물(1103)의 반송 방법으로서는 수평반송을 들 수 있지만, 반송기의 점유 면적감소 등을 목적으로 한 종형반송을 행해도 된다.
반송실(1107)에서는, 카세트실(1106)에 배치된 피처리물(1103)을, 반송기구 (1105:로보트암 등)에 의해 플라즈마처리실(1108)에 반송한다. 반송실(1107)에 인접하는 플라즈마처리실(1108)에는, 기류제어수단(1100), 선형의 플라즈마를 형성하는 플라즈마 발생수단(1102)을 이동시키는 레일(1104a, 1104b), 피처리물(1103)의 이동을 행하는 이동수단 등이 설치된다. 또한, 필요에 따라서, 램프 등의 공지의 가열수단(도시 생략)이 설치된다.
기류제어수단(1100)은 방진을 목적으로 한 것이며, 분출구(1101)로부터 분사되는 불활성가스를 이용하여, 외기로부터 차단되도록 기류의 제어를 행한다. 플라즈마 발생수단(1102)은, 피처리물(1103)의 반송방향으로 배치된 레일(1104a) 또는 해당 반송방향에 수직한 방향에 배치된 레일(1104b)에 의해, 소정의 위치로 이동한다.
다음에, 플라즈마 발생수단(1102)의 일례에 대해서 도 12를 사용하여 설명한다. 도 12(a)는, 선형의 플라즈마를 형성하는 플라즈마 발생수단(1102)의 사시도를 나타내고, 도 12(b)~(d)에는 전극단면도를 나타낸다.
도 12(b)에 있어서, 점선은 가스의 경로를 나타내고, 참조부호 1201, 1202는 알루미늄, 강철 등의 도전성을 가지는 금속으로 이루어지는 전극이며, 제1전극(1201)은 전원(1206:고주파전원)에 접속되어 있다. 또 제1전극(1201)에는, 냉각수를 순환시키기 위한 냉각계(도시 생략)가 접속되어 있어도 된다. 냉각계를 설치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행할 경우의 가열을 방지해서, 연속 처리에 의한 효율의 향상이 가능해 진다. 제2전극(1202)은 제1전극(1201)의 주위를 둘러싸는 형상을 가지고, 전기적으로 접지되어 있다. 그리고, 제1전극 (1201)과 제2전극(1202)은, 그 선단에 노즐형의 가스의 미세 구멍을 가지는 원통형을 가진다. 이 제1전극(1201)과 제2전극(1202)의 양쪽 전극간의 공간에는, 밸브(1205)를 거쳐서 가스공급수단(1208:가스펌프)에 의해 프로세스용 가스가 공급된다. 그러면, 이 공간의 분위기는 치환되고, 이 상태에서 고주파전원(1206)에 의해 제1전극(1201)에 고주파전압(10~500MHz)이 인가되면, 상기 공간 내에 플라즈마가 발생한다.
그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성한 여기종을 포함하는 반응성 가스 흐름을 피처리물의 표면을 향해서 조사하면, 해당 피처리물의 표면에 있어서 소정의 표면처리를 행할 수 있다.
한편, 가스공급수단(1208:가스펌프)에 충전되는 프로세스용 가스의 종류는, 처리실 내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 또한, 배기가스는, 가스 중에 혼입한 먼지를 제거하는 필터(1203)와 밸브(1205)를 거쳐서 배기계(1207)에 유입된다.
또한, 제1전극 및 제2전극의 적어도 어느 한쪽은 고체유전체(도시 생략)로 덮여질 필요가 있다. 고체유전체로 덮이지 않은 전극끼리가 직접 대향하는 부위가 있으면, 거기에서 아크 방전이 생긴다. 고체유전체로서는, 이산화실리콘, 산화알루미늄, 이산화지르코늄, 이산화티탄 등의 금속산화물, 폴리에치렌테라프탈레이트, 폴리테트라플루오르에틸렌 등의 플라스틱, 유리, 티탄산바륨 등의 복합 산화물 등을 들 수 있다. 고체유전체의 형상은, 시트형이어도 필름형이어도 되지만, 두께가 0.05~4mm인 것이 바람직하다. 방전 플라즈마를 발생하는데도 고전압을 요하며, 지 나치게 얇으면, 전압인가 시에 절연파괴가 발생해 아크 방전이 발생한다.
다음에, 도 12(b)와는 단면이 다른 선형의 플라즈마 발생수단(1102)을 도 12(c), (d)에 나타낸다. 도 12(c)는 제1전극(1201)쪽이 제2전극(1202) 보다도 길면서 제1전극(1201)이 예각형상을 가지고 있고, 또한 도 12(d)에 나타내는 플라즈마 발생수단(1102)은 제1전극(1201) 및 제2전극(1202)의 사이에서 발생한 플라즈마를 외부에 분사하는 형상을 가진다.
가스 노즐을 선형으로 배열함으로써, 국소적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있고, 제조 비용의 감소를 가능하게 한다.
또한, 에칭 또는 애싱을 대기압 혹은 대기압 근방의 압력 내에서 처리함으로써, 장치를 구성하고 있었던 진공 챔버 및 펌프 등을 간략화할 수 있어, 장치의 대형화를 막을 수 있다. 게다가, 장치 유지의 비용이 감소되어, 프로세스 중에서는, 종래 챔버 내를 진공상태로 진공처리하고나서 행하고 있었던 처리를, 그 필요 없이 대기압 혹은 대기압 근방의 압력에서 처리가능하기 때문에, 기판처리 시간을 짧게 하는 것이 가능해 진다.
(실시형태10)
상기 실시형태9에 있어서의 플라즈마 발생수단(102)의 다른 구성의 일례를 도면을 사용하여 설명한다. 도 15(a)는 원통형의 복수의 전극이 선형으로 배치된 플라즈마 발생수단(1102)의 사시도를 나타내고, 도 15(b)~(d)에는 1개의 원통형의 플라즈마 발생수단 단면도를 나타낸다.
도 15(b)에 있어서, 점선은 가스의 경로를 나타내고, 참조부호 1501, 1502는 알루미늄, 강철 등의 도전성을 가지는 금속으로 이루어지는 전극이며, 제1전극(1501)은 전원(1506:고주파전원)에 접속되어 있다. 또, 제1전극(1501)에는 냉각수를 순환시키기 위한 냉각계(도시 생략)가 접속되어 있어도 된다. 냉각계를 설치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행할 경우의 가열을 방지하여, 연속 처리에 의한 효율의 향상이 가능해 진다. 제2전극(1502)은 제1전극(1501)의 주위를 둘러싸는 형상을 가지고, 전기적으로 접지되어 있다. 그리고, 제1전극(1501)과 제2전극(1502)은 그 선단에 노즐형의 가스 의 미세 구멍을 가지는 원통형을 가진다. 이 제1전극(1501)과 제2전극(1502)의 양쪽 전극간의 공간에는 밸브(1505)를 거쳐서 가스공급수단(1508:가스펌프)에 의해 프로세스용 가스가 공급된다. 그러면, 이 공간의 분위기는 치환되어, 이 상태에서 고주파전원(1506)에 의해 제1전극(1501)에 고주파전압(10~500MHz)이 인가되면, 상기 공간 내에 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성한 여기종을 포함하는 반응성 가스 흐름을 피처리물의 표면을 향해서 조사하면, 해당 피처리물의 표면에 있어서 소정의 표면처리를 행할 수 있다.
한편, 가스공급수단(1580:가스펌프)에 충전되는 프로세스용 가스는, 처리실 내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 또한, 배기가스(1504)는, 가스 중에 혼입한 먼지를 제거하는 필터(1503)와 밸브(1505)를 거쳐서 배기계(1507)에 유입된다.
또한, 제1전극 및 제2전극의 적어도 어느 한쪽은 고체유전체(도시 생략)로 덮여질 필요가 있다. 고체유전체로 덮이지 않은 전극끼리가 직접 대향하는 부위가 있으면, 거기에서 아크 방전이 생긴다. 고체유전체로서, 이산화실리콘, 산화알루미늄, 이산화지르코늄, 이산화티탄 등의 금속산화물, 폴리에치렌테라프탈레이트, 폴리테트라플루오르에틸렌 등의 플라스틱, 유리, 티탄산바륨 등의 복합 산화물 등을 들 수 있다. 고체유전체의 형상은 시트형이어도 필름형이어도 되지만, 두께가 0.05~4mm인 것이 바람직하다. 방전 플라즈마를 발생하는데도 고전압을 요하며, 지나치게 얇으면, 전압인가 시에 절연파괴가 발생해 아크 방전이 발생한다.
다음에, 도 15(b)와는 단면이 다른 원통형의 플라즈마 발생수단(1102)을 도 15(c), (d)에 나타낸다. 도 15(c)는 제1전극(1501) 쪽이 제2전극(1502) 보다도 길면서 제1전극(1501)이 예각형상을 가지고 있고, 또한 도 15(d)에 나타내는 플라즈마 발생수단(1102)은, 제1전극(1501) 및 제2전극(1502)의 사이에서 발생한 플라즈마를 외부에 분사하는 형상을 가진다.
또한, 선형으로 무수하게 배열된 원통형의 플라즈마 발생수단은, 컴퓨터 제어 등에 의해, 개별적으로 플라즈마의 형성을 행할 수 있다. 이에 의해, 선형의 플라즈마 영역을 형성하는 것은 물론, 선택적인 플라즈마의 형성을 가능하게 한다.
또한, 원통형의 플라즈마 발생수단을 선형으로 배열함으로써, 선택적으로 에칭 또는 애싱을 함으로써, 가스의 사용량도 감소할 수 있고, 제조 비용의 감소를 가능하게 한다.
또한, 에칭 또는 애싱을 대기압 혹은 대기압 근방의 압력 내에서 처리함으로써, 장치를 구성하고 있었던 진공 챔버 및 펌프 등을 간략화할 수 있어 장치의 대형화를 막을 수 있다. 게다가, 장치 유지의 비용이 감소되어, 프로세스 중에서는, 종래 챔버 내를 진공상태로 진공처리하고나서 행하고 있었던 처리를, 그 필요 없게 대기압 혹은 대기압 근방의 압력에서 처리가능하기 때문에, 기판처리 시간을 짧게 하는 것이 가능해 진다.
(실시형태11)
본 발명의 실시형태에 있어서, 가스 분사구와 기판의 거리는 3mm 이하, 바람직하게는 1mm 이하, 더 바람직하게는, 0.5mm 이하이며, 비접촉의 거리검출 센서 등에 의해 처리기판표면과 가스 분사구의 거리를 제어해도 된다.
(실시형태12)
실시형태9 및 실시형태10에 있어서, 한번 이용한 원료 가스 등을 회수하고, 정제 용기 등을 경유해서 재이용해도 된다.
(실시형태13)
본 발명 실시형태에 있어서, 배선의 형성 방법에는 이하와 같은 방법을 사용해도 된다.
유리, 석영, 반도체, 플라스틱, 금속, 유리 에폭시수지, 세라믹 등의 각종 재료를 기판(1300)이라고 한다. 그리고, 기판(1300) 위에 분사 헤드(1301)에 의해, 마이크로 입자, 나노 입자 및 공지의 도전성 입자를 가지는 조성물을 분사함으로써 배선(1302, 1303)을 형성한다(도 13(a)).
그 후에 필요가 있으면, 배선(1302, 1303)이 형성된 기판에 가열처리 등을 시행하는 것으로써 그 용매를 휘발시켜서, 그 조성물의 점도가 높아지도록 한다. 한편, 이 가열처리는, 용액분사 방식에 의해 박막을 형성하는 것으로 행해도 되고, 임의의 공정마다 행해도 되며, 모든 공정이 종료한 후에 일괄해서 해도 된다.
그 후에, 배선(1302, 1303) 위에, 용액분사 방식에 의해, 레지스트(1304, 1305)를 분사한다(도 13(b)).
그 후에, 선형의 플라즈마 발생수단(1306) 및 지지체(1310)에 의해 레지스트(1304, 1305)를 마스크로, 배선(1302, 1303)을 에칭한다(도 13(c)).
그 후에, 레지스트(1304, 1305)를 선형의 플라즈마 발생수단(1306) 및 지지체(1310)에 의해, 애싱에 의해 제거한다(도 13(d)).
이렇게, 용액분사 방식에 의해 배선을 형성할 때, 공지의 포트리소그래피 프로세스를 사용하지 않고 용액분사 방식에 의해 직접 레지스트 패턴의 형성을 행하는 것으로, 포토리소그래피 프로세스 및 레지스트의 사용량을 삭감할 수 있다. 또한, 용액분사 방식에 의해 직접 배선을 형성하는 것으로, 레지스트의 사용량 및 배선 재료의 에칭 공정도 삭감하는 것이 가능해 진다.
이러한 배선의 형성 방법을 사용하는 것으로 종래 각 공정에서 사용하고 있었던 포토마스크의 매수를 대폭 삭감하는 것이 가능해 진다.
(실시형태14)
또한 본 발명 실시형태에 있어서, 배선 등의 형성 방법에는 이하와 같은 방법을 이용하여도 된다.
유리, 석영, 반도체, 플라스틱, 금속, 유리 에폭시수지, 세라믹 등의 각종 재료를 기판(1600)이라고 한다. 그리고, 기판(1600) 위에 용액분사수단(1601)에 의해, 마이크로 입자, 나노 입자 및 공지의 도전성 입자를 가지는 조성물을 분사하는 것으로, 배선(1602, 1603)을 형성한다(도 16(a)).
그 후에 필요가 있으면, 배선(1602, 1603)이 형성된 기판에 가열처리 등을 시행하는 것으로 그 용매를 휘발시켜서, 그 조성물의 점도가 높아지도록 한다. 한편, 이 가열처리는 용액분사 방식에 의해 박막을 형성했을 때마다 행해도 되고, 임의의 공정마다 행해도 되며, 모든 공정이 종료한 후에 일괄해서 해도 된다.
그 후에, 배선(1602, 1603) 위에, 용액분사 방식에 의해, 레지스트(1604, 1605)를 분사한다(도 16(b)).
그 후에, 선형으로 배열된 복수의 원통형의 플라즈마 발생수단(1606) 및 지지체(1610)에 의해 선택적으로 형성한 플라즈마(1607)에 의해 레지스트(1604, 1605)를 마스크로, 배선(1602, 1603)을 에칭한다(도 16(c)).
그 후에, 레지스트(1604, 1605)를, 선형으로 배열된 복수의 원통형의 플라즈마 발생수단(1606) 및 지지체(1610)에 의해 선택적으로 형성한 플라즈마(1607)에 의한 애싱에 의해 제거한다(도 16(d)).
이렇게, 용액분사 방식에 의해 배선을 형성할 때, 공지의 포토리소그래피 프로세스를 사용하지 않고 용액분사 방식에 의해 직접 레지스트 패턴의 형성을 행하는 것으로, 포토리소그래피 프로세스 및 레지스트의 사용량을 절감할 수 있다. 또한, 용액분사 방식에 의해 직접 배선 등의 패턴을 직접적으로 형성하는 것으로써 레지스트를 사용하지 않고, 또 배선 재료의 에칭 공정도 삭감하는 것이 가능해 진다.
이러한 배선의 형성 방법을 사용하는 것으로, 종래 각 공정에서 사용하고 있 었던 포토마스크의 매수를 대폭 삭감하는 것이 가능해 진다.
(실시형태15)
본 발명의 배선 패턴을 형성하기 위해서, 금속미립자를 유기용매 중에 분산시킨 조성물을 사용하고 있다. 금속미립자는 평균 입경이 1~50nm, 바람직하게는 3~7nm의 것을 사용한다. 대표적으로는, 은 또는 금의 미립자이며, 그 표면에 아민, 알코올, 티올 등의 분산제를 피복한 것이다. 유기용매는 페놀수지나 에폭시계 수지 등이며, 열경화성 또는 광경화성의 것을 적용하고 있다. 이 조성물의 점도 조정은, 틱소(thixo)제 혹은 희석용제를 첨가하면 된다.
용액분사수단에 의해, 피형성면에 적당량 토출된 조성물은, 가열처리에 의해 또는 광조사 처리에 의해 유기용매를 경화시킨다. 유기용매의 경화에 따른 체적수축으로 금속미립자 사이는 접촉하고, 융합, 융착 혹은 응집이 촉진된다.
즉, 평균 입경이 1~50nm, 바람직하게는, 3~7nm의 금속미립자가 융합, 융착 혹은 응집한 배선이 형성된다. 이렇게, 융합, 융착 혹은 응집에 의해 금속미립자끼리가 면접촉하는 상태를 형성함으로써, 배선의 저저항화를 실현할 수 있다.
본 발명은, 이러한 조성물을 이용하여 도전성의 패턴을 형성하는 것으로, 선폭이 1~10㎛ 정도의 배선 패턴의 형성도 용이해진다. 또한, 마찬가지로 컨택트홀의 직경이 1~10㎛ 정도이어도, 조성물을 그 중에 충전할 수 있다. 즉, 미세한 배선 패턴으로 다층배선구조를 형성할 수 있다.
본 실시예에 나타낸 조성물은 실시형태1~15의 모두에 적용할 수 있다.
(실시형태16)
다음에 본 발명을 사용한 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 내비게이션 시스템, 음향재생장치(카 오디오, 오디오콤보 등), 노트형 퍼스널 컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록 매체를 구비한 화상재생장치(구체적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 14에 나타낸다.
도 14(a)는 표시장치이며, 케이스(14001), 지지대(14002), 표시부(14003), 스피커부(14004), 비디오 입력 단자(14005) 등을 포함한다. 본 발명은 표시부(14003)를 구성하는 전기회로에 사용할 수 있다. 본 발명에 의해, 도 14(a)에 나타내는 표시장치가 완성되어 진다. 또 표시장치는 퍼스널 컴퓨터용, 20~80인치의 텔레비전 방송 수신용, 광고 표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 14(b)는 디지털 스틸 카메라이며, 본체(14101), 표시부(14102), 수상부(14103), 조작키(14104), 외부접속 포트(14105), 셔터(14106) 등을 포함한다. 본 발명은, 표시부(14102)를 구성하는 전기회로에 사용할 수 있다. 또, 본 발명에 의해, 도 14(b)에 나타내는 디지털 스틸 카메라가 완성된다.
도 14(c)는 노트형 퍼스널 컴퓨터이며, 본체(14201), 케이스(14202), 표시부(14203), 키보드(14204), 외부접속 포트(14205), 포인팅 마우스(14206) 등을 포함한다. 본 발명은, 표시부(14203)를 구성하는 전기회로에 사용할 수 있다. 또 본 발명에 의해, 도 14(c)에 나타내는 노트형 퍼스널 컴퓨터가 완성된다.
도 14(d)는 모바일 컴퓨터이며, 본체(14301), 표시부(14302), 스위치(14303), 조작키(14304), 적외선 포트(14305) 등을 포함한다. 본 발명은, 표시부(14302)를 구성하는 전기회로에 사용할 수 있다. 또 본 발명에 의해, 도 14(d)에 나타내는 모바일 컴퓨터가 완성된다.
도 14(e)는 기록 매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)이며, 본체(14401), 케이스(14402), 표시부A(14403), 표시부B(14404), 기록 매체(DVD 등) 판독부(14405), 조작키(14406), 스피커부(14407) 등을 포함한다. 표시부A(14403)는 주로 화상정보를 표시하고, 표시부B(14404)는 주로 문자정보를 표시하지만, 본 발명은 표시부A, B(14403, 14404)를 구성하는 전기회로에 사용할 수 있다. 또, 기록 매체를 구비한 화상재생장치에는 가정용 게임 기기 등도 포함된다. 또 본 발명에 의해, 도 14(e)에 나타내는 DVD재생장치가 완성된다.
도 14(f)는 고글형 디스플레이(헤드마운트 디스플레이)이고, 본체(14501), 표시부(14502), 암부(14503)를 포함한다. 본 발명은, 표시부(14502)를 구성하는 전기회로에 사용할 수 있다. 또 본 발명에 의해, 도 14(f)에 나타내는 고글형 디스플레이가 완성된다.
도 14(g)는 비디오 카메라이며, 본체(1460l), 표시부(14602), 케이스(14603), 외부접속 포트(14604), 리모트 컨트롤 수신부(14605), 수상부(14606), 배터리(14607), 음성입력부(14608), 조작키(14609) 등을 포함한다. 본 발명은, 표시부(14602)를 구성하는 전기회로에 사용할 수 있다. 또 본 발명에 의해, 도 14(g)에 나타내는 비디오 카메라가 완성된다.
도 14(h)는 휴대전화이며, 본체(14701), 케이스(14702), 표시부(14703), 음성입력부(14704), 음성출력부(14705), 조작키(14706), 외부접속 포트(14707), 안테나(14708) 등을 포함한다. 본 발명은, 표시부(14703)를 구성하는 전기회로에 이용할 수 있다. 또, 표시부(14703)는 흑색의 배경에 백색의 문자를 표시하는 것으로, 휴대전화의 소비 전류를 억제할 수 있다. 또 본 발명에 의해, 도 14(h)에 나타내는 휴대전화가 완성된다.
이상과 같이, 본 발명의 적용 범위는 극히 넓어, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또, 여기에 나타낸 전자기기는, 본 발명에 있어서 나타낸 어느 하나의 구성의 반도체장치를 이용하여도 된다.

Claims (50)

  1. 도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과,
    제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마 장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치의 제조방법.
  2. 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과,
    적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마 장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치의 제조 방법.
  3. 배선을 형성하는 공정과,
    용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마 장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 길고, 상기 제 2 전극은 상기 제 1 전극을 둘러싸는 것을 특징으로 하는 반도체장치의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과,
    제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마 장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  8. 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과,
    적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  9. 배선을 형성하는 공정과,
    용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 선형의 플라즈마 발생수단을 갖는 대기압 플라즈마장치를 이용하여, 상기 선형의 플라즈마 발생수단의 제 1 전극과 상기 선형의 플라즈마 발생수단의 제 2 전극 사이에 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과,
    제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치의 제조방법.
  14. 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과,
    적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치의 제조 방법.
  15. 배선을 형성하는 공정과,
    용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 도전성 재료를 분사하는 제1용액분사수단을 이용하여 배선을 형성하는 공정과,
    제2용액분사수단을 이용하여 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  20. 도전성 재료를 분사하는 용액분사수단을 이용하여 배선을 형성하는 공정과,
    적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  21. 배선을 형성하는 공정과,
    용액분사수단을 이용하여 적어도 상기 배선 위에 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 마스크로서 사용해서, 복수의 플라즈마 발생수단이 선형으로 배열된 대기압 플라즈마 장치를 이용하여, 상기 복수의 플라즈마 발생수단의 제 1 전극과 제 2 전극 사이에 각각 플라즈마를 발생시키는 것에 의해 상기 배선을 에칭하는 공정을 구비하고,
    상기 제 2 전극은 상기 제 1 전극을 둘러싸고, 상기 제 1 전극은 예각 패턴을 갖고 상기 제 2 전극보다 긴 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제1항 또는 제13항에 있어서,
    상기 제1용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조 방법.
  26. 제2항, 제3항, 제14항 또는 제15항 중 어느 한 항에 있어서,
    상기 용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조 방법.
  27. 제7항 또는 제19항에 있어서,
    상기 제1용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  28. 제8항, 제9항, 제20항 또는 제21항 중 어느 한 항에 있어서,
    상기 용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  29. 제1항 또는 제13항에 있어서,
    상기 제2용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조 방법.
  30. 제7항 또는 제19항에 있어서,
    상기 제2용액분사수단은 하나 또는 그 이상의 용액 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  31. 제1항에 있어서,
    상기 제1용액분사수단을 이용해서 상기 도전성 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치의 제조 방법.
  32. 제2항 또는 제14항에 있어서,
    상기 용액분사수단을 이용해서 상기 도전성 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치의 제조 방법.
  33. 제7항 또는 제19항에 있어서,
    상기 제1용액분사수단을 이용해서 상기 도전성 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  34. 제8항 또는 제20항에 있어서,
    상기 용액분사수단을 이용해서 상기 도전성 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  35. 제1항에 있어서,
    상기 제2용액분사수단을 이용해서 상기 레지스트 마스크를 형성하는 레지스트 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치의 제조 방법.
  36. 제3항 또는 제15항에 있어서,
    상기 용액분사수단을 이용해서 상기 레지스트 마스크를 형성하는 레지스트 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치의 제조 방법.
  37. 제7항 또는 제19항에 있어서,
    상기 제2용액분사수단을 이용해서 상기 레지스트 마스크를 형성하는 레지스트 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  38. 제9항 또는 제21항에 있어서,
    상기 용액분사수단을 이용해서 상기 레지스트 마스크를 형성하는 레지스트 재료를 분사할 때, 기판을 가열하는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  39. 제1항, 제2항, 제3항, 제13항, 제14항 또는 제15항 중 어느 한 항에 있어서,
    상기 에칭을, 대기압 혹은 대기압 근방의 압력에서 처리하는 것을 특징으로 하는 반도체장치의 제조 방법.
  40. 제7항, 제8항, 제9항, 제19항, 제20항 또는 제21항 중 어느 한 항에 있어서,
    상기 에칭을, 대기압 혹은 대기압 근방의 압력에서 처리하는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조 방법.
  41. 제1항 또는 제13항에 있어서,
    상기 제1용액분사수단 또는 상기 제2용액분사수단은 삼각형을 형성하는 3개의 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  42. 제2항, 제3항, 제14항, 또는 제15항 중 어느 한 항에 있어서,
    상기 용액분사수단은 삼각형을 형성하는 3개의 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  43. 제7항 또는 제19항에 있어서,
    상기 제1용액분사수단 또는 상기 제2용액분사수단은 삼각형을 형성하는 3개의 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
  44. 제8항, 제9항, 제20항, 또는 제21항 중 어느 한 항에 있어서,
    상기 용액분사수단은 삼각형을 형성하는 3개의 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
  45. 제1항 또는 제13항에 있어서,
    상기 제1용액분사수단 또는 상기 제2용액분사수단은 클러스터 패턴으로 배열된 용액 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  46. 제2항, 제3항, 제14항 또는 제15항 중 어느 한 항에 있어서,
    상기 용액분사수단은 클러스터 패턴으로 배열된 용액 분사구를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  47. 제7항 또는 제19항에 있어서,
    상기 제1용액분사수단 또는 상기 제2용액분사수단은 클러스터 패턴으로 배열된 용액 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
  48. 제8항, 제9항, 제20항 또는 제21항 중 어느 한 항에 있어서,
    상기 용액분사수단은 클러스터 패턴으로 배열된 용액 분사구를 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
  49. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제 1 전극은 적어도 시트형 형상을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  50. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 제 1 전극은 적어도 시트형 형상을 갖는 것을 특징으로 하는 반도체장치를 사용한 표시장치의 제조방법.
KR1020057013571A 2003-02-06 2004-01-30 반도체장치 및 표시장치의 제조 방법 KR101145350B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00028952 2003-02-06
JPJP-P-2003-00029012 2003-02-06
JP2003028952 2003-02-06
JP2003029012 2003-02-06
PCT/JP2004/000915 WO2004070822A1 (ja) 2003-02-06 2004-01-30 半導体装置及び表示装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000130A Division KR101193015B1 (ko) 2003-02-06 2004-01-30 플라즈마 장치

Publications (2)

Publication Number Publication Date
KR20050094459A KR20050094459A (ko) 2005-09-27
KR101145350B1 true KR101145350B1 (ko) 2012-05-14

Family

ID=32852674

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117000130A KR101193015B1 (ko) 2003-02-06 2004-01-30 플라즈마 장치
KR1020057013571A KR101145350B1 (ko) 2003-02-06 2004-01-30 반도체장치 및 표시장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117000130A KR101193015B1 (ko) 2003-02-06 2004-01-30 플라즈마 장치

Country Status (5)

Country Link
US (2) US7858453B2 (ko)
JP (1) JP4748990B2 (ko)
KR (2) KR101193015B1 (ko)
CN (1) CN101848594B (ko)
WO (1) WO2004070822A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
WO2004070823A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
CN100451797C (zh) 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
WO2005050597A1 (en) 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR100625999B1 (ko) * 2004-02-26 2006-09-20 삼성에스디아이 주식회사 도너 시트, 상기 도너 시트의 제조방법, 상기 도너 시트를이용한 박막 트랜지스터의 제조방법, 및 상기 도너 시트를이용한 평판 표시장치의 제조방법
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7572718B2 (en) 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
DE102005045331A1 (de) * 2005-06-16 2006-12-28 Süss MicroTec AG Entfernen von dünnen strukturierten Polymerschichten durch atmosphärisches Plasma
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
DE102007016081A1 (de) * 2007-01-17 2008-07-24 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung und Verfahren zur Herstellung einer strahlungsemittierenden Vorrichtung
EP2180768A1 (en) * 2008-10-23 2010-04-28 TNO Nederlandse Organisatie voor Toegepast Wetenschappelijk Onderzoek Apparatus and method for treating an object
JP2011144412A (ja) * 2010-01-13 2011-07-28 Honda Motor Co Ltd プラズマ成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328257A (en) 1979-11-26 1982-05-04 Electro-Plasma, Inc. System and method for plasma coating
JPS5990966A (ja) 1982-11-16 1984-05-25 Matsushita Electric Ind Co Ltd 光電変換素子
US5238523A (en) 1989-04-21 1993-08-24 Idemitsu Kosan Co., Ltd. Apparatus for producing a liquid crystal optical device
US5228940A (en) 1990-10-03 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Fine pattern forming apparatus
US5549780A (en) * 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JPH0736886B2 (ja) 1991-12-24 1995-04-26 株式会社新潟鉄工所 ガス回収循環装置
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
JP2934153B2 (ja) 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
US5679167A (en) 1994-08-18 1997-10-21 Sulzer Metco Ag Plasma gun apparatus for forming dense, uniform coatings on large substrates
US5563095A (en) 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices
JP3318812B2 (ja) 1995-01-24 2002-08-26 ソニー株式会社 プラズマエッチング方法およびプラズマエッチング装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3598602B2 (ja) 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
DE69734947T2 (de) 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
JPH09320363A (ja) * 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
IE80909B1 (en) 1996-06-14 1999-06-16 Air Liquide An improved process and system for separation and recovery of perfluorocompound gases
JP3207360B2 (ja) 1996-08-21 2001-09-10 松下電器産業株式会社 Ｔｆｔ液晶表示装置
DE19643865C2 (de) 1996-10-30 1999-04-08 Schott Glas Plasmaunterstütztes chemisches Abscheidungsverfahren (CVD) mit entfernter Anregung eines Anregungsgases (Remote-Plasma-CVD-Verfahren) zur Beschichtung oder zur Behandlung großflächiger Substrate und Vorrichtung zur Durchführung desselben
US6756324B1 (en) 1997-03-25 2004-06-29 International Business Machines Corporation Low temperature processes for making electronic device structures
JP3704883B2 (ja) 1997-05-01 2005-10-12 コニカミノルタホールディングス株式会社 有機エレクトロルミネセンス素子及びその製造方法
CA2306384A1 (en) 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
US6429400B1 (en) 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JP3042480B2 (ja) 1997-12-03 2000-05-15 日本電気株式会社 半導体装置の製造方法及び製造装置
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3571953B2 (ja) 1998-01-27 2004-09-29 キヤノン株式会社 インクジェット記録ヘッド、その製造方法およびインクジェット記録装置
US6361145B1 (en) 1998-01-27 2002-03-26 Canon Kabushiki Kaisha Ink jet recording head, method of producing same, and ink jet recording apparatus
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP3394721B2 (ja) 1998-05-08 2003-04-07 松下電器産業株式会社 インクジェット記録装置
US6382771B1 (en) 1998-05-08 2002-05-07 Matsushita Electric Industrial Co., Ltd. Ink jet recording apparatus and ink jet recording method
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
US6231917B1 (en) * 1998-06-19 2001-05-15 Kabushiki Kaisha Toshiba Method of forming liquid film
JP3842487B2 (ja) 1998-06-19 2006-11-08 株式会社東芝 成膜装置
US6424091B1 (en) 1998-10-26 2002-07-23 Matsushita Electric Works, Ltd. Plasma treatment apparatus and plasma treatment method performed by use of the same apparatus
US6203619B1 (en) 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
JP2000135467A (ja) 1998-10-30 2000-05-16 Fuji Photo Film Co Ltd 塗布装置及びスピンコート用ディスペンサ
US6909477B1 (en) 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) * 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP2000157899A (ja) 1999-01-01 2000-06-13 Ricoh Co Ltd 樹脂構造物形成装置及びその方法並びに樹脂構造物
JP2000258921A (ja) * 1999-03-10 2000-09-22 Canon Inc パターン形成方法およびその形成パターン
JP2000328269A (ja) 1999-05-24 2000-11-28 Sanyo Shinku Kogyo Kk ドライエッチング装置
JP2001068538A (ja) 1999-06-21 2001-03-16 Tokyo Electron Ltd 電極構造、載置台構造、プラズマ処理装置及び処理装置
TW504941B (en) 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
US7279007B2 (en) * 1999-08-09 2007-10-09 Cardioklnetix, Inc. Method for improving cardiac function
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
JP3614099B2 (ja) * 1999-11-16 2005-01-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001156170A (ja) 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
EP1243032B1 (en) 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
AU779878B2 (en) 1999-12-21 2005-02-17 Flexenable Limited Forming interconnects
CA2395004C (en) 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
JP2003518754A (ja) 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2001209073A (ja) 2000-01-28 2001-08-03 Canon Inc 液晶素子とその製造方法
JP2001279494A (ja) * 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
JP2002151480A (ja) 2000-07-10 2002-05-24 Sekisui Chem Co Ltd 半導体素子の処理方法及びその装置
JP4690556B2 (ja) 2000-07-21 2011-06-01 大日本印刷株式会社 微細パターン形成装置と微細ノズルの製造方法
JP2002237463A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002062665A (ja) 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
JP2002066391A (ja) * 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
KR100586241B1 (ko) 2000-10-28 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 제조방법
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
CA2435852A1 (en) 2000-11-14 2002-05-23 Sekisui Chemical Co., Ltd. A method for plasma treatment under the atmospheric pressure and an equipment therefor
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002221616A (ja) 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
JP3625196B2 (ja) 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3774638B2 (ja) * 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP2002367774A (ja) 2001-06-04 2002-12-20 Sony Corp 薄膜パターン形成方法および薄膜パターン形成装置
JP3808728B2 (ja) 2001-06-27 2006-08-16 大日本スクリーン製造株式会社 塗布装置
JP3726040B2 (ja) * 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
JP2003031234A (ja) 2001-07-11 2003-01-31 Honda Motor Co Ltd 燃料電池用セパレータのシール材塗布方法
DE60223036T2 (de) 2001-07-11 2008-02-07 Honda Giken Kogyo K.K. Verfahren zum beschichten eines brennstoffzellentrenngliedes mit dichtmaterial
US6973710B2 (en) 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
JP4138435B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4138433B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
US6808749B2 (en) 2001-10-10 2004-10-26 Seiko Epson Corporation Thin film forming method, solution and apparatus for use in the method, and electronic device fabricating method
JP4138434B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4141787B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、この方法に用いる溶液、電子デバイスの形成方法
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
US6885032B2 (en) 2001-11-21 2005-04-26 Visible Tech-Knowledgy, Inc. Display assembly having flexible transistors on a flexible substrate
JP3890973B2 (ja) * 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US6821379B2 (en) 2001-12-21 2004-11-23 The Procter & Gamble Company Portable apparatus and method for treating a workpiece
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
US6782928B2 (en) 2002-03-15 2004-08-31 Lg.Philips Lcd Co., Ltd. Liquid crystal dispensing apparatus having confirming function for remaining amount of liquid crystal and method for measuring the same
JP4546032B2 (ja) 2002-03-19 2010-09-15 パナソニック株式会社 プラズマ処理装置及び方法
US20030177639A1 (en) 2002-03-19 2003-09-25 Berg N. Edward Process and apparatus for manufacturing printed circuit boards
JP3966059B2 (ja) 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
US7123895B2 (en) * 2002-06-28 2006-10-17 The Charles Stark Draper Laboratory, Inc. Method and system for implementing a communications transceiver using modified GPS user equipment
CN1416308A (zh) * 2002-12-30 2003-05-07 北京印刷学院 大气压介质阻挡放电等离子体枪
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
WO2004070823A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP4907088B2 (ja) 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
KR101186919B1 (ko) 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
WO2004070821A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法

Also Published As

Publication number Publication date
KR20110015049A (ko) 2011-02-14
US7858453B2 (en) 2010-12-28
US20110086569A1 (en) 2011-04-14
CN101848594B (zh) 2013-03-13
CN101848594A (zh) 2010-09-29
US20040266073A1 (en) 2004-12-30
JPWO2004070822A1 (ja) 2006-06-01
JP4748990B2 (ja) 2011-08-17
WO2004070822A1 (ja) 2004-08-19
KR20050094459A (ko) 2005-09-27
US8569119B2 (en) 2013-10-29
KR101193015B1 (ko) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101145350B1 (ko) 반도체장치 및 표시장치의 제조 방법
KR101131531B1 (ko) 표시장치의 제작 방법
KR101032338B1 (ko) 표시장치의 제작방법
KR101069333B1 (ko) 표시장치의 제조방법
KR101061891B1 (ko) 배선의 제작 방법
KR101113773B1 (ko) 반도체 제조장치
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100692470B1 (ko) 배선 패턴 형성 방법, 배선 패턴 및 전자 기기
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
JP4503324B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee