JP4907088B2 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP4907088B2
JP4907088B2 JP2004564056A JP2004564056A JP4907088B2 JP 4907088 B2 JP4907088 B2 JP 4907088B2 JP 2004564056 A JP2004564056 A JP 2004564056A JP 2004564056 A JP2004564056 A JP 2004564056A JP 4907088 B2 JP4907088 B2 JP 4907088B2
Authority
JP
Japan
Prior art keywords
film
display device
resist
droplet ejection
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004564056A
Other languages
English (en)
Other versions
JPWO2004070819A1 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004564056A priority Critical patent/JP4907088B2/ja
Publication of JPWO2004070819A1 publication Critical patent/JPWO2004070819A1/ja
Application granted granted Critical
Publication of JP4907088B2 publication Critical patent/JP4907088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【技術分野】
【０００１】
本発明は、表示装置の製造方法に関し、特に表示装置を駆動するためのトランジスタの製造方法を工夫した表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置やエレクトロルミネセンス表示装置など、表示装置の大型化が進んでいる。しかしながら、表示装置の大型化に伴い、歩留まりが悪くなり、製造コストが嵩むといった問題が生じる。
【０００３】
従来から表示装置を駆動するために用いられているＴＦＴアレイ基板（ＴＦＴ：薄膜トランジスタ）は、基板全面に膜を成膜した後、フォトリソグラフィによりレジストマスクを形成し、当該マスクを用いて、前記成膜した膜のうち、不要な部分をエッチングして除去するといった工程を繰り返し行うことにより製造されている（例えば、特許文献１参照）。
【０００４】
しかしながら、ＴＦＴアレイ基板上において、ＴＦＴが形成される領域はごく僅かであり、成膜した膜の殆どがエッチングにより除去される。つまり、成膜した膜の殆どが無駄なものとして除去されている。さらに、フォトリソグラフィにおいては、スピンコート法によりレジスト材料を基板全面に塗布するため、滴下したレジスト材料の殆どが処理基板上から周辺に飛散してしまい、無駄になっている。このような、無駄な材料は原材料費の低減を妨げる要因となっている。
【０００５】
さらに、大型の表示装置を製造するために必要な大型の製造装置では、処理室の容量増大に伴い、例えば、より大きな排気量の真空装置が必要になるなど、設備費の増加を招く。また、所定の真空度に至るまでの時間も増加し、工程時間が増加する。
【０００６】
このため、原材料費や設備費、工程時間、工程数を少しでも低減し、製造コストを低くできる表示装置の製造方法の開発が求められている。
【特許文献】
特開平６−２０２１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のような問題に鑑み、本発明では、局所的にレジスト膜を形成する手段と、大気圧若しくは大気圧近傍の圧力下におけるプラズマ処理により局所的に成膜、エッチング、若しくはアッシングする手段を用いて、表示装置製造の低コスト化を実現する表示装置の作製方法について提案することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の表示装置の製造方法は、大気圧若しくは大気圧近傍の圧力下で、局所的に導電膜を形成し、配線を形成する工程を有することを特徴としている。
【０００９】
なお、大気圧若しくは大気圧近傍の圧力下での、局所的な導電膜の形成は、プラズマ発生用の電極を有するプラズマ処理手段を用いて行えばよい。
【００１０】
ここで、配線とは、アクティブマトリクス型の表示装置の画素部においてゲート配線やソース配線として機能する配線の他、外部入力端子から画素部へ信号を送るための接続配線や、薄膜トランジスタ（ＴＦＴ）と画素電極とを接続するための配線など、全ての配線を含む。
【００１１】
また、前記プラズマ処理手段は、大気圧若しくは大気圧近傍下（５〜８００ｔｏｒｒ）において、プラズマを発生できるものであり、少なくとも一組のプラズマ発生用の電極を有するものである。
【００１２】
なお、本発明においては、導電膜の形成のみならず、レジスト膜や、絶縁膜等も局所的に形成して構わない。また、膜形成以外に、膜のエッチングやアッシング（灰化）等も局所的に行って構わない。
【００１３】
また、本発明の他の表示装置の製造方法は、プラズマ発生用の電極を有するプラズマ処理手段を用いて大気圧若しくは大気圧近傍の圧力下で局所的に形成された導電膜を、レジストマスク等のマスクを用いてエッチングし、さらに細密な形状になるように加工することを特徴としている。
【００１４】
なお、レジストマスクを形成する際、レジスト膜は、複数の液滴噴出口が配列された液滴噴出手段若しくは複数の液吐出口が配列された液吐出手段等を用いて局所的に形成してもよい。また、このようにして局所的に形成したレジスト膜は、そのままの形状でレジストマスクとして用いてもよいし、又はフォトリソグラフィ等によってさらに細密な形状に加工した後レジストマスクとして用いてもよい。このように、局所的にレジスト膜を形成することによって、スピンコート法を用いてレジスト膜を形成するよりもレジストの使用量を飛躍的に低減することができる。
【００１５】
また、エッチングは、プラズマ発生用の電極を有するプラズマ処理手段を用いて、大気圧若しくは大気圧近傍の圧力下で、局所的に反応ガスを被処理物に吹き付けることによって行っても構わない。このように、大気圧若しくは大気圧近傍の圧力下で、エッチング処理を行うことによって、エッチング処理室内を真空状態するためにかかる時間や真空系の設備等が簡略になる。また、局所的に反応ガスを吹き付けることによって、エッチング工程にかかる反応ガスの使用量を低減することができる。
【００１６】
さらに、エッチング後不要になったレジストマスクは、プラズマ発生用の電極を有するプラズマ処理手段を用いて、大気圧若しくは大気圧近傍の圧力下で、局所的に反応ガスを被処理物に吹き付けることによって除去しても構わない。
【００１７】
別の発明は、プラズマ発生用の電極を有するプラズマ処理手段を用いて、大気圧若しくは大気圧近傍の圧力下で、薄膜トランジスタを覆う絶縁膜の表面に局所的に反応ガスを吹き付けて前記絶縁膜の一部をエッチングし、前記絶縁膜を貫通するコンタクトホールを形成することを特徴とする表示装置の製造方法である。
【００１８】
また、プラズマ処理手段は、大気圧若しくは大気圧近傍下（５〜８００ｔｏｒｒ）において、プラズマを発生できるものであり、少なくとも一のプラズマ発生用の電極を有するものである。
【００１９】
なお、絶縁膜のエッチングの際は、レジストマスクを用いてエッチングしても構わない。これにより、より細密な形状のコンタクトホールを形成することができる。また、当該レジストマスクを形成する際、上記のように、レジスト膜は、複数の液滴噴出口が配列された液滴噴出手段若しくは複数の液吐出口が配列された液吐出手段等を用いて局所的に形成してもよい。また、このようにして局所的に形成したレジスト膜は、そのままの形状でレジストマスクとして用いてもよいし、又はフォトリソグラフィ等によってさらに細密な形状に加工した後レジストマスクとして用いてもよい。
さらに、エッチング後不要になったレジストマスクは、上記のように、プラズマ発生用の電極を有するプラズマ処理手段を用いて、大気圧若しくは大気圧近傍の圧力下で、局所的に反応ガスを被処理物に吹き付けることによって除去しても構わない。
【発明の効果】
【００２０】
本発明により、製造工程において使用する原材料の使用量および真空処理工程を低減し、製造コストを低く押さえた表示装置の製造が可能となる。またこれらの表示装置を搭載した電子機器においては低価格化を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
（実施の形態１）
本実施の形態においては、図２（Ａ）、（Ｂ）に示す装置を用いて局所的にレジストマスクを形成する方法について説明する。
【００２３】
最初に、図２（Ａ）に示した装置について説明する。図２（Ａ）は液滴噴出装置の一構成例について示したものであり、また図３、図４（Ａ）〜（Ｃ）はこの液滴噴出装置に用いる複数のノズルを配置した、液滴噴出手段部について示したものである。
【００２４】
図２（Ａ）に示す液滴噴出装置は、装置内に液滴噴出手段１０６を備え、これにより液滴を吐出することで、被処理物１０２上に所望のパターンを得るものである。
【００２５】
図２（Ａ）において、被処理物１０２は搬入口１０４から筐体１０１内部へ搬入され、処理後、搬出口１０５から搬出される。筐体１０１内部において、被処理物１０２は搬送台１０３に搭載され、搬送台１０３は搬入口と搬出口とを結ぶレール１１０ａ、１１０ｂ上を移動する。
【００２６】
液滴噴出手段支持部１０７は、液滴を吐出する液滴噴出手段１０６を支持し、搬送台１０３と平行に移動する。被処理物１０２が筐体１０１内部へ搬入されると、これと同時に液滴噴出手段支持部１０７が、液滴噴出手段１０６が最初の液滴噴出処理を行う所定の位置に合うように移動する。液滴噴出手段１０６の初期位置への移動は、被処理物の搬入時、或いは被処理物の搬出時に行うことで、効率良く吐出処理を行うことができる。
【００２７】
液滴噴出処理は、搬送台１０３の移動により被処理物１０２が、液滴噴出手段１０６の待つ所定の位置に到達した後に開始する。液滴噴出処理は、液滴噴出手段支持部１０７及び被処理物１０２の相対的な移動と、液滴噴出手段支持部１０７に支持される液滴噴出手段１０６からの液滴噴出の組み合わせによって達成される。被処理物１０２や液滴噴出手段支持部１０７の移動速度と、液滴噴出手段１０６からの液滴を吐出する周期を調節することで、被処理物１０２上に所望のパターンを形成することができる。高度な精度が要求される液滴噴出等の処理時には、搬送台１０３の移動を停止させ、制御性の高い液滴噴出手段支持部１０７のみを順次走査させることが望ましい。また、液滴噴出手段１０６の液滴噴出手段支持部１０７による走査は一方向のみに限らず、往復或いは往復の繰り返しを行うことで液滴噴出処理を行っても良い。
【００２８】
原料液は、筐体１０１外部に設置した原料液供給部１０９から筐体内部へ供給され、さらに液滴噴出手段支持部１０７を介して液滴噴出手段１０６内部の液室に供給される。この原料液供給は筐体１０１外部に設置した制御手段１０８によって制御されるが、筐体１０１内部における液滴噴出手段支持部１０７に内蔵する制御手段によって制御しても良い。
【００２９】
また搬送台１０３及び液滴噴出手段支持部１０７の移動も、同様に筐体１０１外部に設置した制御手段１０８により制御する。
【００３０】
図２（Ａ）には記載していないが、さらに被処理物１０２上に予め形成されたパターンに対して位置合わせするためのセンサや、筐体１０１へのガス導入手段、筐体内部の排気手段、基板を加熱処理する手段、被処理物へ光照射する手段、加えて温度、圧力等、種々の物性値を測定する手段等を、必要に応じて設置しても良い。またこれら手段も、筐体１０１外部に設置した制御手段１０８によって一括制御することが可能である。
【００３１】
次に液滴噴出手段１０６内部の構造を説明する。図３は図１（Ａ）の液滴噴出手段１０６の断面を長手方向に見たものであり、ここでは図示しないが、液滴噴出手段支持部に接続している。
【００３２】
外部から液滴噴出手段の内部に供給される原料液は、共通液室流路１２２を通過した後、液滴を吐出するための各ノズル１２９へと分配される。各ノズル部は原料液がノズル内へ装填されるために設けられた流体抵抗部１２３と、原料液を加圧しノズル外部へ吐出するための加圧室１２４、及び液滴噴出孔１２６によって構成されている。
【００３３】
加圧室１２４の側壁には、電圧印加により変形するチタン酸・ジルコニウム酸・鉛（Ｐｂ（Ｚｒ， Ｔｉ）Ｏ３）等のピエゾ圧電効果を有する圧電素子１２５を配置している。このため、目的のノズルに配列された圧電素子１２５に電圧を印加することで、加圧室１２４内の液滴を押しだし、外部に液滴１２７を吐出することができる。また各圧電素子はこれに接する絶縁物１２８により絶縁されているため、それぞれが電気的に接触することがなく、個々のノズルからの吐出を制御することができる。
【００３４】
本実施の形態においては、液滴噴出を圧電素子を用いたいわゆるピエゾ方式で行う方法について記載しているが、この他、発熱体を発熱させ気泡を生じさせ液滴を押し出す方法を用いても良い。この場合、圧電素子１２５を発熱体に置き換える構造となる。
【００３５】
また液滴噴出のためのノズル部１２９においては、原料液と、共通液室流路１２２、流体抵抗部１２３、加圧室１２４さらに液滴噴出孔１２６との濡れ性が重要となる。そのため材質との濡れ性を調整するための炭素膜、樹脂膜等をそれぞれの流路に形成しても良い。
【００３６】
上記の手段によって、液滴１２７を被処理物１０２上に滴下することができる。
【００３７】
図４（Ａ）〜図４（Ｃ）は図２（Ａ）における液滴噴出手段１０６の底部を模式的に表したものである。図４（Ａ）は、液滴噴出手段１０６の底面に液滴噴出孔１３２を線状に配列したものである。これに対し図４（Ｂ）では、液滴噴出手段１０６の底部の液滴噴出孔１３６を２列にし、それぞれの列を半ピッチずらして配列する。また図４（Ｃ）では、ピッチをずらすことなく列を２列に増やした配列とした。図４（Ｃ）の配置では、一段目の液滴噴出孔１４０からの液滴噴出後、時間差をつけて液滴噴出孔１４０から同様の液滴を同様の箇所に吐出することにより、既に吐出された基板上の液滴が乾燥や固化する前に、さらに同一の液滴を厚く積もらせることができる。また、一段目のノズル部に液滴等により目詰まりが生じた場合、予備として二段目の液滴噴出孔１４０を機能させることもできる。
【００３８】
また図２（Ｂ）は、図２（Ａ）で示す液滴噴出装置の液滴噴出手段２０６を二つ設けた、ツイン液滴噴出手段構造の液滴噴出装置である。なお、図２（Ａ）と同じ構成要素については符号を同じとし説明を省略する。本装置においては、２種類の原料液を用いた液滴噴出を一度の走査で行うことができる。つまり、液滴噴出手段２０６ａで液滴Ａの噴出によるパターン形成を行いながら、僅かな時間差を置いて液滴噴出手段２０６ｂによる液滴Ｂの噴出によるパターン形成を行うという連続パターン形成を可能としている。２０９ａと２０９ｂは原料液供給部であり、それぞれの液滴噴出手段で用いる液滴Ａの原料液、及び液滴Ｂの原料液を備蓄し供給する。
【００３９】
本実施の形態においては、図２（Ｂ）に示した装置を用いて、レジスト溶液を原料液として用いレジスト膜を形成する。なお、被処理物上の２０２レジスト膜形成部分には、レジスト膜の密着性を向上するためのヘキサメチルヂシラザン（ＨＭＤＳ）等の界面活性剤の膜を予め形成しておくとよい。
【００４０】
まず液滴噴出手段２０６ａに設けられた複数の液滴噴出孔からＨＭＤＳの液滴を噴出し、各々の液滴により形成されたパターンが連続的に繋がった線状のＨＭＤＳ膜を被処理物２０２上に形成する。さらに液滴噴出手段２０６ｂに設けられた複数の液滴噴出孔からレジストの液滴を噴出し、各々の液滴により形成されたパターンが連続的に繋がったレジスト膜をＨＭＤＳ膜上に形成する。
【００４１】
この方法により形成されるレジスト膜のパターンについて図５（Ａ）、（Ｂ）を用いて説明する。図５（Ａ）において、被処理物１５０上に形成された複数のＨＭＤＳ膜１５１ａ〜１５１ｅは、液滴噴出手段２０６ａに設けられた全ての液滴噴出口から、同じ時間隔で液滴が噴出され、形成されたものである。さらに液滴噴出手段２０６ａと同様に液滴噴出手段２０６ｂに設けられた全ての液滴噴出口から、同じ時間隔で液滴を噴出し、ＨＭＤＳ膜１５１ａ〜１５１ｅ上に線状のレジスト膜１５２ａ〜１５２ｃを形成する。なお、液滴噴出手段２０６ｂは液滴噴出手段２０６ａよりある時間遅れて走査し始め、液滴噴出手段２０６ａと同じ走査速度で走査するものとする。また図１６に示すように、液滴噴出手段２０６ａ、２０６ｂの走査過程において、複数ある液滴噴出口のうち、ある特定の液滴噴出口（１３２ａ、１３２ｂ）のみから液滴が噴出される過程を設けることで、図５（Ｂ）に示すような、Ｔ字形（或いはトの字形）のＨＭＤＳ膜１６１ａとレジスト膜１６２ａや、長さが異なるＨＭＤＳ膜１６１ｂとレジスト膜１６２ｂを図５（Ａ）と同様のＨＭＤＳ膜１６１ｃ〜１６１ｅとレジスト膜１６２ｃとを同時に同一被処理物１６０上に形成することも可能である。
【００４２】
なお、レジスト膜の形成後は、加熱処理をし、そのままレジストマスクとして用いればよい。この場合、レジスト膜の形状がレジストマスクの形状となる。従って、レジスト材料の使用量を大幅に低減させ、フォトリソグラフィに係る工程を省略できる。なお、前記レジストマスクよりもさらに細密な形状を有するレジストマスクを形成したい場合は、前記レジスト膜を加熱処理する前にフォトマスクを用いた露光、および現像処理をすればよい。この場合でも、レジスト材料の使用量は大きく低減する。
【００４３】
以上のように、液滴噴出法を用いることで、レジストマスクを形成する必要の有る部分にのみ局所的にレジスト膜を形成することができる。このため、滴下したレジスト材料の殆どが飛散してしまうスピンコート法に比べ、レジスト材料の使用量を大きく低減できる。なお、基板全面にレジスト膜を形成する必要が有る場合には、基板全体に上記方法により基板全体にレジスト膜を形成しても構わない。いずれにしても、上記方法によりレジスト材料の使用量は大きく低減できる。
【００４４】
以上のように、液滴噴出法を用いることで、レジストマスクを形成する必要の有る部分にのみ局所的にレジスト膜を形成することができる。このため、滴下したレジスト材料の殆どが飛散してしまうスピンコート法に比べ、レジスト材料の使用量を大きく低減できる。なお、本実施の形態においては、液滴を噴出する方法を用いているが、ディスペンサ方式により、一定時間、レジスト溶液を連続的に吐出して、局所的なレジスト膜の形成を行ってもよい。
【００４５】
本実施の形態に示したように、スピンコート法を用いず、液滴噴出法や液吐出法を用いてレジスト膜の形成することで、レジスト材料の使用量を大きく低減できる。
【００４６】
（実施の形態２）
本実施の形態においては、図６（Ａ）〜図７（Ｄ）に示す装置を用いて局所的にエッチング・アッシング・成膜等のプラズマ処理を行う方法について説明する。
【００４７】
図６（Ａ）は、本発明において用いられるプラズマ処理装置の一例の上面図であり、図６（Ｂ）は断面図である。同図において、カセット室１６には、所望のサイズのガラス基板、プラスチック基板に代表される樹脂基板等の被処理物１３がセットされる。被処理物１３の搬送方式としては、水平搬送が挙げられるが、第５世代以降のメータ角の基板を用いる場合には、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。
【００４８】
搬送室１７では、カセット室１６に配置された被処理物１３を、搬送機構（ロボットアーム）２０によりプラズマ処理室１８に搬送する。搬送室１７に隣接するプラズマ処理室１８には、気流制御手段１０、プラズマを発生するための電極を有する円筒状のプラズマ処理手段１２、プラズマ処理手段１２を移動させるレール１４ａ、１４ｂ、被処理物１３の移動を行う移動手段等が設けられる。
【００４９】
気流制御手段１０は、防塵を目的としたものであり、吹き出し口１９から吹き出される不活性ガスを用いて、外気から遮断されるように気流の制御を行う。プラズマ処理手段１２は、被処理物１３の搬送方向に配置されたレール１４ａ、また該搬送方向に垂直な方向に配置されたレール１４ｂにより、所定の位置に移動する。
【００５０】
次いで、プラズマ処理手段１２の詳細について図７（Ａ）〜図７（Ｄ）を用いて説明する。図７（Ａ）は、プラズマを発生するための電極を有する円筒状のプラズマ処理手段１２の斜視図を示し、図７（Ｂ）〜（Ｄ）にはプラズマ処理手段１２に備え付けられた一組の電極の断面図を示す。なお、プラズマ処理手段は、図７（Ａ）で表されるように単独で一組の電極を設けた構成のものであってもよいし、又は図２４で表されるように一組の電極を複数配列した構成のものであってもよい。なお、図２４に記載のプラズマ処理装置においては、プラズマ処理手段６０は、図７（Ｂ）〜（Ｄ）のいずれかで表されるような一組の電極が複数配列した構成となっている。
【００５１】
図７（Ｂ）において、点線はガスの経路を示し、２１、２２はアルミニウム、銅などの導電性を有する金属からなる電極であり、それぞれの電極の表面は固体誘電体で覆われている。また、第１の電極２１は電源（高周波電源）２９に接続されている。なお第１の電極２１には、冷却水を循環させるための冷却系（図示せず）が接続されていてもよい。冷却系を設けると、冷却水の循環により連続的に表面処理を行う場合の加熱を防止して、連続処理による効率の向上が可能となる。第２の電極２２は、第１の電極２１の周囲を取り囲む形状を有し、電気的に接地されている。そして、第１の電極２１と第２の電極２２は、その先端にノズル状のガスの細口を有する円筒状を有する。この第１の電極２１と第２の電極２２の両電極間の空間には、バルブ２７を介してガス供給手段（ガスボンベ）３１よりプロセス用ガスが供給される。これにより、この空間の雰囲気は置換され、この状態で高周波電源２９により第１の電極２１に高周波電圧（１０〜５００ＭＨｚ）が印加されると、前記空間内にプラズマが発生する。そして、このプラズマにより生成されるイオン、ラジカルなどの化学的に活性な励起種を含む反応ガス流を被処理物１３の表面に向けて吹きつけると、該被処理物１３の表面において局所的にエッチングやアッシング、ＣＶＤなどのプラズマ処理を行うことができる。なお反応ガスの吹き出し口と基板との距離は、３ｍｍ以下とし、好ましくは１ｍｍ以下、より好ましくは０．５ｍｍ以下であるとする。これらの距離の調整は、専用のセンサを取り付けることにより行えばよい。
【００５２】
なおガス供給手段（ガスボンベ）３１に充填されるプロセス用ガスは、被処理物１３に行う処理に合わせて適宜設定する。なお、プロセス用ガスを酸素（Ｏ２）ガスとすることで、アッシング処理を行うこともできる。また、プロセス用ガスとしてシラン（ＳｉＨ４）ガスや水素（Ｈ２）ガス等を導入すれば、非晶質珪素膜を成膜できる。さらにホスフィン（ＰＨ３）ガス等を導入すれば、Ｎ型非晶質珪素膜を成膜できる。さらに、プロセス用ガスにトリイソブチルアルミ（ｉ−Ｃ４Ｈ９）３Ａｌなどを用いて、アルミニウムなどの導電膜を成膜することもできる。また四塩化チタン（ＴｉＣｌ４）とアンモニア（ＮＨ３）を用いて窒化チタン（ＴｉＮ）なども成膜できる。
【００５３】
排気ガスは、ガス中に混入したゴミを除去するフィルタ３３とバルブ２８を介して排気手段３０に導入される。なお、排気手段３０に導入された排気ガスを精製し、未反応のまま残っているガスを、プロセス用ガスとして再利用してもよい。
【００５４】
また、図７（Ｂ）とは異なる構造を有し、プラズマ処理手段１２に備え付けられた一組の電極の断面図を図７（Ｃ）、（Ｄ）に示す。図７（Ｃ）に示す一組の電極において、第１の電極２１および第２の電極２２の先端は、それぞれ鋭角形状となっている。また、第１の電極２１の先端を延長した先と第２の電極２２の先端を延長した先とが、吐出口において交差するような構成となっている。また、図７（Ｄ）に示す一組の電極では、第２の電極２２は第１の電極２１よりも長く延びており、第２の電極２２で囲まれた空間内を通って、吐出口から第１の電極２１及び第２の電極２２の間で発生した反応ガスが外部に吐出するような構成となっている。
【００５５】
図６（Ａ）、（Ｂ）のプラズマ処理装置において、プラズマ処理手段１２は、行方向および列方向に交互に走査することが可能である。例えば、プラズマ処理手段１２を列方向および行方向に交互に走査すると共に（図１（Ａ））、反応ガスを吐出するタイミングを制御することによって、図１（Ｂ）に示すように被処理物２５０上に細長い形状を有する複数の処理領域２５１ａ〜２５１ｅを設けることが可能である。また、図１（Ｃ）に示すように被処理物２６０上に行方向に長い形状を有する処理領域２６１ｂ、２６１ｃや列方向に長い形状を有する処理領域２６１ａ、２６１ｄ〜２６１ｆなども設けることができる。
【００５６】
なお、プラズマ処理装置におけるプラズマ処理は上記のようなものには限定されず、例えば、図２４に示すような一組の電極が複数配列したプラズマ処理手段を有するプラズマ処理装置を用いて、次のような処理を行うことができる。例えば、プラズマ処理手段７５２を行方向若しくは列方向のいずれか一方向に走査すると共に（図２３（Ａ））、反応ガスを吐出するタイミングを制御することによって、図２３（Ｂ）に示すような細長い形状を有する複数の処理領域７５１ａ〜７５１ｅを被処理物７５０上に設けることが可能である。なお、プラズマ処理手段７５２の走査は前述のような一方方向のみに進むものに限定されず、前後左右に走査してもよい。また、図２５に示すように、プラズマ処理手段７６２の複数ある反応ガス吐出口のうち、ある特定の反応ガス吐出口３９ａ、３９ｂからのみ反応ガスが吐出されるように制御することで、図２３（Ｃ）に示すように走査方向と平行な方向に長細い形状を有する処理領域７６１ｂ、７６１ｃを走査方向と垂直な方向に長細い形状を有する処理領域７６１ａ、７６１ｄ〜７６１ｆと同一処理物７６０上に同時に設けることができる。
【００５７】
プロセス用ガスにエッチング用のガスを導入した場合は各プラズマ処理領域が局所的にエッチングされる。またプロセス用ガスにＣＶＤ用ガス（成膜用のガス）を導入した場合は、各プラズマ処理領域に膜が成膜される。
【００５８】
大気圧又は大気圧近傍（５〜８００ｔｏｒｒ）の圧力下で動作するプラズマ処理装置を用いることにより、減圧装置に必要である真空引きや大気開放の時間が必要なく、複雑な真空系を配置する必要がなくなる。特に大型基板を処理するための装置に備えられる減圧装置は、必然的に処理室も大型化し、処理室内を減圧状態にするために処理時間がかかるため、大気圧又は大気圧近傍下で動作させる本装置は有効であり、製造コストの低減が可能となる。また、図２３（Ａ）のようなプラズマを発生するための一組の電極が複数配列されたプラズマ処理手段６０を用いた場合は、一方向に一度走査するだけでプラズマ処理を行うことができるため、大型基板には特に有効である。
【００５９】
（実施の形態３）
本実施の形態では、実施の形態２とは異なる方法を用いて大気圧あるいは大気圧近傍の圧力下で局所的に成膜する方法について図７（Ｅ）を用いて説明する。
【００６０】
本実施の形態においては、図６（Ａ）、（Ｂ）に示したものとプラズマ発生手段の構造のみが異なり、その他の部分については同様の装置を用い局所的な成膜処理を行う。このため図６（Ａ）、（Ｂ）中のプラズマ処理手段１２についての説明図である図７（Ａ）と異なる部分についてのみ説明することとする。
【００６１】
本実施の形態では、図７（Ａ）において示されているプラズマ処理手段１２とは異なり、図７（Ｅ）に示すように、コイル状に巻かれたフィラメント３５の中を通る管３７に原料が保持された成膜手段を筐体３６中に備えている。フィラメント３５により通電加熱された原料は蒸発して管３７から吐出され、被処理物に成膜することができる。
【００６２】
なお、原料としては、アルミニウム（Ａｌ）等をはじめとする公知の材料を用いればよい。
【００６３】
また、プラズマ処理手段と異なり、ガス供給手段・排気手段は必ずしも設ける必要はない。
【００６４】
（実施の形態４）
本実施の形態では、実施の形態１に示した液滴噴出装置を用いてレジストマスクを形成した後、実施の形態２に示したプラズマ処理装置を用いて局所的にエッチングし、コンタクトホールを形成する方法について図８（Ａ）〜（Ｃ）を用いて説明する。
【００６５】
基板上に形成された膜５０の上に実施の形態１に示した方法により複数のレジスト膜５１ａ〜５１ｃを形成する（図８（Ａ））。なお、本実施の形態において、膜５０は窒化珪素膜や酸化珪素膜などの絶縁膜であり、膜５０の下方部には導電膜からなる複数のゲート配線５８ａ〜５８ｆやそれと接続するＴＦＴ等が形成されている。
【００６６】
露光および現像により、複数個の開口部５２ａ〜５２ｆが形成されたレジストマスク５３ａ〜５３ｃを形成する。
【００６７】
次に、実施の形態２に示したプラズマ処理装置を用いて、レジストマスク５３ａが形成された部分の内側部分（点線５５ａで囲まれた部分）に、局所的に反応ガスを吹き付ける。これにより、開口部５２ａ、５２ｂから露出した部分の膜５０をエッチングすることができる。以後、プラズマ処理手段１２を順に移動し、レジストマスク５３ｂ、５３ｃをマスクとしてレジストマスク５３ｂ、５３ｃが形成された部分の内側部分（点線５５ｂ、５５ｃで囲まれた部分）のみに局所的に反応ガスを吹き付けることにより局所的なエッチング処理を行い、レジストマスク５３ｂ、５３ｃに形成された開口部５２ｃ〜５２ｆから露出した部分の膜５０をエッチングする。なお、プラズマ処理装置は一組の電極が単独で設けたものを用いてもよいし、一組の電極を複数有するものを用いてもよい。
【００６８】
さらに、エッチング後、エッチングに用いたプラズマ処置装置のプロセス用ガスを酸素（Ｏ２）ガスに切り替えた後、当該プラズマ処理装置を用いてレジストマスク５３ａが形成された部分にアライメントずれ等のずれ分を考慮した少し大きい部分（点線５６ａで囲まれた部分）に、局所的に反応ガスを吹き付けてアッシング処理を行い、レジストマスク５３ａを除去する。同様にレジストマスク５３ｂ、５３ｃが形成された部分にずれ分を考慮した少し大きい部分５６ｂ、５６ｃにアッシング処理を行い、レジストマスク５３ｂ、５３ｃを除去する。アッシング後、剥離液等を用いてさらに完全にレジストマスク５３ａ〜５３ｃを除去してもよい。なお、アッシング処理は、必ずしも局所的に行う必要はないが、上記のようにエッチング処理と連続して行うことで、基板の搬出入回数を低減でき、また局所的に行うことで、使用ガス量を低減できる。
【００６９】
以上のようにして、膜５０に配線コンタクトホール５７ａ〜５７ｆを形成することができる（図８（Ｃ））。
【００７０】
なお、図８（Ｂ）のようにひとつのレジストマスク内に行方向に一列、列方向に複数の開口部が並んだパターンのみならず、行方向に複数列並んだ格子配列状に開口部が並んだパターンを有する複数個のレジストマスクを用いてもよい。
【００７１】
以上のようにしてコンタクトホールを形成することで、コンタクトホール形成に係るレジスト材料とエッチングガスの使用量を大きく低減できる。またエッチングやアッシングなどのプラズマ処理を大気圧若しくは大気圧近傍で処理することで、複雑な真空系を配置する必要がなく装置設備が複雑とならない。
【００７２】
（実施の形態５）
本実施の形態では、マスクを用いず、実施の形態２に示したようなプラズマ処理装置のみを用いてコンタクトホールを開孔する方法について説明する。
【００７３】
プラズマ処理手段において、プラズマを発生するための電極がコンタクトホールを形成する間隔と同一の間隔で配列されるように調整する。プラズマを発生するための電極からは反応ガスが吐出し、コンタクトホールが形成される。なお、反応ガスの吐出口は、形成するコンタクトホールと同じか、それ以下のサイズであることが好ましい。
【００７４】
（実施の形態６）
本発明の表示装置の製造方法について図９（Ａ）〜１０（Ｆ）の断面図、および図１１（Ａ）〜図１３（Ｃ）の上面図を用いて説明する。本実施の形態で示す表示装置の作製方法は、一部に、局所的なプラズマ処理（エッチング、アッシング、成膜）をする工程を含むものである。なお、ここに示すものは、本発明の一実施形態であり、本発明の表示装置の作製方法は本実施形態のものには限定されない。ＴＦＴの構造についても、図９（Ａ）〜図１３（Ｃ）で示すのものには限定されない。
【００７５】
なお、本発明の表示装置の製造方法では、レジスト膜を必要な部分にのみ局所的に形成することでレジスト材料の使用量を大幅に低減し、また、大気圧若しくは大気圧近傍で成膜やエッチング、アッシングなどの処理を局所的に行う工程を有するため、真空にするための設備や時間が必要ない。このため、従来技術を用いた表示装置の製造方法と比較して原材料費・設備費・工程時間を低減でき、製造コストを低くすることができる。このような、製造コストの低い表示装置の作製方法は、特に、第５世代（１０００×１２００ｍｍ２）以上の基板サイズの大型表示装置において有効である。
【００７６】
基板３００上にゲート電極３０１ａ、容量電極３０１ｂ、ゲート配線３５０ａ、容量配線３５０ｂを形成する。基板３００としては、ガラスやプラスチック等を材料とした基板サイズ１０００×１２００ｍｍ２の透明な基板を用いる。また、ゲート電極３０１ａ、容量電極３０１ｂ、ゲート配線３５０ａ、容量配線３５０ｂは、ネオジウム（Ｎｄ）等を含有したアルミニウム（Ａｌ）とモリブデン（Ｍｏ）とを順に基板全面に成膜して導電膜を形成後、当該導電膜上にレジストマスクを形成し、さらに当該レジストマスクをマスクとして当該導電膜をエッチングすることによって同一の層で形成する。また、レジストマスクは、スピンコート法を用いてレジスト膜を形成した後、これをフォトリソグラフィによって加工し、形成する。なお、ゲート電極３０１ａ、容量電極３０１ｂ、ゲート配線３５０ａ、容量配線３５０ｂの材料としては、ネオジウム（Ｎｄ）等を含有したアルミニウム（Ａｌ）の他、クロム（Ｃｒ）等の導電材料を用いてもよい。この他、チタン（Ｔｉ）とＡｌとＴｉが順に積層した積層膜でもよい。また、基板３００は上記以外のサイズでもよい。
【００７７】
上記のように基板全面に導電膜を成膜する以外に、実施の形態２や実施の形態３で示した装置を用いて、大気圧下で局所的に導電膜を成膜し、ゲート電極３０１ａ、容量電極３０１ｂ、ゲート配線３５０ａ、容量配線３５０ｂを形成してもよい。
【００７８】
図１１（Ａ）は、ゲート電極３０１ａおよび容量電極３０１ｂを形成した基板の一部分の上面図である。図１１（Ａ）において、ゲート電極３０１ａとゲート配線３５０ａとは一体となって形成されている。また容量電極３０１ｂと容量配線３５０ｂも一体となって形成されている。
【００７９】
次に、ゲート電極３０１ａおよび容量電極３０１ｂを覆う絶縁膜３０２を形成する。絶縁膜３０２としては、窒化珪素膜や酸化珪素膜等の絶縁膜、若しくは窒化珪素膜や酸化珪素膜等を積層した膜を用いる。絶縁膜３０２のうちゲート電極３０１ａの上方部はゲート絶縁膜として機能する。
【００８０】
次に、絶縁膜３０２の上に半導体膜３０３を形成する（図９（Ａ）、図１１（Ｂ））。半導体膜３０３は、非晶質珪素膜等を基板全体に成膜して形成する。なお、本実施の形態では、半導体膜３０３にはＮ型若しくはＰ型を付与する不純物は特に添加しない。
【００８１】
なお、半導体膜３０３の形成に関して、上記のように基板全体に成膜する以外に、実施の形態２で示したようなプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下で、ＴＦＴを形成する必要のある部分に局所的に形成する手法を用いてもよい。
【００８２】
次に、半導体膜３０３のうち、ＴＦＴのチャネル領域となる部分の上に保護膜３０４を形成する（図９（Ｂ）、図１１（Ｃ））。保護膜３０４は、窒化珪素膜等の絶縁膜を基板全面に成膜後、当該絶縁膜上にレジストマスクを形成し、さらに当該レジストマスクをマスクとして当該絶縁膜をエッチングして形成する。また、レジストマスクは、スピンコート法を用いてレジスト膜を形成した後、これをフォトリソグラフィによって加工して形成した。
【００８３】
上記のように基板全面に窒化珪素膜等の絶縁膜を成膜する以外に、実施の形態２又は実施の形態３で示した方法を用いて、大気圧下で局所的に窒化珪素膜等の絶縁膜を成膜することで、保護膜３０４を形成してもよい。
【００８４】
次に、Ｎ型半導体膜３０５と導電膜３０６ａまたは３０６ｂとが積層して成るソース配線３０８および配線３０９を形成する。なお、配線３０９は、ＴＦＴと画素電極とを接続するために設けられる。以下、ソース配線３０８、配線３０９の形成方法について説明する。
【００８５】
先ず、Ｎ型半導体膜３０５を形成する（図９（Ｃ）、図１２（Ａ））。本実施の形態では、Ｎ型半導体膜３０５としては、燐が添加された非晶質珪素膜を用いる。
【００８６】
基板全体にＮ型半導体膜３０５を成膜後、さらに実施の形態２又は実施の形態３で示した装置３９０を用いて、島状に分離した複数の導電膜３０６ａ、３０６ｂをＮ型半導体膜３０５上に局所的に成膜する。上記のようにＮ型半導体膜３０５を基板全体に成膜する以外に、実施の形態２又は実施の形態３に示したような装置により、ＴＦＴを形成する部分に局所的に成膜しても構わない。また、局所的な成膜をした場合、実施の形態２に示した装置を用いて、局所的なエッチングを行っても構わない。導電膜３０６ａ、３０６ｂとしては、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）が順に積層した膜を用いる。但し、これに限らず、例えば、Ｍｏに代えてにチタン（Ｔｉ）等を用いてもよい。なお、島状に分離した導電膜３０６ａはソース配線３０８が形成されるように成膜するものとし、島状に分離した導電膜３０６ｂはＴＦＴと画素電極とを接続する配線３０９が形成されるように成膜するものとする。
【００８７】
次に、導電膜導電膜３０６ａ、３０６ｂ上にレジストマスク３９２ａ、３９２ｂを形成し（図９（Ｅ）、図１２（Ｂ））、当該レジストマスク３９２ａ、３９２ｂをマスクとして導電膜３０６ａ、３０６ｂをエッチングする（図１０（Ａ）、図１２（Ｃ））。ここでレジストマスク３９２ａ、３９２ｂの形成は、実施の形態１で示したような液滴噴出装置３９１を用いて行う。また、エッチングは、実施の形態２に示した装置を用いて、大気圧又は大気圧近傍下で局所的に行う。以上のように、局所的な成膜によって導電膜３０６ａ、３０６ｂを形成することによって、導電膜３０６ａ、３０６ｂの成膜工程に係る原材料の使用量を低減することができる。また、局所的に形成した導電膜３０６ａ、３０６ｂを、レジストマスクを用いて加工することで、さらに細密な形状のソース配線３０８、配線３０９を形成することができる。
【００８８】
なお、導電膜３０６ａ、３０６ｂを特に細密な形状にする必要がなく、成膜時の形状のまま用いる場合は、レジストマスク３９２ａ、３９２ｂを用いた導電膜３０６ａ、３０６ｂの加工工程は特に設けなくてもよい。
【００８９】
次に、島状に分離した複数の導電膜３０６ａ、３０６ｂをマスクとしてＮ型半導体膜３０５をエッチングする（図１０（Ｂ）、図１３（Ａ））。以上の工程によって、Ｎ型半導体膜３０５と導電膜３０６ａまたは３０６ｂとが積層して成るソース配線３０８、配線３０９が形成される。
【００９０】
Ｎ型半導体膜３０５のエッチングに続いて、半導体膜３０３もエッチングする（図１０（Ｃ））。半導体膜３０３のエッチングの際、導電膜３０６ａ、３０６ｂに加えて、先に形成した保護膜３０４もマスクとして機能する。保護膜３０４に下部においてエッチングされずに残った半導体膜３０３はＴＦＴの活性層として機能する。
【００９１】
次に、ソース配線３０８、配線３０９の上方に絶縁膜３１０を形成する（図１０（Ｄ））。絶縁膜３１０としては、窒化珪素膜や酸化珪素膜等を用いる。
【００９２】
次に、絶縁膜３１０を貫通して配線３０９に至るコンタクトホール３５１を形成する（図１０（Ｅ）、図１３（Ｂ））。本実施の形態では、コンタクトホール３５１は、実施の形態５に示したような方法を用いて形成する。
【００９３】
次に、画素電極３１１を形成する（図１０（Ｆ）、図１３（Ｃ））。画素電極はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明性導電膜を成膜後、当該透明性導電膜上にスピンコート法を用いてレジストマスクを形成し、さらに当該レジストマスクをマスクとしてエッチングし、形成する。
【００９４】
以上のようにして、画素電極駆動用ＴＦＴ、容量および画素電極が形成されたＴＦＴアレイ基板を形成する。なお、図９（Ａ）〜図１０（Ｆ）は、図１１（Ａ）〜図１３（Ｃ）の上面図におけるＡ−Ａ’部における断面図である。
【００９５】
次に、上記のようにして作成したＴＦＴアレイ基板をセル組みする工程について、図１４（Ａ）を用いて説明する。ＴＦＴアレイ基板９０１に配向膜９０３ａを形成した後、配向膜にラビング処理を施す。
【００９６】
次に、基板９０７上に遮光膜９０６、対向電極９０５、配向膜９０３ｂが形成された対向基板９０２を作製する。なお、必要に応じて、カラーフィルターを形成してもよい。また、配向膜９０３ｂにはラビング処理を施す。
【００９７】
次に、シール剤を用いて対向基板９０２とＴＦＴアレイ基板９０１を貼り合わせた後、不要な部分をせん断する。さらに対向基板９０２とＴＦＴアレイ基板９０１との間に、液晶材料９０８を注入した後、封止する。なお、対向基板９０２とＴＦＴアレイ基板９０１とは、スペーサー９０４によってギャップを保持している。さらにＦＰＣ、偏光板、位相差板を取り付ける。以上のようにして、本発明を適用した液晶表示装置を製造する。なお、液晶材料９０８を基板９０７又は対向基板９０２上に滴下した後、双方の基板を貼り合わせる方法を用いて液晶表示装置を製造してもよい。
【００９８】
図１４（Ｂ）は本発明を適用して製造した液晶表示装置の上面図である。画素部１００１に隣接して接続配線群１００２が設けられ、前記接続配線群１００２によって外部入出力端子群１００３と接続されている。また１００７は対向基板である。画素部１００１では、各接続配線群１００２より延在する配線群がマトリクス状に交差して画素を形成している。シール剤１００４は、ＴＦＴアレイ基板１００６上の画素部１００１の外側、且つ外部入力端子群１００３よりも内側の部分に形成する。液晶表示装置には、フレキシブルプリント配線板（ＦＰＣ： Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１００５が外部入出力端子群１００３に接続しており、接続配線群１００２によりそれぞれの信号線に接続している。外部入出力端子群１００３は接続配線群と同じ導電性膜から形成される。フレキシブルプリント配線板１００５はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子群１００３と接続する。
【００９９】
なお、本実施の形態では、導電膜３０６ａ、３０６ｂの加工工程において、実施の形態１で示したような局所的なレジスト膜の形成や実施の形態２で示したような局所的なプラズマ処理等を用いているが、これ以外の工程においても局所的なレジスト膜の形成、局所的なプラズマ処理を適用して構わない。これにより、さらに低コストな表示装置の製造が実現できる。
【０１００】
また、本実施の形態では、液晶表示装置の製造方法について説明したが、これに限らず、本実施の形態におけるＴＦＴアレイ基板までの製造方法を適用したエレクトロルミネセンス表示装置などを製造してもよい。その場合、回路構成などは適宜変更すればよい。
【０１０１】
（実施の形態７）
本実施の形態では、実施の形態６で説明したのと異なる積層構造を有するＴＦＴを用いた本発明の表示装置の製造方法について図１８（Ａ）〜図１９（Ｅ）の断面図、および図２０（Ａ）〜図２２（Ｂ）の上面図を用いて説明する。なお、ここに示すものは、本発明の一実施形態であり、本発明の表示装置の作製方法は本実施形態のものには限定されない。ＴＦＴの構造についても、図１８（Ａ）〜図２２（Ｂ）に示すのものには限定されない。
【０１０２】
本実施の形態における表示装置の製造方法は、実施の形態６で説明したものと同様に、レジスト膜を必要な部分にのみ局所的に形成することでレジスト材料の使用量を大幅に低減し、また、大気圧若しくは大気圧近傍で成膜やエッチング、アッシングなどの処理を局所的に行う工程を有する。このため、従来技術を用いた表示装置の製造方法と比較して原材料費・設備費・工程時間を低減でき、製造コストを低くすることができる。このような、製造コストの低い表示装置の作製方法は、特に、第５世代（１０００×１２００ｍｍ２）以上の基板サイズの大型表示装置において有効である。
【０１０３】
基板６００上にゲート電極６０１ａ、容量電極６０１ｂ、ゲート配線６５０ａ、容量電極６５０ｂを形成する。基板６００としては、ガラスやプラスチック等を材料とした基板サイズ１０００×１２００ｍｍ２の透明な基板を用いる。また、ゲート電極６０１ａ、容量電極６０１ｂ、ゲート配線６５０ａ、容量電極６５０ｂをとは、ネオジウム（Ｎｄ）等を含有したアルミニウム（Ａｌ）とモリブデン（Ｍｏ）とを順に基板全面に成膜して導電膜を形成後、当該導電膜上にレジストマスクを形成し、さらに当該レジストマスクをマスクとして当該導電膜をエッチングすることによって形成する。また、レジストマスクは、スピンコート法を用いてレジスト膜を形成した後、これをフォトリソグラフィによって加工し、形成する。また、ゲート電極６０１ａ、容量電極６０１ｂ、ゲート配線６５０ａ、容量電極６５０ｂの材料としては、ネオジウム（Ｎｄ）等を含有したアルミニウム（Ａｌ）の他、クロム（Ｃｒ）等の導電材料を用いてもよい。この他、チタン（Ｔｉ）とＡｌとＴｉが順に積層した積層膜でもよい。なお基板６００は上記以外のサイズでもよい。
【０１０４】
上記のように基板全面に導電膜を成膜する以外に、実施の形態２又は実施の形態３で示した装置を用いて、大気圧下で局所的に導電膜を成膜することで、ゲート電極６０１ａ、容量電極６０１ｂ、ゲート配線６５０ａ、容量電極６５０ｂを形成してもよい。
【０１０５】
図２０（Ａ）は、ゲート電極６０１ａおよび容量電極６０１ｂ等を形成した基板の一部分の上面図である。図２０（Ａ）において、ゲート電極６０１ａとゲート配線６５０ａとは一体となって形成されている。また容量電極６０１ｂと容量配線６５０ｂも一体となって形成されている。
【０１０６】
次に、ゲート電極６０１ａおよび容量電極６０１ｂ、ゲート配線６５０ａ、容量電極６５０ｂをを覆う絶縁膜６０２を形成する。絶縁膜６０２としては、窒化珪素膜や酸化珪素膜等の絶縁膜、若しくは窒化珪素膜や酸化珪素膜等を積層した膜を用いる。絶縁膜６０２のうちゲート電極６０１ａの上方部はゲート絶縁膜として機能する。
【０１０７】
次に、絶縁膜６０２の上に半導体膜６０３を形成する（図１８（Ａ））。半導体膜６０３は、非晶質珪素膜等を基板全体に成膜して形成する。なお、半導体膜６０３にはＮ型若しくはＰ型を付与する不純物は特に添加しなくてもよい。
【０１０８】
なお、半導体膜６０３の形成に関して、上記のように基板全体に成膜する以外に、実施の形態２で示したようなプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下で、ＴＦＴを形成する必要のある部分に局所的に形成する手法を用いてもよい。
【０１０９】
次に、Ｎ型半導体膜６０４を半導体膜６０３上に成膜した後（図１８（Ｂ）、図２０（Ｂ））、Ｎ型半導体膜６０４の上にレジストマスク６０５を形成し、当該レジストマスク６０５をマスクとしてＮ型半導体膜６０４および半導体膜６０３をエッチングする（図１８（Ｃ）、図２０（Ｃ））。ここでレジストマスクの形成は、実施の形態１で示したような液滴噴出法を用いて行う。これにより、レジスト溶液の使用量およびフォトリソグラフィに係る工程数を大きく低減できる。また、エッチングは、実施の形態２に示した装置を用いて、大気圧又は大気圧近傍下で局所的に行う。なお、本実施の形態では、燐が添加された非晶質珪素膜をＮ型半導体膜６０４として用いる。
【０１１０】
次に、Ｎ型半導体膜６０４と導電膜６０６ａまたは６０６ｂとが積層して成るソース配線６０８および配線６０９を形成する。なお、配線６０９は、ＴＦＴと画素電極とを接続するために設けられる。以下、ソース配線６０８、配線６０９の形成方法について説明する。
【０１１１】
本実施の形態において、導電膜６０６ａ、６０６ｂとしては、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）が順に積層した膜を用いる。これに限らず、例えば、Ｍｏ以外にチタン（Ｔｉ）等を用いてもよい。
【０１１２】
実施の形態３で示した方法を用いて、島状に分離した複数の導電膜６０６ａ、６０６ｂをプラズマ処理装置６９０を用いて局所的に成膜する（図１８（Ｅ），図２１（Ａ））。なお、島状に分離した導電膜６０６ａはソース配線として機能するように形成されるように成膜するものとし、導電膜６０６ｂはＴＦＴと画素電極とを接続する配線６０９として機能するように形成されるように成膜するものとする。次に、導電膜６０６ａ、６０６ｂ上にレジストマスク６９２ａ、６９２ｂを形成し、当該レジストマスク６９２をマスクとして導電膜６０６ａ、６０６ｂをエッチングする。ここでレジストマスクの形成は、実施の形態１で示したような液滴噴出装置６９１を用いて行う。また、エッチングは、実施の形態２に示した装置を用いて、大気圧又は大気圧近傍下で局所的に行う。このように、局所的な成膜によって導電膜６０６ａ、６０６ｂを形成することによって、導電膜６０６ａ、６０６ｂの成膜工程に係る原材料の使用量を低減することができる。また、局所的に形成した導電膜６０６ａ、６０６ｂを、レジストマスク６９２ａ、６９２ｂを用いて加工することで、さらに細密な形状のソース配線６０８、配線６０９を形成することができる（図１８（Ｅ）、図１９（Ａ）、図２１（Ｂ）、図２１（Ｃ））。
【０１１３】
次に、導電膜６０６ａ、６０６ｂをマスクとしてＮ型半導体膜６０４をエッチングして、ＴＦＴのソース領域とドレイン領域とを分離する。
【０１１４】
なお、Ｎ型半導体膜６０４のエッチング時、半導体膜６０３の一部もエッチングされる（図１９（Ｂ））。
【０１１５】
次に、ソース配線６０８、配線６０９の上方に絶縁膜６１０を形成する（図１９（Ｃ））。絶縁膜６１０としては、窒化珪素膜や酸化珪素膜等を用いる。
【０１１６】
次に、絶縁膜６１０を貫通して配線６０９に至るコンタクトホール６５１を形成する（図１９（Ｄ）、図２２（Ａ））。本実例では、コンタクトホール６５１は、実施の形態５に示したような方法を用いて形成する。なお、これに限らず、実施の形態６に示したような方法を用いて形成しても構わない。
【０１１７】
次に、画素電極６１１を形成する（図１９（Ｅ）、図２２（Ｂ））。画素電極はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明性導電膜を成膜後、当該透明性導電膜上にスピンコート法を用いてレジストマスクを形成し、さらに当該レジストマスクをマスクとして当該透明性導電膜をエッチングすることによって形成する。
【０１１８】
以上のようにして、画素電極駆動用ＴＦＴ、容量および画素電極が形成されたＴＦＴアレイ基板を形成する。なお、図１８（Ａ）〜図１９（Ｅ）は、図２０（Ａ）〜図２２（Ｂ）において破線Ａ−Ａ’部で表されている部分の断面図に相当する。
【０１１９】
上記のようにして作製したＴＦＴアレイ基板をセル組みする工程については、実施の形態６で示した方法と同様にして行えばよく、本形態では、記載を省略する。
【０１２０】
（実施の形態８）
実施の形態６、７では、ゲート電極３０１ａ、６０１ａ容量電極３０１ｂ、６０１ｂ等の形成工程において、スピンコート法を用いて成膜したレジスト膜をフォトリソグラフィによって加工したものをレジストマスクとして用いている。しかし、これに限らず実施の形態１で示したような装置を用いて、導電膜上に局所的に形成したレジストマスクを形成してもよい。これにより、レジスト溶液の使用量およびフォトリソグラフィに係る工程数を大きく低減できる。
【０１２１】
また、ゲート電極３０１ａ、６０１ａ容量電極３０１ｂ、６０１ｂをより細密な形状にするために、局所的にレジスト膜を形成後、当該レジスト膜をフォトリソグラフィによって所望の形状に加工したレジストマスクを用いて導電膜をエッチングし、加工してもよい。この場合でも、レジスト溶液の使用量は大きく低減する。
【０１２２】
その他の工程については、実施の形態６、７に示したのと同様の方法を用いて行えばよい。
【０１２３】
（実施の形態９）
実施の形態６、実施の形態７および実施の形態８では、画素電極の形成工程において、スピンコート法を用いて成膜したレジスト膜をフォトリソグラフィによって加工したものをレジストマスクとして用いている。しかし、これに限らず実施の形態１で示した装置を用いて、透明性導電膜上に局所的にレジスト膜を形成した後、当該レジスト膜をそのままの形状でレジストマスクとして用いてもよい。これにより、レジスト溶液の使用量およびフォトリソグラフィに係る工程数を大きく低減できる。
【０１２４】
また、実施の形態１に示した装置を用いて基板全面にレジスト膜を成膜した後、これをフォトリソグラフィによって加工してレジストマスクを形成しても構わない。この場合、このように基板全面に、レジスト膜を形成する場合でも、スピンコート法と比較すれば、レジスト溶液の使用量を大きく低減できる。
【０１２５】
（実施の形態１０）
本実施の形態では、大気圧又は大気圧近傍下でプラズマ処理を行うことを特徴としたプラズマ処理装置について、図１７を用いて説明する。
【０１２６】
図１７（Ａ）は、大気圧又は大気圧近傍下（５〜８００ｔｏｒｒ）においてプラズマ処理を行う処理室４０１の断面図を示す。処理室４０１内には、電源４０２に接続された針状の電極４０３と、該第１の電極４０３と対向した接地電極４０７が設けられている。接地電極４０７上には、所望のサイズのガラス基板、プラスチック基板等の被処理物４０６がセットされている。また処理室４０１内は、ガス供給手段４０９からバルブ４０８を介して反応ガスが供給され、排気口４０５から排気ガスが排出される。なお排気ガスは、フィルタを通過させることで、混入したゴミを除去して精製し、再利用を図ってもよい。このように再利用を行うことにより、ガスの利用効率を向上させることができる。また、図示していないが、処理室４０１内には必要に応じてランプなどの加熱手段を設けてもよい。
【０１２７】
処理室４０１内に反応ガスが供給されると、処理室４０１内の雰囲気は置換される。この状態で、針状の電極４０３に高周波電圧（５０ｋＨｚ〜１ＭＨｚ、好ましくは１００〜１０００ｋＨｚ）を印加すると、プラズマが発生する。そして、このプラズマにより生成されるイオン、ラジカルなどの化学的に活性な励起種を含む反応性ガス等により、被処理物４０６の表面に所定のプラズマ処理を行うことができる。なお針状の電極４０３と被処理物４０６の一方又は両者が相対的に移動して所定の表面処理が行われる。
【０１２８】
大気圧又は大気圧近傍下で動作するプラズマ処理装置を用いる本発明は、減圧装置に必要である真空引きが必要なく、複雑な真空系を配置する必要がなく、真空引きや大気開放の時間も必要ない。特に大型基板を用いる場合には、必然的にチャンバーも大型化し、チャンバー内を減圧状態にすると処理時間もかかってしまうため、大気圧又は大気圧近傍下で動作させる本装置は有効であり、製造コストの低減が可能となる。
【０１２９】
また、図１７（Ｂ）に示すように、複数の針状の電極４０３を線状に配置してもよい。そして、複数の電極４０３のうち、電圧を印加する針状の電極４０３を適宜選択することで、局所的な選択加工を行うことができる。このように、線状に配置された複数のプラズマ処理手段を用いることで、タクトタイムの点で有利となり、好ましくは、基板の一辺と同じ長さとなるように線状に複数のプラズマ処理手段を配置すると、一回の走査で処理を終わらせることができる。なお走査方向は、基板の一辺と平行な方向に限らず、斜め方向に走査してもよい。
【０１３０】
（実施の形態１１）
本実施の形態では、本発明を適用して作製した電子機器について図１５を用いて説明する。本発明により非常に低い製造コストで大型の表示装置を製造できるため、当該表示装置を搭載した電子機器も大型でありながら非常に低価格なものを供給できる。また、大型の電子機器のみならず、大型のガラス基板上に、複数の小型のＴＦＴアレイ基板を一括して製造する方法を用いて製造する携帯電話などの小型の電子機器にも適用可能である。
【０１３１】
図１５は大型液晶テレビの図であり、筐体５５０１、表示部５５０３、音声出力部５５０４を含む。本発明は表示部５５０３に用いることができ、これを有する表示装置に適用が可能である。
【図面の簡単な説明】
【０１３２】
【図１】 図１（Ａ）〜（Ｃ）は、本発明におけるプラズマ処理について説明する図である。
【図２】 図２（Ａ）、（Ｂ）は、本発明におけるレジスト膜形成方法について説明する図である。
【図３】 図３は、本発明におけるレジスト膜形成方法について説明する図である。
【図４】 図４（Ａ）〜（Ｃ）は、本発明におけるレジスト膜形成方法について説明する図である。
【図５】 図５（Ａ）、（Ｂ）は、本発明におけるレジスト膜形成方法について説明する図である。
【図６】 図６（Ａ）、（Ｂ）は、本発明に用いているプラズマ処理装置について説明する図である。
【図７】 図７（Ａ）〜（Ｅ）は、本発明に用いているプラズマ処理装置について説明する図である。
【図８】 図８（Ａ）〜（Ｃ）は、本発明に用いているコンタクトホール形成方法について説明する図である。
【図９】 図９（Ａ）〜（Ｅ）は、本発明の表示装置の作製方法について説明する図である。
【図１０】 図１０（Ａ）〜（Ｆ）は、本発明の表示装置の作製方法について説明する図である。
【図１１】 図１１（Ａ）〜（Ｃ）は、本発明の表示装置の作製方法について説明する図である。
【図１２】 図１２（Ａ）〜（Ｃ）は、本発明の表示装置の作製方法について説明する図である。
【図１３】 図１３（Ａ）〜（Ｃ）は、本発明の表示装置の作製方法について説明する図である。
【図１４】 図１４（Ａ）、（Ｂ）は、本発明の表示装置の作製方法について説明する図である。
【図１５】 図１５は、本発明を適用した電子機器について説明する図である。
【図１６】 図１６は、本発明におけるレジスト膜形成方法について説明する図である。
【図１７】 図１７（Ａ）、（Ｂ）は、本発明に用いているプラズマ処理装置について説明する図である。
【図１８】 図１８（Ａ）〜（Ｅ）は、本発明の表示装置の作製方法について説明する図である。
【図１９】 図１９（Ａ）〜（Ｅ）は、本発明の表示装置の作製方法について説明する図である。
【図２０】 図２０（Ａ）〜（Ｃ）は、本発明の表示装置の作製方法について説明する図である。
【図２１】 図２１（Ａ）〜（Ｃ）は、本発明の表示装置の作製方法について説明する図である。
【図２２】 図２２（Ａ）、（Ｂ）は、本発明の表示装置の作製方法について説明する図である。
【図２３】 図２３（Ａ）〜（Ｃ）は、本発明におけるプラズマ処理について説明する図である。
【図２４】 図２４は、本発明に用いているプラズマ処理手段について説明する図である。
【図２５】 図２５は、本発明におけるプラズマ処理方法について説明する図である。

Claims (9)

  1. 表示装置が有する配線用の導電膜を形成する工程において、
    前記工程は、
    一組の複数のプラズマ発生用の電極が、複数の反応ガス吐出口のそれぞれに設けられたプラズマ処理装置において、
    前記複数の反応ガス吐出口のうち、特定の反応ガス吐出口のみから反応ガスが噴出されることにより、基板上に局所的に前記導電膜を成膜し、
    前記工程は、５〜８００ｔｏｒｒの圧力下において行われることを特徴とする表示装置の製造方法。
  2. 表示装置が有する配線用の導電膜を形成する第１の工程と、
    レジストマスクを形成する第２の工程と、
    前記レジストマスクをマスクとして、前記導電膜のエッチングを行う第３の工程と、
    前記レジストマスクを除去する第４の工程と、を有し、
    前記第１の工程は、
    一組の複数のプラズマ発生用の電極が、複数の反応ガス吐出口のそれぞれに設けられたプラズマ処理装置において、
    ５〜８００ｔｏｒｒの圧力下において、前記複数の反応ガス吐出口のうち、特定の反応ガス吐出口のみから反応ガスが噴出されることにより、基板上に局所的に前記導電膜を成膜し、
    前記第２の工程は、
    複数の液滴噴出口を有する液滴噴出装置において、
    前記複数の液滴噴出口のうち、特定の液滴噴出口のみから液滴が噴出されることにより、前記導電膜上に局所的に前記レジストマスクを成膜することを特徴とする表示装置の製造方法。
  3. 表示装置が有する配線用の導電膜を形成する第１の工程と、
    レジストマスクを形成する第２の工程と、
    エッチングを行う第３の工程と、
    前記レジストマスクを除去する第４の工程と、を有し、
    前記第１の工程は、
    一組の複数のプラズマ発生用の電極が、複数の反応ガス吐出口のそれぞれに設けられたプラズマ処理装置において、
    ５〜８００ｔｏｒｒの圧力下において、前記複数の反応ガス吐出口のうち、特定の反応ガス吐出口のみから反応ガスが噴出されることにより、基板上に局所的に前記導電膜を成膜し、
    前記第２の工程は、
    複数の液滴噴出口を有する液滴噴出装置において、
    前記複数の液滴噴出口のうち、特定の液滴噴出口のみから液滴が噴出されることにより、前記導電膜上に局所的に前記レジストマスクを成膜し、
    前記第３の工程は、
    ５〜８００ｔｏｒｒの圧力下において、前記レジストマスクをマスクとして、プラズマ処理手段を用いて、前記導電膜を局所的にエッチングすることを特徴とする表示装置の製造方法。
  4. 表示装置が有する配線用の導電膜を形成する第１の工程と、
    レジストマスクを形成する第２の工程と、
    エッチングを行う第３の工程と、
    前記レジストマスクを除去する第４の工程と、を有し、
    前記第１の工程は、
    一組の複数のプラズマ発生用の電極が、複数の反応ガス吐出口のそれぞれに設けられたプラズマ処理装置において、
    ５〜８００ｔｏｒｒの圧力下において、前記複数の反応ガス吐出口のうち、特定の反応ガス吐出口のみから反応ガスが噴出されることにより、基板上に局所的に前記導電膜を成膜し、
    前記第２の工程は、
    複数の液滴噴出口を有する液滴噴出装置とにおいて、
    前記複数の液滴噴出口のうち、特定の液滴噴出口のみから液滴が噴出されることにより、前記導電膜上に局所的にレジスト膜を成膜し、
    前記レジスト膜をフォトリソグラフィによって加工し、前記レジストマスクを形成し、
    前記第３の工程は、
    ５〜８００ｔｏｒｒの圧力下において、前記レジストマスクをマスクとして、プラズマ処理手段を用いて、前記導電膜を局所的にエッチングすることを特徴とする表示装置の製造方法。
  5. 請求項２乃至４のいずれか一において、前記液滴噴出装置は二列に配列した前記複数の前記液滴噴出口を有していることを特徴とする表示装置の製造方法。
  6. 請求項２乃至５のいずれか一において、前記第２の工程は、前記液滴噴出装置を二つ用いることを特徴とする表示装置の製造方法。
  7. 請求項１乃至６のいずれか一において、前記基板は１０００×１２００ｍｍ２以上の大きさであることを特徴とする表示装置の製造方法。
  8. 請求項１乃至７のいずれか一において、前記プラズマ処理装置を前記基板上において、一方向に走査することを特徴とする表示装置の製造方法。
  9. 請求項１乃至８のいずれか一において、前記複数の反応ガス吐出口と前記基板との距離は、センサにより、１ｍｍ以下に調整されていることを特徴とする表示装置の製造方法。
JP2004564056A 2003-02-05 2004-01-30 表示装置の製造方法 Expired - Fee Related JP4907088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004564056A JP4907088B2 (ja) 2003-02-05 2004-01-30 表示装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003028230 2003-02-05
JP2003028132 2003-02-05
JP2003028230 2003-02-05
JP2003028132 2003-02-05
PCT/JP2004/000895 WO2004070819A1 (ja) 2003-02-05 2004-01-30 表示装置の製造方法
JP2004564056A JP4907088B2 (ja) 2003-02-05 2004-01-30 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004070819A1 JPWO2004070819A1 (ja) 2006-05-25
JP4907088B2 true JP4907088B2 (ja) 2012-03-28

Family

ID=32852667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004564056A Expired - Fee Related JP4907088B2 (ja) 2003-02-05 2004-01-30 表示装置の製造方法

Country Status (5)

Country Link
US (1) US20040253896A1 (ja)
EP (1) EP1592052A4 (ja)
JP (1) JP4907088B2 (ja)
TW (1) TWI407828B (ja)
WO (1) WO2004070819A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR101032338B1 (ko) * 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
KR101130232B1 (ko) 2003-11-14 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조 방법
WO2005050597A1 (en) * 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
US8001455B2 (en) * 2004-10-14 2011-08-16 Daktronics, Inc. Translation table
US7868903B2 (en) 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
US7893948B1 (en) * 2004-10-14 2011-02-22 Daktronics, Inc. Flexible pixel hardware and method
JP4892822B2 (ja) * 2004-10-21 2012-03-07 セイコーエプソン株式会社 電気光学装置の製造方法
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
CN110956886A (zh) * 2018-01-31 2020-04-03 孝感锐创机械科技有限公司 一种粉尘爆炸的远程控制演示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002237463A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US580796A (en) * 1897-04-13 William j
FR2432717A1 (fr) * 1978-04-27 1980-02-29 Commissariat Energie Atomique Procede de fabrication de plaquettes sensibles pour dosimetres a electrons
US4328257A (en) * 1979-11-26 1982-05-04 Electro-Plasma, Inc. System and method for plasma coating
EP0286306B1 (en) * 1987-04-03 1993-10-06 Fujitsu Limited Method and apparatus for vapor deposition of diamond
US5549780A (en) * 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH0737887A (ja) * 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
US5885661A (en) * 1993-11-24 1999-03-23 Semiconductor Systems, Inc. Droplet jet method for coating flat substrates with resist or similar materials
JP2934153B2 (ja) * 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
US5679167A (en) * 1994-08-18 1997-10-21 Sulzer Metco Ag Plasma gun apparatus for forming dense, uniform coatings on large substrates
US5563095A (en) * 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices
US5811021A (en) * 1995-02-28 1998-09-22 Hughes Electronics Corporation Plasma assisted chemical transport method and apparatus
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5688415A (en) * 1995-05-30 1997-11-18 Ipec Precision, Inc. Localized plasma assisted chemical etching through a mask
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
TW322680B (ja) * 1996-02-29 1997-12-11 Tokyo Ohka Kogyo Co Ltd
JP3162313B2 (ja) * 1997-01-20 2001-04-25 工業技術院長 薄膜製造方法および薄膜製造装置
JP3704883B2 (ja) * 1997-05-01 2005-10-12 コニカミノルタホールディングス株式会社 有機エレクトロルミネセンス素子及びその製造方法
EP1027723B1 (en) * 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US6429400B1 (en) * 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6416583B1 (en) * 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
US6231917B1 (en) * 1998-06-19 2001-05-15 Kabushiki Kaisha Toshiba Method of forming liquid film
JP2000038649A (ja) * 1998-07-23 2000-02-08 Komatsu Ltd 成膜装置及び方法
DE69929271T2 (de) * 1998-10-26 2006-09-21 Matsushita Electric Works, Ltd., Kadoma Apparat und Verfahren zur Plasmabehandlung
US6203619B1 (en) * 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
TW455912B (en) * 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
WO2000070117A1 (en) * 1999-05-14 2000-11-23 The Regents Of The University Of California Low-temperature compatible wide-pressure-range plasma flow device
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
CA2387432C (en) * 1999-10-12 2010-02-09 Wisconsin Alumni Research Foundation Method and apparatus for etching and deposition using micro-plasmas
TW471011B (en) * 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
JP2001156170A (ja) * 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
CA2394895C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
CN1245769C (zh) * 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
WO2001046987A2 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
JP2001279494A (ja) * 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
JP2001308082A (ja) * 2000-04-20 2001-11-02 Nec Corp 液体有機原料の気化方法及び絶縁膜の成長方法
JP2002062665A (ja) * 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
JP2002107744A (ja) * 2000-09-27 2002-04-10 Koninkl Philips Electronics Nv 電極形成方法、画素電極形成方法、及び液晶表示装置
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
EP1340838A1 (en) * 2000-11-14 2003-09-03 Sekisui Chemical Co., Ltd. Method and device for atmospheric plasma processing
JP2002155371A (ja) * 2000-11-15 2002-05-31 Sekisui Chem Co Ltd 半導体素子の製造方法及びその装置
JP2002221616A (ja) * 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2002176178A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
US20040209190A1 (en) * 2000-12-22 2004-10-21 Yoshiaki Mori Pattern forming method and apparatus used for semiconductor device, electric circuit, display module, and light emitting device
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003084123A (ja) * 2001-06-29 2003-03-19 Seiko Epson Corp カラーフィルタ基板、カラーフィルタ基板の製造方法、液晶表示装置、電気光学装置、電気光学装置の製造方法及び電子機器
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US6808749B2 (en) * 2001-10-10 2004-10-26 Seiko Epson Corporation Thin film forming method, solution and apparatus for use in the method, and electronic device fabricating method
JP3890973B2 (ja) * 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US6821379B2 (en) * 2001-12-21 2004-11-23 The Procter & Gamble Company Portable apparatus and method for treating a workpiece
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7056416B2 (en) * 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
US6782928B2 (en) * 2002-03-15 2004-08-31 Lg.Philips Lcd Co., Ltd. Liquid crystal dispensing apparatus having confirming function for remaining amount of liquid crystal and method for measuring the same
EP1592054A4 (en) * 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
KR20110038165A (ko) * 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
EP1592049A1 (en) * 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
JP4748990B2 (ja) * 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN100472731C (zh) * 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR101032338B1 (ko) * 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002237463A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
TW200421929A (en) 2004-10-16
EP1592052A1 (en) 2005-11-02
EP1592052A4 (en) 2014-04-23
US20040253896A1 (en) 2004-12-16
JPWO2004070819A1 (ja) 2006-05-25
TWI407828B (zh) 2013-09-01
WO2004070819A1 (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP4907088B2 (ja) 表示装置の製造方法
US8569119B2 (en) Method for producing semiconductor device and display device
US8790745B2 (en) Manufacturing method for electroluminescence display apparatus
CN100392828C (zh) 显示装置的制造方法
US20050013927A1 (en) Manufacturing method for display device
US20050090029A1 (en) Method of manufacturing a display device
US20110096126A1 (en) Printer head and printing method having the same
JP4619060B2 (ja) 半導体装置の作製方法
KR101362891B1 (ko) 기판의 박막처리장치
JP2000164395A (ja) 基板電極プラズマ発生装置とそれを用いた物質・材料プロセッシング方法
US7727869B2 (en) Method of forming metal wiring and method of manufacturing active matrix substrate
JP3724436B2 (ja) 整流ウォール及びドライエッチング装置並びに該装置を用いた電気光学装置の製造方法
JP2003316279A (ja) デバイスの製造方法、デバイス及び電子機器
CN100392827C (zh) 显示装置的制造方法
CN112002709B (zh) 一种阵列基板、阵列基板制程方法及显示面板
CN100456448C (zh) 有源矩阵基板及其制造方法、以及电光学装置及电子设备
JP2007178532A (ja) カラーフィルタ基板の製造方法および液晶表示装置の製造方法
JP4416601B2 (ja) プラズマプロセス装置、及びそれを用いた液晶表示装置の製造方法
JP2008249997A (ja) 液晶表示装置およびその製造方法
JP3708940B2 (ja) Ｃｖｄ装置の反応室のコーティング方法
US20100092658A1 (en) Coating of masked substrates
WO2007069334A1 (ja) フラットパネルディスプレイの製造方法
WO2007069333A1 (ja) フラットパネルディスプレイの製造方法およびフラットパネルディスプレイ用のパネル
JP2005302787A (ja) アクティブマトリックス基板と、その製造方法
WO2003081650A1 (fr) Dispositif de traitement au plasma et procede de production d'un substrat permettant de former une couche mince

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees