KR20110038165A - 레지스트 패턴의 형성방법 및 반도체장치의 제조방법 - Google Patents

레지스트 패턴의 형성방법 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20110038165A
KR20110038165A KR1020117004972A KR20117004972A KR20110038165A KR 20110038165 A KR20110038165 A KR 20110038165A KR 1020117004972 A KR1020117004972 A KR 1020117004972A KR 20117004972 A KR20117004972 A KR 20117004972A KR 20110038165 A KR20110038165 A KR 20110038165A
Authority
KR
South Korea
Prior art keywords
substrate
film
gas
resist pattern
forming
Prior art date
Application number
KR1020117004972A
Other languages
English (en)
Inventor
순페이 야마자키
히데아키 쿠와바라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110038165A publication Critical patent/KR20110038165A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45589—Movable means, e.g. fans
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Abstract

스핀 도포에 의해 레지스트의 피막을 형성할 경우, 낭비가 되어버리는 레지스트 재료가 존재하고, 더욱이 필요에 따라서 단면세정의 공정이 늘어나 버린다. 또한, 진공장치를 이용하여, 기판 위에 박막을 막형성하는 때는, 채널 내를 진공으로 하는 특별한 장치나 설비가 필요해서, 제조 비용이 높아져 버린다. 본 발명은, 감광제를 함유하는 제 1의 레지스트 패턴을 표면 위에 형성하는 스텝과, 상기 제 1의 레지스트 패턴에 관하여 선택적 노광을 행하는 스텝과, 상기 선택적 노광에 따라 상기 제 1의 레지스트 패턴의 일부를 에칭해서, 제 2의 레지스트 패턴을 형성하는 스텝을 포함한다. 상기 특징에 의해, 재료의 이용 효율을 향상시켜서, 제조 비용의 감소를 실현한다.

Description

레지스트 패턴의 형성방법 및 반도체장치의 제조방법{METHOD OF FORMING A RESIST PATTERN AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은, 배선과 컨택트홀 및 표시장치의 제작 방법에 관한 것으로, 보다 상세하게는 액적분사법(잉크젯법, 액적토출법)을 사용한 레지스트 패턴 등의 박막의 제작 방법, CVD(화학기상성장)법, 증착법 또는 스퍼터법에 의한 박막의 제작 방법, 대기압 또는 대기압 근방하에서 행하는 국소적인 에칭 처리 방법, 애싱 처리 방법의 어느 한쪽의 방법을 사용한 배선, 컨택트 홀 및 표시장치의 제작 방법에 관한 것이다. 또한, 박막을 막 형성하는 반도체 제조장치에 관한 것이다.
절연 표면상의 박막을 이용하여 형성된 박막트랜지스터(TFT)는 집적회로 등에 널리 응용되어, 많은 경우 스위칭소자로서 사용할 수 있다. 이중, TFT를 사용한 표시 패널은, 특히 대형의 표시장치로 용도가 확대하고 있기 때문에, 화면 사이즈의 고선명화, 고개구율화, 고신뢰성, 대형화의 요구가 더 높아지고 있다.
이와 같은 박막트랜지스터에서의 배선의 제작 방법으로서는, 기판의 전체 면에 도전층의 피막을 형성하고, 그 후 마스크를 이용하여 에칭 처리를 행하는 방법이 있다. 또한, 기판 위에 감광성 수지(포토레지스트)의 피막을 형성하고, 패턴이 그려진 마스크와 자외선을 이용하여 노광 현상하는 리소그래피 기술을 사용할 수 있다. 이 기술에 의해 형성한 레지스트 패턴은 에칭 처리 때에 마스크로서 사용할 수 있다(특허문헌 1 참조).
(특허문헌 1) 일본 특허공개 2002-359246호 공보
또한, 최근, CRT 텔레비전에는 없는 박형·경량을 실현하는 액정 텔레비전의 보급이 진행되고 있다. 액정 텔레비전에 고부가가치화를 꾀하는 동시에, 화면 사이즈는 중요한 요소가 되고 있어, 현 상태의 인치별 대수구성비로는 20인치 미만이 거의 70%을 차지하고 있지만, 한편에서는 20인치 이상의, 예를 들면 40인치와 같은 대형의 액정 텔레비전이 출현하고 있다.
이와 같은 화면 사이즈의 확대는, 기판 사이즈의 확대를 가속하고 있어, 제4세대(680×880, 730×920), 제5세대(1000×1200)로까지 변천이 진행하고, 또 그 해상도도 VGA(640×RGB×480), SVGA(800×RGB×600), XGA(1024×RGB×768), SXGA (1280×RGB×lO24)로 고선명화가 진행하고 있다.
레지스트의 피막은, 레지스트의 액을 적하하고, 기판을 회전(spin)시켜서 그 원심력으로 피막을 제작하는 스핀 코팅을 이용하여 형성되는 경우가 많다. 이 경우, 스핀 도포의 때에 적하한 레지스트의 95% 정도는 비산(飛散)되어 버린다. 그래서, 레지스트의 재료, 스핀의 회전속도, 회전의 방식에 연구가 실시되고 있지만, 그래도 레지스트의 90% 정도는 비산되어 버린다. 대형기판을 사용할 경우에는, 이와 같은 문제는, 특히 심각한 문제로 된다.
또한, 스핀 도포를 행하면, 기판 주변의 단부에 까지 레지스트가 도포된다. 그러면, 기판의 핸들링 시에 단부의 레지스트가 깎여서 기판에 부착되어, 패턴 결함이 되어버린다. 이에 따라, 유기용제 등에 의해 단부의 레지스트를 제거하는 단면세정의 공정이 필요하게 된다. 즉, 스핀 도포에 의해 레지스트의 피막을 형성할 경우, 낭비가 되어버리는 레지스트 재료가 존재하고, 더욱이 필요에 따라서 단면세정의 공정이 늘어나 버린다.
또한, 진공장치를 이용하여 기판 위에 박막을 막 형성할 때는, 챔버내를 진공으로 하는 특별한 장치나 설비가 필요하게 되어, 제조 비용이 높아져 버린다. 대형기판을 사용할 경우에는, 필연적으로 챔버도 대형화되기 때문에, 챔버 내를 진공으로 하면 처리시간이 걸려버려, 막형성 가스도 더 대량으로 필요하게 된다.
본 발명은 이와 같은 문제점을 감안해서 이루어진 것으로, 액적분사법을 사용함으로써 처리량(throughput)이나 재료의 이용 효율을 향상시켜서, 제작 비용의 삭감을 목적이라고 한 배선, 컨택트홀 및 표시장치의 제작 방법을 제공하는 것을 과제로 한다. 또, 대기압 또는 대기압 근방하에서의 플라즈마 처리방법을 사용함으로써 기판의 대형화에 대응할 수 있는 배선, 컨택트홀 및 표시장치의 제작 방법을 제공하는 것을 과제로 한다.
또한, 상기한 과제를 해결하는 배선, 컨택트홀 및 표시장치의 제작 방법을 실현하는 것이 가능한 반도체 제조장치의 제공을 과제로 한다.
전술한 종래기술의 과제를 해결하기 위해서, 본 발명에 있어서는 이하의 수단을 꾀한다.
본 발명은, 절연 표면을 가지는 기판 위에 CVD법, 증착법 또는 스퍼터법에 의해 도전층을 형성하고, 감광제를 포함하는 조성물을 분사하는 헤드를 이용하여, 상기 도전층에 접하는 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로서 상기 도전층에 에칭 처리를 행한 후, 상기 레지스트 패턴에 애싱(ashing) 처리를 행하는 배선의 제작 방법이며, 상기 레지스트 패턴은 상기 헤드 또는 상기 기판을 주사해서 형성하고, 상기 에칭 처리 또는 상기 애싱 처리는, 대기압 또는 대기압 근방하에서, 선형으로 배치된 복수의 플라즈마 발생수단을 주사해서 행하는 것을 특징으로 한다.
본 발명은, 절연 표면을 가지는 기판 위에 CVD법, 증착법 또는 스퍼터법에 의해 반도체층 또는 도전층을 형성하고, 상기 반도체층 또는 상기 도전층 위에 절연층을 형성하고, 상기 절연층에 에칭 처리를 행해서, 상기 반도체층 또는 상기 도전층에 도달하는 컨택트홀을 형성하는 컨택트홀의 제작 방법이며, 상기 에칭 처리는, 대기압 또는 대기압 근방하에서, 선형으로 배치된 복수의 플라즈마 발생수단을 주사해서 행하는 것을 특징으로 한다.
본 발명은, 상기한 배선의 제작 방법 및 컨택트홀의 제작 방법의 한쪽 또는 양쪽을 이용하여, 표시장치를 제작하는 것을 특징으로 한다. 표시장치로서는, 박막기술을 사용한 모든 표시장치를 들 수 있고, 예를 들면 액정소자를 사용한 액정표시장치, 자발광 소자를 사용한 발광장치를 들 수 있다.
본 발명은, 절연 표면을 가지는 기판 위에 CVD법, 증착법 또는 스퍼터법에 의해 도전층을 형성하는 형성 수단과, 감광제를 포함하는 조성물을 분사하는 헤드를 이용하여 레지스트 패턴을 형성하는 액적분사 수단과, 상기 기판 또는 상기 헤드를 이동하는 이동 수단과, 대기압 또는 대기압 근방하에서, 에칭 처리 또는 애싱 처리를 행하는 복수의 플라즈마 발생수단을 가지는 반도체 제조장치이며, 상기 복수의 플라즈마 발생수단은 선형으로 배치되는 것을 특징으로 한다.
도전층 또는 반도체층은, CVD법, 증착법 또는 스퍼터법에 의해 형성하고, 바람직하게는 선택적으로 형성하는 것을 특징으로 한다. 상세하게는, 마스크(금속 마스크)를 사용함으로써 기판 전체 면에 막형성하지 않고, 원하는 개소에만 선택적으로 형성한다. 또, 예를 들면 증착법이면, 증착원을 공급하는 공급구멍을 미세화해서 주사함으로써 기판 전체 면에 막 형성하지 않고, 원하는 개소에만 선택적으로 형성한다.
레지스트 패턴의 형성은, 감광제를 포함하는 조성물을 분사하는 헤드를 이용하여 행하는 것을 특징으로 한다. 이는, 소위 액적분사법(잉크젯법)을 사용한 것이며, 헤드 또는 기판을 주사함으로써 행한다. 본 구성에 의해, 스핀 도포를 이용하여 레지스트 패턴을 제작할 경우에 비해서, 레지스트 재료의 이용 효율이 각별히 향상하고, 제작 비용의 감소로 연결된다. 또한, 헤드 또는 기판의 한쪽 또는 양쪽을 주사하는 것이 가능하므로, 정밀도가 향상하고, 원하는 개소에만 막형성할 수 있다.
에칭 처리 또는 애싱 처리는, 대기압 또는 대기압 근방하에서, 선형으로 배치된 복수의 플라즈마 발생수단을 주사해서 행하는 것을 특징으로 한다. 본 처리에는, 진공설비를 필요로 하지 않기 때문에, 생산성의 향상이나, 제작 비용의 감소를 가능하게 한다. 또한, 선형으로 배치된 복수의 플라즈마 발생수단을 사용함으로써 택트 타임(tact time)의 점에서 유리하게 되고, 바람직하게는 기판의 한변과 동일 길이가 되도록 선형으로 복수의 플라즈마 발생수단을 배치하면, 일회의 주사로 처리를 종료시킬 수 있다. 또, 주사 방향은 기판의 한변과 평행한 방향으로 한정되지 않고, 경사방향으로 주사해도 된다.
또, 선형으로 배치된 복수의 플라즈마 발생수단 중, 전체 플라즈마 발생수단으로부터 반응 가스를 공급할 필요는 없고, 원하는 포인트에만 소정의 가스 흐름를 공급하면 처리를 행할 수 있다. 따라서, 반응 가스를 항상 공급할 필요가 없는 본 발명은, 가스의 절약으로 연결되고, 제작 비용의 감소를 가능하게 한다.
또한, 컨택트홀의 제작 방법에 있어서는, 상기 복수의 플라즈마 공급수단으로부터 선택된 하나 또는 복수에만 플라즈마가 발생하는 것을 특징으로 한다. 즉, 선형으로 배치된 복수의 플라즈마 발생수단을 상기 기판과 상대적으로 주사해서, 컨택트홀을 형성하고 싶은 원하는 개소에만 반응 가스를 공급하도록 설정한다. 이와 같은 구성을 가지는 본 발명은, 전체 면에 반응 가스를 공급할 경우에 비교해서, 가스의 이용 효율이 향상하고, 작성 비용의 감소로 연결된다.
상기 구성을 가지는 본 발명은, 제조라인의 공간절약화, 효율화를 꾀할 수 있고, 표시 패널의 제조에서 대폭적인 품질향상, 생산성 향상, 제조 비용 감소에 공헌하고, 지구환경에 적응한 배선, 컨택트홀 및 표시장치의 제작 방법을 제공할 수 있다. 또한, 생산에 연결한 인라인처리가 가능한 대기압방식이기 때문에, 고속, 연속 처리가 가능하다. 또한, 원하는 개소에 필요한 양의 재료만을 사용하면 되기 때문에, 쓸데없는 재료가 작게 되기 때문에 재료의 이용 효율의 향상, 더욱이는 제작 비용의 삭감을 실현한다.
본 발명은, 감광제를 포함하는 조성물을 분사하는 헤드를 이용하여, 기판상의 도전층에 접하는 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로서 상기 도전층에 에칭 처리를 행한 후, 상기 레지스트 패턴에 애싱 처리를 행하는 배선의 제작 방법이며, 상기 도전층은, CVD법, 스퍼터링법 또는 증착법에 의해 형성하고, 상기 레지스트 패턴은, 상기 헤드 또는 상기 기판을 이동해서 형성하고, 상기 에칭 처리 또는 상기 애싱 처리는, 대기압 또는 대기압 근방하에서 플라즈마 발생수단을 이용하여 행하는 것을 특징으로 한다.
본 발명은, 상기한 배선의 제작 방법을 이용하여, 표시장치를 제작하는 것을 특징으로 한다.
표시장치로서는, 박막기술을 사용한 모든 표시장치를 들 수 있고, 예를 들면 액정소자를 사용한 액정표시장치, 자발광 소자를 사용한 발광장치를 들 수 있다.
상기 구성을 가지는 본 발명은, 제조라인의 공간 절약화, 효율화를 꾀할 수 있고, 표시 패널의 제조에서 대폭적인 품질향상, 생산성 향상, 제조 비용 감소에 공헌하며, 지구환경에 적응한 배선, 컨택트홀 및 표시장치의 제작 방법을 제공할 수 있다. 또한, 생산에 연결한 인라인처리가 가능한 대기압방식이기 때문에, 고속, 연속 처리가 가능하다. 또한, 원하는 개소에 필요한 량의 재료만을 사용하면 되기 때문에, 쓸데없는 재료가 작게 되기 때문에 재료의 이용 효율의 향상, 더욱이는 제작 비용의 삭감을 실현한다.
도 1은 플라즈마 처리장치를 도시한 도면이다.
도 2는 플라즈마 처리장치를 도시한 도면이다.
도 3은 액적분사법을 설명하는 도면이다.
도 4는 배선의 제작 방법을 설명하는 도면이다.
도 5는 배선의 제작 방법을 설명하는 도면이다.
도 6은 컨택트홀의 제작 방법을 설명하는 도면이다.
도 7은 액적분사장치를 설명하는 도면이다.
도 8은 제작 플로우를 설명하는 도면이다.
도 9는 스퍼터장치를 설명하는 도면이다.
도 10은 증착장치를 설명하는 도면이다.
도 11은 액정표시장치를 도시한 도면이다.
도 12는 전자기기를 도시한 도면이다.
도 13은 박막트랜지스터의 제작 방법을 도시한 도면이다.
도 14는 박막트랜지스터의 단면구조를 도시한 도면이다.
도 15는 박막트랜지스터의 평면도이다.
도 16은 표시장치의 제작 방법을 도시한 도면이다.
도 17은 플라즈마 처리장치를 도시한 도면이다.
도 18은 플라즈마 처리장치를 도시한 도면이다.
도 19는 플라즈마 처리장치를 도시한 도면이다.
도 20은 플라즈마 처리장치를 도시한 도면이다.
도 21은 박막트랜지스터의 제작 방법을 도시한 도면이다.
도 22는 박막트랜지스터의 제작 방법을 도시한 도면이다.
도 23은 박막트랜지스터의 제작 방법을 도시한 도면이다.
본 발명의 실시 형태에 대해서, 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하는 않게, 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시 형태의 기재 내용에 한정해서 해석되는 것이 아니다. 한편, 이하에 설명하는 본 발명의 구성에 있어서, 동일 참조부호는 다른 도면에서도 공통되어서 사용하는 것으로 한다.
(실시 형태 1)
우선 본 발명의 특징으로서, 복수의 전극이 선형으로 배치된 플라즈마 발생수단을 주사해서, 대기압 또는 대기압 근방하(6.6×102~1.1×105Pa)에서 에칭 처리 또는 애싱 처리를 행하는 것을 들 수 있다. 여기서, 도 1 및 도 2를 이용하여, 본 발명에 있어서 사용하는 플라즈마 처리장치의 일례로서, 제1전극이 제2전극을 둘러싸고, 그 선단에 노즐형의 미세 구멍을 갖는 복수의 원통형의 전극을 가지는 장치에 관하여 설명한다.
도 2a는 상기 장치의 평면도이며, 도 2b는 상기 장치의 단면도이다. 동 도면에 있어서, 카세트실(16)에는, 원하는 사이즈의 유리 기판, 플라스틱 기판으로 대표되는 수지기판 등의 피처리물(13)이 세트된다. 대표적인 피처리물(13)의 반송 방식으로서는, 수평반송을 들 수 있지만, 대표적인 피처리물(13)인 제5세대 이후의 기판을 사용할 경우에는, 반송기의 점유 면적의 감소를 목적으로 해서, 기판을 종간격으로 한 종형반송을 행해도 된다.
반송실(17)에서는, 카세트실(16)에 배치된 피처리물(13)을 반송기구(20:로보트 암)에 의해 플라즈마 처리실(18)로 반송한다. 반송실(17)에 인접하는 플라즈마 처리실(18)에는, 기류 제어 수단(10), 원통형의 복수의 전극이 선형으로 배치된 플라즈마 발생수단(12), 상기 플라즈마 발생수단(12)을 이동시키는 레일(14a, 14b) 등이 설치된다. 또한, 필요에 따라서, 램프 등의 공지의 가열수단(도시 생략)이 설치된다.
기류 제어 수단(10)은, 방진을 목적이라고 한 것이며, 가스의 분출구(23)로부터 분사되는 불활성 가스를 이용해서, 외기로부터 차단되도록 기류의 제어를 행한다. 플라즈마 발생수단(12)은, 피처리물(13)의 반송 방향으로 배치된 레일(14a) 또는 해당 반송 방향에 수직한 방향으로 배치된 레일(14b)에 의해, 소정의 위치로 이동한다.
다음에, 플라즈마 발생수단(12)의 상세에 대해서 도 1을 사용하여 설명한다. 도 1a는 복수의 원통형의 전극이 선형으로 배치된 플라즈마 발생수단(12)의 사시도를 나타내고, 도 1b~ 도 1d에는 원통형의 전극의 단면도를 나타낸다
도 1b에 있어서, 점선은 가스의 경로를 나타내고, 참조부호 21 , 22는 알루미늄, 동 등의 도전성을 가지는 금속으로 이루어지는 전극이며, 제1전극(21)은 전원(29:고주파전원)에 접속한다. 또, 제1전극(21)에는 냉각수를 순환시키기 위한 냉각계(도시 생략)가 접속되어도 된다. 냉각계를 설치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행할 경우의 가열을 방지해서, 연속 처리에 의한 효율의 향상이 가능해 진다. 제2전극(22)은, 제1전극(21)의 주위를 둘러싸는 형상을 가지고, 전기적으로 접지된다. 그리고, 제1전극(21)과 제2전극(22)은, 그 선단에 노즐형의 가스의 미세 구멍을 갖는 원통형을 가진다.
또, 제1전극(21) 및 제2전극(22)의 한쪽 또는 양쪽은, 고체 유전체로 덮으면 된다. 고체 유전체로서는, 산화알루미늄, 2산화지르코늄 및 2산화티탄 등의 금속산화물, 폴리에치렌테라프타레이트 및 폴리테트라플루오르에틸렌 등의 유기물, 산화실리콘, 유리 및 티탄산화바륨 등의 산화물 등을 들 수 있다. 고체 유전체의 형상은, 시트형으로도 필름 형으로도 되지만, 두께가 0.05~4mm인 것이 바람직하다. 이것은, 방전 플라즈마를 발생하는 것에 고전압을 요하기 때문에, 고체 유전체가 지나치게 얇으면, 전압인가 시에 절연파괴가 발생하고, 아크 방전이 발생해 버리기 때문이다.
이 제1전극(21)과 제2전극(22)의 양쪽 전극간의 공간에는, 밸브(27)를 거쳐서 가스공급수단(31:가스펌프)에 의해 프로세스용 가스가 공급된다. 그러면, 이 공간의 분위기는 치환되어, 이 상태에서 고주파전원(29)에 의해 제1전극(21)에 고주파전압(예를 들면, 10~500MHz)이 인가되면, 상기 공간 내에 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성된 여기종을 포함하는 반응성 가스 흐름을 피처리물(13)의 표면을 향해서 조사하면, 해당 피처리물(13)의 표면에서 소정의 표면처리를 행할 수 있다. 또, 가스공급수단(31:가스펌프)에 충전되는 프로세스용 가스는, 처리실 내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 또한, 배기가스는 밸브(27)를 거쳐서 배기계(31)로 유입된다.
또, 이 배기가스는 필터를 개재함으로써, 혼입한 먼지를 제거해서 정제하고, 재이용을 꾀해도 된다. 이와 같이, 재이용을 행함으로써, 가스의 이용 효율을 더 향상시킬 수 있다.
다음에, 단면이 다른 원통형의 플라즈마 발생수단(12)에 대해서, 도 1c, 도 1d를 사용하여 설명한다. 도 1c에는, 제1전극(21)쪽이 제2전극(22) 보다도 길면서, 제1전극(21)이 예각형상을 가지는 플라즈마 발생수단(12)을 나타낸다. 또한, 도 1d에는 제1전극(21) 및 제2전극(22)의 사이에서 발생한 이온화한 가스 흐름을 외부로 분사하는 형상을 가지는 플라즈마 발생수단(12)을 나타낸다. 이와 같이, 플라즈마 발생수단의 형상은 특별하게 한정되지 않고, 어떤 형상이어도 된다.
대기압 또는 대기압 근방하에서 동작하는 플라즈마 처리장치를 사용하는 본 발명은, 감압장치에 필요한 진공처리나 대기개방의 시간이 필요 없고, 복잡한 진공계를 배치할 필요가 없다. 특히, 대형기판을 사용할 경우에는, 필연적으로 챔버도 대형화하고, 챔버 내를 감압 상태로 하면 처리시간도 걸리게 된다.따라서, 대기압 또는 대기압 근방하에서 동작시키는 본 장치를 사용하는 본 발명은 유효하고, 제조 비용의 감소가 가능하게 된다.
또한, 원통형의 복수의 전극이 선형으로 배치된 플라즈마 발생수단(12)을 사용하는 본 장치는, 한번만의 주사로 플라즈마 처리를 행할 수 있기 때문에, 대형 기판에 특히 유효하다. 또한, 플라즈마 발생수단(12)을 주사하는 것으로, 필요 개소에만 처리를 행하면 되고, 불필요한 개소에서는 가스의 공급을 정지하면 되기 때문, 사용하는 가스의 이용 효율이 향상되어, 제작 비용의 감소가 가능해 진다.
즉, 본 발명에 있어서 사용하는 플라즈마 처리장치는, 피처리물(13)과 플라즈마 발생수단(12)과의 사이의 거리를 일정하게 유지한 채, 상기 피처리물(13) 또는 상기 플라즈마 발생수단(12)을 주사해서, 상기 피처리물(13)의 표면에 플라즈마처리를 행한다. 여기서, 원통형의 복수의 전극이 1축 방향으로 배열된 플라즈마 발생수단(12)을 사용하는 본 발명은, 피처리물(13) 또는 플라즈마 발생수단(12)을 주사하는 회수를 감소시킬 수 있기 때문에, 피처리물(13)로서 대형기판을 사용할 경우에 유효하다.
상기한 장치를 이용하여, 피처리물(13)의 표면에 에칭 처리를 행할 경우에는, 가스공급수단(31)으로부터 NF3, CF4(4불화탄소), SF6, COx 등의 원료 가스와, 수소, 산소 중의 하나와 희가스(rare gas)와의 혼합 가스를 플라즈마 발생수단(12)에 공급해서, 플라즈마를 발생시킴으로써 행한다. 예를 들면, NF3나 SF6 등의 원료 가스를 이용하여 불소 원자를 발생시켜, 이것을 고체의 실리콘과 반응해서 휘발성의 SiF4가스로서 기화시켜, 외부로 배기함으로써, 에칭 처리를 행한다. 또한, 피처리물(13)의 표면에 애싱 처리를 행할 경우에는, 가스공급수단(31)으로부터 산소의 원료 가스와, 수소, CF4, NF3, H20, CHF3 중의 하나와 플라즈마 발생수단(12)에 공급해서, 플라즈마를 발생시킴으로써 행한다. 예를 들면, 감광성 유기 레지스트의 애싱 처리는, 산소와 4불화탄소를 유입해서, CO2, CO, H20로 해서, 박리시킴으로써 애싱 처리를 행한다.
또, 상기한 장치를 이용하여, 플라즈마 CVD법에 의한 박막의 막 형성을 행해도 되고, 절연막은 물론 금속 등의 도전막의 막 형성을 행해도 된다. 또한, 부품의 클리닝 처리를 행해도 되고, 특히 전극(21, 22)의 클리닝 처리는, NF3, CF4(4플루오르화탄소), SF6, COx 등의 가스, 유기물의 경우에는 02를 사용한 플라즈마에 의해 클리닝을 행해도 된다.
또한, 본 발명은, 액적분사법에 의해 레지스트 패턴을 형성하는 것을 특징으로 한다.
보다 자세하게는, 감광제를 포함하는 조성물을 분사하는 1개의 헤드를 이용하여, 상기 도전층에 접하는 레지스트 패턴을 형성한다. 이때, 헤드 또는 기판을 주사하는 것으로, 레지스트 패턴을 형성하는 것을 특징으로 한다. 여기서, 전술한 대기압 또는 대기압 근방하에서 행하는 플라즈마 처리방법 및 이 액적분사법을 사용한 본 발명의 배선의 제작 방법에 대해서 이하에 설명한다.
우선, 유리, 석영, 반도체, 플라스틱, 플라스틱필름, 금속, 유리 에폭시 수지, 세라믹 등의 각종 소재를 기판(101)으로 한다(도3(A)). 기판(101)의 재료로서는, 본 발명의 제작 공정의 처리 온도에 견딜 수 있는 재료이면, 어떤 것이라도 관계없다.
계속해서, 기판(101) 위에, 선택적으로 도전막(102a~102c:이하, 도전막(102)으로 총칭)을 형성한다. 또, 기판(101) 위에는 이미 하지막이 형성된 상태 또는 이미 트랜지스터 등의 반도체소자 및 절연막이 형성된 상태이어도 관계없지만, 여기서는, 설명의 편의상, 기판(101) 위에 도전막(102)이 형성된 것으로 한다.
그리고, 본 발명에서는, 도전막(102)의 막 형성은 CVD법, 증착법 또는 스퍼터법에 의해 선택적으로 행하는 것을 특징으로 한다. 환언하면, 기판(101)의 전체 면에 도전막(102)을 막 형성하는 것이 아니고, 뒤에 배선을 형성하는 개소에만 선택적으로 도전막을 막 형성하는 것을 특징으로 한다. 상기 구성을 가지는 본 발명은 배선으로서 사용하는 재료의 이용 효율이 향상하기 때문에, 제작 비용의 감소가 가능해 진다.
CVD법에 의해 도전막(102)을 막 형성할 경우, 소스 가스, 반응온도, 반응 압력을 적절히 설정해서 행한다. 예를 들면, 텅스텐(W)막을 막 형성할 경우, 소스 가스를 WF6, 반응온도를 200~500℃로서 행한다. 또, 알루미늄(Al)막을 막 형성할 경우, 주로 유기화합물을 비교적 저온에서 분해해서 제작하는 방법이 채용되고, 소스가스를 (C4H9)3Al, 반응온도를 250~270℃로 해서 가스의 온도를 유입 도중에 열에 대하여 활성화시켜서 막 형성한다. 또, 동(Cu)막을 막 형성할 경우, 소스 가스에 동을 포함하는 유기화합물, 반응온도 100~300℃로 해서, 열분해하여 막 형성한다. 또, 막 형성하는 박막의 종류에 따라, 감압 상태에서 행할 필요가 있기 때문에, 그 경우에는 소정의 압력으로 설정해서 행한다.
증착법에 의해 도전막(102)을 막형성 할 경우, 통전 가열, 전자빔, 홀 캐소드, 레이저 애블레이션 등이 대표적인 소스로서 들 수 있다. 그러나, 레이저 애블레이션 이외의 방법에서는 조성 변화가 생겨버릴 가능성이 있다. 그 때문에, 합금막을 막형성하기 위해서는, 합금재료를 입자형으로 해서, 하나하나의 입자를 순간적으로 증발시키는 플래쉬 증착법 등의 방법을 사용하면 된다. 증착법에 의해 선택적으로 도전막(102)을 막형성할 경우에는, 증착원의 공급구멍을 작게 해서, 해당 증착원 또는 기판을 주사함으로써 행한다.
스퍼터링법에 의해 도전막(102)을 막형성할 경우, 2극(양극)스퍼터나 마그네트론 스퍼터 등의 전극을 고려한 방식과, 고주파 스퍼터 등의 스퍼터의 운전법을 고려한 방식의 어느 쪽을 이용하여도 관계없다. 스퍼터법에 의해, 선택적으로 형성하는 방법으로서, 예를 들면 2극(양극)스퍼터를 예에 들면, 2개의 전극을 종간격으로 해서, 해당 2개의 전극 사이에 사각형의 판자 형상의 타깃을 끼우는 구조를 채용하는 방법이 있다. 이때, 피처리물에 대향하는 타깃 자체의 면적을 작게 설정하는 것으로, 선택적으로 형성할 수 있다.
또, 상기한 3가지 방법에서는, 도전막을 선택적으로 막형성하는 경우에 대해서 서술했지만, 본 발명은 이에 한정되지 않는다. 전체 면에 도전막을 막형성하는 방법에 금속 마스크를 병용하는 것으로, 선택적으로 막형성해도 관계없다. 이 경우, 배선 재료의 이용 효율은 향상하지 않지만, 뒤의 에칭 처리 공정에 있어서는, 레지스트 패턴에 피복된 개소 이외의 모든 박막을 에칭 처리할 필요가 없고, 원하는 개소에만 에칭 처리하면 된다. 이에 따라, 에칭 처리 시에 사용하는 가스의 낭비가 삭감되어서, 가스의 이용 효율은 상승한다.
계속해서, 도전막(102) 위에, 액적분사법에 의해, 자외선에 반응하는 포토레지스트(감광성 수지)를 막형성해서, 레지스트(104~106)를 형성한다(도 3b). 보다 자세하게는, 헤드(103)로부터, 감광제를 포함하는 조성물을 분사하여, 도전막(102)위로 레지스트(104~106)를 막형성한다.
이때의 평면도를 도 5a에 나타낸다. 헤드(103)는, 기판(101)의 표면과 평행한 상태로, 상하 좌우로 주사할 수 있다. 또, 도 5a, 도 5b에는, 1개의 헤드(103)를 도시했지만, 도 5c에 나타낸 것처럼 여러 개(예를 들면 3개)의 헤드(103)를 이용하여도 된다. 또한, 노즐 지름이 다른 헤드를 여러 개 준비하고, 용도에 따라 지름이 다른 헤드를 가려 써도 된다. 여러 개의 헤드(103)를 사용하는 경우에는, 기판(101)의 행 방향 및 열 방향과 평행하게 주사해도 관계없고, 상기 기판(101)의 행방향 및 열방향에 대하여 경사방향으로 주사해도 관계없다. 또한, 같은 개소를 여러 번 주사함으로써 중복 도포하는 것으로 해도 된다. 또한, 헤드(103)를 주사하는 것이 바람직하지만, 기판(101)을 이동시켜도 된다. 어느 쪽을 이동시킬지는 그 정밀도와 용도에 따라 결정하면 된다. 또, 기판(101)과 헤드(103)는, 원하는 개소에 적하하기 위해서, 가능한 근접시켜 두는 것이 바람직하고, 그 거리는 구체적으로는 3mm 이하, 바람직하게는 201mm 이하, 더욱 바람직하게는 0.5mm 이하가 바람직하다. 이 액적의 정확한 분사는, 거리에도 의존하기 때문에, 거리를 측정하는 센서 등을 이용하여, 이 거리를 정확하게 유지하는 것이 가능하도록 해도 된다.
또, 도전막(102)은, CVD법, 증착법 또는 스퍼터링법에 의해 선택적으로 형성하지만, 도 5a에서는 간략화해서 도시하여, 기판(101) 상의 전체 면에 도전막(102)을 형성했을 경우를 나타낸다.
헤드(103)로부터 분사하는 조성물에는, 감광제를 포함하는 조성물을 사용하면 되고, 예를 들면 대표적인 포지티브형 레지스트인, 노볼락 수지와 감광제인 나프트키논디아지도 화합물, 네가티브형 레지스트인 베이스수지, 지페닐실란지올 및 산발생제 등을 용매에 용해 또한 분산시킨 것을 사용한다. 용매로서는, 아세트산 부틸, 아세트산 에틸 등의 에스테르류, 이소프로필 알콜, 에틸 알콜 등의 알콜류, 메칠에칠케톤, 아세톤 등의 유기용제 등을 사용한다. 용매의 농도는, 레지스트의 종류 등에 따라 적절히 설정하면 된다.
또한, 상기 이외의 재료로서, 헤드(103)로부터 분사하는 조성물은, 에폭시수지, 아크릴수지, 페놀수지, 노볼락 수지, 아크릴수지, 멜라민수지, 우레탄 수지 등의 수지재료를 이용하여도 된다. 또, 이들 수지재료를 이용할 경우, 그 점도는, 용매를 이용하여 용해 또는 분산함으로써 조정한다.
헤드(103)로부터 1회에 분사하는 조성물의 량은 10~70pl(보다 널리는 0.001~100pl), 점도는 100cp 이하, 입경 0 .1㎛ 이하(보다 널리는 1㎛ 이하)가 바람직하고, 노즐 지름은 5~100㎛(보다 널리는 0.01~100㎛)가 바람직하다. 이는, 건조가 발생하는 것을 막고, 또 점도가 지나치게 높으면, 분사구로부터 조성물을 원활하게 분사할 수 없게 되거나 하기 때문이다. 사용하는 용매나, 용도에 맞춰서 조성물의 점도, 표면장력, 건조속도 등은 적절히 조절한다. 또, 헤드(103)로부터 분사하는 조성물은, 기판상에서 연속해서 적하해서 선형 또는 스트라이프형으로 형성하는 것이 바람직하지만, 예를 들면 1도트 마다 등의 소정의 개소 마다 적하해도 된다.
또한, 상기한 액적분사법에 의한 레지스트 패턴의 형성은, 대기압하, 감압하(대기압 근방, 진공도 포함한다)에서 처리를 행한다. 감압 상태로서는, 대기압보다도 낮은 압력 상태인 것을 가리키고, 질소, 희가스(rare gas), 그 밖의 불활성가스로 충전된 분위기에서는, 예를 들면 1×102~2×104Pa(바람직하게는, 5×102~5×103Pa)로 하면 되고, 더 높은 진공중(감압하)에서는 1~5×104Pa(1×102~1×103Pa)로 하면 된다. 감압 상태로 해 둠으써 액적은 기판상의 박막에 도달할 때까지의 사이, 항상 액적으로부터 용매가 휘발하고, 그 체적은 감소해 간다. 그 때문에, 필요에 따라서, 뒤에 행하는 가열공정을 보다 단시간에서 끝마칠 수 있다.
그리고, 레지스트 패턴(104~106)의 막형성이 종료함에 따라, 레지스트의 경화를 목적으로서, 100℃ 정도에서 소성하는 프리베이크 처리를 행한다. 이 가열처리는, 가열원에 할로겐 등의 램프를 이용하여 직접 기판을 고속 가열하는 램프 어닐 장치나, 레이저광을 조사하는 레이저 조사장치를 사용한다. 이들 양자도 가열원을 주사하는 것으로써, 원하는 개소에만 가열처리를 행할 수 있다. 단, 레이저광을 사용할 경우, 레이저 발진장치로부터 발진되는 레이저광의 기판에 있어서의 빔 스폿의 형상은, 열 또는 행의 길이, 요컨대 패턴의 한변의 길이로 되도록 선형으로 형성하는 것이 바람직하다. 그러면, 한번의 주사로 레이저 조사를 종료시킬 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐노를 이용하여도 된다.
다음에, 노광 처리를 행한다(도 3c). 노광 처리는, 미리 원하는 패턴이 기록된 마스크(107:포토마스크)를 레지스트(104~106) 위에 포개고, 그 위에서 자외선을 조사하는 처리를 부른다. 본 처리에서는, 기판 전체 면을 몇 군데씩 나누고, 자외선 램프 등의 광원을 이용하여, 감광제의 감광 파장 영역의 빛을 조사한다.
계속해서, 노광에서 자외선이 조사된 부분의 레지스트를 현상액에 담구어 제거하는 현상 처리를 행하고, 노광에서 인화된 패턴을 실제의 레지스트 패턴(108~110)으로 한다(도 4a). 그리고, 다시 120℃ 정도에서 소성하는 포스트베이크 처리를 행한다.
다음에, 레지스트 패턴(108~110)으로 덮어져 있지 않은 부분의 막에, 플라즈마 발생수단(118)을 이용하여, 에칭 처리를 행해서 제거한다(도 4b). 본 발명에서는, 대기압 또는 대기압 근방하에서, 플라즈마를 사용한 건식에칭 처리를 행하는 에칭 가스는 피가공물에 따라 적절히 선택하면 되고, CF4, NF3, SF6 등의 불소계, C12, BC13 등의 염소계의 에칭 가스를 이용하여 행한다. 본 실시 형태에서는, 산소를 혼합한 가스를 이용하여, 유기물인 레지스트도 에칭되는 것을 이용하고, 도전층을 테이퍼 형상으로 에칭하고, 도전층(112~114)과, 레지스트 패턴(115~117)을 형성했다.
마지막으로, 레지스트 패턴(115~117)에, 플라즈마 발생수단(118)을 이용하여, 애싱 처리를 행해서 제거한다(도 4c). 본 발명에서는, 대기압 또는 대기압 근방하에서, 플라즈마화한 가스와 레지스트를 반응시켜, 레지스트를 기화시켜서 제거하는 플라즈마 애셔를 사용하는 것을 특징으로 한다. 또, 플라즈마 애셔에서는, 일반적으로는 산소 가스를 사용할 수 있고, 레지스트가 탄소, 산소, 수소로 만들 수 있었던 고체의 물질로 이루어지므로, 산소 플라즈마와 화학반응하면 CO2, H20, 02와 같은 기체가 되는 현상을 이용하고 있다. 또, 이 플라즈마 애셔를 사용할 경우, 실제의 레지스트가 함유하는 중금속 등의 불순물은 제거되지 않으므로, 웨트(습식) 스테이션에서 세정해도 된다.
본 발명에 있어서, 이 에칭 처리 및 애싱 처리는, 선형으로 배치된 복수의 플라즈마 발생수단을 주사해서 행하는 것을 특징으로 한다. 본 처리에는, 진공설비를 필요로 하지 않기 때문에, 생산성의 향상이나, 제작 비용의 감소를 가능하게 한다.
또한, 선형으로 배치된 복수의 플라즈마 발생수단을 사용함으로써 택트 타임(tact time)의 점에서 유리하게 되고, 바람직하게는 기판의 한변과 같은 길이가 되도록 선형으로 복수의 플라즈마 발생수단을 배치하면, 일회의 주사로 처리를 종료시킬 수 있다. 또, 주사 방향은, 기판의 한변과 평행한 방향으로 한정하지 않고, 경사방향으로 주사해도 된다.
또, 선형으로 배치된 복수의 플라즈마 발생수단 중, 모든 플라즈마 발생수단으로부터 반응 가스를 공급할 필요는 없고, 원하는 포인트에만 소정의 가스 흐름을 공급하면, 처리를 행할 수 있다. 따라서, 반응 가스를 항상 공급할 필요가 없는 본 발명은, 가스의 절약으로 연결되고, 제작 비용의 감소를 가능하게 한다.
이상과 같이 하여, 기판(101) 위에 도전층(112~114)의 패턴을 형성할 수 있다. 또, 도전층(112~114)의 패턴은, 게이트 배선(용량배선)이면 5~50㎛, 소스 배선이면 5~25㎛로 작성하는 것이 바람직하다. 본 실시 형태에서는, 기판(101) 위에 도전성 재료로 이루어지는 패턴을 형성하는 1형태를 예시했지만, 본 발명은 이에 한정되지 않고, 반도체 집적회로의 배선 형성 공정, 액정 패널이나 EL패널을 구성하는 TFT 기판의 배선 형성 공정 등 다양한 분야에 적용할 수 있다. 즉, 본 발명은 본 실시 형태에 있어서의 예시에 한정되지 않고, 산화실리콘이나 아크릴수지 등의 절연막, 다결정실리콘이나 비정질실리콘 등의 반도체의 패턴을 형성할 경우에도 적용할 수 있다.
(실시 형태 2)
본 발명의 실시 형태에 대해서 도면을 사용하여 설명한다. 본 실시 형태에서는, 전술한 플라즈마 처리장치를 이용하여, 선택적으로 에칭 처리를 행해서 개구(컨택트홀)를 제작하는 형태에 관하여 설명한다.
도 6a에 있어서, 기판(101) 위에 공지의 방법에 의해 반도체층(125:또는 도전층, 배선층), 해당 반도체층(125) 위에 절연막(126)을 형성한다. 그리고, 절연막(126) 위에는, 개공을 형성하는 개소 이외에 레지스트 패턴(127, 128)을 형성한다. 이 상태가 되면, 플라즈마 공급수단(12)에 의해, 에칭 처리를 행한다. 그러면, 도 6b에 나타낸 바와 같이, 반도체층(125)에 도달하는 컨택트홀(129)을 형성할 수 있다. 이 컨택트홀은 플라즈마 공급수단(12)의 지름이나, 사용하는 표시 패널의 해상도에도 의존하지만, 약 2.5~30㎛이다.
본 발명에서는, 상기 에칭 처리는 대기압 또는 대기압 근방하에서, 선형으로 배치된 복수의 플라즈마 발생수단을 주사해서 행하고, 상기 복수의 플라즈마 공급수단으로부터 선택된 하나 또는 복수에만 플라즈마가 발생하는 것을 특징으로 한다. 본 처리에는 진공설비를 필요로 하지 않기 때문에, 생산성의 향상이나, 제작 비용의 감소를 가능하게 한다. 또한, 선형으로 배치된 복수의 플라즈마 발생수단을 사용함으로써, 택트 타임의 점에서 유리하게 되고, 바람직하게는 기판의 한변과 같은 길이가 되도록 선형으로 복수의 플라즈마 발생수단을 배치하면, 일회의 주사로 처리를 종료할 수 있다. 또, 주사 방향은 기판의 한변과 평행한 방향으로 한정하지 않고, 경사방향으로 주사해도 된다.
또, 선형으로 배치된 복수의 플라즈마 발생수단 중, 모든 플라즈마 발생수단으로부터 반응 가스를 공급할 필요는 없고, 원하는 포인트에만 소정의 가스 흐름을 공급하면, 처리를 행할 수 있다. 따라서, 모든 플라즈마 공급수단에 대하여 반응 가스를 공급할 필요가 없는 본 발명은, 가스의 이용 효율을 향상시켜서, 제작 비용의 감소를 가능하게 한다.
또한, 도 6c~도 6e에 본 발명의 다른 1예를 나타낸다.
잉크젯법(액적분사법)에 의해 층간절연막을 섬 형상으로 선택적으로 형성한 후, 플라즈마 처리를 선택적으로 행하여, 상기 층간절연막의 형상을 조절함으로써 컨택트홀을 가지는 층간절연막을 형성하는 것이다. 본 발명은, 층간절연막을 잉크젯법으로 형성하는 것을 특징으로 한다.
우선, 도 6a와 마찬가지로, 기판(101) 위에 형성한 반도체층 또는 배선층(125:도전층)을 형성한다. 여기서는 금속으로 이루어지는 배선층(125)을 예로 들어 설명한다. 잉크젯법에 의해, 고분자재료(대표적으로는 폴리이미드, 아크릴, 벤조디크로부틴 등)를 포함하는 용액을, 기판(101)의 소정의 위치에 분사 도포하고, 소성을 행해서 용매를 제거하고, 절연층(130a)을 형성한다(도 6c). 이 공정을 거쳐서, 배선층(125)의 일부를 나타나게 한다. 나타나게 한 부분은 뒤에 컨택트홀이 되는 개소이다. 또, 층간절연막으로서 기능시키기 위해서는 어느 정도 막두께가 필요하므로, 분사 도포와 가소성(또는 소성)을 반복하는 것으로, 원하는 막두께를 얻어도 된다.
또한, 절연층(130a)의 재료로서는, 감광성 또는 비감광성의 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조디크로부틴) 또는 이들의 적층 등을 적절히 사용할 수 있다. 또한 절연층(130a)으로서, 감광성의 빛에 의해 에천트가 불용해성이 되는 네가티브형 또는 빛에 의해 에천트가 용해성이 되는 포지티브형의 어느 것도 사용할 수 있다.
본 발명은, 스핀 코트법와 같이 기판 전체 면에 도포를 행하지 않기 때문에, 대폭 재료를 절약할 수 있다.
다음에, 도 6d에 나타낸 바와 같이, 플라즈마 공급수단(12:노즐)을 사용한 플라즈마처리에 의해서, 절연층(130a)의 단부를 선택적으로 에칭하고, 상기 절연층(130a)에 컨택트홀을 형성한다. 이 에칭은, 절연층(130a)의 형상을 조절하는 처리로도 된다. 미리 절연층(130a)에 개구된 구멍을 확대함으로써 컨택트홀이 형성되고, 절연층(130b)이 형성된다. 종래의 포트리소그래피 기술의 에칭에 비해서 에칭하는 부분이 적기 때문에, 단시간에 컨택트홀을 형성할 수 있다. 본 발명은, 레지스트 마스크를 이용하여 에칭을 행하기 때문에, 레지스트 형성 프로세스를 생략할 수 있다.
또한, 동시에 배선층(125)이 나타나고 있는 부분에 불순물 등의 먼지가 존재하고 있을 경우, 그 먼지를 제거할 수도 있다. 또한, 배선층(125)이 나타나고 있는 부분에 자연산화막이 형성되었을 경우, 자연산화막도 제거할 수 있다.
다음에, 도 6e에 나타낸 바와 같이, 배선(131)을 형성한다. 또, 절연층(130b)은, 층간절연막으로서 기능 하는 것이 된다. 잉크젯법에 의해 배선을 형성하면, 마스크 리스(mask less)의 프로세스로 할 수 있어, 양산에 알맞은 프로세스로 할 수 있다.
본 실시 형태는, 상기한 실시 형태와 자유롭게 조합하는 것이 가능하다.
(실시 형태 3)
우선, 본 발명의 특징으로서 대기압 또는 대기압 근방하에서 에칭 처리 또는 애싱 처리를 행하는 것을 들 수 있다. 여기서, 도면을 이용하여, 본 발명에 있어서 사용할 수 있는 플라즈마 처리장치의 일례에 관하여 설명한다.
도 17a에 있어서, 플라즈마 공급수단은, 유리 또는 석영유리에 의해 형성된 노즐(92)을 가진다. 그리고, 노즐(92)의 하부에는, 고주파전원(89)에 접속한 제1전극(88:고주파전극)과, 접지된 제2전극(87:접지전극)이 대향해서 배치해 있어, 이 제1전극(88)과 제2전극(87)의 사이에 고주파전압이 인가된다.
노즐(92)에는, 가스공급수단(85:가스펌프)이, 밸브(86)를 매개로 접속되어 있다. 이 가스공급수단(85)에서는, 밸브(86)를 거쳐서 소정의 가스가 공급된다. 노즐(92)의 아래쪽에는, 스테인레스판 등으로 이루어지는 스테이지(91)가 배설되어 있고, 이 스테이지(91)의 상면에는, 플라즈마화된 가스 흐름이 조사되는 피처리물(90)이 배치된다.
그리고, 예를 들면 희가스에 적당량의 산소 가스 또는 4불화탄소 가스, 또는 산소 가스와 4불화탄소 가스를 첨가하고, 이를 방전 가스로서, 대기압상태에서 노즐(92)에 공급하는 동시에 제1전극(88)에 고주파전압을 인가한다. 그러면, 양쪽 전극간에는 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성한 여기종을 포함하는 반응성 가스 흐름을 피처리물(90)의 표면을 향하여 조사하면, 해당 피처리물(90)의 표면에서 소정의 표면처리를 행할 수 있다.
다음에, 도 17a에 나타낸 플라즈마 처리장치의 사시도를 도 17b에 나타낸다. 노즐(92)은, 병행하여 대향해서 배치하여, 간격에 가스 유로를 형성하고 있다. 그리고, 노즐(92)의 길이방향을 따라서, 고주파전원(89)에 접속하는 제1전극(88:도시 생략)과, 제1전극(88)과 대향하도록 제2전극(87)이 배설해 있다. 노즐(92)의 하단에는, 노즐(92)과 직교하는 핀판(94, 95)이 설치된다. 또, 노즐(92)의 상부에는, 가스 유로에 따라 복수개 공급구멍을 가지고, 가스 유로에 방전 가스를 균일하게 공급하기 위한 가스 제어수단(도시 생략)이 설치된다. 또한, 가스 유로의 측부는, 측판(도시 생략)에 의해 막혀 있어, 가스 유로에서 생성된 반응 가스 흐름은, 가스 유로의 아래쪽으로만 분사할 수 있게 된다.
상기 구성을 가지는 본 발명에서 사용하는 플라즈마 처리장치는, 선형의 방전을 발생시킬 수 있고, 이 방전에 의해 생성한 플라즈마에 의한 반응 가스 흐름을 피처리물(90)에 조사함으로써, 소정의 애싱 처리 또는 에칭 처리를 행할 수 있다.
또한, 상기한 도 17과는 다른 구성의 플라즈마 처리장치에 대해서, 도면을 사용하여 설명한다. 도 18a는 본 발명에 관련되는 플라즈마 처리장치의 평면도이며, 도 18b는 단면도이다. 도 18a 및 도 18b에 있어서, 카세트실(21a)에는, 표면처리가 이루어지는 유리기판, 수지기판, 반도체기판 등의 피처리물(12a)이 세트된다. 피처리물(12a)로서는, 원하는 사이즈의 기판을 사용할 수 있다. 또, 카세트실(21a)에 세트되는 기판에는, 세정 등의 전처리를 미리 행해 두는 것이 바람직하다.
참조부호 22a는 반송실이고, 반송기구(20a:예를 들면 로보트암)에 의해, 카세트실(21a)에 배치된 피처리물(12a)을 플라즈마 처리실(23a)로 반송한다. 피처리물(12a)의 반송 방식으로서는, 수평반송을 들 수 있지만, 피처리물(12a)로서 제5세대 이후의 기판을 사용할 경우에는, 반송기의 점유 면적의 감소를 목적으로서, 기판을 종간격으로 한 종형반송을 행해도 된다. 반송실(22a)에 인접하는 플라즈마 처리실(23a)에는, 방진을 위해 외기를 차단하도록 하는 공기의 흐름을 만들면서 피처리물(12a)의 반송도 행하는 기류제어수단(18a), 가열수단(19) 및 플라즈마 발생수단(25)이 설치된다. 가열수단(19)은, 할로겐 램프 등의 공지의 가열수단을 사용하면 되고, 피처리물(12a)의 하면으로부터 가열한다. 참조부호 18a는 기류 제어수단, 26은 가스의 분출구이며, 가스공급수단(29)으로부터 공급되는 불활성 가스 등의 반송용 가스를 이용하여 기류의 제어를 행한다. 본 발명에서 사용하는 플라즈마 처리장치는, 대기압 또는 대기압 근방하에서 동작시키기 위해, 기류제어수단(18a)에 의해, 플라즈마 발생수단(25) 부근의 기류를 제어하는 것만으로, 외부로부터의 오염이나 반응생성물의 역류를 방지할 수 있다. 즉, 외계와의 분리는 이 기류제어수단(18a)만으로 행하는 것도 가능해서, 플라즈마 처리실(23a)을 완전하게 밀폐할 필요가 없다. 또, 본 발명은, 감압장치에 필요한 진공처리나 대기개방의 시간이 필요 없고, 복잡한 진공계를 배치할 필요가 없다.
또한, 가스공급수단(29)으로부터 공급되는 가스는, 가열수단(28)에 의해 원하는 온도(예를 들면 50도~800도)로 가열되고, 이 가열된 가스를 피처리물(12a)에 분사하는 것으로써, 피처리물(12a)을 가열한다. 가열수단(28)은, 기체를 가열할 수 있는 것이면 특별하게 한정되지 않고, 공지의 것을 사용하면 된다. 본 발명에서는, 가열된 가스를 피처리물(12a)의 상면에 분사해서 가열하고, 또한 가열수단(19)에 의해 피처리물(12a)의 하면을 가열한다. 이와 같이, 피처리물(12a)의 양면을 가열함으로써 당해 피처리물(12a)을 균일하게 가열한다. 또한, 가스공급수단(29)으로부터 공급되는 반송용 가스에는, 불활성 가스를 사용하면 된다.
플라즈마 발생수단(25)은, 제1전극(13a) 및 제2전극(14a)에 의해 구성되어, 고주파전원(17a), 배기계, 가스공급수단 등에 접속된다(도 18). 플라즈마 처리실(23a)에 있어서, 소정의 표면처리가 종료한 피처리물(12a)은, 반송실(24)로 반송되어, 이 반송실(24)에서 다른 처리실에 반송된다.
또, 제1전극(13a) 및 제2전극(14a)의 한쪽 또는 양쪽은, 고체 유전체로 덮으면 된다. 고체 유전체로서는, 산화알루미늄, 2산화지르코늄 및 2산화티탄 등의 금속산화물, 폴리에칠렌테라프타레이트 및 폴리테트라플루오르에틸렌 등의 유기물, 산화규소, 유리 및 티탄산바륨 등의 산화물 등을 들 수 있다.
고체 유전체의 두께는, 0.05~4mm인 것이 바람직하다. 이것은 방전 플라즈마를 발생하는데도 고전압을 요하기 때문에, 고체 유전체가 지나치게 얇으면, 전압 인가 시에 절연파괴가 발생하여, 아크 방전이 발생해버리기 때문이다.
다음에, 플라즈마 발생수단(25)의 상세한 구성에 대해서, 도 19의 단면도를 사용하여 설명한다. 도 19에 있어서의 점선은, 가스의 경로를 나타낸다. 참조부호 13a, 14a는 알루미늄, 동, 스테인레스 등의 도전성을 가지는 금속으로 이루어지는 전극이며, 제1전극(13a)은 전원(17a:고주파전원)에 접속되어 있다. 또, 제1전극(13a)에는 냉각수를 순환시키기 위한 냉각계(도시 생략)가 접속되어 있어도 된다. 냉각계를 설치함으로써, 냉각수의 순환에 의해 연속적으로 표면처리를 행할 경우의 가열을 방지하여, 연속 처리에 의한 효율의 향상이 가능해 진다. 제2전극(14a)은 제1전극(13a)의 주위를 둘러싸는 형상을 가지고, 전기적으로 접지되어 있다. 그리고, 제1전극(13a)과 제2전극(14a)은 그 선단에 노즐형의 가스의 공급구멍을 가지는 원통형을 가진다. 이 제1전극(13a)과 제2전극(14a)의 양쪽 전극간의 공간에는, 가열수단(28)에 의해 가열된 가스가 공급된다. 이렇게 하면, 이 공간의 분위기는 치환되고, 이 상태에서 고주파전원(17a)에 의해 제1전극(13a)에 고주파전압(예를 들면 10~5,00MHz)이 인가되어서, 상기 공간 내에 플라즈마(11)가 발생한다. 이 플라즈마(11)에 의해 생성되는 이온, 라디칼 등의 화학적으로 활성한 여기종을 포함하는 반응성 가스 흐름을 피처리물(12a)의 표면을 향해서 조사함으로써, 해당 피처리물(12a)의 표면에 있어서의 박막의 형성이나 세정 등의 표면처리를 행한다.
또, 도 19중, 참조부호 27은 밸브, 28은 가열수단, 29, 30a, 31a는 가스공급수단, 32는 배기가스, 33은 필터이다. 가열수단(28)은, 가스공급수단(9, 30a, 31a)으로부터 공급되는 가스를 원하는 온도(예를 들면 50~800도)가 될 때까지 가열한다. 또, 참조부호 29는 반송용 가스의 가스공급수단, 30a는 정제 가스의 가스공급수단, 31a는 프로세스용 가스의 가스공급수단이다. 반송용 가스는, 불활성가스 등의 처리실내에서 행하는 표면처리에 영향을 미치게 할 일이 없는 가스를 사용한다. 또한, 프로세스용 가스는, 처리실 내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 배기가스(32)는 밸브(27)를 거쳐서, 필터(28)에 유입된다. 필터(28)에서는, 배기가스에 혼입한 먼지를 제거한다. 그리고, 필터(33)에 의해 정제된 가스는 다시 정제 가스의 가스공급수단(30a)에 유입되어서, 다시 프로세스용 가스로서 사용할 수 있다.
또, 상기한 바와 같이, 기류제어수단(18a)으로부터 경사방향과 수직방향으로 분사되는 가스와 양쪽 전극간의 공간으로부터의 가스에 의해, 피처리물(12a)은 수평으로 부상하고, 비접촉 상태에서 진행방향으로 반송된다. 전극 부근에서는, 가스는 위를 향해 분사되고, 이 가스에 의해 피처리물(12a)은 부상한다. 또, 기류제어수단(18a) 부근에서는 가스의 분사와 가스의 흡인을 동시에 행하여, 피처리물(12a)이 부상하는 높이를 제어한다. 또한, 밸브(27)를 이용하여, 피처리물(12a)의 수평정밀도를 가스의 유량에 의해 조정하고, 피처리물(12a)과 제1 및 제2전극(13a, 14a)의 거리를 정밀에 조정한다. 본 구성에 의해, 반송이 곤란한 대형의 얇은 피처리물(12a)에 대하여도, 왜곡되거나, 휨이 생기거나, 최악의 경우 깨지거나 하는 사태를 방지한다.
또, 상기한 도 18과는 달리, 도 20a 및 도 20b에 나타나 있는 바와 같이, 기류제어수단(18)과 기계식의 로보트암(51:반송기구)을 이용하여, 피처리물(12a)을 반송해도 된다. 이렇게 하면, 피처리물(12a)을 진행방향에 수평으로 반송할 수 있다. 또한, 로보트암(51)이 아니라, 도 20c에 나타나 있는 바와 같이 피처리물(12a)의 진행방향에 레일(53)을 설치하고, 그 레일(53)을 주행하는 대차(52)를 이용하여, 피처리물(12a)을 수평으로 반송해도 된다.
(실시예)
〔실시예1〕
본 발명의 실시예에 대해서, 도면을 사용하여 설명한다.
도 7은 액적분사법을 사용한 액적분사장치를 나타낸다. 상기 장치를 이용하여, 기판(215) 위에 원하는 레지스트 패턴을 형성할 때는, 헤드(201:잉크 헤드)로부터 조성물을 분사하는 주기와, 기판(215)의 이동 속도를 조절한다. 또, 헤드(201)에 인접하여, 조성물의 평활화 수단으로서 기체를 분출하는 노즐(202)을 구비해도 된다. 이 노즐(202)로부터 분출하는 기체에 의해, 기판(215)위로 분사된 조성물을 평활화한다. 즉, 헤드(201)와 기판(215) 사이의 거리를 유지하면서, 상기 헤드(201) 또는 상기 기판(215)을 움직이는 것으로, 선형의 패턴이 형성되지만, 이때 노즐(202)로부터 기체를 분출시켜서, 상기 패턴을 평활화할 수 있다. 또한, 분사한 조성물의 착탄(着彈) 위치의 정밀도를 높이기 위해서, 헤드(201)와 기판(215)의 간격을 1mm 이하로 근접시키는 것이 바람직하다. 이를 위해, 헤드(201)가 상하로 움직이는 이동기구(204)와 그 제어 수단(203)을 설치하고, 패턴 형성시에만 헤드(201)를 기판(215)에 근접시키는 구성으로 한다.
그 밖의 상기 장치는, 기판(215)을 고정해 ⅩYθ방향으로 가동하여, 기판(215)을 고정하는 기판 스테이지(205), 헤드(201)에 조성물을 공급하는 수단(206), 노즐(202)에 기체를 공급하는 수단(207) 등으로 구성된다. 케이스(210)는 헤드(201), 기판 스테이지(205) 등을 덮는다. 또한, 상기 장치를 사용할 때는 가스공급수단(208)과 케이스(210) 내에 설치된 샤워 헤드(209)에 의해, 조성물의 용매와 같은 기체를 공급해서 분위기를 치환해 두면, 건조를 어느 정도 방지할 수 있고, 장시간 인쇄를 계속할 수 있다. 그 밖의 부수되는 요소로서, 처리하는 기판(215)을 유지하는 캐리어(212), 그 캐리어(212)로부터 반출입시키는 반송 수단(211), 청정한 공기를 송출해 작업 영역의 먼지를 감소하는 크린 유닛(213) 등을 구비해도 된다.
도 5d 및 도 5e는 헤드(103)의 단면도를 나타내고 있고, 해당 도면을 이용하여, 헤드로부터 조성물을 분사하는 2가지 방법을 설명한다. 도 5d 및 도 5e에 있어서, 참조부호 121은 조성물, 122는 헤드이다. 우선, 제1방법으로서, 도 5d에는 헤드(103)로부터 조성물(121)의 분사가 정지하지 않고, 요컨대, 조성물(121)을 연속적으로 분사해서 패턴을 형성하는 방법을 적용했을 경우를 나타낸다. 또, 제2방법으로서, 도 5e에는 헤드(103)로부터 조성물(121)을 적하해서 패턴을 형성하는 방법을 적용했을 경우를 나타낸다. 본 발명에서는, 어느 쪽 방법을 이용하여도 된다.
다음에, 주로 도전층을 막형성하는 막형성실(225), 도 7의 장치가 삽입된 액적분사 처리실(227), 레이저 조사실(228), 노광용 처리실(225), 세정실(238) 및 플라즈마 처리실(237)을 순차적으로 통과하는 플로우를 나타낸다.
즉, 반도체장치를 제작할 때에 통과하는 각 처리실에 대해서, 도 8을 사용하여 설명한다.
각 처리실에는, 필요에 따라서 배기 펌프를 설치한다. 배기 펌프로서는, 유(油)회전펌프, 메카니칼부스타 펌프, 터보 분자펌프 또는, 사이크로 펌프를 사용하는 것이 가능하지만, 수분의 제거에 효과적인 사이크로 펌프가 바람직하다.
막형성실(225)은, 주로 도전성 재료를 이용하여, CVD법, 증착법 또는 스퍼터링법을 이용하여 국소적으로 선택 가공을 행한다. 즉, 후술하는 스퍼터장치(도 9), 증착장치(도 10) 등이 본 막형성실(225)에 설치된다.
액적분사 처리실(227)은 레지스트 패턴의 형성을 행하는 것을 특징으로 한다. 액적분사 처리실(227)은 전술한 도 7에 나타내는 구성으로 되어 있고, 도 5b 및 도 5c에 나타낸 1개 또는 여러 개의 헤드가 설치된다. 그리고, 헤드 또는 기판을 주사하는 것으로, 레지스트 패턴의 형성을 행한다.
레이저 조사실(228)은, 가열처리 등의 용도로 사용한다. 기판을 탑재하여, 해당 기판의 위치를 제어하는 위치제어수단, 레이저 발진장치(230), 광학계(229), 중앙연산처리장치 및 메모리 등의 기억수단을 겸비한 컴퓨터 등을 가진다.
노광용 처리실(225)은, 액적분사 처리실(227)에서 레지스트 패턴을 형성후, 노광 처리를 행할 때에 사용한다. 노광 처리실(225)에는, 레지스트 패턴에 감광제의 감광 파장 영역의 빛을 조사하기 위한 처리 유닛(239)이 구비되어 있다. 감광제의 감광 파장 영역의 빛으로서는, 감광제에 의하지만, 일반적으로는 파장 350~450nm의 빛이 필요하다. 해당 파장 영역을 만족하는 광원으로서는, 다파장 빛의 등배 투영 노광장치나 단파장 빛의 등배 투영 노광장치의 광원으로서 일반적으로 사용되는 초고압수은등이 적합한 일례로서 들 수 있고, 초고압수은등의 스펙트럼광인 g선(436nm)와 h선(405nm)과 i선(365nm)으로 이루어지는 다파장광을 조사하는 구성으로 되어 있다. 이는, 광학필터와, 광원의 초고압수은등과 초고압수은등(405)에 전력을 공급하기 위한 전력공급 라인 등으로 구성된다. 광학필터로서는, 흡수필터나 박막간섭필터를 들 수 있고, 이들의 흡수필터나 박막간섭필터를 적절히 적층하여, g선(436nm)과 h선(405nm)과 i선(365nm)으로 구성되는 다파장 광을 분광 투과한다. 더욱이, 광조사의 처리시간은, 노광장치에서의 노광 시간과 마찬가지로 엄밀한 것은 아니지만, 레지스트 패턴의 연화 형상에 영향을 주기 때문에, 소정 시간의 광조사 처리가 이루어지는 장치 구성이 필요하다. 이러한 장치 구성으로서는, 도시하지 않지만, 셔터(Shutter)기구를 설치한다든가, 소정 시간의 사이만 초고압수은등으로의 전력공급을 행하는 기구를 설치하는 등의 수단이 고려된다.
세정실(238)은 스핀 도포방식의 처리실이며, IPA나 순수한 물을 공급해서 박리 후의 린스 처리를 행한다. 또, 본 발명은, 실시 형태 1, 3에 있어서 상기한 플라즈마 처리장치에 의해, 대기압 또는 대기압 근방하에서 레지스트를 애싱해서 제거하는 것을 특징으로 하지만, 공정에 따라서는 세정실(238)과 같은 스핀 도포방식의 처리실에 있어서, 레지스트 박리액을 공급하여, 레지스트의 제거를 행해도 된다. 플라즈마 처리실(237)에서는 대기압 또는 대기압 근방하에서 에칭 처리, 애싱 처리를 행한다.
본 발명은, 대기압 또는 대기압 근방하에서 동작하는 장치를 사용하기 위해서, 액적분사용 처리실(227), 플라즈마 처리실(237), 박막을 막형성하는 처리실, 액적을 분사하는 헤드를 이동하는 이동 수단 등을 한번에 구비한 제조장치를 제공할 수 있다. 이러한 구성의 제조장치에 의해, 인라인 처리가 보다 용이하게 할 수 있게 되고, 제조라인의 공간 절약화, 효율화를 꾀할 수 있다.
본 실시예는, 상기한 실시 형태와 자유롭게 조합하는 것이 가능하다.
〔실시예 2〕
본 발명의 실시예에 대해서, 도면을 사용하여 설명한다.
도 9는 마그네트론 방식의 스퍼터링 장치의 1예를 나타낸다. 해당 장치는, 피처리물(기판)의 취출(꺼냄)을 행하는 반송구(322:취출구)를 구비한 막형성실(311)을 갖는다. 막형성실(311) 내에는 타깃(317)이 설치되어 있고, 팩킹 플레이트(packing plate)를 매개로 냉매(319)에 의해 냉각(수냉)된다. 영구자석(318)은 타깃 면과 평행한 방향으로 원운동 또는 직선운동 함으로써 대향하는 기판 표면에 막 두께의 균일성이 좋은 피막의 형성을 가능하게 한다. 셔터(323)는 막 형성 시작 전후에 개폐하고, 방전 초기에 있어서 플라즈마가 불안정한 상태에서 피막이 형성되는 것을 막고 있다.
기판(313)과 마스크(314)는 기판 홀더(327) 및 마스크 홀더(328)를 이동시켜서, 기판 유지수단(312)에 설치한다. 이때, 기판(313)과 마스크(314)의 얼라인먼트는, 막형성실내에 설정된 CCD 카메라(316)를 이용하여 행하면 된다. 또한, 기판 유지수단(312)에는 자성체(31:자석)가 설치되고, 상기 자성체(315)에 의해, 기판(313)과 마스크(314)가 고정된다. 이때, 기판(313)과 마스크(314)가 접하지 않도록, 스페이스를 설치하여, 일정한 갭(높이)을 유지해도 된다. 또한, 타깃(317)을 유지하는 수단은, 타깃(317)을 상승 하강시키는 수단(326)을 가지고, 막형성 시에 기판(313)과 상기 타깃(317)의 거리를 제어해도 된다. 물론, 기판 유지수단(312)에, 기판(313)을 상승 하강시키는 수단을 설치하고, 막형성 시에 기판(313)과 타깃(317)과의 거리를 제어해도 된다.
또한, 기판 유지수단(312)에, 가열수단으로서 시즈 히터를 매립하고, 가열된 희가스(아르곤 가스)를 기판(313)의 뒷편으로부터 유입해서 균열성을 높이면 된다. 또한, 막형성실(311)에는, 가스 유입수단(321)으로부터 희가스나 산소 가스가 유입되고, 콘덕턴스 밸브(325)에 의해 제어되는 정류판(324)은 막형성실(311) 내에서의 스퍼터링 가스의 흐름을 정류하는 목적에서 설치된다. 타깃(317)에는 고주파전원(320)이 접속된다.
다음에, 스퍼터법에 의해 도전막을 막형성할 때에 사용하는 마스크(330)의 예를 도 9b에 나타낸다. 마스크(314)는, 마스크 패턴(331)을 슬릿형으로 가진다. 마스크 패턴(331)은, 화소부에 배치되는 신호선의 형성용으로는 5~20㎛으로 한 폭이 좁은 패턴을 설치하거나, 루팅 배선의 형성용에는 150~1000㎛로 한 폭이 넓은 패턴을 설치하거나 해서, 그 용도에 따라 적절히 설정한다.
또, 마스크(314)에는, 보강을 목적으로서 보조 배선이 슬릿에 평행하게 설치되어도 된다. 이 보조 배선의 폭, 길이 및 배치 개소는 막형성 시의 장해가 되지 않도록 적절히 설정하면 된다. 이러한 보조 배선을 사용하면, 막형성 영역의 폭이 변동하거나, 구불구불하거나 하는 것을 방지한다. 이러한 마스크(314)는 니켈, 백금, 강철, 스테인레스 또는 석영유리 등으로 형성되고, 금속재료로 형성되는 마스크는 금속 마스크라고 부른다. 막형성하는 배선의 폭에도 따르지만, 마스크(314)는 5~25㎛ 정도의 두께를 갖도록 형성하면 된다.
본 발명은, 기판(313)과 겹치도록 마스크(314)를 배치하여, 기판(313) 위에 선택적으로 박막을 막형성하는 것을 특징으로 한다. 보다 자세하게는, 희가스를 포함하는 분위기 중으로 고주파전력을 인가하여, 스퍼터링법에 의해 원하는 형상의 박막을 막형성한다. 이렇게 마스크(314)를 배치하여, 원하는 형상의 박막을 형성할 경우, 재료의 이용 효율은 향상하지 않지만, 뒤의 에칭 처리 공정에 있어서는 레지스트 패턴에 피복된 개소 이외의 영역의 박막을 에칭 처리할 필요가 없고, 원하는 개소만을 에칭 처리하면 된다. 이에 따라, 에칭 처리 시에 사용하는 가스의 낭비가 삭감되고, 가스의 이용 효율은 상승한다.
본 실시예는, 상기한 실시 형태, 실시예와 자유롭게 조합하는 것이 가능하다.
〔실시예 3〕
본 발명의 실시예에 대해서, 도면을 사용하여 설명한다.
도 10은 증착 장치의 1예를 나타낸다. 도 10a에 있어서, 참조부호 350은 시료 보트, 351은 재료이다. 시료 보트(350)에 들어 있는 재료는, 전극(도시 생략)에 의한 저항 가열에 의해 기화되어 방출된다. 이때, 방출된 재료는, 도전성 재료로 이루어지는 마스크(343)의 간극을 통과한 후, 기판(340) 위에 부착된다. 마스크(343)는, 도 9b를 이용하여 상기한 바와 같이, 동, 철, 알루미늄, 탄탈, 티타늄, 텅스텐으로 한 도전성 재료로 구성된다.
또, 본 실시예에서는, 증착원으로서 저항가열을 예로 들었지만, 전자빔(EB)가열이어도 관계없다. 또 증착 시에 재료를 부(-)로 대전시켜도, 정(+)으로 대전시켜도 된다.
도 10b는, 도 10a와 다른 통전 가열형의 증착 장치의 1예를 나타낸다. 참조부호 370은 필라멘트, 371은 상기 필라멘트(370)가 발하는 온도에 견딜 수 있는 재료(예를 들면 석영 등)에 의해 형성된 도가니이며, 예를 들면 스테인레스에 의해 형성된다. 그리고, 분체로 한 재료를 도가니(371)에 넣은 후, 필라멘트(370)를 통전 가열하여, 해당 재료를 원자 혹은 분자상으로 해서 증발시켜, 원자 혹은 분자상으로 한 재료를 기판(372)에 부착되게 해서 박막을 작성한다. 또, 도 10b에는 원뿔 바구니형의 필라멘트를 도시했지만, 목적에 부합시켜서 적절히 변경하면 되고, 예를 들면 U자형의 필라멘트를 이용하여도 된다.
도 10b에 나타내는 증착 장치의 경우에는, 금속 마스크를 반드시 사용할 필요는 없고, 증발원이 공급되는 미세 구멍을 작게 해서, 도가니(371) 또는 기판(372)을 주사하는 것으로 선택적으로 박막을 막형성할 수 있다.
본 실시예는, 상기한 실시 형태, 실시예와 자유롭게 조합하는 것이 가능하다.
〔실시예 4〕
본 실시예에서는, 도 11을 이용하여, 액티브 매트릭스형의 액정표시장치의 제작 공정을 이하에 나타낸다.
최초에, 투광성을 가지는 기판(600)을 이용하여 액티브 매트릭스 기판을 제작한다. 기판(600)의 기판 사이즈로서는, 600mm×720mm, 680mm×880mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×180Omm, 1800mm×2000mm, 2000mm×2100mm, 2200mm×2600mm 또는, 2600mm×3100mm와 같은 대면적기판을 이용하여, 제조 비용을 삭감하는 것이 바람직하다. 예를 들면, 코닝사의 #7059유리나 #1737유리 등으로 대표되는 바륨붕규산유리나 알루미늄붕규산염유리 등의 유리기판을 사용할 수 있다. 또 다른 기판으로서, 석영기판, 플라스틱 기판 등의 투광성 기판을 사용할 수 있다.
또, 액티브 매트릭스 기판으로는, 기판 위에 박막트랜지스터 등의 소자가 형성된 기판에 상당한다.
또 화소 피치는, 종의 길이 및 횡의 길이와 함께 50~750㎛로 한 디자인 룰로 작성하는 것이 바람직하다.
우선, 스퍼터링법을 이용하여, 절연 표면을 가지는 기판(600) 위에, 도전층을 전체 면 또는 선택적으로 형성한 후, 액적분사법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요 부분을 제거하여, 배선 및 전극(게이트 전극, 유지용량배선,및 단자 등)을 형성한다. 또, 필요가 있으면, 기판(600) 위에 하지 절연막을 형성한다.
또, 이하의 공정에 있어서, 에칭 처리나 레지스트를 제거하는 애싱 처리를 행하는 공정에서는, 전술한 대기압 또는 대기압 근방하에서 동작하는 플라즈마 처리장치를 이용하여도 된다. 복잡한 진공계가 필요없는 상기 플라즈마 처리장치를 사용하면, 비용의 감소가 가능해 진다.
상기한 배선 및 전극의 재료로서는, Ti, Ta, W, Mo, Cr, Nd로부터 선택된 원소, 상기 원소를 성분으로 하는 합금 또는 상기 원소를 성분으로 하는 질화물로 형성한다. 또한, Ti, Ta, W, Mo, Cr, Nd로부터 선택된 원소, 상기 원소를 성분으로 하는 합금, 또는 상기 원소를 성분으로 하는 질화물로부터 복수 선택하고, 그것들을 적층 형성하는 것으로도 할 수 있다.
또, 화면 사이즈가 대화면화 하면, 각각의 배선의 길이가 증가하여, 배선 저항이 높아지는 문제가 발생하고, 소비전력의 증대를 야기한다. 따라서, 배선 저항을 하강시키고, 저소비전력을 실현하기 위해서, 상기한 배선 및 전극의 재료로서는, Cu, Al, Ag, Au, Fe, Ni, Pt 또는 이것들의 합금을 사용할 수도 있다.
다음에, PCVD법에 의해 게이트 절연막을 전체 면에 막형성한다. 게이트 절연막은 질화실리콘막과 산화실리콘막의 적층을 사용하고, 막 두께를 50~200nm로 하고, 바람직하게는 150nm의 두께로 형성한다. 더욱이, 게이트 절연막은 적층에 한정되는 것이 아니라, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 산화탄탈막 등의 절연막을 사용할 수도 있다.
다음에, 게이트 절연막 위에, 50~200nm, 바람직하게는 100~150nm의 막두께로 제1비정질반도체막을, 플라즈마 CVD법이나 스퍼터링법 등의 공지의 방법으로, 전체 면에 막 형성한다. 대표적으로는 비정질실리콘(a-Si)막을 100nm의 막두께로 막형성한다. 또, 대면적기판에 막 형성할 때, 챔버도 대형화한다. 그 경우, 대형화한 챔버 내를 진공으로 하기 위해서는 처리시간이 증가하고, 막 형성 가스도 대량으로 필요하다. 그 때문에, 대기압 또는 대기압 근방하에서 동작하고, 선형의 플라즈마 공급수단을 가지는 플라즈마 CVD장치를 이용하여, 비정질실리콘막의 막 형성을 행하면 된다. 이렇게 하면, 수회의 주사로 비정질실리콘막의 막 형성을 행하는 것이 가능해 지고, 또한 원하는 개소에만 막 형성하면 되기 때문에, 막 형성 가스의 삭감으로 연결되고, 제작 비용의 감소가 가능해 진다.
다음에, 일 도전형(N형 또는 P형)의 불순물원소를 함유하는 제2비정질반도체막을, 20~80nm의 두께로 막 형성한다. 일 도전형을 부여하는 불순물원소를 포함하는 제2비정질반도체막은, 플라즈마 CVD법이나 스퍼터법 등의 공지의 방법으로 전체 면에 막 형성한다. 본 실시예에서는 인이 첨가된 실리콘 타깃을 이용하여, N형의 불순물원소를 함유하는 제2비정질반도체막을 막 형성한다.
다음에, 액적분사법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요 부분을 제거하여, 섬 형상의 제1비정질반도체막 및 섬 형상의 제2비정질반도체막을 형성한다. 이때의 에칭 방법으로서 습식에칭 또는 건식에칭을 사용한다.
다음에, 섬 형상의 제2비정질반도체막을 덮는 도전층을 스퍼터링법으로 형성한 후, 액적분사법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요 부분을 제거하고, 배선 및 전극(소스 배선, 드레인 전극, 용량전극 등)을 형성한다. 상기한 배선 및 전극의 재료로서는, Al, Ti, Ta, W, Mo, Cr, Nd, Cu, Ag, Au, Cr, Fe, Ni, Pt로부터 선택된 원소 또는 상기 원소를 성분이라고 하는 합금으로서 형성한다.
다음에, 액적분사법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요 부분을 제거해서 소스 배선, 드레인 전극, 용량전극을 형성한다. 이때의 에칭 방법으로서 습식에칭 또는 건식에칭을 사용한다. 이 단계에서 게이트 절연막과 동일 재료로 이루어지는 절연막을 유전체로 하는 유지용량이 형성된다.그리고, 소스 배선, 드레인 전극을 마스크로서, 자기 정합적으로 제2비정질반도체막의 일부를 제거하고, 또한 제1비정질반도체막의 일부를 박막화한다. 박막화된 영역은 TFT의 채널 형성 영역이 된다.
다음에, 플라즈마 CVD법이 의해 150nm 두께의 질화실리콘막으로 이루어지는 보호막과, 150nm 두께의 산화질화실리콘막으로 이루어지는 제1층간절연막을 전체 면에 막 형성한다. 또, 대면적기판에 막 형성할 때, 챔버도 대형화한다. 이 경우, 대형화한 챔버 내를 진공으로 하기 위해서 처리시간이 증가하고, 막 형성 가스도 대량으로 필요하게 된다. 이에 따라, 대기압 또는 대기압 근방하에서 동작하고, 선형의 플라즈마 공급수단을 가지는 플라즈마 CVD장치를 이용하여, 비정질실리콘막의 막 형성을 행하면 된다. 그 다음, 수소화를 행하고, 채널 에지형의 TFT가 제작된다.
또, 본 실시예에서는 TFT구조로서 채널 에지형으로 한 예를 나타냈지만, TFT 구조는 특별하게 한정되지 않고, 채널 스톱퍼형의 TFT, 톱 게이트형의 TFT 또는, 순 스태거형의 TFT로 해도 된다.
다음에, 액적분사법에 의해 레지스트 마스크를 형성하고, 그 후 건식에칭 공정에 의해, 드레인 전극이나 용량전극에 도달하는 컨택트홀을 형성한다. 또한, 동시에 게이트 배선과 단자부를 전기적으로 접속하기 위한 컨택트홀(도시 생략)을 단자부분에 형성하고, 게이트 배선과 단자부를 전기적으로 접속하는 금속배선(도시 생략)을 형성해도 된다. 또한, 동시에 소스 배선에 도달하는 컨택트홀(도시 생략)을 형성하고, 소스 배선에 접속하는 금속배선을 형성해도 된다.이들의 금속배선을 형성한 후에, ITO(인듐 주석 산화물) 등의 화소 전극을 형성해도 되고, ITO 등의 화소전극을 형성한 후에, 이것들의 금속배선을 형성해도 된다.
다음에, ITO, In2O3-ZnO(산화인듐-산화아연합금), ZnO(산화아연) 등의 투명 전극막을 110nm의 두께로 막 형성한다. 그 후에, 액적분사법에 의해 레지스트 패턴을 형성하는 공정과, 에칭 공정을 수행함으로써, 화소 전극(601)을 형성한다.
이상의 공정을 거쳐서, 역스태거형의 TFT 및 유지용량으로 이루어지는 화소부와, 단자부로 구성된 액티브 매트릭스 기판을 제작할 수 있다.
다음에, 액티브 매트릭스 기판 위에, 배향막(623)을 형성해 러빙 처리를 행한다. 또, 본 실시예에서는 배향막(623)을 형성하기 전에, 아크릴 수지막 등의 유기 수지막을 페터닝함으로써 기판 간격을 유지하기 위한 주상(柱狀)의 스페이서(602)를 원하는 위치에 형성한다. 또한, 주상의 스페이서(602) 대신에, 구형의 스페이서를 기판 전체 면에 살포해도 된다. 배향막(623)은 액적분사법에 의해 작성해도 된다.
다음에, 대향 기판(650)을 준비한다. 대향 기판(650)에는 착색층, 차광층이 각 화소에 대응해서 배치된 칼라 필터(620)가 설치된다. 또한, 이 칼라 필터(620)를 덮는 평탄화막(651)을 설치하고 있다. 다음에, 평탄화막(651) 위에, 투명 도전막으로 되는 대향 전극(621)을 화소부와 겹치는 위치에 형성하고, 대향 기판(650)의 전체 면에 배향막(622)을 형성하고, 러빙 처리를 실시한다.
그리고, 액티브 매트릭스 기판상의 화소부를 둘러싸는 것 같이 씰재(607)를 그린 후, 감압 상태에서 씰재(60)로 둘러싸여진 영역에 액적분사법으로 액정을 분사한다. 다음에, 대기에 닿는 않게, 감압 상태에서 액티브 매트릭스 기판과 대향기판(650)을 씰재(607)로 서로 붙인다. 씰재(607)에는 필러(도시 생략)가 혼입되어 있어서, 이 필러와 주상 스페이서(602)에 의해서 균일한 간격을 가지고 2장의 기판이 서로 붙게 할 수 있다. 액적분사법으로 액정을 분사하는 방법을 사용함으로써, 제작 프로세스에서 사용하는 액정의 량을 삭감할 수 있다. 특히, 대면적기판을 사용할 경우에 대폭적인 비용 감소를 실현할 수 있다.
이와 같이 하여, 액티브 매트릭스형 액정표시장치가 완성된다. 그리고, 필요가 있으면, 액티브 매트릭스 기판 또는 대향 기판을 원하는 형상으로 분단한다. 또한, 공지의 기술을 이용하여 편광판(603) 등의 광학 필름을 적절히 설치한다. 그리고, 공지의 기술을 이용하여 FPC를 붙인다.
이상의 공정에 의해 얻을 수 있은 액정 모듈에, 백라이트(604), 도광판(605)을 설치하고, 커버(606)로 덮으면, 도 11a에 그 단면도의 일부를 나타낸 바와 같은 액티브 매트릭스형 액정표시장치(투과형)가 완성된다. 또, 커버와 액정 모듈은 접착제나 유기수지를 이용하여 고정한다. 또한, 투과형이므로 편광판(603)은, 액티브 매트릭스 기판과 대향 기판의 양쪽에 붙인다.
또한, 본 실시예는 투과형의 예를 나타냈지만, 특별하게 한정되지 않고, 반사형이나 반 투과형의 액정표시장치도 제작할 수 있다. 반사형의 액정표시장치를 얻는 경우에는, 화소 전극으로서 광 반사율의 높은 금속막, 대표적으로는 알루미늄 또는 은을 주성분이라고 하는 재료막 또는 그것들의 적층막 등을 사용하면 된다.
이어서, 액정 모듈의 평면도를 도 11b에 나타내는 동시에 도 11b와 다른 액정 모듈의 평면도를 도 11c에 나타낸다.
상기한 실시예에 의해 얻을 수 있는 비정질반도체막에서 활성층을 형성한 TFT는, 전계효과 이동도가 작아, 1cm2/Vsec 정도밖에 얻을 수 없다. 그 때문에 화상표시를 행하기 위한 구동회로는 IC칩으로 형성되고, TAB(Tape Automated Bonding)방식이나 COG(Chip on glass)방식으로 실장한다.
도 11b 중, 참조부호 501은 액티브 매트릭스 기판, 506은 대향기판, 504는 표시부, 505는 FPC, 507은 씰재이다. 본 실시예에서는, 액정을 액적분사법에 의해 분사시켜, 한쌍의 기판(501, 506)을 씰재(507)로 서로 붙인다.
본 실시예에 의해 얻을 수 있는 TFT는 전계효과 이동도는 작지만, 대면적 기판을 이용하여 양산할 경우, 제작 프로세스에 걸리는 비용을 감소할 수 있다. 액정을 액적분사법에 의해 분사하고, 한쌍의 기판을 서로 붙이게 할 경우에는, 기판 사이즈에 관계없이 한 쌍의 기판 간에 액정을 유지시킬 수 있기 때문에, 20인치~80인치의 대화면을 가지는 액정 패널을 구비한 표시장치를 제작할 수 있다.
또한, 공지의 결정화처리를 행해서 비정질반도체막을 결정화시켜서 결정구조를 가지는 반도체막, 대표적으로는 폴리실리콘막으로 활성층을 구성했을 경우, 전계효과 이동도가 높은 TFT를 얻을 수 있기 때문에, 화소부뿐만 아니라 CMOS회로를 가지는 구동회로도 동일 기판 위에 제작할 수 있다. 또한 구동회로에 더해 CPU 등도 동일 기판 위에 제작할 수 있다. 폴리실리콘막으로 이루어지는 활성층을 가지는 TFT를 사용했을 경우, 도 11c와 같은 액정 모듈을 제작할 수 있다. 도 11c 중, 참조부호 501은 액티브 매트릭스 기판, 505는 FPC, 506은 대향기판, 510은 소스 드라이버, 508, 509는 게이트 드라이버, 504는 화소부, 511은 제1실재, 512은 제2씰재이다. 본 실시예에서는, 액정을 액적분사법에 의해 분사시켜, 한쌍의 기판(501, 506)을 제1씰재(512) 및 제2씰재(506)로 서로 붙이게 하고 있다. 또, 드라이버(508~510)에는 액정은 불필요하므로, 표시부(504)에 액정을 유지시키고 있고, 제2씰재(511)는 패널 전체의 보강을 위해 설치된다.
또, 여기에서는, 액정표시 소자를 사용한 표시 패널에 본 발명을 적용한 예를 나타냈지만, 발광소자를 사용한 표시 패널에 본 발명을 적용해도 된다. 발광소자는 한 쌍의 전극에 전계발광층(실제로는 전자 수송층 등 다양한 종류의 층이 존재하지만, 여기서는 총칭해서 전계 발광층이라 부른다)이 끼워진 구조를 가지고 있고, 이 전계 발광층은 액적분사법(예를 들면, 잉크젯법)에 의해 제작하는 방법이 이미 실용화되어 있다. 즉, 헤드로부터 분사하는 조성물을 변경하던지 또는 조성물이 충전된 헤드를 교환하면, 연속 처리가 가능해 진다. 또한, 발광소자는 자발광형 평면디스플레이이기 때문에, 백라이트가 불필요하여, 시야각의 제한은 받지 않는다. 또한, 콘트라스트나 응답 속도는 대폭 향상된다. 이에 따라, 휴대단말만이 아니라, 대형의 표시장치로서 사용하는 것도 가능하다.
본 실시예는, 상기한 실시 형태, 실시예와 자유롭게 조합할 수 있다.
〔실시예 5〕
본 발명의 실시예에 대해서 도면을 사용하여 설명한다. 본 실시예는, 본 발명을 이용하여, 박막트랜지스터 및 용량소자를 제작하는 공정에 관하여 설명한다. 본 제작 공정의 단면도를 도 13, 14, 평면도를 도 15에 나타낸다.
기판(101) 위에 게이트 전극(901:게이트 배선), 용량전극(902:용량배선)을 형성한다(도 13a, 도 15a). 기판(101)으로서는, 유리나 플라스틱 등을 재료로 한 투명한 기판을 사용한다. 또한, 게이트 전극(901), 용량전극(902)은 동일한 층에 형성되고 있어, 네오디뮴(Nd) 등을 함유한 알루미늄(Al)과 몰리브덴(Mo)을 적층 형성한 후, 국소적으로 선택 가공을 행한다. 본 실시예에서는, 선택 가공을 행하기 위해서, 포토마스크를 사용한 포토리소그래피 공정이 필요 없고, 제작 공정을 대폭 간략화할 수 있다. 또, 게이트 전극(901) 및 용량전극(902)의 재료로서는, 네오디뮴(Nd) 등을 함유한 알루미늄(Al) 외에, 크롬(Cr) 등의 도전성을 가지는 재료를 이용하여도 된다.
다음에, 게이트 전극(901) 및 용량전극(902)을 덮는 절연막(903:게이트 절연막)을 형성한다(도 13b, 도 15b). 절연막(903)으로서는, 질화실리콘막이나 산화실리콘막 등의 절연막 또는, 질화실리콘막이나 산화실리콘막 등을 적층한 막을 사용한다.
계속해서, 절연막(903) 위에, 비정질 구조를 가지는 반도체막(904)을 국소적으로 선택 가공을 행해서 형성한다. 본 실시 형태에서는, 선택 가공을 행하기 때문에, 포토마스크를 사용한 포토리소그래피 공정이 필요 없고, 제작 공정을 대폭 간략화할 수 있다.
다음에, 반도체막(904) 중, TFT의 채널영역으로 되는 부분 위에 보호막(905)을 형성한다. 보호막(905)은, 질화실리콘막 등의 절연막을 국소적으로 선택 가공을 행해서 형성한다.
다음에, 비정질반도체를 형성하고, 그 후에 불순물원소인 인을 첨가하여, N형반도체막을 형성한다(도 13c, 도 15c). 계속해서, 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)이 순차적으로 적층한 도전막(908, 909)을 국소적으로 선택 가공을 행해서 형성한다. 그리고, 도전막(908, 909)을 마스크로서, 상기 N형반도체막을 에칭하여, N형반도체층(906, 907)을 형성한다.
다음에, 도전막(908, 909)의 위쪽에, 질화실리콘막이나 산화실리콘막으로 이루어지는 절연막(910)을 전체 면에 형성한다(도 13d, 도 15d). 다음에, 절연막(910)을 관통해서 배선(909)에 이르는 컨택트홀을 형성한다. 본 실시 형태에서는, 컨택트홀은 상기한 실시 형태 2에 나타낸 방법을 이용하여 형성한다.
계속해서, 화소 전극(911)을 ITO 등의 투명한 도전막을 국소적으로 선택 가공해서 형성한다(도 15e).
다음에, 화소 전극(911) 위에 배향막(912)을 형성한다(도 14). 계속해서, 배향막(915), 대향 전극(916) 및 차광막(917)이 형성된 대향 기판(918)을 서로 붙인 후, 액정재료(913)를 주입해서 표시 패널이 완성된다. 기판(101)과 대향기판(918)의 사이의 갭은, 스페이서(914)에 의해 유지된다.
또, 상기한 제작 공정에서는, 모든 공정에 국소적으로 선택 가공을 행함으로써 포토마스크를 사용한 포토리소그래피 공정이 불필요할 경우를 나타냈다. 또, 본 실시 형태에서는, 소위 채널스톱형의 TFT의 제작 공정을 도시했다. 그러나, 본 발명은 채널에지형의 TFT의 제작 공정에 적용해도 된다.
이상의 공정을 거쳐서, 트랜지스터와 용량소자를 형성할 수 있다. 본 실시 형태에 의하면, 포토리소그래피 공정을 사용하는 않고 제작할 수 있기 때문에, 대폭적인 제작 프로세스의 삭감을 실현하고, 제작 비용의 감소를 실현할 수 있다.
〔실시예 6〕
본 실시예에서는, EL소자를 가지는 발광장치의 제작 순서의 일례에 대해서, 도 16을 사용하여 설명한다.
EL소자의 발광기구는, 한 쌍의 전극간에 유기화합물층을 끼워서 전압을 인가함으로써, 일 함수가 작은 재료로 이루어지는 음극으로부터 주입된 전자 및 양극으로부터 주입된 정공이, 유기화합물층 중의 발광 중심에서 재결합해서 분자 여기자를 형성하고, 그 분자 여기자가 기저상태로 돌아갈 때에 에너지를 방출해서 발광한다고 말해지고 있다. 여기 상태에는 일중항 여기와 삼중항 여기가 알려지고, 발광은 어느 쪽의 여기 상태를 경유해도 가능하다고 여겨지고 있다.
이러한 EL소자를 매트릭스 모양으로 배치해서 형성된 발광장치에는, 패시브 매트릭스 구동(단순 매트릭스형)과, 화소(또는 1도트)마다 스위치가 설치되는 액티브 매트릭스 구동(액티브 매트릭스형)이라고 한 구동방법을 사용하는 것이 가능하다.
여기서는, EL소자만을 제작하는 예를 이하에 설명한다.
우선, 액티브 매트릭스형의 발광장치를 제작할 경우에는, 절연 표면을 가지는 기판(150) 위에 TFT(도시 생략)를 제작한다. TFT는 공지의 방법으로 N형TFT 또는 P형TFT를 제작하면 된다. 다음에, 양극이 되는 제1전극(151)을 TFT의 전극(도시 생략)과 일부 겹치도록 형성한다. 여기서는, 제1전극(151)으로서, 일함수가 큰 도전막재료(ITO, In2O3-ZnO, ZnO 등)을 이용하여, 잉크젯법으로 형성한다.
다음에, 잉크젯법에 의해, 절연재료를 포함하는 용액을 선택적으로 분사하여, 칸막이 벽(152a:뱅크, 절연물, 장벽, 제방 등이라고 불린다)을 형성한다 (도16(A)). 칸막이 벽(152a)은 제1전극(151)의 단부, 배선 및, 전극을 덮고, 각 전극간을 절연한다. 칸막이 벽(152a)의 재료로서는 도포법에 의해 얻을 수 있는 감광성 또는 비감광성의 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조디크로부틴) 또는 이들의 적층체 등을 적절히 사용할 수 있다. 또한, 칸막이 벽(152a)으로서, 감광성의 빛에 의해서 에천트에 불용해성이 되는 네가티브형 또는 빛에 의해 에천트에 용해성이 되는 포지티브형의 어느 것이나 사용할 수 있다.
다음에, 노즐(12)을 사용하고, 선택적으로 플라즈마처리를 행한다(도 16b). 이 플라즈마처리에 의해 칸막이 벽의 형상을 조절한다. 칸막이 벽(152b)의 상단부 또는 하단부에 곡률(곡률반경(0.2㎛~3㎛))을 가지는 곡면이 형성되도록 한다. O2 플라즈마에서 칸막이 벽의 형상을 조절할 경우, 제1전극의 표면 개질(改質)도 O2플라즈마로 행하면, 전체 공정 수가 증가하지 않기 때문에 바람직하다.
다음에, 제1전극(151:양극) 위에는, 잉크젯법에 의해 유기화합물을 포함하는 층(153)을 선택적으로 형성한다. R, G, B의 발광을 얻을 수 있는 유기화합물을 포함하는 층을, 각각 선택적으로 형성하면 풀 컬러의 표시를 얻을 수 있는다. 또한, 유기화합물을 포함하는 층(153) 위에는 제2전극(154:음극)이 형성된다(도16(C)). 제2의 전극(음극)도 잉크젯법으로 형성하는 것이 바람직하다.음극으로서는, 일함수가 작은 재료(Al, Ag, Li, Ca 또는 이들의 합금 MgAg, MgIn, AlLi, CaF2,또는 CaN)을 이용하여 형성하면 된다. 이렇게 해서, 제1전극(151:양극), 유기화합물을 포함하는 층(153) 및 제2전극(154:음극)으로 이루어지는 EL소자가 형성된다.
다음에, 발광소자를 봉지하기 위해서 보호막(도시 생략)을 설치하거나, 봉지 기판(도시 생략) 또는 봉지 캔(도시 생략)으로 밀폐하거나 한다. 발광소자를 봉입함으로써, 발광소자를 외부로부터 완전하게 차단할 수 있고, 외부로부터 수분이나 산소라는 유기화합물층의 열화를 재촉하는 물질이 침입하는 것을 막을 수 있다.
또한, 본 실시예에서는 양극 위에 유기화합물을 포함하는 층이 형성되고, 유기화합물층 위에 음극이 형성되는 발광소자를 가지고, 유기화합물을 포함하는 층에서 생긴 발광을 투명전극인 양극으로부터 TFT쪽으로 추출하는(이하, 하면출사 구조라고 부른다) 구조로 한 예를 나타냈지만, 양극 위에 유기화합물을 포함하는 층을 형성하고, 유기화합물을 포함하는 층 위에 투명전극인 음극을 형성하는 구조(이하, 상면출사 구조라고 부른다)로 해도 된다.
〔실시예 7〕
본 발명을 이용하여 다양한 전기기구를 완성시킬 수 있다. 그 구체적인 예에 대해서 도 12를 사용하여 설명한다.
도 12a는, 예를 들면 20~80인치의 대형의 표시부를 가지는 표시장치(텔레비전 수상기, 텔레비전 수신기라고도 부른다)이며, 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력 단자(2005) 등을 포함한다. 본 발명은, 표시부(2003)의 제작에 적용된다. 이러한 대형의 표시장치는, 생산성이나 비용의 면으로부터, 제5세대(1000×1200mm), 제6세대(1400×1600mm)와 같은 미터각(meter角)의 대형기판을 이용하여 제작하는 것이 적합하다.
도 12b는, 노트형 퍼스널컴퓨터이며, 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부접속 포토(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명은, 표시부(2203)의 제작에 적용된다.
도 12c는 기록 매체를 구비한 휴대용의 화상재생장치(구체적으로는 DVD재생장치)이며, 본체(2401), 케이스(2402), 표시부A(2403), 표시부B(2404), 기록 매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부A(2403)는 주로 화상정보를 표시하고, 표시부B(2404)는 주로 문자정보를 표시하지만, 본 발명은 이들 표시부A, B(2403, 2404)의 제작에 적용된다.
이상과 같이, 본 발명의 적용 범위는 극히 넓어, 본 발명을 모든 분야의 전기기구의 제작에 적용하는 것이 가능하다. 또한, 상기한 실시 형태, 실시예와 자유롭게 조합할 수 있다.
〔실시예 8〕
본 발명의 실시예에 관하여 설명한다. 보다 자세하게는, 본 발명을 적용한 박막트랜지스터의 제작 공정에 대해서, 도 21 내지 도 23을 사용하여 설명한다.
유리, 석영 및 유기수지 등으로 이루어지는 기판(800) 위에, CVD법, 증착법 또는 스퍼터링법에 의해, 선택적으로 도전층(801, 802)을 형성한다(도 21a 참조). 다음에, 도전층(801, 802) 위에, 액적토출법에 의해, 마스크로서 기능하는 절연층(803, 804)을 형성한다(도 21b 참조). 즉, 절연체를 포함하는 조성물을 토출하고, 절연층(803, 804)을 형성한다. 계속해서, 대기압 또는 대기압 근방하에서, 절연층(803, 804)을 마스크로서, 플라즈마 발생수단(805)에 의해, 도전층(803, 804)을 에칭하고, 도전층(806, 807)을 형성한다(도 21c 참조). 다음에, 대기압 또는 대기압 근방하에서, 플라즈마 발생수단(805)에 의해, 절연층(803, 804)을 애싱한다(도 21d 참조). 즉, 절연층(805)을 제거한다.
그 후에, 기판(800) 위에, 도전층(806, 807)에 접하도록, 게이트 절연막으로서 기능하는 절연층(808), 반도체층(809), 일 도전형이 부여된 반도체층(810)을 적층 형성한다(도 22a 참조). 다음에, 반도체층(810) 위에, 액적토출법에 의해, 마스크로서 기능하는 절연층(811, 812)을 형성한다. 계속해서, 대기압 또는 대기압 근방하에서, 절연층(811, 812)을 마스크로서, 플라즈마 발생수단(805)에 의해, 반도체층(809, 810)을 에칭하여, 반도체층(813~816)을 형성한다(도 22b 참조). 다음에, 대기압 또는 대기압 근방하에서, 플라즈마 발생수단(805)에 의해, 절연층(811, 812)을 애싱한다. 즉, 절연층(811, 812)을 제거한다.
다음에, 기판(800) 위에, 반도체층(815, 816)에 접하도록, CVD법, 증착법 또는 스퍼터링법에 의해, 선택적으로 도전층(817~820)을 형성한다(도 23a 참조). 계속해서, 대기압 또는 대기압 근방하에서, 도전층(817~820)을 마스크로서, 반도체층(815, 816)을 에칭한다(도 23b 참조). 이때, 반도체층(813, 814)은, 도시된 바와 같이 약간 에칭된다. 이상의 공정을 거쳐서, 채널 에지형의 박막트랜지스터가 완성된다. 이 박막트랜지스터는 표시수단이나 기억수단을 구성요소로서 사용할 수 있다.
본 발명은, 제1로 CVD법, 증착법 또는 스퍼터링법에 의해 도전층을 선택적으로 형성하는 점, 제2로 액적토출법에 의해 레지스트 마스크로서 기능하는 절연층을 형성하는 점, 제3으로 대기압하 또는 대기압 근방하에서, 플라즈마 발생수단에 의해, 절연층, 반도체층 및 도전층을 에칭하는 점, 제4로 대기압 또는 대기압 근방하에서, 플라즈마 발생수단에 의해, 레지스트 마스크로서 기능하는 절연층을 애싱하는 점의 합계 4점을 특징으로 한다. 기판상의 전체 면에 도전층을 형성하지 않고, 기판 위에 선택적으로 도전층을 형성한다고 하는 제1특징에 의해, 재료의 이용 효율이 향상한다. 마찬가지로, 기판상의 전체 면에 레지스트 마스크를 형성하지 않고, 기판 위에 선택적으로 레지스트 마스크를 형성한다고 하는 제2특징에 의해, 재료의 이용 효율이 향상한다. 따라서, 제1과 제2의 특징에 의해, 제작 비용의 대폭적인 감소를 실현한다. 또한, 제3과 제4의 특징에 의해, 진공설비가 불필요하기 때문에, 제작 시간의 단축과 제작 비용의 감소를 실현한다. 또한, 플라즈마 발생수단으로서, 제1 및 제2전극을 가지고, 상기 제1전극은, 상기 제2전극의 주위를 둘러싸면서 그 선단에 노즐형의 상기 가스의 공급구멍을 가지는 원통형의 것을 1축방향으로 복수 배치한 것을 사용하는 경우는, 선택적으로 가스를 공급하면 되기 때문에, 가스의 이용 효율의 향상을 실현한다.
[실시예 9]
도전성의 패턴을 형성하기 위해서, 금속미립자를 유기용매 중에 분산시킨 조성물을 사용하고 있다. 금속미립자는 평균 입경이 1~50nm, 바람직하게는 3~7nm의 것을 사용한다.
대표적으로는, 은 또는 금의 미립자이며, 그 표면에 아민, 알코올, 티올(thiol) 등의 분산제를 피복한 것이다. 유기용매는 페놀수지나 에폭시계 수지 등이며, 열경화성 또는 광경화성의 것을 적용하고 있다. 이 조성물의 점도조정은, 틱소(thixo)제 혹은 희석용제를 첨가하면 된다.
액적토출수단에 의해서, 피형성면에 적당량 토출된 조성물은, 가열처리에 의해, 또는 광조사처리에 의해 유기용매를 경화시킨다. 유기용매의 경화에 따르는 체적 수축으로, 금속 미립자는 접촉하고, 융합 및 융착이 촉진된다. 즉, 평균 입경이 1~50nm, 바람직하게는 3~7nm의 금속미립자가 융합 혹은 융착한 배선이 형성된다. 이와 같이, 융합 또는 융착에 의해 금속미립자끼리가 면접촉 하는 상태를 형성함으로써, 배선의 저 저항화를 실현할 수 있다.
본 발명은, 이러한 조성물을 이용하여 도전성의 패턴을 형성하는 것으로써, 선폭이 1~10㎛ 정도의 배선 패턴의 형성도 용이하게 된다. 또한, 마찬가지로 컨택트홀의 직경이 1~10㎛ 정도이어도, 조성물을 그 속에 충전할 수 있다. 즉, 미세한 배선 패턴으로 다층 배선구조를 형성할 수 있다.
또, 금속미립자 대신에, 절연 물질의 미립자를 사용하면, 마찬가지로 절연성의 패턴을 형성할 수 있다.
실시예 9는 실시예 1~8의 어느 것과도 조합할 수 있다.
101 : 기판 102 : 도전막
103 : 헤드 104~106: 레지스트 패턴
108~110: 레지스터 패턴 908, 909: 도전막
112~114: 도전층

Claims (14)

  1. 감광제를 함유하는 제 1의 레지스트 패턴을 표면 위에 형성하는 스텝과,
    상기 제 1의 레지스트 패턴에 대하여 선택적 노광을 행하는 스텝과,
    상기 선택적 노광에 따라 상기 제 1의 레지스트 패턴의 일부를 에칭해서, 제 2의 레지스트 패턴을 형성하는 스텝을 포함한 레지스트 패턴의 형성방법.
  2. 제 1 항에 있어서,
    토출에 의해 상기 제 1의 레지스트 패턴을 형성하는 레지스트 패턴의 형성방법.
  3. 제 1 항에 있어서,
    액적분사법에 의해 상기 제 1의 레지스트 패턴을 형성하는 레지스트 패턴의 형성방법.
  4. 제 1 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 레지스트 패턴의 형성방법.
  5. 제 2 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 레지스트 패턴의 형성방법.
  6. 제 3 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 레지스트 패턴의 형성방법.
  7. 기판 위에 막을 형성하는 스텝과,
    감광제를 함유하는 제 1의 레지스트 패턴을 상기 막 위에 형성하는 스텝과,
    상기 제 1의 레지스트 패턴에 대하여 선택적 노광을 행하는 스텝과,
    상기 선택적 노광에 따라 상기 제 1의 레지스트 패턴의 일부를 에칭해서, 제 2의 레지스트 패턴을 형성하는 스텝과,
    상기 제 2의 레지스트 패턴에 따라 상기 막의 일부를 에칭하는 스텝을 포함한 반도체장치의 제조방법.
  8. 제 7 항에 있어서,
    토출에 의해 상기 제 1의 레지스트 패턴을 형성하는 반도체장치의 제조방법.
  9. 제 7 항에 있어서,
    액적분사법에 의해 상기 제 1의 레지스트 패턴을 형성하는 반도체장치의 제조방법.
  10. 제 7 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 반도체장치의 제조방법.
  11. 제 8 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 반도체장치의 제조방법.
  12. 제 9 항에 있어서,
    대기압보다 낮은 압력에서 상기 제 1의 레지스트 패턴을 형성하는 반도체장치의 제조방법.
  13. 제 7 항에 있어서,
    상기 막은 도전막인 반도체장치의 제조방법.
  14. 제 7 항에 있어서,
    대기압 또는 대기압 근방의 압력 하에서 상기 막을 에칭하는 반도체장치의 제조방법.
KR1020117004972A 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체장치의 제조방법 KR20110038165A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-028853 2003-02-05
JP2003028853 2003-02-05
JP2003028878 2003-02-05
JPJP-P-2003-028878 2003-02-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025724A Division KR20080106361A (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20110038165A true KR20110038165A (ko) 2011-04-13

Family

ID=32852672

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020117023753A KR101415131B1 (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체 장치의 제작방법
KR1020117004972A KR20110038165A (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
KR1020057013264A KR101061891B1 (ko) 2003-02-05 2004-01-30 배선의 제작 방법
KR1020087025724A KR20080106361A (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117023753A KR101415131B1 (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체 장치의 제작방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020057013264A KR101061891B1 (ko) 2003-02-05 2004-01-30 배선의 제작 방법
KR1020087025724A KR20080106361A (ko) 2003-02-05 2004-01-30 레지스트 패턴의 형성방법 및 반도체장치의 제조방법

Country Status (6)

Country Link
US (3) US7189654B2 (ko)
EP (1) EP1592053B1 (ko)
JP (1) JP4437544B2 (ko)
KR (4) KR101415131B1 (ko)
TW (2) TWI428988B (ko)
WO (1) WO2004070820A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112590A (ko) * 2015-03-20 2016-09-28 주식회사 엔씨디 마스크 프리 건식 식각 장치 및 건식 식각 방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
KR100825907B1 (ko) * 2000-05-13 2008-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
JP4549866B2 (ja) 2003-02-05 2010-09-22 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101131531B1 (ko) * 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
WO2004070811A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体製造装置
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
JP4731913B2 (ja) 2003-04-25 2011-07-27 株式会社半導体エネルギー研究所 パターンの形成方法および半導体装置の製造方法
WO2004096451A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. パターンの作製方法及び液滴吐出装置
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
WO2005047968A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7338611B2 (en) * 2004-03-03 2008-03-04 Hewlett-Packard Development Company, L.P. Slotted substrates and methods of forming
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
FR2879188B1 (fr) * 2004-12-13 2007-06-22 Saint Gobain Procede et installation pour le traitement d'un substrat verrier incorporant une ligne magnetron et un dispositif generant un plasma a pression atmospherique.
DE102005045331A1 (de) * 2005-06-16 2006-12-28 Süss MicroTec AG Entfernen von dünnen strukturierten Polymerschichten durch atmosphärisches Plasma
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US20100178432A1 (en) * 2006-02-08 2010-07-15 Yoshikazu Kondo Method of Forming Pattern Film, and Pattern Film Forming Apparatus
CN101432080B (zh) * 2006-05-01 2012-02-15 株式会社爱发科 印刷装置
TWI335450B (en) * 2006-05-15 2011-01-01 Ind Tech Res Inst Film cleaning method and apparatus
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
JP2008235780A (ja) * 2007-03-23 2008-10-02 Toshiba Corp 薄膜トランジスタおよびその製造方法
TW200841057A (en) * 2007-04-10 2008-10-16 Coretronic Corp Manufacturing method for stamper and manufacturing method for light guide plate using the stamper
DE102008026001B4 (de) * 2007-09-04 2012-02-16 Von Ardenne Anlagentechnik Gmbh Verfahren und Vorrichtung zur Erzeugung und Bearbeitung von Schichten auf Substraten unter definierter Prozessatmosphäre und Heizelement
JP4467611B2 (ja) * 2007-09-28 2010-05-26 株式会社日立製作所 光インプリント方法
EP2281921A1 (en) 2009-07-30 2011-02-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for atomic layer deposition.
US20110073563A1 (en) * 2009-09-25 2011-03-31 Industrial Technology Research Institute Patterning Method for Carbon-Based Substrate
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
EP2360293A1 (en) 2010-02-11 2011-08-24 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for depositing atomic layers on a substrate
EP2362002A1 (en) 2010-02-18 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Continuous patterned layer deposition
EP2362001A1 (en) 2010-02-25 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and device for layer deposition
EP2362411A1 (en) 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
WO2011122744A1 (ko) * 2010-03-31 2011-10-06 광주과학기술원 Ｉｔｏ 필름 패터닝 방법, 가요성 표시장치 제조 방법 및 가요성 표시장치
US8986451B2 (en) * 2010-05-25 2015-03-24 Singulus Mocvd Gmbh I. Gr. Linear batch chemical vapor deposition system
US9169562B2 (en) 2010-05-25 2015-10-27 Singulus Mocvd Gmbh I. Gr. Parallel batch chemical vapor deposition system
US9869021B2 (en) 2010-05-25 2018-01-16 Aventa Technologies, Inc. Showerhead apparatus for a linear batch chemical vapor deposition system
US20110318503A1 (en) * 2010-06-29 2011-12-29 Christian Adams Plasma enhanced materials deposition system
US10679883B2 (en) * 2012-04-19 2020-06-09 Intevac, Inc. Wafer plate and mask arrangement for substrate fabrication
JP5993090B2 (ja) * 2013-05-31 2016-09-14 キヤノンアネルバ株式会社 スパッタリング装置
US9048373B2 (en) * 2013-06-13 2015-06-02 Tsmc Solar Ltd. Evaporation apparatus and method
US11267012B2 (en) 2014-06-25 2022-03-08 Universal Display Corporation Spatial control of vapor condensation using convection
EP2960059B1 (en) 2014-06-25 2018-10-24 Universal Display Corporation Systems and methods of modulating flow during vapor jet deposition of organic materials
US11220737B2 (en) * 2014-06-25 2022-01-11 Universal Display Corporation Systems and methods of modulating flow during vapor jet deposition of organic materials
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
US10566534B2 (en) 2015-10-12 2020-02-18 Universal Display Corporation Apparatus and method to deliver organic material via organic vapor-jet printing (OVJP)
JP6726010B2 (ja) * 2016-03-29 2020-07-22 芝浦メカトロニクス株式会社 大気圧プラズマ発生装置
JP6785171B2 (ja) * 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
CN108538905B (zh) * 2018-05-31 2021-03-16 武汉华星光电半导体显示技术有限公司 Oled发光器件及oled显示装置
KR20220059742A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 온도 조절 부재를 포함하는 반도체 공정 설비
TWI762230B (zh) * 2021-03-08 2022-04-21 天虹科技股份有限公司 遮擋機構及具有遮擋機構的基板處理腔室
CN113140451A (zh) * 2021-03-23 2021-07-20 深圳市时代速信科技有限公司 一种半导体器件的制造方法及中间体

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990966A (ja) 1982-11-16 1984-05-25 Matsushita Electric Ind Co Ltd 光電変換素子
JPS6021522A (ja) 1983-07-15 1985-02-02 Toshiba Corp レジストパタ−ン形成方法
JPH02139972A (ja) 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5549780A (en) * 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JPH04282839A (ja) 1991-03-11 1992-10-07 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) * 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
US5885661A (en) 1993-11-24 1999-03-23 Semiconductor Systems, Inc. Droplet jet method for coating flat substrates with resist or similar materials
JPH0821908A (ja) 1994-07-11 1996-01-23 Fujitsu Ltd 光学素子の製造方法
JP2934153B2 (ja) * 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
JPH09320363A (ja) 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3162313B2 (ja) 1997-01-20 2001-04-25 工業技術院長 薄膜製造方法および薄膜製造装置
US6429400B1 (en) 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JPH11176726A (ja) 1997-12-09 1999-07-02 Nikon Corp 露光方法、該方法を使用するリソグラフィシステム、及び前記方法を用いるデバイスの製造方法
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP2000258921A (ja) 1999-03-10 2000-09-22 Canon Inc パターン形成方法およびその形成パターン
ATE314488T1 (de) 1999-03-18 2006-01-15 Exiqon As Einstufige probezubereitung und bestimmung von nukleinsäure in biologischen proben
JP4327951B2 (ja) 1999-08-26 2009-09-09 大日本印刷株式会社 微細パターン形成装置とその製造方法および微細パターン形成装置を用いた微細パターンの形成方法
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
KR100940110B1 (ko) 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
CA2394881A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
WO2001047044A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Forming interconnects
CA2395004C (en) 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2001209073A (ja) 2000-01-28 2001-08-03 Canon Inc 液晶素子とその製造方法
JP2001308082A (ja) 2000-04-20 2001-11-02 Nec Corp 液体有機原料の気化方法及び絶縁膜の成長方法
JP2002027480A (ja) 2000-07-10 2002-01-25 Fujitsu Ltd 動画像処理方法および動画像処理装置
JP2002237480A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002237463A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002066391A (ja) 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
JP2002107744A (ja) 2000-09-27 2002-04-10 Koninkl Philips Electronics Nv 電極形成方法、画素電極形成方法、及び液晶表示装置
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2002151478A (ja) 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002151494A (ja) 2000-11-14 2002-05-24 Sekisui Chem Co Ltd 常圧プラズマ処理方法及びその装置
KR20030063380A (ko) 2000-11-14 2003-07-28 세끼쑤이 케미컬 가부시기가이샤 상압 플라즈마 처리 방법 및 그 장치
JP2002176178A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
TW554405B (en) 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP4338934B2 (ja) * 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002318394A (ja) 2001-04-23 2002-10-31 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3726040B2 (ja) 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
JP4138435B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4138434B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4141787B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、この方法に用いる溶液、電子デバイスの形成方法
JP4138433B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
US6808749B2 (en) 2001-10-10 2004-10-26 Seiko Epson Corporation Thin film forming method, solution and apparatus for use in the method, and electronic device fabricating method
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
JP3890973B2 (ja) * 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
JP4546032B2 (ja) 2002-03-19 2010-09-15 パナソニック株式会社 プラズマ処理装置及び方法
JP3966059B2 (ja) 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
EP1592053B1 (en) 2003-02-05 2011-08-24 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method
JP4549866B2 (ja) * 2003-02-05 2010-09-22 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592054A4 (en) * 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
KR101131531B1 (ko) 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
WO2004070811A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112590A (ko) * 2015-03-20 2016-09-28 주식회사 엔씨디 마스크 프리 건식 식각 장치 및 건식 식각 방법

Also Published As

Publication number Publication date
TWI369738B (en) 2012-08-01
KR101415131B1 (ko) 2014-07-04
US20090042394A1 (en) 2009-02-12
TW200919584A (en) 2009-05-01
JP4437544B2 (ja) 2010-03-24
KR20080106361A (ko) 2008-12-04
KR101061891B1 (ko) 2011-09-02
TW200501269A (en) 2005-01-01
EP1592053B1 (en) 2011-08-24
EP1592053A4 (en) 2010-01-27
EP1592053A1 (en) 2005-11-02
TWI428988B (zh) 2014-03-01
US20070167023A1 (en) 2007-07-19
US20050011752A1 (en) 2005-01-20
KR20110126750A (ko) 2011-11-23
US8053174B2 (en) 2011-11-08
US8460857B2 (en) 2013-06-11
WO2004070820A1 (ja) 2004-08-19
KR20050095774A (ko) 2005-09-30
US7189654B2 (en) 2007-03-13
JPWO2004070820A1 (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
KR101061891B1 (ko) 배선의 제작 방법
JP4667529B2 (ja) 半導体装置の作製方法
US7625493B2 (en) Method for manufacturing display device
KR101186919B1 (ko) 표시장치의 제조 방법
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
US20070272149A1 (en) Liquid drop jetting apparatus using charged beam and method for manufacturing a pattern using the apparatus
JPWO2004070823A1 (ja) 表示装置の作製方法
JP4741192B2 (ja) 半導体装置の作製方法
JP4656843B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120113

Effective date: 20121231