TWI428988B - Method for fabricating resist pattern and method for fabricating semiconductor device - Google Patents

Method for fabricating resist pattern and method for fabricating semiconductor device Download PDF

Info

Publication number
TWI428988B
TWI428988B TW097137232A TW97137232A TWI428988B TW I428988 B TWI428988 B TW I428988B TW 097137232 A TW097137232 A TW 097137232A TW 97137232 A TW97137232 A TW 97137232A TW I428988 B TWI428988 B TW I428988B
Authority
TW
Taiwan
Prior art keywords
film
substrate
resist pattern
gas
electrode
Prior art date
Application number
TW097137232A
Other languages
English (en)
Other versions
TW200919584A (en
Inventor
Shunpei Yamazaki
Hideaki Kuwabara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200919584A publication Critical patent/TW200919584A/zh
Application granted granted Critical
Publication of TWI428988B publication Critical patent/TWI428988B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45589—Movable means, e.g. fans
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

抗蝕圖案的製作方法及半導體裝置製作方法
本發明是關於配線、接觸孔及顯示裝置的製作方法；更詳細的是關於用液滴噴射法＜射出法、液滴吐出法＞之抗蝕圖案等薄膜的製作方法；用CVD＜化學氣相成長＞法、蒸鍍法或濺射法之薄膜的製作方法；用在大氣壓或接近大氣壓下施行之局部性的蝕刻處理方法、灰化處理方法的其中一種方法之配線、接觸孔以及顯示裝置的製作方法。另外，關於形成薄膜的半導體製造裝置。
用絕緣表面上的薄膜所形成之薄膜電晶體<TFT>已被廣泛應用於積體電路，多數場合被作為開關元件使用。其中，使用TFT之顯示面板，因大型的顯示裝置擴大用途，所以更加提高要求畫面尺寸的高精細化、高孔徑比化、高信賴度、大型化。這種薄膜電晶體之配線的製作方法已有在基板的全面上形成導電層的薄膜，之後遮罩來進行時蝕刻處理之方法。另外，用基板上行成感光性樹脂＜光抗蝕＞的膜層，用繪成圖案的遮罩及以紫外線來曝光顯像之平版印刷技術。以此技術所形成的抗蝕圖案在蝕刻處理之際作為遮罩使用＜參照日本專利文獻1＞。
＜參照日本專利文獻1＞日本專利特開2002-359246公報
另外，近年已不推展CRT電視，而是推展又輕又薄 的液晶電視。液晶電視達到高附加價值之外，畫面尺寸成為重要的要件；現狀的尺寸台數的構成比為未滿20英吋約佔70%，此外，20英吋以上例如已出現40英吋的大型液晶電視。
為了擴大這種畫面呎吋已正在加速基板尺寸的擴大，已演變到第四代<680×880、730×920>、第五代<1000×1200>，其解像度也如同VGA<640×RGB×480>、SVGA<800×RGB×600>、XGA<1024×RGB×768>、SXGA<1280×RGB×1024>演變為高精細化。
抗蝕的薄膜大多是滴下抗蝕的液滴，用讓基板旋轉<Spin>利用其離心力來製作薄膜之旋轉塗布機來形成。此情況，旋轉塗布時所滴下之抗蝕劑的95%程度都飛濺掉。因此，對抗蝕材料、旋轉速度、旋轉方法施予測試，仍有90%程度的抗蝕劑浪費掉。採用大型基板時，這個問題為特別嚴重的問題。
另外，進行旋轉塗布就連基板周邊的端部都被抗蝕劑所塗布。所以處理基板時端部的抗蝕劑被刮落而附著在基板上，造成圖案的瑕疵。因此必須經過用有機溶劑等來除去端部的抗蝕劑之端面洗淨的過程。也就是用塗布形成抗蝕劑的薄膜時，存在浪費掉的抗蝕劑材料，進而若有必要需增加端面洗淨的過程。
另外，用真空裝置將薄膜形成在基板上之際，必須有 使真空室真空的特殊裝置或設備，造成製造成本提高。用大型基板時，真空室也必然大型化，使真空室真空需耗費處理時間，並且也需要大量的成膜氣體。
本發明鑑於這些問題點，其課題是提供用液滴噴射法來使流量或材料的應用效率提高，達到製作成本削減的目的之配線、接觸孔、及顯示裝置的製作方法。
另外的課題是提供在大氣壓或接近大氣壓下用電漿處理方法，而能對應於基板的大型化之配線、接觸孔及顯示裝置的製作方法。
另外的課題是提供將上述的課題解決之配線、接觸孔及顯示裝置的製作方法都能實現之半導體製造裝置。
為了解決上述過去技術上的課題，本發明討論以下的手段。
本發明之配線的製作方法，是以CVD法、蒸鍍法或濺射法將導電層形成在具有絕緣表面的基板上，用噴射含有感光劑的組成物之噴頭，形成與前述導電層臨接之抗蝕圖案，將前述抗蝕圖案作為遮罩對前述導電層施行蝕刻處理後，對前述抗蝕圖案施行灰化處理之配線的製作方法，其特徵為：前述抗蝕圖案是掃描前述噴頭而形成，前述蝕刻處理或灰化處理是在大氣壓或接近大氣壓下，掃描呈線狀配置的複數個電漿產生手段後施行。
本發明之接觸孔的製作方法，是以CVD法、蒸鍍法或濺射法將半導電層或導電層形成在具有絕緣表面的基板上，在前述半導電層或前述導電層上形成絕緣膜，對前述 絕緣層施行蝕刻處理，而形成抵達前述半導電層或前述導電層的接觸孔之接觸孔的製作方法，其特徵為：前述蝕刻處理是在大氣壓或接近大氣壓下，掃描呈線狀配置的複數個電漿產生手段後施行。
本發明的特徵是用上述配線的製作方法及接觸孔的製作方法的其中一種方法來製作顯示裝置。顯示裝置列舉有應用薄膜技術的全部顯示裝置，例如應用液晶元件之液晶顯示裝置、應用自發光元件之發光裝置。
本發明之半導體製造裝置，是具有以CVD法、蒸鍍法或濺射法來形成導電層之形成手段、及用噴射含有感光劑的組成物之噴頭來形成抗蝕圖案之液滴噴射手段、及移動前述基板或前述噴頭之移動手段、及在大氣壓或接近大氣壓下，施行蝕刻處理或灰化處理之複數個電漿產生手段之半導體製造裝置，其特徵為：前述複數個電漿產生手段呈線狀配置。
導電層或半導電層的特徵是以CVD法、蒸鍍法或濺射法來形成，最好是選擇性形成。詳細上是用遮罩＜金屬罩＞，不在基板全面成膜，只選擇性形成在所期望處。另外，若為蒸鍍法則經由將供應蒸鍍源的供應口設為微細口後加以掃描，不在基板全面成膜，只選擇性形成在所期望處。
抗蝕圖案的形成之特徵為：用噴射含有感光劑的組成物之噴頭來形成。這種方式是用所謂的液滴噴射法＜射出法＞，經由掃描噴頭或基板來施行。利用本構成，比用旋 轉塗布來製作抗蝕圖案還能提升抗蝕材料的利用效率，而降低製作費用。另外，由於可掃描噴頭或基板的一方或兩方，因而能提高精度，只在所期望處成膜。
蝕刻處理或灰化處理其特徵為：在大氣壓或接近大氣壓下，掃描呈線狀配置的複數個電漿產生手段後施行。本處理由於不需要真空設備，能提高生產性或降低製作費用。另外，用呈線狀配置的複數個電漿產生手段，有助於生產效能，最好是呈線狀複數個電漿產生手段配置成與基板的一邊同樣長度，能一次掃描就完成處理。然而，掃描方向並不拘限於與基板的一邊成平行的方向，也可以斜方向掃描。
另外，呈線狀配置的複數個電漿產生手段當中，不必從全部的電漿產生手段供應反應氣體，只對目標點供應預定的氣體流就能施行處理。因此，本發明不必隨時供應反應氣體，能節約氣體又能降低製作費用。
另外，接觸孔的製作方法其特徵為：只有從前述複數個電漿供應手段所選出的一個或複數個產生電漿。也就是設定為將呈線狀配置的複數個電漿產生手段與前述基板相對的掃描後，只對欲形成接觸孔的期望處供應反應氣體。本發明具有這種構成，比全面供應反應氣體更提升氣體的利用效率，還能降低作成費用。
本發明具有上述構成，可提供達到製造線上的省空間化、效率化，對顯示面板製造上大幅提升品質、提升生產性、降低製造成本有貢獻，適應地球環境之配線、接觸孔 及顯示裝置的製作方法。另外，由於可以成為與生產連結的一直線處理之大氣壓方式，因而能高速連續處理。若是只在所期望處用必要量的材料較佳，因浪費的材料只有些許，所以提升材料的利用效率，更而實現製作費用的削減。
本發明之配線的製作法，是用噴射含有感光劑的組成物之噴頭來形成與基板上的導電層接面之抗蝕圖案，前述抗蝕圖案作為遮罩對前述導電層施行蝕刻處理後，對前述抗蝕圖案施行灰化處理之配線的製作法，其特徵為：前述導電層以CVD法、蒸鍍法或濺射法來形成，前述抗蝕圖案是移動噴頭或前述基板而形成，前述蝕刻處理或前述灰化處理是在大氣壓或接近大氣壓下用電漿產生手段來施行。
本發明的特徵為：用上述配線的製作方法來製作顯示裝置。顯示裝置列舉有用薄膜技術的全部顯示裝置，例如利用液晶元件之液晶顯示裝置、利用自發光元件之發光裝置。
本發明具有上述構成，可提供達到製造線上的省空間化、效率化，對顯示面板製造上大幅提升品質、提升生產性、降低製造成本都有貢獻，適應地球環境之配線、接觸孔及顯示裝置的製作方法。另外，由於可以成為與生產連結的一直線處理之大氣壓方式，因而能高速連續處理，只 在所期望處用必要量的材料即可，因浪費的材料只有些許，所以提升材料的利用效率，更而實現製作作費用的削減。
用圖面詳細說明本發明的實施形態。只不過本發明並不拘限於以下的說明，只要不脫離本發明的宗旨及其範圍，其形態及內容得以作種種變更來讓業界容易理解。因此，本發明並不只限於用以下所示實施形態的內容來做解釋。然而，以下所說明的構成，標示相同構件之圖號在不同圖面間可共通使用。
(實施形態1)
首先，本發明的特徵列舉有：掃描呈線狀配置複數個電極之電漿產生手段，在大氣壓或接近大氣壓下(6.6×102 ~1.1×105 Pa)施行蝕刻處理或灰化處。以本發明所使用的電漿處理裝置為例，用第1、2圖來說明第1電極包圍第2電極，其前端噴嘴狀的微細口之具有複數個圓筒狀的電極之裝置。
第2(A)圖為前述裝置的上面圖；第2(B)圖為前述裝置的剖面圖。同圖中，在卡匣室16設定所期望尺寸的玻璃基板、代表塑膠基板的樹脂基板等的被處理物13。有代表性之被處理物13的運送方式，例如水平運送，不過用代表性被處理物13的基板，也就是用第五代的基板的 情況，目的是減低運送機的佔用面積，將基板縱放進行運送亦可。
運送室17以運送機構(自動臂)20將配置在卡匣室16之被處理物13運送到電漿處理室18。在與運送室17相鄰之電漿處理室18，設置氣流控制手段10、圓筒狀的複數個電極呈線狀配置之電漿產生手段12、讓電漿產生手段12移動之軌道14a和14b等。另外，若有必要設置灯管等眾知的加熱手段(未圖示)。
氣流控制手段10之目的是防塵，用氣體的吹出口23所噴出不的不活性氣體，進行氣流的控制來阻斷外氣。電漿產生手段12利用朝被處理物13的運送方向配置的軌道14a或與該運送方向成垂直的方向配置的軌道14b移動到預定的位置。
接著用第1圖詳細說明電漿產生手段12。第1(A)圖表示複數個圓筒狀的電極呈線狀配置之電漿產生手段12的立體圖；第1(B)~(D)圖表示圓筒狀電極的剖面圖。第1(B)中，虛線表示氣體的路徑，21、22為由鋁、銅等具有導電性的金屬組成之電極，第1電極21連接到電源(高頻電源)29。然而第1電極21連接用來使冷卻水循環的冷卻單元(未圖示)亦可。設置冷卻單元，以冷卻水的循環來防止連續施行表面處理造成的發熱，而能提升連續處理的效率。第2電極22具有包圍第1電極21周圍的形狀而被接地。第1電極21及第2電極22其前端具有圓筒狀，該圓筒狀有噴嘴狀的氣體微細口。
然而，第1電極21及第2電極22的一方或兩方用固體介電質遮覆較佳。固體介電質列舉有氧化鋁、二氧化鋯及二氧化鈦等的金屬氧化物、聚對苯二甲酸乙二醇酯及聚四氟乙烯等的有機物、氧化矽、玻璃及鈦酸鋇等的氧化物等。固體介電質的形狀為薄片狀或薄膜狀皆可，厚度為0.05~4mm較理想。理由是產生放電電漿需要高電壓，固體介電質太薄在施加電壓時引起絕緣破壞，而發生電弧放電之故。
處理用氣體介由氣閥27從氣體供應手段(氣體鋼瓶)31供應到第1電極21及第2電極22之間的空間。因而此空間的氣相被更改，此狀態下以高頻電源29對第1電極21施加高頻電壓(例如，10~500MHz)，則前述空間內產生電漿。以此電漿所生成的離子、自由基等的含化學性活性激勵種之反應性氣體流朝向被處理物13的表面照射，就能對被處理物13的表面進行預定的表面處理。然而體供應手段(氣體鋼瓶)31所充填的處理用氣體依照處理室內所施行表面處理的種類作適當設定。另外，排放氣體介由氣閥27導入排氣單元31。然而此排放氣體也可以經由濾網將已混入的雜物除去後加以精製，達到再利用。如此加以再利用可以更加使氣體的利用效率提升。
其次，用第1(C)、(D)圖來說明剖面不同之圓筒狀的電漿產生手段12。第1(C)圖表示第1電極21比第2電極22還長，且第1電極21具有銳角形狀之電漿產生手段12。第1(D)圖表示具有第1電極21與第2電極22之間 所產生之離子化氣體流向外部噴射的形狀之電漿產生手段12。如此，電漿產生手段的形狀沒有特別的限定，任何的形狀皆可。
本發明是用在大氣壓或接近大氣壓下動作之電漿處理裝置，減壓裝置所必要的抽真空或大氣下開放都不需時間，且不必配置複雜的真空單元。特別是用大型基板時，真空室也必然大型化，要讓真空室內成為減壓狀態就會耗費處理時間。因此，本發明用在大氣壓或接近大氣壓下動作之本裝置有效率，能降低製造成本。
另外，用圓筒狀的複數個電極呈線狀配置之電漿產生手段12為特色之本裝置，只一次掃描就能施行電漿處理，所以用於大型基板特別有效率。進而，經由掃描電漿產生手段12，只對必要處施行處理即可，不必要處則停止供應氣體，因而提升氣體的利用效率，能降低製作費用。
也就是本發明所用的電漿處理裝置，被處理物13與電漿產生手段12之間的距離仍維持一定，掃描前述被處理物13或前述電漿產生手段12後，對被處理物13的表面施行電漿處理。因此，本發明是用圓筒狀的複數個電極朝一軸方向排列配置之電漿產生手段12，可以使掃描被處理物13或電漿產生手段12的次數減少，被處理物13用大型基板具有效率。
用上述的裝置對被處理物13的表面施行蝕刻處理時，從氣體供應手段31將NF3 、CF4 (四氟化碳)、SF6 、 COX 等的原料氣體及氫、氧當中一種與稀有氣體的混合氣體，供應到電漿產生手段12而使電漿產生。例如，用NF3 或SF6 等的原料氣體使氟原子產生，此氟原子與固體的矽起反應而氣化成揮發性的SiF4 氣體，排放到外部來施行蝕刻處理。另外，對被處理物13的表面施行灰化處理時，從氣體供應手段31將氧的原料氣體及氫、CF4 、NF3 、H2 O、CHF3 當中的一種供應到電漿產生手段12，而使電漿產生。例如，感光性有機抗蝕層的灰化處理係導入氧及四氟化碳而成為CO2 、CO、H2 O後，經由剝離來施行行灰化處理。
然而，用上述的裝置，以電漿CVD法來形成薄膜亦可，絕緣膜當然可以形成，形成金屬等的導電膜亦可。另外，零件施行清潔處理亦可，特別是電極21、22的清潔處理是用NF3 、CF4 (四氟化碳)、SF6 、COX 等的氣體來進行清潔處理，有機物則是用O2 的電漿來進行清潔處理亦可。
另外，本發明的特徵是以液滴噴射法來形成抗蝕圖案。更詳細上是用噴射含有感光劑的組成物之1個噴頭來形成靠近前述導電層之抗蝕圖案。其特徵是此時掃描噴頭或基板，而形成抗蝕圖案。以下，說明在大氣壓或接近大氣壓下所施行的電漿漿處理方法及用此液滴噴射法之本發明的配線製作方法。首先，將玻璃、石英、半導體、塑膠、塑膠膜、金屬、玻璃環氧樹脂、陶瓷等的各種素材設成基板101(第3(A)圖)。基板101的材料若為耐本發明製 作上的處理溫度之材料，則任何的材料皆可。
接著在基板101上選擇性形成導電膜102a~102c(以下，統稱為導電膜102)。然而，基板101上若為已形成有底層膜的狀態或形成有電晶體等的半導體元件及絕緣膜的狀態皆可，此處為了說明的方便上，在基板101上形成導電膜102。
然而本發明的特徵是導電膜102的成膜選擇性以CVD法、蒸鍍法或濺射法來進行。換言之，其特徵：並不是在基板101的全面形成導電膜102，而是只在之後形成配線之處選擇性形成導電膜。具有上述構成之本發明，提升作為配線使用之材料的利用效率，而能降低製作費用。
以CVD法形成導電膜102時，適當設定氣體源，反應溫度，反應壓力後施行。例如，形成鎢(W)膜時，氣體源為WF6 ，反應溫度為200~500℃後施行。另外，形成鋁(Al)膜時，主要採用以較低溫分解有機化合物進行製作的方法，氣體源為(C4 H9 )3 Al，反應溫度為250~270，在氣體溫度導入中途用熱使其活性化來成膜。形成銅(Cu)膜時，反應溫度為100~300℃，用熱將氣體源中含銅之有機化合物分解來成膜。然而依形成薄膜的種類，必須在減壓下施行，該情況則設定為預定的壓力後施行。
以蒸鍍法形成導電膜102時，通電加熱、電子束、中空陰極管、激光熔樣等作為代表性的熱源。不過激光熔樣以外的方法，會有發生組織變化的可能性。因而，為了形 成合金膜，用合金膜成粒狀，瞬間使一個一個的顆粒蒸鍍的瞬間蒸鍍法等的方法較佳。以蒸鍍法選擇性形成導電膜102時，縮小蒸鍍源的供應口，掃描該蒸鍍源或基板後進行。
以濺射法形成導電膜102時，用二極濺射或磁控濺射等電極形態的方式、及高頻濺射等濺射控制法的方式之任何一種方式皆可。以濺射法選擇性形成的方法例如以二極濺射為例，則是採用將2個電極縱向放置而在該2個電極之間包夾四角形的板狀中間電極之構造的方法。此時，縮小設定與被處理物相對向之中間電極本身的面積，就可以選擇性地形成。
然而上述的3個方法，已針對選擇性形成導電膜的情況敘述過，不過本發明並不拘限於這個情況。全面形成導電膜的方法加上使用金屬罩來選擇性成膜亦可。此情況，配線材料的利用效率不會提高，不過在於之後的蝕刻處理過程，不必蝕刻處理被抗蝕圖案遮蓋處以外的全部薄膜，只蝕刻處理所期望處即可。蝕刻處理時所使用的氣體減少浪費，而提升氣體的利用效率。
接著以液滴噴射法將與紫外線起反應的光抗蝕膜(感光性樹脂)形成在導電膜102上，而形成抗蝕層104~106(第3(B))。更詳細上是從噴頭103噴射含有感光劑的組成物，將抗蝕層104~106形成在導電膜102上。
此時的上面圖顯示在第5(A)圖中。基板101在與基板101成平行的狀態下，可以上下左右掃描。然而第 5(A)(B)圖中圖示1個噴頭103，不過如第5(C)圖所示用複數個(例如3個)的噴頭103亦可。另外，噴嘴口徑不同的噴頭準備複數個，依用途，分開使用口徑不同的噴頭亦可。用複數個噴頭103時，與基板101的行方向及列方向成平行掃描亦可，與前述基板101的行方向及列方向成斜方向掃描亦可。另外，相同處掃描數次而重複塗布亦可。進而，最好掃描噴頭103，不過也可以讓基板101移動。讓哪個移動依其精度及用途來決定較理想。基板101及噴頭103，為了要滴到所期望處最好儘量接近，其距離具體上為3毫米以下，最好是1毫米以下，更好是0.5毫米以下。此液滴的準確噴射與距離有依存性，因而用測距的感測器等，可正確地保持距離亦可。
然而，導電膜102以CVD法、蒸鍍法或濺射法選擇性地形成，第5(A)圖為簡單的圖示，圖示導電膜102形成在基板101上的全面之情況。
噴頭103所噴射的組成物，用含有感光劑的組成物即可，例如使用讓也是代表性的正型抗蝕層之酚醛樹脂和也是感光劑之萘醌雙迭氮化合物、也是負型的抗蝕層之基底樹脂、二苯基硅烷二醇以及酸產生劑等溶解或分散在溶媒中之組成物。溶媒使用醋酸丁基或醋酸乙基等酯類、異丙醇或乙醇等的醇類、甲基乙基甲酮、丙酮等的有機溶劑等。溶媒的濃度依照抗蝕劑的種類等作適當設定較佳。
另外，上述以外的材料，從噴頭103所噴射的組成物用環氧樹脂、丙烯樹脂、苯酚樹脂、酚醛樹脂、三聚氰胺 樹脂等的樹脂材料亦可。然而用這些材料時，其黏度用溶媒來溶解或分散加以調整。
從噴頭103噴射1次的組成物之量為10~70pl(更廣範圍為0.001~100pl)，黏度為100cp以下，粒度為0.1μm以下(更廣範圍為0.01~100μmu以下)較為理想。此理由是防止變乾燥或者是黏度太高而無法從噴射口圓滑地噴射組成物之故。適當調整所用的溶煤或配合用途適當調整組成物的黏度、表面張力、乾燥數度等。另外從噴頭103所噴射之組成物最好是連續滴下呈線狀或帶狀形成在基板上較為理想，不過例如，滴到每點等的每個預定處亦可。另外，以上述液滴噴射法形成抗蝕圖案是在大氣壓下、減壓下(包括接近大氣壓、真空)進行處理。減壓下係指比大氣壓還低的壓力，以氮氣、稀有氣體或其他的不活性氣體充填之氣相，例如設為1×102 ~2×104 Pa(最好是5×102 ~5×103 )即可，更高的真空中(減壓下)設為1~5×104 Pa(1×102 ~1×103 Pa)即可。在減壓下液滴直到到達基板上的薄膜為止之間隨時從液滴中揮發溶媒，其體積漸減少。因而，若有必要可以在更短的時間完成之後施行的加熱過程。
然後，抗蝕圖案104~106完成成膜後，以硬化抗蝕劑為目的，施行100℃程度下燒結之前置烘烤處理。此加熱處理其加熱源為鹵素等的燈管，用直接高速加熱基板之燈管退火裝置或照射雷射光之雷射照射裝置。掃描兩裝置及加熱源就可以只對所期望處施行加熱處理。只不過用雷 射光時，從雷射振盪裝置所震盪的雷射光射向基板之光束點的形狀最好是列或行的長度，也就是最好是與圖案一邊的長度相同的長度來形成為線狀。因此，一次掃描就可以結束雷射照射。其他的方法為用被設定為預定的溫度之高溫退火爐亦可。其次，進行曝光處理第(3(C)圖)。曝光處理係指將預先畫好所要圖案的遮罩(光罩)107重疊在抗蝕層104~106之上，從抗蝕層的上面照射紫外線之處理。本處理則是將基板全面分成數處，用紫外線燈等的光源，照射感光劑的感光波長領域的光。
接著，施行將照射紫外線已曝光的部分之抗蝕層浸放在顯像液中後取出之顯像處理，使已曝光且燒結過的圖案成為實際的抗蝕圖案108~110(第4(A)圖)。然後再施行120℃程度所燒結之後置烘烤處理。
其次，用電漿產生手段118，對未被抗蝕圖案108~110遮蓋的部分之膜施行蝕刻處理加以除去(第4(B)圖)。本發明的特徵為：在大氣壓或接近大氣壓下，施行用電漿之乾式蝕刻處理。蝕刻氣體依被加工物作適當處理即可，用CF4 、NF3 、SF6 等的氟類；Cl2 、BCl3 等的氯類之蝕刻氣體來施行。本實施形態則是用混合氧氣的氣體，利用也是有機物的抗蝕層也被蝕刻，呈錐狀蝕刻導電層，而形成導電層112~114及抗蝕圖案115~117。
最後，用電漿產生手段118，對抗蝕圖案115~117施行灰化處理加以除去(第4(C)圖)。本發明的特徵為：使用在大氣壓或接近大氣壓下，讓已電漿化的氣體與抗蝕層 起反應，使抗蝕層氣化後除去之電漿灰化機。然而電漿灰化機，一般用氧氣，利用抗蝕層為碳、氧氣、氫氣所形成之固體的物質而與氧電漿起化學反應，形成為CO2 、H2 O、O2 的氣體之現象。用這種電漿灰化機時，實際的抗蝕層所含有的重金屬等雜質未被除去，所以在水洗站加以洗淨亦可。
本發明中，此蝕刻處理及灰化處理的特徵為：掃描呈線狀配置的複數個電漿產生手段後施行。由於不需要真空設備，能提高生產性或降低製作費用。另外，用呈線狀配置的複數個電漿產生手段，對於生產間隔時間有所助益，最好是與基板一邊相同的長度來配置呈線狀的複數個電漿產生手段，則能作一次處理就完成處理。然而掃描方向不拘限於與基板的一邊成平行的方向，往斜方向掃描亦可。
另外呈線狀配置的複數個電漿產生手段當中，不必全部從電漿產生手段供應反應氣體，若只對目的位置供應預定的氣體流仍能施行處理。因此，本發明不必經常供應反應氣體，節約氣體而能降低製作費用。
經以上的方式就能在基板101上形成導電層112~114的圖案。然而，導電層112~114的圖案，若為閘極配線最好是5~50μm，若為源極配線最好是5~25μm。本實施形態例示在基板101上形成由導電性材料所組成的圖案之一種形態，不過本發明並拘限於此，半導體積體電路的配線形成過程、構成液晶面板或EL面板之TFT基板的配線形成過程等種種的領域都能適用。即是本發明並拘限 於本實施形態的例示，形成氧化矽或丙烯酸樹脂等的絕緣膜、多晶矽或非晶矽等半導體的圖案時都能適用。
(實施形態2)
用圖面說明本發明的實施形態。本實施形態是說明用上述過的電漿處理裝置，選擇性施行蝕刻處理後製作開孔(接觸孔)之形態。
第6(A)圖中，以眾知的方法，在基板101上形成半導體層(或導電層、配線層)125，在該半導體層125上形成絕緣膜126。然後絕緣膜126上，除了形成開孔以外還形成抗蝕圖案127、128。成為此狀態後，用電漿供應手段12施行蝕刻處理。因此如第6(B)圖所示，可以形成到達半導體層125之接觸孔129。此接觸孔與漿供應手段12的口徑或所用顯示面板的解像度有依存性，約為2.5~30 μm。
本發明的特徵為：前述蝕刻處理係在大氣壓或接近大氣壓下，掃描呈線狀配置的複數個電漿產生手段後施行，只有從前述複數個電漿產生手段所選出的一個或複數個產生電漿。本處理不需要真空設備，因而能提高生產性或降低製作費用。另外，用呈線狀配置的複數個電漿產生手段，對於生產間隔時間有助益，最好是與基板一邊相同的長度來配置呈線狀的複數個電漿產生手段，則能一次掃描就完成處理。然而，然而掃描方向不拘限於與基板的一邊成平行的方向，往斜方向掃描亦可。
另外呈線狀配置的複數個電漿產生手段當中，不必全部從電漿產生手段供應反應氣體，若是只對目的位置供應預定的氣體流仍能施行處理。因此，本發明不必隨時供應反應氣體，節約氣體而能降低製作費用。
另外，第6(C)~6(E)圖中表示本發明的其他例子。
本例是以噴墨法(液滴噴射法)選擇性將層間絕緣膜形成為安全島狀後，選擇性施行電漿處理，調整前述層間絕緣膜的形狀，而形成具有接觸孔之層間絕緣膜。本發明的特徵：以噴墨法來形成層間絕緣膜。
首先，與第6(A)圖同樣，將半導體曾或配線層(導體層)125形成在基板101上。此處用例子來說明由金屬組成的配線層125。用噴墨法將含有高分子材料(聚醯亞胺、丙烯基、苯并環丁烯等)之溶液噴塗到基板101上的預定位置，經燒結後除去溶媒，而形成絕緣層130a(第6(C)圖)。經過這個過程使配線層125的一部分呈現。促使呈現的部分之後形成接觸孔的位置。然而，為了促使有層間絕緣膜的功能必要有一定程度的膜厚，所以噴射塗布及假燒結(或燒結)反覆施行而得取所期望的膜厚亦可。
絕緣層130a的材料可以採用感光性或非感光性的有機材料(聚醯亞胺、丙烯基、聚醯胺、聚醯亞胺醯胺、感光膠或苯并環丁烯)、或這些的積疊材料等。另外，絕緣層130a也可以使用經過感光性的光後蝕刻劑變為不溶解性之負型、或經過光後蝕刻劑變為溶解性之正型的其中一種。
本發明由於如同旋轉塗布法不對基板全面施行塗布，因而可以大幅節約材料。
接著如第6(D)圖所示利用以電漿產生手段(噴嘴)12之電漿處理，選擇性蝕刻絕緣層130a的端部，而在前述絕緣層130a形成接觸孔。這個蝕刻也是調整絕緣層130a形狀之處理。預先將絕緣層130a穿洞之孔擴大，而形成接觸孔且形成絕緣層130b。蝕刻的部份比過去的光蝕刻技術之蝕刻還少，短時間內就可以形成接觸孔。本發明由於不用抗蝕遮罩進行蝕刻，因而可以省略抗蝕層的形成過程。
另外，同時在配電層125之呈現部分存在雜質等的塵埃時，該塵埃也可以除去。另外，在配電層125之呈現部分形成自然氧化膜時，自然氧化膜也可以除去。
接著如第6(E)圖所示形成配線131。然而絕緣層130b有作為層間絕緣膜的功能。若以噴墨法形成配線，則可以當作無遮罩的處理過程，且可以當作適於量產的處理過程。
本實施形態能與上述的實施形態自由組合。
(實施形態3)
首先本發明的特徵為：在大氣壓或接近大氣壓下施行蝕刻處理或灰化處理。因此，用圖面來說明本發明所用電漿處理裝置的例子。
第17(A)圖中，電漿供應手段具有以玻璃或石英玻璃 所形成的噴嘴。然則在噴嘴92的下部，連接到高頻電源89的第1電極(高頻電極)88與接地的第2電極(接地電極)87對向配置，向此第1電極88與第2電極之間施加高頻電壓。
氣體供應手段(氣體鋼瓶)85介由氣閥86連接到噴嘴92。此氣體供應手段85介由氣閥86供應預定的氣體。噴嘴92的下方裝配由不銹鋼板所組成的座台91。此座台91的上面，配置已被電漿化的氣體流照射之被處理物90。
然則，例如在稀有氣體中，添加適量的氧氣或四氟化碳氣或者添加氧氣及四氟化碳氣，此氣體作為放電氣體，在大氣壓狀態下供應到噴嘴92，並且對第1電極88施加高頻電壓。因此在兩極間產生電漿。然後，以電漿所生成的離子、自由基含有化學性活性的激勵物之反應性氣體流朝向被處理物90的表面照射，則能夠針對該被處理物90的表面進行預定的表面處理。
接著在第17(B)圖中表示第17(A)圖的電漿處理裝置之立體圖。噴嘴92為並排對向配置，間隙形成流路。然後，沿著噴嘴92的長方向，裝設連接高頻電源89之第1電極88(未圖示)，及與第1電極88對向來裝設第2電極87。在噴嘴92的下端設置與噴嘴92成正交之翼板94、95。然而在噴嘴92的上部，設置沿著氣體流路有複數個供應孔，用來將放電氣體均等地供應到氣體流路之氣體控制手段(未圖示)。另外，氣體流路的側部用側板(未圖示)來阻塞，已在氣體流路所生成的反應氣體流只能從氣體流 路的下方噴射。
本發明所用的具有上述構成之電漿處理裝置能產生線狀的放電，將經該放電生成之電漿所形成的反應氣體流照射到被處理物，因而能施行預定的灰化處理或蝕刻處理。
另外，用圖面說明與第17圖不同的構成之電漿處理裝置。第18(A)圖為本發明的電漿處理裝置之上面圖，第18(B)圖為剖面圖。第18(A)、(B)圖中，卡匣室21a內設定有施行表面處理之玻璃基板、樹脂基板、半導體基板等的被處理物12a。被處理物12a用所期望尺寸的基板。然而設定在卡匣室21a之基板最好預先做好洗淨等的前處理。
22a為運送室，以運送機構20a(例如自動臂)將配置在卡匣室21a之被處理物12a運送到電漿處理室23a。被處理物12a的運送方式列舉有水平運送，不過用地5代的基板作為被處理物12a時，以減少運送機的佔用面積為目的而進行基板縱向放置之縱式運送亦可。與運送室22a相鄰的電漿處理室23a，設有為了防塵以阻斷外氣來造成氣流，且也運送被處理物12a之氣流控制手段18a、加熱手段19及電漿產生手段25。加熱手段19用鹵素燈等眾知的加熱手段即可，從被處理物12a的下面加熱。18a為氣流控制手段，26為氣體的吹出口，用從氣體供應手段29所供應的不活性氣體等的運送用氣體來進行氣流的控制。本發明所用的電漿處理裝置，由於在大氣壓或接近大氣壓下動作，因而只以氣流控制手段18a來控制電漿產生手段 25附近的氣流就能防止外部帶來的污物或反應生成物逆流。也就是與外界也能只以此氣流控制手段18a來進行隔離，電漿處理室23a不必完全密閉。另外，本發明不必要對減壓裝置抽成空或大氣下開放的時間，且不必要配置複雜的真空裝置。
另外，從氣體供應手段29所供應的氣體，用加熱手段28加熱到所期望的溫度(例如50度~800度)，已加熱的氣體吹向被處理物12a而將被處理物12a加熱。加熱手段28若能將氣體加熱則沒有特別的限定，用眾知的加熱手段即可。本發明則是將已加熱的氣體吹向被處理物12a的上面來加熱，再以加熱手段19將被處理物12a的下面加熱。如此被處理物12a的兩面都加熱，均等地將該被處理物12a加熱。另外，從氣體供應手段29所供應的運送用氣體，用不活性的氣體即可。
電漿產生手段25由第1電極13a及第2電極14a所構成，連接到高頻電源17a、排氣裝置、氣體控制手段等(第18圖)。針對電漿處理室23a，已結束預定的表面處理之被處理物12a運送到運送室24，再從這個運送室24運送到別的處理室。
然而，第1電極13a及第2電極14a的一方或兩方以固體介電質遮蓋較佳。固體介電質列舉有氧化鋁、二氧化鋯及二氧化鈦等的金屬氧化物；聚二酸二乙酯及聚四氟乙烯等的有機物；氧化矽、玻璃及鈦酸鋇等的氧化物等。固體介電質的厚度最好是0.05~4mm。其理由是由於產生放 電電漿要高電壓，固體介電質太薄則施加電壓時引起絕緣破壞而發生電弧放電之故。
接著用第19圖來詳細說明漿產生手段25的構成。第19圖的實線表示氣體的路徑。13a、14a為鋁、銅、不銹鋼等具有導電性的金屬所組成之電極，第1電極13a連接到電源(高頻電源)17a。然而第1電極13a連接用來使冷卻水循環的冷卻裝置(未圖示)亦可。經由設置冷卻裝置，利用冷卻水的循環來防止連續施行表面處理所造成的發熱，而能提升連續處理的效率。第2電極14a具有包圍第1電極13a的周圍之形狀而被接地。然後，第1電極13a及第2電極14a具有其前端有噴嘴狀的氣體供應口之圓筒狀。此第1電極13a及第2電極14a的兩電極間的空間被供應已被加熱手段28加熱的氣體。因此，此空間的氣相被更改，在這種狀態下以高頻電源17a對第1電極13a施加高頻電壓(例如10~500MHz)，而在前述空間內產生電漿11。以此電漿11所生成之離子、自由基等含有化學性活性的激勵種之反應性氣體流朝向被處理物12a的表面照射，進行該處理物12a表面的薄膜形成或洗淨等的表面處理。
第19圖中，27為氣閥，28為加熱手段，29、30a、31a為氣體供應手段，32為排放氣體，33為濾網。加熱手段28直到氣體供應手段29、30a、31a所供應的氣體達到所期望的溫度(例如50~800度)為止持續加熱。然而，29為運送用氣體的氣體供應手段，30a為精製氣體的氣體 供應手段，31a為處理過程用氣體的氣體供應手段。運送用氣體採用活性氣體等在處理室內不會影響到表面處理之氣體。另外處理過程用氣體配合處理室內所施行表面處理的種類作適當設定。排放氣體32介由氣閥27導入濾網28。濾網28除去混在排放氣體中之雜物。然後已被濾網33精製過的氣體，再度導入精製氣體的氣體供應手段30a，再度作為處理過程用氣體使用。
如上述過，利用從氣流控制手段18a朝與斜方向成垂直的方向噴吹的氣體及從兩電極間的空間過來的氣體，被處理物12a成水平浮起，而在非接觸狀態下朝行進方向運送。電極附近，氣體向上吹出，利用此氣體，被處理物12浮起。另外氣流控制手段18a附近，同時進行氣體的噴吹及氣體的吸引來控制被處理物12a浮起的高度。進而用氣閥27控制氣體的流量來調整被處理物12a的水平精度，精密地調整被處理物12a與第1、第2電極13a、14a的距離。利用本構成，防止對運送困難之又大型又薄的被處理物12a造成扭曲、翹起及破裂等的事態。
另外與上述的地18圖有所不同，如第20(A)、(B)圖所示，用氣流控制手段18及機械式的自動臂51(運送機構)運送被處理物12a亦可。因此，被處理物12a能朝行進方向成水平運送。另外，不用自動臂51，如第20(C)圖所示，朝被處理物12a的行進方向設置軌道53，用行走該軌道53的台車52，成水平運送被處理物12a亦可。
(實施例) [實施例1]
用圖面說明本發明的實施例。
第7圖表示用液滴噴射法之液滴噴射裝置。用前述裝置將所期望的抗蝕圖案形成在基板之際，調節從噴頭(噴墨頭)201噴射組成物的週期及基板215的移動速度。然而具備與噴頭201相鄰，作為組成物的平均化手段噴出氣體之噴嘴202亦可。利用此噴嘴202所噴出的氣體，將噴到基板215上的組成物平均化。也就是一面維持噴頭201與基板215之間的距離，一面移動前述噴頭201或前述基板215，形成線狀的圖案，不過此時從噴嘴202噴出氣體而將圖案平滑化。另外，為了提高所噴射組成物之著點位置的精度，噴頭201與基板215的間隔最好是接近1毫米以下。因而設置噴頭201上下移動之移動機構204及其控制手段203，設成只在形成圖案時噴頭201才接近基板215之機構。
其他，前述裝置由基板215固定可往XYθ方向移動，將基板215固定之基板座台205、將組成物供應到噴頭201之手段206、將氣體供應到噴嘴202之手段207所構成。筐體210覆蓋噴頭201、基板座台205等。另外，用前述裝置之際，利用氣體供應手段208及設在筐體210內之噴灑頭209，可以在供應組成物的溶媒以及相同氣體而更改氣相則能一定程度防止乾燥，且能持續長時間印刷。其他週邊的構件，具備把持所處理的基板215之載具 212、從該載具212運出運入之運送手段211、送出清潔空氣且減少作業領域的塵埃之清淨單元213亦可。
第5(D)、(E)圖表示噴頭103之剖面圖，用該圖面說明從噴頭103噴射組成物的2個方法。第5(D)、(E)圖中121為組成物，122為噴頭。首先第1種方法，第5(D)圖中表示使用從噴頭103不停止噴射組成物121，也就是連續噴射組成物121來形成圖案的方法。另外第2種方法，第5(E)圖中表示從噴頭103滴下組成物121來形成圖案的方法。本發明用任何1種方法皆可。
接著顯示依序通過導電層成膜之成膜室225、裝入第7圖的裝置之液滴噴射處理室227、雷射照射室228、曝光用處理室225、及電漿處理室237之流程。也就是用第8圖說明製作半導體之際要通過的各處理室。
各處理室若有所需則設置排氣幫浦。排氣幫浦可用油迴轉幫浦、機械式增壓幫浦、渦輪幫浦、低溫幫浦，不過最好是用能有效除去水分的低溫幫浦。
成膜室225主要用導電性材料，用CVD法、蒸鍍法或濺射法，依情況作選擇來進行加工。也就是後述的濺射裝置(第9圖)、蒸鍍裝置(第10圖)等設置在本成膜室225。
液滴噴射處理室227的特徵為進行抗蝕圖案的形成。液滴噴射處理室227為上述第7圖所示的構成，設有第5(B)、(C)圖所示的1個或複數個的噴頭。然後掃描噴頭或基板，進行抗蝕圖案的形成。
雷射照射室228用於加熱處理等的用途。具有載置基板而控制該基板的位置之位置控制手段、雷射震盪裝置230、光學裝置229、兼備中央運算處理裝置和記憶體等的記憶手段之電腦等。
曝光用處理室225用於在液滴噴射處理室227形成抗蝕圖案後，進行曝光處理之際。曝光用處理室225具備有用來將感光劑之感光波長領域的光照射到抗蝕圖案之處理單元239。感光劑之感光波長領域的光是根據感光劑，一般必須是350~450nm的光。滿足該波長領域之光源列舉有一般所使用的超高壓水銀燈，作為多波長光的等倍投影曝光裝置或單波長光的等倍投影曝光裝置之光源，形成為照射由超高壓水銀燈的光譜光所組成也就是由g線(436nm)及h線(405nm)及I線(365nm)所組成的多波長光之構成。此構成由濾光片、及光源的超高壓水銀燈、及用來將電力供應到超高壓水銀燈405之電力供應線等所構成。濾光片列舉有吸收濾光片或薄膜干涉濾光片，適切地積疊這些吸收濾光片或薄膜干涉濾光片，將由g線(436nm)及h線(405nm)及I線(365nm)所組成的多波長光分光透過。然而光照射的處理時間如同曝光裝置上的曝光時間不需很精確，不過由於影響到抗蝕圖的軟化形狀，須有施予預定時間的光照射時間之裝置構成。這種裝置構成即會考慮到設置快門機構或設置只在預定的時間內電力會供應到超高壓水銀燈的機構等之手段。
洗淨室238為旋轉塗布方式的處理室，供應IPA或純 水來進行剝離後的沖洗處理。然而，本發明的特徵為：實施例1、3中利用上述的電漿處理裝置，在大氣壓或接近大氣壓下將抗蝕層灰化而除去，不過依據處理過程，在於有如洗淨室之旋轉塗布方式的處理室，供應抗蝕層剝離液來進行抗蝕層的除去亦可。電漿處理室237則是在大氣壓或接近大氣壓下施行蝕刻處理、灰化處理。本發明可以提供為了用能在大氣壓或接近大氣壓下進行動作之裝置，而暫時備有液滴噴射處理室227、電漿處理室237、形成薄膜的處理室、移動液滴噴射頭的移動手段等之製造裝置。利用這種構成的製造裝置，線上處理更加容易，而達到製造線的省空間化、有效率化。
本實施例能與上述實施形態自由組合。
[實施例2]
用圖面說明本發明的實施例。
第9圖表示磁控方式的濺射裝置之例子。該裝置具備含有取出被處理物(基板)的運送口(取出口)322之成膜室311。成膜室311內設有中間電極317，介由密封板用冷煤319來冷卻(水冷)。永久磁鐵318經由朝與中間電極面成平行的方向作圓運動或直線運動，因而能在對向的基板表面形成均等膜厚的薄膜。快門323在開始成膜前後開關，防止在放電初期電漿不安定的狀態下形成薄膜。
基板313及遮罩314設置在基板保持手段312，讓基板架327及遮罩架328移動。此時，用設置在成膜室內之 CCD攝影機316調整基板313及遮罩314較佳。另外，基板保持手段312設有磁性體(磁鐵)315，利用磁性體315來固定基板313及遮罩314。此時，設置間隔體，保持一定的間隙(高度)，使基板313與遮罩314不接觸亦可。另外，保持中間電極317的手段具有使中間電極317上下的手段326，成膜時可以控制基板313與中間電極317的距離。當然也可以在基板保持手段312設置使基板上下移動的手段，成膜時控制基板313與中間電極317的距離。
在基板保持手段312埋設加熱器作為加熱手段，已加熱的希有氣體(氬氣)從基板313的背側導入來提高均熱性較佳。另外，成膜室311從氣體導入手段321導入稀有氣體或氧氣，由電導式氣閥控制的整流板324其設置目的是整流成膜室311內的濺射氣體流。中間電極317連接高頻電源321。
第9(B)圖表示用於以濺射法來形成導電膜時之遮罩330的例子。遮罩314具有開縫狀的遮罩圖案331。遮罩圖案331係依用途作適當設定，當作配置在像素部的訊號線形成用時設置5~20μm寬的狹窄圖案，當作繞接配線形成用時設置150~100μm寬的寬闊圖案。
然而遮罩314也能以補強為目的而輔助配線與開縫成平行來設置。此輔助配線的寬度、長度及配置處作適度設定來使其不致造成成膜時的障礙即可。用這種輔助配線，防止成膜領域的寬時而參差不齊，時而扭曲。這種遮罩314由鎳、白金、銅、不銹鋼或石英玻璃等所形成，由金 屬材料所形成之遮罩稱為金屬罩。依據成膜配線的寬，遮罩314形成為具有5~25μm程度的厚度較佳。
本發明的特徵：與基板313重疊來配置遮罩314，而選擇性將薄膜形成在基板313上。更詳細上是在含有稀有氣體的氣相施加高頻電力，以濺射法來形成所期望形狀的薄膜。如此配置遮罩314來形成所期望形狀的薄膜時，材料的利用效率不會提升，不過在於之後的蝕刻處理過程則不必蝕刻處理遮蓋在抗蝕圖案處以外領域的薄膜，只蝕刻處理所期望處即可。因而，蝕刻處理時所使用的氣體減少浪費，氣體的利用效率提升。
本實施例能與上述實施形態、實施例自由組合。
[實施例3]
用圖面說明本發明的實施例。
第10圖表示蒸鍍裝置的例子。第10(A)圖中，350為試料盤，351為材料。放入試料盤350的材料以電極(未圖示)的電阻加熱被氣化且被放出。此時，被放出的材料通過由導電性材料所組成之遮罩343的間隙後，附著在基板340上。遮罩343已用第9(B)圖述說過，由銅、鐵、鋁、鉭、鎢、鈦的導電性材料所構成。
然而本實施例以電阻加熱為例作為蒸鍍源，不過也可以以電子束(EB)加熱。另外蒸鍍時讓材料帶負電或帶正電皆可。
第10(B)圖表示與第10(A)圖不同之通電加熱型蒸鍍 裝置的例子之圖。370為燈絲，371為用可耐燈絲370發出的溫度的材料(例如石英等)所形成之坩堝371，例如以不銹鋼來形成。然且已成粉體的材料放入坩堝371後，燈絲370通電加熱，該材料成為原子或分子狀後使其蒸發，讓已成為原子或分子狀之材料附著在基板372而作成薄膜。然而第10(B)圖中圖示螺旋狀的燈絲，不過配合目的作適度變更即可，例如用U形的燈絲亦可。
第10(B)圖之蒸鍍裝置不一定要用金屬罩，縮小供應蒸發源的微細口，掃描坩堝371或基板372，而能選擇性形成薄膜。
本實施例能與上述實施形態、實施例自由組合。
[實施例4]
本實施例則是用第11圖來表示主動矩陣型液晶顯示裝置的製作過程。
先用有透光性的基板600製作主動矩陣板。基板600的尺寸，採用600mm×720 mm、680 mm×880 mm、1000 mm×1200 mm、1100 mm×1250 mm、1150 mm×1300 mm、1500 mm×1800 mm、1800 mm×2000 mm、2000 mm×2100 mm、2200 mm×2600 mm或2600 mm×3100 mm的大面積基板，削減製造成本較為理想。例如，可以採用以可尼社(譯音)的#7059玻璃等為代表之鋇硼矽酸玻璃或鋁硼矽酸玻璃等的玻璃基板。其他的基板則可以採用石英基板、塑膠基板等的透光性基板。
然而，塑膠基板係指相當於基板上形成有薄膜電晶體等的元件之基板。
像素間距最好是以縱長及橫長都是50~750μm的設計規則來作成。
首先用濺射法，在具有絕緣表面的基板600上，全面或選擇性形成導電層後，用液滴噴射法形成抗蝕遮罩，經由蝕刻除去不要的部分，而形成配線及電極(閘極電極、保持容量配線、及端子等)。然而，若有必要，在基板600上形成底層絕緣膜。
然而，以下的過程中，施行蝕刻處理或除去抗蝕層的灰化處理之過程，用在大氣壓或接近大氣壓下進行動作之電漿處理裝置亦可。用不需要複雜的真空裝置之前數的電漿處理裝置就能降低成本。
上述配線及電極的材料是以從Ti、Ta、W、Mo、Cr、Nd所選出的元素；前述元素為成分的合金；或前述合金為成分的氮化物所形成。進而也可以是從Ti、Ta、W、Mo、Cr、Nd所選出的元素；前述元素為成分的合金；或前述合金為成分的氮化物中，選出複種，將這些積疊形成。
然而，畫面尺寸大畫面化則會增加各個配線的長度，而發生配線阻抗變大的問題，造成耗電的增加。因而為了降低配線阻抗，實現低耗電力，上述配線及電極的材料也可以採用Cu、Al、Ag、Au、Fe、Ni、Pt或這些的合金。
其次，用PCVD法將閘極絕緣膜形成在全面。閘極絕 緣膜用氮化矽膜及氧化矽膜的積疊，膜厚設為50~200nm，最好設為150nm。然而，閘極絕緣膜並不拘限積疊，也可以用氧化矽膜、氮化矽膜、氧化氮化矽膜、氧化鉭膜等的絕緣膜。
其次，用電漿CVD法或濺射法等眾知的方法，將第1非晶質半導體膜50~200nm，最好是100~150nm的膜厚形成在閘極絕緣膜上的全面。代表上非晶質矽(a-Si)膜形成100nm的膜厚。然而，形成大面積基板之際，真空室也大型化。該情況，為了使已大型化的真空室真空而增加處理時間，也需要大量的成膜氣體。因而，用能在大氣壓或接近大氣壓下進行動作且具有線狀的電漿供應手段之電漿CVD裝置施行非晶質矽膜的成膜較佳。因此能以數次的掃描施行非晶質矽膜的成膜進而只在所期望處成膜即可，削減成膜氣體又能降低製作成本。
其次，含有導電型(N型或P型)的雜質之第2非晶質半導體膜形成20~80nm的膜厚。含有施予一導電型的雜質元素之第2非晶質半導體膜，用電漿CVD法或濺射法等眾知的方法形成在全面。本實施利則是用添加有磷之矽中間電極，形成含有N型的雜質元素之第2非晶質半導體膜。
其次，用液滴噴射法形成抗蝕遮罩，經由蝕刻除去不要的部分，而形成島狀的第1非晶質半導體膜以及島狀的第2非晶質半導體膜，此時的蝕刻方法用濕式蝕刻或乾式蝕刻。
其次，用濺射法形成覆蓋島狀的第2非晶質半導體膜之導電層後，用液滴噴射法形成抗蝕遮罩，經由蝕刻除去不要的部分，而形成配線及電極(源極配線、汲極配線、電容電極等)。上述配線及電極的材料係以Al、Ti、Ta、W、Mo、Cr、Nd、Cu、Ag、Au、Cr、Fe、Ni、Pt中所選出元素或前述元素為成分的合金所形成。
其次，用液滴噴射法形成抗蝕遮罩，經由蝕刻除去不要的部分，而形成源極配線、汲極配線、電容電極。此時的蝕刻方法用濕式蝕刻或乾式蝕刻。在此階段形成將閘極絕緣膜及用相同材料形成的絕緣膜當作介電質之保持電容。然後，源極配線、汲極配線當作遮罩，自行除去第2非晶質半導體膜的一部分，再將第1非晶質半導體膜的一部分薄膜化。被薄膜化的領域成為TFT的通道形成領域。
其次，用電漿CVD法將由150nm厚的氮化矽膜所組成的保護膜、及由150nm厚的氧化矽膜所組成的第1層間絕緣膜，形成在全面。然則，大面積基板成膜之際，真空室也大型化。該情況，為了使被大型化的真空室內真空而增加處理時間，也需要大量的成膜氣體。因而，用能在大氣壓或接近大氣壓下進行動作且具有線狀的電漿供應手段之電漿CVD裝置施行非晶質矽膜的成膜較佳。此後施行氫化，製作通道蝕刻型的TFT。
然而，表示TFT構造為通道蝕刻型的例子，但TFT構造並沒有特別的限定，設為通道截斷環型的TFT、頂部 閘極型的TFT或順參差型的TFT皆可。
其次，用液滴噴射法形成抗蝕遮罩，之後經過乾式蝕刻過程，形成到達汲極電極、電容電極之接觸孔。另外，同時將用來電連接閘極配線與端子部之接觸孔(未圖示)形成在端子部分，形成將閘極配線與端子部電連接之金屬配線亦可。另外，同時形成到達源極配線之接觸孔(未圖示)，且形成連接到源極配線之金屬配線亦可。形成這些金屬配線後，形成ITO(銦錫氧化物)等的像素電極，或者形成ITO等的像素電極後，形成這些金屬配線皆可。
其次，ITO、In2 O3 -ZnO(氧化銦氧化鋅合金)、ZnO(氧化鋅)等的透明電極膜形成110nm的膜厚。之後，用液滴噴射法施行形成抗蝕圖案的過程及蝕刻過程，而形成像素電極601。
經過以上的過程，可以製成用逆參差型的TFT和保持電容所組成之像素電極及端子部構成之主動矩陣基板。
接著在主動矩陣基板上形成定向膜623，施行摩擦處理。然而，本實施例則是在形成定向膜623之前，經由將丙烯酸樹脂膜等的有機樹脂膜形成圖案，而將用來保持基板間隔之柱狀的間隔體602形成在所期望的位置。另外，取代柱狀的間隔體602，改而球狀的空間體散佈到基板全面亦可。定向膜623用液滴噴射法來作成亦可。
接著準備對向基板650。在對向基板650設置著色層、遮光層與各像素對應配置之濾色層620。另外，設置覆蓋該濾色層620之平坦化膜651。在平坦化膜651上， 將用透明導電膜組成之對向電極621形成在與像素部重疊的位置，在對向基板650的全面形成定向膜622，施予摩擦處理。
然後，圍繞主動矩陣基板上的像素部來描繪黏貼材607後，在減壓下用液滴噴射法將液晶噴射到圍繞在黏貼材607的領域。接著不接觸到大氣，在減壓下用黏貼材607將主動矩陣基板與對向基板650黏合。黏貼材607混入充填料，利用此充填料及柱狀間隔體602而持有均等的間隔，2片的基板被黏合。利用以液滴噴射法噴射液晶的方法就可以削減製作程序所使用的液晶量，特別是用大面積基板時能實現大幅減低成本。
以此方式完成主動矩陣型液晶顯示裝置。然後，若有必要，將主動矩陣基板或對向基板裁切成所期望的形狀。進而用眾知的技術適當設定偏光板603等的光學薄膜。再用眾知的技術來黏貼FPC。
在經由以上的過程所取得的液晶模組設置背光體604、導光板605，用罩蓋606覆蓋則完成主動矩陣型液晶顯示裝置(透過型)，第11圖中表示主動矩陣型液晶顯示裝置之剖面圖的一部分。然而，罩蓋及液晶模組用黏接劑或有機樹脂來固定。因為是透過型所以偏光板黏接在主動矩陣基板及對向基板的兩方。
另外，本實施例為透過型的例子，但沒有特別的限定，要得到反射型的液晶顯示裝置時，用反光率較高的金屬膜作為像素電極即可，代表性的是用鋁或銀為主成分的 材料膜、或是這些的積疊膜即可。
再則，第11(B)圖表示液晶模組之上面圖，第11(C)圖表示與第11(B)圖不同的液晶模組之上面圖。
上述的實施例，用非晶質半導體膜來形成活性層之TFT只達到電電廠效應可動度小到1 cm2 /Vsec程度。因此用來進行圖像顯示之驅動電路用IC晶片來形成，且用TAB (Tape Automated Bonding)方式或COG (Chip on glass)方式來組裝。
第11(B)圖中，501為主動矩陣基板，506為對向基板，504為顯示部，505為FPC，507為黏貼材。本實施利則是用液滴噴射法來讓液晶噴射，用黏貼材507來黏合一對的基板501、506。
本實施例之TFT其電廠效應移動度較小，不過用大面積基板來量產時，可以減低銷耗在製作程序上之成本。用液滴噴射法來讓液晶噴射，黏合一對的基板時，無關基板尺寸能讓液晶保持在一對的基板間，因而能製作具有20英吋~80英吋大畫面的液晶面板之顯示裝置。
另外，利用進行眾知的結晶化處理使非晶質半導體膜結晶化而具有結晶構造之半導體膜，具代表性的是利用聚矽膜構成活性膜時，由於得到電廠效應可動度較高的TFT，不單是能將像素部製作到相同基板上，也能將具有CMOS電路之驅動電路製作到相同基板上。另外，CPU等也能製作到相同基板上。用具有以聚矽膜所組成的活性層之TFT時，可以製作如同第11(C)圖的液晶模組。第11(C) 圖中，501為主動矩陣基板，505為FPC，506為對向基板，510為源極驅動電極、508、509為閘極驅動電極，504為像素部，511為第1黏貼材，512為第2黏貼材。本實施例是用液滴噴射法來讓液晶噴射，用第1黏貼材511及第2黏貼材512黏合一對的基板501、506。然而驅動電極508~510由於不必要液晶，因而只讓液晶保持在顯示部504；第2黏貼材511是為了補強面板全體而設置。
然而此處則是表示本發明使用於液晶顯示元件的顯示面板之例子，不過本發明也可以使用於發光元件的顯示面板。發光元件具有在一對的電極中夾隔電場發光層(實際上存在電子輸送層等種種的層，不過此處統稱為電場發光層)之構造；這個電場發光層用液滴噴射法(例如噴墨法)來製作的方法已被實用化。也就是變更噴頭所噴射的組成物，或更換充填組成物的噴頭就能連續處理。另外，發光元件為自發光型平面顯示器，因而不需要背光體，不受視角的限制。進而，對比或回應速度都很優越。因此不單是作為攜帶式終端使用，也能作為大型的顯示裝置使用。
本實施例能與上述實施形態、實施例自由組合。
[實施例5]
用圖面說明本發明的實施例。本實施例係說明用本發明來製作薄膜電晶體及電容元件之過程。第13、14圖表示本製作過程之剖面圖，第15圖表示本製作過程之上面 圖。
在基板101上形成閘極電極(閘極配線)901、電容電極(電容配線)902(第13(A)圖、第15(A)圖)。基板101採用以玻璃或塑膠等為材料之透明基板。另外，閘極電極901、電容電極902形成在相同的層，含有釹(Nd)等之鋁(Al)與鉬(Mo)積疊形成後，局部性進行選擇加工。本實施形態由於進行選擇加工，用光罩的光蝕刻過程則不必要，製作過程可以大幅簡略化。然而，閘極電極901、電容電極902的材料用含有釹(Nd)等之鋁(Al)，其他也可以用具有鉻(Cr)等導電性的材料。
其次，形成遮蓋閘極電極901及電容電極902之絕緣膜(閘極絕緣膜)903(第13(B)圖、第15(B)圖)。絕緣膜903採用氮化矽膜或氧化矽膜等的絕緣膜、或者積疊氮化矽膜或氧化矽膜等的膜。
再則，局部性進行選擇加工將具有非晶質構造之半導體膜904形成在在絕緣膜903的上面。本實施形態由於進行選擇加工，用光罩的光蝕刻過程則不必要，製作過程可以大幅簡略化。
其次，在半導體膜904當中形成為TFT的通道領域之部份的上面形成保護膜905。保護膜905係將氮化矽膜等的絕緣膜局部性進行選擇加工所形成。
接著形成非晶質半導體，之後添加也是雜質元素的磷，而形成半導體膜(第13(C)圖、第15(C)圖)。再則進行選擇加工來形成鉬(Mo)、鋁(Al)、鉬(Mo)依序積疊之導電 膜908、909。然後，導電膜908、909作為遮罩，蝕刻前述N型半導體膜、而形成N型半導體層906、907。
其次，在導電膜908、909的上方，全面形成以氮化矽膜或氧化矽膜組成之絕緣膜910(第13(D)圖、第15(D)圖)。接著形成貫穿絕緣膜910直到配線909之接觸孔。本實施形態，接觸孔用上述的實施形態2所示的方法來形成。
再則，局部性將ITO等的透明導電膜選擇加工而形成像素電極911(第15(E)圖)。
其次，在像素電極911上形成定向膜912(第14圖)。接著將定向膜915、對向電極916及形成有遮光膜917的對向基板918黏合後，注入液晶材料913而完成顯示面板。基板101與對向基板918之間的間隙用間隔體來保持。
然而、上述的製作過程係表示全部的過程都局部性進行選擇加工，用光罩之光蝕刻過程則不必要的情況。另外本實施形態則圖示所謂通道截斷環型TFT的製作過程。但是本發明用於通道蝕刻型TFT的製作過程亦可。
經過以上的過程，可以形成電晶體及電容元件。依照本發明，不用光蝕刻過程就可以製作，能夠大幅削減製作程序，且能實現降低製作費用。
[實施例6]
本實施例，用第16圖說明具有EL元件的發光裝置 之製作程序的例子。
EL元件的發光機構係在一對的電極間夾入有機化合物層後施加電壓，因而從功率函數較小的材料所組成的陰極注入的電子、及從陽極注入的電洞在有機化合物層的發光中心再結合而形成分子激勵子，該分子激勵子回到基底狀態.之際放出能量而發光。呈矩陣狀配置這種EL元件所形成之發光裝置，可利用被動矩陣驅動(單純矩陣型)、及每1像素(或1點)設置開關的主動矩陣驅動(主動矩陣型)之驅動方法。
以下，說明只有製作EL元件的例子。
首先，製作主動矩陣型的發光裝置時，在具有絕緣表面的基板150上製作TFT(未圖示)。TFT用眾知的方法製作N型TFT或P型TFT即可。接著與TFT的電極(未圖示)一部分重疊來形成當作陽極的第1電極151。此處，第1電極151用功率函數較大的導電膜材料(ITO、In2 O3 -ZnO、ZnO等)，以噴墨法來形成。
接著用噴墨法，選擇性噴射含有絕緣材料的溶液，而形成隔壁(被稱為組合、絕緣物、障壁、土提)152a(第16(A)圖)。隔壁152a遮蓋第1電極151的端部、配線及電極，將各電極間絕緣。隔壁152a的材料，可以適當使用以塗布法所得到感光性或非感光性的有機材料(聚醯亞胺、丙烯基、聚醯胺、聚醯亞胺醯胺、感光膠或苯并環丁烯)或是這些的機疊體等。另外，隔壁152a也可以使用經過感光性的光後蝕刻劑變為不溶解性之負型、或經過光後 蝕刻劑變為溶解性之正型的其中一種。
再則，用噴嘴12選擇性施行電漿處理(第16(B)圖)。藉由此電漿處理來調整隔壁的形狀。在隔壁152b的上端部或下端部形成具有曲率(曲率半徑(0.2μm~3μm))之曲面。用O2 電漿調整隔壁的形狀時，第1電極的表面改質也用O2 電漿進行，因不會增加總過程數，所以較為理想。
接著第1電極(陽極)151上，用噴墨法選擇性形成含有有機化合物的層153。若是分別選擇性形成取得R、G、B發光之含有有機化合物的層，則能得到全彩的顯示。進而在含有有機化合物的層153上形成第2電極(陰極)154(第16(C)圖)。最好第2電極(陰極)也用噴墨法來形成。陰極用功率函數較小的材料(Al、Ag、Li、Ca、或這些的合金MgAg、MgIn、AlLi、CaF2 、或CaN)來形成即可。因此，形成由第1電極(陽極)151、含有有機化合物的層153、及第2電極(陰極)154所組成之EL元件。
接著為了封包發光元件，有時設置保護膜(未圖示)，有時用封包基板(未圖示)或封包罐(未圖示)來密閉。封入發光元件就可以從外部完全阻斷，且可以防止從外部侵入水分或氧氣等造成有機化合物層的劣化。
另外，本實施例是表示具有在陽極上形成含有有機化合物的層，在機化合物層上形成陰極之發光元件，在於含有有機化合物的層所產生之發光從也是透明電極的陽極往TFT取出(以下稱為下面射出構造)之構造的例子，不過設 為在陽極上形成含有有機化合物的層，在含有有機化合物的層上形成也是透明電極的陰極之構造(以下稱為上面射出構造)亦可。
[實施例7]
用本發明可以做成種種的電器產品。用第12圖來明該具體例。
第12(A)圖為例如具有20~80英吋的大型顯示部之顯示裝置(包括電視影像機、電視接收機)，包含有框體2001、支撐架2002、顯示部2003、喇叭部2004、視訊輸入端子2005等。本發明適用於製作顯示部2003。這種大型的顯示裝置，從生產面或成本面，適合用來製作如同第5代(1000×1200mm)、第6代(1400×1600mm)廣角的大型基板。
第12(B)圖為筆記型電腦，包含有本體2201、框體2202、顯示部2203、鍵盤2204、外部連接埠2205、滑鼠2206。本發明適用於製作顯示部2203。
第12(C)圖為備有紀錄媒體的攜帶型放影裝置(DVD放影裝置)，包含有本體2401、框體2402、顯示部A2403、顯示部B2404、紀錄媒體(DVD等)讀入部2405、操作鍵2406、喇叭部2407等。顯示部A2403主要用來顯示影像資訊，顯示部B2404主要用來顯示文字資訊，本發明適用於製作顯示部A、B2403、2404。
如同上述，本發明的適用範圍極為廣泛，本發明可適 用於製作所有領域的電器產品。另外，可以與上述的實施形態、實施例組合。
[實施例8]
說明本發明的實施例。更詳細上，用第21~23圖說明用本發明來製作之薄膜電晶體的製作過程。
以CVD法、蒸鍍法或濺射法，選擇性將導電層801、802形成在由石英和有機樹脂所組成的基板800上(參照第21(A)圖)。其次，用液滴吐出法來形成有遮罩功能的絕緣層803、804(參照第21(B)圖)，也就是吐出含有絕緣體的組成物來形成絕緣層803、804。接著在大氣壓或接近大氣壓下，絕緣層803、804作為遮罩，用電漿產生手段805，蝕刻導電層803、804而形成導電層806、807(參照第21(C)圖)。其次，在大氣壓或接近大氣壓下，用電漿產生手段805，將絕緣層803、804灰化(參照第21(D)圖)。也就是除去絕緣層805。
之後，靠近導電層806、807，將有閘極絕緣膜功能的絕緣層808、半導體層809、一導電型所施予的半導體層810積疊形成在基板800上(參照第22(A)圖)。其次，以液滴吐出法，將有遮罩功能的絕緣層811、812形成在半導體層810上。接著在大氣壓或接近大氣壓下，以絕緣層811、812作為遮罩，用電漿產生手段805，蝕刻半導電層809、810而形成半導電層813~816(參照第22(B)圖)。其次，在大氣壓或接近大氣壓下，以電漿產生手段 805，將絕緣層811、812灰化。也就是除去絕緣層811、812。
其次，靠近半導體層815、816，以CVD法、蒸鍍法或濺射法，選擇性將導電層817~820形成在基板800上(參照第23(A)圖)。接著在大氣壓或接近大氣壓下，導體層817~820作為遮罩，蝕刻半導體層815、816(參照第23(A)圖)。此時，半導體層813、814如同圖示被少許蝕刻。經過以上的過程，完成通道蝕刻型的薄膜電晶體。此薄膜電晶體可作為構成要件用在顯示手段或記憶手段。本發明的特徵點有：第1：以CVD法、蒸鍍法或濺射法來選擇性形成導電層之點；第2：以液滴吐出法來形成有抗蝕遮罩功能的絕緣層之點；第3：在大氣壓或接近大氣壓下，以電漿產生手段來蝕刻以電漿產生手段、半導電層及導電層之點；第4：在大氣壓或接近大氣壓下，以電漿產生手段來將有抗蝕遮罩功能的絕緣層灰化之點，共計4點。依據第1特徵點：基板上不全面形成導電層，選擇性將導電層形成在基板上，因而材料的利用效率提升。同樣地，依據第2特徵點：基板上不全面形成抗蝕遮罩，選擇性將抗蝕遮罩形成在基板上，因而材料的利用效率提升。因此，第1及第2特徵點為實現製作費用的大幅降低。另外，第3及第4特徵點為不需要真空設備，因而實現製作時間的縮短及製作費用的降低。進而，電漿產生手段，具有第1及第2電極，用前述第1電極為包圍前述第2電極且其前端具有噴嘴狀的前述氣體供應口之圓筒狀的電極朝 一軸方向配置複數個電極時，選擇性供應氣體即可，因而實現氣體利用效率的提升。
[實施例9]
為了形成導電性圖案，用讓金屬微粒子分散到有機溶媒中之組成物。金屬微粒子其平均粒徑為1~50nm，最好是3~7nm。具代表性的是銀或金的金屬微粒子，在其表面披覆胺、乙醇、硫醇等的分散劑。有機溶媒為苯酚樹脂或環氧樹脂等，使用熱硬化性或光硬化性的樹脂。這種組成物的黏度調整只要添家觸變劑或是稀釋溶劑即可。
用液滴吐出手段適量吐出到被形成面之組成物，經由加熱處理或是經由光照射處理來使有機溶媒硬化。隨著有機溶媒的硬化使體積硬化而金屬微粒子間接觸，促進熔合及熔接。即是形成平均粒徑為1~50nm，最好是3~7nm的金屬微粒子熔合或熔接之配線。如此而形成藉由熔合或熔接使金屬微粒子彼此間面接處的狀態，因而能實現配線的低阻抗化。本發明由於用這種組成物來形成導電性的圖案，因而形成線幅1~10nm程度的配線圖案也變容易。同樣地，即使接觸孔的直徑為1~10nm程度仍能將組成物充填到該接觸孔中。
然而，取代金屬微粒子，改而用絕緣物質的為粒子，同樣地能形成絕緣性的圖案。
實施例9能夠與實施例1~8的任何1例組合。
10‧‧‧氣流控制手段
11‧‧‧電漿
12‧‧‧電漿產生手段
12a‧‧‧被處理物
13‧‧‧被處理物
13a‧‧‧第1電極
14a‧‧‧軌道
14b‧‧‧軌道
17a‧‧‧高周波電源
18a‧‧‧氣流控制手段
18‧‧‧電漿處理室
19‧‧‧加熱手段
20a‧‧‧運送手段
21‧‧‧第1電極
21a‧‧‧卡匣室
22‧‧‧第2電極
22a‧‧‧運送室
23‧‧‧氣體吹出口
23a‧‧‧電漿處理室
25‧‧‧電漿處理手段
26‧‧‧氣體吹出口
27‧‧‧氣閥
28‧‧‧加熱手段
29‧‧‧高頻電源
31‧‧‧氣體供應手段
32‧‧‧排放氣體
33‧‧‧濾網
51‧‧‧自動臂
52‧‧‧台東
85‧‧‧氣體供應手段
86‧‧‧氣閥
87‧‧‧第2電極
88‧‧‧第1電極
89‧‧‧高頻電源
90‧‧‧被處理物
91‧‧‧座台
92‧‧‧噴嘴
94‧‧‧翼板
95‧‧‧翼板
101‧‧‧基板
102a~102c‧‧‧導電膜
103‧‧‧噴頭
104~106‧‧‧抗蝕層
108~110‧‧‧抗蝕圖案
112~114‧‧‧導電膜
115~117‧‧‧抗蝕圖案
118‧‧‧電漿產生手段
121‧‧‧組成物
122‧‧‧噴頭
125‧‧‧半導體層(或導電層、配線層)
126‧‧‧絕緣膜
129‧‧‧接觸孔
130a‧‧‧絕緣膜
130b‧‧‧絕緣膜
131‧‧‧配線
201‧‧‧噴頭
202‧‧‧噴嘴
203‧‧‧控制手段
204‧‧‧移動機構
205‧‧‧座台
208‧‧‧氣體供應手段
209‧‧‧噴灑頭
210‧‧‧筐體
212‧‧‧載具
215‧‧‧基板
225‧‧‧成膜室
227‧‧‧液滴噴射處理室
228‧‧‧雷射照射室
229‧‧‧光學裝置
311‧‧‧成膜室
312‧‧‧基板保持手段
313‧‧‧基板
314‧‧‧遮罩
315‧‧‧磁性體
317‧‧‧中間電極
319‧‧‧冷媒
320‧‧‧高頻電源
321‧‧‧氣體導入手段
323‧‧‧快門
327‧‧‧基板架
328‧‧‧遮罩架
331‧‧‧遮罩圖案
340‧‧‧基板
343‧‧‧遮罩
350‧‧‧試料盤
351‧‧‧材料
370‧‧‧燈絲
371‧‧‧坩堝
372‧‧‧基板
501‧‧‧主動矩陣基板
504‧‧‧顯示部
505‧‧‧FPC
506‧‧‧對向基板
507‧‧‧黏貼材
600‧‧‧基板
601‧‧‧像素電極
602‧‧‧間隔體
603‧‧‧偏光板
604‧‧‧背光體
605‧‧‧導光板
606‧‧‧罩蓋
607‧‧‧黏貼材
620‧‧‧濾色層
621‧‧‧對向電極
622‧‧‧定向膜
623‧‧‧定向膜
650‧‧‧對向基板
651‧‧‧平坦化膜
800‧‧‧基板
801、802‧‧‧導電層
803、804‧‧‧絕緣層
805、806‧‧‧電漿產生手段
806、807‧‧‧導電層
808‧‧‧絕緣層
809、810‧‧‧半導體層
811、812‧‧‧絕緣層
813~816‧‧‧半導體層
901‧‧‧閘極電極
902‧‧‧電容電極
903‧‧‧定向膜
904‧‧‧半導體膜
905‧‧‧保護膜
906、907‧‧‧N型半導體層
908、909‧‧‧導電膜
911‧‧‧像素電極
912‧‧‧定向膜
913‧‧‧液晶材料
914‧‧‧間隔體
915‧‧‧定向膜
916‧‧‧對向電極
917‧‧‧遮光膜
918‧‧‧對向基板
2001‧‧‧筐體
2002‧‧‧支撐台
2003‧‧‧顯示部
2004‧‧‧喇叭部
2005‧‧‧視訊輸入端子
2201‧‧‧本體
2202‧‧‧筐體
2203‧‧‧顯示部
2204‧‧‧鍵盤
2205‧‧‧外部連接埠
2206‧‧‧滑鼠
2401‧‧‧本體
2402‧‧‧筐體
2403‧‧‧顯示部A
2404‧‧‧顯示部B
2405‧‧‧讀入部
2406‧‧‧操作鍵
2407‧‧‧喇叭部
第1圖是表示電漿處理裝置之圖。
第2圖是表示電漿處理裝置之圖。
第3圖是說明液滴噴射法之圖。
第4圖是說明配線的製作方法之圖。
第5圖是說明配線的製作方法之圖。
第6圖是說明接觸孔的製作方法之圖。
第7圖是說明液滴噴射裝置之圖。
第8圖是說明製作流程之圖。
第9圖是說明濺射裝置之圖。
第10圖是說明蒸鍍裝置之圖。
第11圖是表示液晶顯示裝置之圖。
第12圖是表示電子機器之圖。
第13圖是表示薄膜電晶體的製作方法之圖。
第14圖是表示薄膜電晶體的剖面構造之圖。
第15圖是薄膜電晶體的上面圖。
第16圖是表示顯示裝置的製作方法之圖。
第17圖是表示電漿處理裝置之圖。
第18圖是表示電漿處理裝置之圖。
第19圖是表示電漿處理裝置之圖。
第20圖是表示電漿處理裝置之圖。
第21圖是表示薄膜電晶體的製作方法之圖。
第22圖是表示薄膜電晶體的製作方法之圖。
第23圖是表示薄膜電晶體的製作方法之圖。
101‧‧‧基板
103‧‧‧噴頭
104‧‧‧抗蝕層
105‧‧‧抗蝕層
106‧‧‧抗蝕層

Claims (23)

  1. 一種抗蝕圖案的製作方法，其特徵為：在減壓下，將含有感光劑的抗蝕圖案形成在表面上。
  2. 如申請專利範圍第1項之抗蝕圖案的製作方法，其中前述抗蝕圖案以吐出所形成。
  3. 如申請專利範圍第1項之抗蝕圖案的製作方法，其中前述抗蝕圖案以液滴噴射法所形成。
  4. 如申請專利範圍第1項之抗蝕圖案的製作方法，其中前述減壓為2×104 Pa以下的壓力。
  5. 如申請專利範圍第2項之抗蝕圖案的製作方法，其中前述減壓為2×104 Pa以下的壓力。
  6. 如申請專利範圍第3項之抗蝕圖案的製作方法，其中前述減壓為2×104 Pa以下的壓力。
  7. 一種抗蝕圖案的製作方法，其特徵為：包括：在減壓下，將含有感光劑的第1抗蝕圖案形成在表面上，選擇性地曝光前述第1抗蝕圖案，依照前述曝光來蝕刻前述第1抗蝕圖案而形成第2抗蝕圖案的工程。
  8. 如申請專利範圍第7項之抗蝕圖案的製作方法，其中前述第1抗蝕圖案以吐出所形成。
  9. 如申請專利範圍第7項之抗蝕圖案的製作方法，其中前述第1抗蝕圖案以液滴噴射法所形成。
  10. 如申請專利範圍第9項之抗蝕圖案的製作方法， 其中前述第1抗蝕圖案在減壓下所形成。
  11. 一種半導體裝置製作方法，其特徵為：包括：將膜形成在基板上，在減壓下，將含有感光劑的抗蝕圖案形成在前述膜上，依照前述抗蝕圖案來蝕刻前述膜的工程。
  12. 如申請專利範圍第11項之半導體裝置製作方法，其中前述抗蝕圖案以吐出所形成。
  13. 如申請專利範圍第11項之半導體裝置製作方法，其中前述抗蝕圖案以液滴噴射法所形成。
  14. 如申請專利範圍第11項之半導體裝置製作方法，其中前述減壓為2×104 Pa以下的壓力。
  15. 如申請專利範圍第12項之半導體裝置製作方法，其中前述減壓為2×104 Pa以下的壓力。
  16. 如申請專利範圍第13項之半導體裝置製作方法，其中前述減壓為2×104 Pa以下的壓力。
  17. 如申請專利範圍第11項之半導體裝置製作方法，其中前述膜為導電膜。
  18. 如申請專利範圍第11項之半導體裝置製作方法，其中前述膜的蝕刻在大氣壓或接近大氣壓下進行。
  19. 一種半導體裝置製作方法，其特徵為：包括：將膜形成在基板上，在減壓下，將含有感光劑的第1抗蝕圖案形成在前述膜上， 選擇性地曝光前述第1抗蝕圖案，依照前述曝光來蝕刻前述第1抗蝕圖案，以形成第2抗蝕圖案，依照前述第2抗蝕圖案來蝕刻前述膜的工程。
  20. 如申請專利範圍第19項之半導體裝置製作方法，其中前述第1抗蝕圖案以吐出所形成。
  21. 如申請專利範圍第19項之半導體裝置製作方法，其中前述第1抗蝕圖案以液滴噴射法所形成。
  22. 如申請專利範圍第19項之半導體裝置製作方法，其中前述膜為導電膜。
  23. 如申請專利範圍第19項之半導體裝置製作方法，其中前述膜的蝕刻在大氣壓或接近大氣壓下進行。
TW097137232A 2003-02-05 2004-02-03 Method for fabricating resist pattern and method for fabricating semiconductor device TWI428988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003028878 2003-02-05
JP2003028853 2003-02-05

Publications (2)

Publication Number Publication Date
TW200919584A TW200919584A (en) 2009-05-01
TWI428988B true TWI428988B (zh) 2014-03-01

Family

ID=32852672

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097137232A TWI428988B (zh) 2003-02-05 2004-02-03 Method for fabricating resist pattern and method for fabricating semiconductor device
TW093102424A TWI369738B (en) 2003-02-05 2004-02-03 Method for manufacturing a wiring

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW093102424A TWI369738B (en) 2003-02-05 2004-02-03 Method for manufacturing a wiring

Country Status (6)

Country Link
US (3) US7189654B2 (zh)
EP (1) EP1592053B1 (zh)
JP (1) JP4437544B2 (zh)
KR (4) KR20110038165A (zh)
TW (2) TWI428988B (zh)
WO (1) WO2004070820A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
JPWO2004070823A1 (ja) 2003-02-05 2006-06-01 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
KR101145350B1 (ko) 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
KR101131531B1 (ko) * 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
CN100392828C (zh) * 2003-02-06 2008-06-04 株式会社半导体能源研究所 显示装置的制造方法
CN100380596C (zh) * 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
CN100467141C (zh) * 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US7601994B2 (en) * 2003-11-14 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2005050597A1 (en) * 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7338611B2 (en) * 2004-03-03 2008-03-04 Hewlett-Packard Development Company, L.P. Slotted substrates and methods of forming
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
FR2879188B1 (fr) * 2004-12-13 2007-06-22 Saint Gobain Procede et installation pour le traitement d'un substrat verrier incorporant une ligne magnetron et un dispositif generant un plasma a pression atmospherique.
DE102005045331A1 (de) * 2005-06-16 2006-12-28 Süss MicroTec AG Entfernen von dünnen strukturierten Polymerschichten durch atmosphärisches Plasma
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JPWO2007091412A1 (ja) * 2006-02-08 2009-07-02 コニカミノルタホールディングス株式会社 パターン膜形成方法及びパターン膜形成装置
WO2007129551A1 (ja) * 2006-05-01 2007-11-15 Ulvac, Inc. 印刷装置
TWI335450B (en) * 2006-05-15 2011-01-01 Ind Tech Res Inst Film cleaning method and apparatus
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP2008235780A (ja) * 2007-03-23 2008-10-02 Toshiba Corp 薄膜トランジスタおよびその製造方法
TW200841057A (en) * 2007-04-10 2008-10-16 Coretronic Corp Manufacturing method for stamper and manufacturing method for light guide plate using the stamper
DE102008026001B4 (de) * 2007-09-04 2012-02-16 Von Ardenne Anlagentechnik Gmbh Verfahren und Vorrichtung zur Erzeugung und Bearbeitung von Schichten auf Substraten unter definierter Prozessatmosphäre und Heizelement
JP4467611B2 (ja) * 2007-09-28 2010-05-26 株式会社日立製作所 光インプリント方法
EP2281921A1 (en) 2009-07-30 2011-02-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for atomic layer deposition.
US20110073563A1 (en) * 2009-09-25 2011-03-31 Industrial Technology Research Institute Patterning Method for Carbon-Based Substrate
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668096B (zh) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
EP2360293A1 (en) 2010-02-11 2011-08-24 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for depositing atomic layers on a substrate
EP2362002A1 (en) 2010-02-18 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Continuous patterned layer deposition
EP2362001A1 (en) * 2010-02-25 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and device for layer deposition
EP2362411A1 (en) 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
WO2011122744A1 (ko) * 2010-03-31 2011-10-06 광주과학기술원 Ｉｔｏ 필름 패터닝 방법, 가요성 표시장치 제조 방법 및 가요성 표시장치
US9869021B2 (en) 2010-05-25 2018-01-16 Aventa Technologies, Inc. Showerhead apparatus for a linear batch chemical vapor deposition system
US9169562B2 (en) 2010-05-25 2015-10-27 Singulus Mocvd Gmbh I. Gr. Parallel batch chemical vapor deposition system
US8986451B2 (en) * 2010-05-25 2015-03-24 Singulus Mocvd Gmbh I. Gr. Linear batch chemical vapor deposition system
US20110318503A1 (en) * 2010-06-29 2011-12-29 Christian Adams Plasma enhanced materials deposition system
US10679883B2 (en) * 2012-04-19 2020-06-09 Intevac, Inc. Wafer plate and mask arrangement for substrate fabrication
WO2014192209A1 (ja) * 2013-05-31 2014-12-04 キヤノンアネルバ株式会社 スパッタリング装置
US9048373B2 (en) * 2013-06-13 2015-06-02 Tsmc Solar Ltd. Evaporation apparatus and method
CN106232867B (zh) * 2014-04-18 2019-01-08 株式会社尼康 膜形成设备、基板处理设备和装置制造方法
EP2960059B1 (en) 2014-06-25 2018-10-24 Universal Display Corporation Systems and methods of modulating flow during vapor jet deposition of organic materials
US11220737B2 (en) * 2014-06-25 2022-01-11 Universal Display Corporation Systems and methods of modulating flow during vapor jet deposition of organic materials
US11267012B2 (en) 2014-06-25 2022-03-08 Universal Display Corporation Spatial control of vapor condensation using convection
KR101661096B1 (ko) * 2015-03-20 2016-09-30 주식회사 엔씨디 마스크 프리 건식 식각 장치 및 건식 식각 방법
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
US10566534B2 (en) 2015-10-12 2020-02-18 Universal Display Corporation Apparatus and method to deliver organic material via organic vapor-jet printing (OVJP)
JP6726010B2 (ja) * 2016-03-29 2020-07-22 芝浦メカトロニクス株式会社 大気圧プラズマ発生装置
JP6785171B2 (ja) * 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
CN108538905B (zh) * 2018-05-31 2021-03-16 武汉华星光电半导体显示技术有限公司 Oled发光器件及oled显示装置
KR20220059742A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 온도 조절 부재를 포함하는 반도체 공정 설비
TWI762230B (zh) * 2021-03-08 2022-04-21 天虹科技股份有限公司 遮擋機構及具有遮擋機構的基板處理腔室
CN113140451A (zh) * 2021-03-23 2021-07-20 深圳市时代速信科技有限公司 一种半导体器件的制造方法及中间体

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990966A (ja) 1982-11-16 1984-05-25 Matsushita Electric Ind Co Ltd 光電変換素子
JPS6021522A (ja) 1983-07-15 1985-02-02 Toshiba Corp レジストパタ−ン形成方法
JPH02139972A (ja) 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5549780A (en) * 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JPH04282839A (ja) 1991-03-11 1992-10-07 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) * 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
US5885661A (en) 1993-11-24 1999-03-23 Semiconductor Systems, Inc. Droplet jet method for coating flat substrates with resist or similar materials
JPH0821908A (ja) 1994-07-11 1996-01-23 Fujitsu Ltd 光学素子の製造方法
JP2934153B2 (ja) * 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
JPH09320363A (ja) 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3162313B2 (ja) 1997-01-20 2001-04-25 工業技術院長 薄膜製造方法および薄膜製造装置
US6429400B1 (en) 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JPH11176726A (ja) 1997-12-09 1999-07-02 Nikon Corp 露光方法、該方法を使用するリソグラフィシステム、及び前記方法を用いるデバイスの製造方法
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
US6909477B1 (en) 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP2000258921A (ja) 1999-03-10 2000-09-22 Canon Inc パターン形成方法およびその形成パターン
DE60025172T2 (de) * 1999-03-18 2006-09-21 Exiqon A/S Einstufige probezubereitung und bestimmung von nukleinsäure in biologischen proben
JP4327951B2 (ja) 1999-08-26 2009-09-09 大日本印刷株式会社 微細パターン形成装置とその製造方法および微細パターン形成装置を用いた微細パターンの形成方法
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
AU781789B2 (en) 1999-12-21 2005-06-16 Flexenable Limited Solution processing
CA2394881A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
EP1243032B1 (en) 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
BR0016661B1 (pt) 1999-12-21 2013-11-26 Métodos para formação de um dispositivo eletrônico, dispositivo eletrônico e dispositivo de exibição
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2001209073A (ja) 2000-01-28 2001-08-03 Canon Inc 液晶素子とその製造方法
JP2001308082A (ja) 2000-04-20 2001-11-02 Nec Corp 液体有機原料の気化方法及び絶縁膜の成長方法
JP2002027480A (ja) 2000-07-10 2002-01-25 Fujitsu Ltd 動画像処理方法および動画像処理装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002237463A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002066391A (ja) 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
JP2002107744A (ja) 2000-09-27 2002-04-10 Koninkl Philips Electronics Nv 電極形成方法、画素電極形成方法、及び液晶表示装置
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
EP1340838A1 (en) 2000-11-14 2003-09-03 Sekisui Chemical Co., Ltd. Method and device for atmospheric plasma processing
JP2002151494A (ja) 2000-11-14 2002-05-24 Sekisui Chem Co Ltd 常圧プラズマ処理方法及びその装置
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
TW554405B (en) 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
JP4338934B2 (ja) * 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002318394A (ja) 2001-04-23 2002-10-31 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3726040B2 (ja) 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
JP4141787B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、この方法に用いる溶液、電子デバイスの形成方法
JP4138434B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
US6808749B2 (en) 2001-10-10 2004-10-26 Seiko Epson Corporation Thin film forming method, solution and apparatus for use in the method, and electronic device fabricating method
JP4138433B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4138435B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
JP3890973B2 (ja) 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
JP4546032B2 (ja) 2002-03-19 2010-09-15 パナソニック株式会社 プラズマ処理装置及び方法
JP3966059B2 (ja) 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
JPWO2004070823A1 (ja) 2003-02-05 2006-06-01 株式会社半導体エネルギー研究所 表示装置の作製方法
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
WO2004070819A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
CN100392828C (zh) 2003-02-06 2008-06-04 株式会社半导体能源研究所 显示装置的制造方法
KR101131531B1 (ko) 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
KR101145350B1 (ko) 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법

Also Published As

Publication number Publication date
TW200501269A (en) 2005-01-01
US20070167023A1 (en) 2007-07-19
US8460857B2 (en) 2013-06-11
TW200919584A (en) 2009-05-01
WO2004070820A1 (ja) 2004-08-19
KR20050095774A (ko) 2005-09-30
KR20110126750A (ko) 2011-11-23
KR101415131B1 (ko) 2014-07-04
TWI369738B (en) 2012-08-01
EP1592053A1 (en) 2005-11-02
JPWO2004070820A1 (ja) 2006-05-25
US7189654B2 (en) 2007-03-13
KR101061891B1 (ko) 2011-09-02
EP1592053A4 (en) 2010-01-27
KR20080106361A (ko) 2008-12-04
JP4437544B2 (ja) 2010-03-24
US8053174B2 (en) 2011-11-08
EP1592053B1 (en) 2011-08-24
US20090042394A1 (en) 2009-02-12
US20050011752A1 (en) 2005-01-20
KR20110038165A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
TWI428988B (zh) Method for fabricating resist pattern and method for fabricating semiconductor device
JP4667529B2 (ja) 半導体装置の作製方法
KR101186919B1 (ko) 표시장치의 제조 방법
US8569119B2 (en) Method for producing semiconductor device and display device
JP5256315B2 (ja) 表示装置の作製方法
JP2010250327A (ja) 薄膜トランジスタの製造方法及び表示装置の製造方法
JP4741192B2 (ja) 半導体装置の作製方法
JP4656843B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees