JP4526951B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP4526951B2
JP4526951B2 JP2004564050A JP2004564050A JP4526951B2 JP 4526951 B2 JP4526951 B2 JP 4526951B2 JP 2004564050 A JP2004564050 A JP 2004564050A JP 2004564050 A JP2004564050 A JP 2004564050A JP 4526951 B2 JP4526951 B2 JP 4526951B2
Authority
JP
Japan
Prior art keywords
droplet ejecting
film
generating means
droplet
locally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004564050A
Other languages
English (en)
Other versions
JPWO2004070821A1 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2004070821A1 publication Critical patent/JPWO2004070821A1/ja
Application granted granted Critical
Publication of JP4526951B2 publication Critical patent/JP4526951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Description

本発明は、液晶表示装置（ＬＣＤ）に代表される表示装置の作製方法に関する。
従来、液晶表示装置（ＬＣＤ）や自発光表示装置（ＥＬ：エレクトロ・ルミネッセンス）表示装置）に代表される表示装置に含まれる薄膜トランジスタ（ＴＦＴ）の作製には、処理装置の内部を減圧或いは真空状態で行う真空プロセスや、露光装置により（フォト）レジストからなるマスクを作製し、不要部をエッチング除去するフォトリソグラフィプロセスが用いられてきた。
真空プロセスにおいては、被処理基板を成膜、エッチング等の処理を行うプロセスチャンバと、真空状態或いは減圧状態するための排気手段とが必要となる。排気手段は処理装置外部に設置された、ターボ分子ポンプやロータリーポンプ等に代表されるポンプと、それらを管理、制御する手段、またポンプと処理室とを連結させて排気系を構成する配管やバルブ等で構成される。これら設備を整えるには、処理装置外に排気系のためのスペースが必要となり、またそのためのコストが必要となる。さらに処理装置自体にも排気系の設備を取り付ける必要があることから、処理装置のサイズが排気系を搭載しないものに比べて増大する。
従来用いられてきた、薄膜トランジスタ等の配線形成のためのフォトリソグラフィプロセスは以下のように行う。まず感光性のレジスト（フォトレジスト）を基板上に成膜された導電性膜上にスピン塗布することで、導電性膜全面に前記レジストを広げる。次にメタルによってパターンが形成されたフォトマスクを介して光照射を行い、前記レジストを感光させる。続いて現像、ポストベークを行い、フォトマスクのパターン状にレジストパターンを形成する。さらにパターン状に形成した前記レジストをマスクとして、前記レジストの下の導電性膜にエッチング処理を施す。最後にマスクとして使用したレジストパターンを剥離することで、フォトマスクに形成されたパターン状に、導電性膜をエッチングすることができ、残存する導電性膜を配線として用いる。
しかしながら、従来技術における真空プロセスにあっては、第５世代以降の基板サイズ（１．２ｍ×１ｍ）という大型化に伴い、プロセスチャンバの容積も拡大する。このためプロセスチャンバを真空或いは減圧状態にするには、より大規模な排気系が必要となり、また排気に必要な時間も増加する。さらに排気系の設備コストや維持コスト等、コスト面においても増大する。加えて、チャンバを窒素等のガスで置換する場合にも、チャンバの容積増大からより多くのガス量が必要となり、製造コストに影響を及ぼす。さらに基板の大型化に伴い電源等、莫大なランニングコストが必要とされることから、環境負荷の増大につながる。
また従来技術におけるフォトリソグラフィプロセスを用いた工程、例えば配線作製工程では、基板の全面に成膜した被膜（レジストや、金属、半導体等）の大部分をエッチング除去してしまうため、配線等が基板に残存する割合は数〜数十％程度であった。レジスト膜はスピン塗布により形成する際、約９５％が無駄になっていた。つまり、材料の殆どを捨てることになり、製造コストに影響を及ぼすばかりか、環境負荷の増大を招いていた。このような傾向は、製造ラインに流れる基板サイズが大型化するほど顕在化する。
本発明では、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する液滴噴射装置を用いて、被処理膜上に導電性粒子を含有する液滴を噴射し、局所的に導電性膜を形成し、配線を形成することを特徴としている。これにより、フォトリソグラフィ工程を用いずに配線を形成でき、工程を簡略化できる。
さらに、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第２の液滴噴射装置を用いて前記導電性膜の上に局所的にレジストパターンを形成し、前記レジストパターンをマスクとして前記導電性膜をエッチングし、配線を形成することを特徴としている。これにより、スピン法を用いたフォトリソグラフィよりも、レジストの使用量を大幅に低減できる。
また、前記導電性膜のエッチングは、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下で局所的に行うことを特徴とする。これにより、プロセスチャンバ内の真空或いは減圧状態にするための真空処理を必要とせず、排気系に係る負担を低減できる。
ここで、大気圧近傍の圧力とは、６００〜１０６０００Ｐａの圧力をいう。
また、本発明の表示装置の作製方法は、被処理基板上に導電性膜を形成した後、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下で、前記導電膜の不要な部分を局所的にエッチングし、配線を形成することを特徴としている。これにより、フォトリソグラフィ工程を用いずに配線を形成でき、工程を簡略化できる。
本発明の表示装置の作製方法を用いて表示装置を作製することで、表示装置の作製に用いられる材料の無駄を低減することが可能となる。従って、作製コストを低減することが可能になる。また本発明の表示装置の作製方法を用いて表示装置を作製することで、工程の簡便化、装置ひいては製造ラインの小規模化、また工程の短時間化を図ることが可能となる。また従来必要とされた排気系統の設備を簡略化できる等、エネルギーを低減できることから環境負荷を低減することができる。
本発明の実施形態について、以下に説明する。
（実施の形態１）
本実施の形態では、複数の液滴噴射孔を線状に配置した液滴噴射ヘッドを有する液滴噴射装置と、大気圧又は大気圧近傍下におけるプラズマ発生手段を有するプラズマ処理装置を用いることで、所望のサイズのガラス基板に、表示装置として不可欠な配線パターンを作製する。特に本発明は大型化する第５世代以降の基板への適用を意図したものである。以下、本発明の実施の形態１について、図面を参照して説明する。
最初にスパッタまたはＣＶＤ法（化学気相反応法）等の公知の方法を用いて、ガラス、石英、半導体、プラスチック、プラスチックフィルム、金属、ガラスエポキシ樹脂、セラミックなどの各種素材の被処理基板１０１上に配線となる導電性膜１０２を成膜する（図１Ｂ）。被処理基板１０１の材料としては、本発明の作製工程の処理温度に耐えられる材料であれば、どのようなものでも構わない。
次に、後述する複数の液滴噴射孔を線上に配置した液滴噴射ヘッド１０５を有する液滴噴射装置を用いて（図１Ｃ）、配線パターンの形成部に複数のレジストパターン１０３を形成する（図１Ｄ）。レジストパターン１０３の形成後、ベーク処理をする。前記レジストパターン１０３の各々は、複数の液滴噴射孔から液滴が噴射されることにより形成された複数のパターンが繋がった形状を有する。これは、一方向に液滴噴射ヘッド１０５を走査する間、ある時間隔ごとに液滴を噴射することにより、レジストパターン１０３の形状を形成する。なお、複数有る液滴噴射孔のうち、特定の液滴噴射孔のみから連続的に液滴が噴射されるように制御することで、上記のような線状パターンだけでなく、例えばＴ字形のパターンなど、任意のパターンを形成することが可能である。
次に、上記レジストパターン１０３をマスクとして、後述する大気圧又は大気圧近傍下におけるプラズマ発生手段１０６を有するプラズマ処理装置を用いて、導電性膜１０２をエッチングする（図２Ａ）。前記エッチングは、プラズマ発生手段を一方向に（若しくは、被処理基板を一方向に）走査させることで行う。このときエッチングガスとして、導電性膜と反応するガスを使用する。上記のエッチング処理を行うことによって、前記レジストパターン１０３に覆われていない導電性膜１０２のみがエッチングされる（図２Ｂ）。前記エッチング処理後、不要になったレジストパターン１０３を同様の前記プラズマ処理装置を用いてアッシングを行い、除去する（図２Ｃ）。前記アッシング時のプラズマ発生手段の走査は、前記エッチング時と同様に行う。その結果レジストパターン形成箇所の導電性膜のみが残り、配線パターン１０４が形成される（図２Ｄ）。なお、アッシング時のガスとしてはレジストに反応性の高い酸素ガスを用いる。
以下、本発明で用いる点状の液滴噴射孔を線状に配置した液滴噴射ヘッドを有する点状液滴噴射装置を、添付図面を参照して説明する。
図３Ａ〜３Ｃは本発明における線状液滴噴射装置の一構成例について示したものであり、また図４、図５Ａ〜５Ｃはこの線状液滴噴射装置に用いる、ノズルを配置したヘッド部について示したものである。
図３Ａに示す線状液滴噴射装置は、装置内にヘッド３０６を有し、これにより液滴を噴射することで、基板３０２に所望の液滴パターンを得るものである。本線状液滴噴射装置においては、基板３０２として、所望のサイズのガラス基板の他、プラスチック基板に代表される樹脂基板、或いはシリコンに代表される半導体ウエハ等の被処理物に適用することができる。
図３Ａにおいて、基板３０２は搬入口３０４から筐体３０１内部へ搬入し、液滴噴射処理を終えた基板を搬出口３０５から搬出する。筐体３０１内部において、基板３０２は搬送台３０３に搭載され、搬送台３０３は搬入口と搬出口とを結ぶレール３１０ａ、３１０ｂ上を移動する。
ヘッド支持部３０７は、液滴を噴射するヘッド３０６を支持し、搬送台３０３と平行に移動する。基板３０２が筐体３０１内部へ搬入されると、これと同時にヘッド支持部３０７が所定の位置に合うように移動する。ヘッド３０６の初期位置への移動は、基板搬入時、或いは基板搬出時に行うことで、効率良く噴射処理を行うことができる。
液滴噴射処理は、搬送台３０３の移動により基板３０２が、ヘッド３０６の待つ所定の位置に到達すると開始する。液滴噴射処理は、ヘッド支持部３０７及び基板３０２の相対的な移動と、ヘッド支持部に支持されるヘッド３０６からの液滴噴射の組み合わせによって達成される。基板やヘッド支持部の移動速度と、ヘッド３０６からの液滴を噴射する周期を調節することで、基板３０２上に所望の液滴パターンを描画することができる。特に、液滴噴射処理は高度な精度が要求されるため、液滴噴射時は搬送台の移動を停止させ、制御性の高いヘッド支持部３０７のみを順次走査させることが望ましい。また、ヘッド３０６は一方向に前後するようにも走査可能である。
原料液は、筐体３０１外部に設置した液滴供給部３０９から筐体内部へ供給され、さらにヘッド支持部３０７を介してヘッド３０６内部の液室に供給される。この原料液供給は筐体３０１外部に設置した制御手段３０８によって制御されるが、筐体内部におけるヘッド支持部３０７に内蔵する制御手段によって制御しても良い。
また搬送台及びヘッド支持部の移動は、同様に筐体３０１外部に設置した制御手段３０８により制御する。
図３Ａには記載していないが、さらに基板や基板上のパターンへの位置合わせのためのセンサや、筐体へのガス導入手段、筐体内部の排気手段、基板を加熱処理する手段、基板へ光照射する手段、加えて温度、圧力等、種々の物性値を測定する手段等を、必要に応じて設置しても良い。またこれら手段も、筐体３０１外部に設置した制御手段３０８によって一括制御することが可能である。さらに制御手段３０８をＬＡＮケーブル、無線ＬＡＮ、光ファイバ等で生産管理システム等に接続すれば、工程を外部から一律管理することが可能となり、生産性を向上させることに繋がる。
次にヘッド３０６内部の構造を説明する。図４は図３Ａのヘッド３０６の断面を長手方向に見たものであり、図４の右側がヘッド支持部に連絡する。
外部からヘッド４０１の内部に供給される液滴は、共通液室流路４０２を通過した後、液滴を噴射するための各ノズル４０９へと分配される。各ノズル部は適度の液滴がノズル内へ装填されるために設けられた流体抵抗部４０３と、液滴を加圧しノズル外部へ噴射するための加圧室４０４、及び液滴噴射孔４０６によって構成されている。
加圧室４０４の側壁には、電圧印加により変形し、ピエゾ圧電効果を有するチタン酸・ジルコニウム酸・鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）等の圧電素子４０５を配置している。このため、目的のノズルに配置された圧電素子４０５に電圧を印加することで、加圧室４０４内の液滴を押しだし、外部に液滴４０７を噴射することができる。また各圧電素子はこれに接する絶縁物４０８により絶縁されているため、それぞれが電気的に接触することがなく、個々のノズルの噴射を制御することができる。
本発明では液滴噴射は圧電素子を用いたいわゆるピエゾ方式で行うが、液滴の材料によっては、発熱体を発熱させ気泡を生じさせ液滴を押し出す、いわゆるサーマルインクジェット方式を用いても良い。この場合、圧電素子４０５を発熱体に置き換える構造となる。
また液滴噴射のためのノズル部４０９においては、液滴と、共通液室流路４０２、流体抵抗部４０３、加圧室４０４さらに液滴噴射孔４０７との濡れ性が重要となる。そのため材質との濡れ性を調整するための炭素膜、樹脂膜等をそれぞれの流路に形成しても良い。
上記の手段によって、液滴を連続して噴射させ、各々の液滴から形成されるパターンが繋がった所望の形状のパターンを形成することができる。
図５Ａ〜５Ｃは図４におけるヘッドの底部を模式的に表したものである。図５Ａは、ヘッド５０１底面に液滴噴射孔５０２を線状に配置したものである。これに対し図５Ｂでは、ヘッド底部５０３の液滴噴射孔５０４を２列にし、それぞれの列を半ピッチずらして配置する。また図５Ｃでは、ピッチをずらすことなく列を２列に増やした配置とした。図５Ｃの配置では、一段目の液滴噴射孔５０６からの液滴噴射後、時間差をつけて液滴噴射孔５０７から同様の液滴を同様の箇所に噴射することにより、既に噴射された基板上の液滴が乾燥や固化する前に、さらに同一の液滴を厚く積もらせることができる。また、一段目のノズル部が液滴等により目詰まりが生じた場合、予備として二段目の液滴噴射孔を機能させることもできる。
さらに図３Ａで示す線状液滴噴射装置に改良を加えた、図３Ｂで示す線状液滴噴射装置について説明する。本装置ではヘッド支持部３０７に回転手段を設け、任意の角度θに回転することで、基板３０２に対しヘッド３０６が角度を持たせるように設計したものである。角度θは任意の角度が許されるが、装置全体のサイズを考慮すると基板３０２が移動する方向に対し、０°から４５°以内であることが望ましい。このヘッド支持部３０７に回転手段を持たせることにより、ヘッドに設けられた液滴噴射孔のピッチよりも狭いピッチで、液滴パターンを描画することができる。
また図３Ｃは、図３Ａで示す線状液滴噴射装置のヘッド３０６を二つ配置した、ツインヘッド構造の線状液滴噴射装置である。本装置においては、図５Ｃで示したヘッド内部に二列の液滴噴射孔を配置するのと異なり、材質のことなる液滴を同一の走査で一括して行うことができる。つまり、ヘッド３０６ａで原料液Ａの噴射によるパターン形成を行いながら、僅かな時間差を置いてヘッド３０６ｂによる原料液Ｂの噴射によるパターン形成を行うという連続パターン形成を可能とした。３０９ａと３０９ｂは原料液供給部であり、それぞれのヘッドで用いる原料液Ａ及び原料液Ｂを備蓄し、供給する。このツインヘッド構造を用いることで、工程が簡略化することができ、著しく効率を上げることが可能となる。
次に、実施の形態１で用いる大気圧又は大気圧近傍下におけるプラズマ発生手段を有するプラズマ処理装置を、添付図面を参照して説明する。図６Ａ，６Ｂは、本発明において用いられる前記プラズマ処理装置の一例斜視図である。前記プラズマ処理装置では、表示装置を構成する、所望のサイズのガラス基板、プラスチック基板に代表される樹脂基板等の被処理物６０３を取り扱う。被処理物６０３の搬送方式としては、水平搬送が挙げられるが、第５世代以降の基板を用いる場合には、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。
図６Ａは、本発明において用いられるプラズマ処理装置の一例の上面図であり、図６Ｂは断面図である。同図において、カセット室６０６には、所望のサイズのガラス基板、プラスチック基板に代表される樹脂基板等の被処理物６０３がセットされる。被処理物６０３の搬送方式としては、水平搬送が挙げられるが、第５世代以降の基板を用いる場合には、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。
搬送室６０７では、カセット室６０６に配置された被処理物６０３を、搬送手段（ロボットアーム）６０９によりプラズマ処理室６０８に搬送する。搬送室６０７に隣接するプラズマ処理室６０８には、気流制御手段６０１、円筒状の電極を有するプラズマ発生手段６０２、プラズマ発生手段６０２を移動させるレール６０４ａ、６０４ｂ、被処理物６０３の移動を行う移動手段６０５等が設けられる。また、必要に応じて、ランプなどの公知の加熱手段（図示せず）が設けられる。
気流制御手段６０１は、防塵を目的としたものであり、吹き出し口６１０から噴射される不活性ガスを用いて、外気から遮断されるように気流の制御を行う。プラズマ発生手段６０２は、被処理物６０３の搬送方向に配置されたレール６０４ａ、また該搬送方向に垂直な方向に配置されたレール６０４ｂにより、所定の位置に移動する。また被処理物６０３は、移動手段６０５により搬送方向に移動する。実際にプラズマ処理を行う際には、プラズマ発生手段６０２及び被処理物６０３のどちらを移動させてもよい。プラズマ発生手段６０２と被処理物６０３との距離は３ｍｍ以下、好ましくは１ｍｍ以下、より好ましくは０．５ｍｍ以下が良い。特に距離を測定するためのセンサを取り付け、前記被処理物６０３表面とのプロセスガスの噴射口となる細口との距離を制御しても良い。
次いで、プラズマ発生手段６０２の詳細について図７Ａ〜７Ｅを用いて説明する。図７Ａ〜７Ｂは、円筒状の電極を有するプラズマ発生手段６０２の斜視図を示し、図７Ｃ〜７Ｅには該円筒状の電極の断面図を示す。
図７Ａは後述する一組の円筒状の電極を有するプラズマ発生手段６０２ａを模式的に示した図である。プラズマ発生手段６０２ａは局所的にプラズマ処理する事が可能である。またこれに対し図７Ｂは、後述する円筒状の電極を複数組直線状に配列させたプラズマ発生手段６０２ｂを模式的に示した図である。プラズマ発生手段６０２ｂはこのような配列を有することにより同時に同列全域をプラズマ処理することが可能である。このため被処理物６０３の移動方向に対して直交する方向に、前記直線状に配列した電極を有するプラズマ発生手段６０２ｂを走査することで、短時間で大面積のプラズマ処理を行うことが可能となる。また前記電極を選択することにより、同列における任意の場所で局所的なプラズマ処理をすることが可能である。なお、プラズマ処理とは、成膜、エッチング、アッシングなどのプラズマ反応を利用する処理をいう。
次に図７Ｃにおいて、上述した一組の円筒状の電極について説明する。点線はガスの経路を示し、７０１、７０２はアルミニウム、銅などの導電性を有する金属からなる電極であり、第１の電極７０１は電源（高周波電源）７０５に接続されている。なお第１の電極７０１には、冷却水を循環させるための冷却系（図示せず）が接続されていてもよい。冷却系を設けると、冷却水の循環により連続的に表面処理を行う場合の加熱を防止して、連続処理による効率の向上が可能となる。第２の電極７０２は、第１の電極７０１の周囲を取り囲む形状を有し、電気的に接地されている。そして、第１の電極７０１と第２の電極７０２は、その先端にノズル状のガスの細口を有する円筒状を有する。なお、図では示していないが、第１の電極７０１または第２の電極７０２のうち少なくとも片方の電極の表面は固体誘電体で覆われている。固体誘電体としては、二酸化珪素、酸化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、ポリエチレンテレフタラ−ト、ポリテトラフルオロエチレン等のプラスチック、ガラス、チタン酸バリウム等の複合酸化物等が挙げられる。固体誘電体の形状は、シ−ト状でもフィルム状でもよいが、厚みが０．０５〜４ｍｍであることが好ましい。
また、この第１の電極７０１と第２の電極７０２の両電極間の空間には、バルブ７０３を介してガス供給手段（ガスボンベ）７０４よりプロセス用ガスが供給される。そうすると、この空間の雰囲気は置換され、この状態で高周波電源７０５により第１の電極７０１に高周波電圧（１０〜５００ＭＨｚ）が印加されると、前記空間内にプラズマが発生する。そして、このプラズマにより生成されるイオン、ラジカルなどの化学的に活性な励起種を含む反応性ガス流を被処理物６０３の表面に向けて照射すると、該被処理物６０３の表面において所定の表面処理を行うことができる。
なおガス供給手段（ガスボンベ）７０４に充填されるプロセス用ガスは、処理室内で行う表面処理の種類に合わせて適宜設定する。また、排気ガス７０６は、ガス中に混入したゴミを除去するフィルタ７０７とバルブ７０８を介して排気系７０９に導入される。なお排気系７０９に導入されたガスはフィルタを通過させることで、混入したゴミを除去して精製し、再利用を図ってもよい。このように再利用を行うことにより、ガスの利用効率を向上させることができる。
また、図７Ｃとは断面が異なる円筒状の電極を図７Ｄ，７Ｅに示す。図７Ｄは、第１の電極７０１の方が第２の電極７０２よりも長く、且つ第１の電極７０１が鋭角形状を有しており、また、図７Ｅに示す円筒状の電極は、第１の電極７０１及び第２の電極７０２の間で発生したイオン化したガス流を外部に噴射する形状を有する。
大気圧又は大気圧近傍下で動作するプラズマ処理装置を用いる本発明は、減圧装置に必要である真空引きや大気開放の時間が必要なく、複雑な真空系を配置する必要がない。特に大型基板を用いる場合には、必然的にチャンバも大型化し、チャンバ内を減圧状態にすると処理時間もかかってしまうため、大気圧又は大気圧近傍下で動作させる本装置は有効であり、製造コストの低減が可能となる。
（実施の形態２）
本実施の形態では、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置のみを使用することで配線を形成することを特徴とする。
線状液滴噴射装置からガラス基板８０１に向かって、導電性超微粒子を含む材料を噴射する。このとき、液滴を噴射するヘッド８０２またはガラス基板８０１を走査することによって、配線パターンを形成する。（図８Ｂ）。配線パターンの形成されたガラス基板８０１を加熱処理することにより配線８０４を形成する（図８Ｃ）。
ここで、以上述べた液滴噴射手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ、）に設定し、ノズルから噴射される組成物の噴射量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜４０ｐｌ）に設定する。この噴射量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル噴射口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。なお、ノズル径を変えずとも、圧電素子に印可されるパルス電圧を変えることによって噴射量を制御することもできる。これらの噴射条件は、線幅が約１０μｍ以下となるように設定しておくのが望ましい。
なお、液滴噴射法により噴射口から噴射する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、噴射口から噴射する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン（ＮｉＢ）を用いるとことができる。
また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティングされ、その周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は２０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、噴射口から組成物を円滑に噴射できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓに設定するとよい。
図８Ａ〜８Ｃに示すように噴射する液滴をレジストから、導電性超微粒子を含む材料に換えることで、直接パターニングされた配線が作製できる。これにより、レジストマスクを必要としないため、さらなる高効率化、低コスト化が可能となる。導電性微粒子のサイズが小さく、また細密な形状に加工する必要のない場合には、以上のような方法を用いることが有効である。
（実施の形態３）
本実施の形態では、前記プラズマ処理装置のみを使用し、配線を形成することを特徴とする。以下、本実施の形態について説明する。
最初にスパッタ処理方法を用いて、被処理基板９０１に配線となる導電性膜９０２を成膜する（図９Ａ、９Ｂ）。次に、実施の形態１でも用いた、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下で導電性膜９０２を選択的にエッチングする（図９Ｃ）。前記エッチングは、被処理基板９０１を一方向に（若しくはプラズマ発生手段９０３を一方向に）走査し、導電性膜９０２のうち、除去する必要の有る部分のみを選択的にエッチング処理するようにして行う。
以上のように、被処理物上を選択的にエッチングし、分離することで配線９０４を形成することが出来る（図９Ｄ）。
以上のような方法により、レジストパターンの形成工程が省略され、工程を簡略化することができる。
本実施例では、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する液滴噴射装置および一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を用いて、局所的なプラズマ表面処理を行うプラズマ処理装置を用いて、本発明を適用した表示装置の作製方法について説明する。
ガラス、石英、半導体、プラスチック、プラスチックフィルム、金属、ガラスエポキシ樹脂、セラミックなどの各種材料とする被処理基板１００１上に、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する液滴噴射装置により、導電性を有する組成物を必要な箇所に噴射することで、ゲート電極及び配線１００２、容量電極及び配線１００３を形成する（図１０Ａ）。ここでは、ゲート電極および配線１００２は一体化した構造となっている。また容量電極および容量電極に接続する配線も一体化して形成されている。
次に、ゲート電極及び配線１００２、容量電極及び配線１００３が形成された基板に加熱処理等を施すことで、液滴中に含有されている溶媒を揮発させる。なお前記加熱処理は、線状の液滴噴射装置による液滴噴射時、任意の領域での液滴噴射後、或いは全工程終了後のいずれに行っても良い。
続いて、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置を用いて、前記工程で噴射したゲート電極及び配線１００２、容量電極及び配線１００３を覆うレジスト１００４、１００５を形成する（図１０Ｂ）。なお、ゲート電極及び配線１００２、容量電極及び配線１００３を形成するために用いる線状液滴噴射装置と、レジストを形成する線状液滴噴射装置とはそれぞれ別の装置であってもよいし、或いは材料の異なる液滴をそれぞれ噴射することが可能な２つのヘッドを有する一つ装置であってもよい。
次に、露光および現像をして前記レジストを所望の形状に加工しレジストパターンを形成する。（図１０Ｃ）。なお、線状液滴噴射装置を用い形成されたレジストの形状をそのままマスクとして用いることができる場合は、特に露光および現像によるレジストの加工は必要ない。
次に一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、レジスト１００４ａ、１００５ｂをマスクとして、ゲート電極及び配線１００２、容量電極及び配線１００３の任意の場所を局所的にエッチングした後、前記プラズマ処理装置を用いてアッシングによりレジストを除去する（図１１Ａ，１１Ｂ）。なお、本実施例では、上記のよう局所的なエッチングをしているが、公知のエッチング装置を用いても構わない。
また、加工精度への要求がそれほど高くないものであれば、実施の形態２の図８Ａ〜８Ｃで示したように、液滴噴射装置のみを使用して、導電性粒子を含有する液滴を噴射することで配線を形成しても良い。この場合、レジストを用いる必要がなくなるため、工程の簡略化及び材料の利用効率の向上が図れる。
以上の工程によりゲート電極及び配線２００２、容量電極及び配線２００３を形成する。なお、ゲート電極及び配線２００２、容量電極及び配線２００３を液滴噴射方により形成する材料として、実施の形態２と同様に、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子等を溶媒に溶解又は分散させたものを用いればよい。
その後、ＣＶＤ法（化学気相反応法）等の公知の方法により、ゲート絶縁膜１００６を形成する（図１１Ｃ）。本実施例においてはゲート絶縁膜１００６として、ＣＶＤ法により窒化珪素膜を形成するが、酸化珪素膜又はそれらの積層構造を形成しても良い。
さらにスパッタリング法、ＬＰ（減圧）ＣＶＤ法、プラズマＣＶＤ法等により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで活性半導体層１００７を成膜する。該活性半導体層１００７は非晶質珪素膜に代表される非晶質半導体膜であり、被処理基板１００１上の全面に形成する（図１２Ａ）。
次に被処理基板上の全面に窒化珪素膜等を成膜後、レジストマスクを用いてチャネル保護膜（エッチング停止膜）１００８を形成する（図１２Ｂ）。該チャネル保護膜１００８の形成には、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置を用いてもよいし、或いはスピンコート法によるレジスト成膜工程を有するフォトリソグラフィプロセスを用いても良い。続いてＮ型の電導型を付与する不純物元素が添加された非晶質半導体膜１００９を、被処理基板上の全面に形成する（図１２Ｃ）。
その後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置を用いてソース・ドレイン電極及び配線１０１０、１０１１を形成する（図１３Ａ）。なおソース・ドレイン電極及び配線１０１０、１０１１は、図１０Ａ乃至図１１Ｂに示したゲート電極及び配線１００２、容量電極及び配線１００３と同様にパターニングを行えば良い。つまり、導電性粒子を含有する液滴を噴射した後にレジストを形成し、パターニングを行ってソース・ドレイン電極及び配線１０１０、１０１１を形成すればよい。また、液滴噴射装置のみを使用して、導電性粒子を含有する液滴を噴射することで配線を形成しても良い。この場合、レジストを用いる必要がなくなるため、工程の簡略化及び材料の利用効率の向上が図れる。ソース・ドレイン電極及び配線１０１０、１０１１を形成する材料としては、ゲート電極、配線と同様にＡｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子等を溶媒に溶解又は分散させたものを用いることが可能である。
その後、ソース・ドレイン電極及び配線１０１０、１０１１をマスクとして、Ｎ型の導電型を付与する不純物元素が添加された非晶質半導体膜１００９を、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ発生手段を有するプラズマ処理装置を用いて大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、これを走査することで任意の場所をエッチングする（図１３Ｂ）。
さらにＣＶＤ法などにより、保護膜１０１２を形成する（図１３Ｃ）。本実施例では、保護膜１０１２としてＣＶＤ法により窒化珪素膜を形成するが、酸化珪素膜、又はそれらの積層構造を形成しても良い。またアクリル膜等、有機系樹脂膜を使用することもできる。
その後、線状液滴噴射装置によりにレジストを噴射した後、公知のフォトリソグラフィプロセスによりレジストをパターニングする（図示せず）。さらに一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、保護膜１０１２のエッチングを行い、コンタクトホール１０１３を形成する（図１４Ａ）。
その後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置により、画素電極１０１４を形成する（図１４Ｂ）。該画素電極１０１４は、線状液滴噴射装置により直接描画しても良いし、図１０Ａ乃至図１１Ｂに示したゲート電極及び配線１００２、容量電極及び配線２００３と同様にパターニングを行うことで形成しても良い。該画素電極１０１４を形成する材料として、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子やインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等の透明導電膜のような導電性材料を用いることが可能である。
以上のようにして、被処理基板上にＴＦＴを作製した後、これをセル組みして表示装置を作製する。なお、セル組みは公知の方法を用いて行えばよい。
実施例１ではチャネル保護型の表示装置の作製方法を示したが、本実施例では、チャネルエッチ型による表示装置の作製方法について説明する。
図１６Ａまでは、実施例１で説明した図１２Ａまでと同様に形成すればよいので、説明を省略する。また、実施例１で説明した図１０Ａ〜図１４Ｂまで、同一の箇所は同じ符号を用いる。
まず、実施例１と同様に図１６Ａに示すようにゲート絶縁膜１００６上に半導体層１００７を形成する。その後、半導体１００７の上にＮ型の導電型を付与する不純物元素が添加された非晶質半導体膜３００９を形成する（図１６Ｂ）。
次いで、非晶質半導体膜３００９上にゲート電極上およびその周辺を覆うように絶縁膜３１００を形成する（図１６Ｃ）。ここでは、絶縁膜３１００は液滴噴射手段により、組成物を選択的に噴射することにより形成しているが、加工精度を要する場合は、絶縁膜を形成した後にレジストを形成し露光・現像によりパターニングを行って絶縁膜３１００を形成しても良い。その後、絶縁膜３１００をマスクとして、絶縁膜に覆われていない半導体層１００７およびＮ型の導電型を付与する不純物元素が添加された非晶質半導体膜３００９を、一組の円筒状電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、任意の場所をエッチングする（図１７Ａ）。
続いて、前記プラズマ処理装置を用いてアッシングにより絶縁膜３１００を除去した後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置を用いて、導電性粒子を含有する液滴を噴射して配線３１１０、３１１１を形成する（図１７Ｂ）。次に、液滴噴射装置を用いて、配線３１１０及び３１１１上にレジスト３１１２、３１１３を形成する（図１７Ｃ）。レジスト３１１２、３１１３は、露光・現像により所望の形状に加工したパターンを形成してもよいし、液滴噴射装置を用いて形成されたレジストの形状をそのままマスクとして用いてもよい。
続いて、実施例１の図１０Ａ乃至図１１Ｂで示したゲート電極及び配線と同様に、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、レジスト３１１２、３１１３をマスクとして、エッチングを行い、ソース・ドレイン電極及び配線３０１０、３０１１を形成する。なお、ここでは図示していないが、ソース・ドレイン電極及び配線３０１０、３０１１の形成において、加工精度への要求がそれほど高くないものであれば、実施の形態２の図８Ａ〜８Ｃで示したように、液滴噴射装置のみを使用して、導電性粒子を含有する液滴を噴射することでソース・ドレイン電極及び配線を形成しても良い。
その後、ソース・ドレイン電極及び配線３０１０、３０１１をマスクとして、Ｎ型の導電型を付与する不純物元素が添加された非晶質半導体膜３００９を、プラズマ処理装置を用いて大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、これを走査することで任意の場所をエッチングする（図１８Ａ）。
さらにＣＶＤ法などにより、保護膜３０１２を形成する（図１８Ｂ）。本実施例では、保護膜３０１２としてＣＶＤ法により窒化珪素膜を形成するが、酸化珪素膜、又はそれらの積層構造を形成しても良い。またアクリル膜等、有機系樹脂膜を使用することもできる。また、液滴噴射装置を用いて保護膜３０１２を形成しても良い。
その後、線状液滴噴射装置によりにレジストを噴射した後、公知のフォトリソグラフィプロセスによりレジストをパターニングする（図示せず）。さらに一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、大気圧若しくは大気圧近傍の圧力下でプラズマを形成し、保護膜３０１２のエッチングを行い、コンタクトホール３０１３を形成する（図１８Ｃ）。
その後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する線状液滴噴射装置により、画素電極３０１４を形成する（図１９）。該画素電極３０１４は、線状液滴噴射装置により直接描画しても良いし、図１０Ａ乃至図１１Ｂに示したゲート電極及び配線１００２、容量電極及び配線１００３と同様にパターニングを行うことで形成しても良い。該画素電極３０１４を形成する材料として、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子やインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等の透明導電膜ような導電性材料を用いることが可能である。
以上のようにして、被処理基板上にＴＦＴを作製した後、これをセル組みして表示装置を作製する。なお、セル組みは公知の方法を用いて行えばよい。
本発明では配線パターンを形成するために、金属微粒子を有機溶媒中に分散させた組成物を用いている。金属微粒子は平均粒径が１〜５０ｎｍ、好ましくは３〜７ｎｍのものを用いる。代表的には、銀又は金の微粒子であり、その表面にアミン、アルコール、チオールなどの分散剤を被覆したものである。有機溶媒はフェノール樹脂やエポキシ系樹脂などであり、熱硬化性又は光硬化性のものを適用している。この組成物の粘度調整は、チキソ剤若しくは希釈溶剤を添加すれば良い。
液滴吐出ヘッドによって、被形成面に適量吐出された組成物は、加熱処理により、又は光照射処理により有機溶媒を硬化させる。有機溶媒の硬化に伴う体積収縮で金属微粒子間は接触し、融合及び、融着若しくは凝集が促進される。すなわち、平均粒径が１〜５０ｎｍ、好ましくは３〜７ｎｍの金属微粒子が融合若しくは、融着若しくは凝集した配線が形成される。このように、融合若しくは、融着若しくは凝集により金属微粒子同士が面接触する状態を形成することにより、配線の低抵抗化を実現することができる。
本発明は、このような組成物を用いて配線パターンを形成することで、線幅が１〜１０μｍ程度の配線パターンの形成も容易になる。また、同様にコンタクトホールの直径が１〜１０μｍ程度であっても、組成物をその中に充填することができる。すなわち、微細な配線パターンで多層配線構造を形成することができる。
なお、金属微粒子の換わりに、絶縁物質の微粒子を用いれば、同様に絶縁性のパターンを形成することができる。
また本実施例は、実施の形態１乃至３、実施例１、または実施例２と自由に組み合わせることができる。
本発明を用いて様々な電気器具を完成させることができる。その具体例について図１５Ａ〜１５Ｃを用いて説明する。
図１５Ａは例えば２０〜８０インチの大型の表示部を有する表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は、表示部２００３の作製に適用される。このような大型の表示装置は、生産性やコストの面から、所謂第五世代（１０００×１２００ミリ）、第六世代（１４００×１６００ミリ）、第七世代（１５００×１８００ミリ）のような大型基板を用いて作製することが好適である。
図１５Ｂは、ノート型パーソナルコンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。本発明は、表示部２１０３の作製に適用される。
図１５Ｃは記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示するが、本発明は、これら表示部Ａ、Ｂ２２０３、２２０４の作製に適用される。
以上の様に、本発明の適用範囲は極めて広く、本発明をあらゆる分野の電気器具の作製に適用することが可能である。また、上記の実施の形態、実施例と自由に組み合わせることができる。
本発明を用いて表示装置を作製することにより、表示装置の作製に用いられる材料の利用効率を向上することが可能となる。さらに、工程の簡略化、装置ひいては製造ラインの小規模化、または工程の短時間化を図ることが可能となる。
図１Ａ〜１Ｄは、本発明の実施の形態１に係る処理工程の模式的斜視図である。 図２Ａ〜２Ｄは、本発明の実施の形態１に係る処理工程の模式的斜視図である。 図３Ａ〜３Ｃは、本発明の点状液滴噴射装置の構成を示す斜視図である。 図４は、本発明の点状液滴噴射装置の液滴噴射部の構成を示す図である。 図５Ａ〜５Ｃは、本発明の点状液滴噴射装置の液滴噴射部の底面を示す図である。 図６Ａ，６Ｂは、本発明の大気圧又は大気圧近傍下におけるプラズマ処理装置の構成を示す斜視図である。 図７Ａ〜７Ｅは、本発明の大気圧プラズマ処理装置のプラズマ発生手段の構成を示す図である。 図８Ａ〜８Ｃは、本発明の実施の形態２に係る処理工程の模式的斜視図である。 図９Ａ〜９Ｄは、本発明の実施の形態３に係る処理工程の模式的斜視図である。 図１０Ａ〜１０Ｃは、本発明の実施例１に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１１Ａ〜１１Ｃは、本発明の実施例１に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１２Ａ〜１２Ｃは、本発明の実施例１に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１３Ａ〜１３Ｃは、本発明の実施例１に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１４Ａ，１４Ｂは、本発明の実施例１に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１５Ａ〜１５Ｃは、本発明の実施例３に係る電子機器を示す図である。 図１６Ａ〜１６Ｃは、本発明の実施例２に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１７Ａ〜１７Ｃは、本発明の本発明の実施例２に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１８Ａ〜１８Ｃは、本発明の本発明の実施例２に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。 図１９は、本発明の本発明の実施例２に係る製造工程の模式図であり、それぞれ左図が上面図であり、右図が左図のａ−ａ’の断面図である。

Claims (4)

  1. 複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第１の液滴噴射装置を用いて、被処理膜上に、局所的に導電性膜を形成した後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第２の液滴噴射装置を用いて前記導電性膜の上に局所的にレジストパターンを形成し、プラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記レジストパターンをマスクとして前記導電性膜を局所的にエッチングし、配線を形成することを特徴とする表示装置の作製方法。
  2. 複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第１の液滴噴射装置を用いて、被処理膜上に導電性粒子を含有する液滴を噴射し、局所的に導電性膜を形成した後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第２の液滴噴射装置を用いて前記導電性膜の上に局所的にレジストパターンを形成し、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記レジストパターンをマスクとして前記導電性膜を局所的にエッチングし、配線を形成することを特徴とする表示装置の作製方法。
  3. 複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第１の液滴噴射装置を用いて、被処理膜上に導電性粒子を含有する液滴を噴射し、局所的に導電性膜を形成した後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第２の液滴噴射装置を用いて前記導電性膜の上に局所的にレジストパターンを形成し、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記レジストパターンをマスクとして前記導電性膜を局所的にエッチングした後、前記プラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記レジストパターンを除去することにより、配線を形成することを特徴とする表示装置の作製方法。
  4. 複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第１の液滴噴射装置を用いて、基板上に導電性粒子を含有する液滴を噴射し、局所的に導電性膜を形成した後、複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第２の液滴噴射装置を用いて前記導電性膜の上に局所的にレジストパターンを形成し、一組の円筒状の電極を有するプラズマ発生手段、若しくは円筒状の電極を複数組直線状に配列させたプラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記レジストパターンをマスクとして前記導電性膜を局所的にエッチングすることにより、ゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を成膜し、
    前記半導体層上にチャネル保護膜を形成し、
    前記半導体層上及びチャネル保護膜上に不純物が添加された非晶質半導体膜を形成し、
    複数の液滴噴射孔を配置した液滴噴射ヘッドを有する第３の液滴噴射装置を用いて、前記非晶質半導体膜上に導電性粒子を含有する液滴を噴射し、ソース電極及びドレイン電極を形成し、
    前記プラズマ発生手段を有するプラズマ処理装置を用いて、６００〜１０６０００Ｐａの圧力下で、前記ソース電極及び前記ドレイン電極をマスクとして、前記非晶質半導体膜を局所的にエッチングした後、前記ソース電極及び前記ドレイン電極上に保護膜を形成することを特徴とする表示装置の作製方法。
JP2004564050A 2003-02-06 2004-01-30 表示装置の作製方法 Expired - Fee Related JP4526951B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003029956 2003-02-06
JP2003029956 2003-02-06
PCT/JP2004/000899 WO2004070821A1 (ja) 2003-02-06 2004-01-30 表示装置の作製方法

Publications (2)

Publication Number Publication Date
JPWO2004070821A1 JPWO2004070821A1 (ja) 2006-06-01
JP4526951B2 true JP4526951B2 (ja) 2010-08-18

Family

ID=32844254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004564050A Expired - Fee Related JP4526951B2 (ja) 2003-02-06 2004-01-30 表示装置の作製方法

Country Status (5)

Country Link
US (1) US7625493B2 (ja)
JP (1) JP4526951B2 (ja)
KR (1) KR101032338B1 (ja)
CN (1) CN100392828C (ja)
WO (1) WO2004070821A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR101032338B1 (ko) 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
KR101167534B1 (ko) * 2003-04-25 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴의 제작방법 및 액적 토출장치
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US20050105012A1 (en) * 2003-10-28 2005-05-19 Kim Sung K. Display
KR101130232B1 (ko) 2003-11-14 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조 방법
WO2005050597A1 (en) * 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4746858B2 (ja) * 2004-09-29 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法
KR100669802B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
TWI257020B (en) * 2004-12-10 2006-06-21 Hon Hai Prec Ind Co Ltd Transflective liquid crystal display
JP2006248627A (ja) 2005-03-08 2006-09-21 Seiko Epson Corp 基板搬送方法および基板搬送装置
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4615415B2 (ja) * 2005-09-30 2011-01-19 シャープ株式会社 表示素子部品修正装置および表示素子部品修正方法
KR101252084B1 (ko) * 2005-12-27 2013-04-12 엘지디스플레이 주식회사 액정표시소자의 제조 방법
GB2437329B (en) * 2006-04-11 2011-03-09 Nicholas J Stone Conductive polymer electrodes
GB2437112B (en) * 2006-04-11 2011-04-13 Nicholas Jim Stone A method of making an electrical device
JP2007316162A (ja) * 2006-05-23 2007-12-06 Sharp Corp 表示素子部品修正装置および表示素子部品修正方法
KR101232165B1 (ko) * 2006-06-29 2013-02-12 엘지디스플레이 주식회사 액정표시장치의 제조방법
WO2008010850A2 (en) * 2006-07-17 2008-01-24 Unidym Transparent and conductive nanostructure-film pixel electrode and method of making same
US8785939B2 (en) 2006-07-17 2014-07-22 Samsung Electronics Co., Ltd. Transparent and conductive nanostructure-film pixel electrode and method of making the same
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
US8039052B2 (en) * 2007-09-06 2011-10-18 Intermolecular, Inc. Multi-region processing system and heads
JP6684397B2 (ja) * 2015-04-02 2020-04-22 エムテックスマート株式会社 流体の噴出方法および流体の成膜方法
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002261048A (ja) * 2000-12-28 2002-09-13 Seiko Epson Corp 素子製造方法および素子製造装置
JP2002324966A (ja) * 2001-04-24 2002-11-08 Harima Chem Inc インクジェット印刷法を利用する回路パターンの形成方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328257A (en) 1979-11-26 1982-05-04 Electro-Plasma, Inc. System and method for plasma coating
US5549780A (en) 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
JP2934153B2 (ja) 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
US5679167A (en) 1994-08-18 1997-10-21 Sulzer Metco Ag Plasma gun apparatus for forming dense, uniform coatings on large substrates
US5563095A (en) 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3598602B2 (ja) 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
TW322680B (ja) 1996-02-29 1997-12-11 Tokyo Ohka Kogyo Co Ltd
JPH09320363A (ja) 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3207360B2 (ja) 1996-08-21 2001-09-10 松下電器産業株式会社 Ｔｆｔ液晶表示装置
DE19643865C2 (de) 1996-10-30 1999-04-08 Schott Glas Plasmaunterstütztes chemisches Abscheidungsverfahren (CVD) mit entfernter Anregung eines Anregungsgases (Remote-Plasma-CVD-Verfahren) zur Beschichtung oder zur Behandlung großflächiger Substrate und Vorrichtung zur Durchführung desselben
JP3704883B2 (ja) 1997-05-01 2005-10-12 コニカミノルタホールディングス株式会社 有機エレクトロルミネセンス素子及びその製造方法
EP1027723B1 (en) 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US6429400B1 (en) 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JP3042480B2 (ja) 1997-12-03 2000-05-15 日本電気株式会社 半導体装置の製造方法及び製造装置
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
US6231917B1 (en) 1998-06-19 2001-05-15 Kabushiki Kaisha Toshiba Method of forming liquid film
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
US6203619B1 (en) 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
DE69929271T2 (de) 1998-10-26 2006-09-21 Matsushita Electric Works, Ltd., Kadoma Apparat und Verfahren zur Plasmabehandlung
US6909477B1 (en) 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP2000157899A (ja) 1999-01-01 2000-06-13 Ricoh Co Ltd 樹脂構造物形成装置及びその方法並びに樹脂構造物
JP2000328269A (ja) 1999-05-24 2000-11-28 Sanyo Shinku Kogyo Kk ドライエッチング装置
TW504941B (en) 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
JP2001156170A (ja) 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP2003518754A (ja) 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
CA2394895C (en) 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
CN1245769C (zh) 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
WO2001046987A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2001209073A (ja) 2000-01-28 2001-08-03 Canon Inc 液晶素子とその製造方法
JP2001279494A (ja) 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
JP4690556B2 (ja) 2000-07-21 2011-06-01 大日本印刷株式会社 微細パターン形成装置と微細ノズルの製造方法
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002237463A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002062665A (ja) 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
JP2002066391A (ja) 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
EP1340838A1 (en) 2000-11-14 2003-09-03 Sekisui Chemical Co., Ltd. Method and device for atmospheric plasma processing
JP2002221616A (ja) 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3808728B2 (ja) 2001-06-27 2006-08-16 大日本スクリーン製造株式会社 塗布装置
JP3726040B2 (ja) 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
US6973710B2 (en) 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
JP4138433B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4138434B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4138435B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、電子デバイスの形成方法
JP4141787B2 (ja) 2001-10-10 2008-08-27 セイコーエプソン株式会社 薄膜の形成方法、この方法に用いる溶液、電子デバイスの形成方法
US6808749B2 (en) 2001-10-10 2004-10-26 Seiko Epson Corporation Thin film forming method, solution and apparatus for use in the method, and electronic device fabricating method
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
JP3890973B2 (ja) 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
US6782928B2 (en) 2002-03-15 2004-08-31 Lg.Philips Lcd Co., Ltd. Liquid crystal dispensing apparatus having confirming function for remaining amount of liquid crystal and method for measuring the same
JP3966059B2 (ja) 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
JP4907088B2 (ja) 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592049A1 (en) * 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
KR101032338B1 (ko) 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
CN100472731C (zh) 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR101186919B1 (ko) 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2001068827A (ja) * 1999-08-26 2001-03-16 Dainippon Printing Co Ltd 微細パターン形成装置および微細パターンの形成方法
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
JP2002261048A (ja) * 2000-12-28 2002-09-13 Seiko Epson Corp 素子製造方法および素子製造装置
JP2002324966A (ja) * 2001-04-24 2002-11-08 Harima Chem Inc インクジェット印刷法を利用する回路パターンの形成方法

Also Published As

Publication number Publication date
CN100392828C (zh) 2008-06-04
US7625493B2 (en) 2009-12-01
KR101032338B1 (ko) 2011-05-06
WO2004070821A1 (ja) 2004-08-19
US20050064091A1 (en) 2005-03-24
JPWO2004070821A1 (ja) 2006-06-01
CN1745467A (zh) 2006-03-08
KR20050097530A (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
JP4526951B2 (ja) 表示装置の作製方法
KR101186919B1 (ko) 표시장치의 제조 방법
KR101069333B1 (ko) 표시장치의 제조방법
JP4593287B2 (ja) 半導体製造装置
KR101061891B1 (ko) 배선의 제작 방법
JP5288639B2 (ja) 半導体装置の作製方法
JP4748990B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees