JP4746858B2 - 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 - Google Patents
半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 Download PDFInfo
- Publication number
- JP4746858B2 JP4746858B2 JP2004283432A JP2004283432A JP4746858B2 JP 4746858 B2 JP4746858 B2 JP 4746858B2 JP 2004283432 A JP2004283432 A JP 2004283432A JP 2004283432 A JP2004283432 A JP 2004283432A JP 4746858 B2 JP4746858 B2 JP 4746858B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- wiring layer
- type mos
- length direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000013461 design Methods 0.000 title description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 69
- 235000012431 wafers Nutrition 0.000 description 32
- 238000010586 diagram Methods 0.000 description 20
- 230000033001 locomotion Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
- G03F7/709—Vibration, e.g. vibration detection, compensation, suppression or isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Toxicology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Atmospheric Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、半導体装置、ウェーハ、半導体装置の設計方法及び製造方法に関し、特に、２層以上の多層配線層を有する半導体装置の最小配線幅もしくは最小配線ピッチを有する配線層における配線のレイアウトに独特の特徴を有する半導体装置、この半導体装置を製造するためのウェーハ、この半導体装置の設計方法及び製造方法に関する。
ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向けＩＣ）製品におけるマクロブロックは、Ｉ／Ｏ（Input／Output：入出力）部とゲートアレイ部とＰＬＬ（Phase Locked Loop：位相同期ループ）の３つの機能よりなる。このうち、ゲートアレイ部はＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタのペアからなる複数の基本セルより構成される。この基本セルは、一般的にプリミティブセルと呼ばれている。Ｉ／Ｏ部は、規格化された信号で外部とのやりとりを行うペリフェラルＩ／Ｏ（Peripheral I/O）が用いられる。
図１１は一般的なＡＳＩＣ製品の概要を表す模式図であり、マクロブロックのレイアウトが表されている。
製品の周辺部には、入出力インターフェースとなるＩ／Ｏブロック１１０１が配置される。内部には、プリミティブブロック１１０２、１１０３が配置され、プリミティブブロック１１０３内にはメモリー機能を有するＳＲＡＭ１１０４が存在する。最近では、このＳＲＡＭ１１０４も高速ＳＲＡＭと高密度ＳＲＡＭの２段で構成される場合が一般的である。
プリミティブブロックにおいては、プリミティブセルの配線に２層以上の多層配線が採用される。以下に、ＡＳＩＣ製品の多層配線について図面を用いて説明する。
製品の周辺部には、入出力インターフェースとなるＩ／Ｏブロック１１０１が配置される。内部には、プリミティブブロック１１０２、１１０３が配置され、プリミティブブロック１１０３内にはメモリー機能を有するＳＲＡＭ１１０４が存在する。最近では、このＳＲＡＭ１１０４も高速ＳＲＡＭと高密度ＳＲＡＭの２段で構成される場合が一般的である。
プリミティブブロックにおいては、プリミティブセルの配線に２層以上の多層配線が採用される。以下に、ＡＳＩＣ製品の多層配線について図面を用いて説明する。
図１２は、図１１に表すＡＳＩＣ製品のプリミティブブロック１１０２の一部領域１１０５の拡大図である。図１２には、プリミティブセルと第２金属配線層(以下、Ｍ２配線層）と第３金属配線層（以下、Ｍ３配線層）のみが表されており、それ以外の配線層は省略されている。
Ｎ型ＭＯＳトランジスタ１２０１とＰ型ＭＯＳトランジスタ１２０２より構成されるプリミティブセル１２０３の大きさは製品毎に重要なファクターであり、セル高さ１２０４と呼ばれている。このセル高さ１２０４はトランジスタの駆動能力を決定するため、最適に設計されるべき基本ユニットである。セル高さ１２０４は、トランジスタの基本寸法の整数倍かまたは、５０ナノメータ程度のＩ／Ｏマクロ幅１２０５を整数で割った寸法が採用される。
Ｎ型ＭＯＳトランジスタ１２０１とＰ型ＭＯＳトランジスタ１２０２より構成されるプリミティブセル１２０３の大きさは製品毎に重要なファクターであり、セル高さ１２０４と呼ばれている。このセル高さ１２０４はトランジスタの駆動能力を決定するため、最適に設計されるべき基本ユニットである。セル高さ１２０４は、トランジスタの基本寸法の整数倍かまたは、５０ナノメータ程度のＩ／Ｏマクロ幅１２０５を整数で割った寸法が採用される。
Ｍ２配線層には電源配線１２０６と信号線１２０７が形成され、Ｍ３配線層には電源配線１２０８と信号線１２０９が形成されている。プリミティブブロックにおける配線は、主に電源配線、クロックツリー系タイミング配線、信号伝送配線、ファンクション機能を構成するローカル配線の４つに分けられ、これらがレイアウトの効率を左右する。
図１３は、図１２に表すプリミティブセル１２０３の拡大図である。図１３には、プリミティブセル１２０３と第１金属配線層（以下、Ｍ１配線層）とＭ２配線層のみが表されており、それ以外の配線層は省略されている。
プリミティブセル１２０３においては、Ｐ型ＭＯＳトランジスタ１２０１とＮ型ＭＯＳトランジスタ１２０２各々に対して、Ｍ２配線層の電源配線であるＶＤＤ１３０とＶＳＳ１３０２が配置されている。これらＭ２配線の電源メッシュにビア１３０４を介して第１金属配線（以下、Ｍ１配線）１３０３が接続される。Ｍ１配線は電源配線も細かく分割され、一般的にローカル配線と呼ばれている。
プリミティブセル１２０３においては、Ｐ型ＭＯＳトランジスタ１２０１とＮ型ＭＯＳトランジスタ１２０２各々に対して、Ｍ２配線層の電源配線であるＶＤＤ１３０とＶＳＳ１３０２が配置されている。これらＭ２配線の電源メッシュにビア１３０４を介して第１金属配線（以下、Ｍ１配線）１３０３が接続される。Ｍ１配線は電源配線も細かく分割され、一般的にローカル配線と呼ばれている。
図１４は、プリミティブセルを用いた２段インバータの構成を表す模式図である。図１４には、Ｐ型ＭＯＳトランジスタ１４０１とＭ型ＭＯＳトランジスタ１４０２を構成する拡散層１４０３とゲート電極１４０４とＭ１配線１４０６のみが表されており、それ以外の配線層は省略されている。
ゲート電極１４０４は、Ｐ型ＭＯＳトランジスタ１４０１とＮ型ＭＯＳトランジスタ１４０２のゲート電極として以外に配線としても利用されている。拡散層１４０３にはＶＤＤもしくはＶＳＳの電源が供給されるが、これらはＭ１配線のローカル配線１４０６よりコンタクト１４０５を介して供給される。
ゲート電極１４０４は、Ｐ型ＭＯＳトランジスタ１４０１とＮ型ＭＯＳトランジスタ１４０２のゲート電極として以外に配線としても利用されている。拡散層１４０３にはＶＤＤもしくはＶＳＳの電源が供給されるが、これらはＭ１配線のローカル配線１４０６よりコンタクト１４０５を介して供給される。
これまで、図１２〜１４を用いてＡＳＩＣ製品における多層配線に関して説明してきた。次に、この３層配線で構成されるＡＳＩＣ製品の製造方法を説明する。
図１５は、３層配線で構成されるＡＳＩＣ製品の製造工程を表す模式図である。
まず、図１５（ａ）に表すように、Ｐ型シリコン基板１５０１上に周知のフォトリソグラフィー法およびイオン注入を等を用いて、Ｎ型ソース領域１５０２、Ｎ型ドレイン領域１５０３と、ゲート絶縁膜１５０４およびゲート電極１５０５を形成し、この上にＣＶＤ（Chemical Vapor Deposition）法により全面にシリコン酸化膜等からなる第１層間絶縁膜１５０６を形成する。このようにして形成される複数のＭＯＳ型トランジスタは以降の工程を経て配線される。
まず、図１５（ａ）に表すように、Ｐ型シリコン基板１５０１上に周知のフォトリソグラフィー法およびイオン注入を等を用いて、Ｎ型ソース領域１５０２、Ｎ型ドレイン領域１５０３と、ゲート絶縁膜１５０４およびゲート電極１５０５を形成し、この上にＣＶＤ（Chemical Vapor Deposition）法により全面にシリコン酸化膜等からなる第１層間絶縁膜１５０６を形成する。このようにして形成される複数のＭＯＳ型トランジスタは以降の工程を経て配線される。
次に、図１５（ｂ）表すように、フォトリソグラフィ法により第１層間絶縁膜１５０６にビアを成形した後、ビア内にタングステン（Ｗ）等を埋め込んでプラグ導体１５０７を形成する。
次に、図１５（ｃ）に表すように、ＣＶＤ法等により第１層間絶縁膜１５０６上にシリコン酸化膜等からなる絶縁膜１５０８を形成した後、フォトリソグラフィ法によりこの絶縁膜１５０８をパターンニングして所望の位置に配線用溝１５０９を形成する。
次に、図１５（ｄ）に表すように、ＣＶＤ法等により配線用溝１５０９を含む絶縁膜１５０８上全面に銅（Ｃｕ）、アルミニウム（Ａｌ）等の導体膜１５１０を成膜する。
次に、図１５（ｅ）に表すように、ＣＭＰ（Chemical Mechanical Polishing）により第２層間絶縁膜１５０８の表面を平坦化する。平坦化された第２層間絶縁膜１５０８の所望の位置には、ダマシン（damascene)構造の帯状のＭ１配線が形成される。
次に、図１５（ｃ）に表すように、ＣＶＤ法等により第１層間絶縁膜１５０６上にシリコン酸化膜等からなる絶縁膜１５０８を形成した後、フォトリソグラフィ法によりこの絶縁膜１５０８をパターンニングして所望の位置に配線用溝１５０９を形成する。
次に、図１５（ｄ）に表すように、ＣＶＤ法等により配線用溝１５０９を含む絶縁膜１５０８上全面に銅（Ｃｕ）、アルミニウム（Ａｌ）等の導体膜１５１０を成膜する。
次に、図１５（ｅ）に表すように、ＣＭＰ（Chemical Mechanical Polishing）により第２層間絶縁膜１５０８の表面を平坦化する。平坦化された第２層間絶縁膜１５０８の所望の位置には、ダマシン（damascene)構造の帯状のＭ１配線が形成される。
以降、図１５（ｆ）に表すように、図１５（ａ）〜（ｅ）と同様のステップを繰り返し、Ｍ１配線層１５１１上に第２層間絶縁膜１５１２、Ｍ２配線層１５１３、第３層間絶縁膜１５１４、Ｍ３配線層１５１５、第４層間絶縁膜１５１６を形成する。第４層間絶縁膜１５１６はＭＯＳ型トランジスタを外部雰囲気から保護する。最後に、電極１５１７を形成して３層配線で構成される半導体装置が完成する。
次に、上記製造方法で用いられたフォトリソグラフィ技術について説明する。
半導体装置の露光技術は、デバイスの微細化にともなって進化してきた（例えば、非特許文献１及び２）。露光方法も、レチクル像を縮小してウェーハ上にステップ・アンド・リピートして露光するステッパ方式から、レチクルとウェーハを相対運動させて露光するスキャン方式へと移行してきた。これは、ステッパ型露光装置では、デバイス回路パターン微細化による厳しい要求に応じられなくなってきたからである。スキャン露光装置を用いることで、パターンサイズが１００ナノメータ以下の露光技術における光源の短波長化および高ＮＡ化のみならず、寸法精度、重ね合わせ精度に対応することが可能となった。
半導体装置の露光技術は、デバイスの微細化にともなって進化してきた（例えば、非特許文献１及び２）。露光方法も、レチクル像を縮小してウェーハ上にステップ・アンド・リピートして露光するステッパ方式から、レチクルとウェーハを相対運動させて露光するスキャン方式へと移行してきた。これは、ステッパ型露光装置では、デバイス回路パターン微細化による厳しい要求に応じられなくなってきたからである。スキャン露光装置を用いることで、パターンサイズが１００ナノメータ以下の露光技術における光源の短波長化および高ＮＡ化のみならず、寸法精度、重ね合わせ精度に対応することが可能となった。
図１６は、一般的なスキャン型露光装置の概略を表す模式図である。
光源１６０１より照射される波長１．７２５ナノメータのフッ化アルゴン（ＡｒＦ）光は、レチクル１６０２を透過してウェーハ１６０３に投影される。このときに、レチクル上に形成されるパターンは、２つのレンズ系１６０４、１６０５によって１／４に縮小される。レチクル・スキャン・ステージ１６０６とウェーハ・スキャン・ステージ１６０７は同期走査され、相対位置ズレ量の制御が行われる。ステッパ型露光装置においては逐次一括露光方式であるため露光中のステージは静止していたが、スキャン型露光装置の場合はステージがスキャン移動している最中もリアルタイムで露光される。
光源１６０１より照射される波長１．７２５ナノメータのフッ化アルゴン（ＡｒＦ）光は、レチクル１６０２を透過してウェーハ１６０３に投影される。このときに、レチクル上に形成されるパターンは、２つのレンズ系１６０４、１６０５によって１／４に縮小される。レチクル・スキャン・ステージ１６０６とウェーハ・スキャン・ステージ１６０７は同期走査され、相対位置ズレ量の制御が行われる。ステッパ型露光装置においては逐次一括露光方式であるため露光中のステージは静止していたが、スキャン型露光装置の場合はステージがスキャン移動している最中もリアルタイムで露光される。
図１７はステッパ型露光装置とスキャン型露光装置におけるレンズと露光領域の関係を表した模式図である。
図１７（ａ）に表すように、ステッパ方式においてはレンズ１７０１の内に露光領域１７０２が収まるようになっており、レンズ１７０１の大部分が露光に使用される。これに対して、図１７（ｂ）に表すスキャン方式の場合は、レンズ１７０３の一部にスリット１７０３を設けて、この部分をスキャンさせることにより露光領域１７０５をカバーする。レンズの収差が良好な部分だけを露光に使うことができるので、良好な露光特性を得ることができる。
東木達彦著、「光リソグラフィ技術：実践的基礎と課題」、ＥＤリサーチ社、２００２年７月１日 東木達彦著、「光リソグラフィ技術ＩＩ：実践的基礎と課題」、ＥＤリサーチ社、２００３年６月１０日
図１７（ａ）に表すように、ステッパ方式においてはレンズ１７０１の内に露光領域１７０２が収まるようになっており、レンズ１７０１の大部分が露光に使用される。これに対して、図１７（ｂ）に表すスキャン方式の場合は、レンズ１７０３の一部にスリット１７０３を設けて、この部分をスキャンさせることにより露光領域１７０５をカバーする。レンズの収差が良好な部分だけを露光に使うことができるので、良好な露光特性を得ることができる。
東木達彦著、「光リソグラフィ技術：実践的基礎と課題」、ＥＤリサーチ社、２００２年７月１日 東木達彦著、「光リソグラフィ技術ＩＩ：実践的基礎と課題」、ＥＤリサーチ社、２００３年６月１０日
以上説明してきたように、スキャン型露光装置は露光特性が優れるため、微細な配線仕様を満足するためには不可欠なものとなっている。
しかしながら、スキャン型露光装置の場合、スキャン中にも露光されるためスキャン移動中の振動が露光に影響を与えやすいという問題点がある。このときの位置精度を同期精度と呼ぶ。同期精度はレチクル上のスリットがウェーハに対して相対移動する際のスリットの移動距離の平均値（ＭＥＡＮ値）と移動距離の分散値（ＭＳＤ値：Moving Standard Deviation）によって決定される。
図１８はレチクルの相対移動にともなう位置ズレの様子を表す模式図である。
レチクル上のスリット１８０１がスキャン移動して、位置１８０２まで移動するものとする。このとき、振動等の要因によって実際の移動位置（１８０３、１８０４）には、ばらつきが生じる。このときの移動距離（１８０５、１８０６）は、その平均値１８０７に対して、それぞれズレ１８０８、１８０９を含んでいる。ズレのばらつきが、移動距離の分散値となって現れる。この移動距離の平均値が設計値に対して離れるほどはパターンの重ね合わせ精度は低下し、移動距離の分散値が大きくなるほど、画像のコントラストは低下することになる。この振動による同期精度の問題は、従来のステッパにはなかったスキャン型露光装置固有の問題である。
しかしながら、スキャン型露光装置の場合、スキャン中にも露光されるためスキャン移動中の振動が露光に影響を与えやすいという問題点がある。このときの位置精度を同期精度と呼ぶ。同期精度はレチクル上のスリットがウェーハに対して相対移動する際のスリットの移動距離の平均値（ＭＥＡＮ値）と移動距離の分散値（ＭＳＤ値：Moving Standard Deviation）によって決定される。
図１８はレチクルの相対移動にともなう位置ズレの様子を表す模式図である。
レチクル上のスリット１８０１がスキャン移動して、位置１８０２まで移動するものとする。このとき、振動等の要因によって実際の移動位置（１８０３、１８０４）には、ばらつきが生じる。このときの移動距離（１８０５、１８０６）は、その平均値１８０７に対して、それぞれズレ１８０８、１８０９を含んでいる。ズレのばらつきが、移動距離の分散値となって現れる。この移動距離の平均値が設計値に対して離れるほどはパターンの重ね合わせ精度は低下し、移動距離の分散値が大きくなるほど、画像のコントラストは低下することになる。この振動による同期精度の問題は、従来のステッパにはなかったスキャン型露光装置固有の問題である。
同期精度の向上のためには、振動制御が挙げられる。振動には、装置外部の要因で発生する外部振動だけでなく、先に説明したスキャン運動にともなって発生する振動も含まれる。スキャン運動にともなって発生する振動の制御については、１００ナノメータレベルの配線となると、装置のスペックにも大きな負担を課さなければならなくなる。つまり、装置のスループットと同期精度はトレードオフの関係にあると言える。
また、配線が１００ナノメータレベルの微細化リソグラフィーになると、レチクルのマスクパターンの寸法変が露光パターン変動と線形でなくなるという現象が生じる。これは、マスク寸法変動とウェーハ寸法変動の非線形成（ＭＥＥＦ：Mask Error Enhancement Factor）と呼ばれる。図１７（ｂ）に表すように、スキャン方式の場合、露光光はレンズの１部分しか透過しない。このため、部分コヒーレントな露光となり解像限界においてはウェーハ上に結像するパターン像のコントラストが低下してしまう。一般的に、ＭＥＥＦとマスクパターンの寸法との間には、微細化が進むことによりＭＥＥＦが増加し、これにともなってレジストパターンの寸法変動も増加するという傾向がある。
縮小倍率１／４のスキャン型露光装置においては、レチクルに形成されるパターンがウェーハ上に１／４に縮小転写される。ＥＭＭＦが１の場合、レチクル上の寸法変動が１０ナノメータであれば、ウェーハ上では２．５ナノメータに低減されることになる。しかし、ＥＭＭＦが５の場合、１２．５ナノメータも変動してしまうことになる。
縮小倍率１／４のスキャン型露光装置においては、レチクルに形成されるパターンがウェーハ上に１／４に縮小転写される。ＥＭＭＦが１の場合、レチクル上の寸法変動が１０ナノメータであれば、ウェーハ上では２．５ナノメータに低減されることになる。しかし、ＥＭＭＦが５の場合、１２．５ナノメータも変動してしまうことになる。
このように、１００ナノメータレベルの微細化リソグラフィーにおいて、寸法バジェット（budget）を考える上でＭＥＥＦによるフォーカス変動による誤差が大きな割合をしめている。これは、先に説明した同期精度をさらに深刻化するものであり、同期精度の改善がますます必要となってくる。
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、スキャン移動中の振動により影響を受けにくく寸法バラツキなどが低減された半導体装置、ウェーハ、半導体装置の設計方法及び製造方法を提供することにある。
半導体装置においては、配線幅もしくは配線ピッチが最小となる配線層において、データ量の優位な配線（使用頻度の高い配線）の配線方向をそろえ、この長さ方向をスキャン型露光装置のスキャン方向と同一方向とする。また、半導体装置が複数搭載されるウェーハにおいても、個々の半導体装置において同様となる。
すなわち、本発明の第１の態様によれば、
半導体基板上に形成される複数の素子と、
前記素子上にそれぞれ絶縁膜を介して形成される複数の配線層と、
を備え、
前記複数の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
なお、完成した半導体装置のチップ（ダイ）の形状が長方形の場合には、その半導体装置を製造する際に用いる露光装置のウェーハステージのスキャン方向は、通常、チップの長手方向に対して平行な方向である。
半導体基板上に形成される複数の素子と、
前記素子上にそれぞれ絶縁膜を介して形成される複数の配線層と、
を備え、
前記複数の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
なお、完成した半導体装置のチップ（ダイ）の形状が長方形の場合には、その半導体装置を製造する際に用いる露光装置のウェーハステージのスキャン方向は、通常、チップの長手方向に対して平行な方向である。
また、半導体基板上に形成される複数の素子と、
前記素子上に絶縁膜を介して形成され、前記素子どうしを接続する第1の配線層と、
前記第1の配線層上に絶縁膜を介して形成され、前記第1の配線層どうしを接続する第２の配線層と、
前記第２の配線層上に絶縁膜を介して形成され、前記第２の配線層どうしを接続する第３の配線層と、
を備え、
前記第１の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
前記素子上に絶縁膜を介して形成され、前記素子どうしを接続する第1の配線層と、
前記第1の配線層上に絶縁膜を介して形成され、前記第1の配線層どうしを接続する第２の配線層と、
前記第２の配線層上に絶縁膜を介して形成され、前記第２の配線層どうしを接続する第３の配線層と、
を備え、
前記第１の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
また、外部との信号のやりとりを行うＩＯ部と、信号処理を行うロジック部とを備え、前記ロジック部は、1対のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタより構成される複数の基本セルが規則的に配列されて構成される２以上のロジックブロックを有し、それぞれのロジックブロックにおいて前記基本セルのサイズが統一されている半導体装置であって、
少なくとも１以上のロジックブロックにおいて、前記基本セル間を接続する複数の配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
少なくとも１以上のロジックブロックにおいて、前記基本セル間を接続する複数の配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一である半導体装置を提供する。
ここで、前記基本セルを構成するＰ型ＭＯＳトランジスタもしくはＮ型ＭＯＳトランジスタの拡散層の長さが、前記第1の配線層上に絶縁膜を介して形成される第２の配線層における電源配線もしくは基準電位配線のピッチより小さいロジックブロックにおいて、前記第１の配線層における使用率の高い配線の長さ方向が前記トランジスタの拡散層の長さ方向と同じであることを特徴とする半導体装置を提供する。
ここで、前記基本セルを構成するトランジスタの拡散層の長さが、前記第1の配線層上に絶縁膜を介して形成される第２の配線層における電源配線もしくは基準電位配線のピッチより大きいロジックブロックにおいて、前記第１の配線層における使用率の高い配線の長さ方向が前記トランジスタの拡散層の長さ方向と直交する半導体装置を提供する。
さらに、前記第１の配線層において、前記使用率の高い配線と直交する配線の幅もしくは配線間隔は、前記使用率の高い配線の幅もしくは間隔より大きいの半導体装置を提供する。
さらに、前記使用率の高い配線の最小配線幅が０．１５マイクロメータ以下であることを特徴とする半導体装置を提供する。
さらに、前記使用率の高い配線の最小配線間隔が０．１５マイクロメータ以下である半導体装置を提供する。
さらに、前記使用率の高い配線の最小配線ピッチが０．３マイクロメータ以下である半導体装置を提供する。
また、本発明の別の態様によると、円形の外周の一部に切り欠きもしくはオリフラを有するウェーハであって、
前記ウェーハ上に形成される複数の半導体装置の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において使用率の高い配線の長さ方向が、前記切り欠きもしくはオリフラが形成される接線方向に対して直交するウェーハを提供する。
前記ウェーハ上に形成される複数の半導体装置の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において使用率の高い配線の長さ方向が、前記切り欠きもしくはオリフラが形成される接線方向に対して直交するウェーハを提供する。
また、本発明のさらに別の態様によると、複数のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタが交互に配置される複数の回路ブロックを有する半導体装置の設計方法であって、
少なくとも１つの前記回路ブロックにおいて前記Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ間を接続する配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において使用率の高い配線の長さ方向を半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一方向とする半導体装置の設計方法を提供する。
少なくとも１つの前記回路ブロックにおいて前記Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ間を接続する配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において使用率の高い配線の長さ方向を半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一方向とする半導体装置の設計方法を提供する。
ここで、前記第１の配線層において、前記使用率の高い配線と直交する配線の幅もしくは配線間隔は、前記使用率の高い配線の幅もしくは間隔より大きい半導体装置の設計方法を提供する。
本発明によれば、多層配線を有する半導体装置の配線幅もしくは配線ピッチが最小となる配線層において、データ量の優位な配線（使用頻度の高い配線）の長さ方向をスキャン型露光装置のスキャン方向と同じくする。すなわち、振動の方向をパターンの長さ方向とすることで、ズレの影響を最小限に抑えることができる。データ量の優位な配線は通常、パターンの縦横比が大きいので、隣接するパターンとのマージンが厳しくなる配線の長さ方向でのＭＥＡＮ値およびＭＳＤ値を低減することにより、プロセスマージンを大きくすることができる。
本発明者は、スキャン型露光装置におけるプロセスマージンを改善するために、配線と振動、言い換えれば配線とスキャン方向の関係を精査した。
図１は、ＭＳＤ値をずらして撮影したスキャン露光後の配線の写真である。図１（ａ）は長さ方向がスキャン方向と同じ配線（以下、縦方向配線）、図１（ｂ）は長さ方向がスキャン方向と直交する配線（以下、横方向配線）の写真をそれぞれ表す。ＭＳＤ値はそれぞれ、上段が２０、下段が１５となっている。図１（ｂ）に表す横方向配線は全体にパターンのコントラスト値が低く、ＭＳＤ値を１５から２０にすることでその違いはさらに明白になる。これに対して、図１（ｂ）に表す縦方向配線は横方向配線に比べてコントラスト値は高く、ＭＳＤ値を１５から２０にしてもパターン形状に大差がない。
図１は、ＭＳＤ値をずらして撮影したスキャン露光後の配線の写真である。図１（ａ）は長さ方向がスキャン方向と同じ配線（以下、縦方向配線）、図１（ｂ）は長さ方向がスキャン方向と直交する配線（以下、横方向配線）の写真をそれぞれ表す。ＭＳＤ値はそれぞれ、上段が２０、下段が１５となっている。図１（ｂ）に表す横方向配線は全体にパターンのコントラスト値が低く、ＭＳＤ値を１５から２０にすることでその違いはさらに明白になる。これに対して、図１（ｂ）に表す縦方向配線は横方向配線に比べてコントラスト値は高く、ＭＳＤ値を１５から２０にしてもパターン形状に大差がない。
この現象について図面を用いて説明する。
図２は、レチクルのスキャン方向とレジスト形状の関係を説明する模式図である。この場合のスキャン方向とは、ステージが移動する方向である。
図２（ａ）は、縦方向配線のスリットとレジスト形状を表している。レチクルに形成されるスリット２０１の移動には、その移動方向の振動によるＭＥＡＮ値とＭＳＤで決まるズレ２０２がともなう。こうして露光されたレジスト２０３は、設計寸法よりも振動の方向に広がった形状となる。
図２（ｂ）は、横方向配線のスリットとレジストの形状を表している。レチクルに形成されるスリット２０４の移動には、その移動方向の振動によるＭＥＡＮ値とＭＳＤで決まるズレ２０５がともなう。こうして露光されたレジスト２０６は、設計寸法よりも振動の方向に広がった形状となる。
図２は、レチクルのスキャン方向とレジスト形状の関係を説明する模式図である。この場合のスキャン方向とは、ステージが移動する方向である。
図２（ａ）は、縦方向配線のスリットとレジスト形状を表している。レチクルに形成されるスリット２０１の移動には、その移動方向の振動によるＭＥＡＮ値とＭＳＤで決まるズレ２０２がともなう。こうして露光されたレジスト２０３は、設計寸法よりも振動の方向に広がった形状となる。
図２（ｂ）は、横方向配線のスリットとレジストの形状を表している。レチクルに形成されるスリット２０４の移動には、その移動方向の振動によるＭＥＡＮ値とＭＳＤで決まるズレ２０５がともなう。こうして露光されたレジスト２０６は、設計寸法よりも振動の方向に広がった形状となる。
図２（ａ）と（ｂ）を比較して分かるように、同じ同期精度であっても横方向配線の方がパターン形状の変動が激しい。また、パターン幅が広がってしまうことにより、レチクル上での配線間隔２０７がウェーハ上での配線間隔２０８になってしまい、配線間隔がつつぶれてしまう。このような現象が例えば図１３に表すＭ１配線層で生じた場合、配線間隔が極めて小さいため、隣接する配線が接触して製品不良の原因となる。
このように、配線の長さ方向とスキャン方向の関係を確認した発明者らは、従来限定されていなかった配線方向を見直し、ＡＳＩＣの配線設計を行うことにした。
先に、図１１を用いて説明したが、一般的なＡＳＩＣはいくつかのプリミティブブロック１１０２、１１０３を有しており、これらのプリミティブブロックはブロック毎の特徴がある。ブロックの特徴に応じて、いろいろなセル高さ（図１２、１２０４）が用意される。プリミティブブロックは、多機能ロジックブロックと高性能ロジックブロックに大別される。
多機能ロジックブロックにおいては、セル高さは電源ピッチより小さい場合が多いためめ、セルどうしを接続する配線が多用される。すなわち、使用頻度の高い配線はセル高さ方向に直交する。一方、高性能ロジックブロックにおいては、ドライブ能力を要求されるセルが多く、セル高さは大きくなる傾向にある。このような場合、使用頻度の高い配線はセル高さ方向と平行して形成されている。この使用頻度の高い配線の長さ方向は、配線長さが優位な方向と呼ばれ、プリミティブセルの配置から決定される。
先に、図１１を用いて説明したが、一般的なＡＳＩＣはいくつかのプリミティブブロック１１０２、１１０３を有しており、これらのプリミティブブロックはブロック毎の特徴がある。ブロックの特徴に応じて、いろいろなセル高さ（図１２、１２０４）が用意される。プリミティブブロックは、多機能ロジックブロックと高性能ロジックブロックに大別される。
多機能ロジックブロックにおいては、セル高さは電源ピッチより小さい場合が多いためめ、セルどうしを接続する配線が多用される。すなわち、使用頻度の高い配線はセル高さ方向に直交する。一方、高性能ロジックブロックにおいては、ドライブ能力を要求されるセルが多く、セル高さは大きくなる傾向にある。このような場合、使用頻度の高い配線はセル高さ方向と平行して形成されている。この使用頻度の高い配線の長さ方向は、配線長さが優位な方向と呼ばれ、プリミティブセルの配置から決定される。
本発明者は、これまで分かってきた内容を踏まえて、プロセスウインドウを広げるべく、配線長さが優位な方向と露光装置のスキャン方向を同じくする半導体装置の設計を行った。
以下に、本発明の第1の実施の形態を図面を参照に説明する。
図３は、本発明の第1の実施の形態にかかる半導体装置の多機能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図である。最小配線幅３０１と最小配線間隔３０２は、ともに９０ナノメータである。このような高密度プリミティブでは、セルの高さが電源メッシュより低くなる。この場合にはセルの高さ方向を図３中で示すＸ方向に配置する。こうすることで、配線の優位な長さ方向がＹ方向となり、Ｙ方向がスキャン方向になる。
なお、完成した半導体装置のチップ（ダイ）の形状が長方形の場合には、その半導体装置を製造する際に用いる露光装置のウェーハステージのスキャン方向は、通常、チップの長手方向に対して平行な方向である。
図３は、本発明の第1の実施の形態にかかる半導体装置の多機能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図である。最小配線幅３０１と最小配線間隔３０２は、ともに９０ナノメータである。このような高密度プリミティブでは、セルの高さが電源メッシュより低くなる。この場合にはセルの高さ方向を図３中で示すＸ方向に配置する。こうすることで、配線の優位な長さ方向がＹ方向となり、Ｙ方向がスキャン方向になる。
なお、完成した半導体装置のチップ（ダイ）の形状が長方形の場合には、その半導体装置を製造する際に用いる露光装置のウェーハステージのスキャン方向は、通常、チップの長手方向に対して平行な方向である。
図４は、本発明の第1の実施の形態にかかる半導体装置の高性能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図である。最小配線幅４０１と最小配線間隔４０２は、図３と同様、９０ナノメータである。高性能ロジックブロックでは、セルの高さが電源メッシュより高くなることが多い。このような場合、セルの高さ方向を図４中で示すＹ方向に配置する。こうすることで、配線の優位な長さ方向もＹ方向となり、Ｙ方向がスキャン方向となる。
ＡＳＩＣは複数のロジックブロックより構成されるが、ブロック毎にセル高さと電源メッシュとの関係を調べて、セルの配置を決定する。こうすることで配線の優位な長さ方向をそろえることが可能となり、この方向にスキャンを行うことで、プロセスマージンを大きくすることができる。配線の優位な長さ方向に伸びる配線は使用頻度の高い配線と言うことができる。一般的に、不良は配線の使用頻度とも大きな相関関係があるので、この配線におけるプロセスの精度を向上させることで、歩留まりも向上する。
図５は、本発明の第１の実施の形態にかかる半導体装置と、従来の半導体装置のＴＥＧ（Test Element Group：特性評価用素子）における不良発生頻度を比較した図表である。従来３０〜３５パーセント程度であった歩留まりが、７０〜８０パーセントまで向上しているのが分かる。
図５は、本発明の第１の実施の形態にかかる半導体装置と、従来の半導体装置のＴＥＧ（Test Element Group：特性評価用素子）における不良発生頻度を比較した図表である。従来３０〜３５パーセント程度であった歩留まりが、７０〜８０パーセントまで向上しているのが分かる。
次に、本発明の第２の実施の形態を図面を参照に説明する。
図６は、本発明の第２の実施の形態にかかる半導体装置の多機能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図、図７は、本発明の第２の実施の形態にかかる半導体装置の高性能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図である。図６、７ともにセルの配置に関しては、図３、４と同様である。また、Ｙ方向の最小配線幅６０１、７０１と最小配線間隔６０２、７０２についても、図３、４同様、９０ナノメータである。これに対して、Ｘ方向の配線の最小配線幅６０３、７０３を１２０ナノメータと大きめに設定する。
図６は、本発明の第２の実施の形態にかかる半導体装置の多機能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図、図７は、本発明の第２の実施の形態にかかる半導体装置の高性能ロジックブロックにおけるＭ１配線層の一部を拡大した模式図である。図６、７ともにセルの配置に関しては、図３、４と同様である。また、Ｙ方向の最小配線幅６０１、７０１と最小配線間隔６０２、７０２についても、図３、４同様、９０ナノメータである。これに対して、Ｘ方向の配線の最小配線幅６０３、７０３を１２０ナノメータと大きめに設定する。
このように、スキャン方向に直交する配線の配線幅のマージンを大きくすることで、さらにプロセスマージンを大きくすることができる。
図８は、本発明の第１の実施の形態にかかる半導体装置と、本発明の第２の実施の形態にかかる半導体装置のＴＥＧにおける不良発生頻度を比較した図表である。第１の実施の形態において７０〜８０パーセントであった歩留まりが、第２の実施の形態においては１００パーセントまで改善されることがわかる。このように、スキャン方向に直交する配線のプロセスマージンを見直すことで、パターンの崩壊による不良発生を抑えることが可能となる。
図８は、本発明の第１の実施の形態にかかる半導体装置と、本発明の第２の実施の形態にかかる半導体装置のＴＥＧにおける不良発生頻度を比較した図表である。第１の実施の形態において７０〜８０パーセントであった歩留まりが、第２の実施の形態においては１００パーセントまで改善されることがわかる。このように、スキャン方向に直交する配線のプロセスマージンを見直すことで、パターンの崩壊による不良発生を抑えることが可能となる。
図９は、最小設計寸法と本発明の実施の形態にかかる半導体装置の歩留まり改善率との相関関係を表した図表である。図より明らかなように、最小設計寸法が０．１５ナノメータより小さい場合に改善効果が顕著に現れている。これは、先に説明したＭＥＥＦ値と設計寸法の感度が、このレベルに達した際に大きな効果をもたらすからであると考えられる。
図１０は、半導体装置が搭載されるウェーハとスキャン方向の関係を表す模式図である。ウェーハ１００１上には複数の半導体装置１００２がＸＹ方向に整然と形成される。これら半導体装置１００２には幾層もの金属配線が絶縁膜を介して形成されている。一般的に、配線幅および配線間隔が最小となる配線を有するＭ１配線層において、使用頻度の高い配線の長さ方向は統一されており、これがＹ方向、すなわちスキャン方向となっている。ウェーハには、オリフラ１００４もしくは切り欠き１００５と呼ばれる製造上の目印が設けられているが、これらが設けられた円周の接線方向と直交する方向をスキャン方向とすることが、半導体露光装置においては一般的である。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、半導体装置を構成する各要素の具体的な形状やサイズ、レイアウト、材質、ウェーハのサイズ、製造に必要とされるプロセスなどに関しては、本発明の実施の形態として前述したもの以外にも当業者が適宜設計したものも本発明の範囲に包含される。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、ウェーハおよび半導体装置の製造方法は、本発明の範囲に包含される。
２０１、２０４、１７０４、１８０１、１８０２、１８０３、１８０４ スリット
２０２、２０５ ズレ
２０３、２０６ レジスト
２０７、２０８ 配線間隔
３０１、４０１ 最小配線幅
３０２、４０２、６０２、７０２ 最小配線間隔
６０１、７０１ Ｙ方向配線の最小配線幅
６０３、７０３ Ｘ方向配線の最小配線幅
１００１ ウェーハ
１００２ 半導体装置
１００４ オリフラ
１００５ 切り欠き
１１０１ Ｉ／Ｏブロック
１１０２、１１０３ プリミティブブロック
１１０５ 一部領域
１２０１、１２０２、１４０１、１４０２ トランジスタ
１２０３ プリミティブセル
１２０４ セル高さ
１２０５ マクロ幅
１２０６、１２０８ 電源配線
１２０７、１２０９ 信号線
１３０４ ビア
１４０３ 拡散層
１４０４、１５０５ ゲート電極
１４０６ ローカル配線
１５０１ Ｐ型シリコン基板
１５０２ Ｎ型ソース領域
１５０３ Ｎ型ドレイン領域
１５０４ ゲート絶縁膜
１５０６、１５０８、１５１２、１５１４、１５１６ 層間絶縁膜
１５０７ プラグ導体
１５０８ 絶縁膜
１５０９ 配線用溝
１５１０ 導体膜
１５１１、１５１３、１５１５ 配線層
１５１７ 電極
１６０１ 光源
１６０２ レチクル
１６０３ ウェーハ
１６０４ レンズ系
１６０６ レチクル・スキャン・ステージ
１６０７ ウェーハ・スキャン・ステージ
１７０１、１７０３ レンズ
１７０２、１７０５ 露光領域
１８０５、１８０６、１８０７ 移動距離
１８０８、１８０９ズレ
２０２、２０５ ズレ
２０３、２０６ レジスト
２０７、２０８ 配線間隔
３０１、４０１ 最小配線幅
３０２、４０２、６０２、７０２ 最小配線間隔
６０１、７０１ Ｙ方向配線の最小配線幅
６０３、７０３ Ｘ方向配線の最小配線幅
１００１ ウェーハ
１００２ 半導体装置
１００４ オリフラ
１００５ 切り欠き
１１０１ Ｉ／Ｏブロック
１１０２、１１０３ プリミティブブロック
１１０５ 一部領域
１２０１、１２０２、１４０１、１４０２ トランジスタ
１２０３ プリミティブセル
１２０４ セル高さ
１２０５ マクロ幅
１２０６、１２０８ 電源配線
１２０７、１２０９ 信号線
１３０４ ビア
１４０３ 拡散層
１４０４、１５０５ ゲート電極
１４０６ ローカル配線
１５０１ Ｐ型シリコン基板
１５０２ Ｎ型ソース領域
１５０３ Ｎ型ドレイン領域
１５０４ ゲート絶縁膜
１５０６、１５０８、１５１２、１５１４、１５１６ 層間絶縁膜
１５０７ プラグ導体
１５０８ 絶縁膜
１５０９ 配線用溝
１５１０ 導体膜
１５１１、１５１３、１５１５ 配線層
１５１７ 電極
１６０１ 光源
１６０２ レチクル
１６０３ ウェーハ
１６０４ レンズ系
１６０６ レチクル・スキャン・ステージ
１６０７ ウェーハ・スキャン・ステージ
１７０１、１７０３ レンズ
１７０２、１７０５ 露光領域
１８０５、１８０６、１８０７ 移動距離
１８０８、１８０９ズレ
Claims (11)
- 半導体基板上に形成される複数の素子と、
前記素子上にそれぞれ絶縁膜を介して形成される複数の配線層と、
を備え、
前記複数の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一であることを特徴とする半導体装置。 - 半導体基板上に形成される複数の素子と、
前記素子上に絶縁膜を介して形成され、前記素子どうしを接続する第1の配線層と、
前記第1の配線層上に絶縁膜を介して形成され、前記第1の配線層どうしを接続する第２の配線層と、
前記第２の配線層上に絶縁膜を介して形成され、前記第２の配線層どうしを接続する第３の配線層と、
を備え、
前記第１の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一であることを特徴とする半導体装置。 - 外部との信号のやりとりを行うＩＯ部と、信号処理を行うロジック部と、を備え、前記ロジック部は、1対のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタより構成される複数の基本セルが規則的に配列されて構成される２以上のロジックブロックを有し、それぞれのロジックブロックにおいて前記基本セルのサイズが統一されている半導体装置であって、
少なくとも１以上のロジックブロックにおいて、前記基本セル間を接続する複数の配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において、使用率の高い配線の長さ方向が半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一であることを特徴とする半導体装置。 - 前記基本セルを構成するＰ型ＭＯＳトランジスタもしくはＮ型ＭＯＳトランジスタの拡散層の長さが、前記第1の配線層上に絶縁膜を介して形成される第２の配線層における電源配線もしくは基準電位配線のピッチより小さいロジックブロックにおいて、前記第１の配線層における使用率の高い配線の長さ方向が前記トランジスタの拡散層の長さ方向と同じであることを特徴とする請求項３記載の半導体装置。
- 前記基本セルを構成するトランジスタの拡散層の長さが、前記第1の配線層上に絶縁膜を介して形成される第２の配線層における電源配線もしくは基準電位配線のピッチより大きいロジックブロックにおいて、前記第１の配線層における使用率の高い配線の長さ方向が前記トランジスタの拡散層の長さ方向と直交すること特徴とする請求項４記載の半導体装置。
- 前記第１の配線層において、前記使用率の高い配線と直交する配線の幅もしくは配線間隔は、前記使用率の高い配線の幅もしくは間隔より大きいことを特徴とする請求項１〜５いずれか１つに記載の半導体装置。
- 前記使用率の高い配線の最小配線幅が０．１５マイクロメータ以下であり、
前記使用率の高い配線の最小配線間隔が０．１５マイクロメータ以下であることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。 - 前記使用率の高い配線の最小配線ピッチが０．３マイクロメータ以下であることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
- 円形の外周の一部に切り欠きもしくはオリフラを有するウェーハであって、
前記ウェーハ上に形成される複数の半導体装置の配線層のうち、配線幅もしくは配線ピッチが最小である配線層において使用率の高い配線の長さ方向が、前記切り欠きもしくはオリフラが形成される接線方向に対して直交することを特徴とするウェーハ。 - 複数のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタが交互に配置される複数の回路ブロックを有する半導体装置の設計方法であって、
少なくとも１つの前記回路ブロックにおいて前記Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ間を接続する配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において使用率の高い配線の長さ方向を半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一方向とすることを特徴とする半導体装置の設計方法。 - 複数のＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタが交互に配置される複数の回路ブロックを有する半導体装置の製造方法であって、
少なくとも１つの前記回路ブロックにおいて前記Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ間を接続する配線層のうち、配線幅もしくは配線ピッチが最小である第1の配線層において使用率の高い配線の長さ方向を半導体装置の製造に用いる露光装置のウェーハステージのスキャン方向と同一方向として露光を実行することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004283432A JP4746858B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
| US11/235,364 US7332753B2 (en) | 2004-09-29 | 2005-09-27 | Semiconductor device, wafer and method of designing and manufacturing the same |
| CN2008101459438A CN101355081B (zh) | 2004-09-29 | 2005-09-29 | 半导体器件 |
| CNB2005101070731A CN100424869C (zh) | 2004-09-29 | 2005-09-29 | 半导体器件、晶片及其设计和制造方法 |
| US11/951,354 US7838408B2 (en) | 2004-09-29 | 2007-12-06 | Semiconductor device, wafer and method of designing and manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004283432A JP4746858B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006100491A JP2006100491A (ja) | 2006-04-13 |
| JP4746858B2 true JP4746858B2 (ja) | 2011-08-10 |
Family
ID=36124735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004283432A Expired - Lifetime JP4746858B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7332753B2 (ja) |
| JP (1) | JP4746858B2 (ja) |
| CN (2) | CN101355081B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9349738B1 (en) * | 2008-02-04 | 2016-05-24 | Broadcom Corporation | Content addressable memory (CAM) device having substrate array line structure |
| JP6255728B2 (ja) * | 2013-06-17 | 2018-01-10 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置の製造方法及び設計プログラム |
| JP6966686B2 (ja) * | 2016-10-21 | 2021-11-17 | 株式会社ソシオネクスト | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825112B2 (ja) * | 1992-04-22 | 1998-11-18 | 日本電気株式会社 | 半導体装置 |
| JPH0774252A (ja) * | 1993-09-03 | 1995-03-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP3304917B2 (ja) * | 1999-04-16 | 2002-07-22 | 日本電気株式会社 | 走査型露光装置及び走査露光方法 |
| JP3645129B2 (ja) * | 1999-06-25 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6410453B1 (en) * | 1999-09-02 | 2002-06-25 | Micron Technology, Inc. | Method of processing a substrate |
| JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| WO2001082367A1 (fr) * | 2000-04-20 | 2001-11-01 | Hitachi, Ltd. | Circuit integre et procede de fabrication |
| JP2002110805A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体デバイス |
| JP4558262B2 (ja) * | 2001-08-30 | 2010-10-06 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4526951B2 (ja) * | 2003-02-06 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
-
2004
- 2004-09-29 JP JP2004283432A patent/JP4746858B2/ja not_active Expired - Lifetime
-
2005
- 2005-09-27 US US11/235,364 patent/US7332753B2/en active Active
- 2005-09-29 CN CN2008101459438A patent/CN101355081B/zh active Active
- 2005-09-29 CN CNB2005101070731A patent/CN100424869C/zh active Active
-
2007
- 2007-12-06 US US11/951,354 patent/US7838408B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080274586A1 (en) | 2008-11-06 |
| CN101355081B (zh) | 2011-03-02 |
| JP2006100491A (ja) | 2006-04-13 |
| CN1770444A (zh) | 2006-05-10 |
| US7838408B2 (en) | 2010-11-23 |
| CN100424869C (zh) | 2008-10-08 |
| US20060071339A1 (en) | 2006-04-06 |
| US7332753B2 (en) | 2008-02-19 |
| CN101355081A (zh) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638642B2 (ja) | ダイナミックアレイ・アーキテクチャ | |
| JP6467476B2 (ja) | リニアＦｉｎＦＥＴ構造をもつ回路 | |
| JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
| US6518180B1 (en) | Method for fabricating semiconductor device and method for forming mask suitable therefor | |
| CN108155186A (zh) | 具有单元结构的半导体器件及其布局方法 | |
| JP5530804B2 (ja) | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 | |
| US20110059403A1 (en) | Method of forming wiring pattern, method of forming semiconductor device, semiconductor device, and data processing system | |
| US7846616B2 (en) | Lithography masks and methods | |
| US8278760B2 (en) | Semiconductor integrated circuit and method for manufacturing same, and mask | |
| JP4746858B2 (ja) | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 | |
| US20200342155A1 (en) | Design aware variable fill pattern generator | |
| CN115566015A (zh) | 半导体器件及其制造方法 | |
| JP5211635B2 (ja) | ダミーチップ露光方法及び半導体集積回路装置の製造方法 | |
| JP4759279B2 (ja) | 配線パターン形成方法 | |
| TWI777533B (zh) | 積體電路及其形成方法 | |
| JP2006156864A (ja) | レジストパターン・ライン幅の算出方法、マスクパターン・ライン幅の補正方法、光近接効果補正方法、露光用マスクの作製方法、露光用マスクを作製するための電子線描画方法、露光方法、及び、半導体装置の製造方法 | |
| JP5475818B2 (ja) | 半導体集積回路の製造方法 | |
| JPH10107209A (ja) | 半導体装置及びその製造方法 | |
| CN115528022A (zh) | 半导体结构及图案布局的制造方法 | |
| CN118280996A (zh) | 半导体器件及其形成方法 | |
| TW202310073A (zh) | 積體電路 | |
| KR20220036310A (ko) | 파워 게이팅 셀 구조체 | |
| TW202437146A (zh) | 半導體裝置及其形成方法 | |
| JP2002313717A (ja) | 半導体ウェハのパターニングプロセス、半導体ウェハのリソグラフィ方法、および半導体ウェハのパターニング装置 | |
| JP2006261422A (ja) | 半導体装置製造用マスクおよびそのマスクで製造された半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4746858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |