KR100715298B1 - 반도체 디바이스, 액정 표시 장치, 유기 el장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스, 액정 표시 장치, 유기 el장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100715298B1
KR100715298B1 KR1020050091828A KR20050091828A KR100715298B1 KR 100715298 B1 KR100715298 B1 KR 100715298B1 KR 1020050091828 A KR1020050091828 A KR 1020050091828A KR 20050091828 A KR20050091828 A KR 20050091828A KR 100715298 B1 KR100715298 B1 KR 100715298B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
functional liquid
conductive
concave portion
liquid
Prior art date
Application number
KR1020050091828A
Other languages
English (en)
Other versions
KR20060051893A (ko
Inventor
도시미츠 히라이
신리 사카이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051893A publication Critical patent/KR20060051893A/ko
Application granted granted Critical
Publication of KR100715298B1 publication Critical patent/KR100715298B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 가는 선 형상의 미세 도전성 패턴을 정밀도 좋고 안정되게 형성할 수 있는 뱅크 구조체, 도전성 패턴 형성 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
도전성 기능액에 의해 형성하는 도전성 패턴에 대응한 오목부가 설치된 격벽 구조체로서, 제 1 도전성 패턴(40)에 대응하여 설치된 제 1 오목부(56)와, 제 1 오목부(56)의 일부에 제 1 오목부(56)보다도 폭이 넓고 그 외주(outer circumference)의 적어도 일부분이 원호(a circular arc) 형상으로 된 제 2 도전성 패턴에 대응한 제 2 오목부(57)를 구비하는 것을 특징으로 한다.
뱅크 구조체, 도전성 패턴 형성 방법, 전기 광학 장치, 전자 기기

Description

반도체 디바이스, 액정 표시 장치, 유기 EL장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법{BANK STRUCTURE, METHOD OF FORMING BANK STRUCTURE, DEVICE, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
도 1은 본 발명의 액체 방울 토출 장치의 개략 구성을 나타내는 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3은 뱅크 구조를 모식적으로 나타내는 평면도.
도 4의 (a) ~ (c)는 게이트 전극, 소스 전극 및 드레인 전극의 각각에 대응하는 뱅크의 구조를 모식적으로 나타내는 평면도.
도 5의 (a) ~ (d)는 배선 도전성 패턴의 형성 방법을 나타내는 단면도.
도 6의 (a) ~ (c)는 배선 도전성 패턴의 형성 방법을 나타내는 평면도.
도 7은 표시 영역인 1 화소를 모식적으로 나타내는 평면도.
도 8의 (a) ~ (e)는 1 화소의 형성 공정을 나타내는 단면도.
도 9의 (a), (b)는 다른 실시 형태의 드레인 전극에 대응하는 뱅크 구조를 모식적으로 나타내는 평면도.
도 10은 액정 표시 장치를 대향 기판의 옆에서 본 평면도.
도 11은 도 10의 H-H'선에 따른 액정 표시 장치의 단면도.
도 12는 액정 표시 장치의 등가 회로도.
도 13은 유기 EL 장치의 부분 확대 단면도.
도 14는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
도 15는 비접촉형 카드 매체의 분해 사시도.
* 도면의 주요 부분에 대한 부호의 설명*
L … 도전성 기능액, 
34 … 뱅크(격벽), 
42 … 소스 배선(제 1 도전성 패턴), 
42a … 소스 배선 홈부(제 1 오목부), 
43 … 소스 전극(제 3 도전성 패턴), 
43a … 소스 전극 홈부(제 3 도전성 패턴), 
48 … 소스 배선 보조부(제 2 도전성 패턴), 
48a … 소스 배선 보조 홈부(제 2 오목부), 
44 … 드레인 전극(제 1 도전성 패턴), 
44a … 드레인 전극 홈부(제 1 오목부), 
46 … 아모퍼스 실리콘막(반도체층), 
49 … 드레인 전극 보조부(제 2 도전성 패턴), 
49a … 드레인 전극 보조 홈부(제 2 오목부), 
55 … 게이트 배선(제 3 도전성 패턴), 
55a … 게이트 배선 홈부(제 3 오목부), 
56 … 게이트 전극(제 1 도전성 패턴), 
56a … 게이트 전극 홈부(제 1 오목부), 
57 … 게이트 전극 보조 홈부(제 2 오목부), 
57a … 게이트 전극 보조부(제 2 도전성 패턴), 
62 … 드레인 전극 보조부(제 2 도전성 패턴), 
62a … 드레인 전극 보조 홈부(제 2 오목부).
본 발명은 격벽 구조체, 격벽 구조체의 형성 방법, 반도체 디바이스, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 소정 도전성 패턴으로 이루어지는 배선 등을 형성하는 방법으로서는, 예를 들면 포토리소그래피법이 널리 사용되고 있다. 이 포토리소그래피법은 진공 장치, 노광 장치 등의 대규모 설비가 필요하다. 그리고, 상기 장치에는 소정 도전성 패턴으로 이루어지는 배선 등을 형성하기 위하여 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수% 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다고 하는 과제가 있다.
이에 대하여, 액체 토출 헤드로부터 액체 재료를 액체 방울 형상으로 토출하는 액체 방울 토출법, 이른바 잉크젯 법을 사용하여 기판 위에 소정 도전성 패턴으로 이루어지는 배선 등을 형성하는 방법이 제안되어 있다(예를 들면, 특허문헌 1, 특허문헌 2 참조). 이 잉크젯 법에서는 도전성 패턴용 액체 재료(도전성 기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 행하여 도전성 패턴으로 변환한다. 따라서, 이 방법에 의하면 포토리소그래피 공정이 불필요해져서 프로세스가 대폭으로 간략화되는 동시에, 도전성 패턴 위치에 원재료를 직접 배치할 수 있으므로 사용량도 삭감할 수 있다는 장점이 있다.
[특허문헌 1] 일본공개특허 평11-274671호 공보
[특허문헌 2] 일본공개특허 2000-216330호 공보
그런데, 최근 반도체 디바이스를 구성하는 회로의 고밀도화가 진행되어, 예를 들면 배선에 대하여도 새로운 미세화, 세선화가 요구되고 있다. 상술한 액체 방울 토출법을 사용한 도전성 패턴 형성 방법에서는, 토출한 액체 방울이 착탄 후에 기판 위에서 퍼지기 때문에, 미세한 도전성 패턴을 안정적으로 형성하는 것이 곤란했다. 특히, 도전성 패턴을 도전막으로 하는 경우에는, 상술한 액체 방울의 퍼짐에 의하여, 액체 굄(벌지)이 생기고, 그것이 단선이나 합선 등의 불량의 발생 원인이 될 우려가 있었다.
그래서, 배선 형성 영역을 구획하는 뱅크를 형성하고, 이 뱅크 표면이 발액화된 상태에서 배선 형성 영역을 향하여 도전성 기능액을 토출함으로써, 액체 방울 토출법에 의해 토출한 도전성 기능액의 비상 직경(flight diameter)보다도 폭이 좁은 배선을 형성하는 기술도 제안되고 있다. 이와 같이, 배선 형성 영역을 구획하는 뱅크를 형성함으로써, 도전성 기능액의 일부가 뱅크 윗면에 토출되었을 경우라도, 뱅크 윗면은 발액 처리되어 있기 때문에, 배선 형성 영역에 모든 도전성 기능액이 유입하도록 되어 있다.
그러나, 최근 도전성 기능액의 일부가 뱅크 윗면에 접촉하면, 뱅크 윗면에 미세한 잔사가 남는 것이 확인되었다. 예를 들면, 도전성 기능액이 도전성을 갖고 있는 경우에는 잔사도 도전성을 갖고 있게 되어, 상술한 바와 같이 뱅크 표면에 잔사가 남으면, 배선 도전성 패턴 자체의 전기적 특성이나 이 배선을 사용한 반도체 디바이스의 특성이 변화하는 것이 염려된다.
본 발명은 상기 과제에 감안하여 이루어진 것으로서, 가는 선 형상의 미세 도전성 패턴을 정밀도 좋고 안정되게 형성할 수 있는 뱅크 구조체, 도전성 패턴 형성 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
본원 발명은 상기 과제를 해결하기 위하여, 도전성 기능액에 의해 형성하는 도전성 패턴에 대응한 오목부가 설치된 격벽 구조체로서, 제 1 도전성 패턴에 대응하여 설치된 제 1 오목부와, 상기 제 1 오목부의 일부에 상기 제 1 오목부보다도 폭이 넓고 그 외주(outer circumference)의 적어도 일부분이 원호(a circular arc) 형상으로 된 제 2 도전성 패턴에 대응한 제 2 오목부를 구비하는 것을 특징으로 한다.
여기서, 제 1 오목부의 폭이란 제 1 오목부의 길이 방향에 대하여 직교하는 방향의 제 1 오목부의 일단부(一端部)로부터 타단부(他端部)까지의 거리이다. 제 2 오목부의 폭이란 제 2 오목부의 중심을 통과하는 축과 제 2 오목부의 외주가 겹치는 점의 일단부와 타단부의 거리가 최소로 되는 거리이다.
일반적으로, 도전성 패턴 형성시의 도전성 기능액이 젖어 퍼지는 것을 방지하기 위하여 설치되는 격벽의 오목부는 직사각형 형상으로 형성되어 있다. 또, 도전성 패턴을 액체 방울 토출법에 의해 형성하는 경우, 액체 방울 토출 장치로부터 토출되는 도전성 기능액의 착탄 형상은 원 형상이다. 따라서, 예를 들면 제 1 도전성 패턴의 폭이 토출되는 도전성 기능액의 비상 직경의 폭보다도 좁은 경우, 도전성 기능액의 일부가 격벽 윗면에 잔류한다. 이에 대하여 본 발명에 의하면, 제 2 오목부는 제 1 오목부보다 폭이 넓고 그 외주의 적어도 일부분이 원호 형상으로 되어 있다. 따라서, 제 2 오목부의 폭은 액체 방울 토출 장치로부터 토출되는 도전성 기능액의 비상 직경에 대응한 크기가 된다. 그 때문에, 토출되는 도전성 기능액은 제 2 오목부로부터 유출되지 않고 수용된다. 이에 의해, 원하는 형상을 갖는 도전성 패턴을 형성할 수 있는 동시에, 격벽 윗면의 잔사에 의한 합선 등을 방지하여 원하는 전기적 특성을 갖는 도전성 패턴을 실현할 수 있다.
또, 본 발명의 격벽 구조체는 상기 제 2 오목부가 평면에서 보아 정원(正圓) 형상인 것도 바람직하다.
이 구성에 의하면, 도전성 기능액을 배치하는 영역의 형상이 토출되는 도전성 기능액의 평면적인 형상과 동일해진다. 여기서, 예를 들면 제 2 오목부를 직사각형 형상으로 했을 경우, 토출되는 도전성 기능액이 제 2 오목부의 코너부에 젖어 퍼지기 어렵고, 원하는 형상을 갖는 도전성 패턴을 형성할 수 없는 경우가 있다. 따라서, 제 2 오목부의 형상을 정원 형상으로 함으로써, 도전성 기능액의 토출 영역을 최소 면적으로 할 수 있어, 도전성 기능액의 비용 삭감을 도모할 수 있다. 또한, 토출된 도전성 기능액을 격벽 윗면에는 유출시키지 않고, 제 2 오목부에 수용할 수 있다.
또, 본 발명의 격벽 구조체는 상기 제 1 도전성 패턴에 접속되고, 또한 상기 제 1 도전성 패턴보다도 폭이 넓은 제 3 도전성 패턴에 대응하여 설치된 제 3 오목부를 구비하는 것도 바람직하다.
일반적으로, 미세 도전성 패턴인 제 1 도전성 패턴을 형성하는 경우, 미세 도전성 패턴의 폭이 도전성 기능액의 비상 직경보다도 작을 때에는, 직접 제 1 도전성 패턴에 대응하는 오목부에 도전성 기능액을 토출하는 것은 곤란하다. 이에 대하여, 본 발명에서 제 3 오목부는 제 1 도전성 패턴보다도 큰폭으로 형성되어 있다. 따라서, 제 3 오목부에 토출되는 도전성 기능액을 모세관 현상을 이용함으로써, 제 3 오목부보다도 좁은 도전성 패턴인 제 1 오목부에 배치할 수 있다. 또한, 제 1 오목부는 일단이 제 2 오목부에 접속되고, 타단이 제 3 오목부에 접속되어 있다. 따라서, 제 1 오목부의 양단으로부터 도전성 기능액이 유입되고, 제 1 오목부의 전체에 균일하게 도전성 기능액을 젖어 퍼지게 할 수 있다. 따라서, 원하는 형상을 갖는 도전성 패턴을 형성할 수 있어 전기적 특성이 뛰어난 도전성 패턴을 형성할 수 있다.
또, 본 발명의 격벽 구조체는 상기 제 2 도전성 패턴에 접속되어서 설치된 제 3 도전성 패턴에 대응한 제 3 오목부를 구비하는 것도 바람직하다.
이 구성에 의하면, 제 3 도전성 패턴에 대응한 제 3 오목부는 제 2 도전성 패턴에 접속되어서 설치되어 있다. 그 때문에, 토출되는 도전성 기능액의 비상 직경이 제 1 오목부의 폭보다도 큰 경우에도, 제 2 오목부에 의하여, 토출되는 도전성 기능액을 격벽으로부터 유출시키지 않고 수용하여 제 3 오목부에 도전성 기능액을 젖어 퍼지게 할 수 있다. 따라서, 원하는 형상을 갖는 도전성 패턴을 형성할 수 있어 전기적 특성이 뛰어난 도전성 패턴을 형성할 수 있다.
또, 본 발명의 격벽 구조체의 형성 방법은 기판 위에 복수의 도전성 패턴에 대응한 오목부를 갖는 격벽 구조체를 형성하는 방법으로서, 상기 기판 위에 격벽재를 도포하는 공정과, 상기 격벽재에 제 1 도전성 패턴에 대응한 제 1 오목부를 형성하는 공정과, 상기 격벽재에 상기 제 1 오목부의 일부에 상기 제 1 오목부보다도 폭이 넓고 그 외주의 적어도 일부분이 원호 형상으로 된 제 2 도전성 패턴에 대응한 제 2 오목부를 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명의 격벽 구조체의 형성 방법에 의하면, 제 2 오목부는 제 1 오목부보다 폭이 넓고 그 외주의 적어도 일부분이 원호 형상으로 되어 있다. 따라서, 제 2 오목부의 폭은 액체 방울 토출 장치로부터 토출되는 도전성 기능액의 비상 직경에 대응한 크기가 된다. 그 때문에, 토출되는 도전성 기능액은 제 2 오목부로부터 유출되지 않고 수용된다. 이에 의해, 원하는 형상을 갖는 도전성 패턴을 형성할 수 있는 동시에, 격벽 윗면의 잔사에 의한 합선 등을 방지하여, 원하는 전기적 특성을 갖는 도전성 패턴을 실현할 수 있다.
본 발명의 반도체 디바이스는 기판 위에 설치된 반도체층과, 상기 반도체층에 접속되는 소스 전극 및 드레인 전극과, 절연층을 거쳐서 상기 반도체층에 대향하여 설치된 게이트 전극을 구비하는 반도체 디바이스로서, 상술한 격벽 구조체와, 상기 격벽 구조체의 상기 제 1 및 제 2 오목부의 각각의 내부에 배치된 도전성 패턴을 구비하고, 상기 제 1 도전성 패턴이 상기 드레인 전극인 것을 특징으로 한다.
상술한 뱅크 구조체를 사용함으로써, 뱅크 윗면에 도전성 기능액의 잔사를 남기지 않고, 원하는 형상을 갖는 드레인 전극을 형성할 수 있다. 이에 의해, 뱅크 윗면에 형성되는 배선 등의 합선, 단선 등을 방지하여 전기적 특성이 뛰어난 반도체 디바이스를 제공할 수 있다.
본 발명의 반도체 디바이스는 기판 위에 설치된 반도체층과, 상기 반도체층에 접속되는 소스 전극 및 드레인 전극과, 절연층을 거쳐서 상기 반도체층에 대향하여 설치된 게이트 전극을 구비하는 반도체 디바이스로서, 상술한 격벽 구조체와, 상기 격벽 구조체의 상기 제 1, 제 2 및 제 3 오목부의 각각의 내부에 배치된 도전성 패턴을 구비하고, 상기 제 1 도전성 패턴이 상기 게이트 전극이며, 상기 제 3 도전성 패턴이 상기 게이트 배선인 것을 특징으로 한다.
상술한 뱅크 구조체를 사용함으로써, 뱅크 윗면에 도전성 기능액의 잔사를 남기지 않고, 원하는 형상을 갖는 게이트 배선 및 게이트 전극을 형성할 수 있다. 이에 의해, 뱅크 윗면에 형성되는 배선 등의 합선, 단선 등을 방지하여 전기적 특성이 뛰어난 반도체 디바이스를 제공할 수 있다.
본 발명의 반도체 디바이스는 기판 위에 설치된 반도체층과, 상기 반도체층에 접속되는 소스 전극 및 드레인 전극과, 절연층을 거쳐서 상기 반도체층에 대향하여 설치된 게이트 전극을 구비하는 반도체 디바이스로서, 상술한 격벽 구조체와, 상기 격벽 구조체의 상기 제 1, 제 2 및 제 3 오목부의 각각의 내부에 배치된 도전성 패턴을 구비하고, 상기 제 1 도전성 패턴이 상기 소스 배선이며, 상기 제 3 도전성 패턴이 상기 소스 전극인 것을 특징으로 한다.
상술한 뱅크 구조체를 사용함으로써, 뱅크 표면에 도전성 기능액의 잔사를 남기지 않고, 원하는 형상을 갖는 소스 배선 및 소스 전극을 형성할 수 있다. 이에 의해, 뱅크 표면에 형성되는 배선 등의 합선, 단선 등을 방지하여 전기적 특성이 뛰어난 반도체 디바이스를 제공할 수 있다.
또 본 발명의 반도체 디바이스는 상기 소스 전극과 상기 반도체층이 평면적으로 중첩하는 면적과, 상기 드레인 전극과 상기 반도체층이 평면적으로 중첩하는 면적을 동일하게 하는 것도 바람직하다.
이 구성에 의하면, 신호 지연이 없는 전기적 특성이 뛰어난 반도체 디바이스를 실현할 수 있다.
또, 본 발명의 전기 광학 장치는 상기 반도체 디바이스를 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자 기기는 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면 전기적 특성이 뛰어난 반도체 디바이스를 구비하고 있기 때문에, 품질과 성능의 향상을 도모한 전기 광학 장치 및 전자 기기를 실현할 수 있다.
여기서, 본 발명에서 전기 광학 장치란, 전계에 의해 물질의 굴절률이 변화하여 광(光)의 투과율을 변화시키는 전기 광학 효과를 갖는 것 외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함하여 총칭하고 있다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 유기 EL(Electro-Luminescence)을 사용하는 유기 EL 장치, 무기 EL을 사용하는 무기 EL 장치, 전기 광학 물질로서 플라즈마용 가스를 사용하는 플라즈마 디스플레이 장치 등이 있다. 또한, 전기 영동 디스플레이 장치(EPD:Electrophoretic Display), 필드 에미션 디스플레이 장치(FED:전계 방출 표시 장치:Field Emission Display) 등이 있다.
[제 1 실시 형태]
이하, 본 발명의 최선의 일 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하에 설명하는 실시 형태는 본 발명의 일부의 태양을 나타내는 것이며, 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에 사용하는 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부 재마다 축척을 적당히 변경하고 있다.
(액체 방울 토출 장치)
우선, 본 실시 형태에서 박막 도전성 패턴을 형성하기 위한 액체 방울 토출 장치에 대해 도 1을 참조하여 설명한다.
도 1은 본 발명의 도전성 패턴 형성 방법에서 사용되는 장치의 일례로서, 액체 방울 토출법에 의해 기판 위에 액체 재료를 배치하는 액체 방울 토출 장치(잉크젯 장치)(IJ)의 개략 구성을 나타내는 사시도이다.
액체 방울 토출 장치(IJ)는 액체 방울 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 테이블(9)과, 히터(15)을 구비하고 있다.
스테이지(7)는 이 액체 방울 토출 장치(IJ)에 의해 잉크(액체 재료)가 설치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시 생략한 고정 기구를 구비하고 있다.
액체 방울 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체 방울 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액체 방울 토출 헤드(1)의 하면(下面)에 Y축 방향으로 나란히 일정 간격으로 설치되어 있다. 액체 방울 토출 헤드(1)의 토출 노즐에서는 스테이지(7)에 지지되어 있는 기판(P)에 대하여, 상술한 도전성 미립자를 포함한 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스텝 모터 등으로, 제어 장치(CONT)로부터 X축 방향의 구 동 신호가 공급되면 X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면 액체 방울 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 테이블(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스텝 모터 등으로, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액체 방울 토출 헤드(1)에 액체 방울의 토출 제어용 전압을 공급한다. 또, X축 방향 구동 모터(2)에 액체 방울 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액체 방울 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기에서는 램프 어닐에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액체 방울 토출 장치(IJ)는 액체 방울 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액체 방울을 토출한다. 여기서, 이하의 설명에서 X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액체 방울 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향에 일정 간격으로 나란히 설치되어 있다. 또한, 도 1에서는 액체 방울 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액체 방울 토출 헤드(1)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키도록 해도 좋다.
이렇게 하면, 액체 방울 토출 헤드(1)의 각도를 조정하는 것으로 노즐 사이의 피치를 조절할 수 있다. 또, 기판(P)과 노즐면과의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 도전성 패턴용 잉크, 도전성 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다.
피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하여 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다.
또한, 액체 재료의 토출 원리로서는, 상술한 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식 외에도, 액체 재료를 가열하여 발생한 거 품(버블)에 의해 액체 재료를 토출시키는 버블 방식 등, 공지의 여러가지 기술을 적용할 수 있다. 이 중, 상술한 피에조 방식에서는 액체 재료에 열을 가하지 않기 때문에, 재료의 조성 등에 영향을 주지 않는다는 이점을 갖는다.
여기서, 도전성 기능액(L)은 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다. 도전성 미립자로서는, 예를 들면 금, 은, 구리, 파라듐, 및 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 이들 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위하여 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1nm 이상 0.1μm 이하인 것이 바람직하다. 0.1μm보다 크면 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또, 1nm보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는 상기의 도전성 미립자를 분산시킬 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로 나프탈렌, 데카히드로 나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1, 2-디메톡시 에탄, 비스(2-메톡시 에틸) 에테르, p-디옥산 등의 에테르계 화합물, 또한, 프로필렌 카보네이트, γ-부티롤락톤, N-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액체 방울 토출법(잉크젯 법)에의 적용의 용이함의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액체 방울 토출법으로 액체를 토출할 때 표면 장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 젖는 성질이 증대하기 때문에 비행 굴곡이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단(先端)에서의 메니스커스의 형상이 안정되지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 액체의 기판에의 젖는 성질을 향상시키고, 막의 레벨링성을 개량하여 막의 미세한 요철의 발생 등의 방지에 도움이 된다. 상기 표면 장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함하여도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50 mPa·s 이하인 것이 바람직하다. 액체 방울 토출법을 사용하여 액체 재료를 액체 방울로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50 mPa·s보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활 한 액체 방울의 토출이 곤란해진다.
(뱅크 구조체)
다음에, 도 3을 참조하여 1 화소를 구성하는 뱅크 구조에 대하여 상세하게 설명한다. 도 3은 1 화소(TFT를 포함한다)를 구성하는 뱅크 구조를 모식적으로 나타낸 평면도이다. 도 3에서는 본 실시 형태의 이해를 용이하게 하기 위해, 실제로 1 화소를 구성할 때 사용하는 뱅크 구조만을 추출하여 설명한다. 또, 도 3에서는 편의상 다른 층에 형성되는 각 뱅크를 공통으로 하여 도시 및 설명을 한다. 또, 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해 각 층이나 각 부재마다 축척을 다르게 하고 있다.
우선, 도 3에 나타내는 제 1층째에 대하여 도 3 및 도 4(a)을 참조하여 상세하게 설명한다.
도 4(a)는 도 3에 나타내는 1 화소를 구성하는 뱅크 구조의 1층째를 추출하고 확대하여 나타낸 평면도이다. 도 3, 4(a)에 나타내듯이, 1 화소를 구성하는 1층째의 뱅크(34)에는 게이트 배선에 대응하는 게이트 배선 홈부(55a)(제 3 오목부)와 게이트 전극에 대응하는 게이트 전극 홈부(56a)(제 1 오목부)가 형성되어 있다.
게이트 배선 홈부(55a)는 X축 방향으로 연장하여 형성되고, 폭(H1)을 갖고 있다. 게이트 배선 홈부(55a)의 폭(H1)은 상술한 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 동일하거나, 또는 커지도록 형성되어 있다. 따라서, 게이트 배선 홈부(55a)는 토출되는 도전성 기능액(L)이 뱅크(34) 표면으로부터 유출되지 않는 구조로 되어 있다.
게이트 전극 홈부(56a)는 Y축 방향으로 연장하여 형성되고, 게이트 전극 홈부(56a)의 기단부(基端部)는 게이트 배선 홈부(55a)에 대하여 수직으로 접속되어 있다. 또, 게이트 전극 홈부(56a)는 폭(H2)을 갖고 있고, 이 게이트 전극 홈부(56a)의 폭(H2)은 상기 게이트 배선 홈부(55a)의 폭(H1)보다도 좁게 형성되어 있다. 상세하게는, 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경보다도 작게 형성되어 있다. 그 때문에, 직접 게이트 전극 홈부(56a)에 대하여 도전성 기능액(L)을 토출하는 것은 곤란하다. 그래서, 본 실시 형태에서는 게이트 배선 홈부(55a)에 토출되는 도전성 기능액(L)을 모세관 현상에 의해 게이트 전극 홈부(56a)에 공급할 수 있는 구조로 되어 있다.
본 실시 형태에서는 게이트 전극 홈부(56a)의 선단부에는 게이트 전극 보조 홈부(57a)(제 2 오목부)가 평면에서 보아 정원(正員) 형상으로 형성되어 있다. 이 게이트 전극 보조 홈부(57a)는 게이트 전극 홈부(56a)의 일부를 구성하고 있다. 또, 게이트 전극 보조 홈부(57a)의 정원 형상의 폭은 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 같거나, 또는 커지도록 형성되어 있다. 즉, 본 실시 형태에서 게이트 전극 보조 홈부(57a)는 도전성 기능액(L)이 토출되는 영역(S1)으로 되어 있고, 도전성 기능액(L)이 뱅크(34) 윗면으로부터 유출하지 않는 구조로 되어 있다.
이와 같이 게이트 전극 보조 홈부(57a)을 설치함으로써, 게이트 전극 홈부(56a)는 일단이 게이트 배선 홈부(55a)에 접속되고, 타단이 게이트 전극 보조 홈부(57a)에 접속된다. 그리고, 게이트 배선 홈부(55a)와 게이트 전극 보조 홈부(57a)는, 상술한 것처럼 도전성 기능액(L)이 토출되는 영역으로 되어 있다. 그 때문에, 게이트 전극 홈부(56a)는 양단부로부터 도전성 기능액(L)이 뱅크(34) 윗면에는 유출되지 않고 공급된다. 이에 의해, 게이트 전극 홈부(56a)의 전체에 도전성 기능액(L)을 젖어 퍼지게 할 수 있고, 원하는 형상을 갖는 도전성 패턴을 형성할 수 있다.
다음에, 도 3에 나타내는 제 2층째에 대하여, 도 3, 도 4(b) 및 도 4(c)를 참조하여 상세하게 설명한다.
도 4(b)는 도 3에 나타내는 1 화소를 구성하는 뱅크 구조의 2층째를 추출하여 확대하여 나타낸 평면도이다. 도 3, 4(b)에 나타내듯이, 1 화소를 구성하는 2층째의 뱅크(34)에는 게이트 배선 및 전극용 뱅크의 상층(上層)에, 소스 배선에 대응하는 소스 배선 홈부(42a)(제 1 오목부)와, 소스 전극 홈부(43a)(제 3 오목부)와, 드레인 전극에 대응하는 드레인 전극 홈부(44a)(제 1 오목부)가 형성되어 있다. 또한, 소스 배선 및 전극, 드레인 전극용 뱅크는 후술하는 바와 같이 소스 배선 및 전극, 드레인 전극이 형성된 후에 제거된다.
소스 배선 홈부(42a)는 Y축 방향으로 연장하는 동시에, 상술한 게이트 배선 홈부(55a)에 교차하여 형성되어 있다. 또, 소스 배선 홈부(42a)는 폭(H3)을 갖고 있고, 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경보다도 좁게 형성되어 있다. 또한, 소스 배선 홈부(42a)의 폭(H3)은 상술한 게이트 배선 홈부(55a)와 같이 도전성 기능액(L)의 비상 직경과 동일하거나, 또는 크게 형성하는 것도 바람직하다.
또, 소스 전극 홈부(43a)는 도 3, 도 4(b)에 나타내듯이, 소스 배선 홈부 (42a)와 상기 게이트 배선 홈부(55a)의 교차점 근방에 소스 배선 홈부(42)로부터 X축 방향으로 연장하여 형성되어 있다.
또한, 본 실시 형태에서 소스 배선 홈부(42a)와 소스 전극 홈부(43a)를 합친 영역은, 토출되는 도전성 기능액(L)의 비상 직경보다도 좁고 미세 도전성 패턴으로 되어 있다.
소스 배선 홈부(42a)에는 소스 배선 보조 홈부(48a)(제 2 오목부)가 형성되어 있다. 도 3, 4(b)에 나타내듯이, 소스 배선 보조 홈부(48a)는 평면에서 보아 정원 형상으로 설치되고, 소스 배선 홈부(42a)와 소스 전극 홈부(43a)의 일부에 중첩하여 설치되어 있다. 그리고, 소스 배선 보조 홈부(48a)의 일부는 소스 전극 홈부(43a)에 대향하고, 소스 배선 홈부(42a)로부터 평면에서 보아 반구 형상으로 연장하여 설치되어 있다. 여기서, 소스 배선 보조 홈부(48a)의 폭은 상술한 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 동일하거나, 또는 커지도록 형성되어 있다. 따라서, 소스 배선 보조 홈부(48a)는 도전성 기능액(L)이 토출되는 영역(S2)으로 되어 있으며, 도전성 기능액(L)이 뱅크(34) 표면으로부터는 유출하지 않는 구조로 되어 있다.
또, 도 3, 4(b)에 나타내듯이, 소스 전극 홈부(43a, 43a) 사이에는 제 2 소스 배선 보조 홈부(47a)(제 2 오목부)가 형성되어 있다. 소스 배선 보조 홈부(47a)는 소스 배선 홈부(42a)에 수직으로 접속되고, X축 방향으로 연장하여 형성되어 있다. 이 소스 배선 보조 홈부(47a)는 평면에서 보아 정원 형상으로 형성되고, 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 같거나, 또는 커지도록 형성되어 있다. 즉, 본 실시 형태에서 소스 배선 보조 홈부(47a)는 도전성 기능액(L)을 토출하기 위한 영역(S3)으로 되어 있다. 따라서, 이 소스 배선 보조 홈부(47a)에 도전성 기능액(L)을 토출함으로써, 홈부로부터 도전성 기능액(L)을 유출하지 않고 배치할 수 있어, 소스 배선 홈부(42a)에 도전성 기능액(L)을 공급할 수 있도록 되어 있다.
계속해서, 도 3, 도 4(c)에 나타내는 2층째의 뱅크에 형성되는 드레인 전극 홈부(44a)에 대하여 설명한다. 도 4(c)는 도 3에 나타내는 1 화소를 구성하는 뱅크 구조의 2층째를 추출하여 확대해 나타낸 평면도이다. 도 3의 제 2층째의 뱅크(34)에는 드레인 전극에 대응하는 드레인 전극 홈부(44a)(제 1 오목부)가 형성되어 있다.
드레인 전극 홈부(44a)는 소스 전극 홈부(43a)에 대향하여 형성되어 있다. 또, 드레인 전극 홈부(44a)는 소스 전극 홈부(43a)와 마찬가지로 직사각형 형상으로 형성되며, 소스 전극 홈부(43a)와 드레인 전극 홈부(44a)의 평면적인 면적이 같아지도록 형성되어 있다.
드레인 전극 홈부(44a)에는 드레인 전극 보조 홈부(62a)가 형성되어 있다. 이 드레인 전극 보조 홈부(62a)는 평면에서 보아 정원 형상을 하고 있고, 그 일부가 드레인 전극 홈부(44a)에 중첩하여 설치되어 있다. 그리고, 드레인 전극 보조 홈부(62a)는 드레인 전극 홈부(44a)로부터 평면에서 보아 반원 형상으로 연장하여 형성되어 있다. 여기서, 드레인 전극 보조 홈부(62a)의 폭은 상술한 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 동일하거나, 또는 커지도록 형성되어 있다. 본 실시 형태에서는 드레인 전극 보조 홈부(62a)는 도전성 기능액(L)이 토출되는 영역(S4)으로 되어 있고, 도전성 기능액(L)이 뱅크(34) 윗면으로부터 유출되지 않는 구조로 되어 있다.
다음에, 도 3의 제 3층째에 대하여 도 3을 참조하여 상세하게 설명한다.
도 3에 나타내듯이, 화소 전극에 대응하는 화소 전극 홈부(45a)는 게이트 배선 홈부(55a)와 소스 배선 홈부(42a)로 구획되는 영역에 형성되어 있다. 그리고, 화소 전극 홈부(45a)는 드레인 전극 홈부(44a)나 드레인 전극 보조 홈부(62a)에 일부가 중첩하도록 형성되어 있다.
본 실시 형태에 의하면, 도전성 기능액(L)을 배치하는 영역(게이트 전극 보조 홈부(57a))의 형상이 토출되는 도전성 기능액(L)의 비상 직경의 형상과 동일해진다. 따라서, 토출된 도전성 기능액(L)을 뱅크(34) 윗면 등에는 유출하지 않고, 게이트 전극 보조 홈부(57a)에 수용하고, 게이트 전극 홈부(56a)에 공급할 수 있다. 소스 배선 보조 홈부(47a, 48a) 및 드레인 전극 보조 홈부(62a)에 대하여도 게이트 전극 보조 홈부(57a)와 같은 작용 효과를 나타낸다.
(뱅크 구조체 및 도전성 패턴의 형성 방법)
도 5(a) ~ (d), 도 6(a) ~ (c)는 뱅크 구조체 및 도전성 패턴의 형성 방법을 공정 순서로 나타낸 단면도이다. 또한, 도 5(a) ~ (d)는 도 3에 나타내는 뱅크 구조체의 A-A‘선에 따른 단면 부분, 즉 게이트 전극 홈부, 게이트 배선 홈부 및 도전성 패턴의 형성 방법의 공정을 나타낸 도면이다. 도 3에 나타내는 그 밖의 뱅크 구조체를 구성하는 소스 전극 홈부, 소스 배선 홈부, 드레인 전극 홈부 등의 형성 공정에 대하여는 게이트 전극 형성 공정과 같기 때문에, 본 실시 형태에서는 생략하여 설명하고 있다.
(뱅크재 도포 공정)
우선, 도 5(a)에 나타내듯이, 스핀 코트법에 의해 기판(48)의 전체면에 뱅크재를 도포한다. 기판(48)으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종 재료를 사용할 수 있다. 또, 뱅크재는 감광성의 폴리실라잔, 아크릴 수지나 폴리이미드 등으로 이루어지는 절연 재료를 사용할 수 있다. 이에 의해, 뱅크재가 레지스트의 기능을 겸비하기 때문에 레지스트 도포 공정을 생략할 수 있다.
또한, 이 기판(48)의 기판 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층을 형성하는 것도 바람직하다. 또, 상기 뱅크재의 도포 방법으로서 스프레이 코트, 롤 코트, 다이코트, 딥 코트 등 각종 방법을 적용하는 것이 가능하다.
다음에, 도 5(b), 도 6(a)에 나타내듯이, 포토리소그래피 처리에 의해 게이트 배선 홈부(55a), 게이트 전극 홈부(56a) 및 게이트 전극 보조 홈부(57a)를 형성한다. 또한, 이하의 포토리소그래피 처리에서 현상 처리에 사용되고 있는 광화학 반응으로서는 포지티브형 레지스트를 전제로 하고 있다.
구체적으로는, 우선, 노광 장치에 의해 포토마스크를 사용하여, 소정의 마스크 도전성 패턴을 뱅크(34)에 전사한다. 여기서, 포토마스크에는 이하와 같은 도전성 패턴이 개구된 마스크를 사용하고 있다. 게이트 배선 홈부(55a)에 대응하는 영역에서는, 게이트 배선 홈부(55a)의 폭(H1)이 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 동일해지든가, 또는 커지도록 개구된 마스크를 사용하고 있다. 또, 게이트 전극 홈부(56a)에 대응하는 영역에서는 게이트 전극 홈부(56a)의 폭(H2)이 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경보다도 좁아지도록 개구된 마스크를 사용하고 있다. 또한 게이트 전극 보조 홈부(57a)에 대응하는 영역에서는 게이트 전극 보조 홈부(57a)의 형상이 평면에서 보아 정원 형상이며, 이 정원 형상의 폭이 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 같아지든가, 또는 커지도록 개구된 마스크를 사용하고 있다.
계속해서, 마스크 도전성 패턴을 전사(노광 처리)한 뱅크(34)를 현상 처리한다. 본 실시 형태에서는, 포지티브형 레지스트(뱅크(34))를 사용하고 있기 때문에, 노광광이 조사된 영역의 뱅크(34)가 용해한다. 이에 의해, 도 6(a)에 나타내듯이, 뱅크(34)에 게이트 배선 홈부(55a), 게이트 전극 홈부(56a) 및 게이트 전극 보조 홈부(57a)가 형성된다.
(발액화 처리 공정)
다음에, 기판(48)의 전체면에 도포한 뱅크재의 표면을 CF4, SF5, CHF₃등의 불소 함유 가스를 처리 가스로 한 플라즈마 처리한다. 이 플라즈마 처리에 의해 뱅크재의 표면을 발액성으로 한다. 발액화 처리법으로서는, 예를 들면 대기 분위기 중에서 테트라플루오르 메탄을 처리 가스로 하는 플라즈마 처리법(CF₄ 플라즈마 처리법)을 채용할 수 있다. CF₄플라즈마 처리의 조건은, 예를 들면 플 라즈마 파워가 50 ~ 1000W, 4불화 메탄가스 유량이 50 ~ 100ml/min, 플라즈마 방전 전극에 대한 기체(基體) 반송 속도가 0.5 ~ 1020mm/sec, 기체 온도가 70 ~ 90℃가 된다.
또한, 상기 처리 가스로서는 테트라플루오르 메탄(4 불화탄소)에 한정하지 않고, 다른 탄화불소계의 가스를 사용할 수도 있다.
(잔사 처리 공정)
다음에, 게이트 배선 홈부(55a), 게이트 전극 홈부(56a)가 형성된 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위하여, 기판(48)에 대하여 잔사 처리를 실시한다. 잔사 처리 방법으로서는 현상액, 산 등에 의한 각종 방법을 채용할 수 있다.
(도전성 기능액 배치 공정)
다음에, 도 5(c), 도 6(b)에 나타내듯이, 액체 방울 토출 장치(IJ)에 의해 게이트 배선 홈부(55a) 및 게이트 전극 홈부(56a)에 배선 도전성 패턴 형성 재료인 도전성 기능액(L)을 토출한다.
또한, 본 실시 형태에서 게이트 전극 홈부(56a)는 미세 배선 도전성 패턴이기 때문에, 액체 방울 토출 장치(IJ)에서는 도전성 기능액(L)을 직접 토출하는 것은 곤란하다. 따라서, 게이트 전극 홈부(56a)에의 도전성 기능액(L)의 토출은, 상술한 것처럼 게이트 배선 홈부(55a)에 배치한 도전성 기능액(L)을 모세관 현상에 의하여 게이트 전극 홈부(56a)에 유입시키는 방법에 의해 행한다.
구체적으로는, 우선, 도 5(c), 도 6(b)에 나타내듯이, 게이트 배선 홈부(55a)에 도전성 기능액(L)을 토출한다. 여기서, 토출하는 도전성 기능액(L)의 일부는 게이트 배선 홈부(55a)와 게이트 전극 홈부(56a)와의 접속부, 상세하게는 게이트 전극 홈부(56a)의 폭(H2)의 중심을 Y축 방향으로 통과하는 축과, 게이트 배선 홈부(55a)의 폭(H1)의 중점을 X축 방향으로 통과하는 축이 교차하는 영역에 토출한다. 즉, 토출된 도전성 기능액(L)이 모세관 현상에 의해 최단 거리로 게이트 전극 홈부(56a)에 유입하는 영역에 도전성 기능액(L)을 토출한다. 계속해서, 마찬가지로 하여 액체 방울 토출 장치(IJ)에 의해 게이트 전극 보조 홈부(57a)의 영역(S1)에 도전성 기능액(L)을 토출한다.
액체 방울 토출 장치(IJ)에 의하여 게이트 배선 홈부(55a)에 배치된 도전성 기능액(L)은 도 5(c), 도 6(b)에 나타내듯이, 게이트 배선 홈부(55a) 내부에서 젖어 퍼진다. 마찬가지로, 게이트 전극 보조 홈부(57a)에 배치된 도전성 기능액(L)은 도 5(c), 도 6(b)에 나타내듯이, 게이트 전극 보조 홈부(57a) 내부에서 젖어 퍼진다.
그리고, 게이트 배선 홈부(55a) 및 게이트 전극 보조 홈부(57a)에 젖어 퍼지는 동시에, 도전성 기능액(L)은 도 6(c)에 나타내듯이, 모세관 현상에 의해 게이트 전극 홈부(56a)에 유입한다. 따라서, 게이트 전극 홈부(56a)의 양단으로부터 도전성 기능액(L)을 공급할 수 있다. 이러한 공정에 의해 게이트 전극(56)이 형성된다. 마찬가지로, 게이트 배선 홈부(55a)에 도전성 기능액(L)이 젖어 퍼짐으로써, 게이트 배선(55)이 형성된다. 또한, 본 실시 형태에서는 게이트 전극 보조 홈부(57a)에 배치된 도전성 기능액(L)에 의하여 형성된 도전성 패턴(이하, 게이트 전극 보조부(57)라 칭함(제 2 오목부))은 게이트 전극(56)으로서 기능하고, 게이트 전극(56)의 일부를 구성하고 있다.
(중간 건조 공정)
다음에, 게이트 배선 홈부(55a), 게이트 전극 홈부(56a)에 도전성 기능액(L)을 배치하여 게이트 배선(55), 게이트 전극(56)을 형성한 후, 필요에 따라서 건조 처리를 행한다. 중간 건조 공정 후, 원하는 막 두께로 하기 위하여 도전성 기능액 배치 공정을 반복해도 좋다. 건조 처리는, 예를 들면 기판(48)을 가열하는 통상의 핫 플레이트, 전기로, 램프 어닐 그 밖의 각종 방법에 의해 행하는 것이 가능하다. 여기서, 램프 어닐에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100W 이상 1000W 이하의 범위에서 충분하다.
(소성공정)
도전성 기능액(L)의 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉을 좋게 하기 위해, 분산매를 완전히 제거할 필요가 있다. 또, 도전성 미립자의 표면에 분산성을 향상시키기 위하여 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라서 수소, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는 약 300℃에서 소성하는 것이 필요하다. 또, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어, 소정 두께의 도전성 막으로 변환됨으로써, 도 5(d)에 나타내듯이, 연속한 막으로서의 도전성 패턴, 즉 게이트 전극(56), 게이트 배선(55)을 형성할 수 있다.
본 실시 형태의 뱅크 구조체의 형성 방법에 의하면, 도전성 기능액(L)을 배치하는 영역(게이트 전극 보조 홈부(57a))의 형상은 토출되는 도전성 기능액(L)의 비상 직경의 형상과 동일하게 된다. 따라서, 토출된 도전성 기능액(L)을 게이트 전극 보조 홈부(57a)에 수용하고, 뱅크(34) 윗면 등에는 유출하지 않고 게이트 전극 홈부(56a)에 공급할 수 있다.
<화소의 구조>
다음에, 상술한 본 실시 형태의 뱅크 구조를 이용하여 형성한 화소 및 화소의 형성 방법에 대해 도 7 ~ 도 9를 참조하여 설명한다.
도 7은 본 실시 형태의 1 화소(40)의 구조를 나타낸 평면도이다.
도 7에 나타내듯이, 화소(40)는 기판(48) 위에 X축 방향으로 연장하는 게이트 배선(55)(제 3 도전성 패턴)과, 게이트 배선(55)으로부터 Y축 방향으로 연장하여 형성되는 게이트 전극(56)(제 1 도전성 패턴)을 구비하고 있다. 또, 화소(40)는 게이트 배선(55)과 교차하여 Y축 방향으로 형성되는 소스 배선(42)(제 1 도전성 패턴)과, 소스 배선(42)으로부터 X축 방향으로 연장하여 형성되는 소스 전극(43)(제 3 도전성 패턴)을 구비하며, 또한 소스 전극(43)에 대향하여 형성되는 드레인 전극(44)(제 1 도전성 패턴)과, 드레인 전극(44)에 접속되는 화소 전극(45)을 구비하고 있다.
게이트 전극(56)은 도 7에 나타내듯이, 선단부에 평면에서 보아 정원 형상으로 형성되어 있다. 이 게이트 전극(56)의 선단부는, 상술한 도전성 기능액(L)을 토출하기 위한 게이트 전극 보조부(57)이다. 이와 같이, 본 실시 형태에서 게이트 전극 보조부(57)는 게이트 전극(56)에 접속되어 게이트 전극(56)으로서 기능하고 있으며, 게이트 전극(56)의 일부를 구성하고 있다.
마찬가지로, 소스 배선(42)은 도 7에 나타내듯이, 일부에 평면에서 보아 반원 형상으로 연장하는 부분과, 평면에서 보아 원형 모양으로 연장하는 부분이 형성되어 있다. 이들 부분은, 상술한 도전성 기능액(L)을 토출하기 위한 소스 배선 보조 홈부(47a, 48a)에 형성된 도전성 패턴(47, 48)(이하, 소스 배선 보조부(47, 48)라 칭함(제 2 도전성 패턴))이다. 이와 같이, 본 실시 형태에서 소스 배선 보조 홈부(47, 48)는 소스 배선(42)에 접속되어 소스 배선(42)으로서 기능하고 있으며, 소스 배선(42)의 일부를 구성하고 있다.
또한, 마찬가지로 드레인 전극(44)은, 도 7에 나타내듯이 일부에 평면에서 보아 반원 형상으로 연장하는 부분이 형성되어 있다. 이 부분은, 상술한 도전성 기능액(L)을 토출하기 위한 드레인 전극 보조 홈부(62a)에 형성된 도전성 패턴(62)(이하, 드레인 전극 보조부(62)라 칭함(제 2 도전성 패턴))이다. 이와 같이, 본 실시 형태에서 드레인 전극 보조부(62)는 드레인 전극에 접속되어 드레인 전극(44)으로서 기능하고 있으며, 드레인 전극(44)의 일부를 구성하고 있다.
또, 화소 전극(45)은 컨택트 홀(49)을 통하여 드레인 전극(44)과 전기적으로 접속되어 있다.
여기서, 도 7에 나타내듯이 게이트 전극(56)의 폭은 게이트 배선(55)의 폭보다도 좁게 형성되어 있다. 예를 들면, 게이트 전극(56)의 폭은 10μm이며, 게이트 배선(55)의 폭은 20μm이다. 또, 소스 전극(43)의 폭은 소스 배선(42)의 폭보다도 좁게 형성되어 있다. 예를 들면, 소스 전극(43)의 폭은 10μm이며, 소스 배선(42)의 폭은 20μm이다. 이와 같이 형성함으로써, 도전성 기능액(L)을 직접 토출할 수 없는 미세 도전성 패턴(게이트 전극(56), 소스 전극(43))이라도 모세관 현상을 이용함으로써, 도전성 기능액(L)을 미세 도전성 패턴에 유입시킬 수 있다.
또, 도 7 및 후술하는 도 8에 나타내듯이, 게이트 전극(56)과 소스 전극(43) 및 드레인 전극(44) 사이에는 아모퍼스 실리콘막(46)(반도체층)이 형성되어 있다. 본 실시 형태에서는 소스 전극(43)과 아모퍼스 실리콘막(46)이 평면적으로 중첩하는 면적과, 드레인 전극(44)과 아모퍼스 실리콘막(46)이 평면적으로 중첩하는 면적이 같게 되어 있다. 이에 의해, 전기적 특성이 뛰어난 TFT(30)를 실현할 수 있다.
이와 같이, 게이트 전극 보조부(57), 소스 배선 보조부(48) 및 드레인 전극 보조부(62)는 도전성 기능액(L)의 비상 직경으로부터와 같은 폭을 갖는 원형 모양이다. 그 때문에, 도전성 기능액(L)을 토출하는 영역을 최소 면적으로 할 수 있어, 도전성 기능액(L)의 비용 저감을 도모할 수 있다.
또한, 게이트 전극 보조부(57)에서는, 인접하여 형성되는 화소 전극(45)의 개구율 저하를 최소한으로 억제할 수 있다.
<화소의 형성 방법>
도 8(a) ~ (e)는 도 7에 나타내는 B-B‘선에 따른 화소의 형성 공정을 나타낸 단면도이다.
본 실시 형태에서는, 상술한 뱅크 구조체 및 도전성 패턴의 형성 방법을 이용하여 보텀 게이트형 TFT(30)의 게이트 전극, 소스 전극, 드레인 전극 등을 갖는 화소를 형성한다. 또한, 이하의 설명에서는 상술한 도 5(a) ~ (d) 및 도 6(a) ~ (c)에 나타내는 도전성 패턴 형성 공정과 같은 공정을 거치기 때문에, 상기 공정에 대한 설명은 생략한다. 또, 상기 실시 형태에 나타내는 구성 요소와 공통의 구성 요소에 대하여는 동일한 부호를 붙인다.
도 8(a)에 나타내듯이, 도 5(a) ~ (d)에 나타내는 공정에 의해 형성된 배선 도전성 패턴을 포함한 뱅크 평탄면 위에, 플라즈마 CVD법 등에 의해 게이트 절연막(39)을 성막한다.
여기서, 게이트 절연막(39)은 질화 실리콘으로 이루어진다. 다음에, 게이트 절연막(39) 위에 아모퍼스 실리콘막을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8(a)에 나타내듯이 소정 형상으로 패터닝하여 아모퍼스 실리콘막(46)을 형성한다.
다음에, 아모퍼스 실리콘막(46) 위에 컨택트층(47)(n+ 실리콘막)을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8(a)에 나타내듯이 소정 형상으로 패터닝한다.
다음에, 도 8(b)에 나타내듯이 스핀 코트법 등에 의해, 컨택트층(47) 위를 포함한 전체면에 뱅크재(34b)를 도포한다. 여기서, 뱅크재(34b)를 구성하는 재료로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있기 때문에, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 매우 적합하게 사용된다. 그리고, 이 뱅크재(34b)에 발액성을 갖게 하기 위하여 CF₄ 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시한다. 또, 이들 처리 대신에, 뱅크의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것도 바람직하다. 이 경우에는, CF₄ 플라즈마 처리 등을 생략할 수 있다. 이상과 같이 하여 발액화된 뱅크재(34b)의 도전성 기능액(L)에 대한 접촉각으로서는 40도 이상을 확보하는 것이 바람직하다.
다음에, 1 화소 피치의 1/20 ~ 1/10이 되는 소스·드레인 전극용 뱅크(34b)를 형성한다. 구체적으로는, 우선 포토리소그래피 처리에 의해, 게이트 절연막(39)의 윗면에 도포한 뱅크재(34)의 소스 전극(43)에 대응하는 위치에 소스 전극용 홈 부(43a)를 형성하고, 마찬가지로 드레인 전극(44)에 대응하는 위치에 드레인 전극용 홈부(44a)를 형성한다.
다음에, 소스·드레인 전극용 뱅크(34b)에 형성한 소스 전극용 홈부(43a) 및 드레인 전극용 홈부(44a)에 도전성 기능액(L)을 배치하고, 소스 전극(43) 및 드레인 전극(44)을 형성한다. 구체적으로는, 우선, 액체 방울 토출 장치(IJ)에 의하여 소스 배선용 홈부에 도전성 기능액(L)을 배치한다(도시 생략). 소스 전극용 홈부(43a)의 폭은 소스 배선용 홈부의 폭보다 좁게 형성되어 있다. 그 때문에, 소스 배선용 홈부에 배치한 도전성 기능액(L)은 모세관 현상에 의해 소스 전극용 홈부(43a)에 유입한다. 이에 의해, 도 8(c)에 나타내듯이 소스 전극(43)이 형성된다. 같은 방법에 의해 드레인 전극(44)이 형성된다.
다음에, 도 8(c)에 나타내듯이 소스 전극(43) 및 드레인 전극(44)을 형성한 후, 소스·드레인 전극용 뱅크(34b)를 제거한다. 그리고, 컨택트층(47) 위에 남은 소스 전극(43) 및 드레인 전극(44)의 각각을 마스크로 하여, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 N형 실리콘막을 에칭한다.
이 에칭 처리에 의해, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 N실리콘막이 제거되며, N실리콘막의 하층에 형성되는 아모퍼스 실리콘막(46)의 일부가 노출한다. 이와 같이 하여, 소스 전극(43)의 하층에는 N실리콘으로 이루어지는 소스 영역(32)이 형성되며, 드레인 전극(44)의 하층 에는 N실리콘으로 이루어지는 드레인 영역(33)이 형성된다. 그리고, 이들 소스 영역(32) 및 드레인 영역(33)의 하층에는 아모퍼스 실리콘으로 이루어지는 채널 영역(아모퍼스 실리콘막(46))이 형성된다.
이상 설명한 공정에 의해 보텀 게이트형 TFT(30)를 형성한다.
다음에, 도 8(d)에 나타내듯이 소스 전극(43), 드레인 전극(44), 소스 영역(32), 드레인 영역(33), 및 노출한 실리콘층 위에 증착법, 스퍼터법 등에 의해 패시베이션막(38)(보호막)을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 후술하는 화소 전극(45)이 형성되는 게이트 절연막(39) 위의 패시베이션막(38)을 제거한다. 동시에, 화소 전극(45)과 드레인 전극(44)을 전기적으로 접속하기 위하여, 드레인 전극(44) 위의 패시베이션막(38)에 컨택트홀(49)을 형성한다.
다음에, 도 8(e)에 나타내듯이 화소 전극(45)이 형성되는 게이트 절연막(39)을 포함하는 영역에 뱅크재를 도포한다. 여기서, 뱅크재는 상술한 것처럼 아크릴 수지, 폴리이미드 수지 등의 재료를 함유하고 있다. 계속해서, 이 뱅크재(화소 전극 뱅크용(34c)) 표면에 플라즈마 처리 등에 의해 발액 처리를 실시한다. 다음에, 포토리소그래피 처리에 의해 화소 전극(45)이 형성되는 영역에 화소 전극용 홈부를 형성하여, 화소 전극 뱅크용(34c)을 형성한다.
다음에, 잉크젯 법에 의해 상기 화소 전극 뱅크용(34c)으로 구획된 영역에 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(45)을 형성한다. 또, 화소 전극(45)을 상술한 컨택트홀(49)에 충전시킴으로써, 화소 전극(45)과 드레인 전극(44) 의 전기적 접속이 확보된다. 또한, 본 실시 형태에서는 화소 전극 뱅크용(34c) 윗면에 발액 처리를 실시한다. 그 때문에, 화소 전극(45)을 화소 전극용 홈부로부터 유출하지 않고 형성할 수 있다.
[제 2 실시 형태]
이하에, 본 실시 형태에 대하여 도면을 참조하여 설명한다. 본 실시 형태에서는 TFT(30)를 구성하는 드레인 전극(44)에 대응하는 드레인 전극 홈부(44a)의 구조에 대해 설명한다.
상기 제 1 실시 형태에서는, 드레인 전극에 대응하는 드레인 전극 홈부(44a)를 평면에서 보아 직사각형 형상으로 형성하고 있었다. 이에 대하여, 본 실시 형태에서는 드레인 전극 홈부(44a)의 형상을 평면에서 보아 L자 형상으로 형성하고 있는 점에서 다르다. 그 밖의 기본 구성은 제 1 실시 형태와 같고, 공통의 구성 요소에는 동일한 부호를 붙이고, 상세한 설명은 생략한다.
도 9(a), (b)는 본 실시 형태의 드레인 전극(44)에 대응하는 드레인 전극 홈부(44a)의 구조를 나타낸 평면도이다. 여기서, 드레인 전극 홈부(44a)의 내측이란, L자 형상의 드레인 전극 홈부(44a)의 장변이 교차하는 예각측이며, 외측이란, 내측과는 반대측의 영역이다.
도 9(a)에 나타내듯이, 드레인 전극 보조 홈부(62a)는 L자 형상으로 형성되는 드레인 전극 홈부(44a)의 굴곡부의 내측에, 평면에서 보아 원 형상으로 형성되어 있다. 상세하게는, 드레인 전극 보조 홈부(62a)는 드레인 전극 홈부(44a)의 일부와 중첩하여 형성되며, 드레인 전극 홈부(44a)의 굴곡부로부터 평면에서 보아 부채꼴 형상으로 연장한 상태로 되어 있다. 이와 같이, 드레인 전극 보조 홈부(62a)는 드레인 전극 홈부(44a)에 접속되어 드레인 전극(44)의 일부를 구성하고 있다. 또, 드레인 전극 보조 홈부(62a)의 폭은 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 같거나, 또는 커지도록 형성되어 있다.
즉, 본 실시 형태에서 드레인 전극 보조 홈부(62a)는 도전성 기능액(L)을 토출하기 위한 영역(S4)이 되어, 도전성 기능액(L)이 뱅크(34) 윗면으로부터는 유출하지 않는 구조로 되어 있다.
또, 드레인 전극 홈부(44a)에 형성하는 드레인 전극 보조 홈부(62a)를 도 9(a)에 나타내는 위치와 다른 위치에 형성하는 것도 바람직하다. 구체적으로는, L자 형상으로 형성되는 드레인 전극 홈부(44a)의 양 선단부의 내측에, 평면에서 보아 원 형상으로 형성되어 있다. 상세하게는, 드레인 전극 보조 홈부(62a)는 드레인 전극 홈부(44a)의 일부와 중첩하여 형성되어 드레인 전극 홈부(44a)로부터 내측 방향으로 반원 형상으로 연장한 상태로 되어 있다. 이와 같이, 드레인 전극 보조 홈부(62a)는 드레인 전극 홈부(44a)에 접속되어 드레인 전극(44)의 일부를 구성하고 있다. 또, 드레인 전극 보조 홈부(62a)의 폭은 액체 방울 토출 장치(IJ)로부터 토출되는 도전성 기능액(L)의 비상 직경과 같거나, 또는 커지도록 형성되어 있다. 즉, 본 실시 형태에서 드레인 전극 보조 홈부(62a)는 도전성 기능액(L)을 토출하기 위한 영역(S4)이 되어, 도전성 기능액(L)이 뱅크(34) 표면으로부터는 유출하지 않는 구조로 되어 있다.
이와 같이, 드레인 전극(44)이 L자 형상으로 형성되어 드레인 전극(44)의 폭이 토출되는 도전성 기능액(L)의 비상 직경보다 작은 경우라도, 드레인 전극 보조 홈부(62a)를 설치함으로써, 뱅크(34) 윗면에 도전성 기능액(L)의 잔사를 남기는 일 없이 원하는 형상의 드레인 전극(44)을 형성할 수 있다.
<전기 광학 장치>
다음에, 상기 뱅크 구조를 갖는 도전성 패턴 형성 방법에 의해 형성한 화소를 구비하는 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해 설명한다.
도 10은 본 발명에 따른 액정 표시 장치에 대하여, 각 구성 요소와 함께 나타내는 대향 기판 측에서 본 평면도이다. 도 11은 도 10의 H-H'선에 따른 단면도이다. 도 12는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 또한 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 10 및 도 11에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성 밀봉재인 밀봉재(52)에 의하여 접합되며, 이 밀봉재(52)에 의하여 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 밀봉재(52)는 기판면 내의 영역에서 닫힌 프레임 형상으로 형성되어 이루어지고, 액정 주입구를 구비하지 않으며, 밀봉재로 밀봉된 흔적이 없는 구성으로 되어 있다.
밀봉재(52)의 형성 영역 내측의 영역에는, 차광성 재료로 이루어지는 주변 격벽(53)이 형성되어 있다. 밀봉재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라서 형성되어 있으며, 이 한 변에 인접하는 두 변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또, 대향 기판(20) 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉 TN(Twisted Nematic) 모드, C-TN법, VA방식, IPS 방식 모드 등의 동작 모드나, 노말리 화이트 모드/노말리 블랙 모드의 각각에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또, 액정 표시 장치(100)를 칼라 표시용으로서 구성하는 경우에는, 대향 기판(20)에서 TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 빨강(R), 초록(G), 파랑(B)의 칼라 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 12에 나타내듯이 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(스위칭 소자)(30)가 형성되어 있으며, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선순차로 공급하여도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 하여도 좋다. 또, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있으며, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있으며, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2,…, Sn)는 도 11에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 리크하는 것을 막기 위하여, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3 자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
다음에, 상기 전기 광학 장치(액정 표시 장치(100))와는 다른 실시 형태에 대하여 설명한다.
도 13은 상기 뱅크 구조 및 도전성 패턴 형성 방법에 의해 형성한 화소를 구비하는 유기 EL 장치의 측단면도이다. 이하, 도 13을 참조하면서 유기 EL 장치의 개략 구성을 설명한다.
도 13에서 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(421)는 액티브 소자인 TFT(60)가 기판(411) 위에 형성되어 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬하여 이루어진 것이다. 그리고, TFT(60)를 구성하는 게이트 배선(61)이 상술한 실시 형태의 배선 도전성 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 형상으로 형성되어 있으며, 뱅크부(441)에 의해 생긴 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광을 이루는 소자와 녹색의 발광을 이루는 소자와 청색의 발광을 이루는 소자로 이루어져 있고, 이에 의하여 유기 EL 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전체면에 형성되며, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함한 유기 EL 장치(401)의 제조 프로세스는 뱅크부 (441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 위에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제 1 건조 공정을 갖고 있다. 또, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상술한 것처럼 빨강, 초록, 파랑의 3색에 대응하는 재료에 의하여 3종류의 것이 형성되도록 되어 있고, 따라서 상기 제 2 토출 공정은 3종류의 재료를 각각 토출하기 위하여 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기의 액체 방울 토출 장치(IJ)를 사용할 수 있다.
또, 본 발명에 따른 전기 광학 장치로서는, 상기 외에 PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써, 전자 방출이 발생하는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
<전자 기기>
다음에, 본 발명의 전자 기기의 구체적인 예에 대해 설명한다.
도 14는 휴대 전화의 일례를 나타낸 사시도이다. 도 14에서, 부호 600은 휴대 전화 본체를 나타내고, 부호 601는 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 14에 나타내는 전자 기기는 상기 실시 형태의 뱅크 구조를 갖는 도전성 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능을 얻을 수 있다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
다음에, 본 발명의 뱅크 구조를 갖는 도전성 패턴 형성 방법에 의해 형성되는 도전성 패턴을 안테나 회로에 적용한 예에 대해 설명한다.
도 15는 본 실시 형태의 예에 관한 비접촉형 카드 매체를 나타내고 있고, 비접촉형 카드 매체(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 케이스내에 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 수수의 적어도 한쪽을 행하게 되어 있다.
본 실시 형태에서는, 상기 안테나 회로(412)가 본 발명의 도전성 패턴 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 안테나 회로(412)의 미세화나 세선화를 도모할 수 있어, 높은 품질이나 성능을 얻을 수 있다.
또한, 상술한 전자 기기 이외에도 여러 가지의 전자 기기에 적용할 수 있다. 예를 들면, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링 워크스테이션(EWS), 페이저, 워드 프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형의 비디오 테잎 레코더, 전자수첩, 전자 탁상계산기, 카 내비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용하는 것이 가능하다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 바람직한 실시 형태 예에 대해 설명했지만, 본 발명은 상기 예에 한정되지 않는 것은 당연하다. 상술한 예에 대하여 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례이며, 본 발명의 주요 취지로부터 벗어나지 않는 범위에서 설계 요구 등에 의거하여 여러 가지 변경이 가능하다.
예를 들면, 상기 실시 형태에서는 도전성 기능액을 토출하기 위한 토출 영역의 형상을 평면에서 보아 원형으로 형성했다. 이에 대신하여 토출 영역은 그 외주의 적어도 일부분이 원호 형상으로 되어 있는 것도 바람직하다. 구체적으로는, 타원 형상, 트랙 형상 등의 여러 가지 형상을 채용하는 것이 가능하다.
또, 상기 실시 형태에서는 포토리소그래피 처리 및 에칭 처리에 의해 뱅크에 원하는 홈부(예를 들면, 게이트 전극 홈부 등)를 형성하고 있었다. 이에 대신하여 레이저를 사용하여 뱅크에 패터닝함으로써, 원하는 홈부를 형성하는 것도 바람직하 다.
본 발명에 의하면 가는 선 형상의 미세 도전성 패턴을 정밀도 좋고 안정되게 형성할 수 있는 뱅크 구조체, 도전성 패턴 형성 방법, 및 전기 광학 장치, 전자 기기를 제공할 수 있다.
도전성 기능액에 의해 형성하는 도전성 패턴에 대응한 오목부가 설치된 격벽 구조체로서, 제 1 도전성 패턴(40)에 대응하여 설치된 제 1 오목부(56)와, 제 1 오목부(56)의 일부에 제 1 오목부(56)보다도 폭이 넓고 그 외주의 적어도 일부분이 원호 형상으로 되어 있는 제 2 도전성 패턴에 대응한 제 2 오목부(57)를 구비하는 것을 특징으로 한다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 위에 설치된 반도체층과, 상기 반도체층에 접속되는 소스 전극 및 드레인 전극과, 절연층을 거쳐서 상기 반도체층에 대향하여 설치된 게이트 전극을 구비하는 반도체 디바이스로서,
    액적 토출 장치에 의해서 토출되는 도전성 기능액에 의해 형성되는 도전성 패턴에 대응한 오목부를 구비한 격벽 구조체로서, 제 1 도전성 패턴에 대응하여 설치되며 상기 도전성 기능액의 액적의 비상 직경(flight diameter)보다 작은 폭을 갖는 제 1 오목부와, 상기 제 1 도전성 패턴에 접속되어 상기 도전성 패턴의 일부로서 형성되고 상기 도전성 기능액의 액적의 비상 직경과 같거나 큰 폭을 가지며 그 외주(outer circumference)의 적어도 일부분이 원호(a circular arc) 형상으로 되어 있고 평면에서 보아 정원(正圓) 형상인 제 2 도전성 패턴에 대응한 제 2 오목부를 구비하는 격벽 구조체와,
    상기 제 1 오목부를 향해서는 상기 도전성 기능액을 직접 착탄시키지 않고 상기 제 2 오목부를 향해서는 상기 도전성 기능액을 직접 착탄시켜서 상기 격벽 구조체의 상기 제 1 오목부 및 상기 제 2 오목부의 내부에 각기 배치된 제 1 도전성 패턴과 제 2 도전성 패턴을 구비하며,
    상기 제 2 오목부로 착탄되어 배치된 도전성 기능액이 상기 제 1 오목부로 젖어 퍼져서 상기 제 1 오목부에 상기 도전성 기능액이 배치되고,
    상기 제 1 도전성 패턴이 상기 드레인 전극인 것을 특징으로 하는 반도체 디바이스.
  7. 제 6 항에 있어서,
    상기 격벽 구조체는,
    상기 제 1 도전성 패턴에 대해 수직으로 접속되며 상기 도전성 기능액의 액적의 비상 직경과 같거나 큰 폭을 갖는 제 3 오목부를 구비하며,
    상기 반도체 디바이스는,
    상기 격벽 구조체의 상기 제 3 오목부를 향해서 상기 도전성 기능액을 직접 착탄시켜 상기 제 3 오목부 내부에 배치된 제 3 도전성 패턴을 구비하고,
    상기 제 1 도전성 패턴이 상기 게이트 전극이며, 상기 제 3 도전성 패턴이 게이트 배선인 것을 특징으로 하는 반도체 디바이스.
  8. 제 6 항에 있어서,
    상기 격벽 구조체는,
    상기 제 2 도전성 패턴에 대향하여 상기 제 1 도전성 패턴에 접속된 제 3 도전성 패턴에 대응한 제 3 오목부를 구비하며,
    상기 반도체 디바이스는,
    상기 제 1 오목부 및 상기 제 3 오목부를 향해서는 상기 도전성 기능액을 직접 착탄시키지 않고 상기 제 2 오목부를 향해서 상기 도전성 기능액을 직접 착탄시켜 상기 제 3 오목부 내부에 배치된 제 3 도전성 패턴을 구비하고,
    상기 제 2 오목부로 직접 착탄되어 배치된 도전성 기능액이 상기 제 3 오목부로 젖어 펴져서 상기 제 3 오목부에 상기 도전성 기능액이 배치되며,
    상기 제 1 도전성 패턴이 소스 배선이며, 상기 제 3 도전성 패턴이 상기 소스 전극인 것을 특징으로 하는 반도체 디바이스.
  9. 제 7 항에 있어서,
    상기 소스 전극과 상기 반도체층이 평면적으로 중첩하는 면적과, 상기 드레인 전극과 상기 반도체층이 평면적으로 중첩하는 면적이 같은 것을 특징으로 하는 반도체 디바이스.
  10. 제 8 항에 있어서,
    상기 소스 전극과 상기 반도체층이 평면적으로 중첩하는 면적과, 상기 드레인 전극과 상기 반도체층이 평면적으로 중첩하는 면적이 같은 것을 특징으로 하는 반도체 디바이스.
  11. 제 6 항에 기재된 반도체 디바이스를 구비하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 6 항에 기재된 반도체 디바이스를 구비하는 것을 특징으로 하는 유기 EL 장치.
  13. 제 6 항에 기재된 반도체 디바이스를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 11 항에 기재된 액정 표시 장치를 구비하는 것을 특징으로 하는 이동 통신 단말기.
  15. 제 12 항에 기재된 유기 EL 장치를 구비하는 것을 특징으로 하는 이동 통신 단말기.
  16. 제 13 항에 기재된 플라즈마 디스플레이 장치를 구비하는 것을 특징으로 하는 이동 통신 단말기.
  17. 격벽 구조체에 의해 형성된 오목부에 액적 토출법을 사용하여 도전성 기능액을 배치시키고 상기 오목부에 대응하는 패턴으로 상기 도전성 기능액을 패턴화하는 공정을 갖는 도전성 패턴의 제조 방법으로서,
    상기 오목부는 상기 도전성 패턴의 일부에 대응하는 제 1 오목부와, 상기 제 1 오목부에 접속되고 상기 공정에서 토출된 상기 도전성 기능액의 액적의 비상 직경보다도 큰 폭을 가지며 그 외주의 적어도 일부분이 원호 형상으로 되어 있는 제 2 오목부를 구비하고,
    상기 공정에서, 상기 도전성 기능액을 상기 제 2 오목부에 대해서 토출하여 상기 제 2 오목부에 상기 도전성 기능액을 배치하고, 상기 제 2 오목부에 배치된 상기 도전성 기능액이 상기 제 1 오목부로 젖어 퍼져서 상기 제 1 오목부에 상기 도전성 기능액이 배치되는 것을 특징으로 하는 도전성 패턴의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 2 오목부가 평면에서 보아 정원 형상인 것을 특징으로 하는 도전성 패턴의 제조 방법.
  19. 제 17 항 또는 제 18 항에 기재된 도전성 패턴의 제조 방법을 사용하여, 게이트 배선, 소스 전극 및 드레인 전극 중 적어도 하나를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020050091828A 2004-10-13 2005-09-30 반도체 디바이스, 액정 표시 장치, 유기 el장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법 KR100715298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004298450A JP2006114585A (ja) 2004-10-13 2004-10-13 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
JPJP-P-2004-00298450 2004-10-13

Publications (2)

Publication Number Publication Date
KR20060051893A KR20060051893A (ko) 2006-05-19
KR100715298B1 true KR100715298B1 (ko) 2007-05-08

Family

ID=35520744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091828A KR100715298B1 (ko) 2004-10-13 2005-09-30 반도체 디바이스, 액정 표시 장치, 유기 el장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법

Country Status (7)

Country Link
US (1) US7667232B2 (ko)
EP (1) EP1648210B1 (ko)
JP (1) JP2006114585A (ko)
KR (1) KR100715298B1 (ko)
CN (1) CN100531520C (ko)
DE (1) DE602005027789D1 (ko)
TW (1) TW200627548A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792228B2 (ja) * 2005-01-28 2011-10-12 シャープ株式会社 表示装置
JP4658721B2 (ja) * 2005-07-11 2011-03-23 株式会社フューチャービジョン 表示装置の製造方法
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
CN108539043B (zh) * 2018-04-12 2020-07-17 京东方科技集团股份有限公司 一种oled显示面板及其制造方法、显示装置
WO2020065859A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置及び表示装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057492A1 (en) * 2001-09-24 2003-03-27 Duineveld Paulus Cornelis Assembly for a thin-film optical device, organic electroluminescent display device and method of manufacturing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP3623209B2 (ja) 2002-06-18 2005-02-23 松下電器産業株式会社 半導体装置及びその製造方法
JP4098039B2 (ja) * 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4090954B2 (ja) 2003-07-08 2008-05-28 株式会社リコー 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057492A1 (en) * 2001-09-24 2003-03-27 Duineveld Paulus Cornelis Assembly for a thin-film optical device, organic electroluminescent display device and method of manufacturing same

Also Published As

Publication number Publication date
CN100531520C (zh) 2009-08-19
TW200627548A (en) 2006-08-01
JP2006114585A (ja) 2006-04-27
CN1764351A (zh) 2006-04-26
EP1648210A1 (en) 2006-04-19
US7667232B2 (en) 2010-02-23
KR20060051893A (ko) 2006-05-19
DE602005027789D1 (de) 2011-06-16
US20060078830A1 (en) 2006-04-13
EP1648210B1 (en) 2011-05-04

Similar Documents

Publication Publication Date Title
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
EP1777581B1 (en) Fabrication of a wiring pattern and of an active matrix substrate
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR20040103345A (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR20040103373A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 el장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
KR100820663B1 (ko) 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP2007288203A (ja) 薄膜トランジスタ
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee