CN1797158A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1797158A
CN1797158A CNA2005100827462A CN200510082746A CN1797158A CN 1797158 A CN1797158 A CN 1797158A CN A2005100827462 A CNA2005100827462 A CN A2005100827462A CN 200510082746 A CN200510082746 A CN 200510082746A CN 1797158 A CN1797158 A CN 1797158A
Authority
CN
China
Prior art keywords
electrode
substrate
line
gate insulating
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100827462A
Other languages
English (en)
Other versions
CN100428034C (zh
Inventor
安炳喆
林柄昊
安宰俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1797158A publication Critical patent/CN1797158A/zh
Application granted granted Critical
Publication of CN100428034C publication Critical patent/CN100428034C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种液晶显示器件，包括：第一和第二基板；第一基板上的栅线；与栅线交叉以限定像素区域的数据线，其中栅线和数据线之间具有栅绝缘膜；包括栅极、源极、漏极、和用于限定源极与漏极之间的沟道的半导体层的薄膜晶体管；在第一基板上平行于栅线的公共线；在像素区域中从公共线延伸的公共电极；以及与像素区域中的公共线和公共电极相隔开、以限定在贯穿栅绝缘膜的像素孔中的像素电极，其中半导体层与包括数据线、源极和漏极的源和漏金属图案重叠，并且其中漏极从半导体层向像素电极的上部分突出，以连接到像素电极。

Description

液晶显示器件及其制造方法
本申请要求享有2004年12月31日在韩国递交的申请号为P2004-118601的申请的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及一种应用于显示器件的薄膜晶体管基板，特别是涉及一种适用于简化工序的水平电场施加型的薄膜晶体管基板及其制造方法。而且，本发明提供了一种采用所述的适用于简化工序的薄膜晶体管基板及其制造方法的液晶显示板。
背景技术
通常，液晶显示器(LCD)采用电场控制具有介电各向异性的液晶的光透射率来显示图像。为此，LCD包括通过液晶单元矩阵显示图像的液晶显示板，以及用来驱动该液晶显示板的驱动电路。
参照图1，现有技术的液晶显示板包括彼此粘接的滤色片基板10和薄膜晶体管基板20，在两个基板之间具有液晶24。
滤色片基板10包括依次设置于上玻璃基板2上的黑矩阵4、滤色片6和公共电极8。黑矩阵4以矩阵形式设置于上玻璃基板2上。黑矩阵4将上玻璃基板2的区域划分为多个设置有滤色片6的单元区域，并且黑矩阵4防止相邻单元之间的光发生干扰以及外部光的反射。滤色片6以分为红(R)、绿(G)、蓝(B)单元的方式设置于由黑矩阵4划分的单元区域中，从而发出红、绿、蓝色的光。公共电极8由整个涂敷在滤色片6上的透明导电层形成，并且该公共电极8提供用于驱动液晶24的基准电压的公共电压Vcom。此外，可以在滤色片6与公共电极8之间提供用于平滑滤色片6的涂覆层(未表示)。
薄膜晶体管基板20包括为在下玻璃基板12上由栅线14与数据线16交叉限定的各单元区域设置的薄膜晶体管18和像素电极22。薄膜晶体管18响应来自栅线14的栅信号向像素电极22提供来自数据线16的数据信号。由透明导电层形成的像素电极22提供来自薄膜晶体管18的数据信号以驱动液晶24。
根据由来自像素电极22的数据信号和来自公共电极8的公共电压Vcom产生的电场强度，具有介电各向异性的液晶24旋转以控制光透射率，从而实现灰度级。
此外，液晶显示板包括用于保持滤色片基板10与薄膜晶体管基板20之间恒定盒间隙的衬垫料(未示出)。
在该液晶显示板中，通过多次掩模工序形成滤色片基板10和薄膜晶体管基板20。例如，一次掩模工序包括诸如薄膜沉积(涂敷)，清洁，光刻，蚀刻，光刻胶剥离和检查工序等多个工序。
尤其，由于薄膜晶体管基板包括半导体工序并需要多个掩模工序，其制造方法比较复杂，这也是决定液晶显示板制造成本上升的主要因素。因此，薄膜晶体管基板向减少掩模工序的数量发展。
同时，液晶显示板通常根据驱动液晶的电场方向分为垂直电场施加型和水平电场施加型。
垂直电场施加型液晶显示器利用在上下基板上彼此相对地设置的像素电极与公共电极之间形成的垂直电场、以扭曲向列(TN)模式驱动液晶。该垂直电场施加型液晶显示器具有大孔径比的优点，但是具有大约90度的窄视角的缺点。
水平电场施加型液晶显示器利用在下基板上彼此平行设置的像素电极与公共电极之间产生的水平电场、以共平面开关(IPS)模式驱动液晶。水平电场施加型液晶显示器具有大约160度宽视角的优点。
水平电场施加型液晶显示器中的薄膜晶体管基板也需要多个掩模工序，因而其具有制造工序复杂的缺点。因此，为了减少制造成本，需要减少掩模工序的数量。
发明内容
因此，本发明的优点是提供一种水平电场施加型薄膜晶体管基板及其制造方法；以及使用适用于简化工序的该基板和方法的液晶显示板。
为了实现本发明的这些和其他优点，根据本发明的一个方面的液晶显示器件包括：第一和第二基板；第一基板上的栅线；与栅线交叉以限定像素区域并在其间具有栅绝缘膜的数据线；包括栅极、源极、漏极、和用于限定源极与漏极之间的沟道的半导体层的薄膜晶体管；在第一基板上平行于栅线的公共线；在像素区域中从公共线延伸的公共电极；以及公共线和与像素区域中的公共电极相隔开、被限定在贯穿栅绝缘膜的像素孔中的像素电极，其中半导体层与包括数据线、源极和漏极的源和漏金属图案重叠，并且漏极从半导体层向像素电极的上部分突出，以连接到像素电极。
根据本发明的另一个方面的液晶显示器件的制造方法包括：提供第一和第二基板；第一掩模工序，在第一基板上形成包括栅线、栅极、公共线和公共电极的第一掩模图案组；第二掩模工序，在第一掩模图案组上形成栅绝缘膜和半导体层，并随后限定与公共线和公共电极分隔开、贯穿像素区域中的栅绝缘膜和半导体层的像素孔，并且在像素孔中形成像素电极；以及第三掩模工序，在第一基板上形成包括与栅线交叉以限定像素区域的数据线、源极和漏极的源和漏金属图案，并暴露出半导体图案的有源层以限定源极与漏极之间的沟道。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的，意欲对本发明的权利要求提供进一步的解释。
附图说明
本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请中并且作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。
在附图中：
图1示出了现有技术液晶显示板的示意性透视图；
图2示出了根据本发明第一实施方式的水平电场施加型薄膜晶体管基板的平面图；
图3示出了沿图2中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图；
图4示出了采用如图3所示的水平电场施加型薄膜晶体管基板的液晶显示板的数据焊盘区域的截面图；
图5A和图5B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第一掩模工序的平面图和截面图；
图6A至图6C示出了用于详细说明第一掩模工序的截面图；
图7A和图7B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第二掩模工序的平面图和截面图；
图8A至图8C示出了用于详细说明第二掩模工序的截面图；
图9A和图9B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第三掩模工序的平面图和截面图；
图10A至图10D示出了用于详细说明第三掩模工序的截面图；
图11示出了根据本发明第二实施方式的部分薄膜晶体管基板的平面图；
图12示出了沿图11中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图；
图13示出了根据本发明第三实施方式的部分薄膜晶体管基板的平面图；
图14示出了沿图13中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图；
图15示出了根据本发明第四实施方式的部分薄膜晶体管基板的平面图；
图16示出了沿图15中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图；
图17A和图17B示出了用于说明根据本发明另一实施方式的保护膜的制造方法的截面图；以及
图18A和图18B示出了用于说明采用根据本发明实施方式的薄膜晶体管基板的液晶显示板的制造方法中的保护膜的制造方法的截面图。
具体实施方式
图2示出了根据本发明第一实施方式的水平电场施加型薄膜晶体管基板的平面图，以及图3示出了沿图2中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图。
参照图2和图3，水平电场施加型的薄膜晶体管基板包括：提供在下基板142上的彼此交叉并其间具有栅绝缘膜144的栅线102和数据线104，连接到各交叉点的薄膜晶体管106，提供在由交叉结构限定的像素区域中以形成水平电场的像素电极118和公共电极122，连接到公共电极122的公共线120，以及提供在公共电极122与漏极112之间的重叠部分的存储电容Cst。而且，薄膜晶体管基板包括连接到栅线102的栅焊盘126，以及连接到数据线104的数据焊盘134。
栅线102从栅驱动器(未示出)提供扫描信号，同时数据线104从数据驱动器(未示出)提供视频信号。栅线102和数据线104彼此交叉并在其间具有栅绝缘膜144，以限定像素区域。
栅线102以具有包括透明导电层的至少两层栅金属层的多层结构形成在基板142上。例如，栅线102具有其中构造有采用透明导电层的第一导电层101和由不透明金属形成的第二导电层103的双层结构。第一导电层101由ITO、TO、IZO或ITZO等形成，而第二导电层103由Cu、Mo、Al、Cu合金、Mo合金和Al合金等形成。可选地，栅线102可仅由第二导电层103形成。
薄膜晶体管106响应施加到栅线102上的扫描信号使得施加到数据线104上的像素信号充入像素电极118并保持。为此，薄膜晶体管106包括栅线102中所包含的栅极，连接到数据线104的源极110，与源极110相对设置以连接到像素电极118的漏极112，与栅线102重叠并其间具有栅绝缘膜144、以提供源极110与漏极112之间的沟道的有源层114，以及形成在除沟道部分的有源层114上、以与源极110和漏极112欧姆接触的欧姆接触层116。
而且，包括有源层114和欧姆接触层116的半导体层115沿数据线104重叠。
公共线120和公共电极122将用于驱动液晶的基准电压，即公共电压提供到各像素。
为此，公共线120包括在显示区域中平行于栅线102提供的内部公共线120A，以及在非显示区域中共同连接到内部公共线120A的外部公共线120B。公共线120具有多层结构，其中第一和第二导电层101和103沿上述栅线102设置在基板150上。可选地，公共线120可仅由第二导电层103形成。
公共电极122提供在像素区域内，以连接到内部公共线120A。更具体地说，公共线122包括与栅线102相邻并与漏极112重叠的水平部分122A，以及从水平部分122A延伸到像素区域122以连接到内部公共线120A的伸出部分(finger part)122B。公共电极122由公共线120的第一导电层，即透明导电层形成。
提供存储电容Cst以便公共电极122的第一水平部分122A与漏极112重叠，其间具有栅绝缘膜144和半导体层115。例如，以使漏极112尽可能宽地与公共电极122的第一水平部分122A重叠的方式设置漏极112。因而，存储电容Cst的电容值由于公共电极122与像素电极118之间的宽重叠区域而增加，从而存储电容Cst使得充入在像素电极118中的视频信号稳定保持直到充入下一信号。
像素电极118提供在贯穿栅绝缘膜144的像素孔170内，从而使其平行于公共电极122的伸出部分122B。因而，在基板142上以像素电极118在像素孔170内与栅绝缘膜144的边缘形成接触面的方式设置像素电极118并将其暴露出。因此，像素电极118连接到从漏极112与半导体层115之间的重叠部分向像素电极118突出的漏极112的突出部分。而且，像素电极118与公共线120A和公共电极122的水平部分122A相分离而没有一点重叠。如果经由薄膜晶体管106将视频信号施加到像素电极118，那么在像素电极118与施加有公共电压的公共电极122的伸出部分122B之间形成水平电场。
在薄膜晶体管阵列基板与滤色片阵列基板之间、沿水平方向排列的液晶分子在该水平电场的作用下由于介电各向异性而旋转。透过像素区域的光透射率根据液晶分子的旋转度而不同，从而实现灰度极。
而且，公共电极122的伸出部分122B和像素电极可以形成为Z字形。而且，数据线可以沿相邻的公共电极12的伸出部分122B形成为Z字形。
栅线102经由栅焊盘126从栅驱动器接收扫描信号。栅焊盘126包括从栅线102延伸的下栅焊盘电极128，以及设置在贯穿栅绝缘膜144的第一接触孔130内、以连接到下栅焊盘电极128的上栅焊盘电极132。例如，沿像素电极118的上栅焊盘电极132由透明导电层形成，并且与围绕第一接触孔130的栅绝缘膜144的边缘形成接触面。
公共线120经由公共焊盘160从公共电压产生器接收公共电压。公共焊盘160具有与栅焊盘126相同的垂直结构。换句话说，公共焊盘160包括从公共线120延伸的下公共焊盘电极162，以及设置在贯穿栅绝缘膜144的第二接触孔164内、以连接到下公共焊盘电极162的上公共焊盘电极166。例如，除像素电极118以外，上公共焊盘电极166也由透明导电层形成，并且与围绕第二接触孔164的栅绝缘膜144的边缘形成接触面。
数据线104经由数据焊盘134从数据驱动器接收像素信号。除上栅焊盘电极132之外，数据焊盘134也是在贯穿栅绝缘膜144的第三接触孔138内由透明导电层形成的。设置有数据焊盘134的第三接触孔138以部分数据线104重叠的方式延伸。因而，数据线104从其与半导体层115之间的重叠部分突出到第三接触孔138中，以连接到数据焊盘134的延伸部分。
在这种情况下，由于缺少保护膜而暴露出数据线104。如图4所示，为了避免数据线104暴露在外而被氧化，数据焊盘134的延伸部分和数据线104的连接部分位于由密封剂320密封的区域内。因而，位于密封区域中的数据线104由将形成在其上的下定向膜312来保护。
参照图4，涂敷有下定向膜312的薄膜晶体管基板和涂敷有上定向膜310的滤色片基板300通过密封剂320彼此粘接在一起，并且由密封剂320密封的两基板之间的盒间隙中形成有液晶。上和下定向膜310和312在两基板的图像显示区域处涂敷有有机绝缘材料。为了加强粘附力，密封剂320以与上和下定向膜310和312不接触的方式间隔形成。因而，提供在薄膜晶体管基板上的数据线104，连同源极110和漏极112一起，设置在由密封剂320密封的区域中，以便其可被涂敷在其上的下定向膜312以及密封区域中形成的液晶充分保护。
如上所述，在根据本发明第一实施方式的薄膜晶体管基板中，通过在限定贯穿栅绝缘膜144的像素孔170以及接触孔130、164和138中使用的光刻胶图案的掀离工序，形成包括像素电极118、上栅焊盘电极132、上公共焊盘电极166和数据焊盘134的透明导电图案。因而，透明导电图案以与围绕相应像素孔的栅绝缘膜144的边缘形成接触面的方式设置在基板142上。
而且，与栅绝缘膜144相似，半导体层115被构图，并具有在形成包括数据线104、源极110和漏极112的源/漏金属图案后被去除的暴露部分。而且，在形成源/漏金属图案后，暴露有源层114以限定薄膜晶体管106的沟道。因而，半导体层115具有仅在源极110与漏极112之间的沟道部分、以及源/漏金属图案与栅绝缘膜144之间的重叠部分形成的结构。而且，暴露出的有源层114的表面层124通过等离子进行表面处理，从而沟道部分的有源层114可被氧化为SiO2的表面层124保护。
通过下面的三轮掩模工序形成根据本发明第一实施方式的具有上述结构的水平电场施加型薄膜晶体管基板。
图5A和图5B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第一掩模工序的平面图和截面图，以及图6A至图6C示出了用于详细说明第一掩模工序的截面图；
通过第一掩模工序在下基板142上形成包括栅线102、下焊盘电极128、公共线120、公共电极122和下公共焊盘电极162的第一掩模图案组。例如，除公共电极122之外的第一掩模图案组具有其中构造有至少两个导电层的多层结构。但是，为了说明方便，将仅描述具有第一和第二导电层101和103的双层结构。公共电极122具有透明导电层的第一导电层101的单层结构。通过采用例如衍射曝光掩模或半色调掩模等的部分透射掩模(partialtransmitting mask)的单个掩模工序形成具有多层结构和单层结构的第一掩模图案组。
参照图6A，通过例如溅射等的沉积技术在下基板142上设置第一和第二导电层101和103。第一导电层101由诸如ITO、TO、IZO或ITZO等的透明导电材料形成。另一方面，第二导电层103使用由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金等的金属材料形成的单层，或者采用至少两层的层叠结构(layer built structure)，例如Al/Cr，Al/Mo，Al(Nd)/Al，Al(Nd)/Cr，Mo/Al(Nd)/Mo，Cu/Mo，Ti/Al(Nd)/Ti，Mo/Al，Mo/Ti/Al(Nd)，Cu-合金/Mo，Cu-合金/Al，Cu-合金/Mo-合金，Cu-合金/Al-合金，Al/Mo-合金，Mo-合金/Al，Al-合金/Mo-合金，Mo-合金/Al-合金，Mo/Al合金，Cu/Mo合金Cu/Mo(Ti)或Cu/Mo(Ti)等。
随后，通过使用部分透射掩模的光刻法形成包括不同厚度的光刻胶图案220A和220B的第一光刻胶图案220。部分透射掩模包括用于遮蔽紫外线的遮蔽部分，用于使用裂缝图案(slit pattern)衍射紫外线或使用相移材料(phase-shifting material)部分透射紫外线的部分透射部分，以及用于完全透射紫外线的完全透射部分。通过使用部分透射掩模的光刻法形成包括不同厚度的光刻胶图案220A和220B以及孔部分的第一光刻胶图案220。在这种情况下，相对厚的光刻胶图案220A提供在与部分透射掩模的遮蔽部分重叠的遮蔽区域P1中；比光刻胶图案220A薄的光刻胶图案220B提供在与部分透射部分重叠的部分曝光区域P2中；并且孔部分提供在与完全透射部分重叠的完全曝光区域P3中。
而且，通过使用第一光刻胶图案220作为掩模的蚀刻工序蚀刻第一和第二导电层101和103的暴露的部分，从而提供包括双层结构的栅线102、下栅焊盘电极128、公共线120、公共电极122和下公共焊盘电极162的第一掩模图案组。
参照图6B，通过使用氧气(O2)等离子的灰化工序使光刻胶图案220A的厚度变薄并去除光刻胶图案220B。而且，通过使用灰化的光刻胶图案220A作为掩模的蚀刻工序去除公共电极122上的第二导电层103。在这种情况下，沿灰化的光刻胶图案220A再次蚀刻构图后的第二导电层103的每一侧，从而使得第一掩模图案组的第一和第二导电层101和103具有阶梯状的恒定的阶梯覆盖面。因此，当第一和第二导电层101和103的侧表面具有高陡度的斜面时，可以避免在其上可能产生的栅绝缘膜152(144)的阶梯覆盖恶化。
参照图6C，通过剥离工序去除留在图6B中的第一掩模图案组上的光刻胶图案220A。
图7A和图7B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第二掩模工序的平面图和截面图，以及图8A至图8C示出了用于详细说明第二掩模工序的截面图。
在提供有第一掩模图案组的下基板142上设置包括有源层114和欧姆接触层116的半导体层115，并且通过第二掩模工序限定贯穿半导体层115的像素孔170以及贯穿栅绝缘膜144的第一至第三接触孔130、164和138。而且，在相应的孔内形成包括像素电极118、上栅和公共焊盘电极132和166以及数据焊盘134的透明导电图案。
参照图8A，通过诸如PECVD等的沉积技术在提供有第一掩模图案组的下基板142上顺序设置栅绝缘膜144和包括有源层114和欧姆接触层116的半导体层115。例如，栅绝缘膜144由例如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成，而有源层114和欧姆接触层116由非晶硅或掺杂有n+或p+杂质的非晶硅形成。
随后，通过使用第二掩模的光刻法在欧姆接触层116上形成第二光刻胶图案200，并且通过使用第二光刻胶图案200作为掩模的蚀刻工序限定像素孔170以及第一至第三接触孔130、164和138。像素孔170以及第一至第三接触孔130、164和138，从而使其贯穿从欧姆接触层到栅绝缘膜144的区域。在这种情况下，半导体层115和栅绝缘膜144被过蚀刻，因此像素孔170以及第一至第三接触孔130、164和138的边缘比第二光刻胶的边缘位于更内侧，从而具有底切(under-cut)结构。例如，平行于公共电极122的伸出部分122B的像素孔170和第三接触孔138暴露出基板142，而第一和第二接触孔130和164在周边部分暴露出基板142并且暴露出下栅和公共焊盘电极128和162。可选地，可以提供第一和第二接触孔130和164，从而使其仅暴露出下栅和公共电极128和162。
参照图8B，通过例如溅射等沉积技术在提供有光刻胶图案200的基板142上完全形成透明导电层117。透明导电层117由ITO、TO、IZO或ITZO等形成。因而，在像素孔170内形成像素电极118；在第一和第二接触孔130和164内分别形成上栅和公共焊盘电极132和166；并且在第三接触孔138内形成数据焊盘134。就设置在第二光刻胶图案200上的透明导电层117来说，通过在像素孔170以及第一至第三接触孔130、164和138的边缘与第二光刻胶图案200的边缘之间相隔的距离，这种透明导电图案具有开放结构(openedstructure)。而且，沿像素孔170以及第一至第三接触孔130、164和138的边缘形成透明导电图案，从而使其与围绕相应的孔的栅绝缘膜144形成接触面。因此，在去除涂敷有透明导电膜117的光刻胶图案200的掀离工序时便于第二光刻胶图案200与欧姆接触层116之间的剥离剂渗透。
参照图8C，通过掀离工序去除图8B所示的涂敷有透明导电膜117的第二光刻胶图案200。
图9A和图9B分别示出了用于说明根据本发明实施方式的水平电场施加型薄膜晶体管基板的制造方法中的第三掩模工序的平面图和截面图，以及图10A至图10D示出了用于详细说明第三掩模工序的截面图。
通过第三掩模工序在提供有半导体层115和透明导电图案的下基板142上形成包括栅线104、源极110和漏极112的源/漏金属图案。而且，去除没有与源/漏金属图案重叠的半导体层115并且暴露出源极110与漏极112之间的有源层114，从而限定薄膜晶体管106的沟道。通过采用例如衍射曝光掩模或半色调掩模等部分透射掩模的单个掩模工序形成源/漏金属图案和薄膜晶体管106的沟道。
参照图10A，通过例如溅射等沉积技术在提供有半导体层115和透明导电图案的下基板142上形成源/漏金属层。源/漏金属层采用由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金等的金属材料形成的单层，或者采用至少两层的层叠结构，例如Al/Cr，Al/Mo，Al(Nd)/Al，Al(Nd)/Cr，Mo/Al(Nd)/Mo，Cu/Mo，Ti/Al(Nd)/Ti，Mo/Al，Mo/Ti/Al(Nd)，Cu-合金/Mo，Cu-合金/Al，Cu-合金/Mo-合金，Cu-合金/Al-合金，Al/Mo合金，Mo-合金/Al，Al-合金/Mo-合金，Mo-合金/Al-合金，Mo/Al合金，Cu/Mo合金或Cu/Mo(Ti)等。
随后，通过使用部分透射掩模的光刻法在源/漏金属层上形成包括不同厚度的光刻胶图案210A和210B的第三光刻胶图案210。部分透射掩模包括用于遮蔽紫外线的遮蔽部分，用于使用裂缝图案衍射紫外线或使用相移材料部分透射紫外线的部分透射部分，以及用于完全透射紫外线的完全透射部分。通过使用部分透射掩模的光刻法形成包括不同厚度的光刻胶图案210A和210B以及孔部分的第三光刻胶图案210。在这种情况下，相对厚的光刻胶图案210A提供在与部分透射掩模的遮蔽部分重叠的遮蔽区域P1中；比光刻胶图案210A薄的光刻胶图案210B提供在与部分透射部分重叠的部分曝光区域P2中，即，将要提供有沟道的区域；并且孔区域提供在与完全透射部分重叠的完全曝光区域P3中。
而且，通过使用第三光刻胶图案210的蚀刻工序对源/漏金属层构图，从而提供包括数据线104和与源极110一体的漏极112的源/漏金属图案。例如，通过湿刻工序对源/漏金属层构图，以便源/漏金属图案与第三光刻胶图案210相比具有过蚀刻的结构。源/漏金属图案的漏极112从其与半导体层115之间的重叠部分向像素电极118突出，以连接到像素电极118。数据线104也在半导体层115与栅绝缘膜144之间突出到第三接触孔138的内部，以连接到数据焊盘134。
参照图10B，对通过第三光刻胶图案210暴露的半导体层115进行蚀刻，从而半导体层115仅存在于其与第二光刻胶图案210之间的重叠部分中。例如，通过利用第三光刻胶图案210作为掩模的具有线性的蚀刻工序蚀刻暴露的半导体层115。因而，在源/漏金属图案形成之后，半导体层115仅存在于其与使用的第三光刻胶图案210之间的重叠部分中，从而与源/漏金属图案重叠，并且半导体层115具有半导体层115的边缘比源/漏金属图案的边缘更突出的结构。所以，源/漏金属图案和半导体层115具有阶梯状的阶梯覆盖面。
参照图10C，通过使用氧气(O2)等离子的灰化工序使光刻胶图案210A的厚度变薄并去除图10B中所示的光刻胶图案210B。该灰化工序可以与用于蚀刻暴露的半导体层115的干刻工序结合起来，以在相同的腔室内进行。而且，通过使用灰化的光刻胶图案210A的蚀刻工序去除暴露的源/漏金属图案和欧姆接触层116。因而，源极110与漏极112彼此断开，并且完成具有用于暴露其间的有源层114的沟道的薄膜晶体管106。
此外，通过使用氧气(O2)等离子的表面处理工序暴露出有源层114的表面被氧化为SiO2。因而，限定薄膜晶体管106的沟道的有源层114可由被氧化为SiO2的表面层124保护。
参照图10D，通过剥离工序去除图10C中所示的光刻胶图案210A。
如上所述，根据本发明第一实施方式的FFS型薄膜晶体管基板的制造方法可以通过三轮掩模工序减少工序的数量。
图11示出了根据本发明第二实施方式的部分FFS型薄膜晶体管基板的平面图，以及图12示出了沿图11中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图。
图11和图12中所示的薄膜晶体管基板除了数据焊盘234具有与栅焊盘126一样的垂直结构之外具有与图2和图3中所示的薄膜晶体管基板相同的元件；并且其还包括用于连接从数据焊盘234延伸到数据线104的数据连接线250的接触电极252。因此，将省略对相同元件的说明。
参照图11和图12，数据焊盘234包括提供在基板142上的下数据焊盘电极236，以及提供在第三接触孔238内的上数据焊盘电极240，其中该第三接触孔238穿过栅绝缘膜144以暴露下数据焊盘电极236，从而与栅焊盘126相似地连接到下数据焊盘电极236。
数据连接线250从数据焊盘234的下电极236延伸，从而与数据线104重叠，并且通过贯穿栅绝缘膜144的第四接触孔254暴露该数据连接线250。数据连接线250经由提供在第四接触孔254内的接触电极252连接到数据线104。
例如，通过第一掩模工序除下栅焊盘电极128之外，还提供下数据焊盘电极236和数据连接线250。通过第二掩模工序除第一接触孔130之外，还形成第三和第四接触孔238和254。在第二掩模工序中，除上栅焊盘电极132之外，还在第三和第四接触孔238和254内分别形成上数据焊盘电极240和接触电极252。在这种情况下，上数据焊盘电极240和接触电极252形成与围第三和第四接触孔238和254的栅绝缘膜144边缘之间接触面。
而且，数据线104设置在由密封剂密封的区域内，因此其可以被形成在其上的定向膜或形成在密封区域中的液晶保护。为此，用于将数据线104连接到数据连接线250的接触电极252位于密封区域内。
图13示出了根据本发明第三实施方式的部分FFS(边缘电场切换)型薄膜晶体管基板的平面图，以及图14示出了沿图13中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图。
图13和图14中所示的薄膜晶体管基板除上数据焊盘电极240是与沿数据连接线250延伸的第三接触孔238内的接触电极252一体形成的之外具有与图11和图12中所示的薄膜晶体管基板相同的元件。因此，将省略对相同元件的说明。
参照图13和图14，数据焊盘234的第三接触孔238沿数据连接线250延伸，从而使其与数据线104重叠。因而，上数据焊盘电极240和接触电极252以一体的结构形成在第二接触孔238内以连接到数据线104。上数据焊盘电极240和接触电极252形成与围绕第三接触孔238的栅绝缘膜144边缘的接触面。
图15示出了根据本发明第四实施方式的部分FFS型薄膜晶体管基板的平面图，以及图16示出了沿图15中II-II’、III-III’和IV-IV’线提取的薄膜晶体管基板的截面图。
图15和图16中所示的薄膜晶体管基板具有与图13和图14中所示的薄膜晶体管基板相同的元件，除了其还包括提供在除设置有栅焊盘126和数据焊盘234的焊盘区域之外的剩余阵列区域的保护膜150。因此，将省略对相同元件的说明。
参照图15和图16，在提供有源/漏金属图案的基板142上形成保护膜150，从而使其在提供有栅焊盘126和数据焊盘134的焊盘区域处被打开。保护膜150由类似栅绝缘膜144的无机绝缘膜形成。可选地，保护膜150可由丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等形成。
通过第四掩模工序、或通过橡胶刻板(rubber stamp)印刷系统像将定向膜形成为最上层一样来形成保护膜150。而且，保护膜150完全形成在基板142上，并随后通过使用定向膜作为掩模的蚀刻工序、或通过在将基板142粘接到滤色片基板后使用滤色片基板作为掩模的蚀刻工序使保护膜150在焊盘区域处被打开。
第一，当使用第四掩模工序时，保护膜150完全形成在提供有源/漏金属图案的基板142上。在这种情况下，通过PECVD、旋转涂敷或非旋转涂敷(spinless coating)等形成保护膜150。而且，通过光刻法和使用第四掩模的蚀刻工序对保护膜150构图，以使其在焊盘区域被打开。
第二，通过作为形成将要设置在保持膜150上的定向膜的方法的橡胶刻板印刷技术仅在除焊盘区域之外的剩余阵列区域印刷保护膜150，从而使其在焊盘区域处被打开。换句话说，通过在提供有源/漏金属图案的基板142上对准地设置橡胶掩模(rubber mask)、并随后通过橡胶刻板印刷技术仅在除焊盘区域之外的阵列区域印刷绝缘材料来形成保护膜150。
第三，通过使用提供在其上的定向膜的蚀刻工序使保护膜150在焊盘区域被打开。更具体地说，如图17A所示，保护膜150完全形成在基板142上，并且通过橡胶刻板印刷方法在保护膜150上形成定向膜152。随后，如图17B所示，通过使用定向膜152作为掩模的蚀刻工序使保护膜150在焊盘区域被打开。
第四，通过使用滤色片基板作为掩模的蚀刻工序使保护膜150在焊盘区域被打开。更具体地说，如图18A所示，提供有保护膜150并具有提供在其上的下定向膜312的薄膜晶体管基板通过密封剂320粘接到提供有上定向膜310的滤色片基板300。随后，如图18B所示，通过使用滤色片基板300作为掩模的蚀刻工序使保护膜150在焊盘区域被打开。在这种情况下，通过使用等离子的蚀刻工序使保护膜150在焊盘区域被打开、或者通过将其中薄膜晶体管基板粘接到滤色片基板300的液晶显示板浸入装有蚀刻剂的蚀刻容器中的浸渍技术，使保护膜150在焊盘区域被打开。
如上所述，根据本发明，借助于第一部分透射掩模，与其他第一掩模图案组的多层结构一起，形成单层结构的公共电极。
此外，根据本发明，通过第二掩模工序对半导体层和栅绝缘膜同时构图，以提供穿过延伸到栅绝缘膜的区域的多个孔，并通过用于掩模工序中的光刻胶图案的掀离工序在多个孔内提供透明导电图案。
此外，根据本发明，在形成源/漏金属图案后，对与栅绝缘膜同时构图的半导体层再次进行构图，以去除其暴露的部分；并且通过利用第三部分透射掩模暴露出源极与漏极之间的有源层，以限定薄膜晶体管的沟道。因而，半导体层仅存在于薄膜晶体管的沟道和源/漏金属图案与栅绝缘膜之间的重叠部分当中。
此外，根据本发明，通过印刷技术、第四掩模工序、使用定向膜作为掩模的蚀刻工序、或使用滤色片基板作为掩模的蚀刻工序等，还提供了具有开放的焊盘区域的保护膜。
因此，通过三轮掩模工序或四轮掩模工序可以简化根据本发明的薄膜晶体管的制造方法，因此可以减少材料成本和设备投资成本等，并能提高生产率。
虽然通过上述的附图对实施方式对本发明进行了说明，但是可以清楚地理解，对于本领域的普通技术人员来说，本发明并不限于这些实施方式而是在不脱离本发明精神的情况下可以具有各种变型和改进。因而，本发明的范围仅有所附的权利要求及其等效物所限定。

Claims (58)

1、一种液晶显示器件，包括：
第一和第二基板；
所述第一基板上的栅线；
与所述栅线交叉以限定像素区域的数据线，其中所述栅线和数据线之间具有栅绝缘膜；
包括栅极、源极、漏极、和用于限定源极与漏极之间的沟道的半导体层的薄膜晶体管；
在所述第一基板上平行于所述栅线的公共线；
在所述像素区域中从公共线延伸的公共电极；以及
与公共线和所述像素区域中的公共电极相隔开、以限定在贯穿所述栅绝缘膜的像素孔中的像素电极，
其中所述半导体层与包括数据线、源极和漏极的源和漏金属图案重叠，并且
其中所述漏极从所述半导体层向所述像素电极的上部分突出，以连接到所述像素电极。
2、根据权利要求1所述的器件，其特征在于，所述栅线和公共线具有至少两个导电层，并且所述公共电极由公共线的透明导电层的延伸部分形成。
3、根据权利要求1所述的器件，其特征在于，所述栅线和公共线由金属层形成。
4、根据权利要求1所述的器件，其特征在于，所述像素电极与像素孔中的栅绝缘膜接界。
5、根据权利要求1所述的器件，其特征在于，还包括：
提供用来使所述漏极与具有栅绝缘膜和半导体层的部分公共电极重叠的存储电容。
6、根据权利要求1所述的器件，其特征在于，还包括：
连接到所述栅线、公共线和数据线的至少其中之一的焊盘，
其中所述焊盘包括：
所述第一基板上的下焊盘电极；以及
位于贯穿所述栅绝缘膜以暴露出所述下焊盘电极的接触孔中并连接到所述下焊盘电极的上焊盘电极。
7、根据权利要求6所述的器件，其特征在于，所述下焊盘电极连接到所述栅线和公共线的至少其中之一。
8、根据权利要求6所述的器件，其特征在于，还包括：
数据连接线，其以与所述数据线重叠方式从所述下焊盘电极延伸；以及
接触电极，位于贯穿所述栅绝缘膜以暴露所述数据连接线的第二接触孔中，从而将所述数据连接线连接到数据线。
9、根据权利要求8所述的器件，其特征在于，具有所述上焊盘电极的接触孔沿所述数据连接线延伸以与第二接触孔成为一体，并且所述上焊盘电极与接触电极成为一体。
10、根据权利要求8所述的器件，其特征在于，具有所述像素电极、上焊盘电极和接触电极的透明导电图案与围绕相应的孔的栅绝缘膜接界。
11、根据权利要求8所述的器件，其特征在于，所述数据线与接触电极之间的接触部分位于在粘接所述第一基板和第二基板之后由密封剂密封的区域中。
12、根据权利要求9所述的器件，其特征在于，所述数据线与接触电极之间的接触部分位于在粘接所述第一基板和第二基板之后由密封剂密封的区域中。
13、根据权利要求1所述的器件，其特征在于，还包括：
由透明导电层形成的数据焊盘，位于贯穿所述栅绝缘膜接触孔中以连接到数据线，
其中所述数据焊盘与围绕接触孔的栅绝缘膜接界。
14、根据权利要求13所述的器件，其特征在于，所述数据线位于在粘接所述第一基板和第二基板后、由密封剂密封的区域中。
15、根据权利要求1所述的器件，其特征在于，所述薄膜晶体管的沟道还包括由等离子表面处理氧化的表面层。
16、根据权利要求1所述的器件，其特征在于，所述半导体层以及源和漏金属图案具有阶梯形状。
17、根据权利要求6所述的器件，其特征在于，还包括：
位于所述第一基板上并在提供有焊盘的焊盘区域被打开的保护膜。
18、根据权利要求17所述的器件，其特征在于，还包括：
在所述保护膜上的定向膜。
19、根据权利要求18所述的器件，其特征在于，所述保护膜以与所述定向膜相同的图案形成。
20、根据权利要求18所述的器件，其特征在于，所述保护膜以与所述第二基板相同的图案形成。
21、根据权利要求13所述的器件，其特征在于，还包括：
位于所述第一基板上并在提供有焊盘的焊盘区域被打开的保护膜。
22、根据权利要求21所述的器件，其特征在于，还包括：
在所述保护膜上的定向膜。
23、根据权利要求22所述的器件，其特征在于，所述保护膜以与所述定向膜相同的图案形成。
24、根据权利要求23所述的器件，其特征在于，所述保护膜以与所述第二基板相同的图案形成。
25、一种液晶显示器件的制造方法，包括：
提供第一和第二基板；
第一掩模工序，在所述第一基板上形成包括栅线、栅极、公共线和公共电极的第一掩模图案组；
第二掩模工序，在所述第一掩模图案组上形成栅绝缘膜和半导体层，并随后限定与所述公共线和公共电极分隔开、以贯穿所述像素区域中的栅绝缘膜和半导体层的像素孔，并且在像素孔中形成像素电极；以及
第三掩模工序，在所述第一基板上形成包括与栅线交叉以限定像素区域的数据线、源极和漏极的源和漏金属图案，并暴露出半导体图案的有源层以限定源极与漏极之间的沟道。
26、根据权利要求25所述的方法，其特征在于，所述栅线、栅极和公共线具有包括透明导电层的至少两个导电层，并且所述公共电极由公共线的透明导电层的延伸部分形成。
27、根据权利要求25所述的方法，其特征在于，所述栅线和公共线由金属层形成。
28、根据权利要求25所述的方法，其特征在于，所述像素电极与所述像素孔中的栅绝缘膜接界。
29、根据权利要求25所述的方法，其特征在于，所述第一掩模工序包括：
在所述第一基板上形成至少两个导电层；
通过使用部分透射掩模的光刻法形成具有不同厚度的光刻胶图案；
通过使用所述光刻胶图案的蚀刻工序形成包括具有至少两个导电层的公共电极的第一掩模图案组；以及
通过所述使用光刻胶图案的蚀刻工序蚀刻所述公共电极以留下其透明导电层。
30、根据权利要求25所述的方法，其特征在于，所述第三掩模工序还包括：
使所述半导体层存在于所述沟道和源和漏金属图案与栅绝缘膜之间的重叠部分。
31、根据权利要求30所述的方法，其特征在于，所述第三掩模工序包括：
在所述第一基板上形成包括所述数据线和与源极一体形成的漏极的源和漏金属图案；
蚀刻通过所述源和漏金属图案暴露的半导体层；以及
暴露出所述源极与漏极之间的有源层以限定沟道。
32、根据权利要求30所述的方法，其特征在于，所述第三掩模工序包括：
在所述第一基板上形成所述源和漏金属层并且在其上形成厚度不同的光刻胶图案；
通过所述光刻胶图案对源和漏金属层构图，以提供包括所述数据线和与源极一体形成的漏极的源和漏金属图案；
蚀刻通过所述光刻胶图案暴露的半导体层；以及
通过所述光刻胶图案暴露出所述源极与漏极之间的有源层以形成沟道。
33、根据权利要求25所述的方法，其特征在于，所述第三掩模工序还包括：
形成存储电容，从而使所述漏极与具有栅绝缘膜和半导体层的部分公共电极重叠。
34、根据权利要求25所述的方法，其特征在于：
所述第一掩模工序还包括形成连接到所述栅线和公共线的至少其中之一的下焊盘电极，并且
所述第二掩模工序还包括形成用于暴露所述下焊盘电极的接触孔，以及形成连接到所述接触孔中的下焊盘电极的上焊盘电极。
35、根据权利要求25所述的方法，其特征在于：
所述第一掩模工序还包括在所述第一基板上形成要连接到所述数据线的数据连接线和下焊盘电极，并且
所述第二掩模工序还包括形成用于暴露所述下焊盘电极和数据连接线的第一和第二接触孔，以及在相应的接触孔中形成连接到所述下焊盘电极的上焊盘电极以及要连接到数据连接线和数据线的接触电极。
36、根据权利要求35所述的方法，其特征在于，具有所述上焊盘电极的第一接触孔沿数据连接线延伸以与第二接触孔成为一体，并且所述上焊盘电极与接触电极成为一体。
37、根据权利要求35所述的方法，其特征在于，包括所述像素电极、上焊盘电极和接触电极的至少其中之一的透明导电图案与围绕相应的孔的栅绝缘膜接界。
38、根据权利要求34所述的方法，其特征在于，包括所述像素电极、上焊盘电极和接触电极的至少其中之一的透明导电图案与围绕相应的孔的栅绝缘膜接界。
39、根据权利要求35所述的方法，其特征在于，所述数据线与接触电极之间的接触部分位于在粘接所述第一基板和第二基板之后由密封剂密封的区域中。
40、根据权利要求36所述的方法，其特征在于，所述数据线与接触电极之间的接触部分位于在粘接所述第一基板和第二基板之后由密封剂密封的区域中。
41、根据权利要求25所述的方法，其特征在于，所述第二掩模工序还包括：
形成贯穿所述半导体层和栅绝缘膜的接触孔并且使其与所述数据线重叠；以及
形成焊盘以连接到所述接触孔中的数据线。
42、根据权利要求41所述的方法，其特征在于，所述焊盘与围绕接触孔的栅绝缘膜接界。
43、根据权利要求41所述的方法，其特征在于，所述数据线位于在粘接所述第一基板和第二基板之后由密封剂密封的区域中。
44、根据权利要求25所述的方法，其特征在于，所述第三掩模工序还包括：
用等离子对所述薄膜晶体管的沟道进行表面处理以氧化表面层。
45、根据权利要求30所述的方法，其特征在于，所述半导体层以及源和漏金属图案具有阶梯形状。
46、根据权利要求34所述的方法，其特征在于，所述第二掩模工序包括：
在所述半导体层上形成光刻胶图案；
使用所述光刻胶图案作为掩模形成像素孔和接触孔；
在所述光刻胶图案上形成透明导电膜，并且在所述像素孔和接触孔中形成相应的透明导电图案；以及
去除形成有所述透明导电膜的光刻胶图案。
47、根据权利要求46所述的方法，其特征在于，所述半导体层和栅绝缘膜被过蚀刻，因此所述像素孔和接触孔的边缘比所述光刻胶图案位于更内侧。
48、根据权利要求46所述的方法，其特征在于，还包括：
在所述第一基板上形成保护膜并使其在提供有焊盘的焊盘区域被打开的第四掩模工序。
49、根据权利要求46所述的方法，其特征在于，还包括：
在所述第一基板上印刷保护膜，从而使其在提供有焊盘的焊盘区域被打开。
50、根据权利要求46所述的方法，其特征在于，还包括：
在所述第一基板上形成保护膜；
在所述保护膜上形成定向膜；以及
通过使用所述定向膜作为掩模的蚀刻工序去除在焊盘区域的保护膜。
51、根据权利要求46所述的方法，其特征在于，还包括：
在所述第一基板上形成保护膜；
粘接所述第一和第二基板；以及
通过使用所述第二基板作为掩模的蚀刻工序去除焊盘区域的保护膜。
52、根据权利要求35所述的方法，其特征在于，所述第二掩模工序包括：
在所述半导体层上形成光刻胶图案；
使用所述光刻胶图案作为掩模形成像素孔和接触孔；
在所述光刻胶图案上形成透明导电膜，并且在所述像素孔和接触孔中形成相应的透明导电图案；以及
去除形成有所述透明导电膜的光刻胶图案。
53、根据权利要求52所述的方法，其特征在于，所述半导体层和栅绝缘膜被过蚀刻，因此所述像素孔和接触孔的边缘比所述光刻胶图案位于更内侧。
54、根据权利要求52所述的方法，其特征在于，还包括：
执行第四掩模工序，在所述第一基板上形成保护膜并使其在提供有焊盘的焊盘区域被打开。
55、根据权利要求52所述的方法，其特征在于，还包括：
在所述第一基板上印刷保护膜，从而使其在提供有焊盘的焊盘区域被打开。
56、根据权利要求52所述的方法，其特征在于，还包括：
在所述第一基板上形成保护膜；
在所述保护膜上形成定向膜；以及
通过使用所述定向膜作为掩模的蚀刻工序去除在焊盘区域的保护膜。
57、根据权利要求52所述的方法，其特征在于，还包括：
在所述第一基板上形成保护膜；
粘接所述第一和第二基板；以及
通过使用所述第二基板作为掩模的蚀刻工序去除焊盘区域的保护膜。
58、根据权利要求25所述的方法，其特征在于，还包括在所述第一和第二基板之间形成液晶层。
CNB2005100827462A 2004-12-31 2005-07-11 液晶显示器件及其制造方法 Active CN100428034C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040118601 2004-12-31
KR1020040118601A KR101107269B1 (ko) 2004-12-31 2004-12-31 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR10-2004-0118601 2004-12-31

Publications (2)

Publication Number Publication Date
CN1797158A true CN1797158A (zh) 2006-07-05
CN100428034C CN100428034C (zh) 2008-10-22

Family

ID=36639950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100827462A Active CN100428034C (zh) 2004-12-31 2005-07-11 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US8179510B2 (zh)
JP (1) JP4499628B2 (zh)
KR (1) KR101107269B1 (zh)
CN (1) CN100428034C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109722A (zh) * 2009-12-28 2011-06-29 乐金显示有限公司 液晶显示器及其制造方法
CN102456696A (zh) * 2010-10-22 2012-05-16 三星移动显示器株式会社 显示装置及其制造方法
CN103870082A (zh) * 2012-12-13 2014-06-18 乐金显示有限公司 触摸传感器集成型显示装置
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
US8884283B2 (en) 2010-06-04 2014-11-11 Semiconductor Energy Laboratory Co., Ltd Memory semiconductor device having aligned side surfaces
CN106898577A (zh) * 2017-03-23 2017-06-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112015022A (zh) * 2019-05-28 2020-12-01 元太科技工业股份有限公司 主动阵列基板及其制作方法
US11901373B2 (en) 2019-05-28 2024-02-13 E Ink Holdings Inc. Active array substrate and fabricating method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4799952B2 (ja) * 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
US7338824B2 (en) * 2005-09-09 2008-03-04 Hannstar Display Corp. Method for manufacturing FFS mode LCD
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
JP6356469B2 (ja) * 2014-04-14 2018-07-11 株式会社ジャパンディスプレイ 液晶表示装置
WO2016021318A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR102221554B1 (ko) * 2015-01-19 2021-03-02 삼성디스플레이 주식회사 표시 장치
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
KR102393315B1 (ko) * 2015-09-30 2022-04-29 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
TW505801B (en) * 1995-10-12 2002-10-11 Hitachi Ltd In-plane field type liquid crystal display device comprising a structure prevented from charging with electricity
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
KR100477130B1 (ko) 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
JPH11271807A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
JP3125757B2 (ja) * 1998-07-23 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
TW548484B (en) * 1999-07-16 2003-08-21 Seiko Epson Corp Liquid crystal display device, electronic apparatus and substrate for liquid crystal device
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100322968B1 (ko) 1999-12-22 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시 장치의 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100679512B1 (ko) 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판 제조방법
JP2002190603A (ja) * 2000-12-21 2002-07-05 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
US6716681B2 (en) 2002-03-27 2004-04-06 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100878239B1 (ko) * 2002-09-06 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100484950B1 (ko) * 2002-10-31 2005-04-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
TWI222546B (en) * 2003-05-28 2004-10-21 Au Optronics Corp TFT LCD and manufacturing method thereof
TWI220534B (en) * 2003-09-16 2004-08-21 Ind Tech Res Inst Method of fabricating thin film transistor (TFT) array
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US20060012742A1 (en) * 2004-07-16 2006-01-19 Yaw-Ming Tsai Driving device for active matrix organic light emitting diode display and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109722A (zh) * 2009-12-28 2011-06-29 乐金显示有限公司 液晶显示器及其制造方法
US8884283B2 (en) 2010-06-04 2014-11-11 Semiconductor Energy Laboratory Co., Ltd Memory semiconductor device having aligned side surfaces
CN102456696A (zh) * 2010-10-22 2012-05-16 三星移动显示器株式会社 显示装置及其制造方法
CN102456696B (zh) * 2010-10-22 2016-01-20 三星显示有限公司 显示装置及其制造方法
CN103870082A (zh) * 2012-12-13 2014-06-18 乐金显示有限公司 触摸传感器集成型显示装置
CN103870082B (zh) * 2012-12-13 2017-01-11 乐金显示有限公司 触摸传感器集成型显示装置
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN106898577A (zh) * 2017-03-23 2017-06-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112015022A (zh) * 2019-05-28 2020-12-01 元太科技工业股份有限公司 主动阵列基板及其制作方法
US11901373B2 (en) 2019-05-28 2024-02-13 E Ink Holdings Inc. Active array substrate and fabricating method thereof
CN112015022B (zh) * 2019-05-28 2024-06-11 元太科技工业股份有限公司 主动阵列基板及其制作方法

Also Published As

Publication number Publication date
JP2006189779A (ja) 2006-07-20
US20060146212A1 (en) 2006-07-06
KR20060079033A (ko) 2006-07-05
JP4499628B2 (ja) 2010-07-07
US8179510B2 (en) 2012-05-15
KR101107269B1 (ko) 2012-01-19
CN100428034C (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN1797158A (zh) 液晶显示器件及其制造方法
CN1797157A (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN100514169C (zh) 液晶显示器件及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1797151A (zh) 液晶显示装置及其制造方法
CN100444013C (zh) 液晶显示器件及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1707338A (zh) 液晶显示器件及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
US7489379B2 (en) Liquid crystal display device and fabricating method thereof
CN1782842A (zh) 液晶显示器件及其制造方法
CN1451996A (zh) 薄膜晶体管阵列基板及其制造方法和掩模
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1797149A (zh) 液晶显示器件及其制造方法
CN1614485A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1277150C (zh) 液晶显示板的制造方法
CN1707342A (zh) 液晶显示器件及其制造方法
JP2008165242A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant