CN1797149A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1797149A
CN1797149A CNA200510080180XA CN200510080180A CN1797149A CN 1797149 A CN1797149 A CN 1797149A CN A200510080180X A CNA200510080180X A CN A200510080180XA CN 200510080180 A CN200510080180 A CN 200510080180A CN 1797149 A CN1797149 A CN 1797149A
Authority
CN
China
Prior art keywords
electrode
liquid crystal
semiconductor layer
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510080180XA
Other languages
English (en)
Other versions
CN100407027C (zh
Inventor
安炳喆
林柄昊
安宰俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1797149A publication Critical patent/CN1797149A/zh
Application granted granted Critical
Publication of CN100407027C publication Critical patent/CN100407027C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种液晶显示器件及其简化制造工艺的制造方法。该液晶显示器件包括：第一和第二基板；在第一基板上的栅线；在第一基板上的栅绝缘膜；与栅线交叉以限定像素区的数据线；位于像素区的像素孔；在像素区的像素孔中位于栅绝缘膜上由透明导电层形成的像素电极；以及包括栅极、源极、漏极和半导体层的薄膜晶体管，其中半导体层与包括数据线、源极和漏极的源/漏金属图案重叠；所述漏极从半导体层向像素电极的上部突出，并且该漏极连接到像素电极；以及将与透明导电层重叠部分的半导体层去除。

Description

液晶显示器件及其制造方法
本申请要求享有2004年12月31日递交的韩国专利申请号P2004-118602的权益，该申请在此引入作为参考。
技术领域
本发明涉及一种液晶显示器件，特别是涉及一种液晶显示器件及其适用于简化制造工艺的制造方法。
背景技术
通常，液晶显示器(LCD)采用电场控制具有介电各向异性的液晶的透光率来显示图像。为此，LCD包括用于采用液晶单元矩阵显示图像的液晶面板，和用于驱动液晶显示面板的驱动电路。
参照图1，现有技术的液晶显示面板包括彼此粘结的滤色片基板10和薄膜晶体管基板20，在两者之间具有液晶24。
滤色片基板10包括依次设置于上玻璃基板2上的黑矩阵4、滤色片6和公共电极8。黑矩阵4以矩阵形式设置在上玻璃基板2上。该黑矩阵4将上玻璃基板2的区域分为多个包含滤色片6的单元区域并防止相邻单元之间的光干涉以及外界光反射。滤色片6位于由黑矩阵4限定的单元区域中，其具有在红(R)、绿(G)和蓝(B)滤色片之间交替的相邻单元，从而发射红、绿和蓝光。公共电极8由完全涂敷于滤色片6上的透明导电层形成，并提供用作液晶24驱动参考电压的公共电压Vcom。另外，可以在滤色片6和公共电极8之间提供平滑滤色片6的覆盖层(未示出)。
薄膜晶体管基板20包括为下基板12上由栅线14和数据线16交叉所限定的各单元设置的薄膜晶体管18和像素电极22。薄膜晶体管18响应来自栅线14的栅信号向像素电极22施加来自数据线16的数据信号。由透明导电材料形成的像素电极22提供来自薄膜晶体管18的数据信号以驱动液晶24。
通过由像素电极22上的数据信号和公共电极8上的公共电压Vcom形成的电场旋转具有介电各向异性的液晶24以控制液晶24的透光率，从而实现灰度级值。
此外，液晶显示面板可以包括固定滤色片10和薄膜晶体管20之间盒间隙的衬垫料(未示出)。
在液晶显示面板中，滤色片基板10和薄膜晶体管基板20由多轮掩模工艺形成。一轮掩模工艺包括诸如薄膜沉积(涂敷)、清洗、光刻、刻蚀、光刻胶剥离和检查工艺等工艺。
因为薄膜晶体管基板的制造包括半导体的制造工艺并需要多轮掩模工艺，因此，液晶显示器面板的制造成本因为制造工艺的复杂性而提高。因此，本发明已经研究出减少掩模数量的薄膜晶体管基板。
发明内容
因此，本发明提出一种液晶显示器件及其制造方法，可以基本避免由现有技术的限制和缺点所引起的一个或多个问题。
本发明的优点在于提供一种液晶显示器件及其适用于简化制造工艺的制造方法。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将使它们在某种程度上显而易见，或者可通过实践本发明来认识它们。本发明的这些目的和优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种液晶显示器件，包括：第一和第二基板；在第一基板上的栅线；在第一基板上的栅绝缘膜；与栅线交叉以限定像素区的数据线；位于像素区中的像素孔；在像素区的像素孔中位于栅绝缘膜上由透明导电层形成的像素电极；以及包括栅极、源极、漏极和半导体层的薄膜晶体管，其中半导体层与包括数据线、源极和漏极的源/漏金属图案重叠；其中漏极从半导体层向像素电极的上部突出，并且漏极连接到像素电极；并且将与透明导电层重叠部分的半导体层去除。
在本发明的另一方面，一种制造液晶显示器件的方法，包括：提供第一和第二基板；在第一基板上形成栅线和连接到栅线的栅极的第一掩模工艺；在栅线和栅极上形成栅绝缘膜和半导体层的第二掩模工艺，然后限定贯穿像素区中半导体层的像素孔，并在像素区孔中的栅绝缘膜上形成像素电极；第三掩模工艺，包括在第一基板上形成包含与栅线交叉以限定像素区的数据线、源极和漏极的源/漏金属图案，并暴露半导体层的有源层以限定源极和漏极之间的沟道。
可以理解，前述的概括性描述和下面的详细描述都是示例性和说明性的，其旨在对要求保护的本发明提供进一步的解释。
附图说明
所包括的附图用于提供对本发明的进一步理解，并结合构成说明书的一部分，示出本发明的各种实施方式，而且与说明书一起用于说明本发明的原理。
在附图中：
图1所示为现有技术的液晶显示面板的示意性透视图；
图2所示为根据本发明第一实施方式的部分薄膜晶体管的平面图；
图3A和图3B为沿图2中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板的截面图；
图4所示为采用图3所示薄膜晶体管基板的液晶显示面板的数据焊盘区域的截面图；
图5A到5B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第一掩模工艺的平面图和截面图；
图6A到6B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第二掩模工艺的平面图和截面图；
图7A到7D为用于具体地说明第二掩模工艺的截面图；
图8A和图8B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第三掩模工艺的平面图和截面图；
图9A到图9D为用于具体地说明第三掩模工艺的截面图；
图10所示为根据本发明第二实施方式的部分薄膜晶体管基板的平面图；
图11为沿图10中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图；
图12所示为根据本发明第三实施方式的部分薄膜晶体管基板的平面图；
图13为沿图12中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图；
图14所示为根据本发明第四实施方式的部分薄膜晶体管基板的平面图；
图15为沿图14中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图；
图16A和图16B为用于说明按照本发明另一实施方式的保护膜制造方法的截面图；
图17A和图17B为根据本发明实施方式用于说明在使用薄膜晶体管基板来制造液晶显示面板的制造方法中制造保护膜的方法截面图。
具体实施方式
现在参照附图详细说明本发明的各种优选实施方式。
以下将通过参考图2到图17B详细说明本发明的优选实施方式。
图2所示为根据本发明第一实施方式的部分薄膜晶体管的平面图，并且图3A和图3B为沿图2的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图。
参照图2和图3A，薄膜晶体管基板包括在下基板142上以彼此交叉的方式设置的栅线102和数据线104，在二者之间具有栅绝缘膜144，连接到靠近各交叉点的栅线102和数据线104上的薄膜晶体管106，和由交叉结构限定的像素区域中的像素电极118。此外，该薄膜晶体管基板包括设置在像素电极118和栅线102重叠部分的存储电容120，连接到栅线102的栅焊盘126，以及连接到数据线104的数据焊盘134。
薄膜晶体管106响应施加到栅线102的扫描信号允许由施加到数据线104的像素信号充入像素电极118并保存。为此，薄膜晶体管106包括连接到栅线102的栅极108，连接到数据线104的源极110，与源极110相对以连接到像素电极118的漏极112，与栅极108重叠以在源极110和漏极112之间提供沟道的有源层114，在栅极和有源层之间具有栅绝缘膜144，以及形成在除沟道区域的有源层114上使得源极110和漏极112实现欧姆接触的欧姆接触层116。
此外，包括有源层114和欧姆接触层116的半导体层115与数据线104重叠。
在由栅线102和数据线104交叉限定的像素区域中，像素电极118位于栅绝缘膜144上。此外，像素电极118通过从半导体层115向像素电极118上部突起的漏极112连接到薄膜晶体管106上。该像素电极118存储由薄膜晶体管106施加的像素信号作为充电电荷以相对于滤色片基板(未示出)上的公共电极产生电势差。该电势差由于介电各向异性旋转位于薄膜晶体管基板和滤色片基板之间的液晶并控制穿过液晶和滤色片基板的来自光源的光量。
形成存储电容120使得像素电极118与部分前级栅线102重叠，在二者之间具有栅绝缘膜144。该存储电容120允许充入像素电极118的像素信号稳定的保持。
栅线102通过栅焊盘126接收来自栅驱动器的扫描信号。栅焊盘126由延伸自栅线102的下栅焊盘电极128和设置于贯穿栅绝缘膜144的第一接触孔130内以连接到下栅焊盘电极128的上栅焊盘电极132。上栅焊盘电极132连同像素电极118一起由透明导电层形成，并与围绕第一接触孔130的栅绝缘膜144的边缘相连。
数据线104经由数据焊盘134接收来自数据驱动器的像素信号。如图3所示，数据焊盘134在贯穿栅绝缘膜144的第二接触孔138内由透明导电层与上栅焊盘电极132一起形成。数据焊盘134的第二接触孔138延伸以与部分数据线104重叠。数据焊盘134与围绕第二接触孔138的栅绝缘膜144的边缘相连。数据线104从半导体层115向第二接触孔138突出以连接到数据焊盘134的延伸部分。另外，如图3B所示，数据焊盘134在栅绝缘膜144上由透明导电层形成，并延伸以与数据线104重叠。因此，数据线104从半导体层115向数据焊盘134突出。
在这种情况下，数据线104由于没有保护膜而暴露。为了防止数据线104被暴露并氧化，如图4所示，数据焊盘134的延伸部分和数据线104的连接部分位于通过密封剂320密封的区域内。将密封区域的数据线104涂敷下定向膜312，从而保护数据线104不受氧化。
参考图4，涂敷有下定向膜312的薄膜晶体管基板和涂敷上定向膜310的滤色片基板300通过密封剂320彼此粘结，并在通过密封剂320密封的两基板的盒间隙内填充液晶。在两基板的图像显示区域中用有机绝缘材料涂敷上定向膜310和下定向膜312。设置密封剂320不与上、下定向膜310和312接触，使得两基板具有较好的粘结。因此，位于于薄膜晶体管基板上的数据线104，以及源极110和漏极112设置于由密封剂320密封的区域，使其可以得到下定向膜312以及填充于密封区域的液晶充分地保护。
如上所述，在根据本发明第一实施方式的薄膜晶体管基板中，包括像素电极118、上栅焊盘电极132和数据焊盘电极134的透明导电图案由采用光刻胶图案的刻蚀工艺形成，以限定贯穿栅绝缘膜144的接触孔130和138。因此，为了与栅绝缘膜144连接，透明导电图案设置于栅绝缘膜144上，或者相应的孔内。
此外，半导体层115以类似于栅绝缘膜144的方式形成，然后在包括数据线104、源极110和漏极112的源/漏金属图案形成时去除曝光部分。此外，在形成源/漏金属图案时，暴露有源层114以限定薄膜晶体管106的沟道。因此，半导体层115具有仅形成于源极110和漏极112之间不存在透明导电图案以及源/漏金属图案和栅绝缘膜144之间的重叠区域的沟道。这是因为，透明导电图案形成于半导体层115去除的区域。暴露的有源层114的表面层124易于通过等离子体进行表面处理，使得可以通过由SiO2氧化的表面层124保护沟道的有源层114。
可以由以下三轮掩模工艺形成具有上述结构的根据本发明第一实施方式的薄膜晶体管基板。
图5A和5B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第一掩模工艺的平面图和截面图。
通过第一掩模工艺，在下基板142上形成包括栅线102、连接到栅线102的栅极108以及下栅焊盘电极128的栅金属图案。
更具体地，通过诸如溅射等的沉积技术在下基板142上形成栅金属层。该栅金属层采用由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金等金属材料构成的单层或由Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金or Cu/Mo(Ti)等金属构成的至少两层的层叠结构。然后，通过采用第一掩模工艺的光刻和刻蚀工艺对该栅金属层构图，从而产生包括栅线102、栅极108以及下栅焊盘电极128的栅金属图案。
图6A到6B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第二掩模工艺的平面图和截面图，并且图7A到7D为用于具体地说明第二掩模工艺的截面图。
栅绝缘膜144和包括有源层114和欧姆接触层116的半导体层115设置于包括栅金属图案的下基板142上。通过第二掩模工序限定像素孔170和贯穿半导体层115和栅绝缘膜144的第一和第二接触孔130和138。此外，包括像素电极118、上栅焊盘电极132以及数据焊盘134的透明导电图案在相对应的孔内形成。像素孔170和第一接触孔130及第二接触孔138具有由应用诸如衍射曝光掩模或半色调掩模等局部透射掩模的单掩模工艺限定的不同深度。
参照图7A，栅绝缘膜144和包括有源层114和欧姆接触层116的半导体层115通过诸如PECVD等沉积技术依次设置于包括栅金属图案的下基板142上。这里，栅绝缘膜144由诸如氮化硅(SiNx)或氧化硅(SiOx)的有机绝缘材料形成，而有源层114和欧姆接触层116由非晶硅或掺杂有n+或p+杂质的非晶硅形成。
此后，在欧姆接触层116上通过局部透射掩模的光刻术形成包括具有不同厚度的光刻胶图案200A和200B的第一光刻胶图案200。该局部透射掩模包括遮蔽紫外光的遮光部分、采用狭缝图案衍射紫外光或采用移相材料局部透射紫外光的局部透射部分以及全部透过紫外光线的全透射部分。通过采用具有局部透射掩模的光刻术形成包括不同厚度光刻胶图案200A和200B以及孔径部分的光刻胶图案200。在这种情况下，相对厚的光刻胶图案200A设置在与局部透射掩模的遮蔽部分重叠的遮蔽区域P1；比光刻胶图案200A薄的光刻胶图案200B设置于与局部透射部分重叠的局部曝光区域P2；而孔径部分设置于与全透射部分重叠的全曝光区域P3。
参照图7B，通过采用第一光刻胶图案200的刻蚀工艺形成像素孔170和贯穿半导体层115和栅绝缘膜144的第一和第二接触孔130和138。
例如，通过干法刻蚀工艺刻蚀由第一光刻胶图案200暴露的半导体层115和栅绝缘膜144从而限定第一和第二接触孔130和138。在这种情况下，通过干法刻蚀工艺对第一光刻胶图案200进行灰化，使得光刻胶图案200A变薄并且光刻胶图案200B和其下的半导体图案115一起被去除，从而限定像素孔170。特别地，与通过各向同性的干法刻蚀技术灰化光刻胶图案200A相比，半导体图案115和栅绝缘膜144被过刻蚀。因此，像素孔170和第一以及第二接触孔130和138的边缘位于灰化后的光刻胶图案200A的边缘以下。
作为选择，通过采用第一光刻胶图案200的干法刻蚀工艺形成第一和第二接触孔130和138，并通过灰化工艺减少光刻胶图案200A的厚度并去除光刻胶图案200B。接着，通过采用灰化后的光刻胶图案200A的湿法刻蚀工艺形成贯穿半导体层115的像素孔170。在这种情况下，半导体层115的刻蚀速率大于栅绝缘膜144的刻蚀速率，使得相对于灰化后的光刻胶图案200A，半导体层115被过刻蚀。
因此，像素孔170暴露栅绝缘膜144；第二接触孔138暴露基板142；并且第一接触孔130暴露下栅焊盘电极128及其边缘的基板142。第一接触孔130也可以形成为仅暴露下栅焊盘电极128。另一方面，当与像素孔170一样通过局部曝光掩模形成第二接触孔138时，第二接触孔138具有贯穿半导体层115而暴露栅绝缘膜144的结构。
参考图7C，透明导电层117通过诸如溅射等沉积技术完全形成在设置有光刻胶图案200A的基板142上。透明导电层117由ITO、TO、IZO或ITZO等构成。因此，像素电极118在像素孔170内形成；上栅焊盘电极132在第一接触孔130内形成；并且数据焊盘134在第二接触孔138内形成。透明导电图案在接近像素孔170和第一以及第二接触孔130和138边缘附近的光刻胶图案200A的边缘留有开口。此外，像素电极118包围该像素孔170，而上栅焊盘电极132和数据焊盘134形成于第一和第二接触孔130和138内并与栅绝缘膜144接触。当第二接触孔138采用局部曝光仅贯穿半导体层115时，数据焊盘134位于栅绝缘膜144上使得与半导体层115接触或隔开。因此，这允许剥离器穿过光刻胶图案200A和欧姆接触层116之间以便于去除涂敷有透明导电膜117的光刻胶图案200A的掀离工艺，从而改善掀离效率。
参照图7D，图7C所示的涂敷有透明导电膜117的光刻胶图案200A通过掀离工艺去除。
图8A和图8B分别为用于说明根据本发明实施方式的薄膜晶体管制造方法第三掩模工艺的平面图和截面图，并且图9A到图9D为用于具体地说明第三掩模工艺的截面图。
包括数据线104、源极110和漏极112的源/漏金属图案通过第三掩模工艺形成于具有半导体层115和透明导电图案的下基板142上。此外，去除没有与源/漏金属图案重叠的半导体层115，并且暴露源极110和漏极112之间的有源层114，从而限定薄膜晶体管106的沟道。通过使用诸如衍射曝光掩模或半色调掩模等局部透射掩模的单掩模工艺形成薄膜晶体管106的源/漏金属图案和沟道。
参照图9A，通过诸如溅射等沉积技术在包括半导体层115和透明导电图案的下基板142上形成源/漏金属层。该源/漏金属层采用由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金等金属材料构成的单层或由Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti，Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金或Cu/Mo(Ti)等金属构成的至少两层的多层结构。
随后，通过采用局部透射掩模的光刻术在源/漏金属层上形成包括具有不同厚度的光刻胶图案210A和210B的第二光刻胶图案210。局部透射掩模包括遮蔽紫外光的遮光部分、采用狭缝图案衍射紫外光或采用移相材料局部透射紫外光的局部透射部分以及全部透过紫外光线的全透射部分。通过采用具有局部透射掩模的光刻术形成包括不同厚度光刻胶图案210A和210B以及孔径部分的光刻胶图案210。在这种情况下，相对厚的光刻胶图案210A设置在与局部透射掩模的遮蔽部分重叠的遮蔽区域P1；比光刻胶图案210A薄的光刻胶图案210B设置于与局部透射部分重叠的局部曝光区域P2；而孔径部分设置于与全透射部分重叠的全曝光区域P3。
此外，通过采用第二光刻胶图案210的刻蚀工艺对源/漏金属层构图从而提供包括数据线104、漏极112和源极110的源/漏金属图案。通过湿法刻蚀工艺对源/漏金属层构图，使得源/漏金属图案具有与第二光刻胶图案210相比的过刻蚀结构。漏极112和源极110从半导体层115和栅绝缘膜144的重叠部分向像素孔170突出以与像素电极118相连接。数据线104也从半导体层115和栅绝缘膜144的重叠部分向第二接触孔138突出以与数据焊盘134相连接。
参照图9B，刻蚀通过第二光刻胶图案210暴露的半导体层115，使得该半导体层115仅存在于其与第二光刻胶图案210重叠的区域。通过应用第二光刻胶图案210作为掩模的干法刻蚀工艺刻蚀暴露的半导体层115。因此，半导体层115保留其与用于形成源/漏金属图案的第二光刻胶210重叠的区域，并因此使半导体层115与源/漏金属图案重叠。而且，半导体层115的边缘从源/漏金属图案的下方突出。因此，源/漏金属图案以阶梯形状覆盖半导体层115。
参考图9C，通过采用氧气(O2)等离子体的灰化工艺使光刻胶图案210A的厚度变薄，并且将光刻胶图案210B去除。该灰化工艺可以包括用于刻蚀暴露的半导体层115的干法刻蚀工艺并在同一腔室中执行。此外，通过采用灰化的光刻胶图案210A的刻蚀工艺去除暴露的源/漏金属图案和欧姆接触层116。因此，源极110与漏极112彼此断开连接，并实现具有电极之间暴露的有源层114形成的沟道的薄膜晶体管106。
此外，通过采用氧气(O2)等离子体的表面处理工艺对暴露的有源层114的表面通过SiO2进行氧化。因此，限定薄膜晶体管106沟道的有源层114可以通过由SiO2氧化的表面层124保护。
参考图9D，通过剥离工艺去除图9C所示的光刻胶图案210A。
如上所述，根据本发明第一实施方式的薄膜晶体管基板制造方法可以具有三轮掩模工艺以减少工艺数量。
图10所示为根据本发明第二实施方式的部分薄膜晶体管基板的平面图，并且图11为沿图10中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图。
图10和图11所示的薄膜晶体管基板除了数据焊盘234具有与栅焊盘126一样的垂直结构以外，具有与图2和图3A所示的薄膜晶体管一样的元件。并且该薄膜晶体管基板进一步包括将从数据焊盘234延伸出来的数据链250连接到数据线104的接触电极252。因此，省略与图2和图3A所示相似元件的说明。
参考图10和图11，与栅焊盘126类似，数据焊盘234包括设置在基板142上的下数据焊盘电极236和设置在贯穿栅绝缘膜144以暴露下数据焊盘电极236的第二接触孔238内的上数据焊盘电极240，以使上数据焊盘电极240连接到下数据焊盘电极236。
数据链250延伸自数据焊盘234的下电极236使其与数据线104重叠并且通过贯穿栅绝缘膜144的第三接触孔254暴露。数据链250经由第三接触孔254内部的接触电极252连接到数据线104。
通过第一掩模工艺与下栅焊盘电极128一起形成下数据焊盘电极236和数据链250。通过第二掩模工艺与第一接触孔130一起形成第二和第三接触孔238和254。在第二掩模工艺中，在第二和第三接触孔238和254内与上栅焊盘电极132一起分别形成上数据焊盘电极240和接触电极252。在这种情况下，上数据焊盘电极240和接触电极252与栅绝缘膜144的边缘邻接并包围第二和第三接触孔238和254。
此外，数据线104位于通过密封剂密封的区域内，使其可以通过涂敷于其上的定向膜或填充到密封区域的液晶保护。为此，将数据线104连接到数据链250的接触电极252位于密封区域内。
图12所示为根据本发明第三实施方式的部分薄膜晶体管基板的平面图，并且图13为沿图12中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图。
如图12和图13所示的薄膜晶体管基板除了上数据焊盘电极240和接触孔252一体形成于沿数据链250延伸的第二接触孔238内以外，具有与图10和图11所示的薄膜晶体管基板相同的元件。因此，省略与图10和图11所示相似元件的说明。
参考图12和图13，数据焊盘234的第二接触孔238沿数据链250延伸以与数据线104重叠。因此，上数据焊盘电极240和接触电极252以整体结构形成在第二接触孔238内以与数据线104相连接。该上数据焊盘电极240和接触电极252与包围在第二接触孔238周围的栅绝缘膜144的边缘邻接。
图14所示为根据本发明第四实施方式的部分薄膜晶体管基板的平面图，并且图15为沿图14中的II-II′、III-III′和IV-IV′线提取的薄膜晶体管基板截面图。
如图14和图15所示的薄膜晶体管基板除了进一步包括位于栅焊盘区域126和数据焊盘区域234外面的保护膜150以外，具有与图12和图13所示的薄膜晶体管基板一样的元件。因此，省略了图14和图15所示的相似元件的说明。
参考图14和图15，在具有源/漏金属图案的基板142上形成保护膜150以便打开形成有栅焊盘126和数据焊盘134的焊盘区域。保护膜150可以由与栅绝缘膜144一样的无机绝缘膜形成。作为选择，保护膜150可以由丙烯酸有机化合物BCB(苯丙环丁烯)或PFCB(全氟环丁烷)等形成。
保护膜150由第四掩模工艺或通过类似形成最上层的定向膜的橡胶刻板印刷(rubber stamp printing)系统形成。此外，保护膜150完全形成于基板142上然后通过采用定向膜作为掩模的刻蚀工艺或在基板142与滤色片基板粘结后，通过采用滤色片基板作为掩模的刻蚀工艺在焊盘区域去除该保护膜150。
首先，在应用第四掩模时，保护膜150完全形成在设置有源/漏金属图案的基板142上。在这种情况下，通过PECVD、旋转涂敷或非旋转涂敷等形成保护膜150。而且，该保护膜150通过采用第四掩模的光刻和刻蚀工艺构图。
其次，保护膜150可以通过一种形成设置于其上的定向膜的方法的橡胶刻板印刷技术仅印刷在焊盘区域以外的阵列区域。换句话说，通过在设置有源/漏金属图案的基板142上对准橡胶掩模并通过橡胶刻板印刷技术仅在焊盘区域外的阵列区域印刷绝缘材料来形成保护膜150。
第三，通过采用设置于其上定向膜的刻蚀工艺去除焊盘区域的保护膜150。更具体地，如图16A所示，在整个基板142上形成保护膜150，并且采用橡胶刻板印刷方法在保护层150上形成定向膜152。随后，如图16B所示，通过采用定向膜152作为掩模的刻蚀工艺去除焊盘区域的保护膜150。
第四，通过采用滤色片基板作为掩模的刻蚀工艺去除焊盘区域的保护层150。更具体地，如图17A所示，设置有保护膜150及其上的下定向膜312的薄膜晶体管基板通过密封剂320粘结到具有上定向膜310的滤色片基板300上。接下来，如图17B所示，通过采用滤色片基板300作为掩模的刻蚀工艺去除焊盘区域的保护膜150。在这种情况下，通过采用等离子体刻蚀工艺去除焊盘区域的保护膜150或通过将薄膜晶体管基板粘结到滤色片基板300形成的液晶显示面板浸渍到盛有刻蚀剂的刻蚀容器中。
如上所述，根据本发明，通过采用局部透射掩模的单掩模工艺对半导体层和栅绝缘膜同时构图以提供具有不同深度的多个孔并通过用于掩模工艺的光刻胶图案剥离工艺在多个孔内提供透明导电图案。
此外，根据本发明，与栅绝缘膜同时构图的半导体层在源/漏金属图案形成时再一次构图以去除其暴露部分，并且暴露源极和漏极之间的有源层以限定薄膜晶体管的沟道。因此，半导体层仅存在于薄膜晶体管的沟道内和源/漏金属图案和栅绝缘膜的重叠部分。
而且，根据本发明，保护膜具有通过印刷技术、第四掩模工艺、采用定向膜作为掩模或采用滤色片基板作为掩模的刻蚀工艺等提供的打开的焊盘区域。
因此，可以通过四轮掩模工艺简化根据本发明的液晶显示器件的制造方法，以便减少材料成本、设备投资成本并提高生产率。
本领域普通技术人员来说显而易见的是，可在不脱离本发明的精神或范围的情况下对本发明进行各种改进和变化。因此，本发明意欲覆盖落入所附权利要求的范围或其等效范围内的本发明的这些改进和变化。

Claims (52)

1、一种液晶显示器件，包括：
第一和第二基板；
在第一基板上的栅线；
在第一基板上的栅绝缘膜；
与栅线交叉以限定像素区的数据线；
位于像素区的像素孔；
在像素区的像素孔中的栅绝缘膜上由透明导电层形成的像素电极；以及
包括栅极、源极、漏极和半导体层的薄膜晶体管；
其中半导体层与包括数据线、源极和漏极的源/漏金属图案重叠；
其中漏极从半导体层向像素电极的上部突出，并且漏极连接到像素电极；以及
其中将与透明导电层重叠的部分半导体层去除。
2、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括具有与栅线重叠的像素电极部分的存储电容，在栅线和像素电极中间具有栅绝缘膜。
3、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括连接到栅线和数据线至少其中之一的焊盘，该焊盘包括：
在基板上的下焊盘电极；以及
在贯穿栅绝缘膜以暴露下焊盘电极的接触孔中形成并连接到下焊盘电极的上焊盘电极。
4、根据权利要求3所述的液晶显示器件，其特征在于，所述下焊盘电极连接到栅线。
5、根据权利要求3所述的液晶显示器件，其特征在于，进一步包括
延伸自下焊盘电极并与数据线重叠的数据链；以及
接触电极，位于贯穿栅绝缘膜以暴露数据链的第二接触孔内以将数据链连接到数据线。
6、根据权利要求5所述的液晶显示器件，其特征在于，所述上焊盘电极的接触孔沿数据链延伸以与第二接触孔一体形成，并且上焊盘电极与接触电极一体形成。
7、根据权利要求5所述的液晶显示器件，其特征在于，所述上焊盘电极和接触电极与围绕相应孔的栅绝缘膜邻接。
8、根据权利要求5所述的液晶显示器件，其特征在于，所述像素电极、上焊盘电极和接触电极由透明导电层形成。
9、根据权利要求5所述的液晶显示器件，其特征在于，所述数据线和接触电极之间的接触区域位于薄膜晶体管基板和第二基板粘结时由密封剂密封的区域内。
10、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括位于贯穿栅绝缘膜的接触孔内并连接到数据线的数据焊盘。
11、根据权利要求10所述的液晶显示器件，其特征在于，所述数据焊盘由透明导电层形成并与包围接触孔的栅绝缘膜邻接。
12、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括z栅绝缘膜上由透明导电层形成并连接到数据线的数据焊盘。
13、根据权利要求1所述的液晶显示器件，其特征在于，所述数据线从其重叠于半导体层的区域向数据焊盘的上部突出。
14、根据权利要求12所述的液晶显示器件，其特征在于，所述数据线从其重叠于半导体层的区域向数据焊盘的上部突出。
15、根据权利要求13所述的液晶显示器件，其特征在于，所述数据线位于薄膜晶体管基板和第二基板粘结时由密封剂密封的区域内。
16、根据权利要求14所述的液晶显示器件，其特征在于，所述数据线位于第一基板和第二基板粘结时由密封剂密封的区域内。
17、根据权利要求1所述的液晶显示器件，其特征在于，所述薄膜晶体管的沟道进一步包括由等离子体处理氧化的表面层。
18、根据权利要求1所述的液晶显示器件，其特征在于，所述半导体层和源/漏金属图案具有一形状。
19、根据权利要求3所述的液晶显示器件，其特征在于，进一步包括在基板上的保护膜，该保护层在设置有焊盘的焊盘区域具有开口。
20、根据权利要求19所述的液晶显示器件，其特征在于，进一步包括保护膜上的定向膜。
21、根据权利要求20所述的液晶显示器件，其特征在于，所述保护膜与定向膜具有相同的图案。
22、根据权利要求19所述的液晶显示器件，其特征在于，所述保护膜以与第二基板相同的图案形成。
23、根据权利要求20所述的液晶显示器件，其特征在于，所述保护膜在焊盘区域打开。
24、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括：
在第二基板上的滤色片层；以及
位于第一和第二基板之间的液晶层。
25、一种制造液晶显示器件的方法，包括：
提供第一和第二基板；
第一掩模工艺，在第一基板上形成栅线和连接到栅线的栅极；
第二掩模工艺，在栅线和栅极上形成栅绝缘膜和半导体层，然后限定贯穿像素区域中半导体层的像素孔，并在栅绝缘膜上的像素孔内形成像素电极；
第三掩模工艺，包括在第一基板上形成包含与栅线交叉以限定像素区的数据线、源极和漏极的源/漏金属图案，并暴露半导体层的有源层以限定源极和漏极之间的沟道。
26、根据权利要求25所述的方法，其特征在于，所述第三掩模工艺进一步包括去除除沟道以及该半导体层与源/漏金属图案和栅绝缘膜重叠的区域之外的半导体层。
27、根据权利要求25所述的方法，其特征在于，所述第三掩模工艺包括：
在第一基板上形成包括数据线和与源极一体形成的漏极的源/漏金属图案；
刻蚀通过源/漏金属图案暴露的半导体层；以及
暴露源极和漏极之间的有源层以限定沟道。
28、根据权利要求25所述的方法，其特征在于，所述第三掩模工艺包括：
在第一基板上形成源/漏金属层；
在源/漏金属层上形成具有不同厚度的光刻胶图案；
采用光刻胶图案构图源/漏金属层以形成包括数据线、源极和漏极的源/漏金属图案；
刻蚀通过光刻胶图案暴露的半导体层；以及
通过光刻胶图案暴露源极和漏极之间的有源层以形成沟道。
29、根据权利要求25所述的方法，其特征在于，所述第二掩模工艺进一步包括将像素电极与栅线重叠以形成存储电容，其中在像素电极和栅线之间具有栅绝缘膜。
30、根据权利要求25所述的方法，其特征在于：
第一掩模工艺进一步包括形成连接到栅线的下焊盘电极；以及
第二掩模工艺进一步包括形成暴露下焊盘电极的接触孔并且形成连接到接触孔内下焊盘电极的上焊盘电极。
31、根据权利要求25所述的方法，其特征在于：
第一掩模工艺进一步包括在第一基板上形成数据链和下焊盘电极以连接到数据线；以及
第二掩模工艺进一步包括形成暴露下焊盘电极和数据链的第一和第二接触孔，并在相应接触孔内形成连接到下焊盘电极的上焊盘电极和连接到数据链和数据线的接触电极。
32、根据权利要求31所述的方法，其特征在于，所述具有上焊盘电极的第一接触孔沿数据链延伸以与第二接触孔成为一体，并且该上焊盘电极与接触电极成为一整体。
33、根据权利要求30所述的方法，其特征在于，所述上焊盘电极和接触电极至少其中之一的透明导电图案与包围相对应孔的栅绝缘膜邻接。
34、根据权利要求31所述的方法，其特征在于，所述上焊盘电极和接触电极至少其中之一的透明导电图案与包围相对应孔的栅绝缘膜邻接。
35、根据权利要求31所述的方法，其特征在于，所述数据线和接触电极之间的接触区域位于在第一基板与第二基板粘结时由密封剂密封的区域内。
36、根据权利要求33所述的方法，其特征在于，所述数据线和接触电极之间的接触区域位于在第一基板和第二基板粘结时由密封剂密封的区域内。
37、根据权利要求25所述的方法，其特征在于，所述第二掩模工艺进一步包括：
形成贯穿半导体层和栅绝缘膜并与数据线重叠的接触孔；以及
形成在接触孔内连接到数据线的焊盘。
38、根据权利要求37所述的方法，其特征在于，在接触孔贯穿栅绝缘膜时，焊盘与包围接触孔的栅绝缘膜邻接。
39、根据权利要求37所述的方法，其特征在于，所述数据线位于在第一基板和第二基板粘结时由密封剂密封的区域内。
40、根据权利要求25所述的方法，其特征在于，所述第三掩模工艺进一步包括表面处理沟道以氧化表面层。
41、根据权利要求26所述的方法，其特征在于，所述半导体层和源/漏金属图案具有一形状。
42、根据权利要求30所述的方法，其特征在于，所述第二掩模工艺包括：
在半导体层上采用局部透射掩模形成具有不同厚度的光刻胶图案；
采用光刻胶图案作为掩模形成像素孔和接触孔；
在光刻胶图案上形成透明导电层，并在像素孔和接触孔内形成相对应的透明导电图案；以及
去除形成有透明导电膜的光刻胶图案。
43、根据权利要求31所述的方法，其特征在于，所述第二掩模工艺包括：
在半导体层上采用局部透射掩模形成具有不同厚度的光刻胶图案；
采用光刻胶图案作为掩模形成像素孔和接触孔；
在光刻胶图案上形成透明导电层，并在像素孔和接触孔内形成相对应的透明导电图案；以及
去除形成有透明导电膜的光刻胶图案。
44、根据权利要求37所述的方法，其特征在于，所述第二掩模工艺包括：
在半导体层上采用局部透射掩模形成具有不同厚度的光刻胶图案；
采用光刻胶图案作为掩模形成像素孔和接触孔；
在光刻胶图案上形成透明导电层，并在像素孔和接触孔内形成相对应的透明导电图案；以及
去除形成有透明导电膜的光刻胶图案。
45、根据权利要求42所述的方法，其特征在于，将所述半导体层和栅绝缘膜过刻蚀使得像素孔和接触孔的边缘位于光刻胶图案下方。
46、根据权利要求43所述的方法，其特征在于，将所述半导体层和栅绝缘膜过刻蚀使得像素孔和接触孔的边缘位于光刻胶图案下方。
47、根据权利要求44所述的方法，其特征在于，将所述半导体层和栅绝缘膜过刻蚀使得像素孔和接触孔的边缘位于光刻胶图案下方。
48、根据权利要求42所述的方法，其特征在于，进一步包括在具有源/漏金属图案的第一基板上形成保护膜以及去除设置有焊盘的焊盘区域处的该保护膜的第四掩模工艺。
49、根据权利要求42所述的方法，其特征在于，进一步包括在具有源/漏金属图案的第一基板上除设置有焊盘的焊盘区域以外的区域形成保护膜。
50、根据权利要求42所述的方法，其特征在于，进一步包括：
在具有源/漏金属图案的第一基板上形成保护膜；
在保护膜上形成定向膜；以及
通过采用定向膜作为掩模的刻蚀工艺去除设置有焊盘的焊盘区域的保护膜。
51、根据权利要求25所述的方法，其特征在于，进一步包括：
在第一基板上形成保护膜；
通过密封剂将第二基板粘结到第一基板上；以及
通过采用第二基板作为掩模的刻蚀去除设置有焊盘的焊盘区域的保护膜。
52、根据权利要求25所述的方法，其特征在于，进一步包括在第一和第二基板之间形成液晶层。
CN200510080180XA 2004-12-31 2005-06-30 液晶显示器件及其制造方法 Active CN100407027C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040118602A KR101107270B1 (ko) 2004-12-31 2004-12-31 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR1020040118602 2004-12-31

Publications (2)

Publication Number Publication Date
CN1797149A true CN1797149A (zh) 2006-07-05
CN100407027C CN100407027C (zh) 2008-07-30

Family

ID=36639953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510080180XA Active CN100407027C (zh) 2004-12-31 2005-06-30 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US7580106B2 (zh)
JP (1) JP4397859B2 (zh)
KR (1) KR101107270B1 (zh)
CN (1) CN100407027C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683421A (zh) * 2005-12-26 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN114709251A (zh) * 2022-03-17 2022-07-05 Tcl华星光电技术有限公司 一种薄膜晶体管及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
JP5011479B2 (ja) * 2006-02-14 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置の製造方法
CN100524781C (zh) * 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
CN105319702A (zh) * 2014-08-01 2016-02-10 群创光电股份有限公司 显示装置与其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2002098996A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP4398602B2 (ja) * 2001-05-18 2010-01-13 株式会社日立製作所 液晶表示装置
CN1170196C (zh) * 2001-06-04 2004-10-06 友达光电股份有限公司 薄膜晶体管液晶显示器的制作方法
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4381691B2 (ja) * 2002-03-28 2009-12-09 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100484950B1 (ko) * 2002-10-31 2005-04-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TWI220534B (en) * 2003-09-16 2004-08-21 Ind Tech Res Inst Method of fabricating thin film transistor (TFT) array
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683421A (zh) * 2005-12-26 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US8976308B2 (en) 2005-12-26 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9437623B2 (en) 2005-12-26 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN114709251A (zh) * 2022-03-17 2022-07-05 Tcl华星光电技术有限公司 一种薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
KR20060079034A (ko) 2006-07-05
JP4397859B2 (ja) 2010-01-13
KR101107270B1 (ko) 2012-01-19
US20060146216A1 (en) 2006-07-06
US7580106B2 (en) 2009-08-25
CN100407027C (zh) 2008-07-30
US7859605B2 (en) 2010-12-28
JP2006189769A (ja) 2006-07-20
US20090284676A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
CN1797157A (zh) 液晶显示器件及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN100514169C (zh) 液晶显示器件及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN100435015C (zh) 液晶显示器件及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1797149A (zh) 液晶显示器件及其制造方法
CN1797151A (zh) 液晶显示装置及其制造方法
CN1707338A (zh) 液晶显示器件及其制造方法
CN1295555C (zh) 用于显示装置的电路阵列衬底以及制备该衬底的方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1782842A (zh) 液晶显示器件及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
JP4722118B2 (ja) 液晶表示装置及びその製造方法
CN1702531A (zh) 液晶显示器件及其制造方法
US7489379B2 (en) Liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant