TW321731B - - Google Patents

Download PDF

Info

Publication number
TW321731B
TW321731B TW084107178A TW84107178A TW321731B TW 321731 B TW321731 B TW 321731B TW 084107178 A TW084107178 A TW 084107178A TW 84107178 A TW84107178 A TW 84107178A TW 321731 B TW321731 B TW 321731B
Authority
TW
Taiwan
Prior art keywords
gate
liquid crystal
semiconductor
film
electrode
Prior art date
Application number
TW084107178A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17511394A external-priority patent/JP3524162B2/ja
Priority claimed from JP19938894A external-priority patent/JPH0864829A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW321731B publication Critical patent/TW321731B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136218Shield electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

A7 B7 3 ^1731 五、發明説明(i ) 發明背景 (1 )發明領域 本發明係關於使用薄膜電晶體(TFT)之活性矩陣 型液晶顯示裝置,和其製造方法。 (2 )習知技藝之說明 在活性矩陣型液晶顯示裝置中,提供開閉元件以相關 於安排在矩陣中之多數圖素電極。在活性矩陣型液磊顯示 裝置,在相關圖素上之液晶始終受到理論上之驅動,且其 對比高於使用分時驅動系統之簡單矩陣型顯示絕緣膜。因 此,活性矩陣型技術,對於彩色顯示而言,是不可省略的 〇 依照習知之活性矩陣型液晶顯示裝置,薄膜電晶體( TFT)藉由提供絕緣透明基底而構成,而閘極(閘極線 ),閘絕緣膜,半導體層,汲極(資料線),和汲極依順 序的安排在絕緣透明基底上。透明電極連接至源極。閘極 首先形成在基底上之T F T結構通常稱爲反向交錯結構。 JP-A — 61 — 161764 (1986)揭示此種 TFT。 使用T F T之液晶顯示裝置之特徵在於因爲可主動驅 動而具有較高之對比。但是,在基底上形成T F T之方法 相當複雜,且通常需要六個或更多的光石印術(以下稱爲 光處理)。當用以製造TFT基底之光處理步驟之數目增 加時,會產生之問題,如T F T基底之製造成本增加,進 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐)^ -4 - ---:--------^.------1T------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作杜印褽 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明(2 ) 一步,由於由外界而未或製造過程中產生之灰塵之污染會 使生產率降低* 用以簡化該方法之一種習知技藝爲閘絕緣膜和半導體 層,和當成汲極和源極之金屬膜乃連續的形成,半導體層 製成一插模以用於金屬膜,而隨後形成透明電極。 但是,在半導體層之蝕刻處理時,如果構成源極之金 屬膜之蝕刻速度低於半導體層之蝕刻速度時.,則會產生透 明電極由源極之剩餘屋簷形端部份所形成之步階所迅速的 打破之問題。亦即,T F T基底之生產率沒有受到充份的 考慮。 爲了完成明亮的顯示影像,透明圖素電極之光透射部 份之區域(以下稱爲孔徑比)需愈大愈好。但是,依照上 述之習知技藝,增加孔徑比以完成明毫的顯示影像無法充 份的考慮。 再者,在T F T半導體圖樣中之閘極之跨接部份上, 由於半導體圖樣之端部份具有比平坦平面部份更快之蝕刻 速度,在半導體圖樣中會產生撃穿,而在半導體層和閘極 間之漏電流會增加。因此,會快速產生之問題爲形成在半 導體圖樣上之源極,汲極,和閘極間會有短路(G/D短 路)之問題。 發明概要 (1 )發明目的 本發明之目的之一乃在提供一種活性矩陣型液晶顯示 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 5 — . 裝 訂 旅 - - < -(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 ____ _ 五、發明説明(3 ) 裝置之製造方法,其具有較少的製造步驟和較高的產量β 再者,本發明之另一目的乃在提供一種活性矩陣型液 晶顯示裝置,其可獲得明亮顯示影像》 再者,本發明之另一目的乃在提供具有可解決短路問 題之電極結構之T F Τ基底.,和使用此T F Τ基底之液晶 顯示裝置。 (2 )解決問題之方法 步驟1;一種液晶顯示裝置,包含: 多數之閘極線形成在一基底上; 多數之資料線穿過多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線之相關交 叉點附近;和 圖素電極連接至薄膜電晶體,和 具有一功能以由圖素電極驅動液晶,其中 該圖素電極之中央部份直接接觸該基底,和 該圖素電極之週邊部份接觸一絕緣層,該絕緣層和構 成薄膜電晶體之閘絕緣層爲相同之層。 步驟2;在步驟1中, 構成圖素電極之導電膜延伸至薄膜電晶體之汲極,和 在構成源極之導電膜之平圖樣上之輪廓穿越在接觸基 底之圖素電極之中央部份之區域上之平圖樣中的輪廓。 步驟3;在步驟1中, 一屏蔽膜,其平行於該資料線,且由絕緣層而與資料 本紙張尺度逋用中國國家梂準(CNS ) Α4規格(210Χ297公釐) ---·--------裝------訂----^---^ < 一 (請先閲讀背面之注意事項再填寫本頁) 6 321731 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 線分離和絕緣,該絕緣層和構成薄膜電晶體之閘絕緣層同 層,該屏蔽膜提供於資料線和在圖素電極之中央部份上接 觸基底之區域間。 步驟4 ;在步驟1中,提供導電線,其相當於相關的 多數閘極線且和閘極線平行,和電容元件藉由握持介於導 電線和圖素電極間之絕緣膜而形成。 步驟5 : —種液晶顯示裝置,包含: 形成在基底上之多數閘極線; 形成多數之資料線以穿越多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線間之相關 交叉點附近; 圖素電極連接至薄膜電晶體;和 儲存電容連接至圖素電極,和 具有一功能以由圖素電極驅動液晶,其中 該薄膜電晶體具有一結構包含 閘絕緣膜形成在構成閘極線之一部份之閘極上, 半導體層形成在閘絕緣膜上,和 源極和汲極形成在半導體層上, 構成圖素電極之導電層延伸在源極上,和 該儲存電容具有一結構包含 絕緣膜,其與形成在閘極線上,相鄰形成有薄膜電晶 體之閘極線之閘絕緣膜同層,和 導電膜由形成在絕緣膜上之圖素電極延伸。 步驟6 ;在步驟5中,由具有基底之薄膜電晶體組成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 旅 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明(5 ) 之閘絕緣層而形成在半導體層端部份之錐角大於由具有基 底之薄膜電晶體組成之閘絕緣層而形成在構成儲存電容之 絕緣膜之端部份上之錐角。 步驟7 ;在步驟5中,該源極接觸半導體層,閘絕緣 層,和該基底。 步驟8 ;在步驟5中,多數之資料線包含半導體和 構成源極和汲極之導電膜,且 該半導體和該導電膜位在相同之平面圖樣上。 步驟9 ;在步驟5中,該閘極線塗覆以構成閘極線之 導電膜之陽極氧化膜。 步驟1 0 ; —種液晶顯示裝置之製造方法,具有 多數之閘極線形成在基底上, 形成多數之資料線以穿越多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線間之相關 交叉點附近i ;和 圖素電極連接至薄膜電晶體;和 具有一功能以由圖素電極驅動液晶,包含之步驟爲 以大約相同的平面圖樣蝕刻閘絕緣層和形成在閘絕緣 層上之半導體層,在相同的處理中,且隨後, 選擇性的蝕刻半導體層。 步驟1 1 ;在步驟1 0中,在相同處理中蝕刻閘絕緣 層和半導體層之後,給定圖樣之金屬膜形成在該半導體層 上,而後, 該半導體層使用金屬膜當成掩模而蝕刻。 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐) -8 - --.-------------tT-------A (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 32饥1 A7 B7 五、發明説明(6 ) 步驟1 2 ;在步驟1 0中,進一步提供用以陽極化該 閘極線表面之步驟。 步驟13 ;在步驟10中,在相同處理中,使用六氟 硫化物當成蝕刻氣體以處理閘絕緣層和半導體層之蝕刻。 步驟1 4 ;在步驟1 0中,在使用金屬膜當成掩模之 半導體層之触刻處理中,使用六氟硫化物和氯之混合氣體 當成蝕刻氣體。 步驟15 ;在步驟10中,在蝕刻半導體層之後,形 成圖素電極。. 再者,完成上述目的之本發明之特點如下所述; (1 ) 一種半導體裝置,具有絕緣基底,其上提供有 包含閘極,絕緣層,和半導體層之半導體圖樣,和 源極和汲極,其穿過在半導體圖樣區域中之閘極,其 中 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 ,且 閘極之錐角0 g等於或小於在半導體圖樣之端部份上 之錐角0S之三倍(其中,0g<9〇° )。 (2 )如上所述之半導體裝置,其中 該閘極由選自Ta ,ITO (銦錫氧化物), Μ 〇 S i 2 ,TaSi2 ,:..CrSi2 ,WSi2 , T i N ’和Ta N之群之材料所製成,和 閘極之錐角0 2等於或小於在半導體圖樣之端部份上 之錐角之二倍(其中,0g<9〇。)。 本紙張尺度適用中國ϋ家梯準(CNS ) A4胁(210X297公着) ~ -9 - (請先閱讀背面之注意事項再填寫本頁) .裝· *^τ Λ A7 B7 經濟部中央標準局負工消費合作社印製 五、 發明説明(7 ) 1 I (3 )如 上述第 ( 1 ) 段所 述之半導體裝 置, 其 中 1 1 1 / 該閘極由 選自C r 'Μ 0 , W,A 1 ,C U , A U 和 1 1 N i 之群之材 料製成 > 和 f、 I 請 1 1 閘極之錐 角Θ g 等 於或 小於 在半導體圖樣 之端 部 份 上 先 閱 1 讀 1 之 錐 角0 s之 三倍( 其 中, Θ g < 9 0 ° )。 背 1¾ 1 I 之 (4 )如 上述第 ( 1 ) 段所 述之半導體裝 置, 其 中 意 1 事 1 閘極之錐 角0 g 爲 在半 導體 圖樣之端部份 上之 錐 角 項 再- 填 1 Θ S 之0 . 5 至3倍 ( 其中 ,Θ g < 9 0 0 ) 之範 圍 〇 寫 本 裝 頁 1 (5 )如 上述第. ( 1 ) 段所 述之半導體裝 置, 其 中 1 該閘極之 錐角Θ g 在1 〇。 〜4 0 °之範 圍內 〇 1 1 (6 )如 上述第 ( 1 ) 段所 述之半導體裝 置, 其 中 1 1 端部份漸 尖之半 導 體圖 樣形 成在端部份漸 尖之 閘 極 上 訂 I » 和 1 I 閘極和半 導體圖 樣 之形 成使 由閘極之下平 面之 端 至 上 1 1 1 平 面 之端之背 後距離 ( A ) 對閘 極厚度(B ) 之比 例 ( 錐 1 Λ 率 B / A )等 於或小 於 在半 導體 圖樣之端部份 上之 二 倍 錐 1 率 ( B ^ / A 一)» 1 1 (7 )如 上述第 ( 1 ) 段所 述之半導體裝 置, 其 中 1 1 閘極之錐 率(B / A ) 在0 .2 〜0 . 8 之範 圍 內 〇 I (8 )- 種液晶 顯 示裝 置, 包含 I 薄膜電晶 體,其 安 排在 多數 掃描訊號線和 多數 影 像 訊 | 號 線 之相關交 叉點附 近 ,且 影像 訊號線形成在 一對 基 底 之 1 1 一 基 底上,而 閘極, 汲 極, 和源 極分別連接至 掃描 訊 Οιϋ 疏 線 1 1 9 影 像訊號線 ,和圖 素 電極 ,其 中, 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 一 10 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 ,因此形成閘極之錐角Θ g以使等於或小於在半導體圖樣 之端部份上之錐角Θ s (小於9 0 ° )之三倍,和 液晶層經由液晶對準膜而保持在基底和該對基底之另 一透明基底間。 (9 )如上述第(8 )段所述之半導體裝置,其中 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 9 閘極和半導體圖樣之形成使由閘極之下平面之端至上 平面之端之背後距離(A )對閘極厚度(B )之比例(錐 率B/A)等於或小於在半導體圖樣之端部份上之三倍錐 率(B — / A > ),和 液晶層經由液晶對準膜而保持在基底和該對基底之另 一透明基底間。 依照上述之特點,產生在半導體圖樣之漸尖端上之撃 率長度可限制至小於1 /2之絕緣層之斜線長度》且因此 ,可抑制G/D短路之產生。 再者,半導體圖樣可提供矩陣型液晶顯示裝置包含薄 膜電晶體當成主動元件,其安排在多數掃描訊號線和液晶 顯示元件之影像訊號線之相關交叉點附近,且其閘極,汲 極和源極分別在相同層連接至掃描訊號線,影像訊號線, 和圖素電極。 本發明對於具有反向交錯結構之T F T是有效的,其 中,閘極形成在半導體圖樣之下,且類似的,對於具有正 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公後_) u ~ (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 泉 經濟部中央標準局員工消費合作社印製 A7 ___B7_ 五、發明説明(9 ) 常交錯結構(頂閘結構)之TF T亦是有效的,其中,源 極和汲極形成在半導體圖樣之下》 相關於本發明之半導體圖樣只可形成絕緣層或半導體 層,且構成使半導體圖樣穿過配線。再者,半導體圖樣亦 可以類似的方式形成在一般電子絕緣膜之配線板上。 依照本發明,由於在閘絕緣層中之開口部份在形成用 於源極之金屬膜之前製造,且源極形成在開口部份,即使 半導體層使用源極之金屬膜當成掩模而蝕刻時,金屬膜之 端部份亦不會對半導體層形成屋簷形,因此可避免透明電 極之破裂,並簡化製造方法和增加生產率》 再者,由於在圖素電極之下之閘絕緣膜具有開口部份 ,可改善透射率。此外,因爲光屏蔽電極形成在資料線附 近,且資料絕緣膜之開口部份並未存在於光屏蔽電極之上 ,因此可獲得高的生產率,增加孔徑比,並改善顯示影像 之明亮度。 依照控制在TFT之電極之端部份上之錐角(其具有 一結構爲源極和汲極跨騎在具有半導體層和閘絕緣層之半 導體圖樣中之閘極上)以使其小於半導體圖樣之端部份上 之錐角之三倍,最好在0 . 5〜3倍之範圍內,則產生在 電極之端部份上之擊穿尺寸可降低,並可避免G/D短路 。因此,可獲得具有高可靠度之半導體裝置。 當半導體圖樣由各向同性乾蝕刻形成時,可大體上獲 得端部份具有些微錐角之半導體圖樣。但是,因爲在跨騎 閘極之部份上之蝕刻進行的比在平面部份蝕刻的快,因此 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ - 12 - - ---------批衣------、玎-------^ I ί (請先閱讀背面之注意事項再填寫本頁) A7 3 ^17 si __ B7 五、發明説明(10 ) ’在漸尖端部份會產生擊穿。 (請先閱讀背面之注意事項再填寫本頁) 如果在閘極端部份上之錐角控制成小於半導體圖樣之 端部份上之錐角之三倍,則可改善覆蓋在上述絕緣層和半 導體層上之步階,產生在半導體圖樣之端部份上之斜度中 之龜裂長度亦可受抑制而變成相當短,亦可抑制在絕緣層 上由於絕緣層失敗而引起由半導體層而來的漏電流,且亦 可避免在閘極,汲極,和源極間之短路\ 如果在半導體圖樣之端部份上之錐角大於30° ,則 無需使閘極之端部份上之錐角如此之小。當在半導體圖樣 之端部份上之錐角大約20°時,因爲在漸尖部份上之絕 緣層變厚,則很難因蝕刻而產生龜裂,且在閘極上之錐角 可小於6 0 ° 。 如果在半導體圖樣之端部份上之錐角小於10° ,藉 由使在閘極之端部份上之錐角小於上述角之三倍,亦即< 30° ,在半導體圖樣之絕緣層上之斜坡中產生之龜裂長 度可減短,且因此可避免G/D短路》 經濟部中央標準局負工消費合作社印製 如果閘極之錐角較小,則產生在半導體圖樣之絕緣層 上之斜坡中之龜裂長度亦可縮小,並可增加降低漏電流之 效果和避免短路之效果》但是,如果錐角太小是有必要的 ,則當成電極之橫截面區域降低,而當成掃描訊號線之電 阻增加。因此,上述之錐角最好大約爲半導體圖樣之端部 份上之錐角之三倍。 藉由在圖樣處理中蝕刻,在半導體圖樣之絕緣層上之 斜坡中產生之龜裂不需要完全的防止,但是如果龜裂之長 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13 - B7 五、發明説明(11 ) 度小於漸尖斜坡之長度之1/2,則產生漏電流和在閘中 短路之可能性較低,因此可達成電穩定電晶體特性。如果 龜裂之長度小於漸尖斜坡長度之1/3 ,則可進一步增加 穩定性。 依照本發明,可提供具有大的孔徑比和明亮影像顯示 之液晶顯示裝置。再者,由於構成顯示板之T F T基底可 藉由只包括5次的光阻步驟之簡單處理而產生,則可提供 低成本的液晶顯示裝置和製造方法。再者,由於在由 I TO製成之透明導電膜之步階部份上之線撃穿可有效的 防止,因此可獲得具有較佳生產率之液晶顯示裝置和其製 造方法。 附圖簡述 圖1爲本發明之實施例1中,液晶顯示板之橫截面圖 (沿圖2之1 — 1線所截取的)。 圖2爲在實施例1中,在TFT基底上,圖素之圖樣 和其附近之層之平面圖。 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖3爲在本發明之實施例1中,在TFT基底上,薄 膜電晶體,圖素,和儲存電容附近之橫截面圖(沿圖2之 3 — 3線所截取的)。 圖4爲閘極線G L和閘極終端G TM之連接部份之附 近之平面圖。 圖5爲閘極線G L和閘極終端GTM之連接部份之附 近之橫截面圖。 本紙張尺度適用中國國家標準(€奶)八4規格(210'乂297公釐)11』 -14 - A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (12 1 | 固 圖 6 爲 資 料 線 D L 和 汲 極 終 端 D T Μ 之 連 接 部 份 之 附 1 I 近 之平 面 圖 〇 1 1 1 面 圖 7 爲 資 料 線 D L 和 汲 極 終 端 D T Μ 之 連 接 部 份 之 附 1 I 近 之橫 截 面 圖 〇 先 閱 1 1 讀 | 圖 8 爲 用 以 說 明 在 顯 示 板 之 矩 陣 週 緣 之 結 構 之 平 面 Γ^Ι 圖 背 1 I 之 1 注 | 意 | 事 1 圖 9 爲 用 以 製 造 在 實 施 例 1 中 之 液 晶 顯 示 裝 置 之 項 再 1 填 1 T FT 基 底 T F T S U Β 之 製 造 方 法 之 流 程 1 cai 圖 〇 寫 本 裝 頁 1 (ΞΙ 圖 1 0 爲 相 當 於 圖 9 之 步 驟 A 之 橫 截 面 圖 〇 1 圖 1 1 爲 相 當 於 圖 9 之 步 驟 B 之 橫 截 面 1 «3 1 圖 〇 1 1 ΓΒΠ 圖 1 2 爲 相 當 於 ΓΒ1! 圖 9 之 步 驟 C 之 橫 截 面 圖 〇 1 1 圖 1 3 爲 相 當 於 圖 9 之 步 驟 D 之 橫 截 面 [WI 圖 0 訂 1 圖 1 4 爲 相 當 於 圖 9 之 步 驟 E 之 橫 截 面 圖 〇 1 I 圖 1 5 爲 相 當 於 圖 9 之 步 驟 F 之 橫 截 面 圖 〇 1 1 I 圖 1 6 爲 相 當 於 圖 9 之 步 驟 G 之 橫 截 面 圖 〇 1 —"sj ,.泉 圖 1 7 爲 當 資 料 線 之 C r 電 極 由 本 發 明 之 製 造 方 法 製 1 造 時, 薄 膜 電 晶 體 和 儲 存 電 容 之 橫 截 面 圖 0 1 I 圖 1 8 爲 當 透 明 圖 素 電 極 由 本 發 明 之 製 造 方 法 製 造 時 1 I » 薄膜 電 晶 體 和 儲 存 電 容 之 橫 截 面 圖 〇 1 圖 1 9 爲 在 實 施 例 2 中 9 在 T F T 基 底. 上 > 圖 素 固 圖 樣 1 1 I 和 其附 近 之 層 之 平 面 圖 〇 1 回 圖 2 0 爲 由 圖 1 9 之 2 0 — 2 0 線 所 截 取 之 橫 截 面 圖 1 1 面 圖 2 1 爲 在 實 施 例 3 中 1 在 T F T 基 底 上 圖 素 圖 樣 1 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 本
Ns rfr- 公 A7 B7 經濟部中央標準局負工消費合作社印製 五、 發明説明 (13 ) 1 和 其 附 近之 層 之 平 面 圖 〇 1 1 圖 2 2 爲 由 固 圖 2 1 之 2 2 — 2 2 線 所 截 取 之 橫 截 面 圖 1 1 I 〇 請 1 1 圖 2 3 爲 由 1 〇 I 圖 2 4 之 1 — 1 線 所 截 取 之 橫 截 面 ret 圖 〇 A 閱 圖 1 2 4 爲 在 實 施 例 4 中 y 在 T F T 基 底 上 > 圖 素 圖 樣 背 1 I 和 其 附 近之 層 之 平 面 圖 〇 1 I 意 吉 I 圖 2 5 爲 本 發 明 之 薄 膜 電 晶 體 之 概 略 立 體 圖 〇 爭 項 再 1 ,丨 圖 2 6 ( a ) 2 6 ( b ) 和 2 6 ( C ) 爲 本 發 明 之 1 本 1 裝 薄 膜 電 晶體 之 平 面 圖 0 頁 _/ 1 1 圖 2 7 爲 習 知 技 藝 之 薄 膜 電 晶 體 之 概 略 —1-. 體 圖 P 1 | 圖 2 8 爲 在 蝕 刻 劑 和 閘 極 之 錐 角 Θ g 中 介 於 硝 酸 和 1 I 硝 酸 高 姉氣 濃 度 間 之 關 係 圖 〇 1 訂 I 1 cri 圖 2 9 ( a ) 2 9 ( b ) 和 2 9 ( C ) 爲 指 示 在 線 1 1 | 圖 樣 之 端部 份 上 之 漸 尖 形 狀 之 概 略 橫 截 面 圖 〇 1 1 1 圖 3 0 爲 指 示 介 於 閘 極 之 錐 角 Θ g 和 閘 / 汲 極 間 之 的 1 電 壓 間 之關 係 圖 〇 Λ 1 圖 3 1 ( a ) » 3 1 ( b ) 和 3 1 ( C ) 爲 閘 極 之 1 1 跨 騎 部 份之 平 面 圖 〇 1 I ΓΒ!1 圖 3 2 爲 本 發 明 之 液 晶 顯 示 裝 置 之 概 略 横 截 面 圖 〇 1 實 施 例 之詳 細 說 明 1 圖 1爲 在 依 照 本 發 明 之 主 動 矩 陣 型 液 晶 顯 示 裝 置 中 , 1 1 顯 示 板 之矩 陣 部 份 ( 顯 示 部 份 ) 之 結 挫 稱 之 橫 截 面 圖 〇 顯 示 1 1 板 包 含 T F Τ 基 底 T F T S U B » 其 由 具 有 薄 膜 電 晶 體 nS. 之 1 1 N C 準 標 家 國 國 中 用 適 度 尺 張 紙
格 規 4 A
楚 公 7 9 2 X 經濟部中央標準局員工消費合作社印策 A7 _ _B7___ 五、發明説明(14 ) 透明玻璿基底s U B 1 ,圖素電極,和各種配線和其它物 形成在一側表面製成,和相對基底OPSUB,其由具有 共同電極IT02之另一透明玻璃基底SUB2 ,影色過 濾器F I L,和光屏蔽膜BM和其它物形成在另一側,和 一液晶層L C充填在介於互相面對之兩基底之間隔間。 介於上述基底間之液晶層L C之電光狀態藉由施加影 像訊號電壓在圖素電極和共同電極I TO 2之間而受到控 制,以改變在顯示板部份之光透射狀態和顯示給定影像。 背光設置在液晶板外側之相反基底〇 P S U B側或 TFT基底TFTSUB側,以經由液晶板之圖素部份觀 察由相反側透射至背光之光線。 在以下說明之圖中,具有相同功能之零件以相同的參 考符號表示。 < 丁 F T基底> 圖2爲在圖素中和形成T F T基底T F T S U B之每 一層之附近之圖樣之平面圖。圖1爲由圖2之1 一 1線所 截取之橫截面圖,而圖3爲由圖2之3 _ 3線所截取之橫 截面圖。 其次,TFT基底TFTSUB之結構係參考圖1〜 3詳細說明。如圖2所示,在TFT基底之表面上提供多 數之閘極線(掃描訊號線或水平訊號線)G L互相平行, 和多數之資料線(影像訊號線或垂直訊號線)D L互相平 行且與閘極線交叉。 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 一 17 - --------:1¾衣------ΐτ------Λ. (請先閱讀背面之注意事項再填寫本頁) A7 B7 3^173i 五、發明説明(15 ) 由相鄰兩閘極線G L·和相鄰兩資料線d L所包圍之區 域變成一圖素,而圖素電極形成在幾乎整個區域上。薄膜 電晶體(由圖2之虛線所圍繞之區域)當成開關元件乃形 成在相關於每個圖素電極之閘極線上之凸部份(在圖2中 ’凸部份向上)’而源極S D 1連接至圖素電極。施加至 閘極線G L之掃描電壓傳送至構成閘極線之一部份之 TF T之閘極,以啓動TFT爲ON狀態。此時,供應至 資料線D L之影像訊號經由源極S D 1輸入至圖素電極。 <薄膜電晶體TFT> 如圖3所示,閘極線G L形成在透明玻璃基底 S U B 1上,而薄膜電晶體藉由形成絕緣層,半導體層, 和其它物在閘極線上而構成。薄膜電晶體操作以使介於源 和汲極(資料線D L )間之通道電阻在偏壓施加至閘極線 GL時變小,而當偏壓變成零時,通道電阻變大。 由氮化矽製成之閘絕緣層G I形成在閘極上,該閘極 組成閘極線G L之一部份,而由非晶矽(其未加入雜質) 製成之i型半導體層A S和由非晶矽(其加入雜質d 〇 ) 製成之N型半導體層形成在閘絕緣層上。i型半導體層 A S構成薄膜電晶體之活性層。薄膜電晶體藉由進一步形 成源極S D 1和汲極(在此實施例中,一部份之資料線 D L構成汲極,因此如果沒有特別說明,汲極亦稱爲資料 線DL)在i型半導體層上而構成。 關於源極GI ,可使用以電漿CVD形成之氮化矽膜 本紙張尺度適用中國國家樣準(CNS ) A4規格(210 X297公嫠)~— 一 18 一 .~ ~^ j 裝 訂 ^·Λ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 S^1731 五、發明説明(16 ) ,其厚度爲2000〜5000A (在此實施例中’約爲 3 5 0 0 A )。 (請先閱讀背面之注意事項再填寫本頁) i型半導體層AS形成厚度5 0 0〜2 5 0 0A (在 實施例中約爲2000A) 型半導體層d〇和源極和 汲極形成i型半導體層A S之歐姆接觸,並形成摻雜磷( P)之非晶矽半導體。 源極和汲極之名稱通常由介於電極間所施加偏壓之極 性所決定。在相關於本發明之液晶顯示裝置中,由於在操 作時之極性改變,源極和汲極互相交換。但是,在下述的 說明中,爲了簡化起見,則將其一固定稱爲源極,而另一 稱爲汲極。 <源極> 經濟部中央標準局員工消費合作社印製 如圖3所示,源極SD 1形成在由薄膜電晶體TFT 之N型半導體層d 〇至在玻璃基底SUB 1上之圖素電極 附近之區域上,且由包含第一導電層d 1和第二導電層 d 2之疊層膜構成。第一導電層d 1由銘(C r )形成具 有厚度爲6 0 0〜1 5 0 0A (在此實施例中約爲 1 2 0 0 A ),且第二導電膜d 2由例如銦錫氧化物(以 下簡稱爲I TO)之透明導電膜I T01所形成。第一導 電膜1可由非鉻之高熔融金屬(Ti ,Ta ,W,Mo) 和上述金屬之合金形成。 上述之源極S D 1延伸進入閘絕緣層G I之開口部份 內側(在圖3中,指示爲圖素電極),該開口形成在圖素 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公ί ) " 一 一 19 一 B7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(17 ) 電極之內側如圖2和3所示。亦即’如圖3所示’形成源 極SD 1之第一導電膜d 1和其上之第二導電膜d 2形成 在圖素區域中,因此,至少它們的一部份接觸玻璃基底 S U B 1 。 依照上述之結構,透明電極d 2可較佳的跨騎在下第 一導電膜d 1之步階上,而不會引起任何的線破裂。上述 之結構將在以下和製造方法之說明一起更詳細的說明。特 別的,當透明導電膜d 2由如同本實施例之I TO製成時 ,上述的效果更爲重要。因爲I TO具有大的晶粒尺寸, 在晶粒之顆粒邊緣上之蝕刻速度和在晶粒本身之蝕刻速度 不同,且比在晶粒本身快。因此,如果在透明導電膜D 2 之下之步階部份未製成適當的漸尖形狀,I TO迅速的引 起線破裂。 有鑒於上述之觀點,如果半導體使用金屬膜當成掩膜 而在半導體膜上蝕刻如J P — A_6 1 — 1 6 1 764 ( 1 9 8 6 )所揭示的,金屬膜在橫截面結構形成屋簷形狀 ,且透明導電膜快速的引起線破裂。相反的,如上所述之 情形很難發生在步階部份上之線破裂。 如以下和製造方法一起說明,在本實施例中,閘絕緣 層G I之開口在形成第一導電膜d 1之前形成,且第一導 電膜d1形成在由用以形成開口之前述方法所暴露之玻璃 基底SUB 1上。當含氟氣體(其爲習知用於半導體之乾 蝕刻氣體)使用於乾蝕刻時,玻璃之乾蝕刻速度低於矽半 導體。因此,本實施例具有之特點爲第一導電膜d 1之端 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -20 -- ---;-------丨裝------訂------,Λ. - < ( (請先閱讀背面之注意事項再填寫本頁) B7__ 五、發明説明(18 ) 部份不會形成屋簷形狀,即使i型半導體層A S使用第一 導電膜當成掩模而相對於閘絕緣層G I選擇性的蝕刻,構 成源極SD 1之第二導電膜不會引起任何的線破裂’且因 此可獲得較佳的生產率。 再者,根據在閘絕緣層G I上形成開口 ’在圖素電極 部份上之光吸收降低,且透射率變成比未形成開口之情形 大’因此可獲得具有較佳明亮影像顯示之液晶顯示裝置。 <圖素電極> 圖素電極形成透明導電膜I TO 1 ,連接至薄膜電晶 體之源極SD1 ,且與構成源極之透明導電膜d2形成一 體。透明導電膜IT01由300〜3000A厚之 ITO濺鍍膜形成(在本實施例中,約爲1400A)。 <閘極線G L ) 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 閘極線由單層導電膜g1形成如圖1所示。關於導電 膜gl ,可使用經由濺以銨使具有600〜1500A厚 之鉻膜(Cr)形成(在此實施例中約爲1200A)。 導電膜g1可由與第一導電膜d1相同之具有高熔融溫度 之金屬或合金形成。 <資料線> 資料線DL形成在透明玻璃基底SUB 1上之閘絕緣
層GI上’如圖1所示。資料線具有由丨型半導體層AS 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -21 - 經濟部中央標準局員工消費合作杜印製 A7 __ B7 ___ 五、發明説明(19 ) ’ N型半導體層d〇,第一導電膜dl ,和透明導電膜 d 2 (其皆具有大約相同的平面圖樣)所構成之疊層結構 。在這些層和腹中,導電膜d 1和導電膜d 2主要有助於 電傳導,並具有傳輸訊號之功能。 〈儲存電容Cadd> 儲存電容C a d d具有防止液晶層L C之電容衰減和 在關閉T F T時之電壓降之功能,並提供至每個圖素。如 圖3所示,在每個圖素上之儲存電容C a d d形成在圖素 與前級閘極線G L交叉之區域,與閘極線G L相鄰,而在 相同圖素中之T F T形成在其上,以使閘絕緣層G L保持 在閘極線G L和圖素之間。 <屏蔽電極S KD和矩形儲存電容T C a d d > 如圖1所示,屏蔽電極SKD由在TFT基底 TFTSUB之透明玻璃基底SUB 1之表面上之閘極線 G L構成之相同導電膜g 1形成。另一方面,矩形儲存電 容T C a d d形成在圖素與閘極線G L之凸部份交叉之區 域’以使閘絕緣層保持在圖素和閘極線之凸部份間,如圖 2所示。 屏蔽電極SKD和矩形儲存電容TC a d d形成在一 平面結構中以使沿著如圖2所示之汲極線D L而和圖素電 極重疊。另一方面,在橫截面結構中,屏蔽電極S KD由 閘絕緣層G I而與資料線DL分離和絕緣,如圖1所示。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —V / — 1--^-------1------1T------ (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (20 % 1 1 屏 蔽 電 極 S K D 和 矩 形 儲 存 電 容 T C a d d 具 有 一 功 1 I 能 以增 加 圖 素 電 極 區 域 對 圖 素 區 域 之 比 , 亦 即 > 孔 徑 比 > 1 1 1 以 改善 影 像 顯 示 板 之 明 亮 度 0 在 圖 1 所 示 之 顯 示 板 中 > 背 請 1 1 光 放置 在 相 反 基 底 〇 P S U B 側 或 T F Τ 基 底 先 閱 讀 1 1 T FT S U B 側 〇 以 下 > 通 常 假 設 背 光 設 置 在 相 反 基 底 側 背 1 〇 PS U B ϊ 且 經 由 T F T 基 底 T F T S U B 側 進 行 觀 察 注 意 重 1 | 〇 入射 光 經 由 玻 璃 基 底 S U B 2 傳 送 > 並 經 由 在 玻 璃 基 底 Ψ 項-再 1 填 1 S U B 2 之 液 晶 L C 側 表 面 上 以 鉻 ( C r ) 形 成 之 屏 蔽 膜 寫 本 裝 I B Μ之 間 隔 而 進 入 液 晶 層 0 入 射 光 由 施 加 於 介 於 形 成 在 相 頁 «—' 1 1 反 基底 〇 P S U B 上 之 透 明 共 同 電 極 I T 〇 2 和 形 成 在 1 1 T FT 基 底 上 之 圖 素 電 極 間 之 電 壓 所 控 制 〇 1 | 當 顯 示 面 板 爲 正 常 白 色 模 態 時 如 果 屏 蔽 膜 B Μ 不 存 訂 I 在 ,不 是 由 電 壓 所 控 制 之 漏 光 ( 未 控 制 光 ) 經 由 介 於 資 料 1 1 I 線 D L 和 屏 蔽 電 極 S K D 間 之 間 隔 ( 圖 1 之 L 1 ) 而 洩 漏 1 1 且因 此 降 低 了 顯 示 上 之 對 比 〇 再 者 介 於 資 料 線 D 1 1 —ν| 和 圖素 電 極 間 之 指 定 距 離 L 4 必 需 保 持 以 避 免 產 生 由 上 1 述 線和 電 極 之 短 路 而 引 起 之 斑 點 1 因 爲 資 料 線 D 1 和 圖 素 1 I 電 極之 週 緣 形 成 在 相 同 的 閘 絕 緣 層 G I 上 P 由 於 介 於 1 I T FT 基 底 T F T S U B 和 相 反 基 底 〇 P S U B 間 之 間 隔 1 1 爲 5 μ. m 大 用 於 上 述 介 於 屏 蔽 膜 B Μ 和 資 料 線 D L 間 之 1 間 隔之 3田 m 整 距 離 L 2 必 需 具 有 相 關 的 指 定 距 離 〇 另 一 方 面 » 由於 屏 蔽 電 極 S K D 由 資 料 線 D L 和 閘 絕 緣 層 G I 所 分 1 1 離 和絕 緣 9 發 生 短 路 之 可 能 性 極 小 且 因 此 其 可 設 定 小 1 I 於 L 4 0 因 此 , 如 果 屏 蔽 電 極 比 當 屏 蔽 電 極 S K D 不 存 在 1 | 本紙張尺 度適用1 1國t SI家 樣準 (CNS A4規格(210X 297公釐) -23 - 經濟部中央標準局一貝工消費合作社印製 A7 ______ . B7_____ 五、發明説明(21 ) 時’需用於屏蔽膜B Μ和圖素電極之調整邊緣L 3更接近 資料線D L時,可增加孔徑比。 矩形儲存電容TC a d d藉由和屏蔽電極S KD相同 之效果亦有助於增加孔徑比。再者,矩形儲存電容 T C a d d具有另一效果如下所述。亦即由於TC a d d 形成在閘極線G L之凸部份上,凸部份之靜電屏蔽效果降 低了由改變資料線D L之電壓而提供至圖素電容之靜電效 果(圖素電容由圖素電極,形成在相反基底上之透明導電 膜ϊ TO 2,和保持在上述電極和膜間之液晶層構成)。 <被動膜> 如圖1和3所示,除了圖素電極之中央部份,和提供 在T F T基底之週緣之閘極終端部份和汲極終端部份外, 在具有薄膜電晶體之側中之T F T基底T F T S U B之表 面覆蓋以被動膜P S V 1。藉由在圖素電極之上部份形成 被動膜P S V 1之開口 ’在開口部份上由被動膜所吸收之 光可減少,且因此,可增加顯示板之透射率,亦即,亮度 。被動膜P SV 1主要用防止薄膜電晶體TFT受潮。被 動膜p sv 1藉由例如電漿p SV而形成之2 ο ο 0A〜 8 0 0 0A厚之氧化矽膜或氮化矽膜所形成。 <閘極端部份G TM> 圖4爲由在T F T基底之閘極線G L之端部份至與外 部驅動電路連接之閘極終端G TM間之區域之平面圖,而 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) —/ Ά — -----------坤衣------ΐτ------^ -' 一 - (請先閱讀背面之注意事項再填寫本頁) s217Si A7 ____B7 五、發明説明(22 ) 圖5爲沿著圖4之5 - 5線所截取之橫截面圖。 閘極終端G TM由形成閘極線G L之導電膜g 1和形 成資料線D L之第一導電膜d 1和透明導電膜d 2之疊層 膜構成。透明導電膜d 2暴露至外界。由I TO形成之透 明電極防止第一導電膜d 1和在d 1下由C r製成之導電 膜g 1免於受到外在環境之影響。閘極終端G TM之透明 導電膜和形成圖素電極和資料線之透明導電臈I T 0 1 — 起形成。第一導電膜d 1具有比導電膜g 1大的圖樣,且 透明導電膜d 2具有大於第一導電膜d 1之圖樣。其理由 爲在形成閘絕緣層G I後,避免由和第一導電膜d 1相同 之鉻所形成之導電膜g 1之喪失,和避免由於化學品或濕 氣之進入而造成對導電膜g1和由鉻製成之第一導電膜 dl之腐蝕。在上述之構造中,透明導電膜IT01 ( d 2 )爲唯一非被動膜P S V 1暴露至外界之部份。 I TO爲氧化物,且對於引起腐蝕之氧化反應具有明顯的 阻止效果。因此,上述之結構具有強的可靠度。 經濟部中央標準局員工消費合作·社印製 (請先閱讀背面之注意事項再填寫本頁) 如上所述,使用T F T之液晶顯示裝置可以相當好的 生產率製造,且可藉由塗覆構成具有I TO之閘極終端 G 丁 Μ之金屬導電膜而改善可靠度》以上述之觀點,在由 I TO形成之透明導電膜d 2之下之閘絕緣層G I之開口 必需在形成d2之前製造。再者,i型半導體層AS和在 I TO之下在步階部份上之閘絕緣層G I必需製成較佳的 淅尖形狀,如前所述。 CNS ) A4規格(210 X297公釐) -25 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(23 ) <源極終端G TM> 圖6爲由在T F T基底上之資料線d L之端部份至汲 極終端D T Μ之外部驅動電路之連接部份之區域之平面圖 ’和圖7爲沿圖6之7 — 7線所截取之橫截面圖。 如同上述說明閘極終端G Τ Μ相同的理由,汲極終端 D ΤΜ由以構成由以構成資料線D L之鉻製成之第一導電 膜d 1和以透明導電膜製成之透明導電膜d .2之雙層所構 成。透明導電膜形成比第一導電膜寬之圖樣。移去在汲極 終端之部份中被動膜P S V 1和外界電路連接。 圖8爲在顯示板之週緣部份之結構之平面圖。在 TFT基底TFTSUB (SUB1)之週緣中,相當於 每個閘極線之多數閘極終端G Τ Μ安排形成一群閘極終端 T g。相似的,相關於每個資料線之多數汲極終端D ΤΜ 安排形成一群汲極終端Td。在圖8中的I N J爲未形成 用以黏著TFT基底TFTSUB和相反基底OP SUB 之密封圖樣之部份,而在上述兩基底黏著之後,液晶由該 部份充填。 <相反基底〇PSUB> 如圖1所示,屏蔽膜BM,具有紅緣蓋三色F I L之 過濾器,被動膜PSV2 ,共同透明圖素電極IT02 ’ 和對準膜0 P R I 2連續的疊層在透明玻璃基底S U B 2 之一側表面上。偏極板P 0 L 2黏著至透明基底S U B 2 之另一側表面。透射光由上述偏極板P 〇 L 2和偏極板 本紙張尺度,中國國家標草(CNS ) A4規格(2咖297公兔)26 裂 訂 ^線 - ί ( (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 !______B7 五、發明説明(24 ) POL 1偏極,偏極板p〇L 1黏著至未形成TFT之T FT基底TFTSUB之側表面。 上述之屏蔽膜BM由鉻濺鍍膜形成,因此屏蔽膜執行 兩項功能,一爲屏蔽功能以遮蔽由顯示板之未控制區域而 來之光,和另一爲黑矩陣功能以改善由環繞每個圖素之週 緣當成圖像框之對比。 <TFT基底TFTSUB之製造方法> 其次’以下參考圖9〜1 6說明上述TFT基底 TFTSUB之製造方法。圖9爲概括在製造方法中使用 每一步驟之名稱之製造步驟之流程圖。互相相關之多數步 驟等合在一起以形成副方法,且每個副方法標示以(A) ’ (B) ’ (C)。圖10〜16相關於在上述指定爲( A)至(G)之副方法上之最終橫截面結構。這些圖爲薄 膜電晶體和圖素電極之連接部份附近以及在T F T基底上 之儲存電容(相當於圖3之橫截面)之橫截面圖。圖3相 當於在圖9中之副方法(H)完成之後之橫截面結構。每 個副方法(A) , ( C ) , ( D ) , (F)和(H)包括 光處理方法。在本發明之說明中,光處理方法意即一序列 經由使用光罩之選擇性曝光而由應用光阻至顯影之工作。 如圖9所示,此實施例之TFT基底經由5次光處理方法 製造。 圖17爲剛在S i蝕刻處理之前,在圖9之副方法( D )之第三光處理方法完成之後,接近相關薄膜之真實形 本紙張尺度適用中國國家標準(CNS") A4規格(210X 297公釐) _ 27 - (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 A7 經濟部中央橾準局員工消費合作社印製 五、發明説明(25 ) 狀之橫截面結構。圖1 8爲在圖9之副方法(F )中之 1 T 〇測鍍之後,接近薄膜之真實形狀之相似橫截面圖》 以下,將連續說明每個方法。 藉由準備透明的玻璃基底S UB 1 ,以濺鍍而將鉻膜 全部的形成在基底S U B 1之一表面上。在以光處理(第 一光處理)形成具有給定圖樣之光罩在鉻膜上後,鉻膜受 到選擇性的蝕刻以形成具有給定圖樣之導電膜g 1 (圖 1 0之方法(A ))。 而後,在形成在透明玻璃基底S U B 1之一表面上之 導電膜g 1上,以電漿CVD裝置連續的疊層氮化矽膜G I ,i型非晶矽膜A S,和N型非晶矽膜d 〇 (圖1 1之 方法(B ))。 — 在由光處理形成掩模後(第二光處理),變成N型半 導體層d〇 (N型非晶矽膜),i型半導體層AS (i型 非晶矽膜)和閘絕緣層G I (氮化矽)之相關三層之圖素 之部份以SFe氣體蝕刻移去(圖12之方法(C))❶ 其次’藉由濺鍍而將鉻膜形成在上述已處理之基底上 。在藉由光處理(第三光處理)形成具有給定圖樣之罩在 鉻膜上後,鉻膜選擇性蝕刻以形成導電膜d 1。在此處理 中’由薄膜電晶體TFT延伸而來之第一導電膜d 1之端 部份藉由上述處理而形成在透明玻璃基底S U B 1之開口 上(圖13之方法(D))。 而後’使用罩以用於由前述方法所形成之第一導電膜 dl ’ i型半導體層d〇和U型半導體層AS以8?0和 (請先閲讀背面之注意事項4填寫本頁) .裝-
、1T 竦 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~~-28 - A7 B7 五、發明説明(26 )
c$3之混合物蝕刻而選擇性的移去(圖1 4之方法(E ))g (請先閱讀背面之注意事項再填寫本頁) 其次,藉由濺鍍形成由I TO膜製成之透明導電膜 d 2。在由光處理(第四光處理)形成罩之後,使用 Η Β Γ溶液而選擇性蝕刻透明導電膜,以在透明導電膜 IT01上形成ITO圓樣。(圖15之方法(F)) » 其次,第一導電膜d 1再度使用圖樣形成透明導電膜 d 2而選擇性蝕刻,且進一步,源極s D 1和資料線D L 藉由蝕刻N型非晶矽膜而分離(圖1 6之方法(G ))。 而後,藉由電漿C VD裝置形成氮化矽膜》在以光處 理(第五光處理)形成罩之後,氮化矽膜受蝕刻以在除了 圖素電極之中間部份和其它處外之區域形成被動膜 PSV1 (圖3之方法(H))。 本發明之特點進一步參考圖1 7和1 8詳細說明。依 照本發明之製造方法,即使使用會由存在於其下方之步階 而迅速引起線破裂之I T ◦,亦可獲得不會引起配線破裂 之步階部份。 經濟部中央標準局員工消费合作社印製 圖1 7爲在鉻蝕刻在圖9所指示之第三光處理之後之 橫截面圖。使用當成罩之光阻P R E S仍保留在第一導電 膜d 1上。 N型半導體層d〇之端部份,i型半導體層AS,和 閘絕緣層GI ,皆爲在第一導電膜dl之下之步階,且分 別形成較佳之漸尖形狀。此三層之漸尖形狀藉由使用主要 成份爲氟(F)之SFe氣體連續的蝕刻而得》藉由 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) -29 - 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明(27 ) S Fe氣體之蝕刻速度之比例爲,以玻璃基底SUB 1之 速度當成1 ,則閘絕緣層GI約爲20,i型半導體層 AS爲80 ,且N型半導體層d0約爲160,因此,N 型非晶矽膜> i型非晶矽膜 > 氮化矽膜>玻璃基底。因此 ,當N型非晶矽膜之蝕刻結束而i型非晶矽膜之蝕刻開始 ’上N型非晶矽膜爲側蝕刻,且結果,i型非晶矽膜之端 部份以一約7 0〜7 5°之角度製成漸尖(斜度)形狀。 當i型非晶矽膜之蝕刻結束且氮化矽膜之蝕刻開始時,上 N型非晶矽膜和i型非晶矽膜連續的側蝕,且結果,i型 半導體層AS之端部份製成50°角之漸尖(斜坡)形狀 ,而閘絕緣層GI之端部份形成20°之漸尖形狀。因此 ,可能引起第一導電膜d 1之線破裂之可能性低於沒有漸 尖形狀而存在之陡翹步階之情形。再者,如果漸尖部份塗 覆第一導電膜d 1 ,形成在漸尖部上之第一導電膜d 1之 表面上之錐角約爲10° 。 另一方面,在玻璃基底S U B 1上之第一導電膜d 1 本身之端部份藉由增加適當量之硝酸高姉氨和硝酸至蝕刻 溶液中而變成約爲10° 。 其次,考慮之情形爲在儲存電容之導電膜g 1上之i 型半導體層A S和N型半導體層d 0使用光阻P R E S當 成罩而選擇性的蝕刻移去,如圖1 7所示》在蝕刻上,乾 蝕刻氣體如圖1 7之箭頭所示的流動,特別的,氣體環繞 在第一導電膜d 1之端部份上光阻P R E S之端部份下流 動,且沿著第一導電膜d 1之端部份上之漸尖部流至玻璃 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝 訂 旅 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(28 ) 基底S U B 1 » 在以I TO製成之透明導電膜d 1最後塗覆之後之橫 截面圖如圖1 8所示。當N型半導·體層d 〇和在閘絕緣層 G I上之i型半導體層AS或玻璃基底SUB 1選擇性蝕 刻時,SF6氣體和BCj?3氣體之混合物可使用當成乾 蝕刻氣體。藉由加入B C 5 3氣體,以玻璃基底之蝕刻速 度當成1 ,則蝕刻速度之比例變成,氮化矽膜爲5,i型 非晶矽膜8 0,而N型非晶矽膜爲1 6 0。因此,即使儲 存電容之N型非晶矽膜和i型半導體層A S受到蝕刻,氮 化矽膜仍可保持相當好的選擇比例。在此方法中,當閘絕 緣層G I之蝕刻速度爲i型半導體層A S之蝕刻速度之 1 / 4時,則在i型非晶矽膜蝕刻時,閘絕緣層受到側蝕 刻。結果,儲存電容之氮化矽膜之錐角TH 3降低至 15°〜20°如同在第一導電膜dl下之氮化矽膜之錐 角ΤΗ 1 ,且變成較有益於塗覆透明導電膜d 2。再者, 在第一導電膜d 1下之玻璃基底SUB 1之蝕刻速度如前 所述爲相當小,且錐角TH2爲3° 。再者,雖然圖中未 顯示,在儲存電容之導電膜g 1之端部份上之CVD膜之 上表面之錐角爲5°之小,因爲CVD膜受到較佳的塗覆 。上述之優點不會消失,即使對於例如氧化钽之玻璃基底 對氟基氣體具有等效乾蝕刻速度之絕緣膜形成在透明玻璃 基底S U B 1上。 依照本實施例,可完成具有高孔徑比和明亮影像顯示 之液晶顯示裝置。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) : 种衣 訂 I ^,1 • - ί (、 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(29 ) 由於構成顯示板之T F T基底可藉由只包括5個光阻 處理之簡單方法製造,因此可達成提供便宜液晶顯示裝置 之優點。再者,因爲在由I TO所製成之導電膜(其易於 迅速引起線破裂)之下之所有步階之錐角製成等於或小於 10° ,可避免IT ◦之線破裂和改善生產率。 (實施例2 ) 本發明之第二實施例將參考圖1 9和2 0說明。圖 1 9爲平面圖,而圖2 0爲沿圖1 9之2 0 — 2 0線所截 取之橫截面圖》 本實施例與實施例1之不同點在於,關於改善孔徑比 之結構方面,用於浮動電極之屏蔽電極S KD並未使用, 而是擴大矩形儲存電容丁 C a d d,且只有擴大的矩形儲 存電容使用於屏蔽。因此,和實施例1比較,由爲閘極線 G L之一部份之矩形儲存電容T C a d d而對資料線D L 之屏蔽電壓改變之效果變大。因此,在影像顯示中垂直的 影像尾部之產生,亦即陰影之產生可受到抑制。 但是*在此例中,儲存電容之值,(其由閘極線G L 和圖素電極之交叉區域所決定)增加,且施加至閘極線 G L之掃描電壓之延遲時間亦增加。因此,爲了克服上述 延遲時間之增加,閘極線G L之導電膜g 1由低電阻配線 材料製成(其主要成份爲鋁以取代實施例1之鉻,如圖 20所示)。爲了避免由於阻擋物等之作用而使閘絕緣層 之耐電壓降低,鋁之主表面受陽極化以形成陽極氧化物膜 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐_) 32 _ --:--------神衣------1T------ - ( ( (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(30 ) AO。如上所述,藉由使用低電阻之鋁’即使儲存電容增 加時,亦可顯示具有良好品質之影像而不會增加掃描電壓 之延遲時間。 再者,如同實施例1,本實施例亦可獲得在透明導電 膜I ΪΟ 1下,在步階部份上之較佳漸尖部’且可避免透 明導電膜之線破裂’和改善生產率。 (實施例3 ) 本發明之第三實施例將參考圖2 1和2 2說明。圖 2 1爲圖素之平面圖,而圖2 2爲沿著圖2 1之2 2 — 2 2線所截取之橫截面圖。沿圖2 1之3 - 3線所截取之 橫截面圖和實施例1之圖1相同。 本實施例和實施例1和2之不同點爲儲存電容線H L 爲全新形成且平行於閘極線GL ’且儲存電容C a d d形 成在儲存電容線H L和圖素電極之交叉區域上。因此’和 實施例1和2比較,成爲閘極線G L之負載之電容值可降 低。因此,由於施加至閘極線G L之掃描電壓之延遲時間 可降低,則可保持和實施例1相同之優點’亦即’即使使 用鉻膜當成閘極線GL之導電膜gl ’大大尺寸之顯示亦 是可行的。 如圖2 2所示,儲存電容線H L和閘極線GL相同的 由導電膜g 1形成。在圖素電極之下之閘絕緣層G I具有 兩開口以握持儲存電容線HL在開口間。在儲存電容線 H L上之閘絕緣層G I之端部份具有較佳的渐尖部,如同 :紙張尺度適用中國國家橾準(CNS )八4規格(2丨0Χ297公釐」33 _ II--------裝------訂------7冰 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 A7 __B7_ 五、發明説明(31 ) 實施例1 ,且不含有透明電極I TO 1之線破裂。 (實施例4 ) 以下將參考圖2 3和2 4說明本發明之第四實施例。 圖2 4爲圖素之平面圖,而圖2 3爲沿圖2 4之1 — 1線 而截取之橫截面圖。 本實施例和其它實施例之不同點爲,如圖2 3所示, 製成閘極線材料g1之屏蔽電極SKD屏蔽在資料線DL 下之所有部份,並延伸至圖素電極I TO 1之下。因此, 在極端之例中,提供在顏色過濾器基底◦ P T S U B之黑 色矩陣BM變成不必要。因此,在本實施例中,可增加孔 徑比,且可降低液晶顯示裝置之消耗能量。如果和其它實 施例使用相同的消耗能量時,則可完成最明亮之液晶顯示 裝置。如圖2 4所示,屏蔽電極S KD由閘極線材料g 1 製成》但是,閘極線G L本身並未形成,而屏蔽電極形成 一浮動電極,其並未由閘極線G L和資料線D L控制。因 此,可完成大尺寸液晶顯示裝置而不會增加上述線之電容 值。 (實施例5 ) 圖2 5爲形成在玻璃基底上之薄膜電晶體(TFT) 之立體圖。1 0 0 nm厚之鉻膜以濺鍍法形成在基底1上 。該膜藉由光蝕刻法而製造以形成掃描訊號線和閘極2。 而後,閘極之端部份藉由濕蝕刻法製造以形成具有0 g之 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -34 - I----------批衣------、玎------ -· < ( (請先閱讀背面之注意事項再填寫本頁) 物731 A7 B7 __ 五、發明説明(32 ) 錐角之漸尖部。 藉由電漿化學蒸氣沉積法(電漿CVD),氮化矽膜 ,無摻雜非晶矽膜,和摻雜磷之非晶矽膜連續的形成和疊 層以分別當成閘絕緣層4,半導體層5 ,和接觸層6。而 後,上述之疊層膜製成圖樣。爲了減少光罩和步階之數目 ,圖樣和相同的光罩藉由乾蝕刻法同時的製造。由於乾蝕 刻法具有各向同性蝕刻特性,在疊層膜之表面進行側蝕刻 以形成具有0 s之錐角之漸尖部,如圖2 5所示。 關於影像訊號線,圖素電極,源和汲極方面,藉由濺 鍍法形成約3 0 0 nm厚之I TO膜,且藉由濕蝕刻法使 用光阻以執行圖樣製造。藉由使用相同的光阻而乾蝕刻接 觸層6可形成通道區域。最後,藉由電漿CVD法形成氮 化矽膜當成被動層。 圖26 (a) ,26 (b) ,26(c)爲顯示當閘 絕緣層4之錐角0 s設定爲常數,戀1 〇° (錐率= 0-18),且鉻膜,亦即,閘極2之端部份上之錐角 0 g改變時,半導體圖樣之閘極2之跨騎部份之平面圖。 當閘極2之錐角0g在6°〜10°之範圍內(錐率 =01〜0.18),則在氮化矽膜之跨騎部份上並無 龜裂。因此,可以肯定的是當Θ g低到等於或小於1 〇。 時,不會產生龜裂。 當約爲0s之三倍時,亦即,在23。〜25。 之範圍內(錐率=0 . 4 7〜0 · 7),會產生相當於在 漸尖部之斜坡上之長度之1 / 4之龜裂(c )。但是, 本紙張尺度適用中國國家標準(CNS ) A4規格"(210^<ϋ釐)η— -35 - —^ 裝 訂 7··^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 A7 經濟部中夬標準局員工消費合作社印製 B7 五、發明説明(33 ) T F T之電特性並不會受到在閘絕緣層4之漸尖部之斜坡 上之所述程度之龜裂之影響。 但是,當0 g變成大於Θ s之四倍時,亦即,在 70°〜80°之範圍(錐率=2 · 7〜5 . 6),則會 產生超過1/2之漸尖部之斜坡之長度之龜裂(C)。圖 2 7爲上述情形之TF T之立體圖。當龜裂(C )變大時 ,閘極2和半導體層5之漏電流增加,且介於閘極2和汲 極8間之短路經常發生。 0 s可藉由使用SFe氣體之乾蝕刻法而形成在 10°〜30°之範圍內。 再者,0 g可藉由改變鉻膜,亦即,閘極2之蝕刻劑 之成分來控制。蝕刻劑爲包硝酸,硝酸高鈽氨,高氯酸, 和水之混合物。在上述之成份中,硝酸高姉氨之濃度僅決 定在垂直方向之蝕刻速度。硝酸進入介於鉻膜和光阻物間 之接觸邊界,而藉由將硝酸高鈽氨流入邊界而後至硝酸中 則可進行側向蝕刻。上述垂直和側向蝕刻速度之比例爲用 以決定在當成閘電極2之鉻膜之端部份上之錐角0 g之關 鍵因素。 在圖28中,當0s設定爲10°時,用以形成閘極 2之錐角0 g之硝酸和硝酸高鈽氨之比例等於或小於閘絕 緣層4之錐角0 s之三倍。 當硝酸高鈽氨之濃度爲2 0%且硝酸濃度爲9m 〇 5 /·?時,變成6°〜10° ,且如果濃度爲8m〇5 時,可能形成漸尖部。 本紙張尺度適用中國國家標準(CNS ) A4規格(210'乂 297公釐) -36 - IJ---------Μ------IT------^ 一 (- (請先閱讀背面之注意事項-»填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _B7___ 五、發明説明(34 ) 相反的,當硝酸高姉氨之濃度爲1 5%時’在垂直方 向上之蝕刻速度變成小於在2 0%上之速度。結果’在側 方向上的蝕刻速度相當顯著的增加,且Θ g變小。亦即’ 在硝酸濃度爲9moi2/i2時可獲得2°〜3° ’而在8 時,可獲得7° 。 再者,除了蝕刻劑之成份外,Θ g亦會受鉻膜和蝕刻 阻止物之粘著性而改變。決定黏著性之一因素爲在鉻膜表 面上之粗糙度(RHS)。 在圖2 8中,顯示介於0 g和鉻膜之表面粗糙度( RMS)之關係。對於具有小RMS爲1 . 07之膜(表 面上具有小的突起和凹陷)而言,0g爲10° (當硝酸 濃度爲9m〇V/J2)。相反的,即使以相同的蝕刻劑, 對於具有1 . 2 0之RMS之膜(表面上具有較大的突起 和凹陷)而言,變成20° ,而對於具有1.43 RMS之膜而言(表面具有更大的突起和凹陷),0g變 成25° 。因此,膜之表面粗糙度(RMS)可視爲閘極 之漸尖蝕刻之重要因素。 圖樣之端部上之各種形狀藉由製造例如圖2 9 ( a ) 之漸尖部而形成,其中漸尖部之斜度約爲一直線,而其它 的例如圖29 (b)和(c)所示,其漸尖部之斜度無法 趨近於一直線。例(a )之錐角可輕易界定,但是例(b )和(c )即相當難以界定其錐角。在此例中,錐角由漸 尖部份之寬度之比例所界定,亦即,由下端至上端之凹陷 距離(底部長度:A)和膜厚度(B),所謂的錐率(B 本紙張尺度適用中國國家標準(〔灿)八4規格(210/ 297公釐) ' -37 - ---^--------批衣------ΐτ------ί (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(35 ) /A)而定。因此,(b)和(c)之錐率(B/A)相 同的界定爲0.62。 圖3 0爲指示介於閘極2之錐角0 g和耐壓G/D間 之關係圖。在閘極2之跨騎部份上,在閘絕緣層4中之龜 裂(C )之切割長度顯示在相關的測量點上》 當氮化砂‘ ’亦即,鬧絕緣層4之錐角0 s設定爲 10°時,當0g爲10° ,則具有耐壓爲400V之高 值。在上述之例中’龜裂(C )之切割長度爲〇。如果 爲3 0° ,會產生約lem長之龜裂(C),但是此 龜裂不會影響耐壓G/D。但是,如果0 g超過3 0。, 耐壓迅速的降低》此種降低乃是由延伸在閘絕緣層中之龜 裂(C)之切割長度超過漸尖部之斜坡長度之1/2而引 起的。 關於非上述說明之在閘極2之端部份上形成漸尖部之 其它效果爲,可避免線破裂。如圖3 1所示,當具有用於 例如聚I TO膜之膜之微弱步階覆蓋之材料使用於汲極8 時,藉由蝕刻而產生之龜裂進入汲極8中,且會產生電極 8之線破裂(以下稱D破裂)。藉由設定閘極2之錐角爲 10°〜40° (或錐率爲0.2〜0.8),可抑制D 破裂。 藉由使用鉻膜蝕刻劑,可形成等於或小於3 0°之 0g,其中4〜7份重之硝酸混合1份重之硝酸高鈽氨, 用以蝕刻閘極2。特別而言,當5份重之硝酸加入時,可 獲得約10°之0g»但是,以少於4份重之硝酸將難以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —A X — I-^---------裝------訂-----叫線 -- ί ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 __ _ B7_ 五、發明説明(36 ) 形成所需之錐角,因爲Θ g對gi s而言變的太大,且在_ 絕緣層4中產生龜裂。如果硝酸含量超過7份重,由於鉻 膜和光阻物之黏著狀況,0 g變的太小,且閘極2之圖樣 成形之準確度亦降低》 如果本實施例應用至在圖2 3中之屏蔽電極SKD之 製造方法時’可降低I TO 1之線破裂》 (實施例6 ) 當具有相當大特殊電阻之材料(Ta ,I TO, Μ o S i 2 - T a S i 2 ,CrSi2 ,WSi2 , T i N,TaN)使用於製造閘極2時,所必需的是,藉 由增加其厚度而使其電阻變小,以降低電極之閘極延遲。 但是’如果厚度增加時,在閘極2之端部份上之步階變大 ’結果,在閘極2上,在閘絕緣層4之跨騎部份上,迅速 的產生龜裂。 爲了使電阻接近等於當1 0 0 nm厚之鉻膜使用於閘 極2時之電阻,所必要的是對於T a形成1 0 5 nm厚之 膜,對於聚I T ◦形成1 1 60nm厚,對於矽化物,如 Μ 〇 S i 2 ,WSi2 和 TiSi2 形成 190 〜775 nm厚,和對於T i N和TaN形成500nm厚》 由於大的步階而在由上述材料製成之閘極2之端部份 所引起之龜裂(C )和G/D短路可藉由使閘極2之0 g (或錐率)等於或小於閘絕緣層4之Θ s (或錐率)之二 倍,而受到抑制》 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39 - IJ,-------裝------訂------Τ'瘃 ί ( (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ____B7 五、發明説明(37 ) 另一方面,當具有相當低電阻之導電材料,例如A义 ’ Cu,Au,Ni ,Μο和W使用以製造閘極2時,電 極之厚度必需相當薄。對於鋁而言,可製成2 0 nm厚之 膜之電極,對Cu而言,爲13nm,對於Ni而言,是 53nm,對於Mo而言,是44nm,且對於W而言, 是4 3 nm。在上述之例中,藉由使閘極2之0 g (或錐 率)等於或小於閘絕緣層4之β s (或錐率.)之三倍,可 抑制龜裂(C )和G/D短路之產生。 (實施例7 ) 當具有低介電常數之S i 02膜或由S i 02和 S i N之兩層製成之膜使用以製造閘絕緣層4時,所必要 的是使膜之厚度和介電常數之差異等量之薄,以獲得如同 絕緣層由S i N之單層製成時之相同電容值。 例如,爲了以具有2.0之介電常數和50nm厚之 膜之S i N膜而獲得相同之電容值,當使用S i 02時, 必需形成2 0 0 nm厚之膜。在上述之例中,在閘極2上 ,在s i 02閘絕緣層4之跨騎部份上會迅速的產生龜裂 (C),且電氣失敗之產生比例會增加。 在上述之例中,藉由使閘極2之0g爲10° (或錐 率:0·17)實質的等於閘絕緣層4之0s (或錐率: 0.17)爲10° ,可抑制龜裂(C)和G/D短路之 產生。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -40 - —= 裝 I訂 線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(38 ) (實施例8 ) 圖3 2爲使用本發明之T F T之液晶顯示裝置之概略 截面圖。T F T型之液晶顯示裝置藉由準備具有由本發明 之上述實施例所形成之T F T之液晶基底1 0和相反基底 9 ’安排對準膜1 1在面對上述基底1 〇,9之表面上, 和包圍介於上述對準膜間之液晶1 2等步驟而製造。以此 種液晶顯示裝置’可防止G/D短路,漏電流,和在閘極 2上之汲極8和半導體圖樣之跨騎部份上之I TO汲極之 線破裂’且可以較佳的生產率製成具有較佳可靠度之液晶 顯示裝置(TFT LCD)。 —^ ------裝------訂-----叫線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Μ規格(210 X 297公釐) -41 -

Claims (1)

  1. 六、0 專 inrir j~T . 一種液晶顯示裝置,包含: 多數之閘極線形成在一基底上或一絕緣膜形成基底上 9 多數之資料線穿過多數之閘極線: 薄膜電晶體形成在多數閘極線和多數資料線之相關交 叉點附近:和 圖素電極連接至薄膜電晶體,和 具有一功能以由圖素電極驅動液晶,其中 該圖素電極之中央部份接觸該基底或該絕緣膜形成基 底,和 該圖素電極之週邊部份接觸一絕緣層,該絕緣層和構 '成薄膜電晶體之閘絕緣層爲相同之層。 2 .如申請專利範圍第1項所述之液晶顯示裝置,其 中 構成圖素電極之導電膜延伸至薄膜電晶體之汲極,和 在構成源極之導電膜之平圖樣上之輪廓穿越在接觸基 底之圖素電極之中央部份之區域上之平圖樣中的輪廓。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 3 .如申請專利範圍第1項所述之液晶顯示裝置,其 中 一屛蔽膜,其平行於該資料線,且由絕緣層而與資料 線分離和絕緣,該絕緣層和構成薄膜電晶體之閘絕緣層同 層,該屛蔽膜提供於資料線和在圖素電極之中央部份上接 觸基底之區域間。 4 .如申請專利範圍第1項所述之液晶顯示裝置,其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 42 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 中 提供一屛蔽膜,其屛蔽資料線之下部份,延伸至圖素 電極之下部份,由和構成薄膜電晶體之閘絕緣層同層之絕 綠膜而與資料線和該圇素電極分離和絕緣,且不會由閘極 線而電壓控制。 5 . —種液晶顯示裝置,包含: 多數之閘極線形成在一基底上或一絕緣膜形成基底上 9 多數之資料線穿過多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線之相關交 叉點附近;和 圖素電極連接至薄膜電晶體,和 具有一功能以由圖素電極驅動液晶,其中 提供一屛蔽膜,其屛蔽資料線之下部份,延伸至圖素 電極之下部份,由和構成薄膜電晶體之閘絕緣層同層之絕 緣膜或由一膜爲閘絕綠層之叠層絕緣層而與資料線和該圖 素電極分離和絕緣,且不會由閘極線而電壓控制。 6 .如申請專利範圍第1項所述之液晶顯示裝置,其 中 提供多數之導電線,其相當於相關多數閘極線且和閘 極線平行,和電容元件藉由保持絕緣層在導電線和圖素電 極間而形成。 7 ·—種液晶顯示裝置,包含: 形成在基底上之多數閘極線: 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) —----------裝------訂------線 - - I ί (請先閲讀背面之注意事項再填寫本頁) -43 - A8 B8 C8 D8 321731 六、申請專利範圍 形成多數之資料線以穿越多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線間之相關 交叉點附近: 圖素電極連接至薄膜電晶體;和 儲存幫容連接至圖素電極,和 具有一功能以由圖素電極驅動液晶,其中 該薄膜電晶體具有一結構包含 閘絕緣膜形成在構成閘極線之一部份之閘極上, 半導體層形成在閛絕緣膜上,和 源極和汲極形成在半導體層上, 構成圖素電極之導電膜延伸在源極上,和 該儲存電容具有一結構包含 絕緣膜,其與形成在閘極線上,相鄰形成有薄膜電晶 體之閘極線之閘絕緣膜同層,和 導電膜由形成在絕緣膜上之圖素電極延伸。 8 .如申請專利範圍第7項所述之液晶顯示裝置,其 中, 由閘絕緣膜之端部份和具有基底之半導體所形成之錐 角大於由具有基底且構成儲存電容之絕緣膜之端部份所形 成之錐角。 9 .如申請專利範圍第7項所述之液晶顯示裝置,其 中 該源極接觸半導體層,閘絕緣層,和該基底。 10 .如申請專利範圍第7項所述之液晶顯示裝fi, 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX 297公釐) 1 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局男工消費合作社印製 • 44 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 其中 多數之資料線包含 該半導體層,和 構成源極和汲極之導電膜,和 該半導體層和該導電膜具有相同之平面圖樣。 11.如申請專利範圍第7項所述之液晶顯示裝置, 其中, 該閘極線塗覆以構成閘極線之導電膜之陽極氧化膜。 1 2 . —種液晶顯示裝置之製造方法,具有 多數之閘極線形成在基底上, 形成多數之資料線以穿越多數之閘極線; 薄膜電晶體形成在多數閘極線和多數資料線間之相關 交叉點附近:和 圖素電極連接至薄膜電晶體:和 具有一功能以由圖素電極驅動液晶,包含之步驟爲 以大約相同的平面圖樣蝕刻閘絕緣層和形成在閘絕緣 層上之半導體層,在相同的處理中,且隨後, 選擇性的蝕刻半導體層, 13.如申請專利範圍第12項所述之液晶顯示裝置 ,其中, 在相同處理中蝕刻閘絕緣層和半導體層之後,給定圖 樣之金屬膜形成在該半導體層上,而後, 該半導體層使用金屬膜當成掩模而蝕刻。 14 .如申請專利範園第12項所述之液晶顯示裝置 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)~~ -45 - 裝 I 訂 線 . . - ( (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 ,其中, 進一步提供用以陽極化該閘極線表面之步驟。 1 5 .如申請專利範圍第1 2項所述之液晶顯示裝置 ,其中, 在相同處理中,使用六氟硫化物當成蝕刻氣體以處理 閘絕緣層和半導體層之蝕刻。 16.如申請專利範圍第12項所述之液晶顯示裝置 ,其中, 在使用金屬膜當成掩模之半導體層之蝕刻處理中,使 用六氟硫化物和氯之混合氣體當成蝕刻氣體。 1 7 .如申請專利範圍第1 2項所述之液晶顯示裝置 ,其中, 在蝕刻半導體層之後,形成圖素電極。 18.—種半導體裝置,具有 半導體圖樣,包含閘極,絕緣層,和在絕綠基底上之 半導體層,和 源極和汲極,其穿過在半導體圖樣區域中之閘極,其 中 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 ,和 形成閘極之錐角Θ g以使等於或小於在半導體圖樣之 端部份上之錐角$ s (小於9 0° )之三倍。 1 9 種半導體裝置,具有 半導體圖樣,包含閛極,絕緣層,和在絕緣基底上之 本紙张尺度適用中國國家標準(CNS〉A4規格(210X297公釐) ^ I 裝 訂 ^漆 < ^ (請先閣讀背面之注意事項再填寫本頁) -46 - A8 B8 C8 D8 經濟部中央標準局另工消费合作社印製 六、 申請專利範圍 1 I 半 導體 層 9 和 1 1 源 極 和 汲 極 9 其 穿 過 在 半 導 體 圖 樣 區 域 中 之 閘 極 其 1 1 中 /«—S r I 請 1 -1 端 部 份 漸 尖 之 半 導 體 圖 樣 形 成 在 端 部 份 漸 尖 之 閘 極 上 先 閲 .J 1 讀 1 9 背 1 面 該 閘 之 1 極 由 選 白 T a , I Τ 0 9 Μ 0 S • 2 9 注 音 1 a S 思 事 1 T i 2 9 C r S 2 9 W S 2 5 T N 9 和 T a N 項 再 一 1 之 群之 材 料 所 製 成 , 和 填 寫 本 1 裝 1 形 成 閘 極 之 錐 角 θ g 以 使 等 於 或 小 於 在 半 導 體 圖 樣 之 頁 1 1 端 部份 上 之 錐 角 θ S ( 小 於 9 0 。) 之 三 倍 0 1 2 0 一 種 半 導 體 裝 置 9 具 有 1 I 半 導 體 圖 樣 9 包 含 閘 極 > 絕 緣 層 , 和 在 絕 綠基 底 上 之 訂 I 半 導體 層 > 和 1 1 I 源 極 和 汲 極 J 其 穿 過 在 半 導 體 圖 樣 區 域 中 之 閘 極 5 其 1 1 中 1 端 部 份 漸 尖 之 半 導 體 圖 樣 形 成 在 端 部 份 漸 尖 之 閘 極 上 線 1 1 該 閘 極 由 選 白 C r 9 Μ 0 9 W > A 1 9 C U > A U 和 1 1 I N i之 群 之 材料 製 成 » 和 1 1 形 成 閘 極 之 錐 角 θ g 以 使 等 於 或 小 於 在 半 導 體 圖 樣 之 1 I 端 部份 上 之 錐 角 Θ S ( 小 於 9 0 〇 ) 之 三 倍 0 2 1 • 如 串 請 專 利 範 圍 第 1 8 9 1 9 或 2 0 項 所 述 之 1 1 半 導體 裝 置 9 其 中 1 閘 極 之 A"— 錐 角 Θ S 爲 在 半 導 體 圖 樣 之 端 部 份 上 之 錐 角 1 1 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X 297公釐) -47 - 1 73 1 2 ABCD 六、申請專利範圍 之0 . 5至3倍(其中,小於90° )之範圍。 2 2 如申請專利範圍第1 8 ,1 9或2 0項所述之 半導體裝置,其中 該閘極之錐角在1 〜4 0°之範圍中。 2 3 種半導體裝置,具有 半導體i樣,包含閘極,絕緣層,和在絕緣基底上之 半導體層,和 源極和汲極,其穿過在半導體圖樣區域中之閛極,其 中 端部份漸尖之半導體圇樣形成在端部份漸尖之閘極上 ,和 閘極和半導體圖樣之形成使由閘極之下平面之端至上 平面之端之背後距離(A)對閘極厚度(B)之比例(錐 率B/A)等於或小於在半導體圖樣之端部份上之三倍錐 率(B > / A z )。 2 4 .如申請專利範圍第2 3項所述之半導體裝置, 其中, 經濟部中央梯準局員工消費合作社印装 (請先閲讀背面之注意事項再填寫本頁) 閘極之錐率(B/A)在0 . 2〜0 . 8之範圍內。 25.—種液晶顯示裝置,包含 薄膜電晶體,其安排在多數掃描訊號線和多數影像訊 號線之相關交叉點附近,且多數掃描訊號線和影像訊號線 皆形成在一對基底之一基底上以互相穿越,而閘極,汲極 ,.和源極分別連接至掃描訊號線,影像訊號線,和圖素電 極,其中, 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210 X 297公釐) -48 - 六、申請專利範圍 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 形成閘極之錐角6» g以使等於或小於在半導體圖樣之 端部份上之錐角es (小於90° )之三倍,和 液晶層經由液晶對準膜而保持在基底和該對基底之另 一透明基底間。 2 6 種液晶顯示裝置,包含 薄膜電晶體,其安排在多數掃描訊號線和多數影像訊 號線之相關交叉點附近,且掃描訊號線和影像訊號線皆形 成在一對基底之一基底上以互相穿越,而閘極,汲極,和 源極分別連接至掃描訊號線,影像訊號線,和圖素電極, 其中, 端部份漸尖之半導體圖樣形成在端部份漸尖之閘極上 9 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁j 閘極和半導體圖樣之形成使由閘極之下平面之端至上 平面之端之背後距離(A)對閘極厚度(B)之比例(錐 率B/A)等於或小於在半導體圖樣之端部份上之三倍錐 率(B - / A -),和 液晶層經由液晶對準膜而保持在基底和該對基底之另 一透明基底間。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -49 -
TW084107178A 1994-07-27 1995-07-11 TW321731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17511394A JP3524162B2 (ja) 1994-07-27 1994-07-27 液晶表示装置
JP19938894A JPH0864829A (ja) 1994-08-24 1994-08-24 半導体装置とこれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
TW321731B true TW321731B (zh) 1997-12-01

Family

ID=26496478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084107178A TW321731B (zh) 1994-07-27 1995-07-11

Country Status (6)

Country Link
US (2) US5668379A (zh)
EP (1) EP0694804B1 (zh)
KR (1) KR100423564B1 (zh)
CN (1) CN1092343C (zh)
DE (1) DE69535740D1 (zh)
TW (1) TW321731B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427606B (zh) * 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038466A (ko) * 1995-04-13 1996-11-21 김광호 오프전류를 감소시킨 액정표시장치 및 그의 제조방법
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
JPH09265113A (ja) * 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
KR100247628B1 (ko) * 1996-10-16 2000-03-15 김영환 액정 표시 소자 및 그 제조방법
JP3404562B2 (ja) * 1996-11-18 2003-05-12 株式会社日立製作所 アクティブマトリクス型液晶表示装置
KR100228431B1 (ko) * 1996-12-30 1999-11-01 김영환 액정 표시 소자 및 그 제조방법
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
US5909263A (en) * 1997-11-06 1999-06-01 Samsung Electronics Co., Ltd. Liquid crystal display panel array structure at a pixel contact hole
US6215541B1 (en) 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR19990048947A (ko) 1997-12-11 1999-07-05 김영환 색변화를 제거하며 광시야각을 실현하는 전극을 가진 액정표시 소자
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
TW383427B (en) * 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
KR20000003318A (ko) 1998-06-27 2000-01-15 김영환 개구율이 개선된 액정 표시 장치
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Tftアレイ基板および液晶表示装置
JP2002532729A (ja) * 1998-12-23 2002-10-02 グラクソ グループ リミテッド 核内受容体のリガンドのアッセイ
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100923707B1 (ko) * 1999-09-07 2009-10-27 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100386458B1 (ko) * 2000-12-20 2003-06-02 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4651826B2 (ja) * 2001-01-31 2011-03-16 Nec液晶テクノロジー株式会社 反射型表示装置及びその製造方法
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100731037B1 (ko) * 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20020094810A (ko) * 2001-06-13 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 제조 방법
KR100431242B1 (ko) * 2001-07-10 2004-05-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI237141B (en) * 2001-09-25 2005-08-01 Hannstar Display Corp Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
US7045373B2 (en) * 2001-09-25 2006-05-16 Hannstar Display Corp. Manufacturing method for in-plane switching mode LCD unit with fewer masking process
JP3669351B2 (ja) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP3870897B2 (ja) * 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6953949B2 (en) * 2002-05-21 2005-10-11 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US6933241B2 (en) * 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
KR100828531B1 (ko) * 2002-07-26 2008-05-13 삼성전자주식회사 액정 표시 장치
KR100870016B1 (ko) * 2002-08-21 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100518270B1 (ko) * 2002-12-18 2005-10-04 엘지.필립스 엘시디 주식회사 인쇄방식에 의한 패턴형성방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
JP4297775B2 (ja) * 2003-12-08 2009-07-15 シャープ株式会社 液晶表示装置
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101116817B1 (ko) 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
KR20060018121A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101147261B1 (ko) 2004-12-04 2012-05-18 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101107239B1 (ko) * 2004-12-23 2012-01-25 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101125248B1 (ko) 2004-12-23 2012-03-21 엘지디스플레이 주식회사 반투과형 컬러필터 기판 및 그 제조방법
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101066492B1 (ko) * 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101085138B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
KR101182570B1 (ko) * 2005-06-30 2012-09-12 엘지디스플레이 주식회사 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101269337B1 (ko) * 2005-09-30 2013-05-29 엘지디스플레이 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
US7667808B2 (en) * 2005-12-28 2010-02-23 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
JP2007178808A (ja) * 2005-12-28 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置
JP5452834B2 (ja) * 2005-12-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP5044120B2 (ja) * 2005-12-28 2012-10-10 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
US8233124B2 (en) * 2005-12-28 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
US7667809B2 (en) * 2005-12-28 2010-02-23 Lg. Display Co., Ltd. FFS mode liquid crystal display device and method of fabricating the same
JP5095941B2 (ja) * 2005-12-28 2012-12-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
TWI327239B (en) * 2006-01-20 2010-07-11 Au Optronics Corp Pixel and liquid crystal display and method for manufacturing the same
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TW200816486A (en) * 2006-09-22 2008-04-01 Wintek Corp Thin-film transistor array and method for manufacturing the same
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
TWI339303B (en) * 2006-12-15 2011-03-21 Chimei Innolux Corp Liquid crystal panel
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
TWM317990U (en) * 2007-03-13 2007-09-01 Dosun Solar Technology Co Ltd Structure of bicycle pedal having function of illumination
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US20100283059A1 (en) * 2008-04-08 2010-11-11 Makoto Nakazawa Semiconductor device and method for manufacturing same
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
TWI418903B (zh) * 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101736319B1 (ko) * 2010-12-14 2017-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2013092613A (ja) * 2011-10-25 2013-05-16 Japan Display East Co Ltd 液晶表示装置及びその製造方法
WO2014086608A1 (en) 2012-12-05 2014-06-12 Firmenich Sa Odorants of the violet type
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
US10145973B2 (en) * 2013-11-27 2018-12-04 Landmark Graphics Corporation Method and system for gradational seismic volume classification
KR102202975B1 (ko) * 2014-07-09 2021-01-14 동우 화인켐 주식회사 후막 패턴 구조 및 그의 형성 방법
CN104362155B (zh) * 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104779256B (zh) * 2015-04-09 2018-08-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
KR20170073774A (ko) * 2015-12-18 2017-06-29 삼성디스플레이 주식회사 표시 장치
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN109244083B (zh) * 2018-09-05 2020-12-08 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板及可穿戴设备
CN111524903B (zh) 2020-04-23 2023-03-28 深圳市华星光电半导体显示技术有限公司 Goa阵列基板及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161764A (ja) 1985-01-11 1986-07-22 Nec Corp 薄膜トランジスタの製造方法
EP0211402B1 (en) * 1985-08-02 1991-05-08 General Electric Company Process and structure for thin film transistor matrix addressed liquid crystal displays
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JP2528967B2 (ja) * 1989-07-04 1996-08-28 シャープ株式会社 アクティブマトリクス表示装置
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JP2871818B2 (ja) * 1990-07-27 1999-03-17 株式会社日立製作所 液晶表示装置
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
JPH053318A (ja) * 1991-06-26 1993-01-08 Stanley Electric Co Ltd 薄膜トランジスタと薄膜トランジスタの製造方法
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JPH05333378A (ja) * 1992-06-04 1993-12-17 Hitachi Ltd 薄膜デバイスおよびその製造方法
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427606B (zh) * 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法

Also Published As

Publication number Publication date
KR960006062A (ko) 1996-02-23
US5760854A (en) 1998-06-02
EP0694804A2 (en) 1996-01-31
CN1121619A (zh) 1996-05-01
US5668379A (en) 1997-09-16
DE69535740D1 (de) 2008-05-15
EP0694804B1 (en) 2008-04-02
CN1092343C (zh) 2002-10-09
EP0694804A3 (en) 1996-08-21
KR100423564B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
TW321731B (zh)
US5923390A (en) Liquid crystal display with high aperture ratio and method for manufacturing the same
TW494265B (en) Liquid crystal display device
US7351621B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
TWI286257B (en) Liquid crystal display device
US6930732B2 (en) Array substrate for a liquid crystal display
US8405811B2 (en) Liquid crystal display and method of manufacturing the same
TW544934B (en) A vertically aligned mode liquid crystal display
KR100413668B1 (ko) 액정표시장치용 어레이기판 제조방법
US6184960B1 (en) Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
US20110109827A1 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US7580102B2 (en) Liquid crystal display and thin film transistor array panel therefor
US9646523B2 (en) Display device having pixel electrode and common electrode on one display panel and manufacturing method thereof
US9111814B2 (en) Array substrate, manufacturing method thereof and LCD
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR20020056074A (ko) 박막트랜지스터 및 그 제조방법
KR20000027509A (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
JP3524162B2 (ja) 液晶表示装置
US7233380B2 (en) Array substrate for use in in-plane switching mode liquid crystal display device and method of fabricating the same
US20050088578A1 (en) Optically compensated bend mode liquid crystal display
KR100265573B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
JP5342731B2 (ja) 液晶表示装置とその製造方法
JP3234168B2 (ja) Tftアレイ基板の製造方法
KR20030090266A (ko) 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법
TW452754B (en) Thin film transistor liquid crystal display having self-aligned transparent conductive layer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees