CN104362155B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104362155B
CN104362155B CN201410679820.8A CN201410679820A CN104362155B CN 104362155 B CN104362155 B CN 104362155B CN 201410679820 A CN201410679820 A CN 201410679820A CN 104362155 B CN104362155 B CN 104362155B
Authority
CN
China
Prior art keywords
layer
source
array base
data wire
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410679820.8A
Other languages
English (en)
Other versions
CN104362155A (zh
Inventor
陈磊
刘还平
彭志龙
代伍坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410679820.8A priority Critical patent/CN104362155B/zh
Publication of CN104362155A publication Critical patent/CN104362155A/zh
Priority to US14/739,613 priority patent/US9716112B2/en
Application granted granted Critical
Publication of CN104362155B publication Critical patent/CN104362155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及显示技术领域，公开了一种阵列基板及其制作方法、显示装置。所述阵列基板上的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。进一步地，在阵列基板现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了制作工艺。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术不断发展，显示装置的像素越来越高，分辨率(PPI)也越来越高，但是像素开口率仍保持不变，甚至有所增加。为了满足上述需求，阵列基板上用于向像素单元传输信号的信号线越来越细，在阵列基板制作加工过程中，受制作工艺及设备波动，或环境影响，导致信号线经常发生断裂。
发明内容
本发明提供一种阵列基板及其制作方法，用以解决由于信号线的宽度较细，在制作工艺中容易发生断裂的问题。
本发明还提供一种显示装置，其包括上述阵列基板，用以提供显示装置的良率。
为解决上述技术问题，本发明提供一种阵列基板，包括用于传输信号的信号线，其特征在于，所述信号线包括至少两个电性连接的导电层。
本发明还提供一种显示装置，包括如上所述的阵列基板。
同时，本发明还提供一种如上所述的阵列基板的制作方法，包括：
形成用于传输信号的信号线，所述信号线包括至少两个电性连接的导电层。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过设置阵列基板上的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。进一步地，在阵列基板现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了制作工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中阵列基板的结构示意图；
图2表示图1沿A-A的剖视图；
图3表示本发明实施例中阵列基板的结构示意图一；
图4表示图3沿A-A的剖视图；
图5表示本发明实施例中阵列基板的结构示意图二；
图6表示图5沿A-A的剖视图；
具体实施方式
为了解决由于信号线的宽度较细，在制作工艺中容易发生断裂的问题，本发明提供一种阵列基板，其上用于传输信号的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。
相应地，阵列基板的制作方法包括：
形成用于传输信号的信号线，所述信号线包括至少两个电性连接的导电层。
对于液晶显示装置的薄膜晶体管阵列基板，其上的信号线包括栅线、数据线和公共信号线。对于有机发光二极管显示装置的阵列基板，其上的信号线包括栅线、数据线和驱动电源线。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例中以液晶显示装置的薄膜晶体管阵列基板为例，来具体介绍本发明的技术方案。
液晶显示装置的主体结构为液晶面板，液晶面板包括对盒的彩膜基板和阵列基板。其中，如图1所示，薄膜晶体管阵列基板包括交叉分布的栅线1和数据线2，用于限定像素区域，每个像素区域包括薄膜晶体管8和像素电极3。像素电极与3薄膜晶体管8的漏电极电性连接。栅线1与薄膜晶体管8的栅电极连接，用于传输扫描信号，逐行打开每行的薄膜晶体管8。数据线2与每列薄膜晶体管8的源电极连接，用于传输像素数据，当薄膜晶体管8打开时，数据线2上的像素电压通过薄膜晶体管8传输至像素电极3。
液晶面板还包括形成在阵列基板或彩膜基板上的公共电极，以及形成在阵列基板上、为公共电极提供基准电压的公共信号线(图中未示出)。公共电极与像素电极3形成的电场驱动液晶分子偏转的预设的角度，实现显示。
现有技术中，结合图1和图2所示，栅线1与薄膜晶体管8的栅电极由同一栅金属薄膜形成，为一体结构。数据线2与薄膜晶体管8的源电极由同一源漏金属薄膜形成，为一体结构。公共信号线可以与栅线1、栅电极由同一栅金属薄膜形成，也可以与数据线2、源电极由同一源漏金属薄膜形成。
本发明实施例中阵列基板的栅线、数据线和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层，用以解决信号线较细，经常发生断裂的问题。
相应地，在阵列基板上形成信号线的步骤包括：
形成交叉分布的栅线1和数据线2，栅线1与薄膜晶体管8的栅电极连接，数据线2与薄膜晶体管8的源电极连接；
形成公共信号线，用于提供基准电压；
栅线1、数据线2和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层。
最好的方式是设置阵列基板的栅线、数据线和公共信号线均包括至少两个电性连接的导电层，一般包括两个电性连接的导电层即可满足需求，而且工艺简单。
优选地，信号线的其中一个导电层为透明导电层，所述透明导电层与像素电极为同层结构(由同一透明导电薄膜形成)，不需要通过单独的制作工艺形成，简化工艺。具体的制作工艺为：
形成透明导电薄膜，对所述透明导电薄膜进行构图工艺，形成像素电极，以及所述至少两个电性连接的导电层中的透明导电层。
所述透明导电薄膜的材质可以为ITO或IZO，所述构图工艺包括光刻胶的涂覆、曝光和显影，以及以光刻胶作为阻挡对透明导电薄膜进行刻蚀，形成像素电极，以及所述至少两个电性连接的导电层中的透明导电层。
由于透明导电层不会影响像素开口率，可以进一步设置信号线的透明导电层的宽度大于其他导电层的宽度，确保透明导电层不会受制作工艺及设备波动、或环境影响而发生断裂，保证了信号线的传输性能。当然，也可以设置信号线的透明导电层宽度不大于其他导电层的宽度。
当信号线的其中一个导电层为透明导电层时，薄膜晶体管阵列基板的栅线可以包括栅金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。数据线可以包括源漏金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。公共信号线可以包括源漏金属层和透明导电层两个导电层，栅金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。其中，信号线的栅金属层可以与栅线为同层结构，由同一栅金属薄膜形成。信号线的源漏金属层可以与数据线为同层结构，由同一源漏金属薄膜形成。由于现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了阵列基板的制作工艺。
为了不影响像素开口率，当信号线的新增导电层包括不透明导电层时，设置信号线的不透明导电层的宽度不大于原导电层的宽度。
需要说明的是，本发明实施例中信号线的原导电层是指现有技术中信号线仅包括的那个导电层。例如：栅线的原导电层为栅金属层，数据线的原导电层为源漏金属层，公共信号线的原导电层为数据线层或源漏金属层。
在一个具体的实施方式中，阵列基板上的信号线均包括两个导电层，而且信号线的另一导电层不为透明导电层，而由其他材料薄膜形成。例如：栅线包括栅金属层和源漏金属层两个导电层，数据线包括栅金属层和源漏金属层两个导电层，公共信号线包括栅金属层和源漏金属层。其中，栅线的源漏金属层可以与数据线为同层结构，由同一源漏金属薄膜形成。数据线的栅金属层与栅线为同层结构，由同一栅金属薄膜形成。公共信号线的栅金属层与栅线为同层结构，由同一栅金属薄膜形成。所述公共信号线的源漏金属层与数据线为同层结构，由同一源漏金属薄膜形成。
进一步地，为了不影响像素开口率，设置信号线的不透明导电层的宽度不大于原导电层的宽度，即，栅线的源漏金属层的宽度不大于栅金属层的宽度，数据线的栅金属层的宽度不大于源漏金属层的宽度。
则，薄膜晶体管阵列基板的制作方法包括：
形成栅金属薄膜，对所述栅金属薄膜进行构图工艺，形成栅线的栅金属层、数据线的栅金属层，以及公共信号线的栅金属层；
形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成数据线的源漏金属层、栅线的源漏金属层，以及公共信号线的源漏金属层。
结合图3和图4所示，本发明实施例中薄膜晶体管阵列基板的一个具体结构，其制作过程为：
步骤S1、提供一透明衬底基板5，如：玻璃基板、石英基板、有机树脂基板；
步骤S2、在衬底基板5上的形成栅电极(图中未示出)、栅线1和公共信号线(图中未示出)；
其中，栅电极、栅线1和公共信号线由同一栅金属薄膜形成，栅金属薄膜的材料可以为Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
步骤S3、在完成步骤S2的衬底基板5上形成栅绝缘层6；
栅绝缘层6的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层6可以是SiNx，SiOx或Si(ON)x；
步骤S4、在完成步骤S3的衬底基板5上形成有源层图案(图中未示出)，有源层的材料可以为硅半导体，也可以为金属氧化物半导体；
步骤S5、在完成步骤S4的衬底基板5上形成像素电极3和数据线2的透明导电层4，其中，像素电极3和透明导电层4由同一透明导电薄膜形成。透明导电薄膜的材料可以为ITO或IZO；
步骤S6、在完成步骤S5的衬底基板5上形成源电极和漏电极，以及数据线2的源漏金属层；
其中，源电极、漏电极和数据线2的源漏金属层由同一源漏金属薄膜形成。源漏金属薄膜的材料可以为Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属薄膜可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等；
步骤S7、在完成步骤S6的衬底基板5上形成钝化层7；
钝化层7的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，钝化层7可以是SiNx，SiOx或Si(ON)x。
步骤S8、在完成步骤S7的衬底基板5上形成狭缝公共电极(图中未示出)，通过钝化层7中的过孔与公共信号线电性连接。
所述公共电极由透明导电薄膜形成。
上述结构中，液晶面板的驱动电场为横向电场，公共电极形成在阵列基板上。薄膜晶体管阵列基板为底栅型薄膜晶体管阵列基板，数据线2包括源漏金属层和透明导电层4，其中，透明导电层4位于源漏金属层下方，透明导电层4的宽度大于源漏金属层的宽度。结合图5和图6所示，也可以将步骤S5和步骤S6的顺序颠倒，使得数据线2的透明导电层4位于源漏金属层上方。
当液晶面板的驱动电场为纵向电场，公共电极形成在彩膜基板上时，只需设置钝化层7仅覆盖薄膜晶体管8。
当阵列基板的栅线和公共信号线也包括透明导电层时，可以在形成像素电极3的同时，形成栅线1和公共信号线的透明导电层。
当阵列基板的栅线1和公共信号线包括源漏金属层时，可以在形成源电极和漏电极的同时，形成栅线1和公共信号线的源漏金属层。
当阵列基板的数据线2和公共信号线包括栅金属层时，可以在形成栅电极的同时，形成数据线2和公共信号线的源漏金属层。
本发明的技术方案也适用于顶栅型薄膜晶体管阵列基板、共面型薄膜晶体管阵列基板。
本发明的技术方案应用于有机发光二极管显示装置时，其信号线的新增导电层的制作工艺与薄膜晶体管阵列基板类似，在此不再详述。
本发明实施例中还提供一种显示装置，其包括上述的阵列基板，从而提高了产品的良率。
本发明的技术方案通过设置阵列基板上的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。进一步地，在阵列基板现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了制作工艺。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (14)

1.一种阵列基板，包括用于传输信号的信号线，其特征在于，所述信号线包括至少两个电性连接的导电层；
所述阵列基板还包括像素电极；
所述至少两个电性连接的导电层包括透明导电层，所述透明导电层与像素电极为同层结构；
所述信号线包括：交叉分布的栅线和数据线；
所述栅线包括栅金属层和源漏金属层，所述栅线的源漏金属层的宽度不大于栅金属层的宽度，所述栅线的源漏金属层与数据线为同层结构。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板为薄膜晶体管阵列基板，包括薄膜晶体管；
所述栅线与薄膜晶体管的栅电极连接，所述数据线与薄膜晶体管的源电极连接；
公共信号线，用于提供基准电压；
所述栅线、数据线和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层。
3.根据权利要求1所述的阵列基板，其特征在于，所述透明导电层的宽度大于其他导电层的宽度。
4.根据权利要求2所述的阵列基板，其特征在于，所述栅线、数据线和公共信号线均包括至少两个电性连接的导电层。
5.根据权利要求4所述的阵列基板，其特征在于，所述栅线、数据线和公共信号线均包括两个电性连接的导电层。
6.根据权利要求5所述的阵列基板，其特征在于，所述数据线包括源漏金属层和栅金属层，所述数据线的栅金属层的宽度不大于源漏金属层的宽度，所述数据线的栅金属层与栅线为同层结构。
7.根据权利要求5所述的阵列基板，其特征在于，所述公共信号线包括栅金属层和源漏金属层，所述公共信号线的栅金属层与栅线为同层结构，所述公共信号线的源漏金属层与数据线为同层结构。
8.一种显示装置，包括权利要求1-7任一项所述的阵列基板。
9.一种制作权利要求1-7任一项所述的阵列基板的方法，其特征在于，包括：
形成用于传输信号的信号线，所述信号线包括至少两个电性连接的导电层；
所述阵列基板还包括像素电极，所述至少两个电性连接的导电层包括透明导电层；
所述制作方法包括：
形成透明导电薄膜，对所述透明导电薄膜进行构图工艺，形成像素电极，以及所述至少两个电性连接的导电层中的透明导电层；
形成信号线的步骤包括：形成交叉分布的栅线和数据线；
所述栅线包括栅金属层和源漏金属层，所述栅线的源漏金属层的宽度不大于栅金属层的宽度；
所述制作方法包括：
形成栅金属薄膜，对所述栅金属薄膜进行构图工艺，形成栅线的栅金属层；
形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成数据线的源漏金属层和栅线的源漏金属层。
10.根据权利要求9所述的制作方法，所述阵列基板为薄膜晶体管阵列基板，包括薄膜晶体管；
所述栅线与薄膜晶体管的栅电极连接，所述数据线与薄膜晶体管的源电极连接；
形成公共信号线，用于提供基准电压；
所述栅线、数据线和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层。
11.根据权利要求10所述的制作方法，其特征在于，所述栅线、数据线和公共信号线均包括多个电性连接的导电层。
12.根据权利要求11所述的制作方法，其特征在于，所述栅线、数据线和公共信号线均包括两个电性连接的导电层。
13.根据权利要求12所述的制作方法，其特征在于，所述数据线包括源漏金属层和栅金属层，所述数据线的栅金属层的宽度不大于源漏金属层的宽度；
所述制作方法包括：
形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成数据线的源漏金属层；
形成栅金属薄膜，对所述栅金属薄膜进行构图工艺，形成栅线的栅金属层和数据线的栅金属层。
14.根据权利要求12所述的制作方法，其特征在于，所述公共信号线包括栅金属层和源漏金属层；
所述制作方法包括：
形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成数据线的源漏金属层和公共信号线的源漏金属层；
形成栅金属薄膜，对所述栅金属薄膜进行构图工艺，形成栅线的栅金属层和公共信号线的栅金属层。
CN201410679820.8A 2014-11-24 2014-11-24 阵列基板及其制作方法、显示装置 Active CN104362155B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410679820.8A CN104362155B (zh) 2014-11-24 2014-11-24 阵列基板及其制作方法、显示装置
US14/739,613 US9716112B2 (en) 2014-11-24 2015-06-15 Array substrate, its manufacturing method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410679820.8A CN104362155B (zh) 2014-11-24 2014-11-24 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104362155A CN104362155A (zh) 2015-02-18
CN104362155B true CN104362155B (zh) 2017-12-08

Family

ID=52529400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410679820.8A Active CN104362155B (zh) 2014-11-24 2014-11-24 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9716112B2 (zh)
CN (1) CN104362155B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL387161A1 (pl) 2009-01-30 2010-08-02 Art Plast Spółka Z Ograniczoną Odpowiedzialnością Termoplastyczne tworzywo poliolefinowe, sposób jego wytwarzania oraz jego zastosowanie
JP2020019250A (ja) * 2018-08-02 2020-02-06 キヤノン株式会社 画像処理装置、画像処理方法、及びプログラム
CN114019709B (zh) * 2021-11-18 2022-10-04 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577025A (zh) * 2003-07-29 2005-02-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN103278987A (zh) * 2013-05-24 2013-09-04 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN204289448U (zh) * 2014-11-24 2015-04-22 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101015850B1 (ko) * 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
CN102360146A (zh) * 2011-10-14 2012-02-22 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法
KR101396943B1 (ko) * 2012-06-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 제조방법
CN103354218B (zh) * 2013-06-28 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577025A (zh) * 2003-07-29 2005-02-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN103278987A (zh) * 2013-05-24 2013-09-04 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN204289448U (zh) * 2014-11-24 2015-04-22 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
CN104362155A (zh) 2015-02-18
US20160148952A1 (en) 2016-05-26
US9716112B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN102483546B (zh) 液晶显示装置及其制造方法
KR101539354B1 (ko) 액정 표시 장치
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
US10032800B2 (en) Array substrate and display device
US10310340B2 (en) Liquid crystal display device and manufacturing method thereof
TW201013279A (en) Liquid crystal display and method of manufacturing the same
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN103309105A (zh) 阵列基板及其制备方法、显示装置
WO2016141705A1 (zh) 阵列基板及其制造方法和显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN109473448A (zh) 阵列基板及其制备方法、液晶显示面板、显示装置
CN104362155B (zh) 阵列基板及其制作方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN109659311A (zh) 阵列基板及其制造方法以及显示面板
CN202126557U (zh) 一种阵列基板
CN102956715A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106298813B (zh) 一种显示基板及其制作方法、显示装置
CN105974687B (zh) 一种阵列基板以及液晶显示器
CN104916649A (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant