CN109659311A - 阵列基板及其制造方法以及显示面板 - Google Patents

阵列基板及其制造方法以及显示面板 Download PDF

Info

Publication number
CN109659311A
CN109659311A CN201811177093.XA CN201811177093A CN109659311A CN 109659311 A CN109659311 A CN 109659311A CN 201811177093 A CN201811177093 A CN 201811177093A CN 109659311 A CN109659311 A CN 109659311A
Authority
CN
China
Prior art keywords
layer
metal
wiring
copper
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811177093.XA
Other languages
English (en)
Inventor
西宫节治
大东彻
今井元
铃木正彦
菊池哲郞
上田辉幸
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109659311A publication Critical patent/CN109659311A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

能够利用简单的步骤制造出能够应对显示图像的高分辨率的阵列基板。将阵列基板(1)设为具备叠层结构的构成，所述叠层结构包含：由旋涂玻璃材料构成的旋涂玻璃层(12)，配设于旋涂玻璃层(12)的下侧(液晶层的相反侧)的第一栅极布线(第一布线)(11)，以及以俯视阵列基板(1)时与第一栅极重叠的方式配设于旋涂玻璃层(12)的上侧(液晶层侧)的第二栅极布线(第二布线)。阵列基板(1)中，第一栅极布线(11)具有由铜构成的含铜层(M12)、及由钛构成的金属上层(M13)，金属上层(M13)叠层于含铜层(M12)的上侧且配置于含铜层(M12)与旋涂玻璃层(12)之间。

Description

阵列基板及其制造方法以及显示面板
技术领域
本技术涉及阵列基板及其制造方法以及显示面板。
背景技术
以前，作为使图像等显示的显示面板，已知具备阵列基板的显示面板。阵列基板中，以多个栅极布线(扫描布线)与多个源极布线(信号布线、数据布线)相互交叉的方式构筑为阵列状(排列状)，在由栅极布线与源极布线划分的各像素区域配置着像素电极。像素电极经由被用作开关元件的TFT(薄膜晶体管：Thin Film Transistor)而与源极布线连接，基于分别供给到栅极布线及源极布线的各种信号驱动TFT，伴随该驱动来控制对像素电极的电位供给。
作为构成栅极布线或源极布线等布线的金属膜材料，优选使用电阻率小的铜。例如下述专利文献1中提出了如下的显示装置用的铜合金膜，是在包含与栅极绝缘膜等的密接性优异的钛等异种金属的第一层之上叠层主要由铜构成的第二层而成(下述专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2012-27159号公报
发明内容
本发明所要解决的技术问题
在显示面板的高分辨率发展的过程中，为了提高像素的开口率而要求细化阵列基板中的布线图案。然而，如果单纯地减小布线宽度，则会产生电阻增大而导致信号延迟等问题。例如，如果减小布线宽度，同时增大布线膜厚，则虽能够抑制电阻的增大，但有可能由布线引起的阶差增大而图案切割发生的风险增高。
本技术基于所述情况而完成，目的在于能够利用简单的步骤制造能够应对高分辨率的阵列基板。
解决问题的手段
本技术的阵列基板包括叠层结构，所述叠层结构包含：SOG层，其由SOG(旋涂玻璃：Spin on Glass)材料构成；第一布线，其配设于所述SOG层的下侧；以及第二布线，其以俯视时与所述第一布线重叠的方式配设于所述SOG层的上侧；所述第一布线具有：含铜层，其由铜或铜合金构成；以及金属上层，其由金属构成，该金属选自由钛、铝合金、铜合金、钨合金及钽合金构成的群组；所述金属上层叠层于所述含铜层的上侧且配置于所述含铜层与所述SOG层之间。
若通过如所述构成那样将布线双层化，则能够一边维持适度的布线膜厚，一边减小布线宽度而不会使电阻增大。由此，能够提高像素的开口率，实现显示图像的高分辨率。而且，在将栅极驱动器电路形成于边框区域的所谓的GDM(栅极驱动器单片电路：GateDriver Monolithic Circuit)的构成的显示面板中，通过将栅极布线双层化也可获得减少交叉电容的效果。
根据所述构成，在已双层化的布线之间配设由SOG材料构成的SOG层作为绝缘层。形成该层后，显示面板的制造步骤中会实施高温(例如350℃以上)下的退火处理。SOG层因耐热性优异，所以即便在暴露于高温退火处理的高温的情况下，也可抑制该处理引起的绝缘层的劣化或改性。由此，能够使用该阵列基板获得可靠性高的显示面板。从耐热性的观点来看，关于SOG材料，优选最终被热硬化。而且，如果使用感光性的SOG材料，则能够利用光刻来进行成膜及图案形成，因而也可抑制阵列基板制造时的步骤数的增加。
在布线已双层化的构成的阵列基板中，当由专利文献1记载的两层结构的金属叠层膜形成配置于SOG层的下侧的第一布线时，所露出的上层的铜与SOG层相接。这种构成的阵列基板中，因用于使SOG层硬化而进行的热处理会使铜氧化。由此，需要在形成第一布线后，形成由Si氮化膜等构成的金属罩层且被覆第一布线，无法避免阵列基板制造时的步骤数的增加。
根据所述构成，在第一布线的含铜层与导致该层所含的铜的氧化的SOG层之间配设金属上层。由此，即便不形成金属罩层，也能够抑制含铜层中所含的铜的氧化且将电阻率维持得较小。
根据所述构成，金属上层由钛、铝合金、铜合金、钨合金或钽合金构成。通过使用这种金属，能够在含铜层的上表面形成致密的层。而且，如果使用这些金属，则利用对包含铜的金属与形成金属上层的金属依次进行溅射这样的简易的步骤，便能够形成含铜层及金属上层。
以上的结果为，能够利用简易的步骤制造出能够应对高分辨率、抑制了信号延迟且可靠性高的阵列基板。
本技术的阵列基板能够由阵列基板的制造方法制造，该制造方法包括：金属叠层膜成膜步骤，成膜金属叠层膜，所述金属叠层膜包含由铜或铜合金构成的含铜层及由金属构成且叠层于所述含铜层上的金属上层，所述金属选自由钛、铝合金、铜合金、钨合金及钽合金构成的群组；第一布线图案形成步骤，对所述金属叠层膜进行蚀刻处理而形成第一布线图案；SOG层形成步骤，在所述第一布线图案上形成由SOG材料构成的SOG层；以及第二布线图案形成步骤，在所述SOG层的上侧俯视时与所述第一布线图案重叠的位置形成第二布线图案。
根据所述构成，能够获得如下的阵列基板，即，使布线双层化，一边维持适度的布线膜厚，一边减小布线宽度而不会增大电阻。而且，双层化的布线之间配设耐热性高的SOG层作为绝缘层，抑制显示面板的制造步骤中进行的高温处理引起的劣化或改性。进而，在第一布线的含铜层与导致该层所含的铜的氧化的SOG层之间配设金属上层。此处，构成第一布线的金属叠层膜例如能够通过对铜或铜合金与金属上层形成金属依次进行溅射而成膜。根据所述构成，使在最上层具有金属上层的金属叠层膜成膜后，能够利用蚀刻进行第一布线图案形成，由此减少含铜层与叠层形成于其上的SOG层直接接触的面积，抑制SOG层热硬化时的铜的氧化，且无需形成金属罩层。另外，如果由感光性SOG材料形成SOG层，则能够利用光刻进行SOG膜的图案形成，抑制阵列基板制造时的步骤数的增加。结果，利用简易的步骤，抑制第一布线所包含的含铜层的氧化，获得可靠性高的阵列基板。发明效果
根据本技术，能够利用简易的制造步骤获得能够应对高分辨率且可靠性高的阵列基板。而且，通过将本技术应用于具备阵列基板的液晶面板、等离子体显示器面板、有机EL面板等，可获得能够高精细地显示图像且可靠性高的显示面板。
附图说明
图1是表示一实施方式所涉及的阵列基板的剖面构成的示意图。
图2是表示金属叠层膜成膜步骤后的剖面构成的示意图。
图3是表示第一布线图案形成步骤后的剖面构成的示意图。
图4是表示SOG层形成步骤后的剖面构成的示意图。
图5是表示形成罩层后进行的第二布线图案形成步骤的情况的示意图。
具体实施方式
利用图1至图5对一实施方式进行说明。
本实施方式中，例示阵列基板1。另外，以下的说明中，将图1中的上侧设为上(下侧设为下)，对多个相同部件中的一个部件附上附图标记，关于其他部件有时会省略附图标记。
本实施方式所涉及的阵列基板1例如构成手机终端(包含智能电话等)、笔记本电脑(包含平板型笔记本电脑等)、可穿戴式终端(包含智能手表等)、便携式信息终端(包含电子书或PDA等)、便携式游戏机、数码相框等各种电子设备(未图示)，被用在画面尺寸例如为几英寸～十几英寸左右的显示面板中。本技术特别适合于通常分为小型或中小型的尺寸且要求高分辨率的显示面板中所使用的阵列基板。然而，不限于此，本技术也能够应用于构成分为几十英寸以上的中型或大型(超大型)的画面尺寸的显示面板的阵列基板。
虽未图示具备本实施方式所涉及的阵列基板1的显示面板，但例如能够设为周知构成的液晶面板。液晶面板中，将阵列基板1和与其对向配置的对向基板在隔开特定的间隙的状态下进行贴合，并且在两基板间封入液晶。对向基板中，例如具有由玻璃构成的玻璃基板，在该玻璃基板上设置着将R(红色)、G(绿色)、B(蓝色)等各着色部按照特定排列配置而成的彩色滤光片或对向电极。而且，在阵列基板1及对向基板的最内侧(液晶层侧)设置着未图示的配向膜，在两基板的外侧配置偏光板。
以下，参照图1对阵列基板的构成进行说明。
阵列基板1具备玻璃基板、硅基板、具有耐热性的塑料基板等绝缘性、大致透明且具有高透光性的未图示的基板。本实施方式中，作为一例，使用的是玻璃基板。如图1所示，各种层以特定图案叠层形成于该玻璃基板上。另外，在图1所示的阵列基板1的上侧配置着未图示的液晶层及对向基板，从而构成液晶面板。
设置于阵列基板1的内侧(液晶层侧、对向基板侧)的各层利用公知的成膜技术、光刻技术等形成。
虽未图示阵列基板1的平面构成，但在阵列基板1中的显示图像的显示区域，图1所示的TFT30及像素电极24分别呈矩阵状配设有多个。TFT30被用作开关元件。俯视时，TFT30及像素电极24的周围被以相互交叉的形式配设的多根栅极布线(扫描线，详细情况将稍后叙述)11、14及源极布线(信号线)17所包围。即，TFT30及像素电极24成为被分配到俯视时呈格子状的栅极布线11、14及源极布线17的各交叉部的形状。
如图1所示，TFT30具备如下而构成：沿如后述那样双层化的栅极布线中的第二栅极布线14延伸设置的栅极电极14E，形成于半导体膜16上的沟道区域16C，沿源极布线17延伸设置的源极电极17E，以及漏极电极18E。源极电极17E与漏极电极18E成为隔着沟道区域16C彼此在半导体膜16上保持间隔且对向的状态。源极电极17E及漏极电极18E分别与半导体膜16电连接，能够进行源极电极17E与漏极电极18E之间的电子迁移。
图1是示意性地表示阵列基板1的剖面构成的图。
如图1所示，在玻璃基板的上表面(液晶层侧的板面)上，由第一金属膜M1构成的第一栅极布线(第一布线)11形成图案，以覆盖第一栅极布线11等的方式配设厚壁的SOG层12，其上表面由罩层13所被覆。在罩层13上俯视时与第一栅极布线11重叠的位置，由第二金属膜M2构成的第二栅极布线(第二布线)14及栅极电极14E形成图案，以覆盖第二栅极布线14等的方式设置绝缘性的第一绝缘层(栅极绝缘层)15。然后，在第一绝缘层15上形成着由氧化物半导体的被膜构成的半导体膜16以及由第三金属膜M3构成的源极布线17、源极电极17E、漏极电极18E等，以覆盖他们的上表面的方式设置绝缘性的第二绝缘层19。在第二绝缘层19上配设厚壁的有机树脂层20，在该有机树脂层20上形成由第四金属膜M4构成的金属布线21，以覆盖金属布线21的方式叠层由透明电极膜构成的共用电极22、绝缘性的第三绝缘层23。然后，在第三绝缘层23上形成由透明电极膜构成的像素电极24。
以下，对所述各层依次进行说明。另外，关于第一金属膜M1、第一栅极布线11、SOG层12、罩层13，将在其他层之后进行说明。
本实施方式中，构成第二栅极布线14及栅极电极14E的第二金属膜M2设为如下构成的双层金属叠层膜，即，在由钛(Ti)构成的下层M21上叠层包含铜(Cu)的含铜层M22而成。第二金属膜M2利用溅射法等形成在后述罩层13上。然后，对含铜层M22进行光刻及湿式蚀刻，并且对下层M21进行干式蚀刻以及抗蚀剂的剥离清洗等，由此，具备特定图案的第二栅极布线14、栅极电极14E等形成于罩层13上。
第一绝缘层15能够由叠层膜形成，该叠层膜例如具有由硅氮化物(SiNx)构成的下层侧栅极绝缘层及由硅氧化物(SiOx，例如x＝2)构成的上层侧栅极绝缘层。第一绝缘层15利用CVD法(化学蒸镀法：Chemical Vapor Deposition法)等适当形成。
半导体膜16由作为氧化物半导体的一种的氧化铟镓锌(IGZO)的膜构成。构成氧化物半导体的膜的IGZO膜由非晶质(非晶)或结晶质构成，尤其在结晶质的情况下，具有被称作C轴配向结晶(CAAC：C-Axis Aligned Crystal)的结晶结构。该氧化物半导体的膜不仅用于阵列基板1中形成于显示图像的显示区域内的显示用的TFT30，还用于配置于非显示区域的非显示用的TFT(未图示)等。氧化物半导体的IGZO膜利用溅射法形成，然后，通过进行光刻、湿式蚀刻及抗蚀剂的剥离清洗等，具有特定图案的半导体膜16形成于第一绝缘层15上。
另外，在如本实施方式那样将半导体膜16设为IGZO膜的情况下，电子迁移率与现有的非晶硅膜等相比，高20～50倍左右。因此，利用了IGZO膜的TFT30与以前相比能够小型化，且能够将显示区域的像素的开口率设定得较高。
构成源极布线17、源极电极17E、漏极电极18E的第三金属膜M3设为与第二金属膜M2相同构成的双层金属叠层膜，即，在由钛(Ti)构成的下层M31上叠层含有铜(Cu)的含铜层M32而成。第二金属膜M2利用溅射法等形成于第一绝缘层15上。然后，对含铜层M32进行光刻及湿式蚀刻，并且对下层M31进行干式蚀刻以及抗蚀剂的剥离清洗等，由此，具备特定图案的源极布线17、源极电极17E、漏极电极18E等形成于第一绝缘层15上。然后，半导体膜16的沟道区域16C从源极电极17E与漏极电极18E之间露出。
第二绝缘层(无机层间绝缘层)19能够由叠层膜形成，该叠层膜例如具有由硅氮化物(SiNx)构成的下层侧绝缘层及由硅氧化物(SiOx，例如x＝2)构成的上层侧绝缘层。第二绝缘层19利用等离子体CVD法等而形成为覆盖源极电极17E、漏极电极18E、以露出的方式夹在他们之间的半导体膜16的沟道区域16C等的上表面。
有机树脂层(有机层间绝缘层)20能够由光硬化性或热硬化性的丙烯酸系树脂(例如聚甲基丙烯酸甲酯(PMMA)等)、环氧系树脂、酚系树脂等有机树脂材料而形成。作为有机树脂材料，优选感光性材料。例如利用旋涂法、狭缝式涂布法等将这些有机材料涂布于第二绝缘层19上，利用光刻形成图案后，进行退火处理，而形成具有特定图案的有机树脂层20。有机树脂层20的厚度例如为1μm以上时，与由无机材料等构成且设为0.2μm左右的厚度的其他多个层相比形成得较厚，并作为平坦化层发挥功能。
在有机树脂层20之上形成着构成金属布线21的第四金属膜M4。本实施方式中，第四金属膜M4可设为单层的金属膜，或者，可与例如第二金属膜M2或第三金属膜M3同样地设为在由钛(Ti)构成的层上叠层含铜层而成的构成的双层金属叠层膜。第四金属膜M4利用溅射法等形成于有机树脂层20上，通过光刻及湿式蚀刻以及抗蚀剂的剥离清洗等，具备特定图案的金属布线21形成于有机树脂层20上。
共用电极22由ITO(Indium Tin Oxide：氧化铟锡)、ZnO(Zinc Oxide：氧化锌)等的透明导电膜构成。透明导电膜例如利用溅射法形成。然后，对该透明导电膜实施光刻、湿式蚀刻及抗蚀剂的剥离清洗等，由此，形成具有特定图案的共用电极22。共用电极22在金属布线21形成图案的有机树脂层20上，以被多个像素共用的方式在阵列基板1的大致整个显示区域中以覆盖多个像素的方式形成。
第三绝缘层(无机层间绝缘层)23由形成致密的膜的硅氮化物(SiOx，例如x＝2)构成，利用等离子体CVD法等形成。第三绝缘层23覆盖共用电极22的上表面以对其进行保护。
像素电极(图像元素电极)24与所述共用电极22同样地由ITO、ZnO等的透明导电膜构成。像素电极24例如通过对利用溅射法形成的ITO等的透明导电膜实施光刻、湿式蚀刻及抗蚀剂的剥离清洗等而形成。像素电极24在俯视阵列基板1时，以收容在由栅极布线11、14与源极布线17所包围的矩形状区域(像素)内的方式配置，主要形成于第三绝缘层23上。
所述第二绝缘层19、有机树脂层20、共用电极22、第三绝缘层23、像素电极24均以覆盖TFT30的形式(也就是以包含覆盖TFT30的沟道区域16C的部分的形式)设置于阵列基板1。而且，在第三绝缘层23、共用电极22、有机树脂层20、第二绝缘层19中，在适当的平面位置处设置着贯通他们的接触孔CH，如图1所示，像素电极24穿过该接触孔CH而与漏极电极18E连接。另外，像素电极24具备俯视阵列基板1时覆盖像素区域的矩形状的主体部、与TFT30重叠的重叠部、穿过接触孔CH而与漏极电极18E连接的连接部而构成。
那么，本实施方式所涉及的阵列基板1中，在玻璃基板与所述第二金属膜M2之间配置着已形成图案的由第一金属膜M1构成的第一栅极布线11及SOG层12。进而，在SOG层12的上侧形成着覆盖该层的上表面且配置于SOG层12与第二栅极布线14之间的罩层13。
然后，将参照图2至图4，对所述各部的形成方法进行说明。
构成第一栅极布线11的第一金属膜M1设为如下构成的三层金属叠层膜，即，在叠层于由钛(Ti)构成的下层M11上的含有铜(Cu)的含铜层M12之上，进而叠层由钛(Ti)构成的金属上层M13而成。
为了形成第一栅极布线11，首先，如图2所示，对钛、铜(含铜层形成金属)、钛(金属上层形成金属)例如依次进行溅射，使三层金属叠层膜成膜在玻璃基板上(金属叠层膜成膜步骤)。另外，三层金属叠层膜无需直接成膜于玻璃基板上，可形成于在玻璃基板上形成的绝缘层等其他层之上。接下来，对金属上层M13进行光刻及湿式蚀刻，并且对含铜层M12及下层M11进行干式蚀刻以及抗蚀剂的剥离清洗等，由此，如图3所示，具备特定图案的第一栅极布线11形成于玻璃基板上(第一布线图案形成步骤)。本实施方式中，如图1等所示，第一栅极布线11以具有与第二栅极布线14大致同等的布线宽度及布线膜厚的方式形成。另外，第一栅极布线11穿过形成于后述SOG层12等的贯通孔，而与所述第二栅极布线14电连接。
SOG层(绝缘玻璃层)12能够由SOG材料形成。作为SOG材料，不作特别限定，能够使用包含有机SOG材料、无机SOG材料的各种化学结构的材料。如果使用感光性的SOG材料，则能够容易地形成图案。而且，如果考虑之后的步骤中的耐热性，则SOG材料优选为最终被热硬化的构成。将SOG材料旋涂在形成着第一栅极布线11的玻璃基板上，并利用光刻及蚀刻形成图案后，进行退火处理、热硬化，如图4所示，形成具有特定图案的有机树脂层20(SOG层形成步骤)。SOG层12与有机树脂层20同样地，其厚度例如为1μm以上，比起其他层，形成得相对较厚。
罩层13例如能够利用硅氮化物(SiNx)或硅氧化物(SiOx，例如x＝2)形成。本实施方式中，将罩层13设为由硅氮化物构成，但由于硅氮化物形成致密的膜结构，所以被覆SOG层12以抑制气体从该层释放等，因而特别适合使用。罩层13例如能够利用CVD法等形成于SOG层12上。
如图5所示，形成罩层13后，经由如下步骤(第二布线图案形成步骤)制造出本实施方式所涉及的阵列基板1，即，在该罩层13(配置于SOG层12的上侧)的上表面，在俯视阵列基板1时与第一栅极布线11的图案重叠的位置，已述的第二栅极布线14形成图案。
对具备以上构成的阵列基板1的液晶面板的作动进行简单说明。
阵列基板1中，像素电极24的主体部及重叠部经由第三绝缘层23而与共用电极22对向。从未图示的共用布线向共用电极22施加共用电位(基准电位)。然后，利用TFT30控制施加到像素电极24的电位，由此使像素电极24与共用电极22之间产生特定的电位差。
当在像素电极24与共用电极22之间产生特定的电位差时，对液晶面板中位于阵列基板1与对向基板之间的液晶层施加包含针对阵列基板1的板面的法线方向的成分的横向边缘电场(倾斜电场)。通过控制该电场，适当地切换液晶层中的液晶分子的配向状态，从而能够在显示区域显示图像。
如以上说明般，本实施方式所涉及的阵列基板1具备叠层结构，该叠层结构包含：由SOG材料构成的SOG层12、配设于SOG层12的下侧(液晶层的相反侧)的第一栅极布线(第一布线)11、以及俯视阵列基板1时与第一栅极布线11重叠的方式配设于SOG层12的上侧(液晶层侧)的第二栅极布线(第二布线)14，第一栅极布线11具有由铜构成的含铜层M12及由钛构成的金属上层M13，金属上层M13叠层于含铜层M12的上侧，且配置于含铜层M12与SOG层12之间。
根据所述本实施方式的构成，阵列基板1的栅极布线双层化为第一栅极布线11及以俯视时与该布线重叠的方式配设的第二栅极布线14。由此，能够一边维持第一栅极布线11及第二栅极布线14各自的适度的布线膜厚，一边减小布线宽度而不会增大电阻并提高像素的开口率，从而实现显示图像的高分辨率。
而且，本实施方式中，第一栅极布线11与第二栅极布线14以具有大致同等的布线宽度及布线膜厚的方式形成。据此，能够将两栅极布线的布线宽度及布线膜厚均维持在固定范围内，且能够有效率地抑制电阻的增大。
根据所述本实施方式的构成，在已双层化的第一栅极布线11与第二栅极布线14之间，配设由SOG材料构成的SOG层12作为绝缘层。SOG层12因耐热性优异，所以能够抑制在形成该层后液晶面板的制造步骤中实施的高温退火处理所引起的绝缘层的劣化或改性，能够使用阵列基板1获得可靠性高的液晶面板。如果如本实施方式那样使用感光性的材料作为SOG材料，则能够利用光刻步骤进行图案形成，因而也能够抑制阵列基板1制造时的步骤数的增加。
栅极布线已双层化的构成的阵列基板1中，如果由现有的两层结构的金属叠层膜形成配置于SOG层12的下侧的第一栅极布线11，则所露出的上层的铜会与SOG层12相接。这种构成的阵列基板中，通过用于使SOG层12硬化而进行的热处理，会使第一栅极布线11中的铜氧化。由此，为了抑制铜的氧化而维持低电阻率，需要在形成第一栅极布线11后，形成由硅氮化物等构成的金属罩层且被覆第一栅极布线，从而无法避免阵列基板制造时的步骤数的增加。
根据所述本实施方式的构成，在第一栅极布线11的含铜层M12与会引起该含铜层M12中所含的铜的氧化的SOG层12之间，配设由钛构成的金属上层M13。由此，即便不形成金属罩层，也能够抑制含铜层M12中所含的铜的氧化，且将布线的电阻率维持得小。
根据所述本实施方式的构成，金属上层M13由钛构成，也就是，由选自由钛、铝合金、铜合金、钨合金及钽合金构成的金属群的金属构成。通过使用这种金属，能够在含铜层M12的上表面形成致密的金属上层M13。而且，如果使用这些金属，则能够利用对包含铜的金属与金属上层形成金属依次进行溅射这样的简易的步骤，来形成含铜层M12及金属上层M13。
而且，本实施方式所涉及的阵列基板1还包括叠层于SOG层12的上侧且配置于SOG层12与第一栅极布线11之间的罩层13。
有时会因形成栅极布线11、14及SOG层12后的液晶面板形成步骤中进行的高温退火处理，而使气体从SOG层12脱离。根据所述本实施方式的构成，利用罩层13被覆SOG层12，由此能够抑制脱离气体从SOG层12的释放，并抑制由此引起的缺陷的发生。如果如本实施方式那样使罩层13由硅氮化物构成，则能够形成致密的层，因而特别有效。而且，通过插入这种罩层13，也能够改善SOG层12与第二栅极布线14之间的密接性。
本实施方式所涉及的阵列基板1由阵列基板的制造方法制造，该阵列基板的制造方法的特征在于包括：金属叠层膜成膜步骤，成膜金属叠层膜，所述金属叠层膜包含：包含铜的含铜层M12，及由选自由钛、铝合金、铜合金、钨合金及钽合金构成的群组的金属构成且叠层于含铜层M12上的金属上层M13；第一布线图案形成步骤，对成膜的金属叠层膜进行蚀刻处理而第一栅极布线11形成图案；SOG层形成步骤，在第一栅极布线11上形成由SOG材料构成的SOG层12；以及第二布线图案形成步骤，在SOG层12的上侧第二栅极布线14形成图案。
此处，金属叠层膜例如能够通过对包含铜的金属及金属上层形成金属依次进行溅射而成膜。根据所述本实施方式的构成，使在最上层具有金属上层M13的金属叠层膜成膜后，利用蚀刻进行第一布线图案形成，由此含铜层M12与SOG层12直接接触的面积减少，能够不需要形成金属罩层。而且，如果由感光性SOG材料形成SOG层12，则能够利用光刻进行该图案形成，从而抑制阵列基板1制造时的步骤数的增加。它们的结果为，能够利用简单的步骤获得抑制了第一栅极布线11中所含的含铜层M12的氧化的可靠性高的阵列基板1。
本实施方式所涉及的阵列基板1用于液晶面板。由此，能够获得可高精细地显示图像的液晶面板。
＜其他实施方式＞
本技术不限于根据所述记述及附图所说明的实施方式，例如以下的实施方式也包含在本技术的技术范围内。
(1)所述实施方式中，第一栅极布线(第一布线)11与第二栅极布线(第二布线)14具有大致同等的布线宽度及布线膜厚，但不限定于此。例如，如果将两栅极布线的布线宽度设为大致同等，且使第一栅极布线11的布线膜厚比第二栅极布线14大，则能够将第二栅极布线14的布线膜厚维持得小，抑制了与其连接的各种布线等断线的可能性，并确保充分的导电量。
(2)所述实施方式中，作为第一金属膜M1，使用(由钛构成的金属上层)/(由铜构成的含铜层)/(由钛构成的下层)的三层金属叠层膜，但不限定于此。例如可设为由(由铝合金构成的金属上层)/(由铜合金构成的含铜层)所构成的双层金属叠层膜，也可设为叠层了四层以上的层的金属叠层膜。而且，所述实施方式中，作为第二金属膜M2、第三金属膜M3，使用的是双层金属叠层膜，他们例如也可设为单层的金属膜。
(3)所述实施方式中，例示了使用TFT30作为液晶面板的开关元件的阵列基板1，但本技术也能够应用于使用TFT以外的开关元件(例如薄膜二极管(TFD))的阵列基板中。而且，本技术也能够应用于黑白显示的液晶面板中所使用的阵列基板中。
(4)所述实施方式中，例示了第一绝缘层15、第二绝缘层19、第三绝缘层23由硅氧化物(SiOx)及/或硅氮化物(SiNx)所构成，但不限定于。例如，也可使用硅氧氮化物(SiNxOy，x＞y)、硅氮氧化物(SiNxOy，x＞y)等其他无机材料。
(5)所述实施方式中，作为像素电极的材料，使用的是ITO等透明无机导电膜，例如反射型液晶显示装置中使用的阵列基板中，可利用由钛、钨、镍、金、铂金、银、铝、镁、钙、锂及他们的合金构成的导电膜。
(6)所述实施方式中，例示了如下的阵列基板1，该阵列基板1用于对液晶分子向与基板面平行的方向(横向)施加电场的横向电场方式的FFS(Fringe Field Switching：边缘场开关)模式的液晶面板。为此，阵列基板1中形成着一对电极(像素电极24及共用电极22)，但本技术的应用不限于这种构成的阵列基板。本技术还能够应用于如下的阵列基板中，即，该阵列基板被用于其他动作模式，例如IPS(In-Plane-Switching：平面内切换)模式、VA(Vertical Alignment：垂直配向)模式等中动作的显示面板中且未形成共用电极。
(7)本技术能够应用于不仅可构成液晶面板，还可构成等离子体显示器面板、有机EL面板、无机EL面板等的阵列基板。由此，能够获得可高精细地显示图像的各种显示面板。
附图标记说明
1 阵列基板
11 第一栅极布线(第一布线)
12 SOG层(绝缘玻璃层)
13 罩层
14 第二栅极布线(第二布线)
14E 栅极电极
15 第一绝缘层(栅极绝缘层)
16 半导体膜
16C 沟道区域
17 源极布线(信号线)
17E 源极电极
18E 漏极电极
19 第二绝缘层(无机层间绝缘层)
20 有机树脂层(有机层间绝缘层)
21 金属布线
22 共用电极
23 第三绝缘层(无机层间绝缘膜)
24 像素电极(图像元素电极)
30 TFT
M1 第一金属膜
M11 下层
M12 含铜层
M13 金属上层
M2 第二金属膜
M21 下层
M22 含铜层
M3 第三金属膜
M31 下层
M32 含铜层
M4 第四金属膜

Claims (4)

1.一种阵列基板，其特征在于，包括叠层结构，所述叠层结构包含：
旋涂玻璃层，其由旋涂玻璃(Spin on Glass，SOG)材料构成；
第一布线，其配设于所述旋涂玻璃层的下侧；以及
第二布线，其以俯视时与所述第一布线重叠的方式配设于所述旋涂玻璃层的上侧；
所述第一布线具有：
含铜层，其由铜或铜合金构成；以及
金属上层，其由金属构成，所述金属选自由钛、铝合金、铜合金、钨合金及钽合金构成的群组；
所述金属上层叠层于所述含铜层的上侧且配置于所述含铜层与所述旋涂玻璃层之间。
2.根据权利要求1所述的阵列基板，其特征在于，
还包括罩层，所述罩层叠层于所述旋涂玻璃层的上侧且配置于所述旋涂玻璃层与所述第二布线之间。
3.一种阵列基板的制造方法，其特征在于，包括：
金属叠层膜成膜步骤，成膜金属叠层膜，所述金属叠层膜包含由铜或铜合金构成的含铜层及由金属构成且叠层于所述含铜层上的金属上层，所述金属选自由钛、铝合金、铜合金、钨合金及钽合金构成的群组；
第一布线图案形成步骤，对所述金属叠层膜进行蚀刻处理而形成第一布线图案；
旋涂玻璃层形成步骤，在所述第一布线图案上形成由旋涂玻璃材料构成的旋涂玻璃层；以及
第二布线图案形成步骤，在所述旋涂玻璃层的上侧俯视时与所述第一布线图案重叠的位置形成第二布线图案。
4.一种显示面板，其特征在于，包括根据权利要求1或2所述的阵列基板。
CN201811177093.XA 2017-10-11 2018-10-10 阵列基板及其制造方法以及显示面板 Pending CN109659311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017197433A JP2019070768A (ja) 2017-10-11 2017-10-11 アレイ基板およびその製造方法、並びに表示パネル
JP2017-197433 2017-10-11

Publications (1)

Publication Number Publication Date
CN109659311A true CN109659311A (zh) 2019-04-19

Family

ID=65993705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811177093.XA Pending CN109659311A (zh) 2017-10-11 2018-10-10 阵列基板及其制造方法以及显示面板

Country Status (3)

Country Link
US (1) US20190109155A1 (zh)
JP (1) JP2019070768A (zh)
CN (1) CN109659311A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780495A (zh) * 2019-09-19 2020-02-11 福建华佳彩有限公司 一种双栅极面板显示结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020241898A1 (zh) * 2019-05-31 2020-12-03
US11362117B2 (en) * 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN105900001A (zh) * 2014-01-08 2016-08-24 堺显示器制品株式会社 有源矩阵基板、有源矩阵基板的制造方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN105900001A (zh) * 2014-01-08 2016-08-24 堺显示器制品株式会社 有源矩阵基板、有源矩阵基板的制造方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780495A (zh) * 2019-09-19 2020-02-11 福建华佳彩有限公司 一种双栅极面板显示结构

Also Published As

Publication number Publication date
JP2019070768A (ja) 2019-05-09
US20190109155A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
TW201133785A (en) Semiconductor device and method for manufacturing the same
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
US10032800B2 (en) Array substrate and display device
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
JP2013258358A (ja) 表示装置及びその製造方法
US9129868B2 (en) Mask level reduction for MOFET
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN109659311A (zh) 阵列基板及其制造方法以及显示面板
US20160181278A1 (en) Array substrate, method for manufacturing the same, and display device
CN108873526B (zh) 阵列基板及其制造方法、显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
CN108346622A (zh) 阵列基板及其制备方法、显示面板
WO2016021320A1 (ja) アクティブマトリクス基板およびその製造方法
CN106298813B (zh) 一种显示基板及其制作方法、显示装置
CN104362155B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190419

WD01 Invention patent application deemed withdrawn after publication