CN103299429A - 有源矩阵基板及其制造方法以及显示面板 - Google Patents

有源矩阵基板及其制造方法以及显示面板 Download PDF

Info

Publication number
CN103299429A
CN103299429A CN2011800631291A CN201180063129A CN103299429A CN 103299429 A CN103299429 A CN 103299429A CN 2011800631291 A CN2011800631291 A CN 2011800631291A CN 201180063129 A CN201180063129 A CN 201180063129A CN 103299429 A CN103299429 A CN 103299429A
Authority
CN
China
Prior art keywords
film
active
matrix substrate
semiconductor layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800631291A
Other languages
English (en)
Other versions
CN103299429B (zh
Inventor
原猛
锦博彦
越智久雄
会田哲也
冈部达
中野悠哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103299429A publication Critical patent/CN103299429A/zh
Application granted granted Critical
Publication of CN103299429B publication Critical patent/CN103299429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

有源矩阵基板(20a)包括：设置在绝缘基板(10a)上的栅极电极(25)；和设置在栅极电极(25)上，由烧制而成的SOG材料形成的平坦化膜(26)。栅极电极(25)包括以下各导电膜的层叠膜：设置在所述绝缘基板(10a)上，由铜以外的金属形成的第一导电膜(27)；设置在第一导电膜(27)上，由铜形成的第二导电膜(28)；和设置在第二导电膜(28)上，由铜以外的金属形成的第三导电膜(29)。

Description

有源矩阵基板及其制造方法以及显示面板
技术领域
本发明涉及有源矩阵基板及其制造方法，特别涉及使用了平坦化膜的有源矩阵基板及其制造方法以及显示面板。
背景技术
在有源矩阵基板中，在作为图像的最小单位的每个像素中，设置有例如薄膜晶体管(Thin Film Transistor，以下也称为“TFT”)作为开关元件。
另外，为了提高有源矩阵基板的可靠性，需要高精度地形成在基板上形成的TFT和配线等，这种有源矩阵基板中，例如电极和配线图案凹凸状地形成在绝缘性基板上，为了覆盖该凹凸而平坦化，形成作为绝缘膜的平坦化膜。该平坦化膜一般由SOG(Spin on Glass：旋涂玻璃)材料、液状的SiO2、高分子膜等构成。
另外，一般在有源矩阵基板中，具有构成上述TFT的栅极电极、源极电极和漏极电极，为了防止因制造过程中的蚀刻工序导致过度蚀刻，这些电极由包括多个导电膜的层叠膜形成。例如，在栅极电极的情况下，形成钛膜作为下层侧的第一导电膜，并且形成铜膜作为上层侧的第二导电膜。而且，在该栅极电极的表面上形成上述平坦化膜(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2003-5220号公报
发明内容
发明要解决的技术问题
这里，存在如下问题：在形成有栅极电极的基板整体，涂敷了例如以硅烷醇(Si(OH)4)为主成分的SOG材料之后，在高温(例如，350℃)下进行烧制，由此形成平坦化膜时，在SOG材料中发生脱水聚合反应产生水分，构成栅极配线的铜膜被该水分氧化。另外，通过上述烧制，铜从铜膜向SOG材料中扩散。其结果是，由铜膜和钛膜构成的层叠膜的电阻上升，并且SOG材料的介电常数上升，绝缘性降低。
于是，本发明是鉴于这一点而完成的，其目的在于提供一种能够在铜膜的表面形成平坦化膜时防止铜膜的氧化，并且防止铜的扩散的有源矩阵基板及其制造方法以及显示面板。
解决技术问题的技术手段
为了达成上述目的，本发明的有源矩阵基板包括：绝缘基板；设置在绝缘基板上的栅极电极；设置在栅极电极上，由烧制而成的SOG材料形成的平坦化膜；以覆盖栅极电极和平坦化膜的方式设置的栅极绝缘层；设置在栅极绝缘层上，具有以与栅极电极重叠的方式设置的沟道区域的半导体层；在半导体层上，以与栅极电极重叠并且夹着沟道区域相互相对的方式设置的源极电极和漏极电极；覆盖半导体层、源极电极和漏极电极的保护层；和设置在保护层上的像素电极，该有源矩阵基板的特征在于，栅极电极包括以下各导电膜的层叠膜：设置在绝缘基板上，由铜以外的金属形成的第一导电膜；设置在该第一导电膜上，由铜形成的第二导电膜；和设置在该第二导电膜上，由铜以外的金属形成的第三导电膜。
根据该结构，在形成了栅极电极的基板整体，涂敷并烧制SOG材料，由此形成平坦化膜时，即使在SOG材料中发生脱水聚合反应产生水分的情况下，也能够防止水分将构成栅极电极的铜氧化。另外，能够防止铜由于烧制而从第二导电膜向SOG材料中扩散。因此，能够抑制栅极电极的电阻的上升，并且抑制SOG材料的介电常数的上升，能够防止平坦化膜的绝缘性的降低。
本发明的有源矩阵基板中，铜以外的金属是选自钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)和钼-钨合金(MoW)中的至少一种。
根据该结构，能够利用非扩散性优秀、可与铜同时进行湿式蚀刻的材料，形成第一导电膜和第三导电膜。
本发明的有源矩阵基板中，也可以为：在保护层上设置有层间绝缘层，像素电极设置在层间绝缘层上。
本发明的有源矩阵基板中，也可以为：半导体层为氧化物半导体层。
本发明的有源矩阵基板中，也可以为：氧化物半导体层含有金属氧化物，该金属氧化物包含选自铟(In)、镓(Ga)、铝(Al)、铜(Cu)和锌(Zn)中的至少一种。
根据该结构，包括这些材料的氧化物半导体层，即使在非晶态迁移率也高，所以能够使开关元件的导通电阻变大。
本发明的有源矩阵基板中，也可以为：氧化物半导体层含有铟镓锌氧化物(IGZO)。
根据该结构，薄膜晶体管能够得到高迁移率、低断开电流这种良好的特性。
本发明的有源矩阵基板中，也可以为：半导体层为硅类半导体层。
另外，本发明的有源矩阵基板具有如下优秀的特性：抑制栅极电极的电阻的上升，并且抑制SOG材料的介电常数的上升，能够防止平坦化膜的绝缘性的降低。因此，本发明的有源矩阵基板能够适用于如下显示面板，该显示面板包括：有源矩阵基板；与有源矩阵基板相对配置的对置基板；和在有源矩阵基板与对置基板之间设置的显示介质层。
本发明的有源矩阵基板的制造方法，该有源矩阵基板包括：绝缘基板；设置在绝缘基板上的栅极电极；设置在栅极电极上的平坦化膜；以覆盖栅极电极和平坦化膜的方式设置的栅极绝缘层；设置在栅极绝缘层上，具有以与栅极电极重叠的方式设置的沟道区域的半导体层；在半导体层上，以与栅极电极重叠并且夹着沟道区域相互相对的方式设置的源极电极和漏极电极；覆盖半导体层、源极电极和漏极电极的保护层；和设置在保护层上的像素电极，有源矩阵基板的制造方法的特征在于，至少包括如下工序：形成包括以下各导电膜的层叠膜的上述栅极电极的栅极电极形成工序：设置在绝缘基板上，由铜以外的金属形成的第一导电膜；设置在该第一导电膜上，由铜形成的第二导电膜；和设置在该第二导电膜上，由铜以外的金属形成的第三导电膜；平坦化膜形成工序，在形成有栅极电极的绝缘基板上，涂敷并烧制SOG材料，由此在绝缘基板上和栅极电极上形成平坦化膜；以覆盖栅极电极和平坦化膜的方式形成栅极绝缘层的栅极绝缘层形成工序；在栅极绝缘层上形成半导体层的半导体层形成工序；在半导体层上形成源极电极和漏极电极的源极漏极形成工序；形成覆盖半导体层、源极电极和漏极电极的保护层的保护层形成工序；和在保护层上形成像素电极的像素电极形成工序。
根据该结构，在形成有栅极电极的基板整体，涂敷并烧制SOG材料，由此形成平坦化膜时，即使在SOG材料中发生脱水聚合反应产生水分的情况下，也能够防止水分将构成栅极电极的铜氧化。另外，能够防止铜由于烧制而从第二导电膜向SOG材料中扩散。因此，能够抑制栅极电极的电阻的上升，并且抑制SOG材料的介电常数的上升，能够防止平坦化膜的绝缘性的降低。
本发明的有源矩阵基板的制造方法中，也可以在平坦化膜形成工序中，除去第三导电膜。
根据该结构，不需要残留第三导电膜，所以不需要较厚地形成第三导电膜。其结果是，能够抑制生产性的降低，并且能够防止成本增高。
另外，由于不需要较厚地形成上层的第三导电膜，所以在涂敷SOG材料时，能够避免产生涂敷不良的问题。
本发明的有源矩阵基板的制造方法中，也可以作为铜以外的金属，使用选自钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)和钼-钨合金(MoW)中的至少一种。
根据该结构，能够利用非扩散性优秀、可与铜同时进行湿式蚀刻的材料，形成第一导电膜和第三导电膜。
发明效果
根据本发明，能够抑制栅极电极的电阻的上升，并且能够抑制SOG材料的介电常数的上升，从而防止平坦化膜的绝缘性的降低。
附图说明
图1是具有本发明的第一实施方式的有源矩阵基板的液晶显示面板的截面图。
图2是本发明的第一实施方式的有源矩阵基板的平面图。
图3是将本发明的第一实施方式的有源矩阵基板的像素部和端子部扩大后的平面图。
图4是图3的A-A截面图。
图5是用截面表示本发明的第一实施方式的有源矩阵基板的制造工序的说明图。
图6是用截面表示本发明的第一实施方式的对置基板的制造工序的说明图。
图7是用截面表示本发明的第二实施方式的有源矩阵基板的制造工序的说明图。
图8是用截面表示本发明的第三实施方式的有源矩阵基板的制造工序的说明图。
图9是本发明的变形例的有源矩阵基板的截面图。
图10是用截面表示本发明的变形例的有源矩阵基板的制造工序的说明图。
图11是用截面表示本发明的另一变形例的有源矩阵基板的制造工序的说明图。
图12是本发明的另一变形例的有源矩阵基板的截面图。
具体实施方式
以下基于附图对本发明的实施方式进行详细说明。另外，本发明并不限定于以下的各实施方式。
(第一实施方式)
图1是具有本发明的第一实施方式的有源矩阵基板的液晶显示面板的截面图，图2是本发明的第一实施方式的有源矩阵基板的平面图。另外，图3是本发明的第一实施方式的有源矩阵基板的像素部和端子部扩大后的平面图，图4是图3的A-A截面图。
如图1所示，液晶显示面板50具有：有源矩阵基板20a；与有源矩阵基板20a相对配置的对置基板30；和在有源矩阵基板20a与对置基板30之间设置的液晶层40。另外，液晶显示面板50具有为了将有源矩阵基板20a和对置基板30互相粘接并且在有源矩阵基板20a与对置基板30之间封入液晶层40而设置成框状的密封件37。
另外，在液晶显示面板50中，如图1所示，在密封件37的内侧的部分规定进行图像显示的显示区域D，在从有源矩阵基板20a的对置基板30突出的部分规定端子区域T。
如图2、图3和图4所示，有源矩阵基板20a包括：绝缘基板10a；在显示区域D中以在绝缘基板10a上互相平行地延伸的方式设置的多个扫描配线11a；和分别设置在各扫描配线11a之间，互相平行地延伸的多个辅助电容配线11b。另外，有源矩阵基板20a具有：以在与各扫描配线11a正交的方向上互相平行地延伸的方式设置的多个信号配线16a；和按各扫描配线11a与各信号配线16a的每个交叉部分分别设置、即按各像素分别设置的多个TFT5a。另外，有源矩阵基板20a包括：以覆盖各TFT5a的方式设置的保护层17；以覆盖保护层17的方式设置的层间绝缘层18；矩阵状地设置在层间绝缘膜18上，分别与各TFT5a连接的多个像素电极19a；和以覆盖各像素电极19a的方式设置的取向膜(未图示)。
如图2和图3所示，扫描配线11a引出到端子区域T(参照图1)的栅极端子区域Tg，在该栅极端子区域Tg中与栅极端子19b连接。
如图3所示，辅助电容配线11b经辅助电容干线16c和中继配线11d而与辅助电容端子19d连接。在此，辅助电容干线16c经形成于栅极绝缘层12的接触孔Cc与辅助电容配线11b连接，并且经形成于栅极绝缘层12的接触孔Cd与中继配线11d连接。
如图2和图3所示，信号配线16a被引出到端子区域T(参照图1)的源极端子区域Ts作为中继配线11c，在该源极端子区域Tg中与源极端子19c连接。另外，如图3所示，信号配线16a经形成于栅极绝缘层12的接触孔Cb与中继配线11c连接。
如图3和图4所示，TFT5a包括：设置在绝缘基板10a上的栅极电极25；设置在栅极电极25上，由旋涂玻璃材料形成的平坦化膜26；以覆盖栅极电极25和平坦化膜26的方式设置的栅极绝缘层12；具有在栅极绝缘层12上以与栅极电极25重叠的方式岛状地设置的沟道区域C的半导体层13；和在半导体层13上与栅极电极25重叠，并且以夹着沟道区域C相互相对的方式设置的源极电极16aa和漏极电极16b。
在此，如图3所示，栅极电极25是扫描配线11a向侧面突出的部分。另外，如图3所示，源极电极16aa是信号配线16a向侧面突出的部分，如图4所示，由第一导电层14a和第二导电层15a的层叠膜构成。而且，如图3和图4所示，漏极电极16b由第一导电层14b和第二导电层15b的层叠膜构成，经形成于保护层17和层间绝缘层18的层叠膜的接触孔Ca与像素电极19a连接，并且隔着栅极绝缘层12与辅助电容配线11b重叠，由此构成辅助电容。
另外，半导体层13由硅层形成，例如包括下层的本征非晶硅层13a和其上层的掺杂了n型杂质(例如，磷)后的n+非晶硅层(电极接触层)13b。
如图6(c)所示，对置基板30具有：绝缘基板10b；和彩色滤光片层，其具有在绝缘基板10b上格子状地设置的黑矩阵21、以及分别在黑矩阵21的各格子间设置的红色层、绿色层和蓝色层等着色层22。另外，对置基板30具有：以覆盖该彩色滤光片层的方式设置的共用电极23；设置在共用电极23上的感光间隔物24；和以覆盖共用电极23的方式设置的取向膜(未图示)。
液晶层40由具有电光学特性的向列型液晶材料等构成。
在上述结构的液晶显示面板50中，在各像素中，从栅极驱动器(未图示)将栅极信号经扫描配线11a送到栅极电极25，当TFT5a变为导通状态时，从源极驱动器(未图示)将源极信号经信号配线16a送到源极电极16aa，经半导体层13和漏极电极16b在像素电极19a写入规定的电荷。此时，在有源矩阵基板20a的各像素电极19a与对置基板30的共用电极23之间产生电位差，对液晶层40即各像素的液晶电容和与该液晶电容并联连接的辅助电容施加规定的电压。而且，在液晶显示面板50中，在各像素中，根据施加到液晶层40的电压的大小改变液晶层40的取向状态，由此调整液晶层40的光透射率，从而显示图像。
在此，在本实施方式的特征在于，如图4所示，栅极电极25包括以下各导电膜的层叠膜：设置在绝缘基板10a上，由铜以外的金属(例如，钛等)形成的第一导电膜27；设置在第一导电膜27上，由铜形成的第二导电膜28；和设置在第二导电膜28上，由铜以外的金属(例如，钛等)形成的第三导电膜29。
在此，在本实施方式中，在由铜形成的第二导电膜28上设置由铜以外的金属形成的第三导电膜29，因此在形成有栅极电极25的基板整体例如涂敷了以硅烷醇(Si(OH)4)为主成分的SOG材料之后，在高温(例如，350℃)下进行烧制，由此形成平坦化膜26时，即使在SOG材料中发生脱水聚合反应而产生水分的情况下，也能够防止构成栅极电极25的铜被该水分氧化。另外，通过能够防止铜由于上述烧制而从第二导电膜28向SOG材料中扩散。
因此，能够抑制栅极电极25的电阻的上升，并且能够抑制SOG材料的介电常数的上升，从而防止平坦化膜26的绝缘性的降低。
另外，作为形成第一导电膜27和第三导电膜29的金属，适合使用具有非扩散性，并且能够与形成第二导电膜28的铜同时进行蚀刻的金属，例如钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)、钼-钨合金(MoW)等。
接着，用图5和图6对本实施方式的液晶显示面板50的制造方法的一例进行说明。图5是用截面表示本发明的第一实施方式的有源矩阵基板的制造工序的说明图，图6是用截面表示本发明的第一实施方式的对置基板的制造工序的说明图。另外，本实施方式的制造方法包括：有源矩阵基板制作工序、对置基板制作工序和液晶注入工序。
首先，对TFT和有源矩阵基板制作工序进行说明。
<栅极电极形成工序>
首先，在玻璃基板等绝缘基板10a的基板整体，通过溅射法例如依次形成第一导电膜27用的钛膜(厚度为5～100nm)、第二导电膜28用的铜膜(厚度为100～500nm)和第三导电膜29用的钛膜(5～200nm)。之后，对这些膜进行使用了具有规定的图案形状的第一光掩模的光刻所涉及的抗蚀剂的图案形成、湿式蚀刻和抗蚀剂的剥离洗净，由此如图5(a)所示，形成包括第一导电膜27～第三导电膜29的层叠膜的栅极电极25。另外，此时，图3所示的扫描配线11a、辅助电容配线11b以及中继配线11c和11d也同时形成。
<平坦化膜形成工序>
接着，在形成有栅极电极25、扫描配线11a、辅助电容配线11b以及中继配线11c和11d的绝缘基板10a上，通过旋涂法或狭缝涂敷法，涂敷例如以硅烷醇(Si(OH)4)为主成分的SOG材料。之后，在350℃下进行烧制，由此形成氧化硅(SiO2)层。接着，对该氧化硅层进行使用了具有规定的图案形状的第二光掩模的光刻所涉及的抗蚀剂的图案形成、干式蚀刻和抗蚀剂的剥离洗净，由此如图5(b)所示，在绝缘基板10a上和栅极电极25上形成平坦化膜26(厚度为100～3000nm)。
其中，作为SOG材料，可以使用以烷氧基硅烷、有机硅氧烷树脂为主成分的材料。
此时，如上所述，在第二导电膜28上设置第三导电膜29，因此即使在由烧制导致在SOG材料中发生脱水聚合反应、产生水分的情况下，也能够防止构成栅极电极25的铜被该水分氧化。另外，能够防止铜由于上述烧制而从第二导电膜28向SOG材料中扩散。
另外，在上述栅极电极形成工序中，进行湿式蚀刻时，由于铜的蚀刻率比钛的蚀刻率大，所以有可能成为由钛形成的第一导电膜27和第三导电膜29比由铜形成的第二导电膜28突出的形状(逆锥形状)，在形成平坦化膜26时，涂敷SOG材料而平坦化，所以能够防止在栅极电极25的部分发生信号配线16a的断线。
<栅极绝缘层形成工序>
接着，在形成了平坦化膜26的基板整体，通过CVD法形成例如氮化硅膜(厚200nm～500nm程度)，以覆盖栅极电极25、辅助电容配线11b和平坦化膜26的方式形成栅极绝缘层12。
另外，也可以采用以两层层叠结构形成栅极绝缘层12的结构。在这种情况下，除了上述氮化硅膜(SiNx)以外，能够使用例如氧化硅膜(SiOx)、氧化氮化硅膜(SiOxNy，x＞y)、氮化氧化硅膜(SiNxOy，x＞y)等。
另外，从防止来自绝缘基板10a的杂质等的扩散的观点出发，优选使用氮化硅膜或氮化氧化硅膜作为下层侧的栅极绝缘膜，并且使用氧化硅膜或氧化氮化硅膜作为上层侧的栅极绝缘膜。例如，能够将SiH4和NH3作为反应气体形成膜厚100nm～200nm的氮化硅膜，作为下层侧的栅极绝缘膜，并且将N2O、SiH4作为反应气体形成膜厚50nm～100nm的氧化硅膜，作为上层侧的栅极绝缘膜。
另外，从利用低成膜温度形成栅极漏泄电流少的致密的栅极绝缘层12的观点出发，优选使氩气等稀有气体包含在反应气体中而混入绝缘膜中。
<半导体层形成工序>
接着，在形成有栅极绝缘层12的基板整体，通过等离子体CVD法，连续形成例如本征非晶硅膜(厚30～300nm)和掺杂了磷的n+非晶硅膜(厚50～150nm)，如图5(c)所示，形成本征非晶硅层13a和n+非晶硅层13b层叠而成的半导体层13。然后，对半导体层13进行使用了具有规定的图案形状的第三光掩模的光刻所涉及的抗蚀剂的图案形成、干式蚀刻和抗蚀剂的剥离洗净，由此对半导体层13进行图案形成。
<源极漏极形成工序>
接着，形成有上述半导体层13的基板整体，通过溅射法例如依次形成钛膜(厚度为5～100nm)和铜膜(100～500nm)等。之后，进行使用了具有规定的图案形状的第四光掩模的光刻所涉及的抗蚀剂的图案形成、铜膜的湿式蚀刻，并且进行对钛膜和n+非晶硅层13b的干式蚀刻(等离子体蚀刻)以及抗蚀剂的剥离和洗净，如图5(d)所示，形成信号配线16a(参照图3)、源极电极16aa、漏极电极16b和辅助电容干线16c(参照图3)，并且使半导体层13的沟道区域C露出。
另外，在本实施方式中，作为构成源极电极16aa和漏极电极16b的金属膜，例示了层叠结构的钛膜和铜膜，但也可以通过铝膜、钨膜、钽膜、铬膜等金属膜、或者它们的合金膜、金属氮化物的膜来形成源极电极16aa和漏极电极16b。
另外，作为导电性材料，可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氮化钛(TiN)等具有透光性的材料。
另外，作为蚀刻加工，可以使用上述的干式蚀刻或湿式蚀刻的任一种，但在处理大面积基板的情况下，优选使用干式蚀刻。作为蚀刻气体，能够使用CF4、NF3、SF6、CHF3等氟类气体、Cl2、BCl3、SiCl4、CCl4等氯类气体、氧气等，也可以添加氦、氩等不活泼气体。
<保护层形成工序>
接着，在形成了源极电极16aa和漏极电极16b(即，形成了TFT5a)的基板整体，通过等离子体CVD法形成例如氮化硅膜、氧化硅膜、氮化氧化硅膜等，如图5(e)所示，以100～500nm程度的厚度形成覆盖TFT5a(即，覆盖半导体层13、源极电极16aa和漏极电极16b)的保护层17。
另外，保护层17并不限定于单层结构，也可以是二层结构或三层结构。
<层间绝缘层形成工序>
接着，在形成了保护层17的基板整体，通过旋涂法或狭缝涂敷法，以1.0μm～3.0μm程度的厚度涂敷由感光性的丙烯酸树脂等构成的感光性的有机绝缘膜。
接着，对有机绝缘膜进行使用了具有规定的图案形状的第五光掩模的光刻所涉及的抗蚀剂的图案形成、曝光和显影以及抗蚀剂的剥离洗净，由此如图5(e)所示，在保护层17的表面上形成与接触孔Ca的部分对应的部分被开口的层间绝缘层18。
<接触孔形成工序>
接着，将层间绝缘层18作为掩模，进行使用规定的蚀刻气体(例如，CF4气体和O2气)的干式蚀刻、除去保护层17的一部分，由此如图5(e)所示，在保护层17和层间绝缘膜18形成接触孔Ca。
<像素电极形成工序>
最后，在形成了保护层17和层间绝缘层18的基板整体，通过溅射法，形成例如含有铟锡氧化物的ITO膜(厚50nm～200nm程度)等透明导电膜。之后，对该透明导电膜，进行使用了具有规定的图案形状的第六光掩模的光刻所涉及的抗蚀剂的图案形成、曝光和显影以及抗蚀剂的剥离洗净，由此如图4所示，形成像素电极19a、栅极端子19b、源极端子19c和辅助电容端子19d(参照图3)。
另外，像素电极19a，在形成透射型的液晶显示面板50的情况下，可以使用包含氧化钨的铟氧化物、铟锌氧化物、包含氧化钛的铟氧化物、铟锡氧化物等。另外，除了上述的铟锡氧化物(ITO)以外，还可以使用铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)等。
另外，在形成反射型的液晶显示面板50的情况下，作为具有反射性的金属薄膜，可以使用包含钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及它们的合金的导电膜，将该金属薄膜作为像素电极19a使用。
像这样，在本实施方式中，通过使用6个光掩模，能够制作有源矩阵基板20a。
通过上述操作，能够制作图4所示的有源矩阵基板20a。
<对置基板制作工序>
首先，在玻璃基板等绝缘基板10b的基板整体，通过旋涂法或狭缝涂敷法，例如涂敷着色为黑色的感光性树脂之后，将该涂敷膜曝光和显影，由此如图6(a)所示，将黑矩阵21形成为厚1.0μm程度。
接着，在形成了黑矩阵21的基板整体，通过旋涂法或狭缝涂敷法涂敷着色为例如红色、绿色或蓝色的感光性树脂。之后，将该涂敷膜进行曝光和显影，由此如图6(a)所示，以2.0μm程度的厚度形成所选择的颜色的着色层22(例如，红色层)。然后，对其它两色也反复进行同样的工序，将其它两色的着色层22(例如，绿色层和蓝色层)形成为厚2.0μm程度。
进而，在形成了各色的着色层22的基板上，通过溅射法，例如沉积ITO膜等透明导电膜，由此如图6(b)所示，将共用电极23形成为厚50nm～200nm程度。
最后，在形成有共用电极23的基板整体，通过旋涂法或狭缝涂敷法，涂敷感光性树脂之后，将该涂敷膜曝光和显影，由此如图6(c)所示，将感光间隔物24形成为厚4μm程度。
通过上述操作，能够制作对置基板30。
<液晶注入工序>
首先，在上述有源矩阵基板制作工序中制作的有源矩阵基板20a和在上述对置基板制作工序中制作的对置基板30的各表面，通过印刷法涂敷聚酰亚胺的树脂膜之后，对该涂敷膜进行烧制和摩擦处理，由此形成取向膜。
接着，在上述形成了取向膜的对置基板30的表面，框状地印刷包括UV(ultraviolet：紫外线)硬化和热硬化并用型树脂等的密封件之后，在密封件的内侧滴下液晶材料。
进而，将上述滴下了液晶材料的对置基板30和上述形成了取向膜的有源矩阵基板20a在减压下贴合之后，将该贴合后的贴合体置于大气压下，由此对该贴合体的表面和背面进行加压。
然后，对由上述贴合体夹持的密封件照射UV光之后，对该贴合体进行加热，由此使密封件硬化。
最后，将使上述密封件硬化后的贴合体例如通过切割(dicing)来切断，由此除去不要的部分。
通过上述操作，能够制造本实施方式的液晶显示面板50。
根据以上说明的本实施方式，能够得到以下的效果。
(1)在本实施方式中，在栅极电极25上设置由烧制而成的SOG材料形成的平坦化膜26，并使栅极电极25包括以下各导电膜的层叠膜：由铜以外的金属形成的第一导电膜27；设置在第一导电膜27上，由铜形成的第二导电膜28；和设置在第二导电膜28上，由铜以外的金属形成的第三导电膜29。因此，在形成了栅极电极25的基板整体，涂敷了SOG材料之后，在高温下烧制，由此形成平坦化膜26时，即使在SOG材料中发生脱水聚合反应产生了水分的情况下，也能够防止构成栅极电极25的铜被水分氧化。另外，能够防止铜由于烧制而从第二导电膜28向SOG材料中扩散。因此，能够抑制栅极电极25的电阻的上升，并且能够抑制SOG材料的介电常数的上升，从而防止平坦化膜26的绝缘性的降低。
(2)本实施方式中，作为形成第一导电膜27和第三导电膜29的铜以外的金属，使用钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)和钼-钨合金(MoW)。因此，能够利用非扩散性优秀、可与铜同时进行湿式蚀刻的材料，形成第一导电膜27和第三导电膜29。
(第二实施方式)
接着对本发明的第二实施方式进行说明。图7是用截面表示本发明的第二实施方式的有源矩阵基板的制造工序的说明图。
本实施方式中，在如下方面具有特征：制作包括第一导电膜27～第三导电膜29的层叠膜的栅极电极25，形成平坦化膜26时，除去第三导电膜29。
更具体而言，在制造本实施方式的有源矩阵基板20a时，首先，与上述第一实施方式中说明过的图5(a)同样，进行栅极电极形成工序。
<平坦化膜形成工序>
接着，与上述第一实施方式同样，在形成了栅极电极25等的基板整体，通过旋涂法或狭缝涂敷法，例如涂敷以硅烷醇(Si(OH)4)为主成分的SOG材料之后，在350℃下烧制，由此形成氧化硅(SiO2)层。
接着，对该氧化硅层进行使用了具有规定的图案形状的第二光掩模的光刻所涉及的抗蚀剂的图案形成、干式蚀刻和抗蚀剂的剥离洗净，由此如图7(a)所示，在栅极电极25上形成平坦化膜26(厚度为100～3000nm)。
此时，在本实施方式中，如图7(a)所示，在对构成平坦化膜26的氧化硅层进行干式蚀刻时，同时对栅极电极25的上层的第三导电膜29进行干式蚀刻，除去该第三导电膜29。
在对上述氧化硅层进行干式蚀刻时，第三导电膜29会受到蚀刻导致的损伤，对上述氧化硅层进行干式蚀刻时的蚀刻率在蚀刻面不均匀，所以如果要将蚀刻率大的第三导电膜29留下，需要使该第三导电膜29形成得很厚。
这样，存在生产性降低并且成本增高的问题。另外，如果上层的第三导电膜29的厚度大，则在涂敷SOG材料时，存在发生涂敷不良的问题。
而像本实施方式这样对氧化硅层进行干式蚀刻时，同时对栅极电极25的上层的第三导电膜29进行干式蚀刻，除去该第三导电膜29，由此不需要残留第三导电膜29，所以不需要使第三导电膜29较厚地形成。因此，能够抑制生产性的降低，并且能够防止成本增高。
另外，由于不需要较厚地形成上层的第三导电膜29，所以在涂敷SOG材料时，能够避免产生涂敷不良的问题。
另外，在本实施方式中，涂敷SOG材料，进行烧制时，第三导电膜29没被去除，而设置在第二导电膜28上，所以与上述第一实施方式的情况同样地，即使在由烧制引起在SOG材料中发生脱水聚合反应、产生水分的情况下，也能够防止构成栅极电极25的铜被该水分氧化。另外，能够防止铜由于上述烧制而从第二导电膜28向SOG材料中扩散。
之后，与上述第一实施方式中说明过的图5(c)～(e)同样地，进行栅极绝缘层形成工序、半导体层形成工序、源极漏极形成工序、保护层形成工序、层间绝缘层形成工序、开口部形成工序和像素电极形成工序，由此能够制作图7(b)所示的有源矩阵基板20a。
然后，进行上述第一实施方式中说明过的对置基板制作工序和液晶注入工序，能够制造本实施方式的液晶显示面板50。
根据以上说明的本实施方式，除了上述的(1)～(2)的效果，还能够得到以下效果。
(3)本实施方式中，在平坦化膜形成工序中，除去第三导电膜29。因此，不需要残留第三导电膜29，所以不需要较厚地形成第三导电膜29。其结果是，能够抑制生产性的降低，并且能够防止成本增高。
(4)另外，由于不需要较厚地形成上层的第三导电膜29，所以在涂敷SOG材料时，能够避免产生涂敷不良的问题。
(第三实施方式)
接着，对本发明的第三实施方式进行说明。图8是用截面表示本发明的第三实施方式的有源矩阵基板的制造工序的说明图。
在上述实施方式中，通过使用6个光掩模制作有源矩阵基板20a，而本实施方式的特征在于，使用5个光掩模制作有源矩阵基板20a。
更具体而言，在制造本实施方式的有源矩阵基板20a时，首先，与上述第一实施方式中说明过的图5(a)、(b)同样，使用第一光掩模和第二光掩模，进行栅极电极形成工序和平坦化膜形成工序。
<栅极绝缘层和半导体层形成工序>
接着，在形成了平坦化膜26的基板整体，通过CVD法形成例如氮化硅膜(厚200nm～500nm程度)，如图8(a)所示，以覆盖栅极电极25和辅助电容配线11b的方式形成栅极绝缘层12。接着，在形成有栅极绝缘层12的基板整体，通过等离子体CVD法，连续形成例如本征非晶硅膜(厚30～300nm)和掺杂了磷的n+非晶硅膜(厚50～150nm)，如图8(a)所示，形成本征非晶硅层13a和n+非晶硅层13b层叠而成的半导体层13。
<源极漏极形成工序>
接着，形成了上述半导体层13的基板整体，通过溅射法例如依次形成钛膜14(厚度为5～100nm)和铜膜15(100～500nm)等。接着，在形成了钛膜14和铜膜15的基板整体，形成抗蚀剂，使用第三光掩模将该抗蚀剂用半曝光来图案形成为规定的形状，如图8(b)所示，形成光致抗蚀剂36。接着，如图8(c)所示，对光致抗蚀剂36进行灰化，除去与光致抗蚀剂36的沟道区域C相当的部分，将该光致抗蚀剂36作为掩模，进行铜膜15的湿式蚀刻，并且进行对钛膜14和n+非晶硅层13b的干式蚀刻(等离子体蚀刻)以及光致抗蚀剂36的剥离和洗净，如图8(d)所示，形成信号配线16a(参照图3)、源极电极16aa、漏极电极16b和辅助电容干线16c(参照图3)，并且使半导体层13的沟道区域C露出。
之后，与上述第一实施方式中说明过的图5(e)同样地，进行保护层形成工序、层间绝缘层形成工序、开口部形成工序和像素电极形成工序，由此能够制作有源矩阵基板20a。
此时，上述实施方式中说明过的第五光掩模和第六光掩模作为第四光掩模和第五光掩模使用，通过合计5个光掩模，形成薄膜晶体管。
根据以上说明的本实施方式，除了上述的(1)～(2)的效果，还能够得到以下效果。
(5)本实施方式中，包括：使用第一光掩模和第二光掩模，形成栅极电极25和平坦化膜26的工序；使用第三光掩模，形成源极电极16aa和漏极电极16b的工序；使用第四光掩模，形成层间绝缘层18的工序；和使用第五光掩模，形成像素电极19a的工序。因此，能够利用比上述第一实施方式少的掩模个数(5个)制造有源矩阵基板20a，所以能够降低制造成本，能够有效地抑制成品率的降低。
另外，上述实施方式也可以进行如下变更。
上述实施方式中，在保护层17上形成层间绝缘层18，但从简化制造工序的观点出发，也可以像图9所示的有源矩阵基板20a那样，不设置该层间绝缘层18地在保护层17上形成像素电极19a。
在这种情况下，首先进行上述图5(a)～(d)所示的栅极电极形成工序、平坦化膜形成工序、栅极绝缘层形成工序、半导体层形成工序和源极漏极形成工序。之后，作为保护层形成工序，在形成了源极电极16aa和漏极电极16b(即，形成了TFT5a)的基板整体，通过等离子体CVD法形成例如氧化硅膜、氮化硅膜、氮化氧化硅膜等，如图10所示，以覆盖半导体层13、源极电极16aa和漏极电极16b的方式形成保护层17。
接着，作为接触孔形成工序，对保护层17进行使用上述第五光掩模的光刻所涉及的图案形成、保护层17的干式蚀刻、抗蚀剂的剥离以及洗净，由此如图10所示，在保护层17形成到达漏极电极16b的接触孔Ca。
接着，作为像素电极形成工序，在保护层17上，通过溅射法，形成例如含有铟锡氧化物的ITO膜(厚50nm～200nm程度)等透明导电膜。之后，对该透明导电膜进行使用了上述第六光掩模的光刻所涉及的图案形成、透明导电膜的湿式蚀刻、抗蚀剂的剥离以及洗净，如图9所示，形成像素电极19a。这样的结构，也能够得到与上述(1)～(2)同样的效果。
另外，在上述实施方式中，作为半导体层使用硅类半导体层，但半导体层并不限定于此，也可以替代硅类半导体层，将含有铟镓锌氧化物(IGZO)的氧化物半导体层作为TFT5a的半导体层使用。
在这种情况下，首先进行上述的图5(a)～(c)所示的栅极电极形成工序、平坦化膜形成工序、栅极绝缘层形成工序。之后，作为半导体层形成工序，在形成了栅极绝缘层12的基板整体，通过等离子体CVD法形成例如IGZO类的氧化物半导体膜(厚30～300nm程度)。之后，进行使用了上述的第三光掩模的光刻所涉及的抗蚀剂的图案形成、干式蚀刻和抗蚀剂的剥离洗净，由此如图11(a)所示，对氧化物半导体层35进行图案形成。
接着，作为源极漏极形成工序，在形成了上述氧化物半导体层35的基板整体，通过溅射法例如依次形成钛膜(厚度为30～100nm)和铜膜(100～400nm)等。之后，进行使用上述第四光掩模的光刻所涉及的抗蚀剂的图案形成、铜膜的湿式蚀刻，并且进行针对钛膜的干式蚀刻(等离子体蚀刻)、以及抗蚀剂的剥离和洗净，如图11(b)所示，形成信号配线16a(参照图3)、源极电极16aa、漏极电极16b和辅助电容干线16c(参照图3)，并且使氧化物半导体层35的沟道区域R露出。
之后，与上述第一实施方式中说明过的图5(e)同样地，进行保护层形成工序、层间绝缘层形成工序、开口部形成工序和像素电极形成工序，由此能够制作图12所示的有源矩阵基板20a。这样的结构，也能够得到与上述(1)～(2)同样的效果。
另外，作为构成氧化物半导体层35的氧化物半导体，例示了IGZO(In-Ga-Zn-O)类，但氧化物半导体也可以是(In-Si-Zn-O)类、(In-Al-Zn-O)类、(Sn-Si-Zn-O)类、(Sn-Al-Zn-O)类、(Sn-Ga-Zn-O)类、(Ga-Si-Zn-O)类、(Ga-Al-Zn-O)类、(In-Cu-Zn-O)类、(Sn-Cu-Zn-O)类、(Zn-O)类、(In-O)类等。
即，氧化物半导体层35并不限定于含有铟镓锌氧化物(IGZO)的氧化物半导体层，也可以使用包含铟(In)、镓(Ga)、铝(Al)、铜(Cu)、锌(Zn)、镁(Mg)、镉(Cd)中的至少一种的金属氧化物的材料。
包含这些材料的氧化物半导体层35，即使在非晶态迁移率也高，所以能够使开关元件的导通电阻变大。因此，数据读出时的输出电压之差变大，能够提高S/N比。例如，IGZO(In-Ga-Zn-O)以外，能够列举InGaO3(ZnO)5、MgxZn1-xO、CdxZn1-xO、CdO等氧化物半导体膜。
另外，在上述第一实施方式中，作为形成第一导电膜27和第三导电膜29的金属，也可以使用铝合金(在铝中添加了镍和铜)。
另外，在上述各实施方式中，作为SOG膜，例示了不具有感光性的SOG膜，但SOG膜也可以是具有感光性的SOG膜。
另外，在上述各实施方式中，例示了将与像素电极19a连接的TFT5a的电极作为漏极电极16b的有源矩阵基板20a，但本发明也能够适用于将与像素电极连接的TFT的电极作为源极电极的有源矩阵基板。
另外，在上述各实施方式中，作为显示面板，例示了具有有源矩阵基板的液晶显示面板，但本发明也能够适用于有机EL(ElectroLuminescence：电致发光)显示面板、无机EL显示面板、电泳显示面板等其它显示面板。
工业上的利用可能性
如上说明的那样，本发明涉及本有源矩阵基板及其制造方法以及显示面板，特别对使用平坦化膜的有源矩阵基板及其制造方法是有用的。
附图标记说明
5a  TFT
10a  绝缘基板
11a  扫描配线
12  栅极绝缘层
13  半导体层
13a  本征非晶硅层
13b  非晶硅层
16a  信号配线
16aa  源极电极
16b  漏极电极
17  保护层
18  层间绝缘层
19a  像素电极
20a  有源矩阵基板
25  栅极电极
26  平坦化膜
27  第一导电膜
28  第二导电膜
29 第三导电膜
30  对置基板
35  氧化物半导体层
36  光致抗蚀剂
37  密封件
40  液晶层(显示介质层)
50  液晶显示面板(显示面板)

Claims (11)

1.一种有源矩阵基板，其包括：
绝缘基板；
设置在所述绝缘基板上的栅极电极；
设置在所述栅极电极上，由烧制而成的SOG材料形成的平坦化膜；
以覆盖所述栅极电极和所述平坦化膜的方式设置的栅极绝缘层；
设置在所述栅极绝缘层上，具有以与所述栅极电极重叠的方式设置的沟道区域的半导体层；
在所述半导体层上，以与所述栅极电极重叠并且夹着所述沟道区域相互相对的方式设置的源极电极和漏极电极；
覆盖所述半导体层、所述源极电极和所述漏极电极的保护层；和
设置在所述保护层上的像素电极，
所述有源矩阵基板的特征在于：
所述栅极电极包括以下各导电膜的层叠膜：设置在所述绝缘基板上，由铜以外的金属形成的第一导电膜；设置在该第一导电膜上，由铜形成的第二导电膜；和设置在该第二导电膜上，由所述铜以外的金属形成的第三导电膜。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述铜以外的金属是选自钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)和钼-钨合金(MoW)中的至少一种。
3.如权利要求1或2所述的有源矩阵基板，其特征在于：
在所述保护层上设置有层间绝缘层，所述像素电极设置在所述层间绝缘层上。
4.如权利要求1～3中任一项所述的有源矩阵基板，其特征在于：
所述半导体层为氧化物半导体层。
5.如权利要求4所述的有源矩阵基板，其特征在于：
所述氧化物半导体层含有金属氧化物，该金属氧化物包含选自铟(In)、镓(Ga)、铝(Al)、铜(Cu)和锌(Zn)中的至少一种。
6.如权利要求5所述的有源矩阵基板，其特征在于：
所述氧化物半导体层含有铟镓锌氧化物(IGZO)。
7.如权利要求1～3中任一项所述的有源矩阵基板，其特征在于：
所述半导体层为硅类半导体层。
8.一种显示面板，其特征在于，包括：
权利要求1～7中任一项所述的所述有源矩阵基板；
与所述有源矩阵基板相对配置的对置基板；和
在所述有源矩阵基板与所述对置基板之间设置的显示介质层。
9.一种有源矩阵基板的制造方法，该有源矩阵基板包括：绝缘基板；设置在该绝缘基板上的栅极电极；设置在该栅极电极上的平坦化膜；以覆盖所述栅极电极和所述平坦化膜的方式设置的栅极绝缘层；设置在该栅极绝缘层上，具有以与所述栅极电极重叠的方式设置的沟道区域的半导体层；在该半导体层上，以与所述栅极电极重叠并且夹着所述沟道区域相互相对的方式设置的源极电极和漏极电极；覆盖所述半导体层、所述源极电极和所述漏极电极的保护层；和设置在该保护层上的像素电极，
所述有源矩阵基板的制造方法的特征在于，至少包括如下工序：
形成包括以下各导电膜的层叠膜的所述栅极电极的栅极电极形成工序：设置在所述绝缘基板上，由铜以外的金属形成的第一导电膜；设置在该第一导电膜上，由铜形成的第二导电膜；和设置在该第二导电膜上，由所述铜以外的金属形成的第三导电膜；
平坦化膜形成工序，在形成有所述栅极电极的所述绝缘基板上，涂敷并烧制SOG材料，由此在绝缘基板上和栅极电极上形成所述平坦化膜；
以覆盖所述栅极电极和所述平坦化膜的方式形成所述栅极绝缘层的栅极绝缘层形成工序；
在所述栅极绝缘层上形成所述半导体层的半导体层形成工序；
在所述半导体层上形成所述源极电极和所述漏极电极的源极漏极形成工序；
形成覆盖所述半导体层、所述源极电极和所述漏极电极的所述保护层的保护层形成工序；和
在所述保护层上形成所述像素电极的像素电极形成工序。
10.如权利要求9所述的有源矩阵基板的制造方法，其特征在于：
在所述平坦化膜形成工序中，除去所述第三导电膜。
11.如权利要求9或10所述的有源矩阵基板的制造方法，其特征在于：
作为所述铜以外的金属，使用选自钛(Ti)、氮化钼(MoN)、氮化钛(TiN)、钨(W)、钼-钛合金(MoTi)和钼-钨合金(MoW)中的至少一种。
CN201180063129.1A 2010-12-27 2011-12-20 有源矩阵基板及其制造方法以及显示面板 Active CN103299429B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010289656 2010-12-27
JP2010-289656 2010-12-27
PCT/JP2011/007096 WO2012090432A1 (ja) 2010-12-27 2011-12-20 アクティブマトリクス基板及びその製造方法、並びに表示パネル

Publications (2)

Publication Number Publication Date
CN103299429A true CN103299429A (zh) 2013-09-11
CN103299429B CN103299429B (zh) 2016-08-10

Family

ID=46382573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063129.1A Active CN103299429B (zh) 2010-12-27 2011-12-20 有源矩阵基板及其制造方法以及显示面板

Country Status (5)

Country Link
US (1) US9087749B2 (zh)
JP (1) JP5347071B2 (zh)
KR (1) KR101637636B1 (zh)
CN (1) CN103299429B (zh)
WO (1) WO2012090432A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2016161863A1 (zh) * 2015-04-09 2016-10-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109659311A (zh) * 2017-10-11 2019-04-19 夏普株式会社 阵列基板及其制造方法以及显示面板
CN111916353A (zh) * 2020-07-29 2020-11-10 滁州惠科光电科技有限公司 一种显示面板的制作方法和显示面板
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
CN111916353B (zh) * 2020-07-29 2024-05-03 滁州惠科光电科技有限公司 一种显示面板的制作方法和显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484681B1 (ko) * 2012-11-01 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20140061030A (ko) 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
JP2015018770A (ja) * 2013-07-12 2015-01-29 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子及び照明装置
WO2015064426A1 (ja) * 2013-10-31 2015-05-07 堺ディスプレイプロダクト株式会社 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104992925B (zh) * 2015-07-13 2019-02-22 合肥鑫晟光电科技有限公司 导电过孔结构、阵列基板和显示装置的制作方法
FI127575B (en) * 2017-06-19 2018-09-14 Ekahau Oy Selection tool for access point locations
WO2020213042A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
US11362117B2 (en) * 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209222A1 (en) * 2005-03-15 2006-09-21 Nec Lcd Technologies, Ltd. Liquid crystal display device and manufacturing method of the same
JP2007225860A (ja) * 2006-02-23 2007-09-06 Sharp Corp アクティブマトリクス基板およびそれを備えた液晶表示装置
CN101506985A (zh) * 2006-09-22 2009-08-12 国产大学法人东北大学 半导体装置和半导体装置的制造方法
US20100295037A1 (en) * 2009-05-21 2010-11-25 Sony Corporation Thin film transistor, display, and electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498433B (en) * 1998-11-16 2002-08-11 Taiwan Semiconductor Mfg A surface planarization method
KR100799464B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4584332B2 (ja) * 2006-02-24 2010-11-17 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン受像機
KR20080010957A (ko) * 2006-07-28 2008-01-31 주식회사 엘지화학 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
US8710497B2 (en) * 2011-12-08 2014-04-29 LG Dispay Co., Ltd Array substrate including thin film transistor and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209222A1 (en) * 2005-03-15 2006-09-21 Nec Lcd Technologies, Ltd. Liquid crystal display device and manufacturing method of the same
JP2007225860A (ja) * 2006-02-23 2007-09-06 Sharp Corp アクティブマトリクス基板およびそれを備えた液晶表示装置
CN101506985A (zh) * 2006-09-22 2009-08-12 国产大学法人东北大学 半导体装置和半导体装置的制造方法
US20100295037A1 (en) * 2009-05-21 2010-11-25 Sony Corporation Thin film transistor, display, and electronic apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2016161863A1 (zh) * 2015-04-09 2016-10-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10256315B2 (en) 2015-04-09 2019-04-09 Boe Technology Group Co., Ltd. Thin film transistor and method for fabricating the same, array substrate and display device
CN109659311A (zh) * 2017-10-11 2019-04-19 夏普株式会社 阵列基板及其制造方法以及显示面板
CN111916353A (zh) * 2020-07-29 2020-11-10 滁州惠科光电科技有限公司 一种显示面板的制作方法和显示面板
US11830887B2 (en) 2020-07-29 2023-11-28 Chuzhou Hkc Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method of the array substrate, and display panel
CN111916353B (zh) * 2020-07-29 2024-05-03 滁州惠科光电科技有限公司 一种显示面板的制作方法和显示面板
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
WO2012090432A1 (ja) 2012-07-05
KR101637636B1 (ko) 2016-07-07
US9087749B2 (en) 2015-07-21
JP5347071B2 (ja) 2013-11-20
KR20130140814A (ko) 2013-12-24
US20140014950A1 (en) 2014-01-16
JPWO2012090432A1 (ja) 2014-06-05
CN103299429B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
JP7362804B2 (ja) 発光装置
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
US8957418B2 (en) Semiconductor device and display apparatus
KR20100130104A (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
CN102696112A (zh) 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
WO2014034617A1 (ja) 回路基板及び表示装置
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN107799466A (zh) Tft基板及其制作方法
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
US20130208207A1 (en) Display device substrate, method for producing the same, and display device
WO2013008441A1 (ja) アクティブマトリクス基板及びその製造方法
KR20060010442A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant