KR20060010442A - 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 - Google Patents

폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20060010442A
KR20060010442A KR1020040059137A KR20040059137A KR20060010442A KR 20060010442 A KR20060010442 A KR 20060010442A KR 1020040059137 A KR1020040059137 A KR 1020040059137A KR 20040059137 A KR20040059137 A KR 20040059137A KR 20060010442 A KR20060010442 A KR 20060010442A
Authority
KR
South Korea
Prior art keywords
active layer
forming
source
layer
drain
Prior art date
Application number
KR1020040059137A
Other languages
English (en)
Inventor
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040059137A priority Critical patent/KR20060010442A/ko
Publication of KR20060010442A publication Critical patent/KR20060010442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액티브층의 채널영역은 낮은 단차로 형성하고, 소스/드레인 영역은 높은 단차로 형성하여 소자의 특성을 향상시키고자 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법에 관한 것으로, 기판의 소정영역에 액티브층을 형성하는 단계와, 상기 액티브층을 채널층이 낮은 단차를 가지도록 듀얼-단차로 패터닝하는 단계와, 상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 불순물이온을 주입하여 상기 액티브층 양측에 소스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
회절노광, 액티브층, 폴리실리콘

Description

폴리실리콘 박막트랜지스터 어레이 기판의 제조방법{method for manufacturing of poly-Si TFT array substrate}
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 단면도.
도 2a 내지 2f는 본 발명에 의한 폴리실리콘 박막트랜지스터의 공정단면도.
도 3은 슬릿마스크의 평면도.
도 4는 하프-톤 마스크의 단면도.
*도면의 주요 부분에 대한 부호의 설명
111 : 유리기판 112 : 포토 레지스트
113 : 액티브층 113a : 소스영역
113b : 드레인 영역 113c : 채널영역
114 : 게이트절연막 115 : 게이트전극
116 : 층간절연막 117a : 소스 전극
117b : 드레인 전극 118 : 보호막
119 : 화소전극 180 : 슬릿 마스크
190 : 하프-톤 마스크
본 발명은 액정표시장치(Liquid Crystal Display device)에 관한 것으로, 특히 액티브층을 듀얼-단차로 형성하여 소자의 특성을 향상시킴과 동시에 공정마진을 확보하고자 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 저전압 구동, 풀 칼라 구현, 경박 단소 등의 특징으로 인하여 노트북, 개인 휴대 단말기, TV, 항공용 모니터 등에 널리 이용되는 평판표시장치로서의 액티브 매트릭스 액정표시소자가 가장 많이 사용되고 있다.
일반적인 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 컬러필터 어레이 기판 및 박막트랜지스터 어레이 기판과, 상기 두 기판 사이에 주입된 액정층으로 구성된다.
이 때, 상기 박막트랜지스터 어레이 기판에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선 및 데이터 배선 이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막트랜지스터(TFT : Thin Film Transistor)가 구비된다.
여기서, 박막트랜지스터는 액티브층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 액티브층을 사용하는 것과 결정상을 갖는 폴리 실리콘으로 이루어지는 액티브층을 사용하는 것으로 분류할 수 있다.
폴리 실리콘으로 이루어지는 액티브층은 비정질 실리콘으로 이루어지는 액티브층과 비교하여 캐리어의 이동도(mobility)가 10배에서 100배정도 더 높아, 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다.
따라서, 폴리실리콘을 액티브층으로 사용하는 액정표시소자는 차세대의 고성능 지능 표시 시스템을 실현하는 기술로 인식되고 있다.
이하, 첨부된 도면을 참고로 하여 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법에 대해 구체적으로 살펴보면 다음과 같다.
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 단면도이다.
먼저, 절연기판(11) 전면에 플라즈마 화학 기상 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 폴리실리콘층을 형성하고 포토식각공정으로 패터닝하여 액티브층(13)을 형성한다. 이때, 폴리실리콘층을 더 얇은 두께로 형성하면 온-커런트(on-current)가 증가하고, 오프-커런트(off-current)가 감소하며, 누설전류(leakage current)가 감소하는 장점을 가지게 된다.
계속해서, 상기 액티브층(13) 전면에 무기재료인 SiO2를 증착하여 게이트 절연막(14)을 형성하고, 그 위에 저저항 금속층을 증착하고 패터닝하여 게이트 전극(15) 및 게이트 배선(도시하지 않음)을 형성한다.
다음, 상기 게이트 전극(15)을 마스크로 하여 액티브층(13)에 고농도의 n형 불순물 이온을 도핑하여 소스/드레인 영역(13a,13b)을 형성한다. 이 때, 상기 게이트 전극(15)에 의해 불순물 이온이 도핑되지 않은 소스 영역(13a)과 드레인 영역(13b) 사이의 액티브층은 채널층(13c)이 된다.
즉, 액티브층 성막 가스를 포함하지 않는 도펀트 가스로 이루어지는 플라즈마를 사용하여, 액티브층(13) 표면에 도펀트 가스 이온을 흡착시켜 실리콘층의 댕글링 본드를 종결시킨다. 실리콘층에 댕글링 본드가 많으면 이후, 캐리어가 댕글링 본드에 붙잡혀 이동도가 크게 떨어지기 때문이다.
계속해서, 상기 게이트 전극(15)을 포함한 전면에 무기재료인 SiO2를 증착하여 층간절연막(16)을 형성하고, 상기 게이트 절연막(14) 및 층간절연막(16)을 식각하여 상기 소스/드레인 영역(13a,13b)이 노출되는 콘택홀을 형성한다.
이후, 상기 층간절연막(16) 상에 저저항 금속층을 증착하고 패터닝하여 상기 소스/드레인 영역(13a,13b)에 각각 콘택되는 소스/드레인 전극(17a,17b) 및 상기 게이트 배선에 교차하는 데이터 배선(도시하지 않음)을 형성한다.
이로써, 폴리실리콘을 이용한 액티브층(13), 게이트 전극(15), 소스/드레인 전극(17a,17b)으로 구성되는 폴리실리콘 박막트랜지스터가 완성된다.
이후, 도시하지는 않았으나, 상기 소스/드레인 전극(17a,17b)을 포함한 전면에 무기재료인 SiNx를 화학기상증착 방법으로 증착하여 보호막을 형성하고, 그 위에 상기 드레인 전극(17b)과 콘택되는 화소전극을 형성함으로써 폴리실리콘 박막트랜지스터 어레이 기판을 완성할 수도 있다.
그러나, 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법은 다음과 같은 문제점이 있다.
즉, 액티브층을 얇은 두께로 형성하면 온-커런트(on-current)가 증가하고, 오프-커런트(off-current)가 감소하며, 누설전류(leakage current)가 감소하는 등 소자의 특성은 향상되나, 결정 특성이 저하(degradation)되어 많은 트랩(trap)이 형성하게 된다. 특히, 폴리실리콘 박막트랜지스터의 경우에는 트랩 밀도(trap density) 의존성이 소자 특성에 많은 영향을 미치므로 액티브층을 얇게 형성하는 경우 문제가 발생한다.
또한, 폴리실리콘층의 두께가 얇으면 소스/드레인 영역을 오픈하기 위한 콘택홀 형성시, 오버식각에 의해 폴리실리콘층이 제거될 가능성이 있다.
따라서, 본 발명은 액티브층의 채널영역은 낮은 단차로 형성하고, 소스/드레인 영역은 높은 단차로 형성하여 소자의 특성을 향상시킴과 동시에 소스/드레인 영역에서의 식각 마진을 확보하고자 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법은 기판의 소정영역에 액티브층을 형성하는 단계와, 상기 액티브층을 채널층이 낮은 단차를 가지도록 듀얼-단차로 패터닝하는 단계와, 상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 불순물이온을 주입하여 상기 액티브층 양측에 소스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이와같이, 본 발명은 액티브층의 채널영역을 낮은 단차로 형성하고, 액티브층의 소스/드레인 영역을 높은 단차로 형성하여 소자 특성을 향상시킴과 동시에 공정마진을 확보하는 것을 특징으로 한다.
즉, 채널층의 낮은 단차에 의해 온-커런트(on-current)의 증가, 오프-커런트(off-current)의 감소, 누설전류(leakage current)의 감소, 정션 브레이크다운(junction breakdown) 증가 등 소자의 특성을 향상시킬 수 있다.
그리고, 소스/드레인 영역의 높은 단차에 의해 결정 특성이 향상되어 트랩이 적어지고, 소스/드레인 영역을 오픈하기 위한 콘택홀 형성시 오버 식각에 의한 폴리실리콘 데미지를 줄일 수 있어 공정 마진이 확보된다.
이 때, 상기 액티브층의 채널영역을 500Å이하의 낮은 단차로 형성하고, 액 티브층의 소스/드레인 영역을 500Å이상의 높은 단차로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명에 의한 폴리실리콘 박막트랜지스터의 공정단면도이고, 도 3은 슬릿마스크의 평면도이고, 도 4는 하프-톤 마스크의 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 절연기판(111) 전면에 화학기상증착법 등으로 500Å이상의 폴리실리콘층(113)을 형성한다.
이와같이, 폴리실리콘층(113)의 두께가 증가하게 되면 폴리실리콘의 결정화 과정에서, 디펙트(defect)가 감소된 양질의 폴리실리콘이 획득된다.
이 때, 폴리 실리콘층을 형성하는 방법은 폴리 실리콘을 직접 증착하는 방법과, 비정질 실리콘(Amorphous Silicon)을 증착한 후 다결정으로 결정화하는 방법이 있다. 전자의 방법으로는 550℃이상의 고온상태에서 증착하여야 하는 저압화학기상증착법(LPCVD법 : Low Pressure Chemical Vapor Deposition)과, 400℃이하에서 SiF4/SiH4/H2 혼합가스를 사용하여 증착하는 플라즈마 화학기상증착(PECVD법 : Plasma Enhanced Chemical Vapor Deposition) 등이 있으며, 후자의 방법으로는 고온에서 장시간 열처리하여 결정화하는 고상결정화법(SPC법 : Solid Phase Crystallization), 250℃ 정도로 가열하면서 엑시머 레이저를 가하여 결정화하는 엑시머 레이저 어닐링법(ELA법 : Eximer Laser Annealing), 비정질 실리콘층 상부에 금속을 증착하여 결정화를 유도하는 금속유도결정화법(Metal Induced Crystallization) 등이 있다.
한편, 상기 절연기판(111)과 폴리실리콘층(113) 사이에 실리콘산화물(SiO2)을 재료로 한 버퍼층(도시하지 않음)을 더 형성하여 후속 공정에서 절연기판(111)으로부터 이동전하(mobile charge)가 액티브층으로 침투하는 것을 방지하고, 소자의 자기 열화 효과(self-heating effect)를 방지하며, 비정질 실리콘층의 결정화 과정에서의 고온으로부터 절연기판(111)을 보호하고, 절연기판(111)에 대한 반도체층의 접촉특성을 개선시킬 수 있다.
여기서, 비정질 실리콘을 결정화하여 폴리실리콘층을 형성하는 경우, 비정질실리콘층 표면에 댕글링 본드가 많아 버퍼층인 SiO2와 비정질실리콘층의 계면 결합이 잘 이루어지지 않을 염려가 있으므로, 비정질실리콘을 결정화하기 이전에, 필요에 따라, 실리콘층의 수소를 제거하는 탈수소화 과정을 수행할 수 있다.
계속하여, 상기 폴리실리콘층(113) 상에 감광특성의 포토 레지스트(112)를 도포하고 그 위에 슬릿 마스크(180)를 씌워서 노광시킨 다음, 현상함으로써, 도 2b에 도시된 바와 같이, 듀얼-단차를 가지도록 포토레지스트(112)를 패터닝한다. 즉, 후공정에서 액티브층의 소스/드레인 영역이 될 부분의 포토레지스트는 높은 단차를 가지고 채널영역이 될 부분의 포토레지스트(112)는 중간 단차를 가지며 이외의 부분은 완전 제거되도록 형성한다.
이때, 상기 슬릿 마스크(180)는, 투명기판(181) 상에 부분적으로 덮히는 포토 실드 금속층(182)과, 상기 포토 실드 금속층(182)의 일부에서 소정의 간격으로 형성되는 슬릿(183)을 가지는데, 이런 구성요소들이 슬릿 마스크(180)를 투광영역(A), 반투광 영역(B), 차광영역(C)의 3영역으로 분할한다.(도 3참고)
투광영역(A)에는 포토 실드 금속층이 덮히지 않아 광투과율이 100%이고, 차광영역(C)은 포토 실드 금속층(182)이 형성되어 있어 광투과율이 0%이며, 반투광 영역은 포토 실드 금속층 사이에 복수개의 슬릿(183)이 형성되어 있어 광투과율이 0% 이상 100%이하이다. 이 때, 반투광 영역의 광투과율은 슬릿 밀도에 좌우된다.
이 때, 상기 슬릿 마스크(180)의 차광영역(C)은 액티브층의 소스영역(113a) 및 드레인 영역(113b)에 상응하도록 하고, 반투광 영역(B)은 액티브층의 채널영역(113c)에 상응하도록 배치하여 회절노광한다.
한편, 회절노광시 상기 슬릿 마스크 이외에, 도 4에 도시된 바와 같이, 하프-톤 마스크(190)를 사용하여도 된다.
상기 하프-톤 마스크(190)도 투광영역, 차광영역 및 반투광 영역으로 구분되는바, 차광영역에는 투명재질의 투명기판(191) 상에 금속재질의 차광층(192)이 형성되고, 반투광영역에는 반투명층(193)이 형성되며, 투광영역에는 차광층(192) 및 반투명층(193)이 형성되어 있지 않고 오픈되어 있다. 이때, 반투광 영역의 광투과율은 반투명층의 물질종류 또는 두께에 좌우된다.
이와같이, 슬릿 마스크 또는 하프-톤 마스크에 의해 회절노광된 포토 레지스트(112)를 현상하고 포토레지스트(112) 사이로 노출된 폴리실리콘층을 제거한 후, 상기 반투광 영역의 포토레지스트가 완전제거될 때까지 에싱하여 반투광 영역의 액티브층(113)을 일정 두께 제거하면, 도 2c에 도시된 바와 같이, 듀얼-단차의 액티 브층(113)이 완성된다. 즉, 소스/드레인 영역에 해당하는 액티브층(113)은 식각되지 않아 500Å이상의 두께를 그대로 가지게 되고, 채널영역에 해당하는 액티브층은 일정 두께만 제거되어 500Å이하의 두께를 가지게 되며, 나머지 영역은 완전 식각되어 모두 제거된다.
이와같이, 액티브층의 채널영역의 두께를 줄임으로써, 온-커런트(on-current)가 증가하고, 오프-커런트(off-current)가 감소하며, 누설전류(leakage current)가 감소하고, 플로팅 바디(floating body) 효과가 감소하며, 졍선 브레이크다운이 증가하는 등 소자의 전기적 특성이 향상된다.
이때, 회절 노광을 이용한 1회의 노광공정으로 듀얼-단차의 액티브층을 형성할 수 있으므로, 액티브층을 듀얼-단차로 형성하기 위한 별도의 공정을 추가하지 않아도 된다.
이후, 잔재해 있는 포토레지스트(112)를 완전히 스트립한 후, RTA(Rapid Thermal Annealing), 엑시머 레이저를 이용한 레이저 빔의 조사, 또는 로(furnace, 爐)를 이용한 열 어닐링에 의해서 상기 액티브층(113) 표면에 흡착하고 있는 불순물 이온을 실리콘층 내부로 확산시켜 액티브층(113)을 활성화시킴과 동시에 경화한다.
다음, 도 2d에 도시된 바와 같이, 상기 액티브층(113)을 포함한 전면에 무기재료인 SiH4, SiO2를 증착하여 게이트 절연막(114)을 형성하고, 그 위에 신호지연의 방지를 위해서 낮은 비저항을 가지는 저저항 금속층 일예로, 구리(Cu), 알루미늄 (Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 HF, BOE, NH4F 또는 이들의 혼합용액으로 습식식각하여 게이트 전극(115) 및 게이트 배선(도시하지 않음)을 형성한다.
상기 게이트 전극(115)은 상기 반도체층(113)의 소정 부위에 오버랩되도록 형성하며, 상기 게이트 전극(115)이 오버랩되는 부분이 액티브층의 채널영역이 된다.
계속해서, 상기 게이트 전극(115)을 마스크로 하여 상기 반도체층(113)에 고농도의 n형 또는 p형 불순물 이온을 도핑하여 소스/드레인 영역(113a,113b)을 형성한다. 전술한 바와 같이, 상기 게이트 전극(115a)이 오버랩되어 불순물 이온이 도핑되지 않은 소스 영역(113a)과 드레인 영역(113b) 사이의 반도체층은 채널층(113c)이 된다.
다음, 도 2e에 도시된 바와 같이, 상기 게이트 전극(115)을 포함한 전면에 화학기상 증착법으로 무기재료인 SiNx를 증착하여 층간절연막(116)을 형성한다. 이 때, 상기 SiNx는 수소를 포함하는 물질이며, 상기 SiNx층 위에 SiO2를 연속적으로 성막하여 SiNx/SiO2의 2중층으로 형성하여도 무방하다.
그리고, 상기 소스/드레인 영역(113a,113b)이 노출되도록 상기 게이트 절연막(114) 및 층간절연막(116)을 식각하여 콘택홀을 형성한다. 상기 게이트 절연막(114) 및 층간절연막(116)을 식각하기 위해서는 통상, 건식식각을 수행하는데, 건식식각 공정은 가스를 고진공상태의 식각챔버 내부로 분사한 후 플라즈마 상태로 변형하여 양이온 또는 라디칼(Radical)이 피식각층의 소정영역을 식각하도록 하는 방법으로 절연막을 식각할 때 사용하며 패턴의 정밀도가 상대적으로 우수해진다.
이 때, 기판 전면의 소스/드레인 영역(113a,113b)을 완전히 오픈해야 하므로 일정한 비율로 게이트 절연막(114) 및 층간절연막(116)을 오버식각하는 것이 보통이다. 이 경우, 소스/드레인 영역의 폴리실리콘층이 일부 제거될 수도 있으나, 본 발명에 의한 소스/드레인 영역의 두께가 두꺼우므로 공정 마진이 확보된다.
참고로, 기생 커패시터를 줄이기 위해 게이트 절연막(114) 및 층간절연막(116)을 두껍게 형성하는 경우, 오버식각해야 하는 두께가 더 커지는데, 이경우에도 소스/드레인 영역의 두께가 두꺼우므로 공정 마진이 확보된다.
이후, 도 2d에 도시된 바와 같이, 상기 층간절연막(116) 상에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 HF, BOE, NH4F 또는 이들의 혼합용액으로 습식식각하여 상기 소스/드레인 영역(113a,113b)에 각각 콘택되는 소스/드레인 전극(117a,117b) 및 상기 게이트 배선에 교차하여 화소를 정의하는 데이터 배선(도시하지 않음)을 형성한다.
이로써, 폴리실리콘을 활성 반도체층(113), 게이트 절연막(114), 게이트 전극(115), 층간절연막(116), 소스/드레인 전극(117a,117b)의 적층막으로 이루어지는 탑-게이트 형의 폴리실리콘 박막트랜지스터가 완성된다. 이 때, 상기 폴리실리콘 박막트랜지스터는 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하도록 형성 한다.
다음, 도 2f에 도시된 바와 같이, 상기 소스/드레인 전극(117a,117b)을 포함한 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(118)을 형성한다.
계속하여, 상기 드레인 전극(117b)이 노출되도록 상기 보호막(118)을 선택적으로 제거하여 콘택홀을 형성하고, 상기 보호막(118) 상에 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착하고 패터닝하여 콘택홀을 통해 상기 드레인 전극(117b)에 콘택되도록 화소영역에 화소전극(119)을 형성한다.
이상으로, 폴리실리콘 박막트랜지스터 어레이 기판이 완성된다.
다음, 도시하지는 않았지만, 빛샘 방지를 위한 블랙매트릭스와, 색상 구현을 위한 R,G,B(red, green, blue)의 칼라필터층과, 전계를 형성하여 액정을 제어하기 위한 공통전극이 구비된 컬러필터 어레이 기판을 준비한다.
마지막으로, 상기 폴리실리콘 박막트랜지스터 어레이 기판에 접착제 역할을 하는 에폭시 수지(epoxy resin)의 씨일제를 형성하고, 컬러필터 어레이 기판 내측면에 스페이서를 골고루 형성한 뒤, 상기 두 기판을 대향 합착하고 그 사이의 수 ㎛의 공간에 액정을 주입하여 액정 주입구를 밀봉처리하면 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자가 완성된다.
이와같이, 본발명은 듀얼-단차를 가지는 액티브층을 구비하는 것을 특징으로 하는바,
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 발명의 상세한 설명에서는 폴리실리콘 박막트랜지스터를 구비한 액정표시소자에 한정하여 실시예를 설명하였으나, 이에 한정하지 않고 폴리실리콘 박막트랜지스터를 구비하는 반도체 장치, 디스플레이 장치 등에도 적용가능하다.
상기와 같은 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
첫째, 채널층의 낮은 단차에 의해 온-커런트(on-current)의 증가, 플로팅 바디(floating body) 효과 감소, 오프-커런트(off-current)의 감소, 누설전류(leakage current)의 감소, 정션 브레이크다운(junction breakdown) 증가 등 소자의 특성을 향상시킬 수 있다.
둘째, 소스/드레인 영역의 높은 단차에 의해 결정 특성이 향상되어 트랩이 적어지고, 소스/드레인 영역을 오픈하기 위한 콘택홀 형성시 오버 식각에 의한 폴리실리콘 데미지를 줄일 수 있어 공정 마진이 확보된다.
따라서, 소자의 전기적 특성이 향상됨과 동시에, 소스/드레인 영역에서의 공 정 마진이 충분히 확보된다.

Claims (10)

  1. 기판의 소정영역에 액티브층을 형성하는 단계;
    상기 액티브층을 채널층이 낮은 단차를 가지도록 듀얼-단차로 패터닝하는 단계;
    상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 마스크로 불순물이온을 주입하여 상기 액티브층 양측에 소스/드레인 영역을 형성하는 단계;
    상기 게이트 전극을 포함한 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 액티브층이 듀얼-단차를 가지도록 패터닝하는 단계는,
    상기 액티브층 상에 포토레지스트를 도포하는 단계와,
    상기 포토레지스트를 회절노광하여 듀얼-단차를 가지도록 패터닝하는 단계와,
    상기 포토레지스트 사이로 노출된 액티브층을 제거하는 단계와,
    상기 포토레지스트를 에싱하는 단계와,
    상기 포토레지스트 사이로 노출된 액티브층의 채널층을 일정두께 제거하여 단차를 낮추는 단계로 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 회절노광은 슬릿 마스크 또는 하프-톤 마스크를 사용하여 수행하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 듀얼-단차의 액티브층은,
    상기 소스/드레인 영역에 해당하는 액티브층을 500Å이상의 두께를 가지도록 형성하고,
    상기 소스/드레인 영역 이외의 영역에 해당하는 액티브층이 500Å이하의 두께를 가지도록 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 액티브층을 듀얼-단차로 패터닝한 이후,
    상기 액티브층에 대해 RTA(Rapid Thermal Annealing), 엑시머 레이저를 이용 한 레이저 빔의 조사, 또는 로(furnace, 爐)를 이용한 열 어닐링을 수행하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 액티브층은 폴리실리콘층으로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 폴리실리콘층은 비정질실리콘을 증착한 후 결정화하여 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 액티브층을 형성하는 단계 이전에, 상기 기판 전면에 버퍼층을 형성하는 단계를 더 포함함을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 게이트 전극과 동시에 게이트 배선을 형성하는 단계;
    상기 소스/드레인 전극과 동시에 데이터 배선을 형성하는 단계;
    상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막을 관통하여 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 더 포함함을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 듀얼-단차의 액티브층, 게이트 전극, 소스/드레인 전극으로 이루어진 폴리실리콘 박막트랜지스터는 상기 게이트 배선과 데이터 배선의 교차지점에 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법.
KR1020040059137A 2004-07-28 2004-07-28 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 KR20060010442A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040059137A KR20060010442A (ko) 2004-07-28 2004-07-28 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059137A KR20060010442A (ko) 2004-07-28 2004-07-28 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20060010442A true KR20060010442A (ko) 2006-02-02

Family

ID=37120760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059137A KR20060010442A (ko) 2004-07-28 2004-07-28 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20060010442A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516135B1 (en) 2018-07-26 2019-12-24 Samsung Display Co., Ltd. Display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516135B1 (en) 2018-07-26 2019-12-24 Samsung Display Co., Ltd. Display apparatus
KR20200013183A (ko) * 2018-07-26 2020-02-06 삼성디스플레이 주식회사 디스플레이 장치

Similar Documents

Publication Publication Date Title
JP4420462B2 (ja) 液晶表示装置及びその製造方法
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US7396765B2 (en) Method of fabricating a liquid crystal display device
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
KR100616708B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101055188B1 (ko) Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100493382B1 (ko) 액정표시장치의 제조방법
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR101211265B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR101201313B1 (ko) 액정표시소자 및 그 제조방법
KR20060127645A (ko) Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
KR20060010442A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20080020308A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101107683B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20070109612A (ko) 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination