JP4420462B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4420462B2
JP4420462B2 JP2005215325A JP2005215325A JP4420462B2 JP 4420462 B2 JP4420462 B2 JP 4420462B2 JP 2005215325 A JP2005215325 A JP 2005215325A JP 2005215325 A JP2005215325 A JP 2005215325A JP 4420462 B2 JP4420462 B2 JP 4420462B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005215325A
Other languages
English (en)
Other versions
JP2006139253A (ja
Inventor
ヨンイン・パク
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006139253A publication Critical patent/JP2006139253A/ja
Application granted granted Critical
Publication of JP4420462B2 publication Critical patent/JP4420462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置に係り、特に工程数を減らし、かつ開口率を向上させることができる液晶表示装置及びその製造方法に関する。
通常、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）は、液晶表示パネルにマトリックス形態で配列された液晶セルそれぞれが、ビデオ信号によって光透過率を調節することによって画像を表示する。
液晶セルそれぞれには、ビデオ信号を独立的に供給するためのスイッチ素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が利用される。このようなＴＦＴの活性層としては、非結晶のシリコンまたはポリシリコンが利用される。ここで、非結晶のシリコンより電荷移動度が約１００倍程度速いポリシリコンを利用する場合、高い応答速度を必要とする駆動回路を液晶表示パネルに内蔵できる。
このようなポリシリコン型の液晶表示パネルは、ＴＦＴと共に駆動回路が形成されたＴＦＴ基板と、カラーフィルタが形成されたカラーフィルタ基板とが、液晶を挟んで接合されることにより形成される。
図１は、ポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図であり、図２は、図１に示したＴＦＴ基板をＩ−Ｉ’線に沿って切断した断面図である。
図１及び図２に示したＴＦＴ基板は、ゲートライン２及びデータライン４と接続されたＴＦＴ３０、及びＴＦＴ３０と接続された画素電極２２を備える。ＴＦＴ３０は、Ｎ型またはＰ型に形成されるが、以下では、Ｎ型に形成された場合のみを説明する。
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれたソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を通じて画素電極２２と接続されたドレイン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んでバッファ膜１２上に形成された活性層１４のチャンネル領域１４Ｃと重なるように形成される。ソース電極及びドレイン電極１０は、ゲート電極６及び層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレイン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ、及びドレインコンタクトホール２４Ｄそれぞれを通じて、ｎ＋不純物が注入された活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄそれぞれと接続される。
このようなポリシリコン型のＴＦＴ基板は、図３Ａないし図３Ｆのように、６マスク工程で形成される。
図３Ａに示すように、下部基板１上にバッファ膜１２が形成され、その上に第１マスク工程で活性層１４が形成される。
活性層１４は、バッファ膜１２上に非結晶のシリコンを蒸着した後、レーザーで結晶化してポリシリコンとなるようにした後、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングすることによって形成される。
図３Ｂに示すように、活性層１４が形成されたバッファ膜１２上にゲート絶縁膜１６が形成され、その上に第２マスク工程でゲートライン２及びゲート電極６が形成される。
そして、ゲート電極６をマスクとして利用して、活性層１４の非重畳領域にｎ＋不純物を注入して、活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄを形成する。
図３Ｃに示すように、ゲートライン２及びゲート電極６が形成されたゲート絶縁膜１６上に層間絶縁膜２６が形成され、第３マスク工程で層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレインコンタクトホール２４Ｄが形成される。
図３Ｄに示すように、第４マスク工程で層間絶縁膜２６上に、ソース電極を備えるデータライン４及びドレイン電極１０が形成される。
図３Ｅに示すように、データライン４及びドレイン電極１０が形成された層間絶縁膜２６上に保護膜１８が形成され、第５マスク工程で保護膜１８を貫通してドレイン電極１０を露出させる画素コンタクトホール２０が形成される。
図３Ｆに示すように、第６マスク工程で保護膜１８上に透明な画素電極２２が形成される。
このように、従来のポリシリコン型のＴＦＴ基板は、６マスク工程で形成されるので、製造工程が複雑であるという問題点がある。これは、一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程のような多くの工程を含むためである。したがって、コスト低減のためには、ポリシリコン型のＴＦＴ基板のマスク工程数を減らして、液晶表示パネルの製造工程を単純化させることができる方案が必要である。
従来技術の限界及び短所による一つ以上の問題点を実質的に取り除くポリシリコン表示装置及びその製造方法に関する。
本発明の目的は、改善された開口率を有したポリシリコンＬＣＤ、及びそれを製造するための単純化された方法を提供するところにある。
前記目的を達成するために、本発明によるＬＣＤは、第１基板及び第２基板、前記第１基板上に形成される第１活性層及び第２活性層、前記第１活性層及び前記第２活性層上に形成される第１絶縁膜、前記第１絶縁膜上に同一工程で形成されるゲート電極、ゲートライン、及び画素電極を含む第１導体パターン、前記第１導体パターン上に形成されて、前記第１活性層のソース領域及びドレイン領域をそれぞれ露出させるように形成される第１コンタクトホール及び第２コンタクトホールと、前記画素電極を露出させるように形成される透過ホールとを備える第２絶縁膜、前記第２絶縁膜上に形成されるデータライン、ソース電極、及びドレイン電極、前記第２基板上に形成され、前記画素電極及びドレイン電極と部分的に重なる開口部を有したブラックマトリックス、及び前記第１基板と前記第２基板との間の液晶層を備える。
本発明の他の様相におけるＬＣＤの製造方法は、第１及び第２基板を提供する工程、前記第１基板上に第１活性層及び第２活性層を形成する工程、前記第１活性層及び前記第２活性層上に第１絶縁膜を形成する工程、前記第１絶縁膜上にゲート電極、ゲートライン、及び画素電極を含む第１導体パターンを同時に形成する工程、前記第１導体パターン上に第２絶縁膜を形成する工程、前記第２絶縁膜に前記第１活性層のソース領域及びドレイン領域をそれぞれ露出させるように第１コンタクトホール及び第２コンタクトホールを形成し、前記画素電極を露出させるように透過ホールを形成する工程、前記第２絶縁膜上にデータライン、ソース電極、及びドレイン電極を形成する工程、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを、前記第２基板上に形成する工程、及び前記第１基板と第２基板との間に液晶層を形成する工程を含む。

本発明のさらに他の様相によって、ＬＣＤの製造方法は、第１基板及び第２基板を提供する工程、前記第１基板上にバッファ層を形成する工程、前記バッファ層に第１活性層及び第２活性層を形成する工程、前記第１活性層及び第２活性層上に第１絶縁膜を形成する工程、ゲート電極、ゲートライン、ストレージライン及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを形成する工程、前記第１導電パターン上に第２絶縁膜を形成する工程、前記第１活性層のソース領域及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成する工程、前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程、及び前記第２基板上に、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを形成する工程を含む。
本発明によるＬＣＤ及びその製造方法は、ＴＦＴ基板の工程数を４マスク工程に減少させることによって、コストを低減できる。
そして、本発明によるＬＣＤ及びその製造方法は、ドレイン電極とストレージラインとの重畳面積を拡張して、ストレージキャパシタの容量を増加させることができる。
また、本発明によるＬＣＤ及びその製造方法は、ストレージライン及び画素電極と重なるドレイン電極の面積を拡張して、合着マージンによるブラックマトリックスの開口率の減少を防止できる。
また、本発明によるＬＣＤ及びその製造方法は、ブラックマトリックスの開口部を通じて拡張されたドレイン電極が露出されて外光を平面反射させることによって、コントラスト比を向上できる。
さらに、本発明によるＬＣＤ及びその製造方法は、ブラックマトリックスのブリッジをさらに備えて、ドレイン電極の段差による光漏れも防止できる。
以下、本発明の望ましい実施形態を、図４ないし図１５を参照して詳細に説明する。
第１実施形態
図４は、本発明の第１実施形態によるポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図であり、図５は、図４に示したＴＦＴ基板をＩＩ−ＩＩ’線に沿って切断した断面図である。
図４及び図５に示したポリシリコン型のＴＦＴ基板１７０は、画素領域を定義するゲートライン１０２、データライン１０４、それらと接続されたＴＦＴ１３０、ＴＦＴ１３０と接続された画素電極１２２、ストレージキャパシタ１６０、及びストレージキャパシタ１６０と接続されたストレージライン１５２を備える。ＴＦＴ１３０は、Ｎ型またはＰ型に形成されるが、以下では、Ｎ型に形成された場合のみを例として説明する。
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して、画素電極１２２が形成される画素領域を定義する。
ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、ＴＦＴ１３０は、ゲートライン１０２と接続されたゲート電極１０６、データライン１０４に含まれたソース電極、画素電極１２２と接続されたドレイン電極１１０、及びソース電極とドレイン電極１１０との間にチャンネルを形成する第１活性層１１４を備える。
ここで、ゲートライン１０２及びゲート電極１０６は、ストレージライン１５２と同じように、透明導電層１０１、及びその上に金属層１０３が積層された二重構造を有する。
第１活性層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。第１活性層１１４は、ゲート絶縁膜１１６を挟んでゲート電極１０６と重なったチャンネル領域１１４Ｃ、チャンネル領域１１４Ｃを挟んでｎ＋不純物が注入されたソース領域１１４Ｓ、及びドレイン領域１１４Ｄを備える。第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通するソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄそれぞれを通じて、データライン１０４に含まれたソース電極、ドレイン電極１１０とそれぞれ接続される。
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１、及び透明導電層１０１上のエッジに沿って残存する金属層１０３を備える。すなわち、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及び金属層１０３を貫通する透過ホール１２０を通じて露出される。これと異なり、画素電極１２２は、残存する金属層１０３なしに、透明導電層１０１のみで形成されることもある。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って、透過ホール１２０の側面に沿って延びたドレイン電極１１０と接続される。具体的に、ドレイン電極１１０は、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、ＴＦＴ１３０から供給されたビデオ信号を充電して、カラーフィルタ基板（図示せず）に形成された共通電極と電位差を発生させる。この電位差により、ＴＦＴ基板とカラーフィルタ基板とに位置する液晶が誘電異方性により回転し、光源（図示せず）から画素電極１２２を経由して入射される光の透過量を調節して、カラーフィルタ基板側に透過させる。
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が第１活性層１１４から延びた第２活性層１５０とゲート絶縁膜１１６とを挟んで重なって形成される。第２ストレージキャパシタＣｓｔ２は、ドレイン電極１１０が層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２の並列連結により容量が増加したストレージキャパシタ１６０は、画素電極１２２に充電されたビデオ信号を安定的に維持させる。
このように、本発明のポリシリコン型のＴＦＴ基板１７０は、画素電極１２２が二重構造のゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共にゲート絶縁膜１１６上に形成される。その結果、ＴＦＴ基板は、図６Ａないし図６Ｄに示すように、４マスク工程で形成できる。
図６Ａに示すように、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程で一体化した第１活性層１１４及び第２活性層１５０が形成される。
下部基板１００上に、バッファ膜１１２を形成する。
次いで、バッファ膜１１２上に、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）などの方法で非結晶のシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、非結晶のシリコン薄膜を結晶化する前に、非結晶のシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を進めることもある。
非結晶（amorphous）のシリコン薄膜を結晶化する方法としては、非結晶のシリコン薄膜を高温窯炉で熱処理する固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｉｚａｔｉｏｎ：ＳＰＣ）方法、及びレーザーを利用したエキシマーレーザーアニーリング（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：ＥＬＡ）方法があるが、ＥＬＡ方法が主に利用される。そして、ＥＬＡ方法としては、ラインビームを横方向にスキャンして、グレーンを横方向に成長させることによって、結晶化特性を画期的に向上させた逐次的横方向結晶化（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）方法が主に利用される。ＳＬＳ方法は、グレーンが液状シリコンと固状シリコンとの境界面で、その境界面に対して垂直方向に成長する原理を利用する。これにより、ＳＬＳ方法は、レーザーエネルギーのサイズ及びレーザービームの照射範囲を適切に調節して、グレーンを所定の長さほど横方向に成長させることによって、グレーンのサイズを増大できるという長所がある。
そして、ポリシリコン薄膜を、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして一体化した第１活性層１１４及び第２活性層１５０を形成する。
図６Ｂに示すように、ゲート絶縁膜１１６が形成され、その上に第２マスク工程で二重構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共に画素電極１２２が形成される。
第１活性層１１４及び第２活性層１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６、透明導電層１０１及び金属層１０３が積層される。そして、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程で、透明導電層１０１及び金属層１０３がパターニングされることによって、二重構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２及び画素電極１２２が形成される。
そして、ゲート電極１０６をマスクとして利用して、第１活性層１１４にｎ＋不純物を注入して、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄが形成される。
図６Ｃに示すように、第３マスク工程でソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄと、透過ホール１２０とを有する層間絶縁膜１１８が形成される。
ゲートライン１０２、ゲート電極１０６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、層間絶縁膜１１８が形成される。次いで、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程で、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通して、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄをそれぞれ露出させるソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄと、画素電極１２２を露出させる透過ホール１２０とが形成される。そして、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３をエッチングして、透明導電層１０１を露出させる。
図６Ｄに示すように、第４マスク工程で、層間絶縁膜１１８上にソース電極を含んだデータライン１０４及びドレイン電極１１０が形成される。
ソース電極を含んだデータライン１０４及びドレイン電極１１０は、層間絶縁膜１１８上にソース／ドレイン金属層を形成した後、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ソース／ドレイン金属層をパターニングすることによって形成される。データライン１０４及びドレイン電極１１０は、ソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄを通じて、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄそれぞれと接続される。ドレイン電極１１０は、ストレージライン１５２を横切って延びて、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。
このように、本発明のポリシリコン型のＴＦＴ基板１７０は、画素電極１２２が二重構造のゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共に形成されることによって、工程を単純化して４マスク工程とすることができる。その結果、データライン１０４及びドレイン電極１１０が露出された構造を有するが、これは、後続工程で液晶配向のためにＴＦＴ基板の最上部層に形成される有機絶縁物質の配向膜により、十分に保護可能である。
第２実施形態
図７は、本発明の第１実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
図７に示したポリシリコン型の液晶表示パネルは、前述したように４マスク工程で形成され、最上部層に下部配向膜（図示せず）が塗布されたポリシリコン型のＴＦＴ基板１７０と、ブラックマトリックス１８０が形成されたカラーフィルタ基板１９０とが、液晶物質を挟んで合着されることによって形成される。ここで、カラーフィルタ基板１９０は、図７に示したブラックマトリックス１８０以外にも、ブラックマトリックス１８０を覆いつつ、該当画素領域別に形成されたカラーフィルタ、カラーフィルタを平坦化させるためのオーバーコート層、ポリシリコン型のＴＦＴ基板１７０の画素電極１２２と電界を形成する共通電極、及び液晶配向のための上部配向膜をさらに備える。
ブラックマトリックス１８０は、ＴＦＴ基板１７０の画素電極１２２と重なった開口部１８２のみがオープンされ、残りの領域は、光透過を遮断するように形成される。この際、ブラックマトリックス１８０は、ＴＦＴ基板１７０とカラーフィルタ基板１９０との合着マージンを考慮して、画素電極１２２の境界線１２２Ａより内側に数μｍ程度入るように形成されると共に、画素電極１２２側に突出されたドレイン電極１１０と重なった部分は、内側に突出されるように形成される。これにより、ブラックマトリックス１８０の開口部１８２の面積減少により、開口率が低下する。
これを解決するために、本発明の第２実施形態によるポリシリコン型の液晶表示パネルは、図８及び図９に示したように、ドレイン電極２１０の面積が増大したポリシリコン型のＴＦＴ基板２７０を備える。
図８は、本発明の第２実施形態による液晶表示パネルのうち、ポリシリコン型のＴＦＴ基板の一部を示す平面図であり、図９は、図８に示したＴＦＴ基板をＩＩＩ−ＩＩＩ’線に沿って切断して示す断面図である。
図８及び図９に示したポリシリコン型のＴＦＴ基板２７０は、図４及び図５に示したポリシリコン型のＴＦＴ基板１７０と比較して、ストレージライン２５２及び画素電極２２２との重畳面積が増大したドレイン電極２１０を備える。
図８及び図９に示したポリシリコン型のＴＦＴ基板２７０において、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２は、透明導電層２０１及び金属層２０３が積層された二重導電層の構造でゲート絶縁膜２１６上に形成される。画素電極２２２は、ゲート絶縁膜２１６上に形成された透明導電層２０１を備え、この透明導電層２０１は、層間絶縁膜２１８を貫通する透過ホール２２０を通じて露出される。そして、画素電極２２２は、透過ホール２２０の外郭を取り囲み、透明導電層２０１上に四角形状または四角帯形状に残存する金属層２０３をさらに備える。
ＴＦＴ２３０は、基板２００上のバッファ膜２１２上に形成された第１活性層２１４、ゲート絶縁膜２１６を挟んで第１活性層２１４のチャンネル領域２１４Ｃと重なったゲート電極２０６、層間絶縁膜２１８及びゲート絶縁膜２１６を貫通するソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄを通じて、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄそれぞれと接続されたソース電極、及びドレイン電極２１０を備える。ここで、ソース電極は、データライン２０４の一部に含まれるか、またはデータライン２０４から突出されて形成される。
そして、ドレイン電極２１０は、層間絶縁膜２１８を挟んでストレージライン２５２と重なりつつ、透過ホール２２０を通じて画素電極２２２と接続される。具体的に、ドレイン電極２１０において、ストレージライン２５２と重なった部分は、ストレージライン２５２に沿って長く形成されて、両側のデータライン２０４と隣接する。また、ドレイン電極２１０は、ストレージライン２５２との重畳部から画素電極２２２の内側に拡張されて、透過ホール２２０を通じて露出された画素電極２２２の下側部と接続される。
これにより、ドレイン電極２１０とストレージライン２５２との重畳面積が増大することによって、ストレージキャパシタ２６０の容量が増加する。具体的に、ストレージキャパシタ２６０は、ＴＦＴ２３０とストレージライン２５２との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン２５２がＴＦＴ２３０の第１活性層２１４から延びた第２活性層２５０とゲート絶縁膜２１６とを挟んで重なって形成される。第２ストレージキャパシタＣｓｔ２は、ドレイン電極２１０が層間絶縁膜２１８を挟んでストレージライン２５２と交差して形成される。ここで、ドレイン電極２１０とストレージライン２５２との重畳面積の増大により、第２ストレージキャパシタＣｓｔ２の容量が増加するので、それに比例してストレージキャパシタ２６０の全体容量も増加する。これにより、ストレージキャパシタ２６０は、画素電極２２２に供給されたビデオ信号をさらに安定的に維持させる。
また、ストレージライン２５２及び画素電極２２２と重なったドレイン電極２１０の一部分は、ブラックマトリックス（図示せず）の開口部を通じて露出させる。これにより、合着マージン問題によるブラックマトリックスの開口部の減少を防止できる。また、ブラックマトリックスの開口部を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
このような本発明の第２実施形態によるポリシリコン型のＴＦＴ基板は、次のように４マスク工程で形成される。
図１０Ａ及び図１０Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第１マスク工程を説明するための平面図及び断面図である。
図１０Ａ及び図１０Ｂに示すように、下部基板２００上にバッファ膜２１２が形成され、その上に第１マスク工程で一体化した第１活性層２１４及び第２活性層２５０が形成される。
バッファ膜２１２は、下部基板２００上にＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
次いで、バッファ膜２１２上に、ＬＰＣＶＤ、ＰＥＣＶＤなどの方法で非結晶のシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、非結晶（amorphous）のシリコン薄膜を結晶化する前に、非結晶のシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を進めることもある。非結晶のシリコン薄膜を結晶化する方法としては、ＥＬＡ方法のうちの一つとして、ラインビームを横方向にスキャンしてグレーンを横方向に成長させることによって、グレーンのサイズを増大させたＳＬＳ方法が主に利用される。
そして、ポリシリコン薄膜を、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして一体化した第１活性層２１４及び第２活性層２５０を形成する。
図１１Ａ及び図１１Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第２マスク工程を説明する平面図及び断面図である。
図１１Ａ及び図１１Ｂに示すように、第１活性層２１４及び第２活性層２５０が形成されたバッファ膜２１２上に、ゲート絶縁膜２１６が形成され、その上に第２マスク工程で二重構造を有するゲートライン２０２、ゲート電極２０６、ストレージライン２５２と共に画素電極２２２が形成される。
ゲート絶縁膜２１６は、第１活性層２１４及び第２活性層２５０が形成されたバッファ膜２１２上に、ＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
次いで、ゲート絶縁膜２１６上に、透明導電層２０１及び金属層２０３がスパッタリング方法で積層される。透明導電層２０１としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などが、金属層２０３としては、Ｍｏ、Ｃｕ、Ａｌ、Ｔｉ、Ｃｒ、ＭｏＷ、ＡｌＮｄなどが利用される。次いで、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程で、金属層２０３及び透明導電層２０１をパターニングすることによって、二重構造を有するゲートライン２０２、ゲート電極２０６、ストレージライン２５２と共に画素電極２２２が形成される。
また、ゲート電極２０６をマスクとして利用して、第１活性層２１４にｎ＋不純物を注入して、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄが形成される。このような第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄは、ゲート電極２０６と重なるチャンネル領域２１４Ｃを挟んで対向する。
図１２Ａ及び図１２Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第３マスク工程を説明する平面図及び断面図である。
図１２Ａ及び図１２Ｂに示すように、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２及び画素電極２２２が形成されたゲート絶縁膜２１６上に、第３マスク工程でソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄと、透過ホール２２０とを有する層間絶縁膜２１８が形成される。
層間絶縁膜２１８は、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２、及び画素電極２２２が形成されたゲート絶縁膜２１６上に、ＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
次いで、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程で、層間絶縁膜２１８及びゲート絶縁膜２１６を貫通して、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄをそれぞれ露出させるソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄと、画素電極２２２を露出させる透過ホール２２０とが形成される。次いで、透過ホール２２０を通じて露出された画素電極２２２の金属層２０３をエッチングして、透明導電層２０１を露出させる。
図１３Ａ及び図１３Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第４マスク工程を説明するための平面図及び断面図である。
図１３Ａ及び図１３Ｂに示すように、第４マスク工程で層間絶縁膜２１８上に、ソース電極を含んだデータライン２０４及びドレイン電極２１０が形成される。
ソース電極を含んだデータライン２０４及びドレイン電極２１０は、層間絶縁膜２１８上にソース／ドレイン金属層を形成した後、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ソース／ドレイン金属層をパターニングすることによって形成される。データライン２０４及びドレイン電極２１０は、ソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄを通じて、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄそれぞれと接続される。ドレイン電極２１０は、ストレージライン２５２と重なりつつ、透過ホール２２０を通じて画素電極２２２と接続される。この場合、ドレイン電極２１０は、データライン２０４間に位置するストレージライン２５２の一部分を覆いつつ、両側のデータライン２０４と隣接するように形成され、その横幅を維持しつつ延びて、画素電極２２２の下側部と接続される。
そして、データライン２０４及びドレイン電極２１０は、後続工程で液晶配向のためにＴＦＴ基板の最上部層に形成される有機絶縁物質の配向膜により、十分に保護可能である。
図１４は、本発明の第２実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
図１４に示したポリシリコン型の液晶表示パネルは、前述したように４マスク工程で形成され、最上部層に下部配向膜（図示せず）が塗布されたポリシリコン型のＴＦＴ基板２７０と、ブラックマトリックス２８０が形成されたカラーフィルタ基板２９０とが、液晶物質を挟んで合着されることによって形成される。ここで、カラーフィルタ基板２９０は、図１４に示したブラックマトリックス２８０以外にも、ブラックマトリックス２８０を覆いつつ、該当画素領域別に形成されたカラーフィルタ、カラーフィルタを平坦化させるためのオーバーコート層、ポリシリコン型のＴＦＴ基板２７０の画素電極２２２と電界を形成する共通電極、及び液晶配向のための上部配向膜をさらに備える。
ブラックマトリックス２８０は、ＴＦＴ基板２７０の画素電極２２２と重なった開口部２８２のみがオープンされ、残りの領域は、光透過を遮断するように形成される。この際、ブラックマトリックス２８０の開口部２８２は、画素電極２２２の左、右、上側の境界線２２２Ａより内側に、画素電極２２２の下側の境界線２２２Ａより外側に形成されることによって、面積が増大する。これにより、ＴＦＴ基板２７０とカラーフィルタ基板２９０とを合着すれば、ブラックマトリックス２８０の開口部２８２を通じて、画素電極２２２と共に、金属層で形成されたドレイン電極２１０が露出される。したがって、合着マージン問題によるブラックマトリックス２８０の開口部２８２の減少を防止できる。また、ブラックマトリックス２８０の開口部２８２を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
第３実施形態
図１５は、本発明の第３実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
図１５に示したポリシリコン型の液晶表示パネルは、図１４に示したポリシリコン型の液晶表示パネルと比較して、カラーフィルタ基板３９０のブラックマトリックス３８０が、開口部３８２の下端部を横切るブリッジ３８０Ａをさらに備える点を除いては、同一な構成要素を備える。
図１５に示したブラックマトリックス３８０のブリッジ３８０Ａは、開口部３８２を横切って形成され、これにより、開口部３８２は、上下部に分離される。このようなブラックマトリックス３８０のブリッジ３８０Ａは、ＴＦＴ基板２７０と合着されるとき、ドレイン電極２１０の段差部を覆うように形成される。これは、図９に示したように、ドレイン電極２１０が透過ホール２２０の高さによる段差を有し、そのドレイン電極２１０の段差部による液晶配向の不良により、光漏れが発生することがあるためである。これにより、ＴＦＴ基板２７０とカラーフィルタ基板３９０とを合着すれば、ブラックマトリックス３８０のブリッジ３８０Ａを基準として、開口部３８２の上部は、画素電極２２２を、下部は、ドレイン電極２１０を露出させる。したがって、合着マージン問題によるブラックマトリックス３８０の開口部３８２の減少を防止できる。また、ブラックマトリックス３８０の開口部３８２を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
従来のポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図である。 図１に示したＴＦＴ基板をＩ−Ｉ’線に沿って切断して示す断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明するための断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 本発明の第１実施形態による液晶表示パネルのうち、ポリシリコン型のＴＦＴ基板の一部分を示す平面図である。 図４に示したＴＦＴ基板をＩＩ−ＩＩ’線に沿って切断して示す断面図である。 図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。 本発明の第１実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。 本発明の第２実施形態によるポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図である。 図８に示したＴＦＴ基板をＩＩＩ−ＩＩＩ’線に沿って切断して示す断面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第１マスク工程を説明する平面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第１マスク工程を説明する断面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第２マスク工程を説明する平面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第２マスク工程を説明する断面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第３マスク工程を説明する平面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第３マスク工程を説明する断面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第４マスク工程を説明する平面図である。 本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第４マスク工程を説明する断面図である。 本発明の第２実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。 本発明の第３実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。
符号の説明
１、１００、２００ 基板、２、１０２、２０２ ゲートライン、４、１０４、２０４ データライン、６、１０６、２０６ ゲート電極、１０、１１０、２１０ ドレイン電極、１２、１１２、２１２ バッファ膜、１４、１１４、１５０、２１４、２５０ 活性層、１４Ｓ、１１４Ｓ、２１４Ｓ ソース領域、１４Ｄ、１１４Ｄ、２１４Ｄ ドレイン領域、１４Ｃ、１１４Ｃ、２１４Ｃ チャンネル領域、１６、１１６、２１６ ゲート絶縁膜、１８ 保護膜、２０ 画素コンタクトホール、２２、１２２、２２２ 画素電極
２４Ｓ、１２４Ｓ、２２４Ｓ ソースコンタクトホール、２４Ｄ、１２４Ｄ、２２４Ｄ ドレインコンタクトホール、２６、１１８、２１８ 層間絶縁膜、３０、１３０、２３０ ＴＦＴ、１０１、２０１ 透明導電層、１０３、２０３ 金属層、１２０、２２０ 透過ホール、１２２Ａ、２２２Ａ 画素電極の境界線、１５２、２５２ ストレージライン
１６０、２６０ ストレージキャパシタ、１７０、２７０ ＴＦＴ基板、１８０、２８０、３８０ ブラックマトリックス、１８２、２８２、３８２ 開口部、１９０、２９０、３９０ カラーフィルタ基板、３８０Ａ ブリッジ。

Claims (37)

  1. 第１基板及び第２基板と、
    前記第１基板上に形成される第１活性層及び第２活性層と、
    前記第１活性層及び前記第２活性層上に形成される第１絶縁膜と、
    前記第１絶縁膜上に同一工程で形成されるゲート電極、ゲートライン、及び画素電極を含む第１導体パターンと、
    前記第１導体パターン上に形成されて、前記第１活性層のソース領域及びドレイン領域をそれぞれ露出させるように形成される第１コンタクトホール及び第２コンタクトホールと、前記画素電極を露出させるように形成される透過ホールとを備える第２絶縁膜と、
    前記第２絶縁膜上に形成されるデータライン、ソース電極、及びドレイン電極と、
    前記第２基板上に形成され、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスと、
    前記第１基板と前記第２基板との間の液晶層と
    を備えることを特徴とする液晶表示装置。
  2. 前記ゲートラインと、前記ゲートラインと接続されたゲート電極及び前記画素電極とが二重層構造を有することを特徴とする請求項１に記載の液晶表示装置。
  3. 前記ゲートラインと平行なストレージラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
  4. 前記ストレージラインが二重層構造を有することを特徴とする請求項３に記載の液晶表示装置。
  5. 前記ドレイン電極が前記ストレージラインに沿って形成され、前記データラインの両側と隣接したことを特徴とする請求項３に記載の液晶表示装置。
  6. 前記ドレイン電極は、前記ストレージラインと隣接した前記画素電極の一部分を取り囲むことを特徴とする請求項３に記載の液晶表示装置。
  7. 前記ドレイン電極は、前記ブラックマトリックスの開口部、及び前記ストレージラインと前記画素電極との間の重畳部と重なることを特徴とする請求項６に記載の液晶表示装置。
  8. 前記ブラックマトリックスの開口部と重なった前記ドレイン電極の一部分が、光を反射させることを特徴とする請求項７に記載の液晶表示装置。
  9. 前記ドレイン電極が前記ストレージラインを横切って、前記画素電極と接続されることを特徴とする請求項３に記載の液晶表示装置。
  10. 前記ゲートラインと前記データラインとの間の絶縁膜をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
  11. 前記画素電極は、前記絶縁膜を貫通する透過ホールを通じて露出されることを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記画素電極の金属層が、前記透過ホールの周囲を取り囲むことを特徴とする請求項１１に記載の液晶表示装置。
  13. 前記ソース電極と前記ドレイン電極との間の第１活性層をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
  14. 前記第１活性層から伸張された第２活性層と前記ストレージラインとの間に重なった第１ストレージキャパシタをさらに備えることを特徴とする請求項１３に記載の液晶表示装置。
  15. 前記ドレイン電極と前記ストレージラインとの間に重なった第２ストレージキャパシタをさらに備えることを特徴とする請求項１４に記載の液晶表示装置。
  16. 前記ブラックマトリックスは、前記開口部を横切るブリッジをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
  17. 前記ブリッジは、前記ドレイン電極の段差部を覆うことを特徴とする請求項１６に記載の液晶表示装置。
  18. 前記ブリッジは、前記ドレイン電極の前記段差部での光漏れを防止することを特徴とする請求項１６に記載の液晶表示装置。
  19. 前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項１に記載の液晶表示装置。
  20. 第１基板及び第２基板を提供する工程と、
    前記第１基板上に第１活性層及び第２活性層を形成する工程と、
    前記第１活性層及び前記第２活性層上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上にゲート電極、ゲートライン、及び画素電極を含む第１導体パターンを同時に形成する工程と、
    前記第１導体パターン上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜に前記第１活性層のソース領域及びドレイン領域をそれぞれ露出させるように第１コンタクトホール及び第２コンタクトホールを形成し、前記画素電極を露出させるように透過ホールを形成する工程と、
    前記第２絶縁膜上にデータライン、ソース電極、及びドレイン電極を形成する工程と、
    前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを、前記第２基板上に形成する工程と、
    前記第１基板と前記第２基板との間に液晶層を形成する工程と
    を含むことを特徴とする液晶表示装置の製造方法。
  21. 前記ゲートラインと平行にストレージラインを形成する工程をさらに含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  22. 前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  23. 第１基板及び第２基板を提供する工程と、
    前記第１基板上にバッファ層を形成する工程と、
    前記バッファ層に第１活性層及び第２活性層を形成する工程と、
    前記第１活性層及び前記第２活性層上に第１絶縁膜を形成する工程と、
    ゲート電極、ゲートライン、ストレージライン及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを形成する工程と、
    前記第１導電パターン上に第２絶縁膜を形成する工程と、
    前記第１活性層のソース領域及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成する工程と、
    前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程と、
    前記第２基板上に、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを形成する工程と
    を含むことを特徴とする液晶表示装置の製造方法。
  24. 前記ゲートラインと接続された前記ゲート電極が、前記第１活性層を横切ることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  25. 前記ストレージラインが前記第２活性層と重なることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  26. 前記画素電極が、前記ゲートラインと前記ストレージラインとの間に形成されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  27. 前記ドレイン電極が前記ドレイン領域と接続され、前記画素電極が前記ストレージラインを横切ることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  28. 前記データライン、前記ソース電極及びドレイン電極上に配向膜を形成することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  29. 透過ホールを形成する工程が、前記透過ホールを規定する前記第２絶縁膜をパターニングする工程と、
    前記透過ホールを通じて前記画素電極の金属層をエッチングすることによって、前記透明導電層を露出する工程と
    を含むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  30. 前記画素電極の前記金属層が、前記画素電極の透明導電層を取り囲むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  31. 前記ドレイン電極が前記ストレージラインに沿って形成され、前記データラインの両側と隣接することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  32. 前記ドレイン電極は、前記ストレージラインと隣接した前記画素電極の一部分を取り囲むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  33. 前記開口部を横切るブリッジをさらに備えることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  34. 前記ブリッジは、前記ドレイン電極の段差部を覆うことを特徴とする請求項３３に記載の液晶表示装置の製造方法。
  35. 前記ブリッジは、前記ドレイン電極の前記段差部での光漏れを防止することを特徴とする請求項３４に記載の液晶表示装置の製造方法。
  36. 前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  37. 前記第１基板と前記第２基板との間に液晶層を形成する工程をさらに含むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
JP2005215325A 2004-11-12 2005-07-26 液晶表示装置及びその製造方法 Active JP4420462B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092681A KR101078360B1 (ko) 2004-11-12 2004-11-12 폴리형 액정 표시 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006139253A JP2006139253A (ja) 2006-06-01
JP4420462B2 true JP4420462B2 (ja) 2010-02-24

Family

ID=36385319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215325A Active JP4420462B2 (ja) 2004-11-12 2005-07-26 液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7256060B2 (ja)
JP (1) JP4420462B2 (ja)
KR (1) KR101078360B1 (ja)
CN (1) CN100399173C (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970073403A (ko) * 1996-05-20 1997-12-10 구형우 헛개나무 추출물을 함유하는 음료 조성물과 이의 제조방법
KR20040021927A (ko) * 2002-09-06 2004-03-11 차재영 호깨나무와 홍삼 추출물을 이용한 건강 보조식품프로헤파-알지의 개발
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20080006316A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
KR101340727B1 (ko) * 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
CN100414367C (zh) * 2006-11-01 2008-08-27 友达光电股份有限公司 液晶显示结构及其制造方法
US20100090204A1 (en) * 2007-03-26 2010-04-15 Takashi Chuman Organic semiconductor element and manufacture method thereof
CN100461379C (zh) * 2007-03-29 2009-02-11 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
CN101281325B (zh) * 2007-04-06 2010-09-29 群康科技(深圳)有限公司 液晶面板
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101494315B1 (ko) * 2008-08-12 2015-02-17 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN101650497B (zh) * 2008-08-15 2011-03-23 胜华科技股份有限公司 液晶显示面板
TWI361330B (en) * 2008-11-03 2012-04-01 Au Optronics Corp Method for forming pixel structure of transflective liquid crystal display device
KR101048987B1 (ko) 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101822563B1 (ko) * 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103149760B (zh) * 2013-02-19 2015-03-11 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法
EP3161899A4 (en) 2014-06-30 2017-12-27 Black & Decker Inc. Battery pack for a cordless power tools
KR102278604B1 (ko) * 2014-08-29 2021-07-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR102230713B1 (ko) * 2014-11-17 2021-03-19 엘지디스플레이 주식회사 액정 표시 장치
CN104505391B (zh) * 2014-12-23 2017-06-27 上海天马微电子有限公司 一种阵列基板及其制造方法和显示面板
KR102326370B1 (ko) * 2015-06-02 2021-11-16 삼성디스플레이 주식회사 액정 표시 장치
US10834815B2 (en) * 2015-12-01 2020-11-10 Japan Aviation Electronics Industry, Limited Printed wiring line, electronic device, touch panel, gravure plate, printed wiring line formation method, touch panel production method, and electronic device production method
TWI560486B (en) * 2016-01-05 2016-12-01 Innolux Corp Display panel
CN106940503B (zh) * 2016-01-05 2020-04-24 群创光电股份有限公司 显示设备
KR102526611B1 (ko) 2016-05-31 2023-04-28 엘지디스플레이 주식회사 표시장치
KR102709997B1 (ko) 2018-09-18 2024-09-26 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250217A (ja) * 1993-02-24 1994-09-09 Sanyo Electric Co Ltd 半導体装置の製造方法
KR970003717B1 (ko) 1993-07-16 1997-03-21 엘지반도체 주식회사 반도체 장치의 금속배선 형성방법
KR100297706B1 (ko) 1993-07-30 2001-10-24 윤종용 다결정실리콘박막트랜지스터
KR970008589B1 (ko) 1994-01-11 1997-05-27 주식회사 유공 글리콜에테르의 제조방법
KR970011966B1 (ko) 1994-10-12 1997-08-08 엘지전자 주식회사 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
KR0175408B1 (ko) 1995-10-17 1999-02-18 김광호 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR0161461B1 (ko) 1995-11-22 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
KR0177785B1 (ko) 1996-02-03 1999-03-20 김광호 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100192593B1 (ko) 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
KR0184509B1 (ko) 1996-05-22 1999-04-15 김광호 박막 트랜지스터 및 그 제조 방법
US6028978A (en) * 1996-12-16 2000-02-22 Ngk Insulators, Ltd. Display device having a colored layer disposed between a displacement transmitting section and an optical waveguide plate
WO1999047972A1 (fr) * 1998-03-19 1999-09-23 Seiko Epson Corporation Dispositif d'affichage et dispositif de projection a cristaux liquides
KR100538295B1 (ko) 1998-10-13 2006-03-07 삼성전자주식회사 폴리 실리콘 액정표시장치 구동장치
KR100500631B1 (ko) 1998-10-23 2005-11-25 삼성전자주식회사 박막트랜지스터의 제조방법_
KR100541274B1 (ko) 1998-10-23 2006-03-09 삼성전자주식회사 박막트랜지스터
KR100571037B1 (ko) 1998-11-06 2006-08-30 삼성전자주식회사 박막트랜지스터 소자 제조 방법
KR100278606B1 (ko) 1998-12-22 2001-03-02 윤종용 박막트랜지스터
KR100355713B1 (ko) 1999-05-28 2002-10-12 삼성전자 주식회사 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR100697262B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100697263B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
US6683666B1 (en) * 1999-11-11 2004-01-27 Samsung Electronics Co., Ltd. Reflective-transmission type thin film transistor liquid crystal display
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307457B1 (ko) 1999-12-09 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307459B1 (ko) 1999-12-14 2001-10-17 김순택 박막트랜지스터 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6690437B2 (en) * 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR100693246B1 (ko) 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20020009188A (ko) 2000-07-25 2002-02-01 윤종용 반도체 제조에서의 식각 방법
KR100414225B1 (ko) 2000-09-19 2004-01-07 삼성전자주식회사 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
KR100590264B1 (ko) 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
KR100686331B1 (ko) 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR100600845B1 (ko) 2001-04-12 2006-07-14 삼성에스디아이 주식회사 평판 표시장치 제조 방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100740932B1 (ko) * 2001-04-20 2007-07-19 삼성전자주식회사 박막 트랜지스터 기판, 그의 제조 방법 및 액정 표시 장치
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100806891B1 (ko) * 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100774561B1 (ko) 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
KR100542982B1 (ko) 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100961944B1 (ko) * 2003-03-28 2010-06-10 삼성전자주식회사 색필터 표시판 및 액정 표시 장치
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
WO2005027187A2 (en) * 2003-09-18 2005-03-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
CN1773354A (zh) 2006-05-17
US20060102905A1 (en) 2006-05-18
US7256060B2 (en) 2007-08-14
KR20060045258A (ko) 2006-05-17
US7619286B2 (en) 2009-11-17
JP2006139253A (ja) 2006-06-01
US20080018821A1 (en) 2008-01-24
KR101078360B1 (ko) 2011-10-31
CN100399173C (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
JP4420462B2 (ja) 液晶表示装置及びその製造方法
JP4403115B2 (ja) 表示装置及びその製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US7396765B2 (en) Method of fabricating a liquid crystal display device
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP4476892B2 (ja) ポリシリコン液晶表示装置の製造方法
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
JP4781034B2 (ja) 液晶表示装置及びその製造方法
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
US20060102899A1 (en) Liquid crystal display device and method of fabricating the same
KR100647774B1 (ko) 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법
US7414693B2 (en) Fabrication method of liquid crystal display panel
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR101201313B1 (ko) 액정표시소자 및 그 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20060010442A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4420462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250