KR100500631B1 - 박막트랜지스터의 제조방법_ - Google Patents
박막트랜지스터의 제조방법_ Download PDFInfo
- Publication number
- KR100500631B1 KR100500631B1 KR10-1998-0044637A KR19980044637A KR100500631B1 KR 100500631 B1 KR100500631 B1 KR 100500631B1 KR 19980044637 A KR19980044637 A KR 19980044637A KR 100500631 B1 KR100500631 B1 KR 100500631B1
- Authority
- KR
- South Korea
- Prior art keywords
- doped region
- amorphous silicon
- layer
- silicon layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000010410 layer Substances 0.000 claims description 64
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 37
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 본 발명에서는 저농도 도핑영역이 고농도 도핑영역의 형성 이전에 미리 형성되기 때문에, 저농도 도핑영역을 형성하기 위한 별도의 공정진행이 불필요하게 되며, 그 결과, 본 발명이 실시되는 경우, "도핑과정 단순화", "마스크수 저감"이 자연스럽게 달성될 수 있고, 결국, 전체적인 공정효율은 현저히 향상될 수 있다.
Description
본 발명은 박막트랜지스의 제조방법에 관한 것으로, 좀더 상세하게는 도핑과정을 단순화시키고, 마스크수를 대폭 줄이면서도, 정상적인 기능의 LDD(Lightly Doped Drain) 구조를 형성시킬 수 있도록 하는 박막트랜지스터의 제조방법에 관한 것이다.
근래에 고품위 TV(High definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 평판 표시기에 대한 요구가 급속히 확대되고 있다.
액정표시장치는 평판 표시기의 대표적인 장치 중의 하나로써, ELD(Electro luminescence display), VFD(Vacuum fluorescence display), PDP(Plasma display panel) 등이 해결하지 못한 저전력화, 고속화 등의 문제를 일으키지 않기 때문에, 최근 들어 그 사용 영역이 크게 확산되고 있다.
이러한 액정표시장치는 크게 수동형과 능동형의 두 가지 형태로 나뉘는데, 이 중, 능동형 액정표시장치는 각 화소 하나하나를 박막트랜지스터와 같은 능동소자가 제어하도록 되어 있어, 속도, 시야각, 그리고 콘트라스트 측면에서, 수동형 액정표시장치에 비해 훨씬 뛰어나기 때문에, 100만 화소 이상의 해상도를 필요로하는 고품위 TV 등에 적합한 평판 표시기로 널리 각광받고 있다.
최근, 액정표시장치의 능동소자로 사용되는 박막트랜지스터의 중요성이 크게 부각되면서, 이에 대한 연구개발이 더욱 심화되고 있으며, 특히, 박막트랜지스터에 폴리 실리콘을 채용하고자 하는 연구가 좀더 다양하게 진행되고 있다. 그 이유는 폴리 실리콘이 통상의 아모르포스 실리콘(Amorphous silicon)에 비해 모빌리티(mobility) 측면에서 대략 100 배 정도의 우수한 특성을 보이고 있기 때문이다.
이와 같은 폴리 실리콘의 우수한 모빌리티 특성 때문에, 폴리 실리콘을 채용한 박막트랜지스터는 스위칭 소자로써의 역할을 수행할 수 있을 뿐만 아니라, 인버터 등의 구동회로를 내장할 수 있는 이점을 갖고 있다.
이러한 폴리 실리콘을 채용한 박막트랜지스터의 일반적인 구조는 예컨대, 미국특허공보 제 5780326 호 "풀리 프레너라이즈 박막트랜지스터 및 그것의 제조 프로세스(Fully planarized thin film transistor and process to fabricate same)", 미국특허공보 제 5705424 호 "액티브 메트릭스 픽셀 전극 제조 프로세스(Process of fabricating active matrix pixel electrode)", 미국특허공보 제 5583366 호 "액티브 메트릭스 패널(Active matrix pannel)", 미국특허공보 제 5499124 호 "액정물질과 접한 절연층을 갖는 폴리 실리콘 트랜지스터 구조(Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material)" 미국특허공보 제 5393682 호 "티에프티 소자의 제조를 위한 폴리 프로파일 테이퍼 형성방법(Method for making tapered poly profile for TFT device manufacturing)" 등에 좀더 상세하게 제시되어 있다.
종래의 폴리 실리콘을 채용한 박막트랜지스터에서, 최근, 고농도 도핑영역의 인접부에 한 쌍의 저농도 도핑영역들을 더 형성하는 이른바, "LDD"구조가 널리 채용되고 있는데, 이는 박막트랜지스터가 LDD 구조를 이루는 경우, 폴리 실리콘의 근본적인 문제점인 핫 캐리어의 생성이 현저히 저감되는 효과가 있기 때문이다.
그런데, 이러한 LDD 구조의 박막트랜지스터는 상술한 바와 같이, 핫 캐리어의 생성을 억제시킬 수 있다는 장점이 있기는 하지만, 이를 형성하기 위해서는 복잡한 도핑과정과, 다수개의 마스크가 사용되어야 하는 단점이 있다.
이 경우, 공정과정이 매우 복잡해지고, 제조원가가 대폭 상승함으로써, 전체적인 공정효율이 현저히 저하되는 심각한 문제점이 야기된다.
이러한 문제점에도 불구하고, 종래의 경우, 이에 대한 대처방안이 전무한 형편이다.
따라서, 본 발명의 목적은 박막트랜지스터에 정상적인 LDD 구조를 형성시키면서도, 도핑과정을 단순화시키고, 마스크수를 줄이는데 있다.
본 발명의 다른 목적은 이러한 "도핑과정 단순화", "마스크수 저감"을 통해 전체적인 공정효율을 향상시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 기판상에 아모르포스 실리콘층과 저농도도핑 아모르포스 실리콘층을 연속 증착한 후, 상기 저농도도핑 아모르포스 실리콘층을 패터닝하여 상기 저농도도핑 아모르포스 실리콘층을 분할하는 단계와; 상기 저농도도핑 아모르포스 실리콘층을 포함한 아모르포스 실리콘층을 레이저 어닐링하여 저농도 도핑영역과 채널영역이 정의된 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층상에 게이트 절연층을 형성하는 단계와; 상기 게이트 절연층상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 포함하는 게이트 절연층상에 층간 절연막을 형성한 후 상기 층간 절연막의 양 측부에 폴리실리콘층의 저농도 도핑영역을 오픈시키는 한 쌍의 콘택홀들을 형성하는 단계와; 상기 층간 절연막을 마스크로, 상기 저농도 도핑영역에 도펀트를 주입하여 상기 폴리실리콘층에 고농도 도핑영역을 형성하는 단계와; 상기 콘택홀들을 포함한 상기 층간 절연막상에 상기 고농도 도핑영역과 전기적으로 접촉된 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이러한 본 발명에서는 저농도 도핑영역이 고농도 도핑영역의 형성 이전에 미리 형성되기 때문에, 저농도 도핑영역을 형성하기 위한 별도의 공정진행이 불필요하게 되며, 그 결과, 본 발명이 실시되는 경우, "도핑과정 단순화", "마스크수 저감"이 자연스럽게 달성될 수 있고, 결국, 전체적인 공정효율은 현저히 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 박막트랜지스터 제조방법을 좀더 상세히 설명하면 다음과 같다.
도 1a에 도시된 바와 같이, 본 발명에서는 먼저, 투광성 재질, 예컨대, 유리재질의 기판(1)상에 예컨대, LPCVD 공정을 진행하여, 아모르포스 실리콘층(2)을 예컨대, 500Å~1000Å의 두께로 증착 형성시킨다.
이어서, 아모르포스 실리콘층(2)상에 예컨대, LPCVD, DC 스퍼터링 공정 등을 진행하여 저농도도핑된 저농도도핑 아모르포스 실리콘층(3)을 예컨대, 500Å~700Å의 두께로 연속 증착시킨 후, 예컨대, 포토리쏘그래피 공정을 진행하여, 저농도도핑 아모르포스 실리콘층(3)을 서로 이격되도록 분할시킨다. 이와 같이 분할된 영역은 후술하는 공정에 의해, 채널영역으로 신속히 변경된다.
계속해서, 레이저툴(도시안됨)을 사용하여 저농도도핑 아모르포스 실리콘층(3)을 포함한 아모르포스 실리콘층(2)으로 일정피치의 레이저빔을 스캔시킨다. 이 경우, 아모르포스 실리콘층(2)과 저농도도핑 아모르포스 실리콘층(3)은 레이저빔을 흡수하여 일정 온도로 가열된다.
이때, 아모르포스 실리콘층(2)과 저농도도핑 아모르포스 실리콘층(3)은 레이저빔의 열에 의해 급격히 멜팅(Melting)되고, 두 층의 농도차이로 인해 예컨대, 저농도도핑 아모르포스 실리콘층(3)의 도핑원소들은 아모르포스 실리콘층(2)으로 신속히 확산되게 되며, 이에 따라, 두 층의 경계는 급속히 무너진다. 결국, 이러한 도핑원소들의 확산에 의해 도 1b에 도시된 바와 같이, 기판(1)상에는 두꺼운 폴리 실리콘층(4)이 단일층을 이루어 형성된다.
여기서, 기 형성되어 있던 저농도도핑 아모르포스 실리콘층(3)은 서로 이격되도록 분할 형성되어 있었기 때문에, 그들의 분할영역에는 도핑원소가 존재하지 않는 순수 채널영역(4b)이 정의된다. 또한, 분할영역 이외에 기 형성되어 있던 저농도도핑 아모르포스 실리콘층(3)은 폴리 실리콘층(4) 내에서 저농도 도핑영역(4a)으로 잔류한다.
이는 본 발명의 요지를 이루는 부분으로, 물론, 종래와 비교해도 그 방법이 매우 상이한 부분이다.
이러한 본 발명이 실시되는 경우, 저농도 도핑영역(4a)이 후술하는 고농도 도핑영역의 형성 이전에 미리 형성되기 때문에, 본 발명에서는 이후, 저농도 도핑영역(4a)을 형성하기 위한 별도의 공정진행이 불필요하게 된다.
그 결과, 본 발명이 실시되는 경우, "도핑과정 단순화", "마스크수 저감"이 자연스럽게 달성될 수 있고, 결국, 전체적인 공정효율은 현저히 향상될 수 있다.
계속해서, 도 1c에 도시된 바와 같이, 폴리 실리콘층(4)의 상부에, 예컨대, SiO2를 증착하여 게이트 절연층(5)을 형성한다. 이러한 게이트 절연층(5)은 예컨대, PECVD법에 의해 형성된다.
이어서, 게이트 절연층(5)상에, 예컨대, Al-Nd와, Mo을 순차적으로 증착한다. 이러한 Al-Nd, Mo 등은 예컨대, 스퍼터링 증착법에 의해 증착된다. 이어서, 마스크를 이용한 사진식각공정을 진행하여, 형성된 Al-Nd, Mo 등을 정교하게 식각함으로써, 예컨대, "Al-Nd/Mo"의 적층구조를 갖으면서, 폴리 실리콘층(4)의 채널영역(4b)에 대응되는 게이트 전극(6)을 형성한다. 물론, 이러한 게이트 전극(6)은 Al, Ta, W, Cr 등과 같은 금속을 이용하여 단일층 구조로 형성될 수도 있다.
이어서, 게이트 전극(6)을 포함하는 게이트 절연층(5)의 상부에 예컨대, SiNX를 증착하여 층간 절연막(7)을 형성한다. 이러한 층간 절연막(7)은 예컨대, PECVD법에 의해 형성된다.
그다음에, 마스크를 이용한 사진식각공정을 진행하여, 층간 절연막(7)과 게이트 절연층(5)의 일부를 동시에 패터닝함으로써, 예컨대, 폴리 실리콘층(4)의 저농도 도핑영역(4a)이 콘택홀을 통해 오픈되어 외부로 노출되도록 한다.
이어서, 층간 절연막(7)을 마스크로, 폴리 실리콘층(4)의 저농도 도핑영역(4a)에 도펀트를 주입함으로써, 저농도 도핑영역(4a)의 일부가 고농도 도핑영역(4c)으로 급격히 변경되도록 한다. 이 경우, 폴리 실리콘층(4)의 양 측부에는 고농도 도핑영역(4c)이 신속히 정의된다.
계속해서, 도 1d에 도시된 바와 같이, 콘택홀이 채워지도록 층간 절연막(7)상에 예컨대, Cr/Al 이중막으로 이루어진 금속층을 예컨대, 스퍼터링 증착법에 의해 증착한 후, 마스크를 이용한 사진식각 공정을 진행하여, 증착된 금속층을 패터닝함으로써, 폴리 실리콘층(4)의 고농도 도핑영역(4c)과 전기적으로 접촉됨과 아울러, 층간 절연막(7)의 상부로 노출된 구조의 소오스/드레인 전극(8,9)을 각각 형성한다.
이어서, 소오스/드레인 전극(8,9)을 포함하는 층간 절연막(7)의 상부에 예컨대, SiNX를 증착하여 층간 절연막(10)을 형성한다. 이러한 층간 절연막(10)은 예컨대, PECVD법에 의해 형성된다.
그다음에, 마스크를 이용한 사진식각공정을 진행하여, 층간 절연막(10)의 일부를 패터닝함으로써, 예컨대, 드레인 전극(9)이 콘택홀을 통해 오픈되어 외부로 노출되도록 한다.
계속해서, 콘택홀이 채워지도록 층간 절연막(10)상에 예컨대, ITO(Indium Tin Oxide)층을 예컨대, PECVD 증착법에 의해 증착한 후, 마스크를 이용한 사진식각 공정을 진행하여, 증착된 ITO층을 패터닝함으로써, 드레인 전극(9)과 전기적으로 접촉됨과 아울러, 층간 절연막(10)의 상부로 노출된 구조의 화소전극(11)을 형성한다. 이에 따라, 본 발명에서 얻고자 하는 박막트랜지스터는 제조 완료된다.
이와 같이, 본 발명에서는 저농도 도핑영역을 고농도 도핑영역의 형성 이전에 미리 형성시키고, 이를 통해, "도핑과정 단순화", "마스크수 저감"을 달성시킴으로써, 전체적인 공정효율을 현저히 향상시킬 수 있다.
이러한 본 발명은 생산라인에서 제조되는 다양한 유형의 박막트랜지스터에서 전반적으로 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 박막트랜지스터 제조방법에서는 저농도 도핑영역이 고농도 도핑영역의 형성 이전에 미리 형성되기 때문에, 저농도 도핑영역을 형성하기 위한 별도의 공정진행이 불필요하게 되며, 그 결과, 본 발명이 실시되는 경우, "도핑과정 단순화", "마스크수 저감"이 자연스럽게 달성될 수 있고, 결국, 전체적인 공정효율은 현저히 향상될 수 있다.
도 1a 내지 도 1d는 본 발명에 따른 박막트랜지스터의 제조방법을 순차적으로 도시한 단면공정도.
Claims (1)
- 기판상에 아모르포스 실리콘층과 저농도도핑 아모르포스 실리콘층을 연속 증착한 후, 상기 저농도도핑 아모르포스 실리콘층을 패터닝하여 상기 저농도도핑 아모르포스 실리콘층을 분할하는 단계와;상기 저농도도핑 아모르포스 실리콘층을 포함한 아모르포스 실리콘층을 레이저 어닐링하여 저농도 도핑영역과 채널영역이 정의된 폴리실리콘층을 형성하는 단계와;상기 폴리실리콘층상에 게이트 절연층을 형성하는 단계와;상기 게이트 절연층상에 게이트 전극을 형성하는 단계와;상기 게이트 전극을 포함하는 게이트 절연층상에 층간 절연막을 형성한 후 상기 층간 절연막의 양 측부에 폴리실리콘층의 저농도 도핑영역을 오픈시키는 한 쌍의 콘택홀들을 형성하는 단계와;상기 층간 절연막을 마스크로, 상기 저농도 도핑영역에 도펀트를 주입하여 상기 폴리실리콘층에 고농도 도핑영역을 형성하는 단계와;상기 콘택홀들을 포함한 상기 층간 절연막상에 상기 고농도 도핑영역과 전기적으로 접촉된 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0044637A KR100500631B1 (ko) | 1998-10-23 | 1998-10-23 | 박막트랜지스터의 제조방법_ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0044637A KR100500631B1 (ko) | 1998-10-23 | 1998-10-23 | 박막트랜지스터의 제조방법_ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000026895A KR20000026895A (ko) | 2000-05-15 |
| KR100500631B1 true KR100500631B1 (ko) | 2005-11-25 |
Family
ID=19555210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0044637A KR100500631B1 (ko) | 1998-10-23 | 1998-10-23 | 박막트랜지스터의 제조방법_ |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100500631B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101043992B1 (ko) | 2004-08-12 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101037322B1 (ko) | 2004-08-13 | 2011-05-27 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048903B1 (ko) | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048998B1 (ko) | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101050899B1 (ko) | 2004-09-09 | 2011-07-20 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101073403B1 (ko) | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101078360B1 (ko) | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
| KR101066489B1 (ko) | 2004-11-12 | 2011-09-21 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101153297B1 (ko) | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101086487B1 (ko) | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107252B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
| KR101107251B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125252B1 (ko) | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183111A (ja) * | 1988-01-18 | 1989-07-20 | Seiko Epson Corp | 多結晶シリコン薄膜の製造方法 |
| JPH09283767A (ja) * | 1996-04-10 | 1997-10-31 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR19990014341A (ko) * | 1997-07-30 | 1999-02-25 | 야마자키 순페이 | 반도체 장치 제조 방법 |
| KR19990048963A (ko) * | 1997-12-11 | 1999-07-05 | 김영환 | 반도체 소자 및 그의 제조 방법 |
-
1998
- 1998-10-23 KR KR10-1998-0044637A patent/KR100500631B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183111A (ja) * | 1988-01-18 | 1989-07-20 | Seiko Epson Corp | 多結晶シリコン薄膜の製造方法 |
| JPH09283767A (ja) * | 1996-04-10 | 1997-10-31 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR19990014341A (ko) * | 1997-07-30 | 1999-02-25 | 야마자키 순페이 | 반도체 장치 제조 방법 |
| KR19990048963A (ko) * | 1997-12-11 | 1999-07-05 | 김영환 | 반도체 소자 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000026895A (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100682892B1 (ko) | 박막 트랜지스터의 제조방법 | |
| CN107482066B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| KR100500631B1 (ko) | 박막트랜지스터의 제조방법_ | |
| US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| KR100224704B1 (ko) | 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
| US6833561B2 (en) | Storage capacitor structure for LCD and OELD panels | |
| KR20050102783A (ko) | 박막 트랜지스터 액정 패널 및 그 제조 방법 | |
| CN100397660C (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| KR20040013273A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| KR100319206B1 (ko) | 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터 | |
| JPH07199226A (ja) | 液晶用薄膜トランジスタおよびその製造方法 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| CN100358156C (zh) | 用于lcd板和oeld板的存储电容器结构 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPS62254467A (ja) | 薄膜トランジスタの製造方法 | |
| KR100749872B1 (ko) | 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100525437B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100272588B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |