CN102696112A - 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 - Google Patents

有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN102696112A
CN102696112A CN2010800580079A CN201080058007A CN102696112A CN 102696112 A CN102696112 A CN 102696112A CN 2010800580079 A CN2010800580079 A CN 2010800580079A CN 201080058007 A CN201080058007 A CN 201080058007A CN 102696112 A CN102696112 A CN 102696112A
Authority
CN
China
Prior art keywords
film
electrode
semiconductor layer
oxide semiconductor
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800580079A
Other languages
English (en)
Inventor
近间义雅
胜井宏充
锦博彦
太田纯史
水野裕二
原猛
会田哲也
铃木正彦
竹井美智子
中川兴史
春本祥征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102696112A publication Critical patent/CN102696112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

呈矩阵状设置的多个像素电极（P）；和分别与各像素电极（P）连接的多个TFT（5），各TFT（5）具有：设置于绝缘基板的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜（12a）；以在栅极绝缘膜（12a）上与栅极电极（11a）重叠的方式设置的氧化物半导体层（13a）；和以互相对峙的方式设置、且分别与氧化物半导体层（13a）连接的源极电极（17a）和漏极电极（17b），在源极电极（17a）和漏极电极（17b）与氧化物半导体层（13a）之间，以覆盖氧化物半导体层（13a）的方式设置有保护绝缘膜（14a）。

Description

有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
技术领域
本发明涉及有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法，特别涉及具有使用氧化物半导体的薄膜晶体管的有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法。
背景技术
在有源矩阵基板中，按作为图像的最小单位的各像素的每个，作为开关元件设置有例如薄膜晶体管（Thin Film Transistor，以下也称为“TFT”）。
一般的TFT例如具有：设置在绝缘基板上的栅极电极；以覆盖栅极电极的方式设置的栅极绝缘膜；以在栅极绝缘膜上与栅极电极重叠的方式设置成岛状的半导体层；和在半导体层上以互相对峙的方式设置的源极电极和漏极电极。在此，在使用非晶硅的TFT中，半导体层包括：具有沟道区域的本征非晶硅层；和以沟道区域露出的方式层叠于本征非晶硅层的N+非晶硅层。而且，在使用非晶硅的TFT中，为了使本征非晶硅层薄膜化，在本征非晶硅层上层叠有沟道保护层的蚀刻阻挡（etch stopper）型的TFT已经实用化。
例如在专利文献1中公开有在包括本征非晶硅的半导体薄膜的上表面的规定的部位设置有包括氮化硅的沟道保护膜（沟道保护层）的TFT。
现有技术文献
专利文献
专利文献1：日本特开2002-148658号公报
发明内容
发明要解决的课题
图12是具有蚀刻阻挡型的TFT105的现有的有源矩阵基板120的截面图。
该有源矩阵基板120如以下说明的那样，能够用5个光掩模制造。
首先，在绝缘基板110上形成金属膜之后，对该金属膜用第一光掩模进行图案形成，形成栅极电极111。
接着，以覆盖栅极电极111的方式依次形成栅极绝缘膜112、构成本征非晶硅层113a的本征非晶硅膜和构成沟道保护层114的无机绝缘膜之后，对该无机绝缘膜用第二光掩模进行图案形成，形成沟道保护层114。
然后，以覆盖沟道保护层114的方式依次形成构成N+非晶硅层113b的N+非晶硅膜、以及构成源极电极115a和漏极电极115b的金属膜之后，对该金属膜、其下层的N+非晶硅膜及其下层的本征非晶硅膜用第三光掩模进行图案形成，形成本征非晶硅层113a、N+非晶硅层113b、源极电极115a和漏极电极115b。
进而，以覆盖源极电极115a和漏极电极115b的方式，形成构成层间绝缘膜116的无机绝缘膜之后，对该无机绝缘膜用第四光掩模进行图案形成，形成具有接触孔的层间绝缘膜116。
最后，以覆盖层间绝缘膜116的方式，形成构成像素电极117的透明导电膜之后，对该透明导电膜用第五光掩模进行图案形成，形成像素电极117。
在该有源矩阵基板120中，出于抑制制造成本的观点，为了将光掩模的个数削减到5个，将沟道保护层114、源极电极115a和漏极电极115b作为掩模，对N+非晶硅膜和本征非晶硅膜进行蚀刻，所以本征非晶硅层113a的周端的侧面从源极电极115a和漏极电极115b露出。
另外，替代使用非晶硅的半导体层的现有的TFT，近年来提案有使用氧化物半导体的半导体层的TFT。
而且，在基于上述的使用5个光掩模的制造方法，制造使用氧化物半导体的半导体层（具有TFT）的有源矩阵基板的情况下，因缺少氧而容易产生较多载流子电子的氧化物半导体的半导体层的周端的侧面，与使用非晶硅的半导体层的有源矩阵基板120同样地会从源极电极和漏极电极露出，所以形成源极电极和漏极电极时的蚀刻和形成层间绝缘膜时的CVD（Chemical Vapor Deposition：化学气相沉积）中半导体层会受到损伤，有可能TFT的特性会降低。
本发明鉴于上述方面，目的在于不增加光掩模的个数地抑制使用氧化物半导体的半导体层的薄膜晶体管的特性的降低。
用于解决课题的技术手段
为了达成上述目的，本发明中，在源极电极和漏极电极与氧化物半导体层之间以覆盖氧化物半导体层的方式设置有保护绝缘膜。
具体的本发明的有源矩阵基板，其特征在于，包括：呈矩阵状设置的多个像素电极；和分别与上述各像素电极连接的多个薄膜晶体管，上述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；以在该栅极绝缘膜上与上述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置、且分别与该氧化物半导体层连接的源极电极和漏极电极，其中在上述源极电极和漏极电极与上述氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜。
根据上述结构，在源极电极和漏极电极与氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜，所以例如为了形成源极电极（、与源极电极连接的源极线）和漏极电极而对导电膜通过蚀刻进行图案形成时，以及为了形成成为各像素电极的下层的层间绝缘膜而通过CVD形成无机绝缘膜时，氧化物半导体层不会在表面露出。因此，氧化物半导体层不容易因蚀刻或CVD而受到损伤，所以够抑制薄膜晶体管的特性的降低。另外，上述结构的有源矩阵基板用第一光掩模形成栅极电极，用第二光掩模形成氧化物半导体层，（根据情况用第三光掩模形成与源极电极连接的源极线，）用第三（或第四）光掩模形成保护绝缘膜，用第四（或第五）光掩模形成像素电极、源极电极和漏极电极，所以能够用共计4个（或5个）光掩模制造。因此，能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的薄膜晶体管的特性的降低。
也可以为：上述漏极电极与上述各像素电极一体形成，上述源极电极在与上述各像素电极由同一材料形成在同一层。
根据上述结构，漏极电极与各像素电极一体形成，源极电极在与像素电极用同一材料形成在同一层，所以够对透明导电膜等导电膜进行图案形成来形成各像素电极、源极电极和漏极电极。
也可以为：以互相平行延伸的方式设置的多个栅极线；和以在与上述各栅极线交叉的方向上互相平行地延伸的方式设置的多个源极线，在上述各栅极线与上述各源极线的交叉部分，配置有上述栅极绝缘膜和保护绝缘膜。
根据上述结构，在各栅极线与各源极线的交叉部分配置有栅极绝缘膜和保护绝缘膜，所以在各栅极线与各源极线的交叉部分配置的绝缘膜厚膜化，能够降低源极-栅极间的电容，并且能够抑制源极-栅极间的短路。
上述保护绝缘膜也可以是涂敷型的绝缘膜。
根据上述结构，由于保护绝缘膜是容易比较厚地形成的涂敷型的绝缘膜，所以能够进一步降低源极-栅极间的电容，并且能够进一步抑制源极-栅极间的短路。
也可以为：在上述各像素电极与保护绝缘膜之间设置有层间绝缘膜。
根据上述结构，由于在各像素电极与保护绝缘膜之间设置有层间绝缘膜，所以能够用层间绝缘膜覆盖源极线来加以保护。
另外，本发明的显示面板，其特征在于：以互相相对的方式设置的有源矩阵基板和相对基板；和在上述有源矩阵基板与相对基板之间设置的显示介质层，其中上述有源矩阵基板具有：呈矩阵状设置的多个像素电极；和分别与上述各像素电极连接的多个薄膜晶体管，上述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；以在该栅极绝缘膜上与上述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置、且分别与该氧化物半导体层连接的源极电极和漏极电极，在上述源极电极和漏极电极与上述氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜。
根据上述结构，在各薄膜晶体管，在源极电极和漏极电极与氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜，所以例如为了形成源极电极（、与源极电极连接的源极线）和漏极电极而对导电膜通过蚀刻进行图案形成时，以及为了形成成为各像素电极的下层的层间绝缘膜而通过CVD形成无机绝缘膜时，氧化物半导体层不会在表面露出。因此，氧化物半导体层不容易因蚀刻或CVD而受到损伤，所以够抑制薄膜晶体管的特性的降低。另外，上述结构的有源矩阵基板用第一光掩模形成栅极电极，用第二光掩模形成氧化物半导体层，（根据情况用第三光掩模形成与源极电极连接的源极线，）用第三（或第四）光掩模形成保护绝缘膜，用第四（或第五）光掩模形成像素电极、源极电极和漏极电极，所以能够用共计4个（或5个）光掩模制造。因此，在具有互相相对地设置的有源矩阵基板和相对基板、以及设置在这两个基板之间的显示介质层的显示面板中，能够不增加光掩模的个数地，抑制使用氧化物半导体的半导体层的薄膜晶体管的特性的降低。
另外，在本发明的有源矩阵基板的制造方法中，该有源矩阵基板包括：呈矩阵状设置的多个像素电极；和分别与上述各像素电极连接的多个薄膜晶体管，上述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；以在该栅极绝缘膜上与上述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置、且分别与该氧化物半导体层连接的源极电极和漏极电极，所述有源矩阵基板的制造方法的特征在于，包括：在绝缘基板上形成上述栅极电极的栅极电极形成工序；在以覆盖上述栅极电极的方式形成上述栅极绝缘膜之后，在该栅极绝缘膜上形成上述氧化物半导体层的半导体层形成工序；在以覆盖上述氧化物半导体层的方式形成绝缘材料膜之后，对该绝缘材料膜进行图案形成，形成上述氧化物半导体层的与上述源极电极和漏极电极连接的部分开口（该连接的部分为开口）的保护绝缘膜的保护绝缘膜形成工序；和在以覆盖上述保护绝缘膜的方式形成透明导电膜之后，对该透明导电膜进行图案形成，形成上述各像素电极、源极电极和漏极电极的像素电极形成工序。
根据上述方法，在保护绝缘膜形成工序中，以覆盖在半导体层形成工序中形成的氧化物半导体层的方式形成绝缘材料膜之后，对该绝缘材料膜进行图案形成，形成氧化物半导体层的与源极电极和漏极电极连接的部分开口的保护绝缘膜，所以在像素电极形成工序中，为了形成各像素电极、源极电极和漏极电极对透明导电膜而通过蚀刻进行图案形成时，氧化物半导体层不会在表面露出。因此，氧化物半导体层不容易因蚀刻或而受到损伤，所以够抑制TFT的特性的降低。另外，有源矩阵基板，在栅极电极形成工序中使用第一光掩模，在半导体层形成工序中使用第二光掩模，在保护绝缘膜形成工序中使用第三光掩模，在像素电极形成工序中使用第四光掩模，所以能够用共计4个光掩模制造。因此，能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的薄膜晶体管的特性的降低。
也可以为：在上述保护绝缘膜形成工序中，以覆盖上述绝缘材料膜的方式形成金属膜，对该金属膜进行图案形成，形成与上述源极电极连接的源极线之后，对上述绝缘材料膜进行图案形成，形成上述保护绝缘膜。
根据上述方法，在保护绝缘膜形成工序中，以覆盖绝缘材料膜的方式形成金属膜，对该金属膜进行图案形成，形成源极线之后，对绝缘材料膜进行图案形成，形成保护绝缘膜，所以在对金属膜通过蚀刻进行图案形成而形成源极线时，氧化物半导体层被绝缘材料膜覆盖，所以氧化物半导体层不容易因金属膜的蚀刻而受到损伤。
也可以为：在上述保护绝缘膜形成工序中，以覆盖上述绝缘材料膜的方式形成其他的绝缘材料膜，对该绝缘材料膜和其他的绝缘材料膜的层叠膜进行图案形成，由该绝缘材料膜形成保护绝缘膜，并且由该其他的绝缘材料膜形成成为上述各像素电极、源极电极和漏极电极的下层的层间绝缘膜。
根据上述方法，在保护绝缘膜形成工序中，以覆盖（第一）绝缘材料膜的方式形成其他的（第二）绝缘材料膜，对该（第一）绝缘材料膜和其他的（第二）绝缘材料膜的层叠膜进行图案形成，通过（第一）绝缘材料膜形成保护绝缘膜，并且通过其他的（第二）绝缘材料膜形成层间绝缘膜，所以在通过CVD形成其他的（第二）绝缘材料膜时，氧化物半导体层被（第一）绝缘材料膜覆盖，所以氧化物半导体层不容易因其他的（第二）绝缘材料膜的CVD而受到损伤。
也可以为：在上述保护绝缘膜形成工序中，在上述金属膜上形成感光性树脂膜之后，对该感光性树脂膜以半曝光进行曝光，形成抗蚀剂图案，该抗蚀剂图案的形成上述源极线的部分相对厚，且上述氧化物半导体层的与上述源极电极和漏极电极连接的部分开口（连接的部分为开口），接着，对从该抗蚀剂图案露出的金属膜和该金属膜的下层的绝缘材料膜进行蚀刻，形成上述保护绝缘膜，进而对通过将该抗蚀剂图案薄膜化而除去相对薄的部分而露出的金属膜进行蚀刻，形成上述源极线。
根据上述方法，使用具有透过部、遮光部和半透过部的中间色调或者灰色调的能够半曝光的一个光掩模，形成抗蚀剂图案，该抗蚀剂图案中形成源极线的部分相对厚、氧化物半导体层的与源极电极和漏极电极连接的部分开口，用该抗蚀剂图案形成保护绝缘膜，用将该抗蚀剂图案薄膜化后的抗蚀剂图案形成源极线，所以够降低有源矩阵基板的制造成本。
也可以为：在上述保护绝缘膜形成工序中，以覆盖上述源极线的方式形成其他的绝缘材料膜之后，对该其他的绝缘材料膜进行图案形成，形成成为上述各像素电极、源极电极和漏极电极的下层的层间绝缘膜。
根据上述方法，在保护绝缘膜形成工序中，以覆盖形成在保护绝缘膜上的源极线的方式，形成其他的（第二）绝缘材料膜之后，对其他的（第二）绝缘材料膜进行图案形成，形成层间绝缘膜，所以例如在像素电极形成工序之前由干法蚀刻形成接触孔的深度变浅，干法蚀刻所需的时间变短，并且层间绝缘膜的表面不容易受到损伤。另外，在构成层间绝缘膜的（第二）绝缘材料膜是有机绝缘膜的情况下，能够进一步抑制该层间绝缘膜的表面的损伤，所以能够抑制由像素电极的下层的表面粗糙导致的对比度下降。
上述绝缘材料膜也可以是无机绝缘膜。
根据上述方法，由于绝缘材料膜是无机绝缘膜，所以例如能够通过CVD形成绝缘材料膜，对无机绝缘膜（绝缘材料膜）进行图案形成而具体地形成保护绝缘膜。
发明效果
根据本发明，由于在源极电极和漏极电极与氧化物半导体层之间以覆盖氧化物半导体层的方式设置有保护绝缘膜，所以能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的薄膜晶体管的特性的降低。
附图说明
图1是实施方式1的液晶显示面板50的截面图。
图2是表示构成液晶显示面板50的有源矩阵20a的各像素的平面图。
图3是有源矩阵基板20a的形成有栅极端子17ca的部分的平面图。
图4是有源矩阵基板20a的形成有源极端子17cb的部分的平面图。
图5是有源矩阵基板20a的形成有栅极源极连接部17d的部分的平面图。
图6是有源矩阵基板20a的像素部的截面图。
图7是有源矩阵基板20a的形成有栅极端子17ca和源极端子17cb的部分的截面图。
图8是有源矩阵基板20a的形成有栅极源极连接部17d的部分的截面图。
图9是表示有源矩阵基板20a的制造工序的说明图。
图10是表示构成实施方式2的液晶显示面板的有源矩阵基板20b的制造工序的说明图。
图11是表示构成实施方式3的液晶显示面板的有源矩阵基板20c及其制造工序的截面图。
图12是具有蚀刻阻挡型的TFT105的现有的有源矩阵基板120的截面图。
具体实施方式
以下基于附图对本发明的实施方式进行详细说明。另外，本发明并不限定于以下的各实施方式。
<发明的实施方式1>
图1~图9表示本发明的有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法的实施方式1。具体而言，图1是本实施方式的液晶显示面板50的截面图。另外，图2是表示构成液晶显示面板50的有源矩阵20a的各像素的平面图，图3是其形成有栅极端子17ca的部分的平面图，图4是其形成有源极端子17cb的部分的平面图，图5是其形成有栅极源极连接部17d的部分的平面图。进而，图6是沿图2中的VI-VI线的有源矩阵基板20a的像素部的截面图，图7是沿图3和图4的VII-VII线的有源矩阵基板20a的形成有栅极端子17ca和源极端子17cb的部分的截面图，图8是沿图5中的VIII－VIII线的有源矩阵20a的形成有栅极源极连接部17d的部分的截面图。
液晶显示面板50，如图1所示，具有：设置成互相相对的有源矩阵基板20a和相对基板30；在有源矩阵基板20a和相对基板30之间作为显示介质层设置的液晶层40；和将有源矩阵基板20a和相对基板30互相粘接并且用于在有源矩阵基板20a和相对基板30之间封入液晶层40的框状设置的密封部件35。
有源矩阵基板20a，如图2和图6所示，具有：在绝缘基板10上互相平行地延伸地设置的多个栅极线11a；分别设置在各栅极线11a之间，互相平行地延伸的多个电容线11b；在与各栅极线11a正交的方向上互相平行地延伸地设置的多个源极线15a；按各栅极线11a和各源极线15a的每个交叉部分，即按各像素每个分别设置的多个TFT5；呈矩阵状地设置，分别与各TFT5连接的多个像素电极P；和以覆盖各像素电极P的方式设置的取向膜（未图示），是Cs on Common（电容共用走线）结构。
栅极线11a被引出到进行图像显示的显示区域D（参照图1）的外侧的端子区域T（参照图1），在该端子区域T中，如图3和图7所示，经由形成于栅极绝缘膜12a、保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Cda与栅极端子17ca连接。
源极线15a被引出到显示区域D（参照图1）的外侧，如图5和图8所示，经由形成于层间绝缘膜16a的接触孔Cg与栅极源极连接部17d连接，该栅极源极连接部17d经由形成于栅极绝缘膜12a、保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Ce与中继配线11c连接，如图4和图7所示，该中继配线11c在端子区域T中经由形成于栅极绝缘膜12a、保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Cdb与源极端子17cb连接。
TFT5，如图2和图6所示，具有：设置在绝缘基板10上的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜12a；在栅极绝缘膜12a上在与栅极电极（11a）对应的位置设置成岛状的氧化物半导体层13a；和在氧化物半导体层13a的上层侧互相对峙地设置，与氧化物半导体13a连接的源极电极17a和漏极电极17b。在此，在源极电极17a和漏极电极17b与氧化物半导体层13a之间，如图6所示，设置有以覆盖氧化物半导体层13a的与源极电极17a和漏极电极17b连接的部分以外的部分的方式设置的保护绝缘膜14a。而且，栅极电极（11a），如图2所示，是栅极线11a的一部分。另外，源极电极17a，如图2和图6所示，经由形成于保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Ca与氧化物半导体层13a连接，并且经由形成于层间绝缘膜16a的接触孔Cf的源极线15a连接。另外，漏极电极17b，如图2和图5所示，经由形成于保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Cb与氧化物半导体层13a连接，并且在由相邻的一对栅极线11a和相邻的一对源极线15a围起来的像素区域延伸设置，构成像素电极P。进而，漏极电极17b，如图2和图6所示，经由形成于保护绝缘膜14a和层间绝缘膜16a的层叠膜的接触孔Cc与电容电极13b连接，并且该电容电极13b隔着栅极绝缘膜12a与电容线11b重叠，由此形成辅助电容。另外，氧化物半导体层13a，例如由IGZO（In-Ga-Zn-O）类、ISiZO（In-Si-Zn-O）类、IAlZO（In-Al-Zn-O）类等氧化物半导体膜形成。
相对基板30具有：彩色滤光片层（未图示），其具有在绝缘基板上格子状设置的黑矩阵以及分别在该黑矩阵的各格子间设置的红色层、绿色层和蓝色层等着色层（未图示）；以覆盖该彩色滤光片层的方式设置的共用电极（未图示）；在该共用电极上设置的感光间隔物（未图示）；和以覆盖该共用电极的方式设置的取向膜（未图示）。
液晶层40包括具有电光学特性的向列型的液晶材料等。
在上述结构的液晶显示面板50中，在各像素中，从栅极驱动器（未图示）将栅极信号经由栅极线11a送到栅极电极（11a），当TFT5变为导通状态时，从源极驱动器（未图示）将源极信号经由源极线15a送到源极电极17a，经由氧化物半导体层13a和漏极电极17b在像素电极P写入规定的电荷。此时，在有源矩阵基板20a的各像素电极P与相对基板30的共用电极之间产生电位差，对液晶层40即各像素的液晶电容和与该液晶电容并联连接的辅助电容施加规定的电压。而且，在液晶显示面板50中，在各像素中，根据施加到液晶层40的电压的大小改变液晶层40的取向状态，由此调整液晶层40的光透过率来显示图像。
接着，对本实施方式的液晶显示面板50的制造方法的一例用图9进行说明。在此，图9是表示有源矩阵基板20a的制造工序的截面图。另外，本实施方式的制造方法包括：有源矩阵基板制作工序、相对基板制作工序和注入液晶工序。
<有源矩阵基板制作工序>
首先，在玻璃基板等的绝缘基板10的基板整体，通过溅射法形成依次层叠有钛膜（厚50nm程度）、铝膜（厚200nm程度）和钛膜（厚100nm程度）等的第一金属膜，之后通过进行使用第一光掩模的光刻、第一金属膜的干法蚀刻、抗蚀剂的剥离、以及清洗，如图9（a）所示，形成栅极线（栅极电极）11a、电容线11b和中继配线11c（栅极电极形成工序）。
接着，在形成有栅极线（栅极电极）11a、电容线11b和中继配线11c的基板整体，通过CVD（Chemical Vapor Deposition：化学气相沉积）法，形成例如氧化硅膜（厚200nm~500nm程度）等无机绝缘膜12之后，通过溅射法形成例如IGZO类的氧化物半导体膜（厚30nm~300nm程度），之后通过进行使用第二光掩模的光刻、氧化物半导体膜的湿法蚀刻、抗蚀剂的剥离、以及清洗，如图9（b）所示，形成氧化物半导体层13a和电容电极13b（半导体层形成工序）。另外，在本实施方式中，例示了单层的无机绝缘膜12，但也可以是例如下层包括氮化硅膜（厚200nm~500nm程度），上层包括氧化硅膜（例如，20nm~150nm程度）的多层的无机绝缘膜12。
进而，在形成有氧化物半导体层13a和电容电极13b的基板整体，通过CVD法，如图9（c）所示，形成例如氧化硅膜（厚50nm~200nm程度）等的第一无机绝缘膜（绝缘材料膜）14之后，通过溅射法形成例如层叠有钛膜（厚50nm程度）、铝膜（厚200nm程度）和钛膜（厚100nm程度）等的第二金属膜15。之后，通过进行使用第三光掩模的光刻、第二金属膜15的干法蚀刻、抗蚀剂的剥离、以及清洗，如图9（d）所示，形成源极线15a。另外，在本实施方式中，例示了单层的第一无机绝缘膜14，但也可以是例如下层包括氧化硅膜，上层包括氮化硅膜的多层的第一无机绝缘膜14。
然后，在形成有源极线15a的基板整体，通过CVD法，形成例如氧化硅膜（厚50nm~300nm程度）等第二无机绝缘膜（其他的绝缘材料膜）16之后，通过进行使用第四光掩模的光刻、第二无机绝缘膜16的湿法蚀刻、第一无机绝缘膜14和第二无机绝缘膜16的层叠膜的湿法蚀刻、以及无机绝缘膜12、第一无机绝缘膜14和第二无机绝缘膜16的层叠膜的湿法蚀刻、抗蚀剂的剥离、以及清洗，如图9（e）所示，形成接触孔Ca、Cb、Cc、Cda、Cdb、Ce（参照图8）、Cf和Cg（参照图8），形成栅极绝缘膜12a、保护绝缘膜14a和层间绝缘膜16a（保护绝缘膜形成工序）。另外，在本实施方式中，例示了单层的第二无机绝缘膜16，但也可以是例如下层包括氧化硅膜，上层包括氮化硅膜的多层的第二无机绝缘膜16。
进而，在形成有栅极绝缘膜12a、保护绝缘膜14a和层间绝缘膜16a的基板整体，通过溅射法，形成例如ITO（Indium Tin Oxide：铟锡氧化物，厚100nm程度）等透明导电膜17，之后通过进行使用第五光掩模的光刻、透明导电膜17的干法蚀刻、抗蚀剂的剥离、以及清洗，如图9（f）所示，形成源极电极17a、漏极电极17b（像素电极P）、栅极端子17ca、源极端子17cb和栅极源极连接部17d（参照图8）（像素电极形成工序）。
最后，在形成有源极电极17a、漏极电极17b（像素电极P）、栅极端子17ca、源极端子17cb和栅极源极连接部17d的基板整体，通过印刷法涂敷聚酰亚胺树脂，之后通过进行摩擦处理，形成厚100nm程度的取向膜。
通过上述方式，能够制作有源矩阵基板20a。
<相对基板制作工序>
首先，在玻璃基板等绝缘基板的基板整体，通过旋涂法，例如涂敷分散有碳等微粒子的丙烯酸类的感光性树脂，将该涂敷后的感光性树脂通过光掩模曝光之后显影，由此形成厚1.5μm程度的黑矩阵。
接着，在形成有黑矩阵的基板等的整体，通过旋涂法，例如涂敷着色为红色、绿色或蓝色的丙烯酸类的感光性树脂，将该涂敷有感光性树脂通过光掩模曝光之后显影，由此进行图案形成，将所选择的颜色的着色层（例如，红色层）形成为厚2.0μm程度。进而，对其他两色也进行同样的工序，将其他两色的着色层（例如，绿色层和蓝色层）形成为厚2.0μm程度，形成彩色滤光片层。
进而，在形成有上述彩色滤光片层的基板上，通过溅射法，例如形成ITO等透明导电膜，形成厚100nm程度的共用电极。
之后，在形成有上述共用电极的基板整体，通过旋涂法，涂敷感光性树脂，将该涂敷后的感光性树脂通过光掩模曝光之后显影，由此形成厚4μm程度的感光间隔物。
最后，在形成有上述感光间隔物的基板整体，通过印刷法涂敷聚酰亚胺类树脂，之后通过进行摩擦处理，形成厚100nm程度的取向膜。
通过上述方式，能够制作相对基板30。
<注入液晶工序>
首先，例如用分配器（dispenser）对上述相对基板制作工序中制作的相对基板30框状地描画包括紫外线固化和热固化并用型的树脂等的密封部件35（密封材料）。
接着，在上述描画有密封部件的相对基板30的密封部件35的内侧的区域滴下液晶材料。
进而，在上述滴下有液晶材料的相对基板30和在上述有源矩阵基板制作工序中制作的有源矩阵基板20a在减压下贴合之后，将该贴合后的贴合体敞开到大气压下，由此对该贴合体的正面和背面进行加压。
最后，对夹持有上述贴合体的密封部件35照射UV光之后，将该贴合体加热，由此使密封部件35固化。
通过上述方式，能够制造本实施方式的液晶显示面板50。
如以上说明的那样，根据本实施方式的有源矩阵基板20a和具有其的液晶显示面板50、以及有源矩阵基板20a的制造方法，在保护绝缘膜形成工序中，以覆盖在半导体层形成工序中形成的氧化物半导体层13a的方式形成第一无机绝缘膜14之后，对该第一无机绝缘膜14进行图案形成，形成氧化物半导体层13a的与源极电极17a和漏极电极17b连接的部分开口（连接的部分为开口）的保护绝缘膜14a，所以在像素电极形成工序中，为了形成各像素电极P、源极电极17a和漏极电极17b而对透明导电膜17通过蚀刻进行图案形成时，氧化物半导体层13a不会在表面露出。因此，氧化物半导体层13a不容易因蚀刻而受到损伤，所以能够抑制TFT5的特性的降低。另外，在保护绝缘膜形成工序中，以覆盖第一无机绝缘膜14的方式形成第二金属膜15，对该第二金属膜15进行图案形成，形成源极线15a之后，对第一无机绝缘膜14进行图案形成，形成保护绝缘膜14a，所以在对第二金属膜15通过蚀刻进行图案形成而形成源极线15a时，氧化物半导体层13a被第一无机绝缘膜14覆盖，所以氧化物半导体层13a不容易因第二金属膜15的蚀刻而受到损伤。进而，在保护绝缘膜形成工序中，以覆盖第一无机绝缘膜14的方式成第二无机绝缘膜16，对该无机绝缘膜14和第二无机绝缘膜16的层叠膜进行图案形成，通过第一无机绝缘膜14形成保护绝缘膜14a，并且通过第二无机绝缘膜16形成层间绝缘膜16a，所以在通过CVD形成第二无机绝缘膜16时，氧化物半导体层13a被第一无机绝缘膜14覆盖，所以氧化物半导体层13a不容易因第二无机绝缘膜16的CVD而受到损伤。另外，有源矩阵基板20a在栅极电极形成工序中使用第一光掩模，在半导体层形成工序中使用第二光掩模，在保护绝缘膜形成工序中使用第三和第四光掩模，在像素电极形成工序中使用第五光掩模，所以能够用共计5个光掩模制造。因此，在有源矩阵基板20a和具有其的液晶显示面板50中，能够不增加光掩模的个数地，抑制使用氧化物半导体的半导体层的TFT的特性的降低。
另外，根据本实施方式的有源矩阵基板20a，漏极电极17b与各像素电极P一体形成，源极电极17a在与像素电极P同一层用同一材料形成，所以能够对透明导电膜17等导电膜进行图案形成来形成各像素电极P、源极电极17a和漏极电极17b。
另外，根据本实施方式的有源矩阵基板20a，在各栅极线11a与各源极线15a的交叉部分配置有栅极绝缘膜12a和保护绝缘膜14a，所以在各栅极线11a与各源极线15a的交叉部分配置的绝缘膜厚膜化，能够降低源极-栅极间的电容，并且能够抑制源极-栅极间的短路。
另外，在本实施方式中，例示了使用5个光掩模的有源矩阵基板20a的制造方法，但省略第二金属膜15的成膜及其图案形成，将形成于金属膜15的源极线（15a）通过在与各像素电极P在同一层用同一材料（透明导电膜17）形成，能够用4个光掩模制造有源矩阵基板。
<发明的实施方式2>
图10是表示构成本实施方式的液晶显示面板的有源矩阵基板20b的制造工序的说明图。另外，在以下的各实施方式中，对与图1～图9相同的部分采用相同的附图标记，并省略其详细说明。
本实施方式的液晶显示面板具有：互相相对设置的有源矩阵基板20b和相对基板30（参照图1）；和设置在有源矩阵基板20b与相对基板30之间的液晶层40（参照图1）。
在有源矩阵基板20b中，TFT5，如图10（e）所示，具有：设置在绝缘基板10上的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜12b；在栅极绝缘膜12b上在与栅极电极（11a）对应的位置设置成岛状的氧化物半导体层13a；和在氧化物半导体层13a的上层侧互相对峙地设置，与氧化物半导体13a连接的源极电极17a和漏极电极17b。在此，在源极电极17a和漏极电极17b与氧化物半导体层13a之间，如图10（e）所示，设置有以覆盖氧化物半导体层13a的与源极电极17a和漏极电极17b连接的部分以外的部分的方式设置的保护绝缘膜14b。另外，源极电极17a，如图10（e）所示，经由形成于（保护绝缘膜14b和）层间绝缘膜的16b的接触孔Ca与氧化物半导体层13a连接，并且经由形成于层间绝缘膜16b的接触孔Cf与源极线15a连接。另外，漏极电极17b，如图10（e）所示，经由形成于（保护绝缘膜14b和）层间绝缘膜的16b的接触孔Cb与氧化物半导体层13a连接，并且在像素区域延伸设置，构成像素电极P。
接着，对本实施方式的有源矩阵基板20b的制造方法的一例用图10进行说明。另外，本实施方式的制造方法，仅变更了上述实施方式1的有源矩阵基板制作工序中的保护绝缘膜形成工序，所以以保护膜形成工序为中心进行说明。
首先，在进行上述实施方式1的有源矩阵基板制作工序中的半导体层形成工序而形成有氧化物半导体层13a和电容电极13b的基板整体，通过CVD法，如图10（a）所示，例如形成氧化硅膜（厚50nm~200nm程度）等第一无机绝缘膜（绝缘材料膜）14之后，通过溅射法，例如形成依次层叠有钛膜（厚50nm程度）、铝膜（厚200nm程度）和钛膜（厚100nm程度）等的第二金属膜15，进而通过旋涂法，涂敷感光性树脂膜R，将该涂敷后的感光性树脂膜R通过中间色调（halftone）的第三光掩模曝光之后显影，由此如图10（a）所示，形成成为源极线15a的部分相对厚、形成接触孔Ca、Cb、Cc、Cda和Cdb等的部分开口的抗蚀剂图案Ra。
接着，通过进行从抗蚀剂图案Ra露出的第二金属膜15、及其下层的第一无机绝缘膜14、以及其下层的无机绝缘膜12的干法蚀刻，如图10（b）所示，形成栅极绝缘膜12b、保护绝缘膜14b和金属层15b。
进而，通过对抗蚀剂图案Ra用灰化进行薄化，如图10（b）所示，除去抗蚀剂图案Ra的相对薄的部分，形成抗蚀剂图案Rb之后，通过进行从抗蚀剂图案Rb露出的金属层15b的干法蚀刻、抗蚀剂的剥离、以及清洗，如图10（c）所示，形成源极线15a。
然后，在形成有源极线15a的基板整体，通过CVD法，形成例如氧化硅膜（厚50nm~300nm程度）等第二无机绝缘膜（其他的绝缘材料膜）16之后，通过进行使用第四光掩模的光刻、第二无机绝缘膜16的湿法蚀刻、抗蚀剂的剥离、以及清洗，如图10（d）所示，形成层间绝缘膜16b（保护绝缘膜形成工序）。
进而，在形成有层间绝缘膜16b的基板整体，通过溅射法，形成例如ITO（厚100nm程度）等透明导电膜17，之后通过进行使用第五光掩模的光刻、透明导电膜17的干法蚀刻、抗蚀剂的剥离、以及清洗，如图10（e）所示，形成源极电极17a、漏极电极17b（像素电极P）、栅极端子17ca和源极端子17cb（像素电极形成工序）。
最后，在形成有源极电极17a、漏极电极17b（像素电极P）、栅极端子17ca和源极端子17cb等的基板整体，通过印刷法涂敷聚酰亚胺树脂，之后通过进行摩擦处理，形成厚100nm程度的取向膜。
通过上述方式，能够制造有源矩阵基板20b。
根据上述说明，根据本实施方式的有源矩阵基板20b和具有其的液晶显示面板、以及有源矩阵基板20a的制造方法，与上述实施方式1同样地，在源极电极17a和漏极电极17b与氧化物半导体层13a之间以覆盖氧化物半导体层13a的方式设置有保护绝缘膜14b，所以能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的TFT的特性的降低。
另外，根据本实施方式的有源矩阵基板20b的制造方法，使用具有透过部、遮光部和半透过部的中间色调（或者灰色调）的能够半曝光的一个光掩模，形成抗蚀剂图案Ra，该抗蚀剂图案Ra中形成源极线15a的部分相对厚、氧化物半导体层13a的与源极电极17a和漏极电极17b连接的部分开口，用该抗蚀剂图案Ra形成保护绝缘膜14b，用将该抗蚀剂图案Ra薄膜化后的抗蚀剂图案Rb形成源极线15a，所以能够降低有源矩阵基板20b的制造成本。
另外，根据本实施方式的有源矩阵基板20b的制造方法，在保护绝缘膜形成工序中，以覆盖形成在保护绝缘膜14b上的源极线15a的方式，形成第二无机绝缘膜16之后，对第二无机绝缘膜16进行图案形成，形成层间绝缘膜16b，所以例如在像素电极形成工序之前由干法蚀刻形成的接触孔的深度变浅，干法蚀刻所需的时间变短，并且层间绝缘膜16b的表面不容易受到损伤。另外，在本实施方式中，层间绝缘膜16a由无机绝缘膜形成，但在层间绝缘膜由有机绝缘膜形成的情况下，能够进一步抑制该层间绝缘膜的表面的损伤，所以能够抑制由像素电极的下层的表面粗糙导致的对比度下降。
另外，根据本实施方式的有源矩阵基板20b，在各栅极线11a与各源极线15a的交叉部分配置有栅极绝缘膜12b和保护绝缘膜14b，所以在各栅极线11a与各源极线15a的交叉部分配置的绝缘膜厚膜化，能够降低源极-栅极间的电容，并且能够抑制源极-栅极间的短路。
<发明的实施方式3>
图11（a）是构成本实施方式的液晶显示面板的有源矩阵基板20c的截面图，图11（b）是表示有源矩阵基板20c的制造工序的一部分的截面图。
在上述实施方式1和2中，例示了通过CVD法形成构成保护绝缘膜14a和14b的绝缘材料膜的方法，但在本实施方式中，例示通过有机树脂的涂敷和烧制形成构成保护绝缘膜14c的绝缘材料膜的方法。
本实施方式的液晶显示面板具有：互相相对设置的有源矩阵基板20c和相对基板30（参照图1）；和设置在有源矩阵基板20c与相对基板30之间的液晶层40（参照图1）。
在有源矩阵基板20c中，在TFT5的源极电极17a和漏极电极17b与氧化物半导体层13a之间，如图11（a）所示，设置有以覆盖氧化物半导体层13a的与源极电极17a和漏极电极17b连接的部分以外的部分的方式设置的保护绝缘膜14c。另外，源极电极17a，如图11（a）所示，经由形成于（保护绝缘膜14c和）层间绝缘膜的16b的接触孔Ca与氧化物半导体层13a连接，并且经由形成于层间绝缘膜16b的接触孔Cf的源极线15a连接。另外，漏极电极17b，如图11（a）所示，经由形成于（保护绝缘膜14c和）层间绝缘膜的16b的接触孔Cb与氧化物半导体层13a连接，并且在像素区域延伸设置，构成像素电极P。进而，保护绝缘膜14c，其厚度为1.5μm程度，是比上述实施方式1和2的保护绝缘膜14a和14b厚的涂敷型的绝缘膜。
本实施方式的有源矩阵基板20c，能够通过将上述实施方式2的保护绝缘膜形成工序中的第一无机绝缘膜14的成膜方法用如下方式变更为形成有机绝缘膜14s的方法来制造：如图11（b）所示，在形成有氧化物半导体层13a和电容电极13b的基板整体，通过旋涂法，将丙烯酸树脂涂敷至厚1.5μm程度之后，以150℃进行5分钟程度的预烘烤、以及以200℃进行1小时程度的后烘烤，形成有机绝缘膜14s。
根据上述说明，根据本实施方式的有源矩阵基板20c和具有其的液晶显示面板、以及有源矩阵基板20c的制造方法，与上述实施方式1和2同样地，在源极电极17a和漏极电极17b与氧化物半导体层13a之间以覆盖氧化物半导体层13a的方式设置有保护绝缘膜14c，所以能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的TFT的特性的降低。
另外，根据本实施方式的有源矩阵基板20c，在各栅极线11a与各源极线15a的交叉部分配置有栅极绝缘膜12b和保护绝缘膜14c，并且保护绝缘膜14c是容易比较厚地形成的涂敷型的绝缘膜，所以在各栅极线11a与各源极线15a的交叉部分配置的绝缘膜厚膜化，能够进一步降低源极-栅极间的电容，并且能够进一步抑制源极-栅极间的短路。
另外，在上述各实施方式中，例示了在保护绝缘膜14a、14b和14c上设置有层间绝缘膜16a和16b的结构，但在本发明中，也可以省略保护绝缘膜14a、14b和14c上的层间绝缘膜16a和16b。
另外，在上述各实施方式中，例示了Cs on Common结构的有源矩阵基板，但本发明也能够适用于Cs on Gate（栅极存储电容）结构的有源矩阵基板。
另外，在上述各实施方式中，例示了将与像素电极连接的TFT的电极作为漏极电极的有源矩阵基板，但本发明也能够适用于将与像素电极连接的TFT的电极称为源极电极的有源矩阵基板。
产业上的利用可能性
如上述说明的那样，本发明能够不增加光掩模的个数地抑制使用氧化物半导体的半导体层的TFT的特性的降低，所以对具有TFT的有源矩阵驱动方式的液晶显示面板是有用的。
符号说明
P  像素电极
R  感光性树脂膜
Ra、Rb  抗蚀剂图案
5TFT
10   绝缘基板
11a  栅极线（栅极电极）
12a  栅极绝缘膜
13a  氧化物半导体层
14第一无机绝缘膜（绝缘材料膜）
14a、14b、14c  保护绝缘膜
15金属膜
15a  源极线
16第二无机绝缘膜（其他绝缘材料膜）
16a  层间绝缘膜
17透明导电膜
17a  源极电极
17b  漏极电极
20a、20b、20c  有源矩阵基板
30相对基板
40液晶层（显示介质层）
50液晶显示面板

Claims (12)

1.一种有源矩阵基板，其特征在于，包括：
呈矩阵状设置的多个像素电极；和
分别与所述各像素电极连接的多个薄膜晶体管，
所述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置，且分别与该氧化物半导体层连接的源极电极和漏极电极，其中
在所述源极电极和漏极电极与所述氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述漏极电极与所述各像素电极一体形成，
所述源极电极与所述各像素电极由相同材料形成在同一层。
3.如权利要求1或2所述的有源矩阵基板，其特征在于，包括：
以互相平行地延伸的方式设置的多个栅极线；和
在与所述各栅极线交叉的方向上以互相平行地延伸的方式设置的多个源极线，
在所述各栅极线与所述各源极线的交叉部分，配置有所述栅极绝缘膜和所述保护绝缘膜。
4.如权利要求3所述的有源矩阵基板，其特征在于：
所述保护绝缘膜是涂敷型的绝缘膜。
5.如权利要求1至4中的任一项所述的有源矩阵基板，其特征在于：
在所述各像素电极与所述保护绝缘膜之间设置有层间绝缘膜。
6.一种显示面板，其特征在于，包括：
以互相相对的方式设置的有源矩阵基板和相对基板；和
在所述有源矩阵基板与相对基板之间设置的显示介质层，其中
所述有源矩阵基板具有：
呈矩阵状设置的多个像素电极；和
分别与所述各像素电极连接的多个薄膜晶体管，
所述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置，且分别与该氧化物半导体层连接的源极电极和漏极电极，
在所述源极电极和漏极电极与所述氧化物半导体层之间，以覆盖该氧化物半导体层的方式设置有保护绝缘膜。
7.一种有源矩阵基板的制造方法，其特征在于：
该有源矩阵基板包括：
呈矩阵状设置的多个像素电极；和
分别与所述各像素电极连接的多个薄膜晶体管，
所述各薄膜晶体管具有：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置的氧化物半导体层；和以互相对峙的方式设置，且分别与该氧化物半导体层连接的源极电极和漏极电极，
所述有源矩阵基板的制造方法包括：
在绝缘基板上形成所述栅极电极的栅极电极形成工序；
半导体层形成工序，在以覆盖所述栅极电极的方式形成所述栅极绝缘膜之后，在该栅极绝缘膜上形成所述氧化物半导体层；
保护绝缘膜形成工序，在以覆盖所述氧化物半导体层的方式形成绝缘材料膜之后，对该绝缘材料膜进行图案形成，形成所述氧化物半导体层的与所述源极电极和漏极电极连接的部分开口的保护绝缘膜；和
像素电极形成工序，在以覆盖所述保护绝缘膜的方式形成透明导电膜之后，对该透明导电膜进行图案形成，形成所述各像素电极、源极电极和漏极电极。
8.如权利要求7所述的有源矩阵基板的制造方法，其特征在于：
在所述保护绝缘膜形成工序中，以覆盖所述绝缘材料膜的方式形成金属膜，对该金属膜进行图案形成，形成与所述源极电极连接的源极线之后，对所述绝缘材料膜进行图案形成，形成所述保护绝缘膜。
9.如权利要求7或8所述的有源矩阵基板的制造方法，其特征在于：
在所述保护绝缘膜形成工序中，以覆盖所述绝缘材料膜的方式形成其他的绝缘材料膜，对该绝缘材料膜和其他的绝缘材料膜的层叠膜进行图案形成，由该绝缘材料膜形成保护绝缘膜，并且由该其他的绝缘材料膜形成成为所述各像素电极、源极电极和漏极电极的下层的层间绝缘膜。
10.如权利要求8所述的有源矩阵基板的制造方法，其特征在于：
在所述保护绝缘膜形成工序中，在所述金属膜上形成感光性树脂膜之后，对该感光性树脂膜以半曝光进行曝光，形成抗蚀剂图案，在该抗蚀剂图案中形成所述源极线的部分相对厚，且在该抗蚀剂图案中所述氧化物半导体层的与所述源极电极和漏极电极连接的部分开口，接着，对从该抗蚀剂图案露出的金属膜和该金属膜的下层的绝缘材料膜进行蚀刻，形成所述保护绝缘膜，进而通过将该抗蚀剂图案薄膜化而除去相对薄的部分，对露出的金属膜进行蚀刻，形成所述源极线。
11.如权利要求10所述的有源矩阵基板的制造方法，其特征在于：
在所述保护绝缘膜形成工序中，以覆盖所述源极线的方式形成其他的绝缘材料膜之后，对该其他的绝缘材料膜进行图案形成，形成成为所述各像素电极、源极电极和漏极电极的下层的层间绝缘膜。
12.如权利要求7至11中的任一项所述的有源矩阵基板的制造方法，其特征在于：
所述绝缘材料膜是无机绝缘膜。
CN2010800580079A 2009-12-21 2010-08-23 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 Pending CN102696112A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009289116 2009-12-21
JP2009-289116 2009-12-21
PCT/JP2010/005179 WO2011077607A1 (ja) 2009-12-21 2010-08-23 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
CN102696112A true CN102696112A (zh) 2012-09-26

Family

ID=44195161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800580079A Pending CN102696112A (zh) 2009-12-21 2010-08-23 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法

Country Status (5)

Country Link
US (1) US20130023086A1 (zh)
EP (1) EP2518772A4 (zh)
JP (2) JP5095865B2 (zh)
CN (1) CN102696112A (zh)
WO (1) WO2011077607A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107209456A (zh) * 2015-02-04 2017-09-26 堺显示器制品株式会社 正型感光性硅氧烷组合物、有源矩阵基板、显示装置以及有源矩阵基板的制造方法
CN107851407A (zh) * 2015-07-09 2018-03-27 夏普株式会社 有源矩阵基板、显示装置以及显示装置的制造方法
CN108701432A (zh) * 2016-02-26 2018-10-23 夏普株式会社 显示面板用基板的制造方法
CN110164885A (zh) * 2018-02-16 2019-08-23 夏普株式会社 有源矩阵基板、具备其的摄像面板及其制造方法
CN110265484A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110391253A (zh) * 2018-04-16 2019-10-29 夏普株式会社 配线基板和显示装置
CN110412800A (zh) * 2019-07-25 2019-11-05 深圳市华星光电半导体显示技术有限公司 像素结构及采用该像素结构的显示面板
CN110800035A (zh) * 2017-07-05 2020-02-14 夏普株式会社 有源矩阵基板、显示装置、以及有源矩阵基板的制造方法
CN112655038A (zh) * 2018-09-06 2021-04-13 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US9437745B2 (en) * 2012-01-26 2016-09-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP5917212B2 (ja) * 2012-03-16 2016-05-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP5838119B2 (ja) 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP5779161B2 (ja) 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
US10100393B2 (en) 2013-02-21 2018-10-16 Nlight, Inc. Laser patterning of multi-layer structures
WO2014130089A1 (en) 2013-02-21 2014-08-28 Nlight Photonics Corporation Non-ablative laser patterning
US9842665B2 (en) 2013-02-21 2017-12-12 Nlight, Inc. Optimization of high resolution digitally encoded laser scanners for fine feature marking
US10464172B2 (en) 2013-02-21 2019-11-05 Nlight, Inc. Patterning conductive films using variable focal plane to control feature size
TWI611567B (zh) 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2015045213A1 (ja) * 2013-09-30 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
KR102172898B1 (ko) * 2013-12-24 2020-11-02 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조 방법
US10069271B2 (en) 2014-06-02 2018-09-04 Nlight, Inc. Scalable high power fiber laser
US10618131B2 (en) 2014-06-05 2020-04-14 Nlight, Inc. Laser patterning skew correction
US10310201B2 (en) 2014-08-01 2019-06-04 Nlight, Inc. Back-reflection protection and monitoring in fiber and fiber-delivered lasers
JP6422310B2 (ja) 2014-11-12 2018-11-14 三菱電機株式会社 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
JP6501514B2 (ja) 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9837783B2 (en) 2015-01-26 2017-12-05 Nlight, Inc. High-power, single-mode fiber sources
US10050404B2 (en) 2015-03-26 2018-08-14 Nlight, Inc. Fiber source with cascaded gain stages and/or multimode delivery fiber with low splice loss
CN107924023B (zh) 2015-07-08 2020-12-01 恩耐公司 具有用于增加的光束参数乘积的中心折射率受抑制的纤维
JP2016076712A (ja) * 2015-11-09 2016-05-12 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US11179807B2 (en) 2015-11-23 2021-11-23 Nlight, Inc. Fine-scale temporal control for laser material processing
US10074960B2 (en) 2015-11-23 2018-09-11 Nlight, Inc. Predictive modification of laser diode drive current waveform in order to optimize optical output waveform in high power laser systems
EP3978184A1 (en) 2015-11-23 2022-04-06 NLIGHT, Inc. Method and apparatus for fine-scale temporal control for laser beam material processing
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
US10295820B2 (en) 2016-01-19 2019-05-21 Nlight, Inc. Method of processing calibration data in 3D laser scanner systems
JP6689108B2 (ja) 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
WO2018061851A1 (ja) * 2016-09-27 2018-04-05 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10732439B2 (en) 2016-09-29 2020-08-04 Nlight, Inc. Fiber-coupled device for varying beam characteristics
CN109791252B (zh) 2016-09-29 2021-06-29 恩耐公司 可调整的光束特性
US10730785B2 (en) 2016-09-29 2020-08-04 Nlight, Inc. Optical fiber bending mechanisms
JP6768462B2 (ja) 2016-11-17 2020-10-14 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
EP3607389B1 (en) 2017-04-04 2023-06-07 Nlight, Inc. Optical fiducial generation for galvanometric scanner calibration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130312A (ja) * 1990-09-21 1992-05-01 Casio Comput Co Ltd Ｔｆｔパネル
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
CN101257032A (zh) * 2007-02-13 2008-09-03 三菱电机株式会社 薄膜晶体管阵列衬底、其制造方法以及显示装置
US20090001374A1 (en) * 2006-01-31 2009-01-01 Kazuyoshi Inoue Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4048711B2 (ja) 2000-11-15 2008-02-20 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP5561899B2 (ja) * 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130312A (ja) * 1990-09-21 1992-05-01 Casio Comput Co Ltd Ｔｆｔパネル
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
US20090001374A1 (en) * 2006-01-31 2009-01-01 Kazuyoshi Inoue Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
CN101257032A (zh) * 2007-02-13 2008-09-03 三菱电机株式会社 薄膜晶体管阵列衬底、其制造方法以及显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107209456A (zh) * 2015-02-04 2017-09-26 堺显示器制品株式会社 正型感光性硅氧烷组合物、有源矩阵基板、显示装置以及有源矩阵基板的制造方法
CN107851407A (zh) * 2015-07-09 2018-03-27 夏普株式会社 有源矩阵基板、显示装置以及显示装置的制造方法
CN108701432A (zh) * 2016-02-26 2018-10-23 夏普株式会社 显示面板用基板的制造方法
CN108701432B (zh) * 2016-02-26 2021-02-26 夏普株式会社 显示面板用基板的制造方法
CN110800035B (zh) * 2017-07-05 2021-12-28 夏普株式会社 有源矩阵基板、显示装置、以及有源矩阵基板的制造方法
CN110800035A (zh) * 2017-07-05 2020-02-14 夏普株式会社 有源矩阵基板、显示装置、以及有源矩阵基板的制造方法
CN110164885A (zh) * 2018-02-16 2019-08-23 夏普株式会社 有源矩阵基板、具备其的摄像面板及其制造方法
CN110391253B (zh) * 2018-04-16 2023-06-16 夏普株式会社 配线基板和显示装置
CN110391253A (zh) * 2018-04-16 2019-10-29 夏普株式会社 配线基板和显示装置
CN112655038A (zh) * 2018-09-06 2021-04-13 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板
CN112655038B (zh) * 2018-09-06 2022-08-09 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板
CN110265484A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110412800A (zh) * 2019-07-25 2019-11-05 深圳市华星光电半导体显示技术有限公司 像素结构及采用该像素结构的显示面板

Also Published As

Publication number Publication date
US20130023086A1 (en) 2013-01-24
JP2012248865A (ja) 2012-12-13
EP2518772A1 (en) 2012-10-31
JPWO2011077607A1 (ja) 2013-05-02
JP5095865B2 (ja) 2012-12-12
EP2518772A4 (en) 2016-09-07
WO2011077607A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102696112A (zh) 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
CN102656698B (zh) 有源矩阵基板及其制造方法
US9177974B2 (en) Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
US7619256B2 (en) Electro-optical device and electronic apparatus
US20170090229A1 (en) Semiconductor device, display device and method for manufacturing semiconductor device
CN102893315B (zh) 有源矩阵基板和显示面板
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
CN101490733B (zh) 显示面板用基板和具有该基板的显示面板
US20130092923A1 (en) Active matrix substrate and method for manufacturing the same
US20060289867A1 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
WO2020021938A1 (ja) 表示装置
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
US9291841B2 (en) Display device and method of manufacturing the same
US8570640B2 (en) Electrophoretic display device and method of fabrication thereof
JP2003241687A (ja) 薄膜トランジスタ装置及びその製造方法
KR20160149599A (ko) 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
JP6917779B2 (ja) 表示装置
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
US9224824B2 (en) Display device substrate and display device equipped with same
CN103137555A (zh) 薄膜晶体管液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120926