CN101257032A

CN101257032A - 薄膜晶体管阵列衬底、其制造方法以及显示装置

Info

Publication number: CN101257032A
Application number: CNA2008100920376A
Authority: CN
Inventors: 矢野伸一; 井上和式; 石贺展昭
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-02-13
Filing date: 2008-02-13
Publication date: 2008-09-03
Also published as: JP5007171B2; JP2008227442A

Abstract

本发明提供不增加光刻步骤数就能够容易地控制TFT的沟道长度的薄膜晶体管阵列衬底、其制造方法以及显示装置。本发明的薄膜晶体管阵列衬底具有：形成在绝缘衬底(1)上的栅电极(2)；形成在上述栅极(2)上的栅极绝缘膜(6)；包括透明导电膜(7)和形成在该透明导电膜(7)上的第2金属膜(8)并且形成在上述栅极绝缘膜(6)上的源极(11)以及漏极(9)；半导体膜(21)，形成在上述源极(11)以及上述漏极(9)上，与源极(11)以及漏极(9)电连接；从上述漏极(9)延伸形成的透射像素电极(10a)。

Description

薄膜晶体管阵列衬底、其制造方法以及显示装置

技术领域

本发明涉及薄膜晶体管阵列衬底、其制造方法以及显示装置。

背景技术

采用了液晶的显示装置作为代替CRT的平板显示器(flat-panel display)的一种，正在应用于有效利用了低功耗或薄型的特征的制品。

在液晶显示装置(Liquid Crystal Display：以下表示为LCD)中，存在单纯矩阵(matrix)型LCD、将薄膜晶体管(Thin Film Transistors：以下表示为TFT)用作开关(switching)元件的TFT-LCD。TFT-LCD在便携性、显示质量方面优于CRT或单纯矩阵型LCD，广泛应用于笔记本型(laptop)个人计算机(personal computer)等。一般，在TFT-LCD中，在呈阵列状形成有TFT的TFT阵列衬底与对置衬底之间夹持液晶层。另外，分别在TFT阵列衬底和对置衬底的外侧设置偏振片，另外，在一侧设置光源。根据这样的结构，TFT-LCD获得良好的显示。

在这样的TFT-LCD中，在制作TFT衬底时，需要采用半导体技术在玻璃(glass)衬底上呈阵列状形成TFT，需要较多的步骤数。由此，容易产生各种缺陷或不良，导致成品率降低。另外，存在制造所所需的装置的数量增加、制造成本(cost)增加的问题。

作为以往广泛使用的TFT阵列衬底的制造方法，公知采用专利文献1这样的5次光刻(photolithography)工艺(process)(以下称为5个掩模(mask)工艺)的方法。在专利文献1和专利文献2中，公开了采用5个掩模工艺的制造方法和其TFT阵列衬底的结构。

另一方面，在专利文献3中，公开了利用4次光刻工艺(以下称为4个掩模工艺)制造TFT阵列衬底的方法。在专利文献3中，将专利文献1的第2次和第3次的光刻工艺集中于1次光刻工艺，由此，实现4个掩模工艺。即，采用半色调(halftone)曝光技术，部分地改变光致抗蚀剂(photoresist)的膜厚，由此，通过1次光刻形成TFT的半导体层、源、漏电极以及沟道(channel)区域。

专利文献1：JP特开平8-50308号文献

专利文献2：JP特开平2001-244467号文献

专利文献3：JP特开平2005-283689号文献

在这样的4个掩模工艺中，采用半色调曝光技术，形成膜厚不同的抗蚀剂图形。在半导体层和源、漏电极的形成区域上，形成膜厚较厚的抗蚀剂图形，在沟道形成区域上，形成膜厚较薄的抗蚀剂图形。但是，控制膜厚较薄的抗蚀剂图形的尺寸非常难，根据各种参数(parameter)而变化。于是，在4个掩模工艺中，作为源电极和漏电极之间的距离的半导体层的宽度，即，沟道长度的控制非常困难。

需要正确控制例如曝光前的抗蚀剂膜厚均匀性、抗蚀剂膜质均匀性、最佳半色调曝光量、抗蚀剂显影特性的均匀性、减小抗蚀剂的膜厚的步骤的均匀性等所谓的参数。特别是，目前的情况是，较薄地残留抗蚀剂，形成膜厚较薄的抗蚀剂图形的光刻技术以及均匀地减小该抗蚀剂的工艺技术的控制非常难。在这样的以往的4个掩模工艺中，在面板内存在多个沟道长度不同的TFT。由于沟道长度不同的TFT的特性产生差异，所以，存在产生显示不均匀(non-uniformity)或点缺陷，导致显示品质、成品率的降低的问题。

发明内容

本发明是为了解决这样的问题而提出的，其目的在于提供不增加光刻步骤数量而能够容易进行TFT的沟道长度的控制的薄膜晶体管阵列衬底、其制造方法以及显示装置。

本发明的薄膜晶体管阵列衬底具有：形成在衬底上的栅电极；形成在上述栅电极上的栅极绝缘膜；源电极以及漏电极，包括透明导电膜以及形成在该透明导电膜上的金属膜，形成在上述栅极绝缘膜上；半导体膜，形成在上述源电极以及上述漏电极上，与上述源电极以及上述漏电极电连接；从上述漏极延伸形成的像素电极。

根据本发明，能够提供不增加光刻步骤数量而可容易进行TFT的沟道长度的控制的薄膜晶体管阵列衬底、其制造方法以及显示装置。

附图说明

图1是表示液晶显示装置所采用的TFT阵列衬底的结构的主视图。

图2是实施方式1的TFT阵列衬底的俯视图。

图3是表示实施方式1的TFT阵列衬底的剖面结构的图，是图2的A-A线的剖视图。

图4是表示实施方式1的TFT阵列衬底的制造步骤流程的流程图。

图5是表示实施方式1的TFT阵列衬底的制造步骤的剖视图。

图6是表示实施方式1的TFT阵列衬底的制造步骤的剖视图。

图7是表示实施方式2的TFT阵列衬底的剖面结构的图。

图8是实施方式3的TFT阵列衬底的俯视图。

图9是表示实施方式3的TFT阵列衬底的剖面结构的图，是图8的B-B线的剖视图。

图10是表示实施方式3的另一实施例的TFT阵列衬底的剖面结构的图。

图11是实施方式4的TFT阵列衬底的俯视图。

图12是表示实施方式4的TFT阵列衬底的剖面结构的图，是图11的C-C线的剖视图。

图13是表示实施方式4的另一实施例的TFT阵列衬底的剖面结构的图。

图14是表示实施方式5的TFT阵列衬底的剖面结构的图。

图15是表示实施方式6的TFT阵列衬底的剖面结构的图。

图16是表示实施方式7的TFT阵列衬底的俯视图。

图17是表示实施方式7的TFT阵列衬底的剖面结构的图，是图16的D-D线的剖视图。

图18是表示实施方式7的TFT阵列衬底的制造步骤的剖视图。

图19是表示实施方式7的TFT阵列衬底的制造步骤的剖视图。

图20是表示实施方式7的TFT阵列衬底的制造步骤的剖视图。

图21是表示实施方式7的另一实施例的TFT阵列衬底的剖面结构的图。

图22是实施方式7的另一实施例的TFT阵列衬底的俯视图。

图23是图22的E-E线的剖视图。

具体实施方式

实施方式1

首先，使用图1对本发明的显示装置进行说明。图1是表示液晶显示装置中所采用的TFT阵列衬底结构的主视图。本发明的显示装置以液晶显示装置为例进行说明，但是，这仅是举例性的，也能够采用有机EL显示装置等的平面型显示装置(平板显示器)等。该液晶显示装置的整体结构在以下所述的第1～第7实施方式中是共同的。

本发明的液晶显示装置具有绝缘衬底1。绝缘衬底1例如是TFT阵列衬底等的阵列衬底。在绝缘衬底1上，设置显示区域41和框架区域42，该框架区域42以包围显示区域41的方式设置。在该显示区域41形成多个栅极布线(扫描信号线)43和多个源极布线(显示信号线)44。多个栅极布线43平行地设置。同样，多个源极布线44平行地设置。栅极布线43和源极布线44以彼此交叉的方式形成。栅极布线43和源极布线44正交。由邻接的栅极布线43和源极布线44包围的区域成为像素47。于是，在绝缘衬底1中，像素47呈矩阵(matrix)状排列。

另外，在绝缘衬底1的框架区域42设置扫描信号驱动电路45和显示信号驱动电路46。栅极布线43从显示区域41延伸设置到框架区域42。并且，栅极布线43在绝缘衬底1的端部与扫描信号驱动电路45连接。源极布线44也同样地从显示区域41延伸设置到框架区域42。并且，源极布线44在绝缘衬底1的端部与显示信号驱动电路46连接。在扫描信号驱动电路45的附近，连接有外部布线48。另外，在显示信号驱动电路46的附近，连接有外部布线49。外部布线48、49例如是FPC(Flexible Printed Circuit：软性印制电路)等的布线衬底。

通过外部布线48、49向扫描信号驱动电路45以及显示信号驱动电路46供给来自外部的各种信号。扫描信号驱动电路45根据来自外部的控制信号对栅极布线43供给栅极信号(扫描信号)。根据该栅极信号，依次选择栅极布线43。显示信号驱动电路46根据来自外部的控制信号或显示数据(data)，对源极布线44供给显示信号。由此，能够对各像素47供给与显示数据相对应的显示电压。另外，扫描信号驱动电路45和显示信号驱动电路46并不限于设置在绝缘衬底1上。也可以利用例如TCP(Tape Carrier Package：带载封装)连接驱动电路。

在像素47的内部至少形成1个TFT50。TFT50设置在源极布线44和源极布线43的交叉点附近。例如，该TFT50向像素电极供给显示电压。即，根据来自栅极布线43的栅极信号，作为开关元件的TFT50导通(on)。由此，从源极布线44向与TFT50的漏电极连接的像素电极施加显示电压。并且，在像素电极和对置电极之间产生与显示电压相对应的电场，在绝缘衬底1的表面，形成取向膜(图中未示出)。

另外，与绝缘衬底1对置地配置对置衬底。对置衬底例如是滤色片(colorfilter)衬底，设置在可视侧。在对置衬底上形成滤色片、黑矩阵(black matrix)(BM)、对置电极以及取向膜等。此外，也存在对置电极设置在绝缘衬底1侧的情况。并且，在绝缘衬底1和对置衬底之间夹持液晶层。即，在绝缘衬底1和对置衬底之间引入液晶。并且，在绝缘衬底1和对置衬底的外侧的面上设置偏振片和相位差板等。另外，在液晶显示面板(panel)的可视侧的相反侧设置背光单元(backlight unit)等。

根据像素电极和对置电极之间的电场来驱动液晶。即，衬底间的液晶的取向方向变化。由此，通过液晶层的光的偏振状态变化。即，对于通过偏振片而成为直线偏振光的光来说，偏振状态由于液晶层而变化。具体来说，来自背光单元的光由于阵列衬底侧的偏振片而成为直线偏振光。并且，该直线偏振光通过液晶层，从而偏振状态变化。

因此，根据偏振状态，通过对置衬底侧的偏振片的光量进行变化。即，从背光单元透过液晶显示面板的光中的通过可视侧的偏振片的光的光量改变。液晶的取向方向根据所施加的显示电压而变化。因此，通过控制显示电压，从而能够改变通过可视侧的偏振片的光量。即，按每个像素改变显示电压，由此，能够显示所希望的图像。

下面，使用图2和图3对TFT阵列衬底的结构进行说明。图2是本实施方式1的TFT阵列衬底61的俯视图，图3是图2的A-A线的剖视图。另外，在图2中，在栅极绝缘膜6以及钝化(passivation)膜23中，仅记载接触孔(contacthole)。在图2和图3中，在绝缘衬底1上利用第1电极膜形成栅电极2、栅极布线43、栅极端子4、辅助电容电极5。绝缘衬底1是玻璃或塑料(plastic)等透明绝缘性衬底。在TFT部的外侧，栅极布线43与栅电极2连接。另外，栅极布线43在框架区域42与栅极端子4连接。从栅极端子4输入影像的栅极信号。以覆盖这些栅电极2、栅极布线43、栅极端子4以及辅助电容电极5的方式，利用第1绝缘膜形成栅极绝缘膜6。

在栅极绝缘膜6上，设置漏电极9、透过像素电极10a、源电极11、源极布线44、源极端子13。漏电极9、源电极11、源极布线44、源极端子13利用第2电极膜形成。第2电极膜是具有位于下层侧的透明导电膜和位于上层侧的金属薄膜的叠层膜。漏电极9由透明导电膜的漏电极9a和金属薄膜的漏电极9b构成。同样，源电极11由透明导电膜的源电极11a和金属薄膜的源电极11b构成。源极布线44利用源极布线44a和源极布线44b的叠层来形成，与源电极11连接。另外，源极布线44在框架区域42与源极端子13连接，从源极端子13输入影像的源极信号。源极端子13由源极端子13a和源极端子13b构成。源极布线44a和源极端子13a由透明导电膜形成，源极布线44b和源极端子13b由金属薄膜形成。透过像素电极10a由从漏电极9a延伸的透明导电膜形成。未在透射像素电极10a上形成金属薄膜。

在本实施方式中，与专利文献1、3不同，半导体膜21形成在漏电极9和源电极11上。具体来说，在漏电极9b和源电极11b上，形成大小与栅电极2基本相同的半导体膜21。并且，被漏电极9和源电极11夹持的半导体膜21形成沟道区域22。此外，半导体膜21在漏电极9b和源电极11b上，分别与漏电极9和源电极11电连接。在本实施方式中，半导体膜21形成在漏电极9和源电极11上。

在这样设置的半导体膜21上，利用第2绝缘膜形成钝化膜23。上述的各种电极或布线图案等由钝化膜23保护。另外，在栅极端子4上设置栅极绝缘膜6和钝化膜23被除去的接触孔，形成栅极端子开口部24。在源极端子13上设置钝化膜23被除去的接触孔，形成源极端子开口部25。

下面，根据图4～图6详细地对本实施方式的TFT阵列衬底61的制造方法进行说明。图4是表示实施方式1的TFT阵列衬底61的制造步骤流程的流程图(flowchart)。在这里，在适当地参照图5和图6进行说明。图5和图6是表示实施方式1的TFT阵列衬底61的制造步骤的剖视图。

首先，采用纯水对玻璃衬底等的绝缘衬底1进行清洗(ST301)。也可以代替纯水而采用热硫酸进行清洗。在清洗之后，在绝缘衬底1上形成第1金属薄膜，作为第1电极膜(ST302)。优选该第1金属薄膜采用电阻率低的Al、Mo、Cr或以这些为主要成分的合金。在这里，利用采用了公知的Ar气的DC磁控溅射(magnetron sputtering)法，形成膜厚为200nm的Cr膜。接着，进行第1次照相制版(光刻工艺)(ST303)。由此，在第1金属薄膜上形成抗蚀剂图形。接着，进行湿法刻蚀(wet etching)(ST304)。由此，对第1金属薄膜进行构图(patterning)。例如，采用包括公知的硝酸铈铵(ceric ammonium)和高氯酸的刻蚀液，进行Cr膜的刻蚀。然后，剥离并除去抗蚀剂图形，进行纯水清洗(ST305)。由此，如图5(a)所示的那样，形成栅电极2、栅极布线43、栅极端子4、辅助电容电极5。

接着，形成第1绝缘膜、透明导电膜、第2金属薄膜(ST306)。具体来说，如图5(b)所示的那样，以覆盖栅电极2、栅极布线43、栅极端子4、辅助电容电极5的方式形成栅极绝缘膜6，作为第1绝缘膜。在本实施方式中，作为栅极绝缘膜6，采用化学气相成膜(CVD)法，形成厚度为400nm的氮化硅(silicon)膜(SiN膜)。并且，在栅极绝缘膜6上形成透明导电膜7，并且，在其上形成第2金属薄膜8，由此，形成第2电极膜。例如，作为透明导电膜7，能够采用将氧化铟(indium)(In₂O₃)和氧化锡(tin)(SnO₂)混合后的ITO膜。在这里，利用采用了Ar气(gas)的溅射(sputtering)法，形成厚度为100nm的ITO膜。另外，采用使用了Ar气的DC磁控溅射法，形成厚度为200nm的Cr膜，作为第2金属薄膜8。

然后，进行第2次的照相制版(ST307)。首先，采用旋转涂敷仪(spin coater)，涂敷膜厚约为1.6μm的光致抗蚀剂14，在120℃下进行约为90秒的预烘(pre-bake)。接着，如图5(c)所示的那样，对该光致抗蚀剂14进行曝光。此时，采用具有第1曝光部15、第2曝光部16以及遮光部17的光掩模(photomask)18，进行多等级曝光(多灰度曝光)。

在第1曝光部15处具有对光致抗蚀剂14完全进行曝光所需的曝光量透过的特性。另一方面，在第2曝光部16处具有使相当于第1曝光部15的约20～40％的曝光量透过的特性。在遮光部17处不对光致抗蚀剂14进行曝光。对于这样的光掩模18来说，公知有半色调掩模或灰度色调(gray tone)掩模。在半色调掩模中，第2曝光部16形成滤色片(filter)膜，该滤色片膜使曝光中所采用的波长区域(通常为350～450nm)的光的透过量减小。在灰度色调掩模中，为了利用光衍射现象并减小曝光量，在第2曝光部16设置分辨率以下的狭缝(slit)图形。

在采用这样的光掩模18进行光致抗蚀剂14的曝光之后，利用有机碱(alkali)系的显影液进行显影。并且，在120℃下进行约180秒的后烘(post bake)。由此，同时形成图5(d)所示的那样的不同膜厚的抗蚀剂图形19、20。在设置漏电极9、源电极11、源极端子13以及源极布线44的区域形成厚膜的抗蚀剂图形19，在设置透过像素电极10a的区域形成薄膜的抗蚀剂图形20。这样，形成具有厚膜部和薄膜部的抗蚀剂图形。

例如，作为光致抗蚀剂14，采用酚醛(novolac)树脂系的正(positive)型抗蚀剂。此时，在光掩模18上，在形成漏电极9、源电极11、源极端子13以及源极布线44的区域，设置遮光部17。另外，在形成透过像素电极10a的区域设置第2曝光部16。利用这样的光掩模18对光致抗蚀剂14进行曝光、显影时，在第1曝光部15处，光致抗蚀剂14被除去，第2金属薄膜8露出。并且，在遮光部17处，形成厚膜的抗蚀剂图形19，在第2曝光部16处，形成薄膜的抗蚀剂图形20。作为抗蚀剂图形19的膜厚，优选为1.4～1.6μm左右，作为抗蚀剂图形20的膜厚，优选为0.4μm左右。

然后，经由抗蚀剂图形19、20，进行第2金属薄膜8的第1次湿法刻蚀(ST308)。采用包括例如公知的硝酸铈铵和高氯酸的刻蚀液，除去由Cr膜构成的第2金属薄膜8。并且，经由抗蚀剂图形19、20，进行透明导电膜7的湿法刻蚀处理(ST309)。采用包括公知的盐酸和硝酸的溶液，除去透明导电膜7。由此，形成图5(e)所示的结构。在这里，对与第1曝光部15相对应的透明导电膜7以及第2金属薄膜8进行刻蚀。

接着，采用氧等离子体(plasma)进行抗蚀剂的灰化(ashing)(ST310)。由此，除去薄膜的抗蚀剂图形20。另外，如图6(f)那样，将厚膜的抗蚀剂图形19进行薄膜化，作为抗蚀剂图形19a而残留。接着，经由抗蚀剂图形19a，进行第2金属薄膜8的第2次的湿法刻蚀(ST311)。与第1次的湿法刻蚀相同地，能够采用包括硝酸铈铵以及高氯酸的刻蚀液。这样，如图6(g)所示的那样，在抗蚀剂图形20被除去的部分，对第2金属薄膜8进行刻蚀，透明导电膜7露出。即，在像素电极部，形成透过像素电极10a。接着，对抗蚀剂图形19a进行剥离并除去，进行纯水清洗(ST312)。由此，获得图6(h)这样的漏电极9a、9b、透射像素电极10a、源电极11a、11b、源极端子13a、13b、与源极布线44a、44b。

接着，在它们之上形成半导体膜(ST313)。通过CVD法，以150nm的厚度形成非晶硅(amorphous silicon)膜，作为半导体膜。并且，进行第3次照相制版(ST314)。由此，在半导体膜上形成抗蚀剂图形。通过采用氟系气体的干法刻蚀(dry etching)法，对非晶硅膜进行刻蚀处理(ST315)。对抗蚀剂图形进行剥离并除去，进行纯水清洗(ST316)。由此，形成具有图6(i)所示的那样的沟道区域22的半导体膜21(ST316)。

在半导体膜21上形成第2绝缘膜，作为钝化膜23(ST317)。在这里，作为钝化膜23，利用CVD法，形成厚度为300nm的氮化硅膜(SiN膜)。然后，进行第4次照相制版(ST318)。接着，利用干法刻蚀，对钝化膜23进行刻蚀(ST319)。例如，采用氟系气体，进行干法刻蚀。以贯通到源极端子13的表面的方式，将钝化膜23除去，形成源极端子开口部25。另外，以贯通到栅极端子4的表面的方式，将钝化膜23和栅极绝缘膜6这两者除去，形成栅极端子开口部24。最后，对抗蚀剂图形进行剥离并除去，进行纯水清洗(ST320)。由此，在底栅(bottom-gate)型TFT阵列衬底上，形成图6(j)那样的TFT阵列衬底61。

如上述那样，在本实施方式中，作成在漏电极9以及源电极11上形成半导体膜21的结构。并且，将透射像素电极10a的形成、漏电极9、源电极11、源极端子13以及源极布线44的形成集中为1次光刻工艺中来进行。由此，未将沟道区域22的形成集中到与漏电极9以及源电极11的形成相同的光刻工艺中，可通过4个掩模工艺，制造TFT阵列衬底61。即，实现4个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道区域的半导体膜的构图中，不采用半色调或灰度色调等的多等级曝光。另外，采用多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部形成在透过像素电极10a的形成区域上。在由漏电极9和源电极11夹持的区域上，未形成抗蚀剂图形的薄膜部，所以，可容易控制漏电极9和源电极11之间的距离。即，在漏电极9和源电极11之间所夹持的半导体膜21是沟道区域22，所以，TFT的沟道长度由漏电极9和源电极11之间的距离确定。因此，沟道长度容易控制，可抑制沟道长度的差异。另外，可抑制沟道长度差异引起的显示不均匀的发生，能够不增加光刻步骤而提高显示质量、成品率。另外，由于漏电极9和源电极11由透明导电膜7和第2金属膜8的叠层构成，所以，与透明导电膜7单层的情况相比较，具有可降低源极布线44的布线电阻的效果。

另外，在本实施方式中，以举例方式对形成Cr膜作为第2金属薄膜8的情况进行了说明，但是，也可形成Ti膜。在此情况下，漏电极9b、源电极11b、源极端子13b、源极布线44b由Ti膜形成。当漏电极9b以及源电极11b采用Ti膜时，则在它们和半导体膜21的界面接合部，电荷移动更加顺利地进行，电接触特性提高。于是，可提高电荷迁移率或实现TFT的导通电流增加等、提高TFT特性。在采用Ti膜作为第2金属薄膜8时，在ST308或ST311的步骤(step)中，采用包括氢氟酸(fluorinated acid)系以及硝酸系的刻蚀液进行刻蚀。但是，包括氢氟酸系和硝酸系的刻蚀液不能够进行Ti膜和a-Si半导体膜的选择性刻蚀。因此，如专利文献1和专利文献3那样，在半导体膜21形成在漏电极9和源电极11之下的结构中，通过采用包括氢氟酸系和硝酸系的刻蚀液的湿法刻蚀来形成由Ti膜构成源、漏电极是困难的。即，作成本实施方式这样的结构，由此，在形成半导体膜21之前，形成漏电极9和源电极11，所以，能够容易地采用Ti膜作为第2金属薄膜8。

另外，第2金属薄膜8也可采用Al膜。此时，当透明导电膜7采用ITO时，在利用有机显影液对光致抗蚀剂14进行显影时，产生Al-ITO之间的电池反应。由此，透明导电膜7因还原腐蚀而黑色化，失去光透过性。在此情况下，当使用从周期表的第8族元素中所选择的Fe、Co、Ni、Pt的至少1种以上的元素添加在Al中而形成的Al合金膜作为第2金属薄膜8时，能够抑制与显影液中ITO膜的电池反应。为了抑制电池反应，优选这些元素的添加量为0.5mol％(0.5atm％)以上。另一方面，当这些元素的添加量增加时，电阻率增加。因此，为了成为例如与Cr膜相同或其以下的电阻率，优选添加量小于15mol％(15atm％)。

实施方式2

下面，使用图7对本实施方式2的TFT阵列衬底62进行说明。在本实施方式中，具有与实施方式1不同的像素电极部的结构，其以外的结构与实施方式1相同，所以省略其说明。图7是表示本实施方式2的TFT阵列衬底62的剖面结构的图。在图7中，在本实施方式中，具有透过像素电极10a的表面露出的像素电极部的结构。

在钝化膜23的形成步骤(ST317～ST320)中，与源极端子开口部25相同地除去透过像素电极10a上的钝化膜23，由此，形成这样结构的TFT阵列衬底62。其以外的步骤与实施方式1相同，因此，省略说明。与实施方式1相同地，在本实施方式中，半导体膜21形成在漏电极9和源电极11上。

如上述那样，在本实施方式中，在透过像素电极10a上未形成钝化膜23，透过像素电极10a露出。由此，在像素电极部，光的透过率可提高，能够提高显示亮度。另外，实现4个掩模步骤，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜的构图中，未采用半色调或灰度色调等多等级曝光。在由漏电极9和源电极11夹持的区域上，未形成采用了多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，可容易地控制漏电极9和源电极11之间的距离。因此，能够容易地控制沟道的长度，可抑制沟道长度的差异。

实施方式3

使用图8和图9对本实施方式3的TFT阵列衬底63进行说明。在本实施方式中，具有与实施方式1、2不同的像素电极部的结构，其以外的结构与实施方式1、2相同，因此，省略说明。实施方式1、2的TFT阵列衬底是例如在透过型液晶显示装置中所使用的TFT阵列衬底，像素电极部由透过部构成。本实施方式的TFT阵列衬底例如用于半透射型液晶显示装置等，像素电极部由透射部以及反射部构成。图8是本实施方式3的TFT阵列衬底63的俯视图，图9是图8的B-B线的剖视图。另外，在图8中，栅极绝缘膜6和钝化膜23仅记载有接触孔。

如图8和图9所示的那样，TFT阵列衬底63具有由透射部和反射部构成的像素电极部。在反射部处，第2金属薄膜8从漏电极9b延伸形成。即，在反射部上，在栅极绝缘膜6上形成由透明导电膜7构成的透过像素电极10a，还形成由第2金属薄膜8构成的反射像素电极10b。透过像素电极10a从反射像素电极10b露出形成的部分成为透过部。因此，在像素电极整体上，设置从漏电极9a延伸形成的透过像素电极10a。并且，从漏电极9b延伸形成的反射像素电极10b设置在像素电极部的一部分上。与实施方式1、2相同地，在本实施方式中，半导体膜21形成在漏电极9以及源电极11上。

在第2次照相制版(ST307)中，利用具有与实施方式1、2不同的图形的光掩模18，形成这样结构的TFT阵列衬底63。并且，在设置反射像素电极10b的区域，与设置漏电极9、源电极11以及源极布线44的区域相同地，形成厚膜的抗蚀剂图形19。例如，在光致抗蚀剂14是酚醛树脂系的正型抗蚀剂的情况下，与漏电极9、源电极11、源极端子13以及源极布线44相同地，使用在形成反射像素电极10b的区域设置有遮光部17的光掩模18。

接着，与实施方式1、2相同地，第2金属薄膜8的第1次湿法刻蚀(ST308)以及透明导电膜7的湿法刻蚀(ST309)之后，进行灰化(ST310)。此时，像素电极部中的透过部的薄膜的抗蚀剂图形20被除去。漏电极9、源电极11、源极端子13、源极布线44以及反射像素电极10b上的厚膜的抗蚀剂图形19被薄膜化，作为抗蚀剂图形19a而残留。经由该抗蚀剂图形19a，进行第2金属薄膜8的第2次湿法刻蚀(ST311)，仅在像素电极部中的透过部，使透明导电膜7露出。最后，对抗蚀剂图形19a进行剥离并除去(ST312)，在1个像素电极部形成反射部以及透射部。

如上述那样，在本实施方式中，从漏极电极9b延伸的第2金属薄膜8设置在像素电极部的一部分上，形成反射像素电极10b。由此，能够形成1个像素电极部具有透射部和反射部的半透过型显示装置的TFT阵列衬底63。并且，实现4个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜的构图中，不采用半色调或灰度色调等多等级曝光。在由漏电极9和源电极11夹持的区域上，未形成采用多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，能够容易地控制漏电极9和源电极11之间的距离。因此，容易控制沟道长度，能够抑制沟道的长度差异。

并且，在本实施方式中，也与实施方式2相同地，能够作成除去像素电极部上的钝化膜23的结构。图10是表示本实施方式3的另一实施例的TFT阵列衬底64的剖面结构的图。如图10那样，在像素电极部未形成钝化膜23，透过像素电极10a的一部分以及反射像素电极10b露出。由此，光的透过率提高，可提高显示亮度。

实施方式4

使用图11和图12对本实施方式4的TFF阵列衬底65进行说明。在本实施方式中，具有与实施方式1～3不同的像素电极部的结构，其以外的结构与实施方式1～3相同，所以省略说明。实施方式1、2的TFT阵列衬底是例如透过型液晶显示装置的TFT阵列衬底，像素电极部由透过部构成。另外，实施方式3是例如在半透过型液晶显示装置等中所使用的TFT阵列衬底，像素电极部由透过部和反射部构成。另一方面，本实施方式的TFT阵列衬底使用于例如反射型液晶显示装置等，像素电极部由反射部构成。图11是本实施方式4的TFT阵列衬底65的俯视图，图12是图11的C-C线的剖视图。另外，在图11中，栅极绝缘膜6和钝化膜23中仅记载了接触孔。

如图11和图12所示的那样，在本实施方式中，与实施方式1～3不同，未在像素电极部形成透过部。即，TFT阵列衬底65的像素电极部由反射部形成，从漏电极9b延伸的第2金属薄膜8形成反射像素电极10b。在透过像素电极10a整体上形成反射像素电极10b。与实施方式1～3相同地，在本实施方式中，半导体膜21形成在漏电极9和源电极11上。

对于这样的方案的TFT阵列衬底65来说，在第2次照相制版(ST307)中，不采用半色调或灰度色调曝光技术而利用通常的照相制版来形成也可以。在此情况下，不进行抗蚀剂灰化(ST310)以及第2金属薄膜的第2次湿法刻蚀(ST311)。

如以上那样，在本实施方式中，从漏电极9b延伸的第2金属薄膜8设置在像素电极整体上，形成反射像素电极10b。由此，能够形成向像素电极部由反射部构成的反射型显示装置用的TFT阵列衬底65。另外，实现4个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜构图中，未采用半色调或灰度色调等多等级曝光。在由漏电极9和源电极11夹持的区域上，未形成采用多灰度曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，能够容易控制漏电极9和源电极11之间的距离。因此，容易控制沟道长度，能够抑制沟道长度的差异。

并且，在本实施方式中，与实施方式2相同地，能够作成将像素电极部上的钝化膜23除去后的结构。图13是表示本实施方式4的另一实施例的TFT阵列衬底66的剖面结构的图。如图13所示那样，在像素电极部未形成钝化膜23，反射像素电极10b露出。由此，光的透过率提高，可提高显示亮度。

实施方式5

下面，使用图14对本实施方式5的TFT阵列衬底67进行说明。在本实施方式中，成为具有与实施方式1～4不同的层的结构，其以外的结构与实施方式1～4相同，所以省略说明。图14是表示本实施方式5的TFT阵列衬底67的剖面结构的图。

在图14中，在半导体膜21与漏电极9以及源电极11之间，形成欧姆接触膜26。欧姆接触膜26至少形成在漏电极9b以及源电极11b上，将这些电极和半导体膜21电连接。在图14所示的TFT阵列衬底67中，欧姆接触膜26也形成在源极端子13b的一部分以及源极布线44b上。

为了形成这样结构的TFT阵列衬底67，在ST306中，在栅极绝缘膜6上形成透明导电膜7以及第2金属薄膜8之后，进一步在其上形成欧姆接触膜26。利用CVD法形成例如添加磷(phosphorus)(P)作为杂质的n+型非晶体硅(n+a-Si)膜，作为欧姆接触膜26。ST306之前的步骤与实施方式1～4相同，所以，省略说明。

在形成欧姆接触膜26之后，在ST307中，与实施方式1～4相同地，采用光掩模18进行第2次照相制版。欧姆接触膜26的第1次刻蚀在第2金属薄膜8的第1次刻蚀(ST308)之前进行或者同时进行。另外，在ST309中，利用刻蚀对透明导电膜7进行构图之后，在ST310中，利用抗蚀剂灰化，除去薄膜的抗蚀剂图形20。接着，利用刻蚀，对由于抗蚀剂图形20被除去而表面露出的欧姆接触膜26和其下的第2金属薄膜8进行除去。该欧姆接触膜26的第2次刻蚀也可在第2金属薄膜8的第2次刻蚀(ST311)之前进行或同时进行。最后，在ST312中，将抗蚀剂图形19a剥离并除去。此时，欧姆接触膜26形成在漏电极9b、源电极11b、源极端子13b以及源极布线44b上。

并且，在ST313～ST316中，从设置在漏电极9b和源电极11b上的欧姆接触膜26上形成半导体膜21。接着，在ST317～ST320中，形成钝化膜23。此时，将源极端子13b上的欧姆接触膜26与钝化膜23一起除去，形成源极端子开口部25。

如上述那样，在本实施方式中，在半导体膜21与漏电极9以及源电极11之间，形成有欧姆接触膜26。根据这样的结构，能够改善TFT的漏电极9以及源电极11与半导体膜21之间的电导通，TFT特性提高。因此，能够可靠地防止TFT的动作不良引起的显示缺陷的发生，并且可提高显示装置的显示质量。另外，实现4个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜的构图中，未采用半色调或灰度色调等多等级曝光。在由漏电极9和源电极11夹持的区域上，未形成采用多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，能够容易控制漏电极9和源电极11之间的距离。因此，能够容易控制沟道长度，可抑制沟道长度的差异。

此外，在本实施方式中，示例性地对形成n+a-Si膜作为欧姆接触膜26的情况进行了说明，但是，也可采用具有导电性的不透明的金属氧化物。例如，也可以将在确保导电性的组成范围内添加有氧原子的铬(chrome)氧化物CrO_x(x是正数)膜作为欧姆接触膜26。利用采用了Ar气的溅射法，形成Cr膜作为第2金属薄膜8之后，利用采用了Ar和O₂的混合气体的反应性溅射法形成CrO_x膜。或者，也可在形成Cr膜之后进行对该Cr膜的表面照射包括氧气的等离子体的氧等离子体处理，形成CrO_x膜。

此外，作为欧姆接触膜26，也可采用具有导电性的不透明的金属氮化物。例如，也可以将在确保导电性的组成范围内添加有氮原子的氮化铬CrN_x(x是整数)膜作为欧姆接触膜26。在利用采用了Ar气的溅射法形成作为第2金属薄膜8的Cr膜之后，利用采用了Ar和N₂的混合气体反应性溅射法形成CrN_x膜。或者，也能够在形成Cr膜之后进行对该Cr膜的面照射包括氮气的等离子体的氮等离子体处理，形成CrN_x膜。

实施方式6

下面，使用图15对本实施方式6的TFT阵列衬底68进行说明。在本实施方式中，具有与实施方式1～4不同的TFT部的结构，其以外的结构与实施方式1～4相同，所以省略说明。图15是表示本实施方式6的TFT阵列衬底68的剖面结构的图。

如图15所示，在漏电极9a上，形成比漏电极9a小的漏电极9b。由此，在漏电极9a上，设置未形成漏电极9b的区域。优选该区域设置在源电极11侧。即，在半导体膜21和漏电极9a之间的至少1部分上，未形成漏电极9b。同样地，在源电极11a上，形成比源电极11a小的源电极11b。因此，在源电极11a上，设置未形成源电极11b的区域。优选该区域设置在漏电极9侧。即，在半导体膜21和源电极11a之间的至少一部分上，未形成源电极11b。另外，在漏电极9a、源电极11a以及由这些电极夹持的区域上形成半导体膜21。

另外，在图15所示的结构中，示意性地示出半导体膜21的端面与源电极11b以及漏电极9b的端面完全接触地形成的实例，但是，并不限于此。半导体膜21也可以不与源电极11b以及漏电极9b接触而离开地形成。另外，半导体膜21也可以在源电极11b以及漏电极9b上重叠(overlap)。半导体膜21的下表面以与源电极11a以及漏电极9a接触的方式形成。

在第2次光刻工艺(ST307)中，利用具有与实施方式1～4不同的图形的光掩模18，形成这样结构的TFT阵列衬底68。并且，在漏电极9a上未形成漏电极9b的区域以及源电极11a上未形成源电极11b的区域，与设置透过像素电极10a的区域相同地，形成薄膜的抗蚀剂图形20。例如，在光致抗蚀剂14是酚醛树脂系的正型抗蚀剂的情况下，与透过像素电极10a相同地，采用在漏电极9a上未形成漏电极9b的区域以及源电极11a上未形成源电极11b的区域设置有第2曝光部16的光掩模18。

作成这样的结构，由此，半导体膜21和漏电极9的电连接不仅经由漏电极9b进行，而且经由漏电极9a进行。另外，半导体膜21和源电极11的电连接不仅经由源电极11b进行，而且经由源电极11a进行。即，半导体膜21和漏电极9以及源电极11的电连接不是经由第2金属薄膜8而是经由透明导电膜7来进行。因此，可改善TFT的漏电极9以及源电极11与半导体膜21之间的电导通，TFT特性提高。并且，能够可靠地防止TFT的动作不良引起的显示缺陷的发生，并且可提高显示装置的显示品质。另外，实现4个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜的构图中，未采用半色调或灰度色调等的多等级曝光。在由漏电极9和源电极11夹持的区域上，未形成采用多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，能够容易控制漏电极9和源电极11之间的距离。并且，容易控制沟道长度，可抑制沟道长度的差异。

实施方式7

使用图16和图17对本实施方式7的TFT阵列衬底69进行说明。在本实施方式中，具有在实施方式3的TFT阵列衬底63上还设置有凹凸图形的结构，其以外的结构与实施方式3相同，所以，省略。图16是本实施方式7的TFT阵列衬底69的俯视图，图17是图16的D-D线的剖视图。并且，在图16中，栅极绝缘膜6和钝化膜23中仅记载了接触孔。

在图16和图17中，与图8和图9相同的结构部分采用同一标号，对差异进行说明。在图16和图17中，TFT阵列衬底69与实施方式3相同地，具有由透过部和反射部构成的像素电极部。在本实施方式中，在反射部具有凹凸形状的凹凸图形27形成在栅极绝缘膜6和透过像素电极10a之间。即，在反射部，在栅极绝缘膜6上形成凹凸图形27。对于凹凸图形27来说，在其表面设置凹部27a和凸部27b，具有凹凸形状。

并且，与实施方式3相同地，在像素电极部整体上设置从漏电极9a延伸形成的透过像素电极10a。并且，从漏电极9b延伸形成的反射像素电极10b设置在像素电极部的一部分上。即，由透明导电膜7构成的透射像素电极10a以覆盖该凹凸图形27的方式形成。在反射部，在透过像素电极10a上，还形成由第2金属膜8构成反射像素电极10b。即，凹凸图形27以与反射像素电极10b重复的方式设置。因此，对于反射像素电极10b来说，其表面形成为沿着凹凸图形27的凹凸形状。根据反射像素电极10b的该凹凸部，外光被有效地散射，反射部的显示特性改善。

优选凹凸图形27由例如抗蚀剂等具有感光性的树脂膜形成。在这里，凹凸图形27为丙烯酸系(acrylic)的有机树脂膜。使用丙烯酸系的有机树脂膜作为凹凸图形27，由此，凹凸形状的维持性提高，显示质量提高。另外，如果凹凸图形27具有绝缘性，则并不限于有机膜，也可以由无机膜形成。

在这里，反射像素电极10b的图形尺寸形成得比凹凸图形27大。并且，凹凸图形27的图案端部以设置在比反射像素电极10b的图案端部更内侧的方式形成。即，在未设置反射像素电极10b的透过部未形成凹凸图形27。根据这样的结构，透过显示光的透过特性维持为与实施方式3相同。同时，能够利用反射部和透过部之间所产生的台阶差对反射显示光和透过显示光的光路长度进行调整，可提高显示特性。

另外，在本实施方式中，与凹凸图形27相同层的绝缘图形28形成在栅极布线/源极布线交叉部处。绝缘图形28以覆盖源极布线/源极布线交叉部的栅极布线43的方式形成在栅极绝缘膜6上。因此，源极布线44经由栅极绝缘膜6以及绝缘图形28，与栅极布线43交叉。由此，在栅极布线43的图形端部产生栅极绝缘膜6的覆盖(coverage)不良等，也能够防止与在上层交叉的源极布线43的短路不良。

此外，与实施方式1～4相同地，在本实施方式中，半导体膜21形成在漏电极9和源电极11上。

在这里，参照图18～图20，对本实施方式的TFT阵列衬底69的制造方法进行说明。图18～20是实施方式7的TFT阵列衬底69的制造步骤的剖视图。在本实施方式中，在实施方式3的TFT阵列衬底63的制造步骤中，追加用于形成凹凸图形27的制造步骤，其以外的步骤与实施方式3相同，所以省略说明。

与实施方式3相同地，首先，对绝缘衬底1进行纯水清洗(ST301)之后，在绝缘衬底1的整个面上形成第1金属薄膜(ST302)。接着，进行第1次照相制版(ST303)，在第1金属薄膜上形成抗蚀剂图形。经由该抗蚀剂图形，进行湿法刻蚀(ST304)，对第1金属薄膜进行构图。然后，将抗蚀剂图形剥离并除去，进行纯水清洗(ST305)。由此，象图18(a)所示，形成栅电极2、栅极布线43、栅极端子4以及辅助电容电极5。

在接下来ST306的步骤中，本实施方式与实施方式3有很大不同，下面详细地进行说明。以覆盖这些栅电极2、栅极43、栅极端子4以及辅助电容电极5的方式，在绝缘衬底1的整个面上形成作为第1绝缘膜的栅极绝缘膜6。在形成栅极绝缘膜6之后，在本实施方式中，进行用于形成凹凸图形27的照相制版(第2次)。在这里，对作为凹凸图形27采用丙烯酸系的有机树脂膜的情况进行说明，但是，例如，也可以使用抗蚀剂等其它感光性树脂膜。首先，采用旋涂(spincoat)法等，涂敷膜厚约为3.6μm的有机膜29。有机膜29例如能够使用正型的具有感光性的丙烯酸系有机树脂膜。由此，如图18(b)所示，在栅极有机膜6上形成有机膜29。

接着，如图18(c)所示的那样，对该有机膜29进行曝光。此时，与在图5(c)所示的ST307中所采用的光掩模18相同地，采用具有第1曝光部15、第2曝光部16以及遮光部17的光掩模30，进行多等级曝光。例如，在使用正型的有机膜29的情况下，在光掩模30上，在形成凹凸图形27的凸部27b和绝缘图形28的区域设置遮光部17。此外，在形成凹凸图形27的形成凹部27a的区域设置第2曝光部16。采用这样的光掩模30进行有机膜29的曝光之后，利用有机碱系的显影液进行显影。在第1曝光部15处将有机膜29除去，栅极绝缘膜6露出。在遮光部17处形成膜厚较厚的有机膜29的图形，在第2曝光部16处形成膜厚较薄的有机膜29的图形。由此，如图18(d)所示，具有凹凸形状的凹凸图形27形成在成为反射部的区域。即，同时形成不同膜厚的凹部27a和凸部27b。另外，与凹凸图形27一起，覆盖栅极布线43的绝缘图形28形成在成为栅极布线/源极布线交叉部的区域。

在形成凹凸图形27、绝缘图形28之后，形成透明导电膜7以及第2金属薄膜8。具体来说，以覆盖凹凸图形27以及绝缘图形28的方式，在绝缘衬底1整体上形成透明导电膜7。并且，在其上，将第2金属薄膜8形成在绝缘衬底1整体上。与实施方式3相同地，作为透明导电膜7，例如，能够使用由氧化铟(In₂O₃)和氧化锡(SnO₂)混合后的ITO膜。在这里，利用采用了Ar气的溅射法，形成厚度为100nm的ITO膜。另外，采用利用了Ar气体的DC磁控溅射法，形成厚度为200nm的Cr膜，作为第2金属薄膜8。由此，形成图18E的结构。

然后，与实施方式3相同地，进行对透明导电膜7以及第2金属薄膜8构图的照相制版(ST307)。ST307以后的步骤与实施方式3相同，所以省略详细的说明。另外，如上述那样，实施用于形成凹凸图形27以及绝缘图形28的照相制版作为本实施方式的第2次照相制板，此处的照相制版为第3次照相制版。在第2金属薄膜8上涂敷光致抗蚀剂14，如图19(f)所示，采用光掩模18进行多等级曝光。另外，对光致抗蚀剂14进行显影，进行后烘。由此，同时形成图19(g)所示的不同膜厚的抗蚀剂图形19、20。在设置漏电极9、源电极11、源极端子13、源极端子44以及反射像素电极10b的区域，形成厚膜的抗蚀剂图形19。在像素电极部的成为未设置反射像素电极10b的透过部的区域，形成薄膜的抗蚀剂图形20。

接着，在图19(h)中，经由这些抗蚀剂图形19、20，进行第2金属薄膜8的第1次湿法刻蚀(ST308)以及透明导电膜7的湿法刻蚀(ST309)。然后，当进行灰化时(ST310)，如图19(i)所示，薄膜的抗蚀剂图形20被除去。此时，厚膜的抗蚀剂图形19被薄膜化，作为抗蚀剂图形19a而残留。接着，通过该抗蚀剂图形19a，进行第2金属薄膜8的第2次湿法刻蚀(ST311)。此时，凹凸图形27上的第2金属膜8被抗蚀剂图形19a覆盖，所以，未被刻蚀而残留。由此，如图20(j)所示，透明导电膜7仅在像素电极部中的透过部露出。并且，将抗蚀剂图形19a剥离并除去，进行纯水清洗(ST312)。这样，得到图20(k)所示的漏电极9a、9b、透过像素电极10a、反射像素电极10b、源电极11a、11b、源极端子13a、13b以及源极布线44a、44b。

在这些之上形成半导体膜(ST313)。并且，经过照相制版(ST314)、刻蚀(ST315)、抗蚀剂剥离/纯水清洗(ST316)，形成图20(1)所示的具有沟道区域22的半导体膜21(ST316)。并且，如上述那样，实施凹凸图形27以及绝缘图形28形成用的照相制版作为本实施方式的第2次照相制版，所以，此处的照相制版成为第4次的照相制版。

在半导体膜21上，形成第2绝缘膜作为钝化膜23(ST317)。并且，经过照相制版(ST318)、刻蚀(ST319)、抗蚀剂剥离/纯水清洗(ST320)，形成源极端子开口部25和栅极端子开口24。并且，如上述那样，实施凹凸图形27以及绝缘图形28形成用的照相制版作为本实施方式的第2次照相制版，所以，此处的照相制版成为第5次照相制版。经过以上步骤，图20(m)所示的TFT阵列衬底69完成。

这样，在本实施方式中，将具有凹凸形状的凹凸图形27形成在反射像素电极10b之下。由此，反射像素电极10b的表面呈凹凸形状。因此，可有效地使外光散射，可改善反射部的显示特性。另外，控制设置在反射部上的凹凸图形27的膜厚，由此，可调整反射显示光和透过显示光的光路长度，可提高显示特性。另外，在本实施方式中，将绝缘图形28形成在栅极布线/源极布线交叉部处。由此，源极布线44经由栅极绝缘膜6和绝缘图形28与栅极布线43交叉。因此，能够防止栅极布线43和源极布线43的短路不良。

此外，在本实施方式中，实现5个掩模工艺，并且，以与形成漏电极9以及源电极11不同的光刻工艺形成沟道区域22。在用于形成沟道的半导体膜的构图中未采用半色调或灰度色调等的多等级曝光。在被漏极电极9和源电极11夹持的区域上未形成采用多等级曝光的具有膜厚差的抗蚀剂图形的薄膜部，所以，能够容易控制漏电极9和源电极11之间的距离。因此，与实施方式1～6相同地，容易控制沟道长度，可抑制沟道长度的差异。

并且，在本实施方式中，也与实施方式3相同地，能够作成将像素电极部上的钝化膜23除去后的结构。图21是表示本实施方式7的另一实施例的TFT阵列衬底70的剖面结构的图。如图21所示，在像素电极部处未形成钝化膜23，透过像素电极10a的一部分以及反射像素电极10b露出。由此，光的透射率提高，可提高显示亮度。另外，在本实施方式中，通过举例方式对凹凸图形27设置在实施方式3的TFT阵列衬底63上的情况进行了说明，但是，也可设置在实施方式4的TFT阵列衬底65、66上。在本实施方式中，可适当与实施方式5、6组合而使用。

此外，在本实施方式中，也可在像素电极部的反射部的内部设置辅助电容部。图22是本实施方式7的另一实施例的TFT阵列衬底71的俯视图。图23是图22的E-E线的剖视图。在图22和图23中，辅助电容电极5形成在与反射像素电极10b重复的位置。在这样的结构中，可提高像素的开口率，可提高显示特性的性能或降低功耗。因此，不限于本实施方式，在半透过型、反射型的显示装置中，优选这样地在像素电极部的反射部内设置辅助电容部。

并且，在本实施方式中，示例性地对凹凸图形27仅设置在反射部的情况进行了说明，但是，在采用光透过性较高的透明性材料作为凹凸图形27的情况下，也可在透过部形成凹凸图形27。由此，能够精细地调整反射部和透过部之间所产生的台阶差的值。例如，也可使凹凸图形27就这样延伸地设置在透过部。或者，也可以在透过部上延伸地形成膜厚比反射部的凹凸图形27薄的图形。该膜厚较薄的图形例如能够与凹部27a的膜厚相同。

以上，在实施方式1～7中，对具有TFT阵列衬底的各种有源(active)矩阵型液晶显示装置进行了说明，但是，本发明并不限于此。也可以是例如有机EL、或电子纸(paper)等的使用液晶以外的显示材料的显示装置。另外，示例性地对形成ITO膜作为透明导电膜7的情况进行了说明，但是，并不限于此。例如，也可采用由非晶质ITO膜或氧化铟与氧化锌混合后的IZO膜。并且，也可形成由氧化铟、氧化锡以及氧化锌混合后的ITZO膜作为透明导电膜7。这些非晶质ITO膜、IZO膜以及ITZO膜可利用作为弱酸的草酸进行刻蚀。因此，在刻蚀透明导电膜7时，不腐蚀其它布线和电极，可进一步提高成品率。

以上的说明对本发明的实施方式进行了说明，但是，本发明并不限于以上的实施方式。另外，若是本领域的普通技术人员，则能够在本发明的范围内容易地改变、追究、变换以上实施方式的各要素。

Claims

1.一种薄膜晶体管阵列衬底，具有：

形成在衬底上的栅电极；

形成在上述栅电极上的栅极绝缘膜；

源电极以及漏电极，包括透明导电膜以及形成在上述透明导电膜上的金属膜，并形成在上述栅极绝缘膜上；

半导体膜，形成在上述源电极以及上述漏电极上，并且与上述源电极以及上述漏电极电连接；

从上述漏电极延伸形成的像素电极。

2.根据权利要求1的薄膜晶体管阵列衬底，其特征在于，

上述像素电极包括从上述漏电极所包括的透明导电膜延伸的透明导电膜。

3.根据权利要求2的薄膜晶体管阵列衬底，其特征在于，

上述像素电极包括从上述漏电极所包括的金属膜延伸的金属膜。

4.根据权利要求3的薄膜晶体管阵列衬底，其特征在于，

在上述像素电极内，具有未形成金属膜的区域。

5.根据权利要求3的薄膜晶体管阵列衬底，其特征在于，

在上述栅极绝缘膜和上述透明导电膜之间还具有凹凸图形，该凹凸图形以与上述像素电极的金属膜重复的方式形成并且具有凹凸形状。

6.根据权利要求5的薄膜晶体管阵列衬底，其特征在于，

上述凹凸图形由有机膜形成。

7.根据权利要求1～6中的任意一项的薄膜晶体管阵列衬底，其特征在于，

还具有形成在所述源电极以及所述漏电极与所述半导体膜之间的欧姆接触膜，

经由上述欧姆接触膜，上述半导体膜与上述源电极以及上述漏电极电连接。

8.根据权利要求7的薄膜晶体管阵列衬底，其特征在于，

上述欧姆接触膜是在Al、Cr、或Ti中添加有氧原子的导电性的金属氧化膜。

9.根据权利要求7的薄膜晶体管阵列衬底，其特征在于，

上述欧姆接触膜是导电性的金属氮化物。

10.根据权利要求1～6中的任意一项的薄膜晶体管阵列衬底，其特征在于，

上述半导体膜的下表面与上述源电极以及上述漏电极所包括的金属膜接触。

11.根据权利要求1～6中的任意一项的薄膜晶体管阵列衬底，其特征在于，

上述半导体膜的下表面与上述源电极以及上述漏电极所包括的透明导电膜接触。

12.一种显示装置，其特征在于，

具有权利要求1的薄膜晶体管阵列衬底。

13.一种薄膜晶体管阵列衬底的制造方法，具有如下步骤：

在衬底上形成栅电极；

以覆盖上述栅电极的方式形成栅极绝缘膜；

在上述栅极绝缘膜上形成透明导电膜；

在上述透明导电膜上形成金属膜；

利用多灰度曝光，在上述金属膜上形成具有膜厚差的抗蚀剂图形；

经由具有上述膜厚差的抗蚀剂图形，对上述透明导电膜以及上述金属膜进行刻蚀，形成源电极以及漏电极；

对具有上述膜厚差的抗蚀剂图形进行灰化，除去上述抗蚀剂图形的薄膜部；

经由上述上述薄膜部被除去的抗蚀剂图形，对上述金属膜进行刻蚀，形成像素电极；

在形成上述像素电极之后，除去上述薄膜部被除去的抗蚀剂图形，在上述源电极以及上述漏电极上形成半导体膜。

14.根据权利要求13的薄膜晶体管阵列衬底的制造方法，其特征在于，

还具有如下步骤：在形成上述栅极绝缘膜之后，在形成上述透明导电膜之前，在成为上述像素电极的区域的至少一部分上，形成凹凸图形；

在形成上述像素电极的步骤中，以在上述凹凸图形上残留上述金属膜的方式进行刻蚀。

15.根据权利要求14的薄膜晶体管阵列衬底的制造方法，其特征在于，

在形成上述凹凸图形的步骤中，在上述栅极绝缘膜上形成感光性树脂膜，利用多灰度曝光，形成具有膜厚差的上述凹凸图形。

16.根据权利要求15的薄膜晶体管阵列衬底的制造方法，其特征在于，

上述感光性树脂膜是抗蚀剂。

17.根据权利要求15的薄膜晶体管阵列衬底的制造方法，其特征在于，

上述感光性树脂膜是丙烯酸系的有机树脂膜。

18.根据权利要求13～17中的任何一项的薄膜晶体管阵列衬底的制造方法，其特征在于，

还具有在上述金属膜上形成欧姆接触膜的步骤，

在形成上述源电极以及漏电极的步骤中，对上述欧姆接触膜进行刻蚀，

在形成上述像素电极的步骤中，对上述欧姆接触膜进行刻蚀，

在形成上述半导体膜的步骤中，上述半导体膜以与上述欧姆接触膜接触的方式形成。

19.根据权利要求18的薄膜晶体管阵列衬底的制造方法，其特征在于，

20.根据权利要求18的薄膜晶体管阵列衬底的制造方法，其特征在于，

上述欧姆接触膜是导电性的金属氮化物。

21.根据权利要求13～17中的任意一项的薄膜晶体管阵列衬底的制造方法，其特征在于，

在形成上述半导体膜的步骤中，上述半导体膜以与上述源电极以及上述漏电极所包括的上述金属膜接触的方式形成。

22.根据权利要求13～17中的任意一项的薄膜晶体管阵列衬底的制造方法，其特征在于，

在经由上述薄膜部被除去的抗蚀剂图形对上述金属膜进行刻蚀的步骤中，对成为上述源电极以及上述漏电极的区域的上述金属膜进行刻蚀并除去，

在形成上述半导体膜的步骤中，上述半导体膜以与上述源电极以及上述漏电极所包括的上述透明导电膜接触的方式形成。