CN103633147A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN103633147A
CN103633147A CN201310524437.0A CN201310524437A CN103633147A CN 103633147 A CN103633147 A CN 103633147A CN 201310524437 A CN201310524437 A CN 201310524437A CN 103633147 A CN103633147 A CN 103633147A
Authority
CN
China
Prior art keywords
metal
conductive oxide
oxide layer
thin
metal conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310524437.0A
Other languages
English (en)
Inventor
林亮宇
郑君丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103633147A publication Critical patent/CN103633147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明提供一种薄膜晶体管及其制造方法,薄膜晶体管包括栅极、栅极绝缘层、源极以及漏极、金属氧化物半导体层、第一金属氧化物导电层以及第二金属氧化物导电层。栅极绝缘层覆盖栅极。源极以及漏极位于栅极绝缘层上。金属氧化物半导体层覆盖源极、漏极以与栅极上方的栅极绝缘层,以作为通道层。第一金属氧化物导电层位于源极与金属氧化物半导体层之间,以使源极与金属氧化物半导体层隔离开来。第二金属氧化物导电层位于漏极与金属氧化物半导体层之间,以使漏极与金属氧化物半导体层隔离开来。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法,特别是涉及一种可以避免溶液态金属氧化物于烧结后产生在源极(source)与漏极(drain)金属电极表面的氧化现象并降低电阻的薄膜晶体管及其制造方法。
背景技术
随着平面显示技术的发展,具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin film transistor liquid crystaldisplay,TFT-LCD)已逐渐成为市场的主流。现有的薄膜晶体管的制造方法是先于基板上形成栅极(gate),接着于基板上依序沉积绝缘层(insulating layer)与作为通道层(channel)的半导体层以覆盖住栅极,然后于半导体层的两侧分别形成源极(source)以及漏极(drain),如此以制得薄膜晶体管。
关于通道层的制造工程,除了上述利用化学气相沉积法形成半导体层之外,还可以通过将溶液态金属氧化物(solution metal oxide layer)高温烧结的方式形成金属氧化物半导体层(metal oxide semiconductor layer)。依照结构可以将薄膜晶体管分成两型,分别是共面型氧化物薄膜晶体管(coplanar oxideTFT)以及背通道蚀刻型氧化物薄膜晶体管(BCE oxide TFT)。
然而,对于共面型氧化物薄膜晶体管而言,在使用现有金属材料作为源极以及漏极的情况下,由于溶液态金属氧化物在高温烧结时,会发生自身氧化还原反应而于半导体层与源极以及漏极金属层表面形成金属氧化物,进而导致接触电阻过大的问题。
为了改善上述表面氧化的问题,已研究出以金属氧化物(例如氧化铟锡(indium tin oxide,ITO))作为源极以及漏极,然而,由于ITO的电阻过大,可能产生严重的电阻电容延迟(RC delay),进而导致显示面板具有画面均匀度较差的问题,例如画面下局部区域略呈现灰白色的现象。因此,如何开发出避免金属氧化物溶液层于烧结后的表面氧化现象并同时降低电阻的薄膜晶体管,成为研发者所要达成的目标之一。
发明内容
本发明提供一种薄膜晶体管及其制造方法,可以避免以溶液态金属氧化物方式制作薄膜晶体管而产生在源极(source)与漏极(drain)金属电极表面氧化现象并降低电阻。
本发明提供一种薄膜晶体管,其包括栅极、栅极绝缘层、源极以及漏极、金属氧化物半导体层、第一金属氧化物导电层以及第二金属氧化物导电层。栅极绝缘层覆盖栅极。源极以及漏极位于栅极绝缘层上。金属氧化物半导体层覆盖源极、漏极以与栅极上方的栅极绝缘层,以作为通道层。第一金属氧化物导电层位于源极与金属氧化物半导体层之间,以使源极与金属氧化物半导体层隔离开来。第二金属氧化物导电层位于漏极与金属氧化物半导体层之间,以使漏极与金属氧化物半导体层隔离开来。
本发明另提供一种薄膜晶体管的制造方法,此制造方法包括以下步骤。形成栅极;在栅极上方形成栅极绝缘层;于栅极绝缘层上形成源极以及漏极;于源极上形成第一金属氧化物导电层且于漏极上形成第二金属氧化物导电层;于第一金属氧化物导电层、第二金属氧化物导电层以与栅极上方的栅极绝缘层上形成金属氧化物半导体层,以作为通道层,其中第一金属氧化物导电层隔离源极与金属氧化物半导体层,且第二金属氧化物导电层隔离漏极与金属氧化物半导体层。
基于上述,本发明的薄膜晶体管的源极以及漏极同时具有金属层以及覆盖于金属层上的金属氧化物导电层,如此可以避免金属氧化物半导体层于高温烧结制造工程中与金属层之间的表面氧化物生成,并且可以降低金属氧化物半导体层与源极以及漏极之间的接触电阻。
为让本发明的上述特征和优点能更明显易懂,以下特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A至图1F为本发明第一实施例的薄膜晶体管的制造工程剖面图;
图2为本发明一实施例的薄膜晶体管的剖面图;
图3为本发明另一实施例的薄膜晶体管的剖面图;
图4A至图4C为本发明第二实施例的薄膜晶体管的部分制造工程剖面图;
图5为本发明一实施例的薄膜晶体管的剖面图;
图6为本发明另一实施例的薄膜晶体管的剖面图。
附图标记
100:基板                          104:栅极绝缘层
106、106’:第一金属氧化物导电层   108、108’:第二金属氧化物导电层
110:金属氧化物半导体层            112:平坦层
D:漏极                            d、d’:距离
G:栅极                            S:源极
具体实施方式
以下将配合附图详细地说明本发明第一实施例的薄膜晶体管的制造方法。图1A至图1F为本发明第一实施例的薄膜晶体管的制造工程剖面图。为了清楚起见,图1A至图1F仅示出薄膜晶体管的部分构件。
首先,请参照图1A,在基板100上形成栅极G。此基板100的材质可以是玻璃、石英、有机聚合物或是不透光/反射材料(例如导电材料、金属、晶圆、陶瓷、或其它适用的材料)等。栅极G的形成方法例如是先形成第一导体层(未示出),再图案化第一导体层而形成。第一导体层一般是使用金属材料,例如钼、钛、铝、铬、铜、锡、钽、钨、金或银等金属材料,然而本发明不限于此。第一导体层也可以使用其它导电材料,例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆栈层。第一导体层的形成方法例如是物理气相沉积法,例如溅镀法,然而本发明不限于此。
然后,请参照图1B,在栅极G上方形成栅极绝缘层104,且栅极绝缘层104覆盖栅极G。栅极绝缘层104的材料例如是氧化硅、氮化硅、氮氧化硅等介电材料或上述至少两种材料的堆栈层。栅极绝缘层104的形成方法例如是化学气相沉积法,然而本发明不限于此。
接着,请参照图1C,于栅极绝缘层104上形成源极S以及漏极D,其中源极S与漏极D互不接触。源极S以及漏极D的形成方法例如是先形成覆盖栅极绝缘层104的第二导体层(未示出),再图案化第二导体层而形成。第二导体层一般是使用金属材料形成单层或多层结构,金属材料例如钼、钛、铝、铬、铜、锡、钽、钨、金或银等,然而本发明不限于此。第二导体层也可以使用其它导电材料,例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆栈层。第二导体层的形成方法例如是物理气相沉积法,例如溅镀法,然而本发明不限于此。图案化第二导体层的方法例如是以传统的微影以及蚀刻程序完成。
再来,请参照图1D,在源极S上形成第一金属氧化物导电层106且于漏极D上形成第二金属氧化物导电层108。具体地说,第一金属氧化物导电层106覆盖源极S的一侧表面以及部分上表面,且第二金属氧化物导电层108覆盖漏极D的一侧表面以及部分上表面。
第一金属氧化物导电层106以及第二金属氧化物导电层108的材料例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物等或是上述至少两者的堆栈层。第一金属氧化物导电层106以及第二金属氧化物导电层108的厚度例如是500埃至1300埃。
接者,请参照图1E,于第一金属氧化物导电层106、第二金属氧化物导电层108以及栅极G上方的栅极绝缘层104上形成金属氧化物半导体层110,以作为通道层(channel)。值得注意的是,在本实施例中,第一金属氧化物导电层106仅需覆盖源极S至可使源极S与金属氧化物半导体层110隔离开来即可;同样地,第二金属氧化物导电层108仅需覆盖漏极D至使漏极D与金属氧化物半导体层110隔离开来即可,然而本发明不限于此。
金属氧化物半导体层110包括铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物等或是上述至少两者的堆栈层。在此,上述第一金属氧化物导电层106以及第二金属氧化物导电层108中的金属氧化物的氧含量相对较低以作为导电层。另外,金属氧化物半导体层110中的金属氧化物的氧含量相对较高以作为半导体层。
在本实施例中,金属氧化物半导体层110的形成方法包括以下步骤:首先,在第一金属氧化物导电层106、第二金属氧化物导电层108以及栅极G上方的栅极绝缘层104上涂布溶液态金属氧化物;接着,进行烧结程序,以使溶液态金属氧化物形成金属氧化物半导体层110。可使用现有的方法涂布金属氧化物溶液层,例如旋转涂布、辊轴涂布、帘式涂布、流动式涂布、印刷式涂布、精细凹型涂布、凹型涂布、环棒式涂布等。可使用现有的方法进行烧结,烧结温度例如是300℃至400℃,烧结时间例如是1小时。然而本发明不限于此。视需要,可重复多次烧结循环。
溶液态金属氧化物包括溶剂以及溶解在溶剂中的有机金属前驱物(precursor)。所使用的溶剂并未限定,只要可溶解有机金属前驱物即适用,例如2-甲氧基乙醇(2-methoxyl ethanol)。有机金属前驱物例如金属卤化物(metal halide),然而本发明不限于此。
最后,请参照图1F,于基板100上形成平坦层112,以覆盖上述形成的金属氧化物半导体层110、第一金属氧化物导电层106、第二金属氧化物导电层108、栅极G、源极S以及漏极D,从而完成本发明一实施例的薄膜晶体管。平坦层112为未图案化的膜层,但本发明不限于此。其中,平坦层112的材料包括无机材料,例如是氧化硅、氮化硅、氮氧化硅等或上述至少两种材料的堆栈层;有机材料,例如是聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类等或上述的组合;或上述组合。
在将本发明实施例的薄膜晶体管作为薄膜晶体管液晶显示器(TFT-LCD)的驱动元件的情况下,于上述形成平坦层112之后,可进一步于平坦层112上形成像素电极(未示出)。本发明实施例提供的薄膜晶体管还可应用于主动式有机发光显示器(active matrix organic light emitting display,AMOLED),然而本发明不限于此。
图2为本发明一实施例的薄膜晶体管的剖面图。图3为本发明另一实施例的薄膜晶体管的剖面图。在这些实施例中的薄膜晶体管的制造方法与上述图1的实施例的步骤相似,请参照图1F、图2与图3,唯一的差异在于,图2的实施例的第一金属氧化物导电层106与第二金属氧化物导电层108分别朝源极S与漏极D未被覆盖的侧表面上延伸。而在图3的实施例中,第一金属氧化物导电层106完全覆盖源极S,且第二金属氧化物导电层108完全覆盖漏极D。
以下将配合附图详细地说明本发明第二实施例的薄膜晶体管的制造方法。图4A至图4C为本发明第二实施例的薄膜晶体管的部分制造工程剖面图。为了清楚起见,图4A至图4C仅示出薄膜晶体管的部分构件。
在本实施例中,薄膜晶体管的制造方法与上述实施例的步骤相似,因此相同或相似的元件以相同或相似的符号表示,且相同步骤不再重复说明。请参照图4A,唯一的差异在于,在栅极绝缘层104上形成源极S以及漏极D之后,第一金属氧化物导电层106’与第二金属氧化物导电层108’除了分别覆盖源极S与漏极D的上表面以及侧表面之外,还朝源极S与漏极D之间的空隙延伸。第一金属氧化物导电层106’位于源极S与漏极D之间的边缘至源极S的第一距离为d,第二金属氧化物导电层108’位于源极S与漏极D之间的边缘至漏极D的第二距离d’,且第一距离d与第二距离d’可以介于1微米至5微米之间,较佳介于1微米至2微米之间;在其它实施例中第一距离d与第二距离d’可以相同或是不同。
接着,如图4B所示,于第一金属氧化物导电层106’、第二金属氧化物导电层108’以与栅极G上方的栅极绝缘层104上形成金属氧化物半导体层110,以作为通道层。如图4C所示,于基板100上形成平坦层112,以覆盖上述形成的金属氧化物半导体层110、第一金属氧化物导电层106’、第二金属氧化物导电层108’、栅极G、源极S以及漏极D,从而完成本发明第二实施例的薄膜晶体管。上述图4B与图4C中的步骤分别与图1E与图1F中的步骤相同或相似。
类似地,图5为本发明一实施例的薄膜晶体管的剖面图。图6为本发明另一实施例的薄膜晶体管的剖面图。在这些实施例中的薄膜晶体管的制造方法与上述图4的实施例的步骤相似,请参照图4C、图5与图6,唯一的差异在于,图5的实施例的第一金属氧化物导电层106’与第二金属氧化物导电层108’分别朝源极S与漏极D未被覆盖的侧表面上延伸。而在图6的实施例中,第一金属氧化物导电层106’完全覆盖源极S,且第二金属氧化物导电层108’完全覆盖漏极D。
为了证明本发明的同时具有金属层以及覆盖于金属层上的金属氧化物导电层(例如ITO)作为源极S以及漏极D导线的薄膜晶体管确实可有效地降低源极以及漏极导线的电阻且于高温烧结后仍不会影响导线的电阻值,特以下面的实验例1至实验例4作验证。其实验条件与结果示于表1。
[实验例1]
根据上述实施例中的步骤制作薄膜晶体管,并以ITO作为源极S以及漏极D的金属氧化物导电层。ITO的厚度为500埃,且源极S以及漏极D的金属层的厚度为2000埃。在涂布溶液态金属半导体材料前,先测量S/D导线的电阻,此即为表1中的烧结前的S/D导线电阻。接着,在涂布溶液态金属半导体材料后进行370℃下烧结1次之后,再次测量S/D导线的电阻,此即为表1中的烧结后的S/D导线电阻。
[实验例2]
与实验例1相似,源极S以及漏极D的金属层的厚度为2000埃,其差异在于ITO的厚度为750埃。同样地,于涂布溶液态金属半导体材料前先测量S/D导线的电阻。接着,在涂布溶液态金属半导体材料后进行370℃下烧结2次之后,再次测量S/D导线的电阻,其结果示于表1。
[实验例3]
与实验例1相似,源极S以及漏极D的金属层的厚度为2000埃,其差异在于ITO的厚度为1300埃。同样地,于涂布溶液态金属半导体材料前先测量S/D导线的电阻。接着,在涂布溶液态金属半导体材料后进行370℃下烧结1次之后,再次测量S/D导线的电阻,其结果示于表1。
[比较例1]
根据上述的步骤制作薄膜晶体管,唯一不同之处在于,在比较例1中,不以金属层来形成源极S以及漏极D,而直接以厚度为1300埃的ITO来形成源极S以及漏极D。同样地,于涂布溶液态金属半导体材料后并于烧结前先测量S/D导线的电阻。接着,在370℃下烧结2次之后,再次测量S/D导线的电阻,
其结果示于表1。
表1
Figure BDA0000404202560000071
根据表1的结果,可知在源极S以及漏极D导线具有金属层以及覆盖于金属层上的金属氧化物导电层(例如ITO)的情况下,确实可明显地降低源极以及漏极导线的电阻,且于高温烧结后仍然不会影响导线的电阻值。
综上所述,在本发明的薄膜晶体管中,源极以及漏极同时具有金属层与覆盖于金属层上的金属氧化物导电层,如此可以避免溶液态金属氧化物半导体层于高温烧结中与金属层之间的表面氧化物生成,并且可以降低金属氧化物半导体层与源极以及漏极之间的接触电阻,进而改善电阻电容延迟并提高由薄膜晶体管驱动的显示面板的画面均匀度。
虽然而本发明已以实施例揭示如上,然而其并非用以限定本发明,任何所属技术领域中具有通常知识的人员,在不脱离本发明的精神和范围内,可作些许的变更与修饰,因此本发明的保护范围应当由所附的权利要求书所界定为准。

Claims (18)

1.一种薄膜晶体管,其特征在于,包括:
一栅极;
一栅极绝缘层,覆盖该栅极;
一源极以及一漏极,位于该栅极绝缘层上;
一金属氧化物半导体层,覆盖该源极、该漏极以及该栅极上方的该栅极绝缘层,以作为一通道层;
一第一金属氧化物导电层,位于该源极与该金属氧化物半导体层之间,以使该源极与该金属氧化物半导体层隔离开来;以及
一第二金属氧化物导电层,位于该漏极与该金属氧化物半导体层之间,以使该漏极与该金属氧化物半导体层隔离开来。
2.根据权利要求1所述的薄膜晶体管,其特征在于,该第一金属氧化物导电层覆盖该源极的一上表面以及一侧表面,且该第二金属氧化物导电层覆盖该漏极的一上表面以及一侧表面。
3.根据权利要求1所述的薄膜晶体管,其特征在于,该第一金属氧化物导电层完全覆盖该源极,且该第二金属氧化物导电层完全覆盖该漏极。
4.根据权利要求1所述的薄膜晶体管,其特征在于,该第一金属氧化物导电层与该第二金属氧化物导电层还分别朝该源极与该漏极之间的一空隙延伸。
5.根据权利要求4所述的薄膜晶体管,其特征在于,该第一金属氧化物导电层位于该源极与该漏极之间的边缘至该源极具有一第一距离,该第二金属氧化物导电层位于该源极与该漏极之间的边缘至该漏极具有一第二距离,且该第一距离与该第二距离介于1微米至5微米之间。
6.根据权利要求5所述的薄膜晶体管,其特征在于,该第一距离与该第二距离相同。
7.根据权利要求5所述的薄膜晶体管,其特征在于,该第一距离与该第二距离不同。
8.根据权利要求1所述的薄膜晶体管,其特征在于,该源极以及该漏极的材质包括金属材料。
9.一种薄膜晶体管的制造方法,其特征在于,包括:
形成一栅极;
在该栅极上方形成一栅极绝缘层;
于该栅极绝缘层上形成一源极以及一漏极;
于该源极上形成一第一金属氧化物导电层且于该漏极上形成一第二金属氧化物导电层;
于该第一金属氧化物导电层、该第二金属氧化物导电层以及该栅极上方的该栅极绝缘层上形成一金属氧化物半导体层,以作为一通道层,
其中该第一金属氧化物导电层隔离该源极与该金属氧化物半导体层,且该第二金属氧化物导电层隔离该漏极与该金属氧化物半导体层。
10.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,形成该金属氧化物半导体层的方法包括:
在该第一金属氧化物导电层、该第二金属氧化物导电层以及该栅极上方的该栅极绝缘层上涂布一溶液态金属氧化物;
进行一烧结程序,以使该溶液态金属氧化物形成该金属氧化物半导体层。
11.根据权利要求10所述的薄膜晶体管的制造方法,其特征在于,该溶液态金属氧化物溶液层包括一溶剂以及溶解在该溶剂中的一有机金属前驱物。
12.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,该第一金属氧化物导电层覆盖该源极的一上表面以及一侧表面,且该第二金属氧化物导电层覆盖该漏极的一上表面以及一侧表面。
13.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,该第一金属氧化物导电层完全覆盖该源极,且该第二金属氧化物导电层完全覆盖该漏极。
14.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,该第一金属氧化物导电层与该第二金属氧化物导电层还分别朝该源极与该漏极之间的一空隙延伸。
15.根据权利要求14所述的薄膜晶体管的制造方法,其特征在于,该第一金属氧化物导电层位于该源极与该漏极之间的边缘至该源极具有一第一距离,该第二金属氧化物导电层位于该源极与该漏极之间的边缘至该漏极具有一第二距离,且该第一距离与该第二距离介于1微米至5微米之间。
16.根据权利要求15所述的薄膜晶体管的制造方法,其特征在于,该第一距离与该第二距离相同。
17.根据权利要求15所述的薄膜晶体管的制造方法,其特征在于,该第一距离与该第二距离不同。
18.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于,该源极以及该漏极的材质包括金属材料。
CN201310524437.0A 2013-09-13 2013-10-29 薄膜晶体管及其制造方法 Pending CN103633147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102133278 2013-09-13
TW102133278A TWI513005B (zh) 2013-09-13 2013-09-13 薄膜電晶體及其製造方法

Publications (1)

Publication Number Publication Date
CN103633147A true CN103633147A (zh) 2014-03-12

Family

ID=50213972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310524437.0A Pending CN103633147A (zh) 2013-09-13 2013-10-29 薄膜晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN103633147A (zh)
TW (1) TWI513005B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374881A (zh) * 2014-08-29 2016-03-02 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
CN106298876A (zh) * 2015-05-25 2017-01-04 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及其制造方法
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板
CN110890428A (zh) * 2018-09-07 2020-03-17 联华电子股份有限公司 氧半导体场效晶体管及其形成方法
CN110993698A (zh) * 2019-12-18 2020-04-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111171551A (zh) * 2020-01-20 2020-05-19 深圳市德诚旺科技有限公司 无油压缩机皮碗的pok复合材料及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016153022A1 (ja) * 2015-03-25 2016-09-29 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909260A (zh) * 2005-08-01 2007-02-07 三星电子株式会社 平板显示器和平板显示器的制造方法
CN101257032A (zh) * 2007-02-13 2008-09-03 三菱电机株式会社 薄膜晶体管阵列衬底、其制造方法以及显示装置
CN101326644A (zh) * 2006-02-02 2008-12-17 日本财团法人高知县产业振兴中心 薄膜晶体管及其制造方法
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI401750B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909260A (zh) * 2005-08-01 2007-02-07 三星电子株式会社 平板显示器和平板显示器的制造方法
CN101326644A (zh) * 2006-02-02 2008-12-17 日本财团法人高知县产业振兴中心 薄膜晶体管及其制造方法
CN101257032A (zh) * 2007-02-13 2008-09-03 三菱电机株式会社 薄膜晶体管阵列衬底、其制造方法以及显示装置
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374881A (zh) * 2014-08-29 2016-03-02 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
CN105374881B (zh) * 2014-08-29 2018-05-25 中华映管股份有限公司 氧化物半导体薄膜晶体管及其制造方法
CN106298876A (zh) * 2015-05-25 2017-01-04 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及其制造方法
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板
CN106328693B (zh) * 2015-06-23 2019-07-05 群创光电股份有限公司 显示面板
CN110890428A (zh) * 2018-09-07 2020-03-17 联华电子股份有限公司 氧半导体场效晶体管及其形成方法
CN110890428B (zh) * 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
US11631771B2 (en) 2018-09-07 2023-04-18 United Microelectronics Corp. Oxide semiconductor field effect transistor
CN110993698A (zh) * 2019-12-18 2020-04-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110993698B (zh) * 2019-12-18 2022-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111171551A (zh) * 2020-01-20 2020-05-19 深圳市德诚旺科技有限公司 无油压缩机皮碗的pok复合材料及其制备方法
CN111171551B (zh) * 2020-01-20 2022-05-10 深圳市德诚旺科技有限公司 无油压缩机皮碗的pok复合材料及其制备方法

Also Published As

Publication number Publication date
TW201511289A (zh) 2015-03-16
TWI513005B (zh) 2015-12-11

Similar Documents

Publication Publication Date Title
CN103633147A (zh) 薄膜晶体管及其制造方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN102456696B (zh) 显示装置及其制造方法
CN109273409A (zh) 一种显示面板、其制作方法及显示装置
CN103456793A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN108598089A (zh) Tft基板的制作方法及tft基板
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
TWI497689B (zh) 半導體元件及其製造方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN106129086A (zh) Tft基板及其制作方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN107799466A (zh) Tft基板及其制作方法
TWI599023B (zh) 畫素結構與其製造方法
CN109309122A (zh) 阵列基板及其制造方法、显示装置
WO2017008410A1 (zh) 一种薄膜晶体管结构及其制备方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN102629589A (zh) 一种阵列基板及其制作方法和显示装置
CN100483233C (zh) 平面显示器的像素结构及其制造方法
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
CN105514122A (zh) Tft阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140312