TW201511289A - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW201511289A
TW201511289A TW102133278A TW102133278A TW201511289A TW 201511289 A TW201511289 A TW 201511289A TW 102133278 A TW102133278 A TW 102133278A TW 102133278 A TW102133278 A TW 102133278A TW 201511289 A TW201511289 A TW 201511289A
Authority
TW
Taiwan
Prior art keywords
metal oxide
conductive layer
source
drain
thin film
Prior art date
Application number
TW102133278A
Other languages
English (en)
Other versions
TWI513005B (zh
Inventor
Liang-Yu Lin
Chun-Cheng Cheng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102133278A priority Critical patent/TWI513005B/zh
Priority to CN201310524437.0A priority patent/CN103633147A/zh
Publication of TW201511289A publication Critical patent/TW201511289A/zh
Application granted granted Critical
Publication of TWI513005B publication Critical patent/TWI513005B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體及其製造方法,薄膜電晶體包括閘極、閘極絕緣層、源極以及汲極、金屬氧化物半導體層、第一金屬氧化物導電層以及第二金屬氧化物導電層。閘極絕緣層覆蓋閘極。源極以及汲極位於閘極絕緣層上。金屬氧化物半導體層覆蓋源極、汲極以及閘極上方之閘極絕緣層,以作為通道層。第一金屬氧化物導電層位於源極與金屬氧化物半導體層之間,以使源極與金屬氧化物半導體層隔離開來。第二金屬氧化物導電層位於汲極與金屬氧化物半導體層之間,以使汲極與金屬氧化物半導體層隔離開來。

Description

薄膜電晶體及其製造方法
本發明是有關於一種薄膜電晶體及其製造方法,且特別是有關於一種可以避免溶液態金屬氧化物於燒結後產生在源極(source)與汲極(drain)金屬電極表面的氧化現象並降低電阻的薄膜電晶體及其製造方法。
隨著平面顯示技術的發展,具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶體液晶顯示器(thin film transistor liquid crystal display,TFT-LCD)已逐漸成為市場之主流。習知的薄膜電晶體的製造方法是先於基板上形成閘極(gate),接著於基板上依序沈積絕緣層(insulating layer)與作為通道層(channel)的半導體層以覆蓋住閘極,然後於半導體層的兩側分別形成源極(source)以及汲極(drain),如此以製得薄膜電晶體。
關於通道層的製程,除了上述利用化學氣相沈積法形成半導體層之外,還可以透過將溶液態金屬氧化物(solution metal oxide layer)高溫燒結的方式形成金屬氧化物半導體層(metal oxide semiconductor layer)。依照結構可以將薄膜電晶體分成兩型,分別是共面型氧化物薄膜電晶體(coplanar oxide TFT)以及背通道蝕刻型氧化物薄膜電晶體(BCE oxide TFT)。
然而,對於共面型氧化物薄膜電晶體而言,在使用習知金屬材料作為源極以及汲極的情況下,由於溶液態金屬氧化物在高溫燒結時,會發生自身氧化還原反應而於半導體層與源極以及汲極金屬層表面形成金屬氧化物,進而導致接觸電阻過大的問題。
為了改善上述表面氧化的問題,已研究出以金屬氧化物(例如氧化銦錫(indium tin oxide,ITO))作為源極以及汲極,然而,由於ITO的電阻過大,可能產生嚴重的電阻電容延遲(RC delay),進而導致顯示面板具有畫面均勻度較差的問題,例如畫面下局部區域略呈現灰白色的現象。因此,如何開發出避免金屬氧化物溶液層於燒結後的表面氧化現象並同時降低電阻的薄膜電晶體,實為研發者所欲達成的目標之一。
本發明提供一種薄膜電晶體及其製造方法,可以避免以溶液態金屬氧化物方式製作薄膜電晶體而產生在源極(source)與汲極(drain)金屬電極表面氧化現象並降低電阻。
本發明提供一種薄膜電晶體,其包括閘極、閘極絕緣層、源極以及汲極、金屬氧化物半導體層、第一金屬氧化物導電層以 及第二金屬氧化物導電層。閘極絕緣層覆蓋閘極。源極以及汲極位於閘極絕緣層上。金屬氧化物半導體層覆蓋源極、汲極以及閘極上方之閘極絕緣層,以作為通道層。第一金屬氧化物導電層位於源極與金屬氧化物半導體層之間,以使源極與金屬氧化物半導體層隔離開來。第二金屬氧化物導電層位於汲極與金屬氧化物半導體層之間,以使汲極與金屬氧化物半導體層隔離開來。
本發明另提供一種薄膜電晶體的製造方法,此製造方法包括以下步驟。形成閘極;在閘極上方形成閘極絕緣層;於閘極絕緣層上形成源極以及汲極;於源極上形成第一金屬氧化物導電層且於汲極上形成第二金屬氧化物導電層;於第一金屬氧化物導電層、第二金屬氧化物導電層以及閘極上方之閘極絕緣層上形成金屬氧化物半導體層,以作為通道層,其中第一金屬氧化物導電層隔離源極與金屬氧化物半導體層,且第二金屬氧化物導電層隔離汲極與金屬氧化物半導體層。
基於上述,本發明之薄膜電晶體的源極以及汲極同時具有金屬層以及覆蓋於金屬層上的金屬氧化物導電層,如此可以避免金屬氧化物半導體層於高溫燒結製程中與金屬層之間的表面氧化物生成,並且可以降低金屬氧化物半導體層與源極以及汲極之間的接觸電阻。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧基板
104‧‧‧閘極絕緣層
106、106’‧‧‧第一金屬氧化物導電層
108、108’‧‧‧第二金屬氧化物導電層
110‧‧‧金屬氧化物半導體層
112‧‧‧平坦層
D‧‧‧汲極
d、d’‧‧‧距離
G‧‧‧閘極
S‧‧‧源極
圖1A至圖1F為本發明第一實施例之薄膜電晶體的製程剖面圖。
圖2為本發明一實施例之薄膜電晶體的剖面圖。
圖3為本發明另一實施例之薄膜電晶體的剖面圖。
圖4A至圖4C為本發明第二實施例之薄膜電晶體的部分製程剖面圖。
圖5為本發明一實施例之薄膜電晶體的剖面圖。
圖6為本發明另一實施例之薄膜電晶體的剖面圖。
以下將配合圖式詳細地說明本發明第一實施例的薄膜電晶體的製造方法。圖1A至圖1F為本發明第一實施例之薄膜電晶體的製程剖面圖。為了清楚起見,圖1A至圖1F僅繪示薄膜電晶體的部分構件。
首先,請參照圖1A,在基板100上形成閘極G。此基板100的材質可以是玻璃、石英、有機聚合物或是不透光/反射材料(例如導電材料、金屬、晶圓、陶瓷、或其它適用的材料)等。閘極G的形成方法例如是先形成第一導體層(未繪示),再圖案化第一導體層而形成之。第一導體層一般是使用金屬材料,例如鉬、鈦、鋁、鉻、銅、錫、鉭、鎢、金或銀等金屬材料,然本發明不限於此。 第一導體層也可以使用其他導電材料,例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其他導電材料的堆疊層。第一導體層的形成方法例如是物理氣相沈積法,例如濺鍍法,然本發明不限於此。
然後,請參照圖1B,在閘極G上方形成閘極絕緣層104,且閘極絕緣層104覆蓋閘極G。閘極絕緣層104的材料例如是氧化矽、氮化矽、氮氧化矽等介電材料或上述至少二種材料的堆疊層。閘極絕緣層104的形成方法例如是化學氣相沈積法,然本發明不限於此。
接著,請參照圖1C,於閘極絕緣層104上形成源極S以及汲極D,其中源極S與汲極D互不接觸。源極S以及汲極D的形成方法例如是先形成覆蓋閘極絕緣層104的第二導體層(未繪示),再圖案化第二導體層而形成之。第二導體層一般是使用金屬材料形成單層或多層結構,金屬材料例如鉬、鈦、鋁、鉻、銅、錫、鉭、鎢、金或銀等,然本發明不限於此。第二導體層也可以使用其他導電材料,例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其他導電材料的堆疊層。第二導體層的形成方法例如是物理氣相沈積法,例如濺鍍法,然本發明不限於此。圖案化第二導體層的方法例如是以傳統的微影以及蝕刻程序完成。
再來,請參照圖1D,在源極S上形成第一金屬氧化物導電層106且於汲極D上形成第二金屬氧化物導電層108。具體地 說,第一金屬氧化物導電層106覆蓋源極S之一側表面以及部分上表面,且第二金屬氧化物導電層108覆蓋汲極D之一側表面以及部分上表面。
第一金屬氧化物導電層106以及第二金屬氧化物導電層108的材料例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物等或是上述至少二者之堆疊層。第一金屬氧化物導電層106以及第二金屬氧化物導電層108的厚度例如是500埃至1300埃。
接者,請參照圖1E,於第一金屬氧化物導電層106、第二金屬氧化物導電層108以及閘極G上方之閘極絕緣層104上形成金屬氧化物半導體層110,以作為通道層(channel)。值得注意的是,在本實施例中,第一金屬氧化物導電層106僅需覆蓋源極S至可使源極S與金屬氧化物半導體層110隔離開來即可;同樣地,第二金屬氧化物導電層108僅需覆蓋汲極D至使汲極D與金屬氧化物半導體層110隔離開來即可,然本發明不限於此。
金屬氧化物半導體層110包括銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物等或是上述至少二者之堆疊層。在此,上述第一金屬氧化物導電層106以及第二金屬氧化物導電層108中的金屬氧化物的氧含量相對較低以作為導電層。另外,金屬氧化物半導體層110中的金屬氧化物的氧含量相對較高以作為半導體層。
在本實施例中,金屬氧化物半導體層110的形成方法包 括以下步驟:首先,在第一金屬氧化物導電層106、第二金屬氧化物導電層108以及閘極G上方之閘極絕緣層104上塗佈溶液態金屬氧化物;再來,進行燒結程序,以使溶液態金屬氧化物形成金屬氧化物半導體層110。可使用習知的方法塗佈金屬氧化物溶液層,例如旋轉塗佈、輥軸塗佈、簾式塗佈、流動式塗佈、印刷式塗佈、精細凹型塗佈、凹型塗佈、環棒式塗佈等。可使用習知的方法進行燒結,燒結溫度例如是300℃至400℃,燒結時間例如是1小時。然本發明不限於此。視需要,可重複多次燒結循環。
溶液態金屬氧化物包括溶劑以及溶解在溶劑中的有機金屬前驅物(precursor)。所使用的溶劑並未限定,只要可溶解有機金屬前驅物即適用,例如2-甲氧基乙醇(2-methoxyl ethanol)。有機金屬前驅物例如金屬鹵化物(metal halide),然本發明不限於此。
最後,請參照圖1F,於基板100上形成平坦層112,以覆蓋上述形成的金屬氧化物半導體層110、第一金屬氧化物導電層106、第二金屬氧化物導電層108、閘極G、源極S以及汲極D,從而完成本發明一實施例的薄膜電晶體。平坦層112為未圖案化的膜層,但本發明不限於此。其中,平坦層112的材料包括無機材料,例如是氧化矽、氮化矽、氮氧化矽等或上述至少二種材料的堆疊層;有機材料,例如是聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類等或上述之組合;或上述組合。
在將本發明實施例的薄膜電晶體作為薄膜電晶體液晶顯 示器(TFT-LCD)之驅動元件的情況下,於上述形成平坦層112之後,可進一步於平坦層112上形成畫素電極(未繪示)。本發明實施例提供的薄膜電晶體還可應用於主動式有機發光顯示器(active matrix organic light emitting display,AMOLED),然本發明不限於此。
圖2為本發明一實施例之薄膜電晶體的剖面圖。圖3為本發明另一實施例之薄膜電晶體的剖面圖。在這些實施例中之薄膜電晶體的製造方法與上述圖1之實施例的步驟相似,請參照圖1F、圖2與圖3,唯一的差異在於,圖2之實施例的第一金屬氧化物導電層106與第二金屬氧化物導電層108分別朝源極S與汲極D未被覆蓋之側表面上延伸。而在圖3的實施例中,第一金屬氧化物導電層106完全覆蓋源極S,且第二金屬氧化物導電層108完全覆蓋汲極D。
以下將配合圖式詳細地說明本發明第二實施例的薄膜電晶體的製造方法。圖4A至圖4C為本發明第二實施例之薄膜電晶體的部分製程剖面圖。為了清楚起見,圖4A至圖4C僅繪示薄膜電晶體的部分構件。
在本實施例中,薄膜電晶體的製造方法與上述實施例的步驟相似,因此相同或相似的元件以相同或相似的符號表示,且相同步驟不再重複說明。請參照圖4A,唯一的差異在於,在閘極絕緣層104上形成源極S以及汲極D之後,第一金屬氧化物導電層106’與第二金屬氧化物導電層108’除了分別覆蓋源極S與汲極 D之上表面以及側表面之外,更朝源極S與汲極D之間的空隙延伸。第一金屬氧化物導電層106’位於源極S與汲極D之間的邊緣至源極S的第一距離為d,第二金屬氧化物導電層108’位於源極S與汲極D之間的邊緣至汲極D的第二距離d’,且第一距離d與第二距離d’可以介於1微米至5微米之間,較佳介於1微米至2微米之間;在其它實施例中第一距離d與第二距離d’可以相同或是不同。
接著,如圖4B所示,於第一金屬氧化物導電層106’、第二金屬氧化物導電層108’以及閘極G上方之閘極絕緣層104上形成金屬氧化物半導體層110,以作為通道層。如圖4C所示,於基板100上形成平坦層112,以覆蓋上述形成的金屬氧化物半導體層110、第一金屬氧化物導電層106’、第二金屬氧化物導電層108’、閘極G、源極S以及汲極D,從而完成本發明第二實施例的薄膜電晶體。上述圖4B與圖4C中的步驟分別與圖1E與圖1F中的步驟相同或相似。
類似地,圖5為本發明一實施例之薄膜電晶體的剖面圖。圖6為本發明另一實施例之薄膜電晶體的剖面圖。在這些實施例中之薄膜電晶體的製造方法與上述圖4之實施例的步驟相似,請參照圖4C、圖5與圖6,唯一的差異在於,圖5之實施例的第一金屬氧化物導電層106’與第二金屬氧化物導電層108’分別朝源極S與汲極D未被覆蓋之側表面上延伸。而在圖6的實施例中,第一金屬氧化物導電層106’完全覆蓋源極S,且第二金屬氧化物導 電層108’完全覆蓋汲極D。
為了證明本發明之同時具有金屬層以及覆蓋於金屬層上的金屬氧化物導電層(例如ITO)作為源極S以及汲極D導線的薄膜電晶體確實可有效地降低源極以及汲極導線的電阻且於高溫燒結後仍不會影響導線的電阻值,特以下面的實驗例1至實驗例4作驗證。其實驗條件與結果示於表1。
[實驗例1]
根據上述實施例中的步驟製作薄膜電晶體,並以ITO作為源極S以及汲極D之金屬氧化物導電層。ITO的厚度為500埃,且源極S以及汲極D之金屬層的厚度為2000埃。在塗佈溶液態金屬半導體材料前,先測量S/D導線的電阻,此即為表1中的燒結前之S/D導線電阻。接著,在塗佈溶液態金屬半導體材料後進行370℃下燒結1次之後,再次測量S/D導線的電阻,此即為表1中的燒結後之S/D導線電阻。
[實驗例2]
與實驗例1相似,源極S以及汲極D之金屬層的厚度為2000埃,其差異在於ITO的厚度為750埃。同樣地,於塗佈溶液態金屬半導體材料前先測量S/D導線的電阻。接著,在塗佈溶液態金屬半導體材料後進行370℃下燒結2次之後,再次測量S/D導線的電阻,其結果示於表1。
[實驗例3]
與實驗例1相似,源極S以及汲極D之金屬層的厚度為2000埃,其差異在於ITO的厚度為1300埃。同樣地,於塗佈溶液態金屬半導體材料前先測量S/D導線的電阻。接著,在塗佈溶液態金屬半導體材料後進行370℃下燒結1次之後,再次測量S/D導線的電阻,其結果示於表1。
[比較例1]
根據上述的步驟製作薄膜電晶體,唯一不同之處在於,在比較例1中,不以金屬層來形成源極S以及汲極D,而直接以厚度為1300埃的ITO來形成源極S以及汲極D。同樣地,於塗佈溶液態金屬半導體材料後並於燒結前先測量S/D導線的電阻。接著,在370℃下燒結2次之後,再次測量S/D導線的電阻,其結果示於表1。
根據表1的結果,可知在源極S以及汲極D導線具有金屬層以及覆蓋於金屬層上的金屬氧化物導電層(例如ITO)的情況下,確實可明顯地降低源極以及汲極導線的電阻,且於高溫燒結後仍然不會影響導線的電阻值。
綜上所述,在本發明的薄膜電晶體中,源極以及汲極同時具有金屬層與覆蓋於金屬層上的金屬氧化物導電層,如此可以避免溶液態金屬氧化物半導體層於高溫燒結中與金屬層之間的表面氧化物生成,並且可以降低金屬氧化物半導體層與源極以及汲極之間的接觸電阻,進而改善電阻電容延遲並提升由薄膜電晶體驅動的顯示面板之畫面均勻度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板
104‧‧‧閘極絕緣層
106‧‧‧第一金屬氧化物導電層
108‧‧‧第二金屬氧化物導電層
110‧‧‧金屬氧化物半導體層
112‧‧‧平坦層
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極

Claims (18)

  1. 一種薄膜電晶體,包括:一閘極;一閘極絕緣層,覆蓋該閘極;一源極以及一汲極,位於該閘極絕緣層上;一金屬氧化物半導體層,覆蓋該源極、該汲極以及該閘極上方之該閘極絕緣層,以作為一通道層;一第一金屬氧化物導電層,位於該源極與該金屬氧化物半導體層之間,以使該源極與該金屬氧化物半導體層隔離開來;以及一第二金屬氧化物導電層,位於該汲極與該金屬氧化物半導體層之間,以使該汲極與該金屬氧化物半導體層隔離開來。
  2. 如申請專利範圍第1項所述的薄膜電晶體,其中該第一金屬氧化物導電層覆蓋該源極之一上表面以及一側表面,且該第二金屬氧化物導電層覆蓋該汲極之一上表面以及一側表面。
  3. 如申請專利範圍第1項所述的薄膜電晶體,其中該第一金屬氧化物導電層完全覆蓋該源極,且該第二金屬氧化物導電層完全覆蓋該汲極。
  4. 如申請專利範圍第1項所述的薄膜電晶體,其中該第一金屬氧化物導電層與該第二金屬氧化物導電層更分別朝該源極與該汲極之間的一空隙延伸。
  5. 如申請專利範圍第4項所述的薄膜電晶體,其中該第一金屬氧化物導電層位於該源極與該汲極之間的邊緣至該源極具有一 第一距離,該第二金屬氧化物導電層位於該源極與該汲極之間的邊緣至該汲極具有一第二距離,且該第一距離與該第二距離介於1微米至5微米之間。
  6. 如申請專利範圍第5項所述的薄膜電晶體,其中該第一距離與該第二距離相同。
  7. 如申請專利範圍第5項所述的薄膜電晶體,其中該第一距離與該第二距離不同。
  8. 如申請專利範圍第1項所述的薄膜電晶體,其中該源極以及該汲極的材質包括金屬材料。
  9. 一種薄膜電晶體的製造方法,包括:形成一閘極;在該閘極上方形成一閘極絕緣層;於該閘極絕緣層上形成一源極以及一汲極;於該源極上形成一第一金屬氧化物導電層且於該汲極上形成一第二金屬氧化物導電層;於該第一金屬氧化物導電層、該第二金屬氧化物導電層以及該閘極上方之該閘極絕緣層上形成一金屬氧化物半導體層,以作為一通道層,其中該第一金屬氧化物導電層隔離該源極與該金屬氧化物半導體層,且該第二金屬氧化物導電層隔離該汲極與該金屬氧化物半導體層。
  10. 如申請專利範圍第9項所述的薄膜電晶體的製造方法, 其中形成該金屬氧化物半導體層的方法包括:在該第一金屬氧化物導電層、該第二金屬氧化物導電層以及該閘極上方之該閘極絕緣層上塗佈一溶液態金屬氧化物;進行一燒結程序,以使該溶液態金屬氧化物形成該金屬氧化物半導體層。
  11. 如申請專利範圍第10項所述的薄膜電晶體的製造方法,其中該溶液態金屬氧化物溶液層包括一溶劑以及溶解在該溶劑中的一有機金屬前驅物。
  12. 如申請專利範圍第9項所述的薄膜電晶體的製造方法,其中該第一金屬氧化物導電層覆蓋該源極之一上表面以及一側表面,且該第二金屬氧化物導電層覆蓋該汲極之一上表面以及一側表面。
  13. 如申請專利範圍第9項所述的薄膜電晶體的製造方法,其中該第一金屬氧化物導電層完全覆蓋該源極,且該第二金屬氧化物導電層完全覆蓋該汲極。
  14. 如申請專利範圍第9項所述的薄膜電晶體的製造方法,其中該第一金屬氧化物導電層與該第二金屬氧化物導電層更分別朝該源極與該汲極之間的一空隙延伸。
  15. 如申請專利範圍第14項所述的薄膜電晶體的製造方法,其中該第一金屬氧化物導電層位於該源極與該汲極之間的邊緣至該源極具有一第一距離,該第二金屬氧化物導電層位於該源極與該汲極之間的邊緣至該汲極具有一第二距離,且該第一距離與該 第二距離介於1微米至5微米之間。
  16. 如申請專利範圍第15項所述的薄膜電晶體的製造方法,其中該第一距離與該第二距離相同。
  17. 如申請專利範圍第15項所述的薄膜電晶體的製造方法,其中該第一距離與該第二距離不同。
  18. 如申請專利範圍第9項所述的薄膜電晶體的製造方法,其中該源極以及該汲極的材質包括金屬材料。
TW102133278A 2013-09-13 2013-09-13 薄膜電晶體及其製造方法 TWI513005B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102133278A TWI513005B (zh) 2013-09-13 2013-09-13 薄膜電晶體及其製造方法
CN201310524437.0A CN103633147A (zh) 2013-09-13 2013-10-29 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133278A TWI513005B (zh) 2013-09-13 2013-09-13 薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201511289A true TW201511289A (zh) 2015-03-16
TWI513005B TWI513005B (zh) 2015-12-11

Family

ID=50213972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133278A TWI513005B (zh) 2013-09-13 2013-09-13 薄膜電晶體及其製造方法

Country Status (2)

Country Link
CN (1) CN103633147A (zh)
TW (1) TWI513005B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板
TWI678739B (zh) * 2015-03-25 2019-12-01 日商富士軟片股份有限公司 電晶體及電晶體的製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201608642A (zh) * 2014-08-29 2016-03-01 中華映管股份有限公司 氧化物半導體薄膜電晶體及其製造方法
CN106298876A (zh) * 2015-05-25 2017-01-04 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及其制造方法
CN106328693B (zh) * 2015-06-23 2019-07-05 群创光电股份有限公司 显示面板
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
CN110993698B (zh) * 2019-12-18 2022-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111171551B (zh) * 2020-01-20 2022-05-10 深圳市德诚旺科技有限公司 无油压缩机皮碗的pok复合材料及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20110107130A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI401750B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678739B (zh) * 2015-03-25 2019-12-01 日商富士軟片股份有限公司 電晶體及電晶體的製造方法
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TWI513005B (zh) 2015-12-11
CN103633147A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI513005B (zh) 薄膜電晶體及其製造方法
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
TWI570493B (zh) 顯示裝置和製造其之方法
CN107068770B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
US10147644B2 (en) Array substrate, method for manufacturing the same and display device
US8877534B2 (en) Display device and method for manufacturing the same
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TWI455322B (zh) 薄膜電晶體及其製造方法
WO2016065852A1 (zh) 一种coa基板及其制作方法和显示装置
US9373650B2 (en) TFT array substrate, manufacturing method thereof and display panel
US10209595B2 (en) Array substrate and manufacturing method therefor, and display panel
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
WO2019179137A1 (zh) 阵列基板及其制造方法、显示面板、电子装置
CN108269856B (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
US9508762B2 (en) Array substrate, method of manufacturing array substrate and display device
WO2017012292A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2016155189A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JPWO2013011601A1 (ja) 液晶表示装置およびその製造方法
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법