TWI401750B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI401750B
TWI401750B TW99115695A TW99115695A TWI401750B TW I401750 B TWI401750 B TW I401750B TW 99115695 A TW99115695 A TW 99115695A TW 99115695 A TW99115695 A TW 99115695A TW I401750 B TWI401750 B TW I401750B
Authority
TW
Taiwan
Prior art keywords
layer
conductor layer
patterned
oxide semiconductor
metal oxide
Prior art date
Application number
TW99115695A
Other languages
English (en)
Other versions
TW201142952A (en
Inventor
Liu Chung Lee
Chia Yu Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99115695A priority Critical patent/TWI401750B/zh
Publication of TW201142952A publication Critical patent/TW201142952A/zh
Application granted granted Critical
Publication of TWI401750B publication Critical patent/TWI401750B/zh

Links

Description

薄膜電晶體及其製造方法
本發明是有關於一種薄膜電晶體及其製造方法，且特別是有關於一種能夠改善通道層信賴性(reliability)的薄膜電晶體及其製造方法。
隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display,FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display,LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。特別是，在顯示器中被大量使用到的薄膜電晶體，其結構設計或是材料的選擇更是會直接影響到產品的性能。
一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開)或絕緣(關)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的歐姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。在習知的薄膜電晶體中，所使用的通道層材質大多為非晶矽(amorphous silicon,a-Si)。然而，由於非晶矽薄膜電晶體的載子遷移率(carrier mobility)較低，且信賴性(reliability)不佳，因此非晶矽薄膜電晶體的應用範圍仍受到諸多限制。另一方面，在習知的金屬氧化物半導體之薄膜電晶體中，通常會使用鉬(Mo)或銅作為源極與汲極之材質。然而，鉬與作為閘絕緣層之氧化物或氮化物之間的蝕刻選擇比不高，因此於圖案化鉬金屬層以形成源極與汲極時，容易造成鉬殘留或是過度蝕刻閘絕緣層等問題。另外，若使用銅作為源極與汲極之材質，由於銅製程需要良好的控制，因而導致製程困難度及成本的增加。
本發明提供一種薄膜電晶體的製造方法，能夠改善通道層的信賴性。
本發明提供一種薄膜電晶體，其具有金屬氧化物半導體通道層。
本發明提出一種薄膜電晶體的製造方法。首先，於基板上形成閘極。然後，於基板上形成閘絕緣層，以覆蓋閘極。於閘絕緣層上形成金屬氧化物半導體通道層。之後，於閘絕緣層及金屬氧化物半導體通道層上形成源極及汲極。而源極及汲極的形成方法包括下列步驟。先依序形成第一導體層及第二導體層，接著於第二導體層上形成圖案化光阻層。以圖案化光阻層為罩幕並以第一導體層為終止層進行濕式蝕刻，以圖案化第二導體層。隨之，以圖案化光阻層為罩幕進行乾式蝕刻，以圖案化第一導體層，其中金屬氧化物半導體通道層的部分區域被源極及汲極暴露。之後，以含氟之氣體對未被源極及汲極覆蓋的金屬氧化物半導體通道層進行表面處理。
在本發明之一實施例中，上述之第一導體層為鈦金屬層，第二導體層為鋁金屬層、鉬金屬層或鋁/鉬疊層。而濕式蝕刻是藉由鋁酸來圖案化第二導體層。
在本發明之一實施例中，上述之乾式蝕刻係藉由BCl3 或Cl2 作為電漿蝕刻氣體來圖案化第一導體層。
在本發明之一實施例中，上述之金屬氧化物通道表面處理係藉由CF4 與O2 混合或SF6 與O2 混合來改善該金屬氧化物半導體通道層的信賴性。
本發明另提出一種薄膜電晶體的製造方法。首先，於基板上形成閘極。然後，於基板上形成閘絕緣層，以覆蓋閘極。於閘絕緣層上形成金屬氧化物半導體通道層。之後，於閘絕緣層及金屬氧化物半導體通道層上形成源極及汲極。而源極及汲極的形成方法包括下列步驟。先依序形成第一導體層及第二導體層，接著於第二導體層上形成圖案化光阻層。以圖案化光阻層為罩幕並以第一導體層為終止層進行第一乾式蝕刻，以圖案化第二導體層。隨之，以圖案化光阻層為罩幕進行第二乾式蝕刻，以圖案化第一導體層，其中金屬氧化物半導體通道層的部分區域被源極及汲極暴露。第二乾式蝕刻係以含氟之氣體來圖案化第一導體層。而在第一導體層被圖案化之後，含氟之氣體對未被源極及汲極覆蓋的金屬氧化物半導體通道層進行表面處理。
在本發明之一實施例中，上述之第一導體層為鉬金屬層，第二導體層為鋁金屬層、鈦金屬層或鋁/鈦疊層。而第一乾式蝕刻係藉由BCl3 /Cl2 作為電漿蝕刻氣體來圖案化第二導體層。
在本發明之一實施例中，上述之第二乾式蝕刻係藉由SF6 /O2 或CF4 /O2 作為電漿蝕刻氣體來圖案化第一導體層。
本發明又提出一種薄膜電晶體，其包括閘極、閘絕緣層、金屬氧化物半導體通道層、源極及汲極。閘絕緣層覆蓋閘極。金屬氧化物半導體通道層配置於閘絕緣層上，其中金屬氧化物半導體通道層位於閘極上方。源極及汲極配置於閘絕緣層及金屬氧化物半導體通道層上，其中源極及汲極之材質包括第一圖案化導體層/第二圖案化導體層之疊層。
在本發明之一實施例中，上述之第一圖案化導體層為鈦金屬層，而第二圖案化導體層為鋁金屬層、鉬金屬層或鋁/鉬疊層。
在本發明之另一實施例中，上述之第一圖案化導體層為鉬金屬層，而第二圖案化導體層為鋁金屬層、鈦金屬層或鋁/鈦疊層。
在本發明之一實施例中，上述之第二圖案化導體層具有傾斜側壁(taper)。
在本發明之一實施例中，上述之第二圖案化導體層的面積小於第一圖案化導體層的面積，且第二圖案化導體層的外輪廓不超出第一圖案化導體層的外輪廓。
基於上述，本發明透過分別圖案化疊層之第一導體層及第二導體層來形成薄膜電晶體之源極及汲極，可以避免金屬氧化物半導體通道層在源極及汲極蝕刻產生結構破壞缺陷，而獲得良好的控制。此外，在形成源極及汲極之後，利用含氟及氧之氣體對未被源極及汲極覆蓋的金屬氧化物半導體通道層進行表面處理，能夠增進金屬氧化物半導體通道層的信賴性，以改善元件特性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明之第一實施例之一種主動元件陣列基板的上視示意圖。圖1B是沿著圖1A之線段I-I’、II-II’、III-III’、IV-IV’的剖面示意圖。在本實施例中，僅繪示出2個畫素結構為例來進行說明，然其並非用以限定本發明之範圍。
請同時參照圖1A與圖1B，主動元件陣列基板包括基板100、多個畫素結構120、多條掃描線130以及多條資料線140。基板100例如是硬質基板(rigid substrate)，如玻璃基板，或是可撓式基板(flexible substrate)，如塑膠基板等。畫素結構120、掃描線130以及資料線140皆配置於基板100上，其中多個畫素結構120分別與對應之掃描線130以及資料線140電性連接。
每一個畫素結構120包括薄膜電晶體116以及與薄膜電晶體116電性連接的畫素電極118。本實施例之薄膜電晶體116與對應之掃描線130以及資料線140電性連接。詳言之，薄膜電晶體116例如是底閘型薄膜電晶體，其包括閘極102、閘絕緣層104、金屬氧化物半導體通道層106、源極110s及汲極110d。閘極102配置於基板100上，而閘絕緣層104配置於基板100上以覆蓋閘極102，金屬氧化物半導體通道層106則配置於閘絕緣層104上，其中金屬氧化物半導體通道層106位於閘極102上方。閘極102的材質例如是金屬，且閘絕緣層104的材質例如是氮化矽、氧化矽或氮氧化矽等介電材料。金屬氧化物半導體通道層106的材質可以為多種金屬氧化物混合燒結之半導體材料，其例如是銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO)等。源極110s及汲極110d配置於閘絕緣層104及金屬氧化物半導體通道層106上，且分別與金屬氧化物半導體通道層106連接。在本實施例中，較佳地，金屬氧化物半導體通道層106會與源極110s及汲極110d直接接觸，亦即，在金屬氧化物半導體通道層106與源極110s及汲極110d之間不會配置有歐姆接觸層。薄膜電晶體116的閘極102與對應之掃描線130電性連接，源極110s與資料線140電性連接，而汲極110d與畫素電極118電性連接。
承上述，源極110s之材質包括第一圖案化導體層150/第二圖案化導體層152之疊層，且汲極110d之材質包括第一圖案化導體層150/第二圖案化導體層152之疊層。金屬氧化物半導體通道層106的通道長度(channel length)是由用以定義出第一圖案化導體層150圖案之光阻所決定。構成第一圖案化導體層150的材料與第二圖案化導體層152的材料例如是具有不同的蝕刻選擇性。也就是說，利用蝕刻製程進行圖案化而形成第二圖案化導體層152時，實質上並不會蝕刻第一圖案化導體層150的材料；反之，利用蝕刻製程進行圖案化而形成第一圖案化導體層150時，實質上並不會蝕刻第二圖案化導體層152的材料。此外，第二圖案化導體層152可以是單層結構或是多層的複合結構。在一實施例中，第一圖案化導體層150可以為鈦金屬層，而第二圖案化導體層152可以為鋁金屬層、鉬金屬層或鋁/鉬疊層(從基板100算起為由下而上的排列關係)。在另一實施例中，第一圖案化導體層150可以為鉬金屬層，而第二圖案化導體層152可以為鋁金屬層、鈦金屬層或鋁/鈦疊層(從基板100算起為由下而上的排列關係)。舉例而言，第一圖案化導體層150的厚度約介於100至500。在一實施例中，由於厚度越薄更能提升製程差異的容忍度(process window)，因而第一圖案化導體層150的較佳厚度約介於100至250。此外，增加第二圖案化導體層152中鋁金屬層的厚度可進一步有效降低阻值。
在本實施例中，第二圖案化導體層152可具有傾斜側壁(taper)154。第一圖案化導體層150可具有突出部150a，突出部150a向第二圖案化導體層152之傾斜側壁154的外側突出。於本實施例中，第二圖案化導體層152所具有傾斜側壁(taper)154與第一圖案化導體層150所具有突出部150a皆位於同一側，且位於金屬氧化物半導體通道106上方，即第二圖案化導體層152所具有傾斜側壁(taper)154與第一圖案化導體層150所具有突出部150a鄰近於金屬氧化物半導體通道106。舉例而言，第一圖案化導體層150的突出部150a自第二圖案化導體層152突出約0.2μm至1μm，而最佳是突出約0.3μm至0.6μm。因此，第二圖案化導體層152的面積會實質上小於第一圖案化導體層150的面積，且第二圖案化導體層152的外輪廓分別不超出對應之第一圖案化導體層150的外輪廓。
如圖1B所示，主動元件陣列基板中可包括保護層112，配置於薄膜電晶體116上，且覆蓋閘絕緣層104、金屬氧化物半導體通道層106以及源極110s與汲極110d。保護層112具有接觸窗開口114a，接觸窗開口114a暴露出部分作為汲極110d的第二圖案化導體層152。而畫素電極118配置於保護層112上，並通過接觸窗開口114a與汲極110d電性連接。保護層114可為單層結構或多層結構，且其材質例如是無機材料、有機材料或上述材料之組合。畫素電極118可為單層結構或多層結構，且其材料例如是透明材料(例如：銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO))、非透明材料(例如：金、銀、銅、鋁、鉬、鈦、鉭、其它合適的材料、上述材料之合金、上述材料之氮化物、上述材料之氧化物、上述材料之氮氧化物、或上述材料之組合)、或上述之組合。本實施畫素電極118材料例如是以銦錫氧化物(ITO)及/或銦鋅氧化物(IZO)的透明材質為範例進行說明，但不限於此。
一般而言，掃描線130的延伸方向例如是與資料線140的延伸方向垂直，且掃描線130與資料線140會交錯形成多個跨線處180。此外，掃描線130的組成例如是與薄膜電晶體116的閘極102的組成相同，而資料線140之組成例如是與薄膜電晶體116的源極110s以及汲極110d之組成相同。換句話說，在本實施例中，資料線140之材質亦包括第一圖案化導體層150/第二圖案化導體層152之疊層。當然，本發明也可以採用不同型態之掃描線130與資料線140。此外，在另一實施例中，資料線140還可包括金屬氧化物半導體材料層(未繪示)，金屬氧化物半導體材料層配置於第一圖案化導體層150與閘絕緣層104之間。
在本實施例中，主動元件陣列基板還包括多個配置於基板100上的儲存電容160及積體電路(integrated circuit)或印刷電路軟板之接觸墊(contacted pad or bump) 170、172。每一畫素結構120會對應配置有一個儲存電容160，且各儲存電容160具有下電極162(例如為共通線)與上電極164。下電極162與上電極164配置於畫素電極118部份區域的下方，且下電極162與上電極164會有部分重疊。在本實施例中，下電極162與薄膜電晶體116的閘極102例如是由相同的金屬層圖案化而成，而上電極164與薄膜電晶體116的源極110s與汲極110d例如是由相同的膜層圖案化而成。亦即，上電極164之材質亦包括第一圖案化導體層150/第二圖案化導體層152之疊層。下電極162與上電極164之間配置有作為電容介電層之閘絕緣層104，因而耦合形成一種第一金屬層/絕緣層/第二金屬層(MIM)架構之儲存電容160。在本實施例中，保護層112還具有接觸窗開口114c，接觸窗開口114c暴露出部分的上電極164表面。而畫素電極118可通過接觸窗開口114c與上電極164電性連接。此外，在另一實施例中，上電極164還可包括金屬氧化物半導體材料層(未繪示)，金屬氧化物半導體材料層配置於第一圖案化導體層150與閘絕緣層104之間。
各接觸墊170分別電性連接掃描線130，且各接觸墊172分別電性連接資料線140。導電層174配置於接觸墊170、172的上方，且導電層174可為單層結構或多層結構，且其材料例如是透明材料(例如：銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO))、非透明材料(例如：金、銀、銅、鋁、鉬、鈦、鉭、其它合適的材料、上述材料之合金、上述材料之氮化物、上述材料之氧化物、上述材料之氮氧化物、或上述材料之組合)、或上述之組合。本實施例的導電層174材料例如是以銦錫氧化物(ITO)及/或銦鋅氧化物(IZO)的透明材質為範例進行說明，但不限於此。因此，導電層174以透明材料為範例，則可稱為透明導電層，但不限於此。在本實施例中，接觸墊170例如是閘極接墊，其中接觸墊170與薄膜電晶體116的閘極102是屬於同一膜層。亦即，接觸墊170之材質亦包括第一圖案化導體層150/第二圖案化導體層152之疊層。在本實施例中，保護層112還具有接觸窗開口114b，接觸窗開口114b暴露出部分的接觸墊170表面。而透明導電層174可通過接觸窗開口114b與接觸墊170電性連接。
上述實施例之主動元件陣列基板可應用於薄膜電晶體-液晶顯示器(TFT-LCD)、薄膜電晶體-有機發光二極體(TFT-OLED)或其它產品，可改善IR壓降(IR drop)。
接下來將利用沿著圖1A之線段I-I’、II-II’、III-III’、IV-IV’的剖面示意圖來說明形成圖1A與圖1B所示之主動元件陣列基板結構的製造流程。須注意的是，以下所述之主動元件陣列基板的製造流程主要是用來說明本發明之薄膜電晶體的製造方法，以使熟習此項技術者能夠據以實施，但並非用以限定本發明之範圍。至於其他構件如畫素電極、儲存電容及接觸墊等的配置位置、形成方式及順序，均可依所屬技術領域中具有通常知識者所知的技術製作，而不限於下述實施例所述。
圖2A至圖2E是依照本發明之第二實施例之一種主動元件陣列基板的製造流程示意圖。
請參照圖2A，提供基板200，並於基板200上形成第一金屬層(未繪示)。接著，圖案化第一金屬層，以形成閘極202、掃描線230、下電極262以及接觸墊270。於基板200上形成閘絕緣層204，以共同覆蓋閘極202、掃描線230、下電極262以及接觸墊270。閘絕緣層204可為單層結構或多層結構，且其材質例如是氮化矽、氧化矽或氮氧化矽等介電材料。
之後，於預形成薄膜電晶體之區域的閘絕緣層204上形成金屬氧化物半導體通道層206，金屬氧化物半導體通道層206位於閘極202上方。金屬氧化物半導體通道層206的形成方法例如是先形成一層金屬氧化物半導體材料，接著再圖案化金屬氧化物半導體材料，以移除閘極202上方以外的金屬氧化物半導體材料。金屬氧化物半導體通道層206的材質可以為經多種金屬氧化物混合燒結之材料，其例如是銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO)等。
請參照圖2B，於閘絕緣層204及金屬氧化物半導體通道層206上依序形成第一導體層250及第二導體層252。構成第一導體層250的材料與第二導體層252的材料例如是具有不同的蝕刻選擇性。此外，第二導體層252可以是單層結構或是多層的複合結構。在本實施例中，第一導體層250可以為鈦金屬層，而第二導體層252可以為鋁金屬層、鉬金屬層或鋁/鉬疊層(從基板200算起為由下而上的排列關係)。舉例而言，第一導體層250的厚度約介於100至500。在一實施例中，由於厚度越薄更能提升製程差異的容忍度(process window)，因而第一導體層250的較佳厚度約介於100至250。
請參照圖2C，於第二導體層252上形成圖案化光阻層256。以圖案化光阻層256為罩幕並以第一導體層250為終止層進行濕式蝕刻，以圖案化第二導體層252，而形成第二圖案化導體層252’。在本實施例中，濕式蝕刻可藉由鋁酸作為蝕刻液來圖案化第二導體層252。上述之鋁酸例如是加熱的磷酸、硝酸、醋酸及水的混合溶液，其中加熱的溫度約介於35℃至60℃之間。具體而言，此濕式蝕刻的機制是利用硝酸與鋁金屬層或鉬金屬層反應產生氧化鋁或氧化鉬，在利用磷酸及水來分解氧化鋁或氧化鉬。此外，磷酸及水也可用作緩衝劑(buffer agent)，以抑制硝酸的解離。而鋁酸中所添加的醋酸主要是作為消除氣泡之用。由於鋁酸不會蝕刻鈦金屬層，因此利用第一導體層250作為蝕刻終止層可有助於防止鋁酸蝕刻第一導體層250下方之金屬氧化物半導體通道層206，而使製程能夠獲得良好的控制。
由於利用等向性之濕式蝕刻來圖案化第二導體層252，因此位於圖案化光阻層256下方的第二導體層252會有底切現象發生。在此說明的是，當第二導體層252為鋁/鉬疊層時，鋁酸對鉬金屬層的蝕刻率會高於對鋁金屬層的蝕刻率，因此第二圖案化導體層252’例如是具有傾斜側壁254。
請參照圖2D，以圖案化光阻層256為罩幕進行乾式蝕刻，以圖案化第一導體層250，而形成第一圖案化導體層250’。在本實施例中，乾式蝕刻係藉由BCl3 或Cl2 作為電漿蝕刻氣體來圖案化第一導體層250，且在通入蝕刻氣體時還可以在反應氣體中加入惰性氣體作為稀釋氣體及載氣熱傳之用。在一實施例中，加入的惰性氣體例如是氮氣(N2 )、氦氣(He)或氬氣(Ar)。在利用乾式蝕刻移除部分第一導體層250之後，金屬氧化物半導體通道層206的部分區域會被第一圖案化導體層250’暴露，以於閘絕緣層204及金屬氧化物半導體通道層206上形成源極210s及汲極210d。也就是說，金屬氧化物半導體通道層206的通道長度(channel length)是由定義出第一圖案化導體層250’圖案之圖案化光阻層256所決定。由於利用非等向性之乾式蝕刻並以圖案化光阻層256為罩幕來圖案化第一導體層250，因此第一圖案化導體層250’會具有突出部250a，突出部250a向第二圖案化導體層252’之傾斜側壁254的外側突出。於本實施例中，第二圖案化導體層252’所具有傾斜側壁(taper)254與第一圖案化導體層250’所具有突出部250a皆位於同一側，且位於金屬氧化物半導體通道206上方，即第二圖案化導體層252’所具有傾斜側壁(taper)254與第一圖案化導體層250’所具有突出部250a鄰近於金屬氧化物半導體通道206。舉例而言，第一圖案化導體層250’的突出部250a自第二圖案化導體層252’突出約0.2μm至1μm，而最佳是突出約0.3μm至0.6μm。
此外，第一圖案化導體層250’與第二圖案化導體層252’例如會於下電極262上方形成上電極264，並於掃描線230上方形成資料線240。接觸墊270上方的第一導體層250及第二導體層252則會完全被移除，而暴露出閘絕緣層204。
之後，以含氟之氣體對未被源極210s及汲極210d覆蓋的金屬氧化物半導體通道層206進行表面處理T，而完成薄膜電晶體216之製作。表面處理T例如是電漿表面處理或是其他能夠增進金屬氧化物半導體通道層206的信賴性之表面處理。在本實施例中，表面處理T係藉由CF4 與O2 混合電漿或SF6 與O2 混合電漿來改善金屬氧化物半導體通道層206的信賴性，且在通入表面處理氣體時還可以加入如氮氣(N2 )、氦氣(He)或氬氣(Ar)等惰性氣體作為稀釋氣體及載氣熱傳之用。另外，表面處理T例如是在溫度約介於20℃至120℃的環境下進行，且進行表面處理T的時間約介於10秒至120秒之間。詳言之，以電漿表面處理為例，當未被源極210s及汲極210d覆蓋的部分金屬氧化物半導體通道層206遭受到含氟氣體電漿的離子轟擊(ion bombardment)時，電漿氣體中的O(氧)原子會與作為第一導體層250的鈦金屬層反應生成Ti(鈦)化合物(TiOx )，而F(氟)、S(硫)、C(碳)、Ti(鈦)化合物(TiOx )存在於金屬氧化物半導體之背通道(back channel)。因F(氟)、S(硫)、C(碳)、Ti(鈦)化合物(TiOx )可保護半導體通道，抑制驅動時電場所造成驅動電壓位準的飄移，而Ti(鈦)化合物(TiOx )亦可抵抗後續製程中，例如紫外光(UV)對元件之破壞，所以電漿表面處理可有助於改善未被源極210s及汲極210d覆蓋的金屬氧化物半導體通道層206的信賴性。
請參照圖2E，在移除圖案化光阻層256之後，於基板200上形成保護層214，以覆蓋閘絕緣層204、金屬氧化物半導體通道層206、第一圖案化導體層250’以及第二圖案化導體層252’。保護層214具有接觸窗開口214a、214b、214c，其中接觸窗開口214a暴露出部分作為汲極210d的第二圖案化導體層252’，接觸窗開口214b暴露出部分的接觸墊270表面，而接觸窗開口214c暴露出部分的上電極264表面。具有接觸窗開口214a、214b、214c的保護層214的形成方法例如是先以化學氣相沈積法全面性地在基板200上形成保護材料層(未繪示)，之後再對保護材料層進行圖案化製程而形成之，並同時移除位於接觸墊270上方之閘絕緣層204。保護層214可為單層結構或多層結構，且其材質例如是無機材料、有機材料上述材料之組合。
接著，於保護層214上形成畫素電極218及導電層274。畫素電極218通過接觸窗開口214a與薄膜電晶體216的汲極210d電性連接，並可通過接觸窗開口214c與上電極264電性連接。導電層274通過接觸窗開口214b與接觸墊270電性連接。畫素電極218及導電層274可為單層結構或多層結構，且其材料例如是透明材料(例如：銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO))、非透明材料(例如：金、銀、銅、鋁、鉬、鈦、鉭、其它合適的材料、上述材料之合金、上述材料之氮化物、上述材料之氧化物、上述材料之氮氧化物、或上述材料之組合)、或上述之組合。本實施例如是以銦錫氧化物(ITO)及/或銦鋅氧化物(IZO)的透明材質為例運用於畫素電極218及導電層274來進行說明，但不限於此。因而，本實施例的導電層274則可稱為透明導電層，但不限於此。畫素電極218及透明導電層274的形成方法例如是藉由濺鍍法於保護層214上形成於畫素電極材料層(未繪示)，再對畫素電極材料層進行圖案化製程而形成之。
由上述實施例可知，由於薄膜電晶體216的製作方法是以第一導體層250及第二導體層252的疊層作為第二金屬層，並在濕式蝕刻第二導體層252時，利用第一導體層250作為蝕刻終止層，因此可以使金屬氧化物半導體通道層206獲得良好的控制，以避免在金屬氧化物半導體通道層206上產生結構缺陷。再者，在以乾式蝕刻圖案化第一導體層250之後，利用含氟之氣體對未被源極210s及汲極210d覆蓋的金屬氧化物半導體通道層206進行表面處理T，可有助於增進金屬氧化物半導體通道層206的信賴性，以改善元件特性。此外，若第二導體層252包括鋁金屬層，由於鋁具有低阻值及低污染等特性，因此製程便利性佳。
圖3A至圖3D是依照本發明之第三實施例之一種主動元件陣列基板的製造流程示意圖。須注意的是，圖3A至圖3D所示之製造流程是接續圖2A後的步驟，且在圖3A至圖3D中，和圖2A相同的構件則使用相同的標號並省略其說明。
請參照圖3A，於閘絕緣層204及金屬氧化物半導體通道層206上依序形成第一導體層350及第二導體層352。構成第一導體層350的材料與第二導體層352的材料例如是具有不同的蝕刻選擇性。此外，第二導體層352可以是單層結構或是多層的複合結構。在本實施例中，第一導體層350可以為鉬金屬層，而第二導體層352可以為鋁金屬層、鈦金屬層或鋁/鈦疊層(從基板200算起為由下而上的排列關係)。舉例而言，第一導體層350的厚度約介於100至500。在一實施例中，由於厚度越薄更能提升製程差異的容忍度(process window)，因而第一導體層350的較佳厚度約介於100至250。
請參照圖3B，於第二導體層352上形成圖案化光阻層356。以圖案化光阻層356為罩幕並以第一導體層350為終止層進行第一乾式蝕刻，以圖案化第二導體層352，而形成第二圖案化導體層352’。在本實施例中，第一乾式蝕刻係藉由BCl3 /Cl2 作為電漿蝕刻氣體來圖案化第二導體層352，且在通入蝕刻氣體時還可以加入如氮氣(N2 )、氦氣(He)或氬氣(Ar)等惰性氣體作為稀釋氣體及載氣熱傳之用。由於BCl3 /Cl2 電漿不會蝕刻鉬金屬層，因此利用第一導體層350作為蝕刻終止層可有助於防止BCl3 /Cl2 電漿蝕刻第一導體層350下方之金屬氧化物半導體通道層206，而使製程能夠獲得良好的控制。此外，當第二導體層352為鋁/鈦疊層時，由於鈦金屬層與鋁金屬層具有不同的蝕刻率，因此第二圖案化導體層352’例如是具有傾斜側壁354。
請參照圖3C，以圖案化光阻層356為罩幕進行第二乾式蝕刻，以圖案化第一導體層350，而形成第一圖案化導體層350’。在本實施例中，第二乾式蝕刻係以含氟之氣體來圖案化第一導體層350，其例如是藉由SF6 /O2 ，即SF6 與O2 的混合氣體或CF4 /O2 ，即CF4 與O2 的混合氣體作為電漿蝕刻氣體來圖案化第一導體層350。在通入蝕刻氣體時，還可以在反應氣體中加入如氮氣(N2 )、氦氣(He)或氬氣(Ar)等惰性氣體作為稀釋氣體及載氣熱傳之用。利用第二乾式蝕刻移除部分第一導體層350之後，金屬氧化物半導體通道層306的部分區域會被第一圖案化導體層350’暴露，以於閘絕緣層204及金屬氧化物半導體通道層206上形成源極310s及汲極310d。此外，第一圖案化導體層350’與第二圖案化導體層352’例如會於下電極262上方形成上電極364，並於掃描線230上方形成資料線340。接觸墊270上方的第一導體層350及第二導體層352則會完全被移除，而暴露出閘絕緣層204。
特別說明的是，在第一導體層350被圖案化之後，持續通入含氟之氣體電漿(亦即CF4 與O2 混合電漿或SF6 與O2 混合電漿)，上述含氟及氧之氣體會繼續對未被源極310s及汲極310d覆蓋的金屬氧化物半導體通道層206進行表面處理，而完成薄膜電晶體316之製作。以含氟之氣體電漿對金屬氧化物半導體通道層206進行表面處理可改善金屬氧化物半導體通道層206的信賴性。
請參照圖3D，在移除圖案化光阻層356之後，於基板200上形成保護層314、畫素電極318以及導電層374。保護層314具有接觸窗開口314a、314b、314c。而畫素電極318可通過接觸窗開口314a與薄膜電晶體316的汲極310d電性連接，並可通過接觸窗開口314c與上電極364電性連接。導電層374通過接觸窗開口314b與接觸墊270電性連接。至於保護層314、畫素電極318以及導電層374的形成方法及材質與第二實施例類似，故於此不再贅述。
由上述實施例可知，在利用含氟之氣體進行第二乾式蝕刻以圖案化第一導體層350之後，繼續使用此含氟及氧之氣體對未被源極310s及汲極310d覆蓋的金屬氧化物半導體通道層206進行表面處理，可有助於增進金屬氧化物半導體通道層206的信賴性，以改善元件特性。
另外，本發明實施例之主動元件陣列基板結構的製造方法也可以利用減光罩製程來完成。圖4A至圖4E是依照本發明之第四實施例之一種主動元件陣列基板的製造流程示意圖。
請參照圖4A，並於基板400上形成閘極402、掃描線430、下電極462以及接觸墊470。閘極402、掃描線430、下電極462以及接觸墊470的材質例如是金屬。接著，於基板400上形成閘絕緣層404，以共同覆蓋閘極402、掃描線430、下電極462以及接觸墊470。閘絕緣層404可為單層結構或多層結構，且其材質例如是氮化矽、氧化矽或氮氧化矽等介電材料。
之後，於基底400上依序形成金屬氧化物半導體材料層406、第一導體層450及第二導體層452。也就是說，金屬氧化物半導體材料層406、第一導體層450及第二導體層452是利用如濺鍍(sputter)等方式於閘絕緣層404上連續沈積所需膜層，以獲得良好的介面。金屬氧化物半導體材料層406的材質可以為多種金屬氧化物混合燒結之材料，其例如是銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO)等。此外，構成第一導體層450的材料與第二導體層452的材料例如是具有不同的蝕刻選擇性，且第二導體層452可以是單層結構或是多層的複合結構。在此實施例中，第一導體層450可以為鈦金屬層，而第二導體層452可以為鋁金屬層、鉬金屬層或鋁/鉬疊層(從基板400算起為由下而上的排列關係)。舉例而言，第一導體層450的厚度約介於100至500，厚度越薄，更能提升製程差異的容忍度(process window)，而較佳厚度約介於100至250。
然後，於第二導體層452上形成圖案化光阻層456。特別說明的是，圖案化光阻層456包括第一光阻圖案456a以及第二光阻圖案456b，其中第一光阻圖案456a的厚度小於第二光阻圖案456b的厚度，如圖4A所示。圖案化光阻層456的第一光阻圖案456a例如是配置於後續預形成薄膜電晶體之區域。形成圖案化光阻層456的方法例如是使用半調式(half tone)光罩製程。舉例而言，可先於第二導體層452上全面形成一層光阻材料(未繪示)，接著使用半調式光罩來圖案化光阻材料以形成上述之圖案化光阻層456。雖然本實施例是以半調式光罩為例來說明，但本發明不限於此。
請參照圖4B，以圖案化光阻層456為罩幕並以第一導體層450為終止層進行濕式蝕刻，以圖案化第二導體層452，而形成第二圖案化導體層452’。在本實施例中，濕式蝕刻可藉由鋁酸作為蝕刻液來圖案化第二導體層452。上述之鋁酸例如是加熱的磷酸、硝酸、醋酸及水的混合溶液，其中加熱的溫度約介於35℃至60℃之間。
接著，以圖案化光阻層456為罩幕進行乾式蝕刻，以圖案化第一導體層450及其下方之金屬氧化物半導體材料層406，而形成第一圖案化導體層450’及圖案化金屬氧化物半導體層406’。在本實施例中，乾式蝕刻係藉由含氯氣體作為電漿蝕刻氣體來圖案化第一導體層450及金屬氧化物半導體材料層406，且在通入蝕刻氣體時還可以在反應氣體中加入如氮氣(N2 )、氦氣(He)或氬氣(Ar)之惰性氣體作為稀釋氣體及載氣熱傳之用。上述含氯氣體例如是BCl3 或Cl2 。
此外，位於閘極402上方之圖案化金屬氧化物半導體層406’例如是作為薄膜電晶體之金屬氧化物半導體通道層。而圖案化金屬氧化物半導體層406’、第一圖案化導體層450’與第二圖案化導體層452’例如會於下電極462上方形成上電極464，並於掃描線430上方形成資料線440。接觸墊470上方的金屬氧化物半導體材料層406、第一導體層450及第二導體層452則會完全被移除，而暴露出閘絕緣層404。
請參照圖4C，移除部分圖案化光阻層456，以形成圖案化光阻層456’。詳言之，圖案化光阻層456，的形成方式例如是採用氧電漿灰化(例如：O2 plasma ashing)等乾式去光阻方式，以減少圖案化光阻層456的厚度，直到第一光阻圖案456a被完全移除，而形成如圖4C所示之結構。在完全移除位於半導體通道區的較薄第一光阻圖案456a之後，後續預形成薄膜電晶體之區域上方的第二圖案化導體層452’會被暴露出來’而能夠利用圖案化光阻層456’來形成薄膜電晶體之源極及汲極。
請參照圖4D’以圖案化光阻層456’為罩幕進行乾式蝕刻，以移除暴露出的第二圖案化導體層452’及第一圖案化導體層450’，而形成第二圖案化導體層452”及第一圖案化導體層450”。圖案化金屬氧化物半導體層406’的部分區域會被第一圖案化導體層450”所暴露，因而會於圖案化金屬氧化物半導體層406’上的兩側分別形成源極410s及汲極410d。在本實施例中，可根據各層導體層而使用不同特性的蝕刻氣體來進行不同的乾式蝕刻步驟，而逐層蝕刻以完成第二圖案化導體層452”及第一圖案化導體層450”的製作。以第一圖案化導體層450’為鈦金屬層、第二圖案化導體層452’為鋁/鉬疊層(從基板400算起為由下而上的排列關係)為例，先藉由SF6 /O2 或CF4 /O2 作為電漿蝕刻氣體來移除暴露出的第二圖案化導體層452’中的鉬金屬層，再藉由BCl3 或Cl2 作為電漿蝕刻氣體來移除後續暴露出的第二圖案化導體層452’中的鋁金屬層與第一圖案化導體層450’，並停止於圖案化金屬氧化物半導體層406’。在此說明的是，由於圖案化光阻層456’僅暴露出小區域的第二圖案化導體層452’，因而直接利用乾式蝕刻進行蝕刻面積僅位於通道區的小區域蝕刻來移除部分第二圖案化導體層452’及第一圖案化導體層450’，可有助於使製程容易控制。此外，本實施例利用不同的蝕刻氣體僅進行一次乾式蝕刻製程，因此蝕刻完成的第二圖案化導體層452”及第一圖案化導體層450”之側壁例如是具有連續的界面，如圖4D所示。
此外，以圖案化光阻層456’為罩幕來圖案化第二圖案化導體層452’及第一圖案化導體層450’也可以採用其他方式來進行。換言之，在另一實施例中，可以藉由類似於前述方法，先利用一次濕式蝕刻來圖案化第二圖案化導體層452’，接著再利用一次乾式蝕刻來圖案化第一圖案化導體層450’，而於圖案化金屬氧化物半導體層406’上的兩側分別形成源極410s及汲極410d。同樣地，以第一圖案化導體層450’為鈦金屬層、第二圖案化導體層452’為鋁/鉬疊層(從基板400算起為由下而上的排列關係)為例來詳細說明，利用一次濕式蝕刻加一次乾式蝕刻以完成第二圖案化導體層452”及第一圖案化導體層450”的製作。先利用鋁酸作為蝕刻液並以第一圖案化導體層450’作為蝕刻終止層進行濕式蝕刻，來移除部分的第二圖案化導體層452’，而形成第二圖案化導體層452”並暴露出第一圖案化導體層450’。然後，利用BCl3 或Cl2 作為電漿蝕刻氣體對暴露出的第一圖案化導體層450’進行乾式蝕刻，而形成第一圖案化導體層450”。
在此說明的是，圖4D所示之第二圖案化導體層452”及第一圖案化導體層450”之連續的側壁外輪廓是採用一次乾式蝕刻來形成，但若使用一次濕式蝕刻及一次乾式蝕刻來形成第二圖案化導體層452”及第一圖案化導體層450”則會具有不同的側壁外輪廓。詳言之，由於使用濕式蝕刻來形成第二圖案化導體層452”會發生底切現象，因而造成位於通道區的圖案化光阻層456’之外輪廓會超出第二圖案化導體層452”之外輪廓；之後使用乾式蝕刻來形成第一圖案化導體層450”，則第一圖案化導體層450”之外輪廓是會約略對齊於圖案化光阻層456’之外輪廓(如圖2D所示)。也就是說，利用一次濕式蝕刻及一次乾式蝕刻來形成第二圖案化導體層452”及第一圖案化導體層450”，會使得下層的第一圖案化導體層450”自第二圖案化導體層452”的側壁外輪廓突出延伸約0.2μm至1μm，而最佳是突出約0.3μm至0.6μm。
之後，以含氟及氧之氣體(例如：CF4 與O2 混合氣體或SF6 與O2 混合氣體)對未被源極410s及汲極410d覆蓋的圖案化金屬氧化物半導體層406’進行表面處理T，而完成薄膜電晶體416之製作。表面處理T例如是電漿表面處理或是其他能夠增進金屬氧化物半導體通道層的信賴性之表面處理。在本實施例中，藉由氟氧電漿來改善金屬氧化物半導體通道層的信賴性之表面處理T細節及其作用已詳述於前述實施例中，故於此不再贅述。
請參照圖4E，移除圖案化光阻層456’，接著於基板400上形成保護層414，以覆蓋閘絕緣層404、圖案化金屬氧化物半導體層406’、第一圖案化導體層450”以及第二圖案化導體層452”。保護層414具有接觸窗開口414a、414b、414c，其中接觸窗開口414a暴露出部分作為汲極410d的第二圖案化導體層452”，接觸窗開口414b暴露出部分的接觸墊470表面，而接觸窗開口414c暴露出部分的上電極464表面。保護層414可為單層結構或多層結構，且其材質例如是無機材料、有機材料上述材料之組合。
接著，於保護層414上形成畫素電極418及導電層474。畫素電極418通過接觸窗開口414a與薄膜電晶體416的汲極410d電性連接，並可通過接觸窗開口414c與上電極464電性連接。導電層474通過接觸窗開口414b與接觸墊470電性連接。畫素電極418及導電層474可為單層結構或多層結構，且其材料例如是透明材料(例如：銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、鎵鋅氧化物(Gallium-Zinc Oxide,GZO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)或銦錫氧化物(Indium-Tin Oxide,ITO))、非透明材料(例如：金、銀、銅、鋁、鉬、鈦、鉭、其它合適的材料、上述材料之合金、上述材料之氮化物、上述材料之氧化物、上述材料之氮氧化物、或上述材料之組合)、或上述之組合。本實施例如是以銦錫氧化物(ITO)及/或銦鋅氧化物(IZO)的透明材質為例運用於畫素電極418及導電層474來進行說明，但不限於此。因而，本實施例的導電層474則可稱為透明導電層，但不限於此。之後，還可進一步於基板400上進行有機發光二極體(OLED)之製程，此技術領域具有通常知識者當可知其應用，故於此不再贅述。
在本實施例中，上述形成第二圖案化導體層452”、第一圖案化導體層450”及圖案化金屬氧化物半導體層406’的製作步驟藉由使用半調式光罩製程，使形成薄膜電晶體之通道層、源極及汲極的步驟僅須使用一道光罩圖案即可完成製作，因而可有助於降低製作成本與時間。再者，利用氟氧電漿對金屬氧化物半導體通道層進行表面處理T，可有助於增進通道層的信賴性，並改善元件特性。
綜上所述，本發明實施例至少具有下列優點：
1.　藉由分次依序圖案化第二導體層及第一導體層之疊層來形成薄膜電晶體之源極及汲極，可以使金屬氧化物半導體通道層獲得良好的控制，以避免金屬氧化物半導體通道層產生結構缺陷。
2.　在圖案化第一導體層之後，利用含氟及氧之氣體對金屬氧化物半導體通道層進行表面處理，可有助於改善金屬氧化物半導體通道層的信賴性，因此元件可具有較佳的電性效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、400．．．基板
102、202、402．．．閘極
104、204、404．．．閘絕緣層
106、206．．．金屬氧化物半導體通道層
110d、210d、310d、410d．．．汲極
110s、210s、310s、410s．．．源極
112、214、314、414．．．保護層
114a、114b、114c、214a、214b、214c、314a、314b、
314c、414a、414b、414c．．．接觸窗開口
116、216、316、416．．．薄膜電晶體
118、218、318、418．．．畫素電極
120．．．畫素結構
130、230、430．．．掃描線
140、240、340、440．．．資料線
150、250’、350’、450’、450”．．．第一圖案化導體層
150a、250a．．．突出部
152、252’、352’、452’、452”．．．第二圖案化導體層
154、254、354．．．傾斜側壁
160．．．儲存電容
162、262、462．．．下電極
164、264、364、464．．．上電極
170、172、270、470．．．接觸墊
174、274、374、474．．．透明導電層
180．．．跨線處
250、350、450．．．第一導體層
252、352、452．．．第二導體層
256、356、456、456’．．．圖案化光阻層
406．．．金屬氧化物半導體材料層
406’．．．圖案化金屬氧化物半導體層
456a．．．第一光阻圖案
456b．．．第二光阻圖案
T．．．表面處理
圖1A是依照本發明之第一實施例之一種主動元件陣列基板的上視示意圖。
圖1B是沿著圖1A之線段I-I’、II-II’、III-III’、IV-IV’的剖面示意圖。
圖2A至圖2E是依照本發明之第二實施例之一種主動元件陣列基板的製造流程示意圖。
圖3A至圖3D是依照本發明之第三實施例之一種主動元件陣列基板的製造流程示意圖。
圖4A至圖4E是依照本發明之第四實施例之一種主動元件陣列基板的製造流程示意圖。
200．．．基板
202．．．閘極
204．．．閘絕緣層
206．．．金屬氧化物半導體通道層
210d．．．汲極
210s．．．源極
216．．．薄膜電晶體
230．．．掃描線
240．．．資料線
250’．．．第一圖案化導體層
250a．．．突出部
252’．．．第二圖案化導體層
254．．．傾斜側壁
256．．．圖案化光阻層
262．．．下電極
264．．．上電極
270．．．接觸墊
T．．．表面處理

Claims (9)

  1. 一種薄膜電晶體的製造方法，包括：於一基板上形成一閘極；於該基板上形成一閘絕緣層，以覆蓋該閘極；於該閘絕緣層上形成一金屬氧化物半導體通道層；於該閘絕緣層及該金屬氧化物半導體通道層上形成一源極及一汲極，而該源極及該汲極的形成方法包括：依序形成一第一導體層及一第二導體層；於該第二導體層上形成一圖案化光阻層；以該圖案化光阻層為罩幕並以該第一導體層為終止層進行一濕式蝕刻，以圖案化該第二導體層；以該圖案化光阻層為罩幕進行一乾式蝕刻，以圖案化該第一導體層，其中該金屬氧化物半導體通道層的部分區域被該源極及該汲極暴露；以及以含氟之氣體對未被該源極及該汲極覆蓋的該金屬氧化半導體通道層進行一表面處理。
  2. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中該第一導體層為鈦金屬層，該第二導體層為鋁金屬層、鉬金屬層或鋁/鉬疊層，而該濕式蝕刻是藉由鋁酸來圖案化該第二導體層。
  3. 如申請專利範圍第2項所述之薄膜電晶體的製造方法，其中該乾式蝕刻係藉由BCl3 或Cl2 作為電漿蝕刻氣體來圖案化該第一導體層。
  4. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中該表面處理係藉由CF4 與O2 混合或SF6 與O2 混 合來改善該金屬氧化半導體通道層的信賴性。
  5. 一種薄膜電晶體的製造方法，包括：於一基板上形成一閘極；於該基板上形成一閘絕緣層，以覆蓋該閘極；於該閘絕緣層上形成一金屬氧化物半導體通道層；於該閘絕緣層及該金屬氧化物半導體通道層上形成一源極及一汲極，而該源極及該汲極的形成方法包括：依序形成一第一導體層及一第二導體層；於該第二導體層上形成一圖案化光阻層；以該圖案化光阻層為罩幕並以該第一導體層為終止層進行一第一乾式蝕刻，以圖案化該第二導體層；以及以該圖案化光阻層為罩幕進行一第二乾式蝕刻，以圖案化該第一導體層，其中該金屬氧化物半導體通道層的部分區域被該源極及該汲極暴露，該第二乾式蝕刻係以含氟之氣體來圖案化該第一導體層，而在該第一導體層被圖案化之後，該含氟之氣體對未被該源極及該汲極覆蓋的該金屬氧化物半導體通道層進行一表面處理。
  6. 如申請專利範圍第5項所述之薄膜電晶體的製造方法，其中該第一導體層為鉬金屬層，該第二導體層為鋁金屬層、鈦金屬層或鋁/鈦疊層，而該第一乾式蝕刻係藉由BCl3 /Cl2 作為電漿蝕刻氣體來圖案化該第二導體層。
  7. 如申請專利範圍第6項所述之薄膜電晶體的製造方法，其中該第二乾式蝕刻係藉由SF6 /O2 或CF4 /O2 作為電漿 蝕刻氣體來圖案化該第一導體層。
  8. 一種薄膜電晶體，包括：一閘極；一閘絕緣層，覆蓋該閘極；一金屬氧化物半導體通道層，配置於該閘絕緣層上，其中該金屬氧化物半導體通道層位於該閘極上方；以及一源極及一汲極，配置於該閘絕緣層及該金屬氧化物半導體通道層上，其中該源極及該汲極之材質包括第一圖案化導體層/第二圖案化導體層之疊層，該第一圖案化導體層為鈦金屬層，而該第二圖案化導體層為鋁金屬層、鉬金屬層或鋁/鉬疊層；或者該第一圖案化導體層為鉬金屬層，而該第二圖案化導體層為鋁金屬層、鈦金屬層或鋁/鈦疊層；其中該第一圖案化導體層具有一突出部，突出該第二圖案化導體層之側壁，該第二圖案化導體層的面積小於該第一圖案化導體層的面積，且該第二圖案化導體層的外輪廓不超出該第一圖案化導體層的外輪廓。
  9. 如申請專利範圍第8項所述之薄膜電晶體，其中該第二圖案化導體層具有傾斜側壁(taper)。
TW99115695A 2010-05-17 2010-05-17 薄膜電晶體及其製造方法 TWI401750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99115695A TWI401750B (zh) 2010-05-17 2010-05-17 薄膜電晶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99115695A TWI401750B (zh) 2010-05-17 2010-05-17 薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201142952A TW201142952A (en) 2011-12-01
TWI401750B true TWI401750B (zh) 2013-07-11

Family

ID=46765184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99115695A TWI401750B (zh) 2010-05-17 2010-05-17 薄膜電晶體及其製造方法

Country Status (1)

Country Link
TW (1) TWI401750B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030138995A1 (en) * 2000-12-05 2003-07-24 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
US20100117073A1 (en) * 2008-11-07 2010-05-13 Shunpei Yamazaki Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030138995A1 (en) * 2000-12-05 2003-07-24 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
US20100117073A1 (en) * 2008-11-07 2010-05-13 Shunpei Yamazaki Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201142952A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN101894760B (zh) 薄膜晶体管及其制造方法
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20150295092A1 (en) Semiconductor device
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
JP5226154B2 (ja) 薄膜トランジスタ
TWI474409B (zh) 薄膜電晶體及其製作方法及顯示器
KR20110084760A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
TW201310646A (zh) 半導體裝置及其製造方法
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
TWI416736B (zh) 薄膜電晶體及其製造方法
TWI497689B (zh) 半導體元件及其製造方法
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
KR101843871B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
WO2017010342A1 (ja) 酸化物半導体膜のエッチング方法および半導体装置の製造方法
TWI470808B (zh) 半導體元件及其製作方法
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
TWI401750B (zh) 薄膜電晶體及其製造方法