TWI470808B - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TWI470808B
TWI470808B TW100149292A TW100149292A TWI470808B TW I470808 B TWI470808 B TW I470808B TW 100149292 A TW100149292 A TW 100149292A TW 100149292 A TW100149292 A TW 100149292A TW I470808 B TWI470808 B TW I470808B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
channel layer
aluminum oxide
gate
Prior art date
Application number
TW100149292A
Other languages
English (en)
Other versions
TW201327834A (zh
Inventor
Chen Yuan Tu
Yih Chyun Kao
shu feng Wu
Chun Nan Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100149292A priority Critical patent/TWI470808B/zh
Priority to US13/424,382 priority patent/US8987739B2/en
Priority to CN201210268617.2A priority patent/CN102800708B/zh
Publication of TW201327834A publication Critical patent/TW201327834A/zh
Application granted granted Critical
Publication of TWI470808B publication Critical patent/TWI470808B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

半導體元件及其製作方法
本發明是有關於一種半導體元件及其製作方法，且特別是關於一種具有矽鋁氧化物層的半導體元件及其製作方法。
近來環保意識抬頭，具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的平面顯示面板(flat display panels)已成為市場主流。常見的平面顯示器包括液晶顯示器(liquid crystal displays)、電漿顯示器(plasma displays)、有機電激發光顯示器(electroluminescent displays)等。以目前最為普及的液晶顯示器為例，其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾於二者之間的液晶層所構成。
在習知的薄膜電晶體陣列基板上，通常會配置一保護層以保護薄膜電晶體(半導體元件)。然而，以氧化物半導體作為薄膜電晶體之通道層時，於製作保護層的過程中，若薄膜電晶體之氧化物通道層接觸到還原性元素，易發生氧化物通道層中氧與金屬的比例發生改變，進而影響薄膜電晶體的特性。舉例而言，請參照圖1，當氧化物通道層變質時，薄膜電晶體的臨界電壓(threshold voltage)傾向於隨著充電時間的增加而往左偏移，造成電性不穩定。因此，適當地保護通道層實為當前研發人員亟欲解決的議題之一。
本發明提供一種半導體元件及其製作方法，其具有良好的可信度(reliability)。
本發明之一實施例提供一種半導體元件，其包括一閘極、一通道層、一閘絕緣層、一源極、一汲極以及一矽鋁氧化物層。閘極配置於基板上。通道層配置於基板上，且與閘極重疊設置。閘絕緣層位於閘極與通道層之間。源極以及汲極設置於通道層二側。矽鋁氧化物層配置於基板上並覆蓋源極、汲極以及通道層。
本發明之另一實施例提供一種半導體元件的製作方法，此方法包括以下步驟。形成一閘極於一基板上。形成一通道層於基板上，通道層與閘極重疊設置。於閘極與通道層之間形成一閘絕緣層。形成一源極以及一汲極，且源極與汲極位於通道層二側。形成一矽鋁氧化物層於基板上並覆蓋源極、汲極以及通道層。
在本發明之一實施例中，前述之矽鋁氧化物層中矽含量與鋁含量之比例由10：90至90：10。
在本發明之一實施例中，前述之半導體元件更包括一畫素電極，位於矽鋁氧化物層上且電性連接於汲極。
在本發明之一實施例中，前述之閘絕緣層的材質包含矽鋁氧化物，且閘絕緣層中矽含量與鋁含量之比例由10：90至90：10。
在本發明之一實施例中，前述之閘極位於基板與通道層之間。
在本發明之一實施例中，前述之源極與汲極位於通道層與基板之間。
在本發明之一實施例中，前述之源極與汲極位於通道層與矽鋁氧化物層之間。
在本發明之一實施例中，前述之半導體元件更包括一蝕刻阻擋圖案，覆蓋部分通道層且設置於通道層以及源極與汲極之間。
在本發明之一實施例中，前述之通道層位於基板與閘極之間。
在本發明之一實施例中，前述之矽鋁氧化物層位於閘極與通道層之間。
在本發明之一實施例中，前述之形成矽鋁氧化物層的方法包括物理氣相沉積法。
在本發明之一實施例中，前述之半導體元件的製作方法更包括於矽鋁氧化物層中形成一接觸窗以暴露出汲極。
在本發明之一實施例中，前述之形成接觸窗的方法包括以氟系氣體作為主蝕刻劑。其中該氟系氣體包括六氟化硫或四氟化碳。
在本發明之一實施例中，前述之半導體元件的製作方法更包括於矽鋁氧化物層上形成一畫素電極，電性連接於汲極。
在本發明之一實施例中，前述之半導體元件的製作方法更包括形成一蝕刻阻擋圖案，覆蓋部分通道層且設置於通道層以及源極與汲極之間。
基於上述，本發明實施例之半導體元件可利用於通道層上形成矽鋁氧化物層，藉此保護通道層，使通道層不易發生變異。此外，由於閘絕緣層的材質與矽鋁氧化物層可以相同，故在製作接墊(pad)區的貫孔(via)時，可以避免因材料蝕刻率不同而產生的底切(undercut)現象。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A至圖2F為本發明一實施例之半導體元件製作流程的剖面示意圖。
首先，請參照圖2A，形成一閘極222a於一基板210上，其中閘極222a可以是由金屬疊層構成，或是由單層金屬層構成，其材質例如是導電良好的鋁、銅等金屬。
請參照圖2B，覆蓋一閘絕緣層230a於基板210上，並覆蓋住閘極222a。閘絕緣層230a的材質例如是無機材料(例如：氧化矽、氮化矽、氮氧化矽、矽鋁氧化物或上述至少二種材料的堆疊層)、有機材料或上述之組合。當然，本實施例不以此為限，凡是可以提供絕緣特性的材料都可以選擇性地應用於本實施例以製作閘絕緣層230a。
請參照圖2C，形成一通道層224a於基板210上，其中閘絕緣層230a介於通道層224a與閘極222a之間。此外，通道層224a與閘極210重疊設置。具體而言，通道層224a於基板210上之正投影P224a至少部分覆蓋閘極222a於基板210上之正投影P222a。而在本實施例中，通道層224a於基板210上之正投影P224a會完全覆蓋閘極222a於基板210上之正投影P222a，也就是說，通道層224a在基板210上的投影面積與閘極222a在基板210上的投影面基會彼此重疊。另外，通道層224a的材質可包括晶矽、非晶矽、多晶矽、有機(organic)或金屬氧化物等半導體材料。在本實施例中，通道層224a的材質例如以銦鎵鋅氧化物(Indium Gallium Zinc Oxide,IGZO)為例。
接著，請參照圖2D，於通道層224a二側形成一源極226a以及一汲極228a，其中源極226a以及汲極228a可以是由金屬疊層構成，或是由單層金屬層構成，其材質例如是導電良好的鋁、銅、銀等金屬。此處，閘極222a、通道層224a、源極226a以及汲極228a形成一薄膜電晶體220a。
請參照圖2E，形成一矽鋁氧化物層240於基板210上並覆蓋源極226a、汲極228a以及通道層224a。在本實施例中，形成矽鋁氧化物層240的方法包括物理氣相沉積法(Physical vapor deposition,PVD)。一般來說，矽含量與鋁含量之比例影響矽鋁氧化物層240的特性，其中鋁含量越高則膜層沉積速率越慢且膜層越不容易蝕刻，而矽含量越高則對通道層224a的保護作用相對較差而使薄膜電晶體220a的元件特性不符理想。因此，在本實施例中，矽鋁氧化物層240中矽含量與鋁含量之比例設置為由10：90至90：10。
在習知技術中，通常是以電漿化學氣相沈積法(Plasma Enhanced Chemical Vapor Deposition,PECVD)形成矽氧化物(Silicon oxide,SiOx)或是矽氮化物(Silicon nitride,SiNx)於薄膜電晶體上，以作為薄膜電晶體的保護層。然而，在電漿化學氣相沈積的製作過程中，通道層的材質(例如是本實施例之銦鎵鋅氧化物通道層)易與還原性元素(例如是電漿中的還原性成分)產生反應，造成半導體元件的均勻性與電性發生變異。
本實施例之通道層224a的材質為金屬氧化物半導體。因此，在電漿化學氣相沈積的製作過程中，若通道層224a中之氧成分與電漿中的四氫化矽(SiH4 )中的氫產生還原反應，將使金屬氧化物因為氧成分的降低而可能由半導體特性轉變成導體特性。如此一來，通道層224a可能直接導通源極226a與汲極228a而使薄膜電晶體220a無法正常運作。因此，本實施例採用藉由物理氣相沉積法所形成之矽鋁氧化物層240作為薄膜電晶體220a的保護層，可使通道層224a具有較佳之均勻性和電性。當然，本實施例中形成矽鋁氧化物層240的所採用方法不特地侷限為物理氣相沉積法。再者，通道層224a選用結晶矽、非晶矽、多晶矽等提其他材質佳以製作時，矽鋁氧化物層240也可以提供理想的保護作用以使通道層224a具有理想的元件特性。因此，本實施例不特地侷限通道層224a的材質。
接著，為了形成所需的元件，於矽鋁氧化物層240中形成一接觸窗W1以暴露出汲極228a。在本實施例中，形成接觸窗W1的方法包括以氟系氣體作為主蝕刻劑。其中該氟系氣體包括六氟化硫(Sulfide hexafluoride,SF6 )或四氟化碳(tetrafluoromethane,CF4 )，其中習知的氧化矽或是氮化矽保護層即使採用氟系氣體作為蝕刻劑。換言之，本實施例雖以矽鋁氧化物層240作為薄膜電晶體220a之保護層，然而，蝕刻劑所選用的材料(氟系氣體)與習知製程中所選用的材料相同，故可不用另外製備。
值得一提的是，在製作晶片接墊區的貫孔(未繪示)時，需蝕刻掉部份矽鋁氧化物層240以及部份閘絕緣層230a。為避免因材料蝕刻率不同而產生的底切現象，在本實施例中，閘絕緣層230a的材質可選擇性地與矽鋁氧化物層240同為矽鋁氧化物，且閘絕緣層230a中矽含量與鋁含量之比例也可以設置由10：90至90：10。如此一來，即可減少底切現象的產生。
此外，閘絕緣層230a的製作方式可以相同於矽鋁氧化物層240的製作方式。此時，可避免由於使用電漿化學氣相沈積所形成之閘絕緣層230a容易在製作過程中形成氫氣，並殘留在閘絕緣層230a內，而在高溫退火處理時影響元件的均勻性。因此，在本實施例中，藉由與矽鋁氧化物層240相同的製作方式形成閘絕緣層230a，減少於製作過程中產生元件均勻性變異的可能性。
請參考圖2F，於矽鋁氧化物層240上形成一畫素電極250，其中畫素電極250通過接觸窗W1電性連接汲極228a。於此，半導體元件200製作完成，其藉由製作矽鋁氧化物層240取代習知之矽氧化物或是矽氮化物，作為薄膜電晶體200a的保護層。藉此避免製作過程中還原性元素與通道層224a的材質產生反應，造成半導體元件200的變異，進而提升半導體元件200的均勻性與電性。
值得一提的是，本實施例之矽鋁氧化物層240除了於製作過程中不會造成通道層224a的變異外，其亦具有優良之擋水性可隔絕水氣而避免通道層224a的變異。要說明的是，以擋水性而言，氧化鋁(Aluminium oxides,Al2 O3 )的材質亦具有優良之擋水性。然而，相較於氧化鋁，矽鋁氧化物具有較優良的元件特性而合適於應用在薄膜電晶體中。以下將以圖3與圖4A、4B搭配表1針對氧化鋁以及矽鋁氧化物的元件特性加以解說。
圖3為氧化鋁以及矽鋁氧化物膜層的穿透率比較圖。請參照圖3，在可見光的波段中(波長從380奈米至780奈米)，可看出在鋁氧化物(AlOX )內摻雜適量的矽有助於元件之穿透率的提升。
表1為鋁氧化物在摻雜不同矽含量下的鍍膜速率與蝕刻速率的比較。在此實例中，例如是藉由濺鍍(sputter)的方式分別形成氧化鋁以及矽鋁氧化物膜層。並且，表1中所表示的蝕刻速率是以六氟化硫作為蝕刻劑對氧化鋁以及矽鋁氧化物膜層進行蝕刻的蝕刻速率。
由表1可看出在鋁氧化物內摻雜適量的矽有助於提升鍍膜速率以及蝕刻速率。具體而言，矽鋁氧化物的鍍膜速率可提升至氧化鋁(矽鋁含量比為100：0)之鍍膜速率的2至5倍。此外，由表1可知氧化鋁對於蝕刻劑(六氟化硫)的蝕刻速率幾乎為0。因此，若是選用氧化鋁作為薄膜電晶體220a之保護層的材料，則需使用腐蝕性甚強之蝕刻劑，例如是三氯化硼(boron trichloride,BCl3 )以更高的能量進行蝕刻。因此，在本實施例中，選用具有較佳鍍膜速率以及蝕刻速率之矽鋁氧化物層240作為薄膜電晶體220a之保護層。此外，矽鋁氧化物層240中矽含量與鋁含量之比例由10：90至90：10。
另外，表1中最後一欄所示的可靠度(reliability)將搭配圖4A與圖4B做進一步的說明。圖4A為矽與鋁含量百分比為90:10的半導體元件可靠度測試圖。圖4B為矽與鋁含量百分比為70:30的半導體元件可靠度測試圖。如圖4A與圖4B所示，在鋁氧化物內摻雜適量的矽有助於提升半導體元件的可靠度。具體而言，在長時間施加電壓下，半導體元件200之臨界電壓不輕易隨著時間的增加而改變。因此，使用矽鋁氧化物層240作為保護層之半導體元件200可具有較佳之電性表現。
當然，除了上述島狀(island)結構的薄膜電晶體220a外，在其他實施例中，薄膜電晶體220a亦可為共平面式(co-planar)的結構設計。圖5為本發明另一實施例之半導體元件的側視示意圖。請參照圖5，本實施例之半導體元件500內的薄膜電晶體220b為共平面結構。具體而言，本實施例之薄膜電晶體220b與圖2F中之薄膜電晶體220a具有相似的結構，其中相似的標號代表相似的構件，且相似的構件具有相似的作用，故不在此贅述。惟二者差異處在於薄膜電晶體220b的源極226b以及汲極228b配置於通道層224b與基板210之間。
此外，如圖6所示，本實施例之半導體元件600更可包括一蝕刻阻擋圖案260，其中此蝕刻阻擋圖案260覆蓋部分通道層224a且設置於通道層224a、源極226c與汲極228c之間。
另外，除了上述底閘極(bottom gate)結構外，在其他實施例中，本發明之半導體元件亦可為頂閘極(top gate)結構。
圖7為本發明一實施例之半導體元件的側視示意圖。請參照圖7，本實施例之半導體元件700與圖2F之半導體元件200具有相似的結構，其中相似的標號代表相似的構件，且相似的構件具有相似的作用，故不在此贅述。惟二者差異處在於半導體元件700的通道層224c位於基板210與閘極222b之間。此外，閘絕緣層230b覆蓋源極226c與汲極228c並暴露出一接觸窗W2，其中接觸窗W2與矽鋁氧化物層240的接觸窗W1相連接，且畫素電極250透過接觸窗W1與接觸窗W2電性連接汲極228c。
在本實施例中，閘絕緣層230b可與矽鋁氧化物層240的材質相似，故可藉由氟系氣體作為主蝕刻劑，一次蝕刻接觸窗W1與接觸窗W2。如此一來，則可避免因材料蝕刻率不同而產生之底切的現象發生。前述之氟系氣體包括六氟化硫或四氟化碳
另外，除了上述頂閘極島狀的半導體元件外，在其他實施例中，本發明之半導體元件亦可為頂閘極共平面的結構。圖8為本發明另一實施例之半導體元件的側視示意圖。請參照圖8，本實施例之半導體元件800與圖7之半導體元件700具有相似的結構，惟二者差異處在於半導體元件800的源極226d與汲極228d配置於同一平面，且通道層224d覆蓋於部分源極226d與部分汲極228d上。
綜上所述，相較於習知技術藉由電漿化學氣相沈積法形成矽氧化物或是矽氮化物作為薄膜電晶體的保護層，本發明實施例藉由形成矽鋁氧化物層之半導體元件可使半導體元件具有較佳之均勻性與可靠度。此外，藉由閘絕緣層與矽鋁氧化物層的材質相似，在製作接墊區的貫孔或是薄膜電晶體的接觸窗時，可避免因材料蝕刻率不同而產生之底切的現象發生。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、500、600、700、800‧‧‧半導體元件
210‧‧‧基板
220a、220b‧‧‧薄膜電晶體
222a、222b‧‧‧閘極
224a、224b、224c、224d‧‧‧通道層
226a、226b、226c、226d‧‧‧源極
228a、228b、228c、228d‧‧‧汲極
230a、230b‧‧‧閘絕緣層
240‧‧‧矽鋁氧化物層
250‧‧‧畫素電極
260‧‧‧蝕刻阻擋圖案
W1、W2‧‧‧接觸窗
P222a、P224a‧‧‧正投影
圖1為習知技術之半導體元件可靠度測試圖。
圖2A至圖2F為本發明一實施例之半導體元件製作流程的剖面示意圖。
圖3為氧化鋁以及矽鋁氧化物膜層的穿透率比較圖。
圖4A為矽與鋁含量百分比為90:10的半導體元件可靠度測試圖。
圖4B為矽與鋁含量百分比為70:30的半導體元件可靠度測試圖。
圖5為本發明另一實施例之半導體元件的側視示意圖。
圖6為本發明一實施例之半導體元件的側視示意圖。
圖7為本發明一實施例之半導體元件的側視示意圖。
圖8為本發明另一實施例之半導體元件的側視示意圖。
200．．．半導體元件
210．．．基板
220a．．．薄膜電晶體
222a．．．閘極
224a．．．通道層
226a．．．源極
228a．．．汲極
230a．．．閘絕緣層
240．．．矽鋁氧化物層
250．．．畫素電極
W1．．．接觸窗

Claims (18)

  1. 一種半導體元件，包括：一閘極，配置於一基板上；一通道層，配置於該基板上，且與該閘極重疊設置，其中該通道層的材料包括氧化物半導體；一閘絕緣層，位於該閘極與該通道層之間，其中該閘絕緣層的材料包括矽鋁氧化物；一源極以及一汲極，設置於該通道層二側；以及一矽鋁氧化物層，配置於該基板上並覆蓋該源極、該汲極以及該通道層，其中該通道層與該矽鋁氧化物層以及該閘絕緣層接觸。
  2. 如申請專利範圍第1項所述之半導體元件，其中該矽鋁氧化物層中矽含量與鋁含量之比例由10：90至90：10。
  3. 如申請專利範圍第1項所述之半導體元件，更包括一畫素電極，位於該矽鋁氧化物層上且電性連接於該汲極。
  4. 如申請專利範圍第1項所述之半導體元件，其中該閘絕緣層中矽含量與鋁含量之比例由10：90至90：10。
  5. 如申請專利範圍第1項所述之半導體元件，其中該閘極位於該基板與該通道層之間。
  6. 如申請專利範圍第5項所述之半導體元件，其中該源極與該汲極位於該通道層與該基板之間。
  7. 如申請專利範圍第5項所述之半導體元件，其中 該源極與該汲極位於該通道層與該矽鋁氧化物層之間。
  8. 如申請專利範圍第1項所述之半導體元件，其中該通道層位於該基板與該閘極之間。
  9. 如申請專利範圍第8項所述之半導體元件，其中該矽鋁氧化物層位於該閘極與該通道層之間。
  10. 一種半導體元件的製作方法，包括：形成一閘極於一基板上；形成一通道層於該基板上，該通道層與該閘極重疊設置，其中該通道層的材料包括氧化物半導體；於該閘極與該通道層之間形成一閘絕緣層，其中該閘絕緣層的材料包括矽鋁氧化物，形成一源極以及一汲極，該源極與該汲極位於該通道層二側；以及形成一矽鋁氧化物層於該基板上並覆蓋該源極、該汲極以及該通道層，其中該通道層與該矽鋁氧化物層以及該閘絕緣層接觸。
  11. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該矽鋁氧化物層中矽含量與鋁含量之比例由10：90至90：10。
  12. 如申請專利範圍第10項所述之半導體元件的製作方法，其中形成該矽鋁氧化物層的方法包括物理氣相沉積法。
  13. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該閘絕緣層中矽含量與鋁含量之比例由10： 作方法，其中該閘絕緣層中矽含量與鋁含量之比例由10：90至90：10。
  14. 如申請專利範圍第10項所述之半導體元件的製作方法，更包括於該矽鋁氧化物層中形成一接觸窗以暴露出該汲極。
  15. 如申請專利範圍第14項所述之半導體元件的製作方法，其中形成該接觸窗的方法包括以氟系氣體作為主蝕刻劑。
  16. 如申請專利範圍第15項所述之半導體元件的製作方法，其中該氟系氣體包括六氟化硫或四氟化碳。
  17. 如申請專利範圍第14項所述之半導體元件的製作方法，更包括於該矽鋁氧化物層上形成一畫素電極，電性連接於該汲極。
  18. 如申請專利範圍第10項所述之半導體元件的製作方法，更包括形成一蝕刻阻擋圖案，覆蓋部分該通道層且設置於該通道層以及該源極與該汲極之間。
TW100149292A 2011-12-28 2011-12-28 半導體元件及其製作方法 TWI470808B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100149292A TWI470808B (zh) 2011-12-28 2011-12-28 半導體元件及其製作方法
US13/424,382 US8987739B2 (en) 2011-12-28 2012-03-20 Semiconductor device and manufacturing method thereof
CN201210268617.2A CN102800708B (zh) 2011-12-28 2012-07-30 半导体元件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100149292A TWI470808B (zh) 2011-12-28 2011-12-28 半導體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201327834A TW201327834A (zh) 2013-07-01
TWI470808B true TWI470808B (zh) 2015-01-21

Family

ID=47199766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149292A TWI470808B (zh) 2011-12-28 2011-12-28 半導體元件及其製作方法

Country Status (3)

Country Link
US (1) US8987739B2 (zh)
CN (1) CN102800708B (zh)
TW (1) TWI470808B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
CN103744224A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
KR102527013B1 (ko) * 2020-05-28 2023-04-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 회로 및 기록 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094790A1 (en) * 2002-11-07 2004-05-20 Hiroyuki Kanaya Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same
CN1945840A (zh) * 2006-10-27 2007-04-11 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
US20100224939A1 (en) * 2009-03-05 2010-09-09 Kim Ju-Youn Semiconductor device
TW201126597A (en) * 2009-09-04 2011-08-01 Tokyo Electron Ltd Plasma etching method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112543B2 (en) 2001-01-04 2006-09-26 Micron Technology, Inc. Methods of forming assemblies comprising silicon-doped aluminum oxide
US7119606B2 (en) 2003-07-10 2006-10-10 Qualcomm, Incorporated Low-power, low-area power headswitch
JPWO2005093695A1 (ja) * 2004-03-26 2008-02-14 パイオニア株式会社 サブピクセル
US20060088962A1 (en) 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US7504676B2 (en) 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
TW200908400A (en) 2007-08-07 2009-02-16 Univ Nat Chunghsing Self-powered semiconductor component
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094790A1 (en) * 2002-11-07 2004-05-20 Hiroyuki Kanaya Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same
CN1945840A (zh) * 2006-10-27 2007-04-11 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
US20100224939A1 (en) * 2009-03-05 2010-09-09 Kim Ju-Youn Semiconductor device
TW201126597A (en) * 2009-09-04 2011-08-01 Tokyo Electron Ltd Plasma etching method

Also Published As

Publication number Publication date
TW201327834A (zh) 2013-07-01
CN102800708A (zh) 2012-11-28
US8987739B2 (en) 2015-03-24
CN102800708B (zh) 2015-03-18
US20130168682A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5015472B2 (ja) 薄膜トランジスタ及びその製法
US8778722B2 (en) TFT substrate and method for producing TFT substrate
JP4928464B2 (ja) 薄膜トランジスタ及びその製法
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
JP4958253B2 (ja) 薄膜トランジスタ
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
TWI416737B (zh) 薄膜電晶體及其製造方法
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
JP4873528B2 (ja) 薄膜トランジスタの製造方法
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
WO2014063414A1 (zh) 阵列基板及其制作方法、显示装置
US20150187948A1 (en) Semiconductor device and method for producing same
JP2008533693A (ja) 半導体素子及びその製法
JP2004273614A (ja) 半導体装置およびその製造方法
TWI470808B (zh) 半導體元件及其製作方法
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
US9508544B2 (en) Semiconductor device and method for manufacturing same
TW201340329A (zh) 薄膜電晶體及其製作方法
JP2007073561A (ja) 薄膜トランジスタ
TWI599834B (zh) 畫素結構及其製造方法
TWI416736B (zh) 薄膜電晶體及其製造方法
TWI478344B (zh) 電晶體與其製造方法
TWI497689B (zh) 半導體元件及其製造方法
US10340387B2 (en) Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置