TW201733090A - 畫素結構與其製造方法 - Google Patents

畫素結構與其製造方法 Download PDF

Info

Publication number
TW201733090A
TW201733090A TW105107720A TW105107720A TW201733090A TW 201733090 A TW201733090 A TW 201733090A TW 105107720 A TW105107720 A TW 105107720A TW 105107720 A TW105107720 A TW 105107720A TW 201733090 A TW201733090 A TW 201733090A
Authority
TW
Taiwan
Prior art keywords
gate
layer
insulating layer
opening
electrode
Prior art date
Application number
TW105107720A
Other languages
English (en)
Other versions
TWI599023B (zh
Inventor
張吉和
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105107720A priority Critical patent/TWI599023B/zh
Priority to CN201610307519.3A priority patent/CN105932176B/zh
Priority to US15/275,564 priority patent/US9941305B2/en
Application granted granted Critical
Publication of TWI599023B publication Critical patent/TWI599023B/zh
Publication of TW201733090A publication Critical patent/TW201733090A/zh
Priority to US15/890,665 priority patent/US10256258B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種畫素結構與其製造方法，畫素結構的製造方法包括下列步驟。在基板上形成閘極以及與閘極連接的掃描線。於基板上形成絕緣層，並且圖案化絕緣層以形成對應於閘極的開口。形成閘極絕緣層以覆蓋閘極及掃描線。於閘極絕緣層上形成通道層，且通道層位於開口中。於通道層上形成第一歐姆接觸層以及第二歐姆接觸層，且第一歐姆接觸層以及第二歐姆接觸層位於開口中。在第一歐姆接觸層以及第二歐姆接觸層上形成源極、汲極以及與源極連接的資料線。形成第一電極，其中第一電極與汲極電性連接。

Description

畫素結構與其製造方法
本發明是有關於一種畫素結構與其製造方法，且特別是有關於一種具有較低的閘極-汲極之寄生電容與閘極-源極之寄生電容的畫素結構及其製造方法。
隨著現代資訊科技的進步，各種不同規格的顯示器已被廣泛地應用在消費者電子產品的螢幕之中，例如手機、筆記型電腦、數位相機以及個人數位助理(Personal Digital Assistant，PDA)等。在這些顯示器中，由於液晶顯示器(Liquid Crystal Display，LCD)及有機電激發光顯示器(Organic Electro-luminescent Display，OELD或稱為OLED)具有輕薄以及消耗功率低的優點，因此在市場中成為主流商品。
LCD與OLED的製程包括將半導體元件陣列排列於基板上，而半導體元件包含薄膜電晶體(Thin Film Transistor，TFT)。隨著LCD與OLED的解析度越來越高，單位面積下薄膜電晶體所佔的比例也越來越多。也因為薄膜電晶體的閘極與源極以及閘極與汲極之間有部份區域重疊，導致薄膜電晶體的閘極-汲極與閘極-源極之寄生電容(parasitic capacitance，亦即：Cgd與Cgs)相對於儲存電容的比例也隨之升高。因此，以上述之薄膜電晶體來作為驅動電路中的電晶體時，在訊號的傳輸上往往會產生相當大的電阻電容負載(RC loading)，導致顯示器的顯示品質下降。
本發明提供一種畫素結構及其製造方法，其可以避免因高閘極-汲極之寄生電容與高閘極-源極之寄生電容等現象而導致顯示器的顯示品質下降的問題。
本發明提供一種畫素結構。畫素結構包括掃描線、資料線、閘極、絕緣層、閘極絕緣層、通道層、第一歐姆接觸層、第二歐姆接觸層、源極、汲極以及第一電極。掃描線以及資料線互相交錯設置於基板上。閘極位於基板上與掃描線電性連接。絕緣層位於閘極上且具有開口對應閘極設置。閘極絕緣層位於閘極上。通道層位於閘極絕緣層上，且通道層位於開口中。第一歐姆接觸層以及第二歐姆接觸層位於通道層上且設置於開口中。源極位於第一歐姆接觸層上，其中源極與資料線電性連接。汲極位於第二歐姆接觸層上。第一電極位於絕緣層上且與汲極電性連接。
本發明另提供一種畫素結構的製造方法，此製造方法包括以下步驟。在基板上形成閘極以及與閘極連接的掃描線。於基板上形成絕緣層，並且圖案化絕緣層以形成對應於閘極的開口。形成閘極絕緣層以覆蓋閘極及掃描線。於閘極絕緣層上形成通道層，且通道層位於絕緣層開口中。於通道層上形成第一歐姆接觸層以及第二歐姆接觸層，且第一歐姆接觸層以及第二歐姆接觸層位於絕緣層開口中。在第一歐姆接觸層以及第二歐姆接觸層上形成源極、汲極以及與源極連接的資料線。形成第一電極，其中第一電極與汲極電性連接。
基於上述，由於絕緣層配置於閘極與源極及與源極電性連接之資料線以及閘極與汲極及與汲極電性連接之第一電極之間，因此可以增加閘極與源極及與源極電性連接之資料線以及閘極與汲極及與汲極電性連接之第一電極之間的距離，使得閘極-汲極的寄生電容Cgd與閘極-源極的寄生電容Cgs降低，如此一來便可減少電阻電容負載(RC loading)，以確保顯示器的顯示品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖6A為本發明一實施例之畫素結構的製造方法的流程上視圖。圖1B、圖2B、圖3B、圖3C、圖4B、圖5B以及圖6B分別為圖1A至圖6A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。請參照圖1A與圖1B，提供基板110。基板110之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。在基板110上形成閘極120以及與閘極120連接的掃描線SL。在本實施例中，閘極110以及掃描線SL的製造方法例如是先沉積金屬材料層(未繪示)並對其進行圖案化製程以形成閘極110以及掃描線SL。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。閘極120以及掃描線SL的材料例如是包含金屬、金屬氧化物、有機導電材料或上述之組合。
請參照圖2A與圖2B，在基板110上形成絕緣層130，其中絕緣層130的厚度約介於1微米至4微米，但不以此為限。在本實施例中，絕緣層130例如是直接在閘極120上沉積絕緣材料層(未繪示)來形成。絕緣層130的材料例如是包括聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類等無機材料或矽氧烷(Siloxane)等有機材料或其它合適的材料、或上述之組合。接著，以一道圖案化製程，對絕緣層130進行圖案化以形成暴露出閘極120的開口O，其中沿著掃描線SL的延伸方向，開口O具有寬度W1。寬度W1約介於5微米至15微米之間，但不以此為限。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。
請參照圖3A至圖3C，在基板110上形成閘極絕緣層140以覆蓋閘極120、掃描線SL、絕緣層130以及開口O。在本實施例中，閘極絕緣層140的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。接著，如圖3B所示，通道層150以及歐姆接觸層160的形成方法例如是先於閘極絕緣層140上依序沉積通道材料層150a以及歐姆接觸材料層160a，使通道材料層150a以及歐姆接觸材料層160a順應地覆蓋絕緣層130以及開口O。接著，在基板110上進行光阻材料的塗佈程序，並通過開口O的凹陷輪廓，使得基板110上具有開口O之區域的光阻材料之厚度大於基板110上之其它區域的光阻材料之厚度；再藉由電漿處理、灰化處理等方法，以移除基板110上的部份光阻材料，使得僅基板110上具有開口O之區域具有光阻材料，而形成一圖案化光阻層200。接著，透過圖案化光阻層200為蝕刻罩幕，對通道材料層150a以及歐姆接觸材料層160a進行圖案化程序而形成位於開口O內的通道層150以及歐姆接觸層160，其中通道層150以及歐姆接觸層160具有相同的圖案。最後，如圖3C所示，移除圖案化光阻層200，在閘極絕緣層140上依序形成通道層150以及歐姆接觸層160。值得注意的是，在本實施例中，藉由開口O的凹陷輪廓之設置，可利用自我對準(self-align)的特性來確保圖案化製程的精準度，進而減少一道光罩製程的成本，然本發明不以此為限。在一實施例，亦可以以一道圖案化製程(例如是微影蝕刻製程)，對通道材料層150a以及歐姆接觸材料層160a進行圖案化程序，形成具有相同圖案且位於開口O內的通道層150以及歐姆接觸層160。
此外，在其它實施例中，例如是先沉積通道材料層(未繪示)再圖案化通道材料層以形成通道層150；接著，沉積歐姆接觸材料層(未繪示)再圖案化歐姆接觸材料層以形成歐姆接觸層160，其中前述的兩次圖案化製程分別是微影蝕刻製程與自對準圖案化製程。據此，藉由不同的圖案化製程方式，通道層150以及歐姆接觸層160可具有不同的圖案。本發明不特別限定通道層150以及歐姆接觸層160是否具有相同圖案。
通道層150可為金屬氧化物半導體材料、多晶矽、非晶矽或是其他合適的半導體材料，上述金屬氧化物半導體材料例如是氧化銦鎵鋅（Indium-Gallium-Zinc Oxide, IGZO）、氧化鋅（ZnO） 氧化錫（SnO）、氧化銦鋅（Indium-Zinc Oxide, IZO）、氧化鎵鋅（Gallium-Zinc Oxide, GZO）、氧化鋅錫（Zinc-Tin Oxide, ZTO）或氧化銦錫（Indium-Tin Oxide, ITO）。歐姆接觸材料層160的材料可以是包含含有摻雜物(dopant)之金屬氧化物半導體材料、含有摻雜物之多晶矽、含有摻雜物之非晶矽或是其他合適的含有摻雜物之半導體材料、或其它合適的材料、或上述之組合。此外，圖案化光阻層200的材料例如是正型光阻或負型光阻，本發明不以此為限。
請參照圖4A與圖4B，在基板110上形成源極S、汲極D以及與源極S連接的資料線DL。其中，源極S以及汲極D形成於開口O中。源極S、汲極D以及資料線DL的形成方法例如是先形成一導電材料層(未繪示)再加以圖案化形成源極S、汲極D以及資料線DL。例如是以微影與蝕刻進行圖案化製程，但不以此為限。以導電特性為考量下，源極S、汲極D以及資料線DL的材料例如是金屬，然本發明不限於此。在本實施例中，源極S的形狀例如是I型，然本發明不限於此；在其它實施例中，源極S的形狀也可以例如是U型或L型。又，在形成源極S、汲極D以及資料線DL的圖案化製程步驟中，更同時圖案化歐姆接觸層160以形成與源極S接觸的第一歐姆接觸層161以及與汲極D接觸的第二歐姆接觸層162，且第一歐姆接觸層161以及第二歐姆接觸層162一起暴露出通道層150。換言之，第一歐姆接觸層161與第二歐姆接觸層162是形成於通道層150上且位於開口O中，且源極S、汲極D以及資料線DL位於第一歐姆接觸層161與第二歐姆接觸層162上，其中源極S以及部分汲極D形成於開口O中，資料線DL以及部分汲極D位於開口O外，如圖4A與圖4B所示。也就是，第一歐姆接觸層161位於通道層150與源極S之間，且第二歐姆接觸層162位於通道層150與汲極D之間。
此外，在開口O內，第一歐姆接觸層161與源極S具有相同圖案，且第二歐姆接觸層162與汲極D具有相同圖案，但本發明不限於此。其中，在本實施例中，在形成源極S、汲極D以及資料線DL的圖案化製程步驟中，除了同時圖案化歐姆接觸層160以形成第一歐姆接觸層161以及第二歐姆接觸層162外，更可以進一步圖案化通道層150以移除一部份的被第一歐姆接觸層161以及第二歐姆接觸層162暴露出來的通道層150，如圖4B所示；然本發明不限於此。在其它實施例中，亦可以在圖案化歐姆接觸材料層160以形成第一歐姆接觸層161以及第二歐姆接觸層162時，僅暴露出通道層150但不對通道層150進行圖案化製程。至此，本實施例的薄膜電晶體(thin-film transistor)100a已形成。
請參照圖5A與圖5B，在薄膜電晶體100a上形成第一電極170，其中第一電極170與汲極D電性連接。第一電極170可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。穿透式畫素電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射式畫素電極之材質包括具有高反射率的金屬材料。至此步驟，本實施例之畫素結構10a已完成。
更值得注意的是，當本發明的畫素結構應用於邊緣電場切換式(fringe field switching，FFS)液晶顯示面板時，更包括形成保護層180以及第二電極190在本實施例之圖5A與圖5B的畫素結構10a上，請參照圖6A與圖6B(即：畫素結構10a’)。具體來說，保護層180覆蓋源極S、汲極D以及第一電極170，且第二電極190形成於保護層180上。因此，在本實施例中，第一電極170是畫素電極，第二電極190是共用電極，其中第一電極170與第二電極190之間耦合來形成儲存電容器(未繪示)。保護層180的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。第二電極190可為穿透式電極、反射式電極或是半穿透半反射式電極。穿透式電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射式電極之材質包括具有高反射率的金屬材料。
就結構上而言，請先參考圖5A與圖5B，本實施例的畫素結構10a包括掃描線SL、資料線DL、閘極120、絕緣層130、閘極絕緣層140、通道層150、第一歐姆接觸層161、第二歐姆接觸層162、源極S、汲極D以及第一電極170。掃描線SL以及資料線DL互相交錯設置於基板110上。閘極120位於基板110上與掃描線SL電性連接。絕緣層130位於閘極120上且具有開口O對應閘極120設置。閘極絕緣層140覆蓋閘極120以及掃描線SL，且位於絕緣層130上並順應地覆蓋開口O。更具體的說，絕緣層130位於閘極120與閘極絕緣層140之間，且絕緣層130的開口O暴露出閘極120。通道層150位於閘極絕緣層140上，且通道層150位於開口O中。第一歐姆接觸層161以及第二歐姆接觸層162位於通道層150上且設置於開口O中。源極S位於第一歐姆接觸層161上，其中源極S與資料線DL電性連接。汲極D位於第二歐姆接觸層162上，其中汲極D與第一電極170電性連接。換言之，第一歐姆接觸層161位於通道層150與源極S之間，第二歐姆接觸層162位於通道層150與汲極D之間，且源極S以及汲極D與開口O重疊設置並位於開口O內。第一電極170位於閘極絕緣層140上，且未設置於開口O內。閘極絕緣層140位於絕緣層130與源極S、汲極D以及第一電極170之間。在本實施例中，閘極120、閘極絕緣層140、第一歐姆接觸層161以及第二歐姆接觸層162是單層結構，本發明不限於此。在其他實施例中，閘極120、閘極絕緣層140、第一歐姆接觸層161以及第二歐姆接觸層162亦可以是雙層結構或多層堆疊結構。此外，掃描線SL以及資料線DL的延伸方向不相同，較佳的是掃描線SL資料線DL的延伸方向垂直；其中掃描線SL與資料線DL是分別位於不相同的膜層且彼此電性絕緣，掃描線SL以及資料線DL主要用來傳遞驅動畫素結構的驅動訊號。
當本發明的畫素結構應用於FFS液晶顯示面板中時，圖5A與圖5B之畫素結構10a更包括保護層180以及第二電極190，請參照圖6A與圖6B(即：畫素結構10a’)。具體來說，保護層180覆蓋源極S、汲極D以及第一電極170，且第二電極190形成於保護層180上。其中，第一電極170是畫素電極，第二電極190是共用電極。
此外，本實施例的畫素結構更可以包括共用電極線（未繪示），其例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，並與第一電極170耦合來形成儲存電容器（未繪示），本發明不以此為限。當本發明的畫素結構應用於FFS液晶顯示面板，共用電極線電性連接第二電極190，用以降低第二電極190之整體電阻值(overall resistance)。
基於上述，本實施例的畫素結構10a、10a’藉由絕緣層130的設置，可調整閘極G與源極S以及汲極D之間的距離長度，使閘極G與源極S以及閘極G與汲極D之間相隔較大的間距。由於電容的大小與間距成反比，故當間距變大，源極S及與其電性連接之資料線DL跟閘極G之間的寄生電容Cgs和汲極D及與其電性連接之第一電極170跟閘極G之間的寄生電容Cgd皆變小。因此，本實施例除了利用自我對準(self-align)的特性，減少光罩之使用數量與免除對位問題，亦可降低畫素結構中寄生電容Cgs與Cgd，進而減少電阻電容負載，確保顯示器的顯示品質。
圖7A至圖8A為本發明另一實施例之畫素結構的製造方法的流程上視圖。圖7B至圖8B為圖7A至圖8A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。圖7A-7B之實施例與上述圖5A-5B之結構相似，並且圖8A-8B之實施例與上述圖6A-6B之結構相似，因此相同的元件以相同的符號表示，且不在重複說明。
圖7A-7B之結構與圖5A-5B不相同之處在於，圖7A-7B的畫素結構10b之開口O具有寬度W2，其中源極S以及汲極D自開口O內朝遠離開口O的絕緣層130的一表面延伸。具體來說，圖7A-7B的畫素結構10b之開口O的寬度W2小於圖5A-5B的畫素結構10a之開口O的寬度W1，即W2＜W1。在本實施例中，圖7A-7B的畫素結構10b的源極S以及汲極D是部份位於開口O中且部份位於開口O外。
相似地，圖8A-8B之結構與圖6A-6B不相同之處在於，圖8A-8B的畫素結構10b’之開口O具有寬度W2，其中源極S以及汲極D是自開口O內朝遠離開口O的絕緣層130的一表面延伸。具體來說，圖8A-8B的畫素結構10b’之開口O的寬度W2小於圖6A-6B的畫素結構10a’之開口O的寬度W1，即W2＜W1。在本實施例中，圖8A-8B的畫素結構10b’之源極S以及汲極D是部份位於開口O中且部份位於開口O外。
圖9A至圖13A為本發明另一實施例之畫素結構的製造方法的流程上視圖。圖9B至圖13B為圖9A至圖13A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。圖9A至圖13B之實施例與上述圖1A-6B之元件具有相同或相似的結構與材料，因此相同或相似的元件以相同的符號表示，且不在重複對其材質與形成方式進行細部說明，避免贅述。
請參照圖9A與圖9B，提供基板110，並在基板110上形成閘極120以及與閘極120連接的掃描線SL。接著，在基板110上形成閘極絕緣層140，其中閘極絕緣層140覆蓋閘極120以及掃描線SL。在閘極絕緣層140上依序形成通道層150以及歐姆接觸層160，其中歐姆接觸層160與通道層150覆蓋部分的閘極120以及部分的閘極絕緣層140。
請參照圖10A與圖10B，在基板110上形成絕緣材料層(未繪示)以覆蓋閘極絕緣層140、通道層150以及歐姆接觸層160。接著，圖案化絕緣材料層以形成絕緣層130與對應於閘極120的開口O，其中開口O可完全暴露或部份暴露出通道層150以及歐姆接觸層160。本實施例中的通道層150以及歐姆接觸層160是完全被開口O所暴露，故通道層150以及歐姆接觸層160位於開口O中，如圖10B所示。其中，沿著掃描線SL的延伸方向，開口O具有寬度W1，其約介於5微米至15微米之間，但不以此為限。在本實施例中，絕緣層130的厚度約介於1微米至4微米，但不以此為限。絕緣層130的材料例如是包括聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類等無機材料或矽氧烷(Siloxane)等有機材料或其它合適的材料、或上述之組合。
接著，類似於圖4A與圖4B之步驟，請參照圖11A與圖11B，在基板110上形成源極S、汲極D以及與源極S連接的資料線DL時，一併圖案化歐姆接觸材料層160以形成與源極S接觸的第一歐姆接觸層161以及與汲極D接觸的第二歐姆接觸層162，且第一歐姆接觸層161以及第二歐姆接觸層162一起暴露出通道層150。其中，源極S、汲極D、第一歐姆接觸層161以及第二歐姆接觸層162形成於開口O中，且第一歐姆接觸層161以及第二歐姆接觸層162一起暴露出通道層150，如圖11A與圖11B所示。換言之，第一歐姆接觸層161與第二歐姆接觸層162是形成於通道層150上且位於開口O中，且源極S、汲極D位於第一歐姆接觸層161與第二歐姆接觸層162上，其中源極S以及部分汲極D形成於開口O中，資料線DL以及部分汲極D位於開口O外。也就是，第一歐姆接觸層161位於通道層150與源極S之間，且第二歐姆接觸層162位於通道層150與汲極D之間。又，在本實施例中，在形成源極S、汲極D以及資料線DL的圖案化製程步驟中，除了同時圖案化歐姆接觸層160以形成第一歐姆接觸層161以及第二歐姆接觸層162外，更可以進一步圖案化通道層150以移除一部份的被第一歐姆接觸層161以及第二歐姆接觸層162暴露出來的通道層150。在其它實施例中，亦可以在圖案化歐姆接觸材料層160以形成第一歐姆接觸層161以及第二歐姆接觸層162時，僅暴露出通道層150但不對通道層150進行圖案化製程。至此，本實施例的薄膜電晶體200a已形成。
請參照圖12A與圖12B，在薄膜電晶體200a上形成第一電極170，其中第一電極170與汲極D電性連接。至此步驟，本實施例之畫素結構20a已完成。
更值得注意的是，當本發明的畫素結構應用於FFS液晶顯示面板中時，更包括形成保護層180以及第二電極190在本實施例之圖12A與圖12B的畫素結構20a上，請參照圖13A與圖13B(即：畫素結構20a’)。具體來說，保護層180覆蓋源極S、汲極D以及第一電極170，且第二電極190形成於保護層180上。因此，在本實施例中，第一電極170是畫素電極，第二電極190是共用電極，其中第一電極170與第二電極190之間耦合形成儲存電容器(未繪示)。
就結構上而言，請先參考圖12A與圖12B，本實施例的畫素結構20a包括掃描線SL、資料線DL、閘極120、絕緣層130、閘極絕緣層140、通道層150、第一歐姆接觸層161、第二歐姆接觸層162、源極S、汲極D以及第一電極170。掃描線SL以及資料線DL互相交錯設置於基板110上。閘極120位於基板110上與掃描線SL電性連接。閘極絕緣層140位於閘極120上並覆蓋閘極120以及掃描線SL。通道層150位於閘極絕緣層140上並覆蓋閘極120。第一歐姆接觸層161與第二歐姆接觸層162位於通道層150上方。絕緣層130位於閘極120上且具有對應閘極120設置的開口O，其中開口O位於通道層150以及第一歐姆接觸層161與第二歐姆接觸層162上並暴露出通道層150以及第一歐姆接觸層161與第二歐姆接觸層162，使通道層150以及第一歐姆接觸層161與第二歐姆接觸層162位於開口內。更具體的說，閘極絕緣層140位於閘極120與絕緣層130之間，通道層150以及第一歐姆接觸層161與第二歐姆接觸層162位於絕緣層130與閘極絕緣層140之間，即：絕緣層130位於閘極120、閘極絕緣層140、通道層150以及第一歐姆接觸層161與第二歐姆接觸層162上。源極S位於第一歐姆接觸層161上，其中源極S與資料線DL電性連接。汲極D位於第二歐姆接觸層162上，其中汲極D與第一電極170電性連接。換言之，第一歐姆接觸層161位於通道層150與源極S之間，第二歐姆接觸層162位於通道層150與汲極D之間，且源極S以及汲極D與開口O重疊設置並位於開口O內。第一電極170位於絕緣層130上，且未設置於開口O內。在本實施例中，閘極120、閘極絕緣層140、第一歐姆接觸層161以及第二歐姆接觸層162例如可以是單層結構、雙層結構或多層堆疊結構。此外，掃描線SL以及資料線DL的延伸方向不相同，較佳的是掃描線SL資料線DL的延伸方向垂直；其中掃描線SL與資料線DL是分別位於不相同的膜層，掃描線SL以及資料線DL主要用來傳遞驅動畫素結構的驅動訊號。
當本發明的畫素結構應用於FFS液晶顯示面板中時，圖12A與圖12B之畫素結構20a更包括保護層180以及第二電極190，請參照圖13A與圖13B(即：畫素結構20a’)。具體來說，保護層180覆蓋源極S、汲極D以及第一電極170，且第二電極190形成於保護層180上。其中，第一電極170是畫素電極，第二電極190是共用電極。
此外，本實施例的畫素結構更可以包括共用電極線（未繪示），其例如是與掃描線SL為同一膜層且鄰近於掃描線SL進行配置，其中共用電極線的延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同，並與第一電極170耦合來形成儲存電容器（未繪示），本發明不以此為限。當本發明的畫素結構應用於FFS液晶顯示面板，共用電極線電性連接第二電極190，用以降低第二電極190之整體電阻值(overall resistance)。
基於上述，本實施例之畫素結構20a、20a’藉由絕緣層130的設置，可調整閘極G與源極S以及汲極D之間的距離長度，使閘極G與源極S以及閘極G與汲極D之間相隔較大的間距。由於電容的大小與間距成反比，故當間距變大，源極S及與其電性連接之資料線DL跟閘極G之間的寄生電容Cgs和汲極D及與其電性連接之第一電極170跟閘極G之間的寄生電容Cgd皆變小，可降低畫素結構中寄生電容Cgs與Cgd的大小，進而減少電阻電容負載，確保顯示器的顯示品質。
圖14A至圖15A為本發明另一實施例之畫素結構的製造方法的流程上視圖。圖14B至圖15B為圖14A至圖15A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。圖14A至圖14B之實施例與上述圖12A至圖12B之結構相似，並且圖15A至圖15B之實施例與上述圖13A至圖13B之結構相似，因此相同的元件以相同的符號表示，且不在重複說明。
圖14A至圖14B之結構與圖12A至圖12B不相同之處在於，圖14A至圖14B的畫素結構20b之開口O具有寬度W2，其中源極S以及汲極D自開口O內朝遠離開口O的絕緣層130的一表面延伸。具體來說，圖14A至圖14B的畫素結構20b之開口O的寬度W2小於圖12A至圖12B的畫素結構20a之開口O的寬度W1，即W2＜W1。在本實施例中，圖14A至圖14B的畫素結構20b的源極S以及汲極D是部份位於開口O中且部份位於開口O外。
相似地，圖15A至圖15B之結構與圖13A至圖13B不相同之處在於，圖15A至圖15B的畫素結構20b’之開口O具有寬度W2，其中源極S以及汲極D是自開口O內朝遠離開口O的絕緣層130的一表面延伸。具體來說，圖15A至圖15B的畫素結構20b’之開口O的寬度W2小於圖13A至圖13B的畫素結構20a’之開口O的寬度W1，即W2＜W1。在本實施例中，圖15A至圖15B的畫素結構20b’的源極S以及汲極D是部份位於開口O中且部份位於開口O外。
另外，如上所述，本發明實施例列舉之畫素結構10a、10a’、10b、10b’、20a、20a’、20b、20b’更可以包括共用電極線的設計。為了簡明地說明上述具有共用電極線之畫素結構的製作方法，本發明特舉圖6A及圖6B所繪示之畫素結構10a’之變化型作為示範例進行說明，本領域中具有通常知識者應了解此處之揭露內容亦可以相同或相似之方式應用至其他態樣之畫素結構，故不再贅述。
具體來說，當本發明之畫素結構更包括與第二電極190電性連接之共用電極線時，其詳細的製作步驟請參照下方圖16A至圖22A以及圖16B至圖22B之說明。
圖16A至圖22A為本發明另一實施例之畫素結構的製造方法的流程上視圖。圖16B、圖17B、圖18B、圖19B、圖20B、圖21B以及圖22B分別為圖16A至圖22A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。其中，圖21A及圖21B與圖22A及圖22B之畫素結構與圖6A及圖6B之畫素結構10a’具有相同或相似的元件，因此上述相同或相似的元件以相同或相似的元件符號表示，且不再重複說明元件的材料/製程方式。
請參照圖16A與圖16B，在本實施例中，在基板110上形成閘極120、與閘極120連接的掃描線SL以及共用電極線CL。共用電極線CL與閘極120及掃描線SL分離開來。其中，共用電極線CL例如是鄰近於掃描線SL且互相平行配置，其延伸方向例如是與掃描線SL相同，與資料線DL的延伸方向不相同。
請參照圖17A與圖17B，在基板110上形成絕緣層130，其中絕緣層130的厚度約介於1微米至4微米，但不以此為限。接著，對絕緣層130進行圖案化以形成暴露出閘極120的開口O以及暴露出共用電極線CL的第一接觸窗C1。其中，沿著掃描線SL的延伸方向，開口O具有寬度W1。寬度W1約介於5微米至15微米之間，但不以此為限。
請參照圖18A至圖18B，在絕緣層130上形成第二電極190’，其通過第一接觸窗C1與共用電極線CL電性連接。第二電極190’的形成方法例如是先形成電極材料層(未繪示)於絕緣層130上，再加以圖案化形成第二電極190’，其中上述電極材料層係填入第一接觸窗C1中以與共用電極線CL接觸。在此，例如是以微影與蝕刻進行圖案化製程，但不以此為限。第二電極190’可為穿透式電極、反射式電極或是半穿透半反射式電極。穿透式電極之材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射式電極之材質包括具有高反射率的金屬材料。
請參照圖19A至圖19B，在基板110上形成閘極絕緣層140以覆蓋閘極120、掃描線SL、共用電極線CL、絕緣層130、第二電極190’、第一接觸窗C1以及開口O。接著，在閘極絕緣層140上依序形成位於開口O中的通道層150以及歐姆接觸層160，如圖19B所示。其中，由於閘極絕緣層140覆蓋共用電極線CL、第二電極190’以及第一接觸窗C1，因此使共用電極線CL與第二電極190’電性絕緣於通道層150以及歐姆接觸層160，可避免短路(short circuit)現象的發生。
請參照圖20A與圖20B，在基板110上形成源極S、汲極D以及與源極S連接的資料線DL。其中，源極S以及部分汲極D形成於開口O中。且在形成源極S、汲極D以及資料線DL的圖案化製程步驟中，更同時圖案化歐姆接觸層160以形成與源極S接觸的第一歐姆接觸層161以及與汲極D接觸的第二歐姆接觸層162，且第一歐姆接觸層161以及第二歐姆接觸層162一起暴露出通道層150，且一部份被第一歐姆接觸層161以及第二歐姆接觸層162暴露出來的通道層150被移除，如圖20B所示。第一歐姆接觸層161位於通道層150與源極S之間，且第二歐姆接觸層162位於通道層150與汲極D之間。至此，本實施例的薄膜電晶體100a’已形成。
請參照圖21A與圖21B，在薄膜電晶體100a’上依序形成第一電極170與保護層180。具體來說，第一電極170與汲極D電性連接。接著，在第一電極170上形成保護層180，其中保護層180覆蓋源極S、通道層150、汲極D、第一電極170以及第二電極190’。至此步驟，具有共用電極線CL的畫素結構已完成，然本發明不以此限。
在另一實施例中，例如是先在薄膜電晶體100a’上形成保護層180，再形成第一電極170，如圖22A與圖22B所示。具體來說，在薄膜電晶體100a’上形成保護層180以覆蓋源極S、通道層150、汲極D以及第二電極190’，再對保護層180進行圖案化以形成暴露出汲極D的第二接觸窗C2。接著，於保護層180上形成第一電極170，其中第一電極170透過第二接觸窗C2與汲極D接觸，藉此與汲極D電性連接。至此步驟，具有共用電極線CL的另一畫素結構亦已完成。
據此架構，本發明之共用電極線CL可電性連接位於其延伸方向上之第二電極190’，可降低第二電極190’的整體電阻值。
除此之外，為了證明本發明之畫素結構的設計確實可以降低畫素結構中寄生電容Cgs與Cgd，特以本發明之畫素結構10a’(圖6A與圖6B)、10b’(圖8A與圖8B)以及習知畫素結構（即：在源極/汲極與閘極120之間不具有絕緣層）來做驗證，請參考下方表1。
表1
由表1之實驗數據可知，藉由閘極120與源極S以及汲極D之間配置有絕緣層130，使得閘極G與源極S以及閘極G與汲極D之間相隔較大的間距；據此，本發明之實施例的畫素結構10a’、10b’之Cgs及Cgd低於習知之畫素結構之Cgs及Cgd，可確實達到降低畫素結構的電阻電容負載，減少耗電量，以確保顯示器的顯示品質。
此外，本發明是通過絕緣層130的設置來降低畫素結構的Cgs以及Cgd。在應用邊緣電場切換式(fringe field switching，FFS)液晶顯示面板的範例中，因為源極S及與其電性連接之資料線DL跟第二電極190(於此作為共用電極)製作於絕緣層130之後。源極S及與其電性連接之資料線DL跟第二電極190之間的寄生電容Csc相較於閘極G與第二電極190之間的寄生電容Cgc更大。為解決此問題，本發眀的畫素結構可進行簡單變化，將第一電極170以及第二電極190作轉向設置。具體來說，第一電極170以及第二電極190的長邊將從平行於資料線DL的延伸方向轉向為平行於掃描線SL的延伸方向，如圖23所示。或是，更進一步將在資料線DL上方重疊部份的第二電極190移除。如此一來，第二電極190與資料線DL的重疊面積劇減，可有效降低寄生電容Csc與寄生電容Cgc的總合。且，由於掃描線SL與第一電極170以及第二電極190之間具有較大的間距(即：絕緣層130的配置)，因此掃描線SL與第一電極170以及第二電極190之間依舊具有較小的寄生電容。
表2
由表2之實驗數據可知，藉由將第一電極170以及第二電極190的長邊將從平行於資料線DL的延伸方向轉向為平行於掃描線SL的延伸方向，且更進一步將在資料線DL上方重疊部份的第二電極190移除，可有效降低第二電極190與資料線DL之間的耦合效應。據此，可顯著降低畫素結構的整體寄生電容。
綜上所述，本發明的畫素結構配置有絕緣層於閘極與源極以及閘極與汲極之間，因此增加閘極與源極以及閘極與汲極之間的距離，使得閘極-汲極的寄生電容Cgd與閘極-源極的寄生電容Cgs降低，如此一來便可減少電阻電容負載，減少耗電量，且確保顯示器的顯示品質。其中，在本發明的一實施例中，本發明的畫素結構更可藉由絕緣層的開口所具有的凹陷輪廓之設置，利用自我對準(self-align)的特性來確保圖案化製程的精準度，進而減少一道光罩製程的成本，有效提升製作良率以及降低製造成本。
此外，本發眀的畫素結構可進行簡單變化，將第一電極以及第二電極作轉向設置，使第一電極以及第二電極的長邊將從平行於資料線的延伸方向轉向為平行於掃描線的延伸方向，或更進一步將在資料線上方重疊部份的第二電極移除。如此一來，第二電極與資料線的重疊面積劇減，可有效降低資料線與第二電極之間的寄生電容。且，由於掃描線與第一電極以及掃描線與第二電極之間具有絕緣層，因此掃描線與第一電極以及掃描線與第二電極之間依舊保有較小的寄生電容。故，相較於習知之畫素電極，本發明的畫素電極及其製造方法，確實可以避免因高閘極-汲極之寄生電容與高閘極-源極之寄生電容等現象而導致顯示器的顯示品質下降的問題。
雖然本發明已以實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10a’、10b、10b’、20a、20a’、20b、20b’‧‧‧畫素結構 100a、100a’、200a‧‧‧薄膜電晶體 110‧‧‧基版 120‧‧‧閘極 130‧‧‧絕緣層 140‧‧‧閘極絕緣層 150a‧‧‧通道材料層 150‧‧‧通道層 160a‧‧‧歐姆接觸材料層 160‧‧‧歐姆接觸層 161‧‧‧第一歐姆接觸材料層 162‧‧‧第二歐姆接觸材料層 170‧‧‧第一電極 180‧‧‧保護層 190、190’‧‧‧第二電極 200‧‧‧圖案化光阻層 AA’‧‧‧剖線 C1‧‧‧第一接觸窗 C2‧‧‧第二接觸窗 CL‧‧‧共用電極線 D‧‧‧汲極 DL‧‧‧資料線 O‧‧‧開口 S‧‧‧源極 SL‧‧‧掃描線 W1、W2‧‧‧寬度
圖1A至圖6A為本發明一實施例之畫素結構的製造方法的流程上視圖。 圖1B、圖2B、圖3B、圖3C、圖4B、圖5B以及圖6B為圖1A至圖6A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。 圖7A至圖8A為本發明另一實施例之畫素結構的製造方法的流程上視圖。 圖7B至圖8B為圖7A至圖8A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。 圖9A至圖13A為本發明另一實施例之畫素結構的製造方法的流程上視圖。 圖9B至圖13B為圖9A至圖13A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。 圖14A至圖15A為本發明另一實施例之畫素結構的製造方法的流程上視圖。 圖14B至圖15B為圖14A至圖15A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。 圖16A至圖22A為本發明一實施例之畫素結構的製造方法的流程上視圖。 圖16B、圖17B、圖18B、圖19B、圖20B、圖21B以及圖22B分別為圖16A至圖22A之畫素結構的製造方法的沿著剖線AA’的流程剖面圖。 圖23為本發明另一實施例之畫素結構的上視示意圖。
10a‧‧‧畫素結構
110‧‧‧基版
120‧‧‧閘極
130‧‧‧絕緣層
140‧‧‧閘極絕緣層
150‧‧‧通道層
161‧‧‧第一歐姆接觸層
162‧‧‧第二歐姆接觸層
170‧‧‧第一電極
AA’‧‧‧剖線
D‧‧‧汲極
O‧‧‧開口
S‧‧‧源極
W1‧‧‧寬度

Claims (17)

  1. 一種畫素結構的製造方法，包括： 在一基板上形成一閘極以及與該閘極連接的一掃描線； 於該基板上形成一絕緣層，並且圖案化該絕緣層以形成對應於該閘極的一開口； 形成一閘極絕緣層以覆蓋該閘極及該掃描線； 於閘極絕緣層上形成一通道層，且該通道層位於該開口中； 於該通道層上形成一第一歐姆接觸層及一第二歐姆接觸層，且該第一歐姆接觸層及該第二歐姆接觸層位於該開口中； 在該第一歐姆接觸層及該第二歐姆接觸層上形成一源極、一汲極以及與該源極連接的一資料線；以及 形成一第一電極，該第一電極與該汲極電性連接。
  2. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該閘極之後，依序在該閘極上先形成該絕緣層，接著於該絕緣層中形成該開口以暴露出部分之該閘極，再形成該閘極絕緣層以覆蓋該絕緣層及該開口。
  3. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該閘極之後，依序在該閘極上先形成該閘極絕緣層及該通道層，接著形成該絕緣層以覆蓋該閘極絕緣層及該通道層，再於該絕緣層中形成該開口以完全暴露出該通道層。
  4. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該源極與部分之該汲極形成於該開口中，且另一部分之該汲極自該開口內朝遠離該開口之該絕緣層的一表面延伸。
  5. 如申請專利範圍第4項所述的畫素結構的製造方法，其中部分之該源極與部分之該汲極形成於該開口中，且另一部分之該源極與另一部分之該汲極自該開口內朝遠離該開口之該絕緣層的一表面延伸。
  6. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該閘極的步驟中，更包括形成一共用電極線，且在形成該閘極與該共用電極線之後，依序在該閘極上先形成該絕緣層，接著於該絕緣層中形成該開口以暴露出部分之該閘極以及一第一接觸窗以暴露出部分之該共用電極線，再形成一第二電極電性連接該共用電極線。
  7. 如申請專利範圍第6項所述的畫素結構的製造方法，其中形成該第二電極之後，先形成該閘極絕緣層以覆蓋該絕緣層、該開口、該第一接觸窗以及該第二電極，再形成該通道層於該開口中。
  8. 一種畫素結構，包括： 一掃描線以及一資料線互相交錯設置於一基板上； 一閘極，位於該基板上，與該掃描線電性連接； 一絕緣層，位於該閘極上，具有一開口對應該閘極設置； 一閘極絕緣層，位於該閘極上； 一通道層，位於該閘極絕緣層上，且該通道層位於該開口中； 一第一歐姆接觸層及一第二歐姆接觸層，位於該通道層上，且設置於該開口中； 一源極，位於該第一歐姆接觸層上，其中該源極與該資料線電性連接； 一汲極，位於該第二歐姆接觸層上；以及 一第一電極，位於該絕緣層上，與該汲極電性連接。
  9. 如申請專利範圍第8項所述的畫素結構，其中該絕緣層位於該閘極與該閘極絕緣層之間，且該絕緣層的該開口暴露出部分之該閘極。
  10. 如申請專利範圍第9項所述的畫素結構，其中該閘極絕緣位於該絕緣層與該源極、該汲極及該第一電極之間。
  11. 如申請專利範圍第8項所述的畫素結構，其中： 該閘極絕緣層覆蓋該閘極以及該掃描線； 該通道層覆蓋該閘極絕緣層；以及 該絕緣層位於該通道層及該閘極絕緣層上，其中該絕緣層的該開口位於該通道層上，並且完全暴露出該通道層。
  12. 如申請專利範圍第11項所述的畫素結構，其中該閘極絕緣位於該絕緣層與該閘極之間。
  13. 如申請專利範圍第8項所述的畫素結構，其中該第一歐姆接觸層及該第二歐姆接觸層位於該通道層與該源極之間以及該通道層與該汲極之間。
  14. 如申請專利範圍第8項所述的畫素結構，其中該源極與部分之該汲極與該開口重疊設置，且另一部分之該汲極自該開口內朝遠離該開口之該絕緣層的一表面延伸設置。
  15. 如申請專利範圍第8項所述的畫素結構，其中部分之該源極與部分之該汲極與該開口重疊設置，且另一部分之該源極與另一部分之該汲極自該開口內朝遠離該開口之該絕緣層的一表面延伸設置。
  16. 如申請專利範圍第8項所述的畫素結構，更包括： 一共用電極線，位於該基板與該絕緣層之間；以及 一第二電極，位於該絕緣層上，其中該絕緣層具有一第一接觸窗暴露出該共用電極線，使得該共用電極線與該第二電極電性連接。
  17. 如申請專利範圍第16項所述的畫素結構，其中該閘極絕緣層位於該絕緣層及該第二電極與該通道層之間。
TW105107720A 2016-03-14 2016-03-14 畫素結構與其製造方法 TWI599023B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105107720A TWI599023B (zh) 2016-03-14 2016-03-14 畫素結構與其製造方法
CN201610307519.3A CN105932176B (zh) 2016-03-14 2016-05-11 像素结构与其制造方法
US15/275,564 US9941305B2 (en) 2016-03-14 2016-09-26 Pixel structure and fabrication method thereof
US15/890,665 US10256258B2 (en) 2016-03-14 2018-02-07 Pixel structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105107720A TWI599023B (zh) 2016-03-14 2016-03-14 畫素結構與其製造方法

Publications (2)

Publication Number Publication Date
TWI599023B TWI599023B (zh) 2017-09-11
TW201733090A true TW201733090A (zh) 2017-09-16

Family

ID=56835502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107720A TWI599023B (zh) 2016-03-14 2016-03-14 畫素結構與其製造方法

Country Status (3)

Country Link
US (2) US9941305B2 (zh)
CN (1) CN105932176B (zh)
TW (1) TWI599023B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034777A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109285844B (zh) * 2018-10-15 2020-12-25 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN109742155B (zh) 2019-01-09 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、器件、芯片及显示装置
TWI721776B (zh) * 2020-02-06 2021-03-11 友達光電股份有限公司 主動元件基板及其製造方法
CN113078067B (zh) * 2021-03-30 2023-04-28 电子科技大学 一种沟槽分离栅器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688392B2 (en) * 2006-04-06 2010-03-30 Chunghwa Picture Tubes, Ltd. Pixel structure including a gate having an opening and an extension line between the data line and the source
US20080024702A1 (en) * 2006-07-27 2008-01-31 Chunghwa Picture Tubes, Ltd. Pixel structure and fabrication method thereof
TWI329232B (en) * 2006-11-10 2010-08-21 Au Optronics Corp Pixel structure and fabrication method thereof
CN100570896C (zh) * 2008-04-07 2009-12-16 友达光电股份有限公司 薄膜晶体管、主动阵列基板及其制造方法
CN102097313B (zh) * 2010-11-23 2012-12-12 深圳市华星光电技术有限公司 保护层及薄膜晶体管矩阵基板的制造方法
CN103035734A (zh) 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
TWI555183B (zh) * 2015-03-26 2016-10-21 友達光電股份有限公司 薄膜電晶體以及畫素結構

Also Published As

Publication number Publication date
CN105932176B (zh) 2018-05-08
US20170263644A1 (en) 2017-09-14
CN105932176A (zh) 2016-09-07
TWI599023B (zh) 2017-09-11
US10256258B2 (en) 2019-04-09
US9941305B2 (en) 2018-04-10
US20180166466A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
TWI500161B (zh) 混合式薄膜電晶體及其製造方法以及顯示面板
KR101579135B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TWI567995B (zh) 薄膜電晶體及其製造方法
TWI599023B (zh) 畫素結構與其製造方法
TWI401802B (zh) 薄膜電晶體板及其製造方法
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US10964790B1 (en) TFT substrate and manufacturing method thereof
US10340392B2 (en) Semiconductor device including mark portion and production method for same
US8664661B2 (en) Thin film transistor, method of fabricating thin film transistor and pixel structure
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
TWI555183B (zh) 薄膜電晶體以及畫素結構
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
TW201611298A (zh) 雙薄膜電晶體及其製造方法
US11695020B2 (en) Active matrix substrate and method for manufacturing same
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
US9496287B2 (en) Semiconductor device and production method therefor
TWI491047B (zh) 薄膜電晶體及其製造方法
US20070243673A1 (en) Thin-film transistor array for lcd and the method for manufacturing the same
KR20150055771A (ko) 어레이 기판 및 이의 제조방법