CN101944487B - 薄膜晶体管、薄膜晶体管的制造方法以及像素结构 - Google Patents

Abstract

薄膜晶体管、薄膜晶体管的制造方法以及像素结构。本发明有关于一种薄膜晶体管的制造方法，此方法包括提供基板，其中基板上已经形成有栅极、绝缘层以及通道层。在基板上形成导电层以覆盖通道层以及绝缘层。在导电层上形成光阻层。在光阻层上方设置光掩膜，光掩膜具有数据线图案、源极图案以及漏极图案，源极图案与漏极图案之间相距第一宽度(W1)，数据线图案具有第二宽度(W2)，其中第一宽度(W)1与第二宽度(W2)满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。利用光掩膜进行曝光程序及显影程序以图案化该光阻层。以光阻层为蚀刻掩膜图案化导电层以形成源极、漏极以及数据线。

Description

薄膜晶体管、薄膜晶体管的制造方法以及像素结构

技术领域

本发明是有关于一种薄膜晶体管、薄膜晶体管的制造方法以及像素结构。

背景技术

随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面显示器(flat panel display，FPD)成为目前的主流。在诸多平面显示器中，液晶显示器(liquid crystal display，LCD)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因此，液晶显示器深受消费者欢迎。在显示器中被大量使用到的薄膜晶体管，其结构设计会直接影响到产品的性能。一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道层等构件，其中可通过控制栅极的电压来改变信道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态。

图1是传统薄膜晶体管的俯视示意图。请参照图1，一般薄膜晶体管具有栅极G、位于栅极G上方的信道CH以及位于信道CH上方的源极S与漏极D。在此薄膜晶体管中，漏极D是从源极S延伸出。从图1可看出，位于通道CH/栅极G上方的漏极D(如标号10所示之处)的线宽与延伸至通道CH之外的漏极D(如标号20所示之处)的线宽不相同。这主要是因为在薄膜晶体管的制造过程中，膜层的高低起伏会影响曝光程序中光阻图案的临界尺寸(criticaldimension，CD)值。换言之，即使光掩膜的设计为组件图案线宽皆一致，但是如果光阻层的下方膜层高度不同而使光阻厚度有所不同的话，将会使光阻层在曝光程序中受到曝光的强度不同。如此，将可能使得图案化之后的光阻图案的CD值与原设计不同。因而造成如图1所示的漏极D线宽不同的问题。

一般来说，倘若光阻图案的CD值过大，容易导致所形成的组件有干扰(cross-talk)的问题。倘若光阻图案的CD值过小，容易导致所形成的组件有阻值过大、断线或者是短路的问题。因此，如何改善薄膜晶体管的制造过程中的CD值的均匀度将成为研发的重点之一。

发明内容

本发明提供一种薄膜晶体管的制造方法，其可以改善薄膜晶体管的制造过程中的CD值的均匀度。

本发明提供一种薄膜晶体管以及具有此薄膜晶体管的像素结构，其结构的设计可以防止薄膜晶体管的构件之间容易产生短路的问题。

本发明提出一种薄膜晶体管的制造方法，此方法包括提供基板，其中基板上已经形成有栅极、绝缘层以及通道层。在基板上形成导电层以覆盖通道层以及绝缘层。在导电层上形成光阻层。在光阻层上方设置光掩膜，光掩膜具有数据线图案、源极图案以及漏极图案，源极图案与漏极图案之间相距第一宽度(W1)，数据线图案具有第二宽度(W2)，其中第一宽度(W1)与第二宽度(W2)满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。利用光掩膜进行曝光程序及显影程序以图案化该光阻层。以光阻层为蚀刻掩膜图案化导电层以形成源极、漏极以及数据线。

所述的薄膜晶体管的制造方法，其中，该光阻层在对应该光掩膜的数据线图案之处的厚度大于该光阻层在对应该光掩膜的源极图案与漏极图案之处的厚度。

所述的薄膜晶体管的制造方法，其中，该光阻层在对应该光掩膜的数据线图案之处的厚度与该光阻层在对应该光掩膜的源极图案与漏极图案之处的厚度相差4900～6200埃。

所述的薄膜晶体管的制造方法，其中，该曝光程序的能量约为23～26mj/cm²。

本发明提出一种薄膜晶体管，其与扫描线电性连接。此薄膜晶体管包括栅极、通道层以及源极与漏极。源极与漏极自扫描线处往扫描线的外部延伸。源极与漏极在对应通道层的上方具有第一距离，源极与漏极在对应扫描线上方具有第二距离，且第二距离大于第一距离以使源极与漏极各自具有一转弯部。源极与漏极的转弯部与扫描线重叠0～1um。

所述的薄膜晶体管，其中，该源极与该漏极的转弯部与该扫描线重叠0～0.5um。

所述的薄膜晶体管，其中，该源极与该漏极的转弯部的延伸方向与该扫描线的延伸方向之间有一锐角夹角(α)。

所述的薄膜晶体管，其中，0°＜α≤45°。

本发明提出一种薄膜晶体管，其与扫描线电性连接。此薄膜晶体管包括栅极、通道层以及源极与漏极。源极与漏极自扫描线处往扫描线的外部延伸。源极与漏极在对应通道层的上方具有第一距离，源极与漏极在对应扫描线上方具有第二距离，且第二距离大于第一距离以使源极与漏极各自具有转弯部。源极与漏极的转弯部的延伸方向与扫描线的延伸方向之间有锐角夹角(α)。

所述的薄膜晶体管，其中，0°＜α≤45°。

本发明提出一种像素结构，其包括数据线、第一扫描线、第一薄膜晶体管以及第二薄膜晶体管、第二扫描线、第三薄膜晶体管、主像素电极以及次像素电极。第一扫描线不平行于数据线设置。第一薄膜晶体管以及第二薄膜晶体管设置在第一扫描线上，且第一薄膜晶体管以及第二薄膜晶体管与第一扫描线以及数据线电性连接。第一薄膜晶体管具有第一栅极、一第一通道层、第一源极与第一漏极。第二薄膜晶体管具有第二栅极、一第二通道层、第二源极与第二漏极。第一源极与数据线电性连接，第二漏极与第一源极连接。第二扫描线与第一扫描线平行设置。第三薄膜晶体管设置在第二扫描线上且与第二扫描线电性连接。第三薄膜晶体管具有第三栅极、第三通道层以及第三源极与第三漏极，第三源极与第二源极连接。主像素电极与第一薄膜晶体管的第一漏极电性连接。次像素电极与第三薄膜晶体管的第三源极电性连接。特别是，第三源极与第三漏极自第二扫描线处往第二扫描线的外部延伸。第三源极与第三漏极在对应第三通道层的上方具有第一距离，第三源极与第三漏极在对应第二扫描线上方具有第二距离，且第二距离大于第一距离以使第三源极与第三漏极各自具有转弯部。第三源极与第三漏极的转弯部与第二扫描线重叠0～1um。

所述的像素结构，其中，该第三源极与该第三漏极的转弯部与该第二扫描线重叠0～0.5um。

所述的像素结构，其中，该第三源极与该第三漏极的转弯部的延伸方向与该第二扫描线的延伸方向之间有一锐角夹角(α)。

所述的像素结构，其中，0°＜α≤45°。

本发明提出一种像素结构，其包括数据线、第一扫描线、第一薄膜晶体管以及第二薄膜晶体管、第二扫描线、第三薄膜晶体管、主像素电极以及次像素电极。第一扫描线不平行于数据线设置。第一薄膜晶体管以及第二薄膜晶体管设置在第一扫描线上，且第一薄膜晶体管以及第二薄膜晶体管与第一扫描线以及数据线电性连接。第一薄膜晶体管具有第一栅极、一第一通道层、第一源极与第一漏极。第二薄膜晶体管具有第二栅极、一第二通道层、第二源极与第二漏极。第一源极与数据线电性连接，第二漏极与第一源极连接。第二扫描线与第一扫描线平行设置。第三薄膜晶体管设置在第二扫描线上且与第二扫描线电性连接。第三薄膜晶体管具有第三栅极、第三通道层以及第三源极与第三漏极，第三源极与第二源极连接。主像素电极与第一薄膜晶体管的第一漏极电性连接。次像素电极与第三薄膜晶体管的第三源极电性连接。特别是，第三源极与第三漏极自第二扫描线处往第二扫描线的外部延伸。第三源极与第三漏极在对应第三通道层的上方具有第一距离，第三源极与第三漏极在对应第二扫描线上方具有第二距离，且第二距离大于第一距离以使第三源极与第三漏极各自具有转弯部。第三源极与第三漏极的转弯部的延伸方向与第二扫描线的延伸方向之间有锐角夹角(α)。

所述的像素结构，其中，0°＜α≤45°。

基于上述，本发明在图案化导电层时所使用的光掩膜具有以下特征，即源极图案与漏极图案之间相距第一宽度(W1)，数据线图案具有第二宽度(W2)，其中第一宽度(W1)与第二宽度(W2)满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。利用此光掩膜所形成的光阻图案来作为定义源极、漏极与数据线的蚀刻掩膜，能够使所形成的源极、漏极与数据线具有均匀的CD值。

此外，本发明将源极与漏极的转弯部设计成与第二扫描线重叠0～1um，或者是将源极与漏极的转弯部的延伸方向设计成与第二扫描线的延伸方向之间有锐角夹角(α)。如此可以避免源极与漏极之间容易产生短路的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是传统薄膜晶体管的俯视示意图；

图2A至图2C是根据本发明一实施例的薄膜晶体管的制造流程剖面示意图；

图3是图2C的薄膜晶体管的俯视示意图；

图4是根据本发明一实施例的像素结构的俯视示意图；

图5是图4的标号300处的放大示意图。

其中，附图标记：

100：基板

102：绝缘层

104：导电层

106：光阻层

106a、106b、106c：光阻图案

110：光掩膜

110a：数据线图案

110b：源极图案

110c：漏极图案

112：曝光程序

G、G1、G2、G3：栅极

S、S1、S2、S3：源极

D、D1、D2、D3：漏极

CH、CH1、CH2、CH3：通道层

OM：欧姆接触层

DL：数据线

SL、SL1、SL2：扫描线

PE1、PE2：像素电极

V1、V2：接触窗

CL：电容电极线

UE：上电极

ST：源极转弯部

DT：漏极转弯部

W1、W2：宽度

H1、H2：厚度

T1、T2、T3：薄膜晶体管

L1、L2：距离

A1、A2：重叠长度

α1、α2：夹角

具体实施方式

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

第一实施例

图2A至图2C是根据本发明一实施例的薄膜晶体管的制造流程剖面示意图。请参照图2A，本实施例的薄膜晶体管的制造方法首先包括提供基板100，其中基板100上已经形成有栅极G、绝缘层102以及通道层CH。根据一较佳实施例，通道层CH上更进一步形成欧姆接触层OM。

基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。

栅极G是形成在基板100上。形成栅极G的方法例如是先在基板100上沉积一层导电材料，之后可通过微影以及蚀刻程序图案化所述导电材料以形成栅极G。基于导电性的考虑，栅极G一般是使用金属材料。然，本发明不限于此，根据其它实施例，栅极G也可以使用其它导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。

绝缘层102是形成在基板100上且覆盖住栅极G。在此，绝缘层102又可称为栅极绝缘层。绝缘层102的形成方法例如是采用化学气相沉积法、物理气相沉积法或是其它已知的沉积程序。绝缘层102的材料包含氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层。

通道层CH的材质例如是非晶硅、多晶硅、金属氧化物半导体或是其它合适的半导体材料。欧姆接触层OM的材质可为经掺杂的多晶硅或是其它可增进金属与硅材质之间的电性接触的材质。根据一实施例，通道层CH与欧姆接触层OM的形成方法例如是先利用沉积程序(例如是化学气相沉积法、物理气相沉积法或是其它已知的沉积程序)依序沉积一层通道材料与一层欧姆接触材料，之后同时图案化所述信道材料与所述欧姆接触材料即可形成。

接着，在基板100上形成导电层104以覆盖通道层CH以及绝缘层102。导电层104的形成方法例如是采用化学气相沉积法、物理气相沉积法或是其它已知的沉积程序。在本实施例中，导电层104是覆盖欧姆接触层OM以及绝缘层102。导电层104的材质可为金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。

之后，在导电层104上形成光阻层106。光阻层106的材质例如是有机感光材料。

紧接着，在光阻层106上方设置光掩膜110。特别是，所述光掩膜110具有数据线图案110a、源极图案110b以及漏极图案110c。源极图案110b与漏极图案110c之间相距第一宽度(W1)，且数据线图案110a具有第二宽度(W2)。而且第一宽度(W1)与第二宽度(W2)满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。

之后，利用光掩膜110进行曝光程序112，然后进行显影程序以图案化光阻层106，以形成如图2B所示的结构。更详细来说，光阻层106于图案化之后具有对应光掩膜110的数据线图案110a的光阻图案106a、对应光掩膜110的源极图案110b的光阻图案106b以及对应光掩膜110的漏极图案110c的光阻图案106c。上述的曝光程序112的能量约为23～26mj/cm²。

值得一提的是，光阻层106在对应光掩膜110的数据线图案110a之处(即光阻图案106a)的厚度H2大于光阻层106在对应光掩膜110的源极图案110b(即光阻图案106b)与漏极图案110c(即光阻图案106c)之处的厚度H1。根据一实施例，光阻层106在对应光掩膜110的数据线图案110a之处(即光阻图案106a)的厚度H2与光阻层106在对应光掩膜110的源极图案110b(即光阻图案106b)与漏极图案110c(即光阻图案106c)之处的厚度H1相差4900～6200埃。换言之，厚度H2比厚度H1厚4900～6200埃左右。

承上所述，如图2A以及图2B所示，由于光阻层106在对应光掩膜110的数据线图案110a之处(即光阻图案106a)下方的膜层高度相较于光阻层106在对应光掩膜110的源极图案110b(即光阻图案106b)与漏极图案110c(即光阻图案106c)之处下方的膜层高度要低，因此所形成的光阻层106在上述两处的厚度会有不同，也就是会有H2大于H1的情况。因为光阻层106的厚度H2与厚度H1不相同，因此在进行曝光程序112时，上述两处的光阻层106会感受到不同程度的曝光，因而可能会使此光阻层106于图案化之后的临界尺寸(critical dimension，CD)值受到影响。因此，本实施例在设计上述的光掩膜110时，便使源极图案110b与漏极图案110c之间的第一宽度(W1)与数据线图案110a的第二宽度(W2)满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。如此，即可避免因上述两处膜层高度不同而导致光阻层106的CD值受到影响。

之后，以光阻层106为蚀刻掩膜图案化导电层104以形成源极S、漏极D以及数据线DL，如图2C所示。所述的图案化导电层104的方法可采用干式蚀刻程序或是湿式蚀刻程序。

上述图2C所示的薄膜晶体管俯视图如图3所示，其包括栅极G、通道层CH、源极S以及漏极D，其中源极S与数据线DL电性连接，且栅极G与扫描线SL电性连接。特别是，源极S以及漏极D之间的距离相当于图2A的光掩膜110上的源极图案110b与漏极图案110c之间的第一宽度(W1)，且数据线DL的宽度相当于图2A的光掩膜110的数据线图案110a的第二宽度(W2)，因此源极S以及漏极D之间的距离(W1)与数据线DL的宽度(W2)亦同样满足当W1-1(um)，则W2+a(um)，其中0.3＜a＜0.7。

第二实施例

图4是根据本发明一实施例的像素结构的俯视示意图。图5是图4的标号300处的放大示意图。请参照图4以及图5，本实施例的像素结构包括数据线DL、第一扫描线SL1、第二扫描线SL2、第一薄膜晶体管T1以及第二薄膜晶体管T2、第三薄膜晶体管T3、主像素电极PE1以及次像素电极PE2。

第一扫描线SL1与第二扫描线SL2平行设置，第一及第二扫描线SL1、SL2与数据线DL彼此交错设置，且第一及第二SL1、SL2与数据线DL之间夹有绝缘层。换言之，数据线DL的延伸方向与第一及第二扫描线SL1、SL2的延伸方向不平行，较佳的是，数据线DL的延伸方向与第一及第二扫描线SL1、SL2的延伸方向垂直。另外，第一及第二扫描线SL1、SL2与数据线DL属于不同的膜层。基于导电性的考虑，第一及第二扫描线SL1、SL2与数据线DL一般是使用金属材料。然，本发明不限于此，根据其它实施例，第一及第二扫描线SL1、SL2与数据线DL也可以使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。

第一薄膜晶体管T1设置在第一扫描线SL1上，且第一薄膜晶体管T1与第一扫描线SL1以及数据线DL电性连接。第一薄膜晶体管T1具有第一栅极G1、第一通道层CH1、第一源极S1与第一漏极D1。在此，第一栅极G1是与第一扫描线SL1电性连接，且第一源极S1是与数据线DL电性连接。

第二薄膜晶体管T2设置在第一扫描线SL1上，且第二薄膜晶体管T2与第一扫描线SL1以及数据线DL电性连接。第二薄膜晶体管T2具有第二栅极G2、第二通道层CH2、第二源极S2与第二漏极D2。在此，第二栅极G2是与第一扫描线SL1电性连接，且第二漏极D2与第一源极S1连接，因而第二漏极D2与数据线DL电性连接。根据本实施例，第一通道层CH1与第二通道层CH2为同一半导体图案。

第三薄膜晶体管T3设置在第二扫描线SL2上且与第二扫描线SL2电性连接。第三薄膜晶体管T3具有第三栅极G3、第三通道层CH3以及第三源极S3与第三漏极D3。在此，第三栅极G3是与第二扫描线SL2电性连接，且第三源极S3与第二源极S2连接。

特别是，在上述第三薄膜晶体管T3中，如图5所示，第三源极S3与第三漏极D3自第二扫描线SL2处往第二扫描线SL2的外部延伸。第三源极S3与第三漏极D3在对应第三通道层CH3的上方具有第一距离L1，第三源极S3与第三漏极D3在对应第二扫描线SL2上方具有第二距离L2，且第二距离L2大于第一距离L1以使第三源极S3具有转弯部ST且第三漏极D3具有转弯部DT。而且，第三源极S3的转弯部ST与第二扫描线SL2的重叠长度A2为0～1um(A2＝0～1um)，第三漏极D3的转弯部DT与第二扫描线SL2的重叠长度A1为0～1um(A1＝0～1um)。较佳的是，第三源极S3的转弯部ST与第二扫描线SL2的重叠长度A2以及第三漏极D3的转弯部DT与第二扫描线SL2的重叠长度A1各自为0～0.5um(A2＝0～0.5um，A1＝0～0.5um)。最佳的是，第三源极S3的转弯部ST与第二扫描线SL2的重叠长度A2以及第三漏极D3的转弯部DT与第二扫描线SL2的重叠长度A1各自为0.59～0.77um(A2＝0.59～0.77um，A1＝0.59～0.77um)。此外，重叠长度A1、A2可以相同或者是不相同。

换言之，在本实施例中，第三源极S3与第三漏极D3各自具有转弯部ST、DT，因而第三源极S3与第三漏极D3具有逐渐外扩的图案，以使第三源极S3与第三漏极D3逐渐分开。而第三源极S3的转弯部ST及第三漏极D3的转弯部DT与第二扫描线SL之间可以不重叠(A1＝0，A2＝0)或者是有重叠(0＜A1≤1um，0＜A2≤1um)。

值得一提的是，在第三源极S3及第三漏极D3与第二扫描线SL的重叠处以及不重叠处的膜层高低程度不同。为了避免第三源极S3及第三漏极D3与第二扫描线SL的重叠处以及不重叠处会有临界尺寸(CD)的不均匀而导致断路或短路的情形。也就是类似如图1所述的因为漏极D所在之处的下方膜层高低不同而导致其光阻层于曝光程序时会有CD值偏离原来的设计。本实施例对第三源极S3及第三漏极D3作了上述的设计。如此一来，便可以防止第三源极S3及第三漏极D3之间产生短路或者是第三源极S3及第三漏极D3本身发生断路的情形。

根据本发明的另一实施例，在上述第三薄膜晶体管T3中，如图5所示，第三源极S3的转弯部ST的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α2。第三漏极D3的转弯部DT的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α1。较佳的是，0°＜α1≤45°，且0°＜α2≤45°。此外，锐角夹角α1与锐角夹角α2可以相同或是不相同。

换言之，在本实施例中，第三源极S3的转弯部ST的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α2，且第三漏极D3的转弯部DT的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α1，因而第三源极S3与第三漏极D3具有逐渐外扩的图案，以使第三源极S3与第三漏极D3逐渐分开。为了避免第三源极S3及第三漏极D3与第二扫描线SL的重叠处以及不重叠处会有临界尺寸(CD)的不均匀而导致第三源极S3及第三漏极D3之间产生短路的情形，本实施例对第三源极S3及第三漏极D3作了上述的设计。

根据本发明的另一实施例，在上述第三薄膜晶体管T3中，如图5所示，第三源极S3的转弯部ST与第二扫描线SL2的重叠长度A2为0～1um(A2＝0～1um)，且第三漏极D3的转弯部DT与第二扫描线SL2的重叠长度A1为0～1um(A1＝0～1um)。而且，第三源极S3的转弯部ST的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α2，且第三漏极D3的转弯部DT的延伸方向与第二扫描线SL2的延伸方向之间有锐角夹角α1。

请再回到图4，在此像素结构中，主像素电极PE1与第一薄膜晶体管T1的第一漏极D1电性连接。根据本实施例，主像素电极PE1与第一薄膜晶体管T1的第一漏极D1之间是通过接触窗V1而电性连接。另外，主像素电极PE1中可进一步设置配向图案(配向狭缝或配向凸起)。次像素电极PE2与第三薄膜晶体管T3的第三源极S3电性连接。根据本实施例，次像素电极PE2与第三薄膜晶体管T3的第三源极S3之间是通过接触窗V2而电性连接。另外，次像素电极PE2中可进一步设置配向图案(配向狭缝或配向凸起)。主像素电极PE1以及次像素电极PE2可分别为一透明电极层、反射电极层或是半穿透半反射电极层。

此外，在本实施例的像素结构中，可进一步设置电容电极CL以及上电极UE，以构成此像素结构的电容器。

在上述图4以及图5的实施例中，对于第三薄膜晶体管T3的第三源极S3及第三漏极D3的设计(即有关重叠长度A1、A2以及锐角夹角α1、α1的设计)，可通过将其设计在用来定义出第三源极S3及第三漏极D3的光掩膜上来实现。换言之，一般在形成第三源极S3及第三漏极D3的步骤是先形成一层导电层，并于所述导电层上形成光阻层。之后利用光掩膜来图案化光阻层，再利用此图案化光阻层作为蚀刻掩膜来图案化所述导电层以形成第三源极S3及第三漏极D3。而在上述的光掩膜的图案设计中，其第三源极图案以及第三漏极图案(亦即用来定义第三源极S3及第三漏极D3的图案)即可具有上述的重叠长度A1、A2以及锐角夹角α1、α1的设计。如此一来，在利用此光掩膜进行图案化程序之后所形成的第三源极S3及第三漏极D3即具有上述的重叠长度A1、A2以及锐角夹角α1、α1的特征。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (12)

1.一种薄膜晶体管，其与一扫描线电性连接，其特征在于，该薄膜晶体管包括：

一栅极、一通道层以及一源极与一漏极，

其中该源极与该漏极自该扫描线处往该扫描线的外部延伸，该源极与该漏极在对应该通道层的上方具有一第一距离，该源极与该漏极在对应该扫描线上方具有一第二距离，且该第二距离大于该第一距离以使该源极与该漏极各自具有一转弯部，且

该源极与该漏极的转弯部与该扫描线重叠0～1um。

2.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极的转弯部与该扫描线重叠0～0.5um。

3.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极的转弯部的延伸方向与该扫描线的延伸方向之间有一锐角夹角α。

4.根据权利要求3所述的薄膜晶体管，其特征在于，0°＜α≤45°。

5.一种薄膜晶体管，其与一扫描线电性连接，其特征在于，该薄膜晶体管包括：

一栅极、一通道层以及一源极与一漏极，

其中该源极与该漏极自该扫描线处往该扫描线的外部延伸，该源极与该漏极在对应该通道层的上方具有一第一距离，该源极与该漏极在对应该扫描线上方具有一第二距离，且该第二距离大于该第一距离以使该源极与该漏极各自具有一转弯部，且

该源极与该漏极的转弯部的延伸方向与该扫描线的延伸方向之间有一锐角夹角α。

6.根据权利要求5所述的薄膜晶体管，其特征在于，0°＜α≤45°。

7.一种像素结构，其特征在于，包括：

一数据线；

一第一扫描线，其不平行于该数据线设置；

一第一薄膜晶体管以及一第二薄膜晶体管，设置在该第一扫描线上，且与该第一扫描线以及该数据线电性连接，该第一薄膜晶体管具有一第一栅极、一第一通道层、一第一源极与一第一漏极，该第二薄膜晶体管具有一第二栅极、一第二通道层、一第二源极与一第二漏极，其中该第一源极与该数据线电性连接，该第二漏极与该第一源极连接；

一第二扫描线，其与该第一扫描线平行设置；

一第三薄膜晶体管，设置在该第二扫描线上且与该第二扫描线电性连接，该第三薄膜晶体管具有一第三栅极、一第三通道层以及一第三源极与一第三漏极，该第三源极与该第二源极连接；

一主像素电极，其与该第一薄膜晶体管的该第一漏极电性连接；

一次像素电极，其与该第三薄膜晶体管的该第三源极电性连接，

其中该第三源极与该第三漏极自该第二扫描线处往该第二扫描线的外部延伸，该第三源极与该第三漏极在对应该第三通道层的上方具有一第一距离，该第三源极与该第三漏极在对应该第二扫描线上方具有一第二距离，且该第二距离大于该第一距离以使该第三源极与该第三漏极各自具有一转弯部，且

该第三源极与该第三漏极的转弯部与该第二扫描线重叠0～1um。

8.根据权利要求7所述的像素结构，其特征在于，该第三源极与该第三漏极的转弯部与该第二扫描线重叠0～0.5um。

9.根据权利要求7所述的像素结构，其特征在于，该第三源极与该第三漏极的转弯部的延伸方向与该第二扫描线的延伸方向之间有一锐角夹角α。

10.根据权利要求9所述的像素结构，其特征在于，0°＜α≤45°。

11.一种像素结构，其特征在于，包括：

一数据线；

一第一扫描线，其不平行于该数据线设置；

一第一薄膜晶体管以及一第二薄膜晶体管，设置在该第一扫描线上，且与该第一扫描线以及该数据线电性连接，该第一薄膜晶体管具有一第一栅极、一第一通道层、一第一源极与一第一漏极，该第二薄膜晶体管具有一第二栅极、一第二通道层、一第二源极与一第二漏极，其中该第一源极与该数据线电性连接，该第二漏极与该第一源极连接；

一第二扫描线，其与该第一扫描线平行设置；

一第三薄膜晶体管，设置在该第二扫描线上且与该第二扫描线电性连接，该第三薄膜晶体管具有一第三栅极、一第三通道层以及一第三源极与一第三漏极，该第三源极与该第二源极连接；

一主像素电极，其与该第一薄膜晶体管的该第一漏极电性连接；

一次像素电极，其与该第三薄膜晶体管的该第三源极电性连接，

其中该第三源极与该第三漏极自该第二扫描线处往该第二扫描线的外部延伸，该第三源极与该第三漏极在对应该第三通道层的上方具有一第一距离，该第三源极与该第三漏极在对应该第二扫描线上方具有一第二距离，且该第二距离大于该第一距离以使该第三源极与该第三漏极各自具有一转弯部，且

该第三源极与该第三漏极的转弯部的延伸方向与该第二扫描线的延伸方向之间有一锐角夹角α。

12.根据权利要求11所述的像素结构，其特征在于，0°＜α≤45°。

Images