CN1287685A - 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置 - Google Patents

半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置 Download PDF

Info

Publication number
CN1287685A
CN1287685A CN99802022A CN99802022A CN1287685A CN 1287685 A CN1287685 A CN 1287685A CN 99802022 A CN99802022 A CN 99802022A CN 99802022 A CN99802022 A CN 99802022A CN 1287685 A CN1287685 A CN 1287685A
Authority
CN
China
Prior art keywords
mentioned
light shield
shield layer
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99802022A
Other languages
English (en)
Other versions
CN1143370C (zh
Inventor
川田浩孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1287685A publication Critical patent/CN1287685A/zh
Application granted granted Critical
Publication of CN1143370C publication Critical patent/CN1143370C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

为了确保漏耐压,必须使基板上的MOSFET的沟道区的电位稳定.因此,必须有新的电位线,特别是在亮度变得重要的透射型的液晶显示器件中,存在开口率减少的问题。本发明中,将为了覆盖在基板上制造的MOSFET而形成的遮光层与上述MOSFET的沟道区导电性地连接起来。

Description

半导体装置、电光装置用基板、电光装置、 电子装置以及投射型显示装置
〔技术领域〕
本发明涉及半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置。
〔背景技术〕
因为在绝缘基体上形成硅薄膜、在该硅薄膜上形成半导体器件的SOI(在绝缘体上的硅)技术具有元件的高速化及低功耗化、高集成化等的优点，故广泛地进行了研究。
作为该SOI技术之一，有利用单晶硅衬底的贴合形成SOI衬底的制造技术。在一般称为贴合法的该方法中，在利用氢的接合力贴合了单晶硅衬底与支撑基板之后，利用热处理进行贴合强度的强化，其次通过单晶硅衬底的研削、研磨或刻蚀，在支撑基板上形成薄膜的单晶硅层。在该方法中，由于直接使单晶的硅衬底薄膜化，故硅薄膜在结晶性方面良好，可制成高性能的器件。
再有，作为应用了该贴合法的方法，已知有下述方法：在单晶硅衬底中注入氢离子、将该单晶硅衬底与支撑基板贴合后，利用热处理将薄膜硅层从单晶硅衬底的氢注入区分离的方法(美国专利第5，374，564号)及在其表面已变成多孔的硅衬底上以外延方式生长单晶硅层、在将其与支撑基板贴合后除去硅衬底、通过刻蚀多孔硅层在支撑基板上形成外延单晶硅薄膜的方法(特开平4-346418号)等。
利用这样的贴合法形成的SOI衬底与通常的体半导体衬底同样，被用于各种器件的制造中，但作为与现有的体衬底不同的特征，可举出能使用各种各样的材料作为支撑基板这一点。即，作为支撑基板，当然能使用通常的硅衬底，但也能使用透明的石英、或玻璃基板。通过在透明的基板上形成单晶硅薄膜，即使在需要光透射性的器件、例如透射型的液晶显示器件等中也能使用在结晶性方面良好的单晶硅来形成高性能的晶体管元件。
但是，在通常的硅衬底上的场效应晶体管、所谓的MOSFET(金属氧化物半导体场效应晶体管)中，通过固定阱的电位，可固定在相同的阱内形成的MOSFET的沟道电位。但是，在SOI衬底中，形成MOSFET的沟道区的衬底表面是绝缘物，由于该沟道区在每个晶体管中在导电性方面完全被分离，故必须在每个晶体管中固定沟道的电位。在不能固定沟道电位的情况下，由于衬底浮游效应，在沟道区中容易蓄积载流子(电荷)。特别是，在沟道区由单晶硅构成的情况下，由于单晶硅的电荷迁移率高，故即使MOSFET处于关断状态，也因源、漏的电位差而在沟道区中蓄积电荷。此外，即使在MOSFET为导通状态时，也容易流过过剩的电流。因而，在MOSFET的薄膜结构中，由于该多余的载流子(电荷)之故，引起下述各种问题：或是晶体管元件的漏的耐破坏电压下降，或是在晶体管元件的电流电压特性中产生扭曲(kink)。因而，存在固定沟道电位的必要性。
作为利用该过剩的电荷来固定沟道电位的方法，已知有下述方法：在源区中形成其导电性与沟道相同的杂质区、使沟道与源的电位相同的被称为源结(source tie)的方法(例如，IEEE Trans.ElectronDevice，Vol.35，p.1391，1988)及从栅端引出沟道区、在该部分中取作接点的被称为H(T)型栅的方法(例如，IEEE Trans.Electron Device，Vol.ED-36，p.938，1989)等。
但是，在被设置在液晶面板的各像素中的、将与信号对应的电压供给像素电极的MOSFET中，由于为了用电位来调换源和漏而在MOSFET中必须有对称性，故为了用SOI衬底上制造的MOSFET来驱动液晶，不能使用MOSFET结构为非对称性的源结结构。此外，为了使用对称性良好的H(T)型栅，除了扫描线及数据线外，必须有固定沟道电位的电位线，在亮度变得特别重要的透射型的液晶显示器件中，存在开口率减少的问题。
本发明的目的在于，在使用SOI衬底那样的、在绝缘物上形成的MOSFET的半导体装置中，通过在对MOSFET进行遮光的遮光层中固定MOSFET的沟道电位，提供一种可靠性高且品位高的半导体装置、电光装置用基板、使用该电光装置用基板的电光装置、使用该电光装置的电子装置以及投射型显示装置。
〔发明的公开〕
本发明的半导体装置是为了解决上述课题而具备在绝缘物上被形成的半导体层的半导体装置，其特征在于，具有：在上述半导体层中至少形成沟道区的晶体管；以及对上述晶体管进行遮光的遮光层，导电性地连接上述遮光层与上述晶体管的沟道区。按照本发明，遮光层对晶体管进行遮光，用于防止因光漏泄电流引起的晶体管的误操作，同时，使沟道的电位变得稳定。于是，由于对晶体管的沟道施加电位，故将沟道中蓄积的过剩的载流子(电荷)抽出到遮光层中等，可抑制衬底浮游效应，由此，可提高晶体管的耐压，可抑制晶体管的电流电压特性的扭曲。
此外，在本发明中，希望上述晶体管是N沟道型晶体管，对与上述N沟道型晶体管的沟道区导电性地连接的上述遮光层供给低电位一侧的电源电位。在N沟道型晶体管中，在沟道区中蓄积电荷。为了取出该被蓄积的过剩的载流子，使电位变得稳定，通过施加低电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管是N沟道型晶体管，对与上述N沟道型晶体管的沟道区导电性地连接的上述遮光层供给施加到上述N沟道型晶体管的源·漏区的一方的电位的最低电位以下的电位。通过施加对N沟道型晶体管的源·漏区施加的电位以下的低电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管是P沟道型晶体管，对与上述P沟道型晶体管的沟道区导电性地连接的上述遮光层供给高电位一侧的电源电位。在P沟道型晶体管中，在沟道区蓄积电荷。为了取出该被蓄积的过剩载流子来使电位稳定，通过施加高电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管是P沟道型晶体管，对与上述P沟道型晶体管的沟道区导电性地连接的上述遮光层供给施加到上述P沟道型晶体管的源·漏区的一方的电位的最高电位以上的电位。通过施加对P沟道型晶体管的源·漏区施加的电位以上的高电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管的沟道区的半导体层被延伸，形成同一导电型的接触区，上述接触区与上述遮光层导电性地被连接。由于不在沟道区的正下方或正上方设置引出的接触孔，将沟道区的半导体层拉长，在该处连接遮光层与沟道区，故不变更沟道的膜厚，不影响晶体管的开关工作。另外，由于沟道与同一导电型的接触区连接，故容易对沟道施加电位。此时，希望上述接触区的杂质浓度比上述沟道区的杂质浓度高。由此，可降低接触区的电阻值，容易对沟道施加电位。
此外，在本发明中，希望上述遮光层被配置成覆盖上述晶体管的上方。通过对来自晶体管的上方的光进行遮光，可防止晶体管的光漏泄电流。
再者，本发明的半导体装置是为了解决上述课题而具备在绝缘物上被形成的半导体层的半导体装置，其特征在于：具有：在上述半导体层中至少形成沟道区的P沟道型晶体管和N沟道型晶体管；对上述P沟道型晶体管进行遮光的第1遮光层；以及对上述N沟道型晶体管进行遮光的第2遮光层，分离地配置上述第1遮光层和上述第2遮光层，导电性地连接上述第1遮光层与上述P沟道型晶体管的沟道区，导电性地连接上述第2遮光层与上述N沟道型晶体管的沟道区。按照本发明，遮光层被用于对晶体管进行遮光，防止因光漏泄电流引起的晶体管的误操作同时使互补型晶体管的各自的晶体管的沟道的电位稳定。因此，由于对晶体管的沟道施加电位，故可将沟道中被蓄积的载流子(电荷)引出到遮光层中等，可抑制衬底浮游效应，由此，可提高互补型晶体管的耐压，可抑制晶体管的电流电压特性的扭曲。此外，由于将遮光层分离为P沟道用和N沟道用，故可对互补型晶体管的沟道施加不同的电位。
此外，在本发明中，希望对上述第1遮光层供给高电位一侧的电源电位，对上述第2遮光层供给低电位一侧的电源电位。通过经第1遮光层对P沟道型晶体管的沟道施加高电源电位，可有效地使过剩的载流子(电荷)逸出，通过经第2遮光层对N沟道型晶体管的沟道施加低电源电位，可有效地使过剩的载流子(电荷)逸出。
此外，在本发明中，希望上述P沟道型晶体管和上述N沟道型晶体管的沟道区的半导体层分别被延伸，分别形成同一导电型的接触区，上述各接触区与上述各遮光层导电性地被连接。由于不在沟道区的正下方或正上方设置引出的接触孔，将沟道区的半导体层拉长，在该处连接遮光层与沟道区，故不变更沟道的膜厚，不影响晶体管的开关工作。另外，由于沟道与同一导电型的接触区连接，故容易对沟道施加电位。
此外，在本发明中，希望上述P沟道型晶体管和上述N沟道型晶体管构成电光装置的驱动电路。通过将本发明的半导体装置用于驱动电路，可使高速工作的驱动电路中的工作稳定。此外，也可利用遮光层将因高速工作发生的热散发出来。
再者，本发明的电光装置用基板是为了解决上述课题而在基板上在被形成为矩阵状的多个像素区的每个像素区中配置晶体管的电光装置用基板，其特征在于：在上述基板上形成成为上述晶体管的沟道区的半导体层，成为该沟道区的半导体层对该晶体管进行遮光并与被施加预定的电位的遮光层导电性地连接。按照本发明，遮光层可被用于对晶体管进行遮光，防止因光漏泄电流引起的晶体管的误操作同时使沟道的电位稳定。特别是，对像素的晶体管的源·漏区施加电压振幅大的图像信号，在沟道中也容易蓄积过剩的载流子(电荷)，但由于该过剩的载流子可利用来自遮光层的电位施加来消除，故可提高晶体管的耐压，可使晶体管的开关工作稳定。此外，通过将半导体层的有源区与遮光层连接，也可通过遮光层将在晶体管中发生的热散发出来。特别是，在半导体层是单晶硅层的情况下，由于电荷迁移率高，容易发生热，故散热措施是必要的。
此外，在本发明中，希望上述晶体管是N沟道型晶体管，对上述遮光层施加对上述晶体管供给的图像信号的电位以下的电位。在N沟道型晶体管中，根据施加到源·漏区上的图像信号，在沟道区中蓄积电荷。为了取出该被蓄积的过剩的载流子来使电位稳定，通过施加图像信号以下的低电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管是P沟道型晶体管，对上述遮光层施加对上述晶体管供给的图像信号的电位以上的电位。在P沟道型晶体管中，根据施加到源·漏区上的图像信号，在沟道区中蓄积电荷。为了取出该被蓄积的过剩的载流子来使电位稳定，通过施加图像信号以上的高电源电位，可有效地取出载流子(电荷)。
此外，在本发明中，希望上述晶体管是N沟道型晶体管，对上述遮光层施加控制上述N沟道型晶体管的导通·非导通的扫描信号的非选择电位。由于通常为了使N沟道型晶体管非导通，将非选择电位设定为比图像信号电位低的电位，故通过兼用该电位，不需要多余的电源电压。
此外，在本发明中，希望上述晶体管是P沟道型晶体管，对上述遮光层施加控制上述P沟道型晶体管的导通·非导通的扫描信号的非选择电位。由于通常为了使P沟道型晶体管非导通，将非选择电位设定为比图像信号电位高的电位，故通过兼用该电位，不需要多余的电源电压。
此外，在本发明中，希望上述晶体管的沟道区的半导体层被延伸，形成同一导电型的接触区，上述接触区与上述遮光层导电性地被连接。由于不在沟道区的正下方或正上方设置引出的接触孔，将沟道区的半导体层拉长，在该处连接遮光层与沟道区，故不变更沟道的膜厚，不影响晶体管的开关工作。另外，由于沟道与同一导电型的接触区连接，故容易对沟道施加电位。此时，希望上述接触区的杂质浓度比上述沟道区的杂质浓度高。由此，可降低接触区的电阻值，容易对沟道施加电位。
此外，在本发明中，希望将上述遮光层配置成在平面内与被施加控制上述晶体管的导通·非导通的扫描信号的扫描线的上方重叠。如果在扫描线的上部形成遮光层，则通过使遮光层区域的其它区域成为光透过区域，可制成高开口率的器件。
此外，在本发明中，希望将另一遮光层配置成在平面内重叠在成为上述晶体管的沟道区的半导体层的上述基板一侧上。由于从上方和下方夹住晶体管来遮光，故可对晶体管进行遮光，使其不受来自衬底的上方和下方的入射光的影响。
此外，在本发明中，希望在上述像素区的外围的上述基板上配置外围电路，成为构成上述外围电路的晶体管的沟道区的半导体层与对该晶体管进行遮光的遮光层导电性地连接。通过不仅对像素区域、而且对外围电路也采取同样的对策，可整体地使电光装置的可靠性提高。
此外，在本发明中，希望上述外围电路由P沟道型晶体管和N沟道型晶体管构成，具有对上述P沟道型晶体管进行遮光的第1遮光层和对上述N沟道型晶体管进行遮光的第2遮光层，分离地配置上述第1遮光层和上述第2遮光层，导电性地连接上述第1遮光层与上述P沟道型晶体管的沟道区，导电性地连接上述第2遮光层与上述N沟道型晶体管的沟道区。通过即使在利用互补型晶体管构成外围电路的情况下也采取同样的对策，可整体地使电光装置的可靠性提高。
此外，在本发明中，希望由同一的层来形成上述像素区的遮光层和上述外围电路的遮光层。此外，由与上述外围电路的布线层为同一的层来形成上述像素区的遮光层。由此，在像素区域内外不需要多余的布线层。
此外，在本发明中，希望上述像素区的晶体管是N沟道型晶体管，将对上述像素区的遮光层和上述外围电路的N沟道型晶体管的遮光层施加的电位定为接地电位。如果在电光装置中数目多的晶体管是N沟道型，则为了使数目多的晶体管稳定地工作，最好将与N沟道型晶体管的沟道连接的电位定为接地电位。
此外，在本发明中，希望上述像素区的晶体管是P沟道型晶体管，将对上述像素区的遮光层和上述外围电路的P沟道型晶体管的遮光层施加的电位定为接地电位。如果在电光装置中数目多的晶体管是P沟道型，则为了使数目多的晶体管稳定地工作，最好将与P沟道型晶体管的沟道连接的电位定为接地电位。
此外，在本发明中，上述基板由绝缘物质构成，或上述基板由石英基板构成，或上述基板由玻璃基板构成。本发明是最适合用于在绝缘物上形成半导体层的SOI衬底的技术。
再者，在本发明的电光装置中，上述电光装置用基板与对置基板具有间隙而被配置，同时，在该间隙内封入电光材料而被构成。由此，可提供一种具有高性能的晶体管的有源矩阵型液晶面板等的电光装置。此外，该电光装置根据像素电极的形成材料的选择，可应用于透射型、反射型的任一种。
再者，由于本发明的电子装置将上述的电光装置作为显示装置来使用，故可提高显示装置的可靠性。
再者，本发明的投射型显示装置具备：光源；对来自上述光源的光进行调制的上述的电光装置；以及投射由上述电光装置调制的光的投射光学装置。本发明的电光装置最适合用作使强的光源照射到电光装置上的投射型显示装置的光阀。
〔附图的简单说明〕
图1是示出本发明的第1实施形态中的液晶面板用基板的像素部的平面图。
图2是示出图1的X-X’剖面的剖面图。
图3是示出本发明的第1实施形态中的液晶面板用基板的像素部的半导体层的有源区布局的平面图。
图4是示出从本发明的各实施形态中的液晶面板用基板的像素部的半导体层到铝层为止的布局的平面图。
图5是示出本发明的各实施形态中的液晶面板的像素部的等效电路图。
图6是图5的等效电路图中的驱动波形图。
图7是示出本发明的第2实施形态中的液晶面板用基板的像素部的剖面的剖面图。
图8是示出本发明的第2实施形态中的液晶面板用基板的像素部的半导体层的有源区布局的平面图。
图9是本发明的液晶面板用基板的平面图。
图10是本发明的液晶面板的剖面图。
图11是构成本发明的外围电路的互补型倒相器的平面布局图。
图12和图13是本发明的投射型显示装置的光学结构图。
图14是本发明的电子装置的概略观察图。
1…透明支撑基板
2…埋入绝缘膜
3…有源区
4…栅电极
5a…沟道区
5b…沟道接触区
6…源·漏区
7…层间绝缘膜
8…数据线
9a、9b…铝布线
10…层间绝缘膜
11…遮光层
12…铝布线
13…钝化膜
14…透明像素电极
15…接触孔
16…VIA孔
17…VIA孔
20…埋入遮光层
30…有源区
101…透明基板
102…显示像素区域
103…像素电极
104…扫描线驱动电路
105…数据线驱动电路
106…输入电路
107…时序控制电路
108…焊区(pad)
110…液晶面板用基板
111…射入侧的玻璃基板
112…对置电极
113…密封材料
114…液晶
120…液晶面板
〔用于实施发明的最佳形态〕
以下，根据附图说明本发明的优选实施形态。
(第1实施形态)
本实施形态示出作为电光装置用基板的一例的液晶面板用基板。在本实施形态中，基于在绝缘物上形成了半导体层的SOI衬底的结构来说明电光装置用基板。此外，以下，在各实施形态中，将具有在绝缘物上形成的MOSFET的电光装置用基板作为本发明的半导体装置的一例来说明。
图1是示出本实施形态的液晶面板用基板的像素部中的各层的布局的平面图。此外，图3是示出本实施形态的液晶面板用基板的像素部中的半导体层(单晶硅层)的布局的平面图。图4是示出到本实施形态的液晶面板用基板的像素部中的半导体层(单晶硅层)、多晶硅层和第1层铝层为止的布局的平面图。图2是示出用图1中示出的X-X’的点线连结的部位的剖面的剖面图。再有，在图3、图4中，在与图2的剖面对应的部位上也附加了X-X’的点线。
在液晶面板用基板中，在基板上，以矩阵状交叉地配置了多条扫描线和多条数据线，在该交叉部附近配置了MOSFET，其栅与扫描信号线连接，其源与图像信号线连接，其漏的另一方与像素电极连接。该MOSFET由在玻璃等的光透过性的绝缘性基板上被形成的半导体层(硅层)中被形成的源·漏·沟道构成。再有，将像素电极配置在由扫描线与数据线的交叉形成的像素区域中开出的开口部内。利用这样的矩阵结构来构成显示像素区域。
在图1中，8表示在显示像素区域的纵向(垂直方向)上延伸而排列的数据线。11表示在数据线8的上方经绝缘膜与数据线8交叉的显示像素区域的横向(水平方向)上延伸而配置的遮光层。在遮光层11的宽度变粗的部分的下层，配置了MOSFET。此外，在遮光层11之下，如后述那样，在显示像素区域的横向(水平方向)上以与扫描线重叠的方式进行了配置。成为该MOSFET的漏区的半导体层经在其上形成的绝缘膜上开出的接触孔16a与导电层12连接，再者，导电层12经在其上形成的绝缘膜上开出的接触孔17与像素电极14连接。像素电极14被配置在由遮光层11与数据线8的格子区分的开口部中。
其次，根据示出图1中的X-X’的剖面的图2，说明剖面结构。在图2中，1表示石英玻璃或OA玻璃那样的具有光透过性的透明的绝缘性的支撑基板，2表示在支撑基板1上形成的二氧化硅等的埋入绝缘膜，3、5a、5b、6表示半导体层。其中，3是元件分离用的绝缘膜。在本实施形态中，该半导体层将利用众所周知的SOI技术贴合而形成的单晶硅层作为一例。具体地说，加热在表面上形成了绝缘膜2的支撑基板1和在表面上形成了绝缘膜2的单晶硅层并进行贴合，留下上述半导体层，对硅衬底进行剥离或刻蚀，在绝缘膜2上形成单晶硅层。其后，通过对单晶硅层的非元件区域(FET的非形成区域)进行选择氧化，形成元件分离用的场氧化膜(所谓的LOCOS)3。由该场氧化膜3包围的区域的半导体层成为有源区30。
再者，在该单晶硅层上形成由二氧化硅构成的栅绝缘膜18，再在其上由多晶硅形成也成为扫描线的栅电极4。使用了氧化硅膜作为栅绝缘膜18。在本实施形态中，将该氧化硅膜定为由LTO(低温氧化物)构成的氧化硅膜。该绝缘膜可以是对单晶硅层的表面进行热氧化的热氧化膜，也可以是在单晶硅层上被淀积的氮化膜。此外，也可以是多层的叠层。此外，作为成为栅电极4的导电层，使用了多晶硅层，但也可以是在多晶硅层上层叠了高熔点金属的硅化物结构。
由这样的源·漏区6a·6b、沟道区5a、栅绝缘膜18和栅电极4构成MOSFET。特别是，将如本实施形态那样的、利用在绝缘物上形成的薄膜层构成FET的晶体管称为薄膜晶体管(TFT)。
在此，使用表示半导体层的布局的图3，说明在基板上形成的有源区30的图形。由上述场氧化膜3包围的图形6a、6b、5a、5b成为有源区30的图形。即，由于将有源区30相互间配置成置于在单晶硅层中被形成的场氧化膜3之间，故MOSFET等的被形成的元件区域(有源区)30与其它元件区域(有源区)30在导电性方面完全分离开。虽然详细的情况在后面叙述，但这样来构成MOSFET，将在有源区30中形成的5a作为沟道区，将6a作为漏区，将6b作为源区。再者，在有源区30中也形成电容电极部6c、接触区5b。在本实施形态中，由于将在各像素中配置的MOSFET定为N沟道型晶体管，故分别在单晶硅层中导入对应的杂质，对该杂质进行激活，形成有源区，使得源区6b、漏区6a、电容电极部6c为N型半导体区，沟道区5a、接触区5b为P型半导体区。
如果再次返回到图2进行说明，则由于在本实施形态中是在各像素中配置N沟道型晶体管的结构，故必须在栅电极4的形成前，在上述栅电极4之下的沟道区5a中形成导入了低杂质浓度的P型杂质的P型半导体区。此外，在该沟道区5a的两侧的单晶硅层中形成由导入了其浓度比沟道区5a高的N型杂质的N型扩散层构成的源区6b·漏区6a。再有，在图2中，没有图示源区6b、电容电极部6c。此外，如图2中图示那样，即使沟道区5a和与其连接的接触区5b是同一P型半导体区，也导入杂质，使得接触区5b的杂质浓度变高。此外，未图示的电容电极部6c是延伸了漏区6a的区域，作为与漏区6a为同一导电型的同一杂质浓度来形成。对于这样的半导体层的有源区的杂质的导入，可在形成了栅绝缘膜18之后，在对于有源区30整体导入了与沟道区5a对应的杂质之后，对于其它各区域导入分别与其对应的导电型和浓度的杂质，可从其开始形成栅电极4，也可以在栅绝缘膜18的形成后，在对于有源区30整体导入了沟道区5a的杂质浓度之后，形成栅电极，其后，对于其它各区域导入分别与其对应的导电型和浓度的杂质。
其次，在源区6b、漏区6a、沟道区5a、接触区5b的半导体层的有源区30的上方的栅绝缘膜18和栅电极4上形成BPSG(硼磷硅玻璃)膜那样的绝缘膜7，在其上形成由第1层铝层构成的数据线8(参照图1和图4)。在图1中示出该数据线8的平面的位置。在图4中，示出了该数据线8与半导体层的连接，数据线8的一部分经在介于数据线的铝层与漏区6a之间的绝缘膜7上形成的接触孔15b与源区6b导电性地连接。在图3中示出了源区6b与接触孔15b的关系。
此外，如图2中所示，在MOSFET的上方，利用由与上述数据线8为同一的层构成的第1层铝层也形成第1中继布线9a和第2中继布线9b。该第1中继布线9a利用在上述绝缘膜7上形成的接触孔15a与上述漏区6a导电性地连接，第2中继布线9b利用在上述绝缘膜7上形成的接触孔7a与上述接触区5b导电性地连接。
再者，在第1、第2中继布线9a、9b上，形成由SOG(玻璃上的涂敷膜Spin on glass)膜那样的平坦化膜和LTO(低温氧化物)膜的叠层构成的绝缘膜10。
再者，在绝缘膜10上由第2层铝层形成遮光层11和第3中继布线。遮光层11利用在上述绝缘膜10上形成的接触孔16b与由第1层铝层构成的第2中继布线9b导电性地连接。此外，第3中继布线12经在上述绝缘膜10上形成的接触孔16a与第1中继布线9a导电性地连接。
再者，在遮光层11和第3中继布线12上形成氮化硅那样的钝化膜的绝缘膜13。第3中继布线12经在绝缘膜13上形成的接触孔17与由在其上形成的ITO(铟锡氧化物)那样的透明导电膜构成的像素电极14导电性地连接。再有，虽然未图示，但在ITO上形成了对液晶分子进行取向用的取向膜，在其上进行决定取向方向的研磨处理。
利用以上已说明的结构，在基板上构成MOSFET，其栅电极4与扫描线4导电性地连接，其源·漏区的一方6b与数据线8导电性地连接，另一方6a与像素电极14导电性地连接。MOSFET的源·漏区的另一方6a经接触孔15a、第1中继布线9a、接触孔16a、第3中继布线12、接触孔17与像素电极14导电性地连接。此外，源·漏区的另一方6b被延伸，构成电容电极部6c。该电容电极部6c如后述那样，成为蓄积保持从数据线8经MOSFET施加到像素电极14上的电压的蓄积电容的电极。在蓄积电容中，与电容电极部6c对置的电极为邻接级的扫描线4。该扫描线4是在一个水平扫描期间前被选择、在本水平扫描期间内被施加了非选择电位的前级的扫描线。此外，与从沟道区5a延伸的沟道区为同一导电型的高杂质浓度的接触区5b经接触孔7a、第2中继布线9b、接触孔16b与遮光层11导电性地连接。
再有，在本实施形态及以下各实施形态中，源区与漏区是可以置换的，可以将6b作为漏区、将6a作为源区，该情况不用详细描述，但是，以下在各实施例中将6b作为源区、将6a作为漏区进行说明。
此外，在本实施形态中，以在像素中配置的MOSFET为N沟道型晶体管为前提进行了说明，但即使置换成P沟道型晶体管，其结构也相同。但是，在P沟道型晶体管的情况下，对于源·漏区6a·6b和电容电极部6c来说，在半导体层中导入高浓度的P型杂质，在沟道区5a中导入其浓度比其低的N型杂质，在接触区5b中导入其浓度比沟道区5a高的N型杂质。
其次，说明前面已延伸的蓄积电容(保持电容)。
如图3中所示，为了形成保持电容，漏区6a(是与栅电极4导电性地连接的布线层，在图1的布线层11的正下方与布线层11重叠，在同一方向上被布线。可在与扫描线4为同一的层中形成)被拉长到前级的扫描线4的正下方，构成了电容电极部6c。图3中的电容电极部6c位于图4中的前级的扫描线4的正下方。所谓前级的扫描线，指的是与被选择而被施加选择电位的扫描线相比在之前被施加选择电位的扫描线。即，前级的扫描线在现在的扫描线处于选择电位时，被施加了非选择电位。通过该电容电极部6c与前级的扫描线经与栅绝缘膜为同一的层的绝缘膜18而重叠，形成保持电容。再有，该保持电容如众所周知的那样，在对扫描线4供给非选择电位的非选择期间内蓄积经MOSFET从数据线8写入到像素电极14中的电荷。如图4中所示，也兼作MOSFET的栅电极的扫描线4在横向(水平方向)上延伸，以便在显示像素区域中与在纵向(垂直方向)上延伸的数据线8交叉，相邻的列的后级的像素的MOSFET的漏区6a在左邻的列的前级的像素行的扫描线4的正下方延伸，在该处形成了电容。
其次，说明也作为本发明特征的对于沟道区5a的电位施加。
在本实施形态中，如图2和图3中所示，为了使导入了低浓度的P型杂质的上述沟道区5a与固定电位导电性地连接，在单晶硅层的有源区30中形成由导入了P型杂质的高杂质浓度的P型扩散层构成的沟道接触区5b。该沟道接触区5b是与沟道区5a相接而被形成的区域。如前面所说明的那样，接触区5b经在绝缘膜7上形成的接触孔(也称为VIA孔)7a、由第1层铝层构成的第1中继布线9b、在绝缘膜10上形成的接触孔(也称为VIA孔)16b与图1和图2中示出的遮光层11导电性地连接。
即，遮光层11由第2层铝层构成，遮光层11经在绝缘膜10上形成的接触孔16b与由第1层铝层构成的第1中继布线9b连接，再者，由第1层铝层构成的第1中继布线9b的一部分经在上述绝缘膜6上形成的接触孔7a与上述沟道接触区5b导电性地连接。在本实施形态中，由于MOSFET是N沟道型晶体管，故对该遮光层11从位于显示像素区域的外围部的电源布线供给电源电压的低电位一侧(特别是，接地电位是较为理想的)，或对数据线8或扫描线4供给的电压的最低电位以下的电位。
因此，对N沟道MOSFET的P型沟道区5a供给遮光层11的电位，可使沟道区5a的电位稳定。即，如果MOSFET导通时流过过剩的电流，则从接触区5b在遮光层11中放电，保护MOSFET。此外，即使在MOSFET关断时因在源·漏之间产生的电位差在沟道区中发生多余的电荷(载流子)，也可将其引出到遮光层11中。因而，由于MOSFET的沟道区的电位始终能稳定，能不蓄积引起MOSFET的破坏那样的多余的电荷，故可提高N沟道MOSFET的耐压同时可使电流特性稳定，可使该特性提高。此外，通过将形成MOSFET的源·漏·沟道的半导体层与延伸像素区域而被配置的遮光层连接，也可经遮光层将晶体管的工作中发生的热散发出来。特别是，象本实施形态那样，在半导体层是单晶硅层的情况下，在电荷迁移率高的半导体层中容易发生热，但按照本实施形态，也可使该热散发出来，在基板上形成的元件不处于高热下，不发生误操作。
在此，说明介入液晶层使以上已说明的本实施形态的电光装置用基板(液晶面板用基板)与对置基板对置来构成的液晶面板的显示像素部的电路结构。图5是示出在液晶面板的显示像素部中的列方向上邻接的2像素的等效电路图。
在有源矩阵型液晶显示装置中的液晶面板中，在矩阵平面上配置扫描线4(Xn-2、Xn-1、Xn：n是表示被选择的顺序的整数)和图像信号线8(Yn-1、Yn)，在该平面上的交叉点附近分别配置MOSFET(TFT)。MOSFET的源6b经接触孔15b与数据线8导电性地连接，栅电极与扫描线4导电性地连接，漏6a与像素电极14和电容电极部6c导电性地连接。像素电极14与被配置在对置基板的内表面上的对置电极112夹住液晶层而对置，对两电极间的液晶进行极性反转驱动。对对置电极112施加成为极性反转驱动的基准电位的共用电位VLC，像素电极14与对置电极112构成以液晶层为电介质的液晶电容CLC。此外，电容电极部6c在与前级的扫描信号线4(对于Xn的像素的MOSFET的前级扫描线为Xn-1)之间构成保持电容(蓄积电容)Cs。即，一像素由晶体管、与其连接的液晶电容和保持电容来构成。
MOSFET的沟道区5a与在与驱动该MOSFET的扫描线平行的方向上配置的遮光层11导电性地连接。即，其栅与扫描线4(Xn)连接的MOSFET的沟道区5a导电性地连接到与其邻接的遮光层11上，对沟道区5a经接触区5b供给固定电位。如果采用另外的表述，则通过从沟道区5a经接触区5b将存在于沟道区5a中的过剩的载流子引出到遮光层11中，抑制了衬底浮游效应。
其次，根据图6的驱动时序图，说明液晶面板的驱动和对于MOSFET的沟道区的固定电位施加。
VG是施加到扫描线4上的扫描信号波形。扫描信号在每个垂直扫描期间内到来的选择期间T1内为选择电位VG1，使本实施形态的N沟道型MOSFET导通。其后，成为非选择期间T2且成为低电位的非选择电位VG2，使MOSFET关断。再有，由于是依次驱动，故从选择期间T1之后开始，对下一级的扫描线4施加选择电位，依次重复该顺序。VID是施加到数据线8上的图像信号的电位波形。Vc表示图像信号VID的中心电位。图像信号VID成为在每个垂直扫描期间(帧或场)内相对于中心电位Vc使极性反转的电位波形。Vp是图像信号线8中的图像信号VID经本实施形态的N沟道型MOSFET施加到像素电极14上的像素电极电位。VLC是施加到对置电极112上的共用电位。通过将共用电位VLC设定为像素电极电位Vp的极性反转电位波形成为正负大致对称那样的电位，通过进行交流驱动以使施加到液晶层上的电压不偏向一方的极性，防止了液晶的性能变坏。
再有，ΔV表示基于N沟道型MOSFET的寄生电容的像素电极电位Vp的电压恶化部分。在选择期间T1结束时，在N沟道型MOSFET的沟道区5a中蓄积电荷，并且在漏区6a与栅电极(扫描线)4之间的寄生电容中蓄积电荷。通过在非选择期间T2内栅电极的电位下降到非选择电位，该电荷流向漏一侧，施加到像素电极14上，在选择期间T1中使充电到与数据线8同等的电平的像素电极电位Vp下降ΔV，降低对于液晶层的施加电压。因而，错开VLC，像素电极电位Vp成为正负对称的波形。但是，由于没有充分地利用特意写入的电压，且难以进行VLC的调整，故为了提高显示质量，希望尽可能减小ΔV，为此，必须减少在沟道蓄积的过剩的载流子。但是，在本发明中，可从沟道区取出过剩的载流子。特别是，象本发明那样，在MOSFET的电荷迁移率高的单晶硅的沟道区的情况下，由于在使MOSFET关断时容易留下过剩的载流子，故通过采用本发明的结构，也可使显示质量提高。
在本实施形态中，由于是N沟道型M0SFET，故通过将图像信号VID传递到沟道区而在沟道区5a中流过因电子(负电荷)引起的电流。因而，与沟道区5a导电性地连接的遮光层11的电位成为比图像信号VID的最低电位低的电位。例如，如果使用非选择电位VG2作为遮光层11的电位，则该电位是比图像信号VID的最低电位低的电位，且由于能兼用液晶面板内的电源电位，故是较为理想的。此外，遮光层11的电位可比非选择电位VG2低。再者，如果将遮光层11的电位(和非选择电位VG2)定为接地电位GND，则由于该电位稳定，故可进一步使沟道区的电位稳定。这样，遮光层11的电位必须至少为图像信号VID的电位以下。
此外，在本实施形态中，使绝缘膜介于电容电极部6c与前级扫描线4之间而构成了各像素的保持电容Cs，但本发明不限定于此。例如，可使电容电极部6c拉长到后级扫描线4的正下方，利用经绝缘膜18与后级扫描线4的对置来构成保持电容Cs。此外，也可在像素区域内与扫描线4并排地利用与扫描线4为同一的层形成电容线，对该电容线施加图6中的VLC的电位，利用电容线与经绝缘膜18与电容电极部6c的对置来构成电容。此外，也可不将电容电极部6c定为电容的电极，将漏区6a连接到另一层的电极上，利用经绝缘膜与扫描线或电容线的对置来构成电容。再有，在半导体层的上层构成电容的电极的情况下，也可经层间绝缘膜使该电极与遮光层11对置来构成电容。在这样的任一种情况下，可同样得到本发明的作用效果。
此外，在本实施形态中，使用N沟道型MOSFET进行了说明，但即使置换成P沟道型MOSFET(TFT)，也成为与N沟道型MOSFET的情况完全同一的电路·结构·图形，可得到同样的作用效果。但是，图6的各种信号电位的高低变成完全相反，图的上侧为低电位，下侧为高电位。因而，施加到遮光层11上的非选择电位VG2为图像信号VID的最高电位以上的高电位，通过最好定为接地电位，可对P沟道型MOSFET的沟道区5a施加比图像信号VID高的电位。由此，可取出流过空穴(正电荷)电流的P沟道型MOSFET的沟道区5a中的过剩的载流子，可使沟道电位稳定。
此外，将该遮光层11配置成至少覆盖MOSFET的沟道区5a并进行遮光，可抑制在沟道区5a中的光漏泄电流。再者，通过遮光层11也对与沟道区5a为同一导电型的沟道接触区5b进行遮光，也抑制了在沟道接触区5b中的光漏泄电流。此外，将遮光层11配置成与扫描线4重叠，不会损害液晶面板的开口率。
以上，按照本实施形态，对透明的像素电极供给来自数据线的图像信号的MOSFET可利用在其上方形成的遮光层对沟道区供给电位。对沟道区供给的电位根据MOSFET的导电型分别来确定即可。此外，通过使用与扫描线重叠的遮光层作为对沟道区供给电位的布线，可供给像素部的开口率大的液晶显示面板用基板。
再有，如前面所说明的那样，上述的说明是关于N沟道MOSFET的情况的，但也可使用各区域的导电型不同的P沟道MOSFET。此时，沟道区·沟道接触区和源·漏区的导电型成为与上述实施形态相反的导电型。此时，对遮光层11供给电源电压的高电位一侧的电位，或对数据线8或扫描线4供给的电压的最高电位以上的电位，可使N型沟道区的电位稳定。
(第2实施形态)
其次，说明在应用了本发明的电光装置用基板的一例、即液晶面板用基板中对第1实施形态的结构再附加了遮光层201的实施形态。再有，与本实施形态中的第1实施形态相同的符号，只要不特意说明，就意味着用同一工序形成的层，或具有同一功能的部件。此外，在本实施形态中，与第1实施形态同样，根据使用了在绝缘物上形成了半导体层的SOI衬底的结构，来说明电光装置用基板。
图7是示出本实施形态的液晶面板用基板的像素部中的剖面的剖面图。此外，图8是示出本实施形态的液晶面板用基板的像素部的第1遮光层和半导体层(单晶硅层)的布局的平面图。在本实施形态中，示出液晶面板用基板的像素部中的各层的布局的平面图、液晶面板用基板的像素部中的半导体层(单晶硅层)、多晶硅层以及第1层的铝层的布局的平面图，与第1实施形态中的图1和图4实质上相同。本实施形态的图7和图8是与第1实施形态中的图2和图3对应的图。因而，图7的剖面图成为示出连结各平面图的X-X’的线上的剖面的图。
在本实施形态中，如图7中所示，在埋入绝缘膜2中形成了由从Mo、Cr、Ta等中选出的高熔点金属等构成的埋入遮光层(第1遮光层)201。使用众所周知的SOI衬底的制造方法，在支撑基板1上贴合由单晶硅层构成的有源区30的工序之前，预先在支撑基板1上形成该遮光层201。因而，可在上述贴合工序之前，对遮光层201进行构图，也可在贴合有源区30之后，在单晶硅层中形成场氧化膜3的元件分离工序时进行构图。对该遮光层201在显示像素的外围区域中也供给规定的电位。较为理想的是，施加与遮光层11同一的电位这一点是为了MOSFET的工作稳定。再有，在能在绝缘膜2上形成接触孔的情况下，可导电性地连接从MOSFET的沟道区5a延伸的接触区5b与埋入遮光层201，从埋入遮光层201对沟道区施加上述的电位。
如图8中所示，埋入遮光层201在单晶硅层中被形成的有源区30的基板一侧被形成，被形成为覆盖全部有源区30来进行遮光。从元件分离工序以后的MOSFET到像素电极的结构与上述的第1实施形态完全相同。
按照本实施形态，与第1实施形态同样，由于对像素电极供给来自数据线的图像信号的MOSFET可利用在其上方形成的遮光层对沟道区供给电位，故不仅能使沟道区的电位稳定，而且可利用第1遮光层防止来自液晶面板用基板的背面(图中的下侧)的反射光和外部光等进入有源区30中。再有，在本实施形态中，也与第1实施形态同样，当然可不是N沟道型MOSFET，而是作成P沟道型MOSFET。此时，与第1实施形态同样，也根据作成N沟道型或P沟道型，改变施加到遮光层11、201上的电位。
再者，也可将遮光层201作为保持电容的电极来使用。此时，可利用半导体层的电容电极部6c与遮光层201介入了绝缘膜2而对置来构成。
(本发明的电光装置的实施形态)
使用附图说明使用本发明的电光装置用基板制成的电光装置的一例、即液晶面板的结构。
图9示出应用了上述第1和第2实施形态的透射型液晶面板用基板的整体的平面布局图。再有，为了容易理解起见，该图中省略了在说明方面不需要的部位，以模型化的方式来描述。
如图9中所示，在透明基板101(与图2、图7的基板1相当)上有显示像素区域102，以矩阵状配置了像素电极103(与图1的像素电极14相当)。此外，在透明基板101上的显示像素区域102的外围，形成了处理显示信号的外围驱动电路104、105。扫描线驱动电路104依次对扫描线进行扫描，施加选择电位VG1，非选择电位VG2。数据线驱动电路105对数据线供给与图像数据对应的图像信号。此外，在透明基板101上也设置了取入通过焊区108从外部输入的图像数据的输入电路106及控制这些电路的时序控制电路107等的电路，通过将在与在全部每个像素中配置的上述MOSFET同一的工序或不同的工序中被形成的MOSFET作为有源元件或开关元件、将其与电阻或电容等的负载元件组合，构成了这些电路。113表示密封材料的形成区域。在该区域中形成密封材料，粘接本发明的液晶面板用基板与对置基板。
再有，在第1和第2实施形态中已说明的遮光层11用在上述的外围电路(扫描线驱动电路104、数据线驱动电路105、时序控制电路107、输入电路106)中被形成的布线层为同一的层的铝布线层来形成，在外围电路区域中对遮光层11供给上述那样的规定的电位。此外，在外围电路区域中对遮光层201也供给上述那样的规定的电位，该遮光层201不仅在外围电路区域中对MOSFET进行遮光，而且也可作为连接电路元件相互间及电源线与电路元件的布线层来使用。
图10是图9中示出的液晶面板的沿Y-Y’线的剖面图。如图10中所示，隔开一定间隔配置形成了显示像素和驱动电路的基板(SOI衬底)110和具有由被施加共用电位VLC的透明导电膜(ITO)构成的对置电极112的透明基板(对置基板)111，在外围在被密封材料113密封的间隙内充填众所周知的TN(扭曲向列)型液晶114、在不施加电压的状态下液晶分子大致垂直地取向的垂直取向(Homeotrpic)型液晶、在不施加电压的状态下液晶分子不扭曲而大致水平地取向的水平取向(Homogeneous)型液晶、强介电型液晶或高分子分散型液晶等的液晶等，作为液晶面板120构成了液晶面板。再有，设定了设置密封材料的位置，以便焊区108达到上述密封材料113的外侧，以便能从外部输入信号。
其次，在本实施形态的液晶面板用基板中，在基板的外围区域中形成的上述外围电路(扫描线驱动电路104、数据线驱动电路105、时序控制电路107、输入电路106)中，与前面已说明的实施形态同样，就将外围电路的MOSFET的沟道区导电性地连接到对MOSFET进行遮光的遮光层上的实施形态进行说明。
图11示出构成外围电路的互补型倒相器的平面布局图。互补型倒相器由P沟道型MOSFET(TFT)和N沟道型MOSFET(TFT)构成。在图11中，210是由第1层铝层构成的供给高电源电位VDD的第1电源线，220是由第1层铝层构成的供给低电源电位VSS的第2电源线。230是由第1层铝层构成的输入布线，240是由第1层铝层构成的输出布线。215是P沟道型MOSFET的栅电极，225是N沟道型MOSFET的栅电极，在同一层中连结这2个栅电极，经在第1层间绝缘膜上形成的接触孔23与上层的第1层铝层的输入布线230连接。
在基板上，在二个部位(分别用虚线包围的区域)上以岛状分离地配置了半导体层(单晶硅层)的有源区30，在经栅绝缘膜位于栅电极215的正下方的有源区30中形成以低浓度导入了N型杂质的N型沟道区，在夹住沟道区而对置的两侧的有源区30中形成导入了其浓度比沟道高的P型杂质的源·漏区。源区经在第1层间绝缘膜上形成的接触孔213与第1电源线210连接，漏区经在第1层间绝缘膜上形成的接触孔241与输出布线240连接。
另一方面，在N沟道型MOSFET中，在经栅绝缘膜位于栅电极215的正下方的有源区30中形成以低浓度导入了P型杂质的P型沟道区，在夹住沟道区而对置的两侧的有源区30中形成导入了其浓度比沟道高的N型杂质的源·漏区。源区经在第1层间绝缘膜上形成的接触孔223与第2电源线220连接，漏区经在第1层间绝缘膜上形成的接触孔242与输出布线240连接。
再者，P沟道型MOSFET的沟道区向图中的右方延伸，形成接触区，该接触区经在第1层间绝缘膜上形成的接触孔219与由第1层铝层构成的中继布线250连接，该中继布线250再经在第2层间绝缘膜上形成的接触孔251与遮光层(用虚线包围的区域)212连接。此外，N沟道型MOSFET的沟道区向图中的右方延伸，形成接触区，该接触区经在第1层间绝缘膜上形成的接触孔229与由第1层铝层构成的中继布线260连接，该中继布线260再经在第2层间绝缘膜上形成的接触孔261与遮光层(用虚线包围的区域)222连接。遮光层212、222分别由第2层的铝层形成，互相分离。此外，遮光层212经在第2层间绝缘膜上形成的接触孔211与下层的第1电源线210连接，被供给高电源电位VDD。另一方面，遮光层222经在第2层间绝缘膜上形成的接触孔221与下层的第2电源线220连接，被供给低电源电位VSS。最好将该高电源电位VDD和低电源电位VSS的一方定为接地电位(GND)，在像素区域中将各像素的开关晶体管定为N沟道型MOSFET的情况下，如前面所述的那样，将被施加到像素区域的遮光层11和对外围电路的N沟道型MOSFET进行遮光的遮光层212上的低电源电位VSS定为接地电位GND这一点，能使液晶面板内的较多的MOSFET的沟道稳定，是较为理想的。另一方面，在像素区域中将各像素的开关晶体管定为P沟道型MOSFET的情况下，如前面所述的那样，将被施加到像素区域的遮光层11和对外围电路的P沟道型MOSFET进行遮光的遮光层222上的高电源电位VDD定为接地电位GND这一点，能使液晶面板内的较多的MOSFET的沟道稳定，是较为理想的。
这样，构成外围电路的MOSFET具有在P型MOSFET与N型MOSFET之间被分离的各自的遮光层212、222，通过对该遮光层供给与各自的MOSFET的源连接的电源电位，可对各自的MOSFET的沟道区供给电位，可使沟道区的电位稳定。此外，从P型沟道区朝向高电源电位，从N型沟道区朝向低电源电位，取出在沟道区中产生的过剩的载流子，可防止MOSFET中的耐压恶化，提高可靠性。
再有，遮光层212对P沟道型MOSFET和接触区进行遮光，遮光层222对N沟道型MOSFET和接触区进行遮光，可防止在MOSFET中的光漏泄电流。此外，如第2实施形态那样，也可在MOSFET之下形成遮光层201。该遮光层201也与上层的遮光层212、222同样，以与各自的MOSFET平面重叠的方式、且互相分离地被形成，在P沟道型MOSFET的情况下，最好被施加高电位，在N沟道型MOSFET的情况下，最好被施加低电位。特别是，埋入遮光层201与对应的上层的遮光层212、222一起分别连接到同一的电源电位上这一点，对于各自的MOSFET的工作的稳定是较为理想的。
再有，形成上层的遮光层的第2层铝层及埋入遮光层可用与像素区域中的遮光层为同一的层来形成。此外，在这些遮光层中被使用的导电层不仅在外围电路区域中可作为遮光层来使用，也可作为布线层来使用。
(将本发明的液晶面板用作光阀的投射型显示装置的说明)
图12和图13是示出将本发明的电光装置的一例、即液晶面板用作光阀的投射型显示装置的光学结构的图。
图12是示出使用了将透明导电膜作为像素电极的本发明的液晶面板的投射型显示装置的主要部分的概略结构图。图中，410表示光源，413、414表示分色镜，415、416、417表示反射镜，418、419、420表示中继透镜，422、423、424表示液晶光阀，425表示交叉分色棱镜，426表示投射镜头。反射蓝色光、绿色光的分色镜413使来自光源410的白色光束中的红色光透过，同时，反射蓝色光和绿色光。已透过的红色光被反射镜417反射，入射到红色光用液晶光阀422上。另一方面，被分色镜413反射的色光中的绿色光被反射绿色光的分色镜414反射，入射到绿色光用液晶光阀423上。另一方面，蓝色光也透过第2分色镜414。对于蓝色光，设置由包含入射透镜418、中继透镜419、射出透镜420的中继透镜系统构成的导光装置421，蓝色光通过该导光装置421入射到蓝色光用液晶光阀424上。由各光阀调制的3个色光入射到交叉分色棱镜425上，各色光被合成，形成表示彩色图像的光。由作为投射光学系统的投射镜头426将被合成的光投射到屏幕427上，将图像放大后显示。
图13是示出使用了将反射电极作为像素电极的本发明的液晶面板的投射型显示装置的主要部分的概略结构图。由下述部分构成：光源110；积分透镜120；大致由偏振光变换元件130构成的偏振光照明装置100；利用S偏振光光束反射面201使从偏振光照明装置100射出的S偏振光光束反射的偏振光光束分离器200；分离从偏振光光束分离器200的S偏振光反射面201反射的光中的蓝色光(B)的分量的分色镜412；对被分离的蓝色光(B)进行调制的反射型液晶光阀300B；使分离蓝色光后的光束中的红色光(R)的分量反射并进行分离的分色镜413；对被分离的红色光(R)进行调制的反射型液晶光阀300R；对透过分色镜413的剩下的绿色光(G)进行调制的反射型液晶光阀300G；以及投射光学系统500，由用分色镜412、413、偏振光光束分离器200对由3个反射型液晶光阀300R、300G、300B进行了调制的光进行合成、使该合成光投射到屏幕600上的投射镜头构成。分别使用了上述的液晶面板作为上述3个反射型液晶光阀300R、300G、300B。
由于在哪一种投射型显示装置的结构例中，在液晶面板的各像素中都有能使晶体管的沟道的电位稳定的保护结构，故可使用高性能且高耐压的有源矩阵型液晶面板进行显示。
(在显示装置中使用了本发明的液晶面板的电子装置的说明)
图14示出在显示装置中使用了本发明的电光装置的一例、即液晶面板的电子装置的概观图。图14(A)示出在携带电话机1000的显示部1001中使用了本发明的液晶面板的例子。图14(B)示出在手表型的装置1100的显示部1101中使用了本发明的液晶面板的例子。图14(C)示出在计算机1200的显示部1206中使用了本发明的液晶面板的例子。1204表示本体、1202表示键盘等的输入部。
由于在哪一种电子装置的结构例中，在液晶面板的各像素中都有能取出晶体管的沟道的过剩的载流子的保护结构，故可使用高性能且高耐压的有源矩阵型液晶面板进行显示。
(本发明的变形例)
本发明不限于以上已说明的本发明实施形态，在不改变本发明的主旨的范围内，可进行各种变更。
例如，作为像素的开关晶体管，可使用互补型的薄膜晶体管。如图11中所示，将各自的晶体管的沟道区分别连接到互相分离的遮光层上，通过采用以上已说明的实施形态，可使沟道区的电位稳定。
此外，在上述实施形态中，以将像素电极14定为透明导电膜的透射型液晶面板用基板为例进行了说明，但也可将本发明应用于将像素电极14作成反射型电极或将反射板配置在基板的内表面一侧或外表面一侧的反射型液晶面板。
此外，以将单晶硅层作为源·漏·沟道的MOSFET(TFT)为前提进行了说明，但由于在将多晶硅层或非晶硅层作为源·漏·沟道的薄膜晶体管中，为了使沟道电位稳定，可应用本发明，故半导体层不限于单晶硅。此外，即使在不是使用SOI技术在基板上形成本发明的半导体层、而是在利用CVD法等在绝缘物上形成多晶硅或非晶硅的情况或利用固相生长法等的方法在绝缘物上形成单晶硅的情况下，也可如本发明那样经遮光层对这些半导体层的沟道供给电位。
此外，以液晶面板为前提说明了实施形态，但也可将本发明应用于液晶面板以外的电光装置。例如，在对使用了发光聚合物的场致发光(EL)、等离子体显示(PDO)、电场辐射器件(FED)等自发光元件的各像素进行开关的晶体管中，也可应用本发明。再者，即使在如Texas Instrument公司已开发的微镜器件(DMD)等那样的变更各像素的镜的角度那样的反射镜器件中，也可将本发明应用于像素的晶体管或外围驱动电路。
再者，在上述实施形态中，以透射型液晶面板用基板为例进行了说明，但这不过是在绝缘物上配置MOSFET的半导体装置的一例。本发明的用途不限于此，显然，也能应用于读取光学信息的图像输入器件、或各种集成电路等各种半导体装置。此时，通过如上述实施形态那样，在绝缘物上设置半导体装置中的MOSFET，导电性地连接以覆盖MOSFET的方式形成的遮光层与MOSFET的沟道区，对MOSFET的沟道区施加电位、使工作稳定、可谋求耐压的提高。特别是，可在从由在绝缘物上形成的半导体层形成沟道区的MOSFET构成的集成电路全部的半导体装置中使用图11中示出的结构。
如以上所说明的那样，按照本发明，通过利用对在绝缘物上形成的MOSFET进行遮光的遮光层对沟道区供给电位，可使MOSFET的工作稳定，可抑制MOSFET的耐压恶化。特别是，在将本发明用于显示器件的情况下，通过使用与扫描线重叠的遮光层作为对沟道区供给电位的布线，可供给像素部的开口率大的显示器件用基板。通过获得大的开口率，如果使用相同的亮度的光源，则变得更明亮，为了得到与现有产品相同的亮度，可使用功耗小的光源，可制成高品位的显示器件。
〔产业上利用的可能性〕
由于本发明利用将以绝缘物上的半导体层作为沟道区的晶体管的沟道区连接到遮光层的导电层上的结构，可使晶体管的工作稳定，可抑制耐压下降，可利用于全部半导体装置、液晶面板等的全部电光装置的器件。此外，该器件可利用于包含投射型显示装置的各种电子装置。

Claims (33)

1．一种半导体装置，具备在绝缘物上被形成的半导体层，其特征在于：
具有：在上述半导体层中至少形成沟道区的晶体管；以及对上述晶体管进行遮光的遮光层，
导电性地连接上述遮光层与上述晶体管的沟道区。
2．如权利要求1中所述的半导体装置，其特征在于：
上述晶体管是N沟道型晶体管，对与上述N沟道型晶体管的沟道区导电性地连接的上述遮光层供给低电位一侧的电源电位。
3．如权利要求1中所述的半导体装置，其特征在于：
上述晶体管是N沟道型晶体管，对与上述N沟道型晶体管的沟道区导电性地连接的上述遮光层供给施加到上述N沟道型晶体管的源·漏区的一方的电位的最低电位以下的电位。
4．如权利要求1中所述的半导体装置，其特征在于：
上述晶体管是P沟道型晶体管，对与上述P沟道型晶体管的沟道区导电性地连接的上述遮光层供给高电位一侧的电源电位。
5．如权利要求1中所述的半导体装置，其特征在于：
上述晶体管是P沟道型晶体管，对与上述P沟道型晶体管的沟道区导电性地连接的上述遮光层供给施加到上述P沟道型晶体管的源·漏区的一方的电位的最高电位以上的电位。
6．如权利要求1至5的任一项中所述的半导体装置，其特征在于：
上述晶体管的沟道区的半导体层被延伸，形成同一导电型的接触区，上述接触区与上述遮光层导电性地被连接。
7．如权利要求6中所述的半导体装置，其特征在于：
上述接触区的杂质浓度比上述沟道区的杂质浓度高。
8．如权利要求1至5的任一项中所述的半导体装置，其特征在于：
上述遮光层被配置成覆盖上述晶体管的上方。
9．一种半导体装置，具备在绝缘物上被形成的半导体层，其特征在于：
具有：在上述半导体层中至少形成沟道区的P沟道型晶体管和N沟道型晶体管；对上述P沟道型晶体管进行遮光的第1遮光层；以及对上述N沟道型晶体管进行遮光的第2遮光层，分离地配置上述第1遮光层和上述第2遮光层，
导电性地连接上述第1遮光层与上述P沟道型晶体管的沟道区，导电性地连接上述第2遮光层与上述N沟道型晶体管的沟道区。
10．如权利要求9中所述的半导体装置，其特征在于：
对上述第1遮光层供给高电位一侧的电源电位，对上述第2遮光层供给低电位一侧的电源电位。
11．如权利要求9或10中所述的半导体装置，其特征在于：
上述P沟道型晶体管和上述N沟道型晶体管的沟道区的半导体层分别被延伸，分别形成同一导电型的接触区，上述各接触区与上述各遮光层导电性地被连接。
12．如权利要求9中所述的半导体装置，其特征在于：
上述P沟道型晶体管和上述N沟道型晶体管构成电光装置的驱动电路。
13．一种电光装置用基板，其中，在基板上被形成为矩阵状的多个像素区的每个像素区中配置晶体管，其特征在于：
在上述基板上形成成为上述晶体管的沟道区的半导体层，成为该沟道区的半导体层对该晶体管进行遮光并与被施加预定的电位的遮光层导电性地连接。
14．如权利要求13中所述的电光装置用基板，其特征在于：
上述晶体管是N沟道型晶体管，对上述遮光层施加对上述晶体管供给的图像信号的电位以下的电位。
15．如权利要求13中所述的电光装置用基板，其特征在于：
上述晶体管是P沟道型晶体管，对上述遮光层施加对上述晶体管供给的图像信号的电位以上的电位。
16．如权利要求13中所述的电光装置用基板，其特征在于：
上述晶体管是N沟道型晶体管，对上述遮光层施加控制上述N沟道型晶体管的导通·非导通的扫描信号的非选择电位。
17．如权利要求13中所述的电光装置用基板，其特征在于：
上述晶体管是P沟道型晶体管，对上述遮光层施加控制上述P沟道型晶体管的导通·非导通的扫描信号的非选择电位。
18．如权利要求13至17的任一项中所述的电光装置用基板，其特征在于：
上述晶体管的沟道区的半导体层被延伸，形成同一导电型的接触区，上述接触区与上述遮光层导电性地被连接。
19．如权利要求18中所述的电光装置用基板，其特征在于：
上述接触区的杂质浓度比上述沟道区的杂质浓度高。
20．如权利要求13至17的任一项中所述的电光装置用基板，其特征在于：
将上述遮光层配置成在平面内与被施加控制上述晶体管的导通·非导通的扫描信号的扫描线的上方重叠。
21．如权利要求20中所述的电光装置用基板，其特征在于：
将另一遮光层配置成在平面内重叠在成为上述晶体管的沟道区的半导体层的上述基板一侧上。
22．如权利要求13中所述的电光装置用基板，其特征在于：
在上述像素区的外围的上述基板上配置外围电路，成为构成上述外围电路的晶体管的沟道区的半导体层与对该晶体管进行遮光的遮光层导电性地连接。
23．如权利要求22中所述的电光装置用基板，其特征在于：
上述外围电路由P沟道型晶体管和N沟道型晶体管构成，具有对上述P沟道型晶体管进行遮光的第1遮光层和对上述N沟道型晶体管进行遮光的第2遮光层，分离地配置上述第1遮光层和上述第2遮光层，导电性地连接上述第1遮光层与上述P沟道型晶体管的沟道区，导电性地连接上述第2遮光层与上述N沟道型晶体管的沟道区。
24．如权利要求22或23中所述的电光装置用基板，其特征在于：
由同一层来形成上述像素区的遮光层和上述外围电路的遮光层。
25．如权利要求22或23中所述的电光装置用基板，其特征在于：
由与上述外围电路的布线层为同一的层来形成上述像素区的遮光层。
26．如权利要求23中所述的电光装置用基板，其特征在于：
上述像素区的晶体管是N沟道型晶体管，将对上述像素区的遮光层和上述外围电路的N沟道型晶体管的遮光层施加的电位定为接地电位。
27．如权利要求23中所述的电光装置用基板，其特征在于：
上述像素区的晶体管是P沟道型晶体管，将对上述像素区的遮光层和上述外围电路的P沟道型晶体管的遮光层施加的电位定为接地电位。
28．如权利要求13中所述的电光装置用基板，其特征在于：
上述基板由绝缘物质构成。
29．如权利要求13中所述的电光装置用基板，其特征在于：
上述基板由石英基板构成。
30．如权利要求13中所述的电光装置用基板，其特征在于：
上述基板由玻璃基板构成。
31．一种电光装置，其特征在于：
权利要求13至30的任一项中所述的电光装置用基板与对置基板具有间隙而被配置，同时，在该间隙内封入电光材料而被构成。
32．一种电子装置，其特征在于：
将权利要求31中所述的电光装置作为显示装置来使用。
33．一种投射型显示装置，其特征在于，具备：
光源；
对来自上述光源的光进行调制的、权利要求31中所述的电光装置；以及
投射由上述电光装置调制的光的投射光学装置。
CNB998020222A 1998-01-06 1999-01-04 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置 Expired - Fee Related CN1143370C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1175/1998 1998-01-06
JP117598 1998-01-06

Publications (2)

Publication Number Publication Date
CN1287685A true CN1287685A (zh) 2001-03-14
CN1143370C CN1143370C (zh) 2004-03-24

Family

ID=11494111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998020222A Expired - Fee Related CN1143370C (zh) 1998-01-06 1999-01-04 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置

Country Status (7)

Country Link
US (1) US6346717B1 (zh)
EP (1) EP1045436A4 (zh)
JP (1) JP4211063B2 (zh)
KR (1) KR100439784B1 (zh)
CN (1) CN1143370C (zh)
TW (1) TW486581B (zh)
WO (1) WO1999035678A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022085B (zh) * 2007-03-12 2010-10-27 友达光电股份有限公司 半导体元件及其制作方法
CN101944487A (zh) * 2010-08-20 2011-01-12 友达光电股份有限公司 薄膜晶体管、薄膜晶体管的制造方法以及像素结构
CN110391269A (zh) * 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
TW478169B (en) 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6882102B2 (en) * 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2001244469A (ja) * 2000-03-02 2001-09-07 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3743273B2 (ja) * 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
US6545333B1 (en) * 2001-04-25 2003-04-08 International Business Machines Corporation Light controlled silicon on insulator device
US6933673B2 (en) * 2001-04-27 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Luminescent device and process of manufacturing the same
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
US7072534B2 (en) * 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US7408196B2 (en) * 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
JP2007501448A (ja) * 2003-05-29 2007-01-25 アプライド　マテリアルズ　インコーポレイテッド 光学信号の直列経路
WO2005004295A2 (en) 2003-06-27 2005-01-13 Applied Materials, Inc. Pulsed quantum dot laser system with low jitter
US20050016446A1 (en) 2003-07-23 2005-01-27 Abbott John S. CaF2 lenses with reduced birefringence
US7197737B1 (en) * 2003-12-23 2007-03-27 Cypress Semiconductor Corporation Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
JP4102788B2 (ja) * 2004-08-16 2008-06-18 シャープ株式会社 液晶表示装置の製造方法
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2006147770A (ja) * 2004-11-18 2006-06-08 Tohoku Univ 半導体装置およびその駆動方法
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
US20060222024A1 (en) * 2005-03-15 2006-10-05 Gray Allen L Mode-locked semiconductor lasers with quantum-confined active region
US20060227825A1 (en) * 2005-04-07 2006-10-12 Nl-Nanosemiconductor Gmbh Mode-locked quantum dot laser with controllable gain properties by multiple stacking
WO2007027615A1 (en) * 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
US7545999B2 (en) 2005-11-01 2009-06-09 Hewlett-Packard Development Company, L.P. Photonic configuration
JP2009518833A (ja) 2005-12-07 2009-05-07 インノルメ ゲゼルシャフト ミット ベシュレンクテル ハフツング 広帯域スペクトル発光を有するレーザ光源
US7561607B2 (en) * 2005-12-07 2009-07-14 Innolume Gmbh Laser source with broadband spectrum emission
US7835408B2 (en) * 2005-12-07 2010-11-16 Innolume Gmbh Optical transmission system
JP4561647B2 (ja) * 2006-02-02 2010-10-13 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および検査方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
WO2010065731A2 (en) * 2008-12-03 2010-06-10 Innolume Gmbh Semiconductor laser with low relative intensity noise of individual longitudinal modes and optical transmission system incorporating the laser
US8779488B2 (en) 2011-04-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5613717B2 (ja) * 2012-04-25 2014-10-29 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
JP2015056485A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体記憶装置およびその動作方法
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP6536634B2 (ja) * 2017-07-28 2019-07-03 セイコーエプソン株式会社 電気光学装置および電子機器
KR102344964B1 (ko) * 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
CN111834465B (zh) * 2019-12-09 2024-08-02 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
JP7148008B2 (ja) 2021-11-26 2022-10-05 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220371A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 絶縁基板上ｍｏｓ形集積回路装置
JPS6428622A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Liquid crystal display device
JP3041947B2 (ja) * 1990-11-20 2000-05-15 セイコーエプソン株式会社 液晶表示装置
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
JP2666122B2 (ja) 1995-01-30 1997-10-22 カシオ計算機株式会社 薄膜トランジスタ基板
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022085B (zh) * 2007-03-12 2010-10-27 友达光电股份有限公司 半导体元件及其制作方法
CN101944487A (zh) * 2010-08-20 2011-01-12 友达光电股份有限公司 薄膜晶体管、薄膜晶体管的制造方法以及像素结构
CN101944487B (zh) * 2010-08-20 2012-07-25 友达光电股份有限公司 薄膜晶体管、薄膜晶体管的制造方法以及像素结构
CN110391269A (zh) * 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
US11164913B2 (en) 2018-04-23 2021-11-02 Boe Technology Group Co., Ltd. Display panel and display apparatus

Also Published As

Publication number Publication date
KR20010040322A (ko) 2001-05-15
US6346717B1 (en) 2002-02-12
WO1999035678A1 (fr) 1999-07-15
JP4211063B2 (ja) 2009-01-21
EP1045436A4 (en) 2004-07-14
KR100439784B1 (ko) 2004-07-12
TW486581B (en) 2002-05-11
EP1045436A1 (en) 2000-10-18
CN1143370C (zh) 2004-03-24

Similar Documents

Publication Publication Date Title
CN1143370C (zh) 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置
CN1178098C (zh) 液晶显示装置
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1270389C (zh) 薄膜晶体管及其制造方法
CN2687713Y (zh) 电光装置和电子设备
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1235294C (zh) 电光装置和电子机器
CN1267783C (zh) 液晶显示装置
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1242372C (zh) 电光装置和电子设备
CN1286493A (zh) 半导体器件及其制造方法
CN1448909A (zh) 电光器件及其驱动方法、电子装置和投射型显示装置
CN1280922C (zh) 半导体器件及其制造方法、电光装置及电子设备
CN1591145A (zh) 电光装置和电子设备
CN1499277A (zh) 电光装置及电子设备
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN1503041A (zh) 电光装置及其制造方法和电子设备
CN1267775C (zh) 电光装置和电子设备
CN1318868A (zh) 电光装置、电光装置的制造方法和电子装置
CN1246729C (zh) 电光装置和电子设备
CN1447297A (zh) 电光装置、电光装置的驱动电路及电子设备
CN1287212C (zh) 电光器件及其驱动装置、驱动方法和电子装置
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN1231803C (zh) 反射式电光装置和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040324

Termination date: 20160104

EXPY Termination of patent right or utility model