TW486581B - Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus - Google Patents

Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus Download PDF

Info

Publication number
TW486581B
TW486581B TW087122024A TW87122024A TW486581B TW 486581 B TW486581 B TW 486581B TW 087122024 A TW087122024 A TW 087122024A TW 87122024 A TW87122024 A TW 87122024A TW 486581 B TW486581 B TW 486581B
Authority
TW
Taiwan
Prior art keywords
light
transistor
channel
shielding layer
substrate
Prior art date
Application number
TW087122024A
Other languages
English (en)
Inventor
Hirotaka Kawata
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW486581B publication Critical patent/TW486581B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

經濟部中央標準局員工消費合作社印製 486581 A7 ____B7_ 五、發明説明（1 ) 技術領域 本發明係關於半導體裝置、電氣光學裝置用基板、電 氣光學裝置、及電子機器以及投射型顯示裝置。 背景技術 將矽薄膜形成於絕緣基板上，於該矽薄膜形成半導體 裝置的S〇I (絕緣體上之，砂：SUi.con On Insulator )技 * * · * 術，由於具有元件的高速化或低耗電量化、高集積化等優 點而廣被硏究。 此S〇I技術之一，係藉由單結晶矽基板的貼合而製 作S 0 I基板的技術。一般被稱爲貼合法的這種手法，係 利用氫鍵結合力將單結晶矽基板與支撐基板貼合之後，藉 由熱處理強化貼合的強度，接著藉由單結晶矽基板的切削 、硏磨或者蝕刻而將薄膜之單結晶矽層形成於支撐基板上 。在此手法中，因爲直接使單結晶的矽基板薄膜化，所以 矽薄膜的結晶性優良、可以作成高性能的裝置。 此外，作爲應用此貼合法者，已知的有在單結晶矽基 板注入氫離子，將此與支撐基板貼合之後，藉由熱處理將 薄膜矽層從單結晶矽基板之注入氫離子的區域分離的手法 (美國專利號碼：5，374，564號），或者在將表 面多孔質化的矽基板上使磊晶成長單結晶矽層，將此與支 撐基板貼合後除去矽基板，藉由蝕刻多孔質矽層而在支撐 基板上形成磊晶單結晶矽薄膜的手法（日本專利特開平 4 — 34641 8 號）等。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-4 · (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 486581 樣 Α7 Β7 五、發明説明（2) 藉由如此的貼合法之S〇S基板與通常的整體（bulk) 半導體基板同樣地被用來製作各種各樣的元件，但是作爲 不同於從前整體基板的特徵，可以舉出其可以使用於種種 支撐材料這一點上。也就是說，作爲支撐基板當然可以使 用通常的矽基板，也可以使用透明的石英或者是玻璃基板 等。藉由在透明的基板上形成單結晶薄膜，也可以在必須 要具有透光性的裝置，例如透過型液晶顯示裝置等也可以 使用結晶性優良的單結晶矽形成高性能的電晶體元件。 然而，通常的矽基板上的場效應電晶體、所謂的 Μ〇S F E T (氧化金屬場效應電晶體：Metal Oxide Semiconductor Field Effect Transistor)，以固定井（well )的電位的方式，可以固定被形成於同一個井內的 Μ〇S F E T的通道電位。但是，於S〇I基板，被形成 Μ〇S F Ε Τ的通道區域的基板表面是絕緣物，其通道區 域因爲每個電晶體被做成在電氣上完全分離的緣故，所以 有必要在每個電晶體固定通道的電位。在無法固定通道電 位的場合，由於基板浮游效果，使得在通道區域容易蓄積 載體（電荷）。特別是通道區域是單結晶矽的場合，因爲 單結晶矽的電荷移動度高，所以即使Μ 0 S F Ε Τ爲關閉 狀態（0 F F )，源極/汲極的電位差也會使得電荷蓄積 於通道區域。此外，即使在Μ〇S F Ε Τ爲開（〇Ν )時 也容易流動過剩的電流。亦即，於Μ〇S F Ε Τ的薄膜構 造，由於過剩的載體（電荷）而使得電晶體元件的汲極的 耐破壞電壓降低，或者於電晶體元件的電流電壓特性產生 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局g(工消費合作社印製 -5- 486581 A7 __ ____B7 五、發明説明（3 ) 彎折（kink )等種種問題。也就是說，有固定通道電壓的 必要性。 請 先 閱 讀 背 面 ί 事 項 再 填 寫 本 頁 作爲藉由該剩餘的電荷固定通道電位的方法，已知者 有在源極區域形成與通道電極相同導電性的不純物區域， 使通道與源極成爲相同電位的稱作「源極連結（source-tie :連結通道與源極使通道與源極等電位）」的方法（例如 :IEEE Trans. Electron Device, Vol.35, p.1391,1988 ) » • * . 或者是從閘極端拉出通道區域，取該部分來接觸的稱爲H (T )型閘極的方法（例如：IEEE Trans. Electron Device Vol.ED-36, ρ·938，1 989 )。 然而，被設於液晶面板的各像素，對像素電極供給因 應訊號的電壓之M〇S F E T，因爲供藉由電位而替換源 極與汲極之用對Μ 0 S F E T必須要具有對稱性，所以藉 由S〇I基板上所製作的Μ〇S F Ε Τ來驅動液晶時， 經濟部中央標準局員工消費合作社印製 Μ〇S F Ε Τ構造無法使用非對稱性的源極連結構造。此 外，爲了使用對稱性良好的Η ( Τ )型閘極，除了掃描線 、資料線以外還必須要有固定通道電位的電位線，特別是 對於注重亮度的透過型液晶顯示裝置，會有開口率減少的 問題。 本發明的目的在於提供如S 0 I基板那般，使用形成 於絕緣物上的Μ 0 S F Ε Τ的半導體裝置，藉由將遮光 M〇S F Ε Τ的遮光層固定於Μ〇S F Ε Τ的通道電位， 而提供高可信賴性、高品質的半導體裝置、電氣光學裝置 用基板、使用該基板之電氣光學裝置以及利用該裝置的電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）-6 - 486581 經濟部中央標準局員工消費合作社印製 A7 __B7五、發明説明（4 ) 子機器及投射型顯示裝置。 發明之揭示 本發明的半導體裝置，爲解決上述課題，係具備被形 成於絕緣物上的半導體層之半導體裝置，其特徵爲：具有 於前述半導體層至少被形成通道區域的電晶體，及遮住前 述電晶體的遮光層；係電氣接續前述.遮光層與前述電晶體 的通道區域而構成的。根據本發明的話，遮光層用於遮住 電晶體防止由於光洩漏電流而導致電晶體的誤動作，同時 用於使通道電位安定化。藉此，因爲對電晶體的通道施加 電位的緣故，.可以將蓄積於通道的剩餘載體（電荷）拉拔 至遮光層而抑制基板浮游效果，藉此提高電晶體的耐壓， 可以抑制電晶體的電流電壓特性的扭曲。 此外，於本發明，前述電晶體係N通道型電晶體，對 於與前述N通道型電晶體的通道區域電氣接續的前述遮光 層，供給低電位側的電源電位者較佳。對於N通道型電晶 體，電荷（負電荷）被蓄積於通道區域。爲了將此被蓄積 的載體拉拔掉使電位安定，藉由施加低電源電位可以更有 效果地拉拔載體（電荷）。 此外，於本發明，前述電晶體係N通道型電晶體，對 於與前述N通道型電晶體的通道區域電氣接續的前述遮光 層，供給被施加於前述N通道型電晶體的源極/汲極區域 的一方的電位之最低電位以下的電位者較佳。藉由供給被 施加於N通道型電晶體的源極/汲極的電位以下的低電源 請 先 閱 讀 背 之 注 意 事
貪 裝 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（5 ) 電位可以更有效地拉拔載體（電荷）。 此外，於本發明，前述電晶體係P通道型電晶體，對 於與前述P通道型電晶體的通道區域電氣接續的前述遮光 層，供給高電位側的電源電位者較佳。在P通道型電晶體 ，電荷被蓄積於通道區域。爲了拉拔此被蓄積的剩餘載體 使電位安定化，藉由施加高電源電位可以更有效地拉拔載 體（電荷）。 ， 此外，於本發明，前述電晶體係P通道型電晶體，對 於與前述P通道型電晶體的通道區域電氣接續的前述遮光 層，供給被施加於前述P通道型電晶體的源極/汲極區域 的一方的電位.之最高電位以上的電位者較佳。藉由施加比 對P通道型電晶體的源極/汲極施加的電位更高的高電源 電位可以更有效地拉拔載體（電荷）。 此外，於本發明，前述電晶體的通道區域的半導體層 被延伸形成同一導電型的接觸區域，前述接觸區域與前述 遮光層係電氣接續的較佳。在通道區域的正下方或正上方 不設拉拔之接觸孔，而延伸通道區域的半導體層，在該處 接續遮光層與通道區域的緣故，所以通道的膜厚並非被變 更者，對於電晶體的切換動作不會造成影響。再加上，因 爲在與通道爲相同導電型的接觸區域處接續的緣故，容易 對通道施加電位。在該場合，前述接觸區域，以較前述通 道區域具有較高的不純物濃度者較佳。藉此，接觸區域的 電阻値可以降低，容易對通道施加電位。 此外，於本發明，前述遮光層，以配置爲覆蓋住前述 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐）-8 - (請先閱讀背面之注意事項再填寫本頁) -裝· 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（6 ) 電晶體的上方者較佳。藉由遮住來自電晶‘體的上方的光線 ，可以防止電晶體的光洩漏電流。 進而，本發明之半導體裝置，爲解決上述課題，係具 備被形成於絕緣物上的半導體層之半導體裝置，其特徵爲 :具有：於前述半導體層至少被形成通道區域的P通道型 電晶體以及N通道型電晶體，及遮住前述P通道型電晶體 的第1遮光層，及遮住前述,Ν通道型.電晶體的第2遮光層 ;前述第1遮光層與前述第2遮光層係被分離配置；電氣 接續前述第1遮光層與前述Ρ通道型電晶體的通道區域， 電氣接續前述第2遮光層與前述Ν通道型電晶體的通道區 域。根據本發明的話，遮光層遮住電晶體防止由於光洩漏 電流導致電晶體的誤動作，同時，使用於使互補型電晶體 的個別電晶體的通道電位安定化。藉此，因爲對電晶體的 通道電流施加電位的緣故，所以蓄積於通道的過剩的載體 (電荷）拉拔於遮光層而可以抑制基板浮游效果，藉此提 高互補型電晶體的耐壓，可以抑制電晶體的電流電壓特性 的扭曲。此外，因爲遮光層被分離爲Ρ通道用與Ν通道用 的緣故，所以可以對互補型電晶體的通道施加相異的電位 〇 此外，於本發明，對前述第1遮光層供給高電位側的 電源電位，對前述第2遮光層供給低電位側的電源電位者 較佳。對於Ρ通道型電晶體的通道藉由透過第1遮光層而 施加高電源電位，可以更有效地使過剩的載體（電荷）逃 離，對於Ν通道型電晶體的通道藉由透過第2遮光層而施 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 7gl (請先閱讀背面之注意事項 _填寫本頁) 裝· 訂 486581 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（7 ) 加低電源電位，可以更有效地使過剩的載體（電荷）逃離 〇 此外，於本發明，前述P通道型電晶體以及前述N通 道型電晶體的通道區域的半導體層分別被延伸形成分別的 同一導電型之接觸區域，前述各接觸區域係與前述各遮光 層電氣接續者較佳。不設有拉拔至通道區域的正下方或正 上方的接觸孔，延伸通道區域的半導體層，在該處接續遮 光層與通道區域的緣故，通道的膜厚不被變更，對於電晶 體的開關動作不會造成影響。再加上，因爲再與通道相同 導電型的接觸區域接續的緣故，所以容易對通道施加電位 〇 此外，於本發明，前述P通道型電晶體與前述N通道 型電晶體構成電氣光學裝置的驅動電路構成者較佳。藉由 使用本發明的半導體裝置於驅動電路，可以使高速動作的 驅動電路的動作安定化。此外，也可以藉由遮光層來散熱 由於高速動作所產生的熱。 進而，本發明的電氣光學裝置用基板，爲了解決上述 課題，其係於每個在基板上被形成爲矩陣狀的複數像素區 域配置電晶體之電氣光學裝置，其特徵爲：於前述基板上 被形成成爲前述電晶體的通道區域的半導體層，該成爲通 道區域的半導體層》被電氣接續於遮住該電晶體且被施加 以指定電位的遮光層。根據本發明，遮光層遮住電晶體防 止由於光洩漏電流而導致電晶體的誤動作，同時可以用於 使通道的電位安定化。特別是，像素的電晶體的源極/汲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 1〇 486581 經濟部中央標準局員工消費合作社印製 A7 _B7 _ _ 五、發明説明（8 ) 極被施加電壓振幅很大的影像訊號，在通道也容易蓄積過 剩的載體（電荷），該過剩的載體可以藉由從遮光層施加 電位而解消，所以提高電晶體的耐壓，可以使電晶體的開 關動作安定化。此外，藉由將半導體層的活性區域連接至 遮光層，也可以透過遮光層將電晶體所產生的熱放掉。特 別是半導體層是單結晶矽層的場合，因爲電荷移動度高容 易產生熱的緣故，所以必須採取散熱.對策。 此外，於本發明，前述電晶體係N通道型電晶體，對 於前述遮光層供給較被施加於前述電晶體的影像訊號的電 位更低的電位者較佳。於N通道型電晶體，對源極/汲極 施加電位，是電荷基於影像訊號被蓄積於通道區域。爲了 拉拔掉此被蓄積的過剩載體使電位安定化，藉由施加較影 像訊號更低的低電源電位可以更有效果地拉拔載體（電荷 )。 此外，於本發明，前述電晶體係P通道型電晶體，對 於前述遮光層供給較被施加於前述電晶體的影像訊號的電 位更高的電位者較佳。於P通道型電晶體，對源極/汲極 施加電位，是電荷基於影像訊號被蓄積於通道區域。爲了 拉拔掉此被蓄積的過剩載體使電位安定化，藉由施加較影 像訊號更高的高電源電位可以更有效果地拉拔載體（電荷 )° 此外，於本發明，以前述電晶體係N通道型電晶體， 於前述遮光層，被施加控制前述N通道型電晶體的導通/ 非導通的掃描訊號之非選擇電位者較佳。非選擇電位，通 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-11 _ (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 486581 A7 B7 五、發明説明（9 ) 常爲了使N通道型電晶體非導通而被設定於較影像訊號電 位更低的電位，所以藉由兼用其電位而不需要多餘的電源 電壓。 此外，於本發明，以前述電晶體係P通道型電晶體， 於前述遮光層，被施加控制前述P通道型電晶體的導通/ 非導通的掃描訊號之非選擇電位者較佳。非選擇電位，通 常爲了使P通道型電晶體非導通而被.設定於較影像訊號電 位更高的電位，所以藉由兼用其電位而不需要多餘的電源 電壓。 經濟部中央標準局員·工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 此外，於本發明，以前述電晶體的通道區域的半導體 層被延伸形成.同一導電型的接觸區域，前述接觸區域與前 述遮光層電氣接續者較佳。在通道區域的正下方或正上方 不設拉拔之接觸孔，而延伸通道區域的半導體層，在該處 接續遮光層與通道區域的緣故，所以通道的膜厚並非被變 更者，對於電晶體的切換動作不會造成影響。再加上，因 爲在與通道爲相同導電型的接觸區域處接續的緣故，容易 對通道施加電位。在該場合，前述接觸區域，以較前述通 道區域具有較高的不純物濃度者較佳。藉此，接觸區域的 電阻値可以降低，容易對通道施加電位。 此外，於本發明，前述遮光層，以被配置爲平面重疊 於控制前述電晶體的導通/非導通的掃描訊號所被施加的 掃描線的上方者較佳。將遮光層形成於掃描線的上部的話 ，遮光層區域的其他區域，藉由作爲透光區域而可以作成 高開口率的裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 12 - 經濟部中央標準局員工消費合作社印製 486581 A7 ____ B7___ 五、發明説明（1〇 ) 此外，於本發明，於成爲前述電晶體的通道區域的半 導體層的前述基板側，以進而有遮光層被以平面重疊的方 式配置者較佳。因爲將電晶體由上方與下方遮光的緣故， 所以可以將電晶體遮住來自基板上方及下方入射的光線。 此外，於本發明，於前述像素區域的周邊之前述基板 上配置周邊電路，成爲構成前述周邊帶路的電晶體的通道 區域的半導體層，係被電氣接續於遮住該電晶體的遮光層 者較佳。不僅對像素區域，藉由對周邊電路也施以相同的 對策，可以提高電氣光學裝置全體的可信賴性。 此外，於本發明，前述周邊電路係由P通道型電晶體 以及N通道行.電晶體所構成，以具有：遮住前述P通道型 電晶體的第1遮光層，與遮住前述N通道型電晶體的第2 遮光層；前述第1遮光層與前述第2遮光層係被分離配置 ;電氣接續前述第1遮光層與前述P通道型電晶體的通道 區域，電氣接續前述第2遮光層與前述N通道型電晶體的 通道區域者較佳。藉由互補型電晶體構成周邊電路的場合 也藉由施以相同的對策，可以提升電氣光學裝置全體的可 信賴性。 此外，於本發明，前述像素區域的遮光層與前述周邊 電路的遮光層係由同一層所形成者較佳。此外，前述像素 區域的遮光層，與前述周邊電路的配線層以係由同一層所 形成者較佳。藉此，在像素區域內外不需要多餘的配線層 〇 此外，於本發明，前述像素區域的電晶體係N通道型 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 13 _ ~ ---------裝-- (請先閲讀背面之注意事填寫本頁) -、π |線- 486581 A7 B7___ 五、發明説明（11 ) 電晶體，把對於前述像素區域的遮光層與前述周邊電路的 N通道型電晶體的遮光層所施加的電位作爲接地電位者較 佳。電氣光學裝置中如果數目較多的電晶體是N通道型的 話，爲了使數目較多的電晶體安定地動作，以將接續於N 通道型電晶體的通道的電位作爲接地電位者較佳。 此外，於本發明，前述像素區域的電晶體係P通道型 電晶體，把對於前述像素區域的遮光.層與前述周邊電路的 P通道型電晶體的遮光層所施加的電位作爲接地電位者較 佳。電氣光學裝置中如果數目較多的電晶體是P通道型的 話，爲了使數目較多的電晶體安定地動作，以將接續於P 通道型電晶體.的通道的電位作爲接地電位者較佳。 此外，於本發明，前述基板以由絕緣物質所構成的， 或者前述基板係由石英所構成的，或者前述基板係由絕緣 物質所構成的。本發明，係在絕緣物上形成半導體層的 S〇I基板所最適用的技術。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 進而，於本發明的電氣光學裝置，上述電氣光學裝置 用基板，與相對方向的基板被配置爲具有間隙，同時於該 間隙內被封入電氣光學材料。藉此，可以提供具有高性能 的電晶體之主動矩陣型液晶面板等的電氣光學裝置。此外 ’此電热先學§^置’藉由選擇像素電極的形成材料，可以 適用於透過型·、反射型任一種型式。 進而，本發明之電子機器，將上述電氣光學裝置作爲 顯示裝置使用，可以提高顯示裝置的可信賴性。 進而’本發明的投影型顯示裝置，具備：光源，及藉 本紙張尺度適用中阖國家標準（CNS ) A4規格（210X297公釐了 ____ 五、發明説明（12 ) 由調變由前述光源所發出的光線的前述電氣光學裝置，及 投射出藉由前述電氣光學裝置而被調變的光的投射光學手 段。本發明的電氣光學裝置，最適於使用在將強力光源照 射於電氣光學裝置的投影型顯示裝置的光閥使用。 供實施發明之最佳型態 以下基於圖面說明本發明較佳的.實施型態。 作爲電氣光學裝置用基板之一例之 實施型態，根據使用在絕緣物上形 板的構成說明電氣光學裝置用基板 型態，將具有形成於絕緣物上的 學裝置用基板作爲本發明的半導體 經濟部中央標準局員工消費合作社印製 第1實施型態 本實施型態，顯示 液晶面板用基.板。於本 成半導體層之SOI基 。此外，以下於各實施 MOSFE丁的電氣光 裝置之一例而說明之。 弟1圖係顯不本貫 的各層配置之平面圖。 液晶面板用基板之像素 置的平面圖。第4圖係 的像素部之半導體層（ 到第1層鋁層爲止的配 的X - X /所連結的地 與第4圖中，對應於第 X /之虛線。 請 先 閱 讀 背 之 注 意 事 項 再 填 馬 本 頁 施型態之液晶面板用基板之像素部 此外，第3圖係顯示本實施型態之 部的半導體層（單結晶矽層）的配 顯示本實施型態之液晶面板用基板 單結晶矽層）、多結晶矽層以及直 置之平面圖。第2圖係顯示第1圖 方的剖面之剖面圖。又，在第3圖 2圖的剖面的地點也附加了 X — 本紙張尺度適用中®國家標準（CNS)A4規格（210X297公釐） Ί5- 486581 A7 B7 五、發明説明（13 ) 於液晶面板用基板，在基板上，複數的掃描線與複數 的資料線被交叉配置爲矩陣狀，於該交叉部附近配置閘極 接續至掃描訊號線、源極接續至影像訊號線、汲極的另一 方被接續至像素電極的M〇S F ET。此M〇S F E T， 係由被形成於玻璃等透光性絕緣基板上的半導體層（矽層 )所形成的源極/汲極/通道所構成。又，像素電極，係 被配置於藉由掃描線與資料線的交叉.而被形成的像素區域 • * · ' 內所形成的開口部。藉由如此的矩·陣構成而構成顯示像素 區域。 於第1圖，8係顯示延伸於顯示像素區域的縱方向（ 垂直方向）而被配列的資料線。1 1係延伸於資料線8的 上方隔著絕緣膜與資料線8交叉的顯示像素區域的橫方向 (水平方向）而被配置的遮光層。在遮光層11的寬度變 寬的部分的下層被配置M OSFET。此外，在遮光層釔 下以如後所述使掃描線重疊的方式，被配置於顯示像素區 域的橫方向（水平方向）。成爲此Μ〇S F Ε Τ的汲極區 域的半導體層透過開口於被形成於其上的絕緣膜的接觸孔 1 6 a而被接續於導電層1 2，進而導電層1 2透過開口 於被形成於其上的絕緣膜之接觸孔1 7接續於像素電極_ 1 4。像素電極1 4被配置於遮光層1 1與資料線8的格 子所區畫出的開口部。 其次，根據顯示第1圖之X — X /剖面的第2圖，說 明剖面構成。於第2圖，1係石英玻璃或〇 A玻璃之類具 有透光性的透明的絕緣性之支撐基板，2係被形成於支撐 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-16 - 請 先 閱 讀 背 面 之 注 意 事 項j Μ 填 寫 本 頁 裝 訂 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（14 ) 棊板1上的二氧化矽等之埋入絕緣膜，3、5a、5b、 6 a係半導體層。其中3係元件分離用的絕緣膜。於本實 施型態，此半導體層，係舉出藉由習知的S〇I技術貼合 所被形成的單結晶矽層做爲例子。具體而言，將絕緣膜2 被形成於表面的支撐基板1與在表面被形成絕緣膜2的單 結晶矽基板予以加熱貼合，殘留上述半導體層而剝離或蝕 刻矽基板，在絕緣膜2上形成單結晶.矽層。其後，藉由將 單結晶矽層予以選擇氧化而形成元件分離用的場（field ) 氧化膜（所謂L 0 C 0 S ) 3。藉由此場氧化膜3所包圍 的區域的半導體層成爲活性區域3 0。 進而，於此單結晶矽層上被形成由二氧化矽所構成的 閘極絕緣膜1 8，進而於其上，藉由多結晶矽形成也作爲 掃描線的閘極電極4。在閘極絕緣膜1 8使用矽氧化膜。 在本實施形態，此矽氧化膜係由低溫氧化物（L T〇： 經濟部中央標準局員工消費合作社印製
Low Temperature Oxide )所形成的石夕氧化膜。此絕緣膜也 可以是將單結晶矽層的表面熱氧化支熱氧化膜，也可以是 在單結晶矽層上堆積氮化膜。此外也可已是複數層的積層 。此外，使用多結晶矽層形成成爲閘極電極4的導電層， 但是也可以是在多結晶矽上層積高融點金屬的矽化物構造 〇 如此，藉由源極/汲極區域6 a / 6 b、通道區域 5a、閘極絕緣膜18、閘極電極4構成MOSFET。 特別是如本實施形態這樣，藉由被形成於絕緣物上的薄膜 層構成FET者被稱爲薄膜電晶體（丁.FT : Thin Film 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~ 17 _ 486581 經濟部中央標準局員工消費合作社印製 A7 _____B7 ___五、發明説明（15 ) Transistor )。 此處，使用顯示半導體層的配置的第3圖，說明被形 成於基板上的活性區域3 0的圖案。藉由上述場氧化膜3 所包圍的圖案6a、6b、5a、5b成爲活性區域30 的圖案。也就是說，活性區域3 0是將在被形成於單結晶 矽層的場化膜3隔出間隔而配置的，所以M CTS F E T等 所被形成的元件區域（活性，區域）3. 0係與其他的元件區 域.（活性區域）3 0完全電氣分離的。詳細情形將在稍後 敘述，而M〇S F ΕΤ把被形成於活性區域3 0的5 a作 爲通到區域，把6 a作爲汲極區域，把6 b作爲源極區域 。進而，在活.性區域3 0，也被形成電容電極部6 c，接 觸區域5 b。於本實.施形態，因爲被配置於各像素的 M〇S F E T是N通道型電晶體的緣故，所以使源極區域 6 b、汲極區域6 a、電容電極部6 c成爲N型半導體區 域；使通到區域5 a、接觸區域5 b成爲P型半導體區域 的方式，使分別對應的不純物被導入單結晶矽層，該不純 物被活化而形成活性區域。 再度回到第2圖，於本實施形態，因爲在各像素配置 N通道型電晶體而構成的緣故，在上述閘極電極.4之下的 通道區域5 a於閘極電極4之形成前，有必要預先形成導 入低不純物濃度P型不純物的P型半導體區域。此外於該 通道區域5 a兩側的單結晶矽層，被形成由較通道區域 5 a更高濃度的N型不純物被導入之N型擴散層所構成的 源極區域6 b/汲極區域6 a。又’在第2圖，源極區域 請， 先 閲 讀 背- 面 之 注 事
裝 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-18 - 486581 A7 B7 _ 五、發明説明（16 ) 6 b與電容電極部6 c並未圖示。此外，如第2圖所示， 通道區域5 a與連繫於該區域的接觸區域5 b雖然是相同 的P型半導體區域但是不純物濃度是以接觸區域5 b較高 的方式來導入不純物。此外，未圖示的電容電極部6 c係 延伸汲極區域6 a的區域，被形成爲與汲極區域6 a相同 導電型而且爲相同的不純物濃度。這種對半導體層的活性 區域之不純物導入，是在形成閘極絕.緣膜1 8之後，在活 _ * . · ' 性區域3 0全體導入對應於通道區域5 a的不純物之後， 對其他各區域導入分別對應的導電型與濃度的不純物，接 著再形成閘極電極4亦可，也可以再形成.閘極絕緣膜1 8 之後，將通道區域5 a的不純物濃度導入活性區域3 0全 體之後，形成閘極電極，其後再對於其他各區域分別導入 對應的導電型與濃度的不純物。 經濟部中央標準局員工消費合作社印製 其次，在源極區域6 b、汲極區域6 a、通道區域 5 a、·接觸區域5 b的半導體層的活性區域3 〇上方的閘 極絕緣膜1 8以及閘極電極4上，被形成如硼磷矽化物纖 維（B P S G : Boron Phosphorus Silica Grass )膜之類的 絕緣膜7，於其上被形成由第1層的鋁層所構成的資料線 8 (參照第1圖及第4圖）。此資料線8的平面位置顯示 於第1圖。在第4圖顯示此資料線9與半導體層的接續， 資料線8的一部份透過被形成於中介在資料線的鋁層與汲 極區域6 b之間的絕緣膜上的接觸孔1 5 b而電氣接續於 源極區域6 b。源極區域6 b與接觸孔1 5 b的關係顯示 於第3圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 486581 A7 — _B7______ 五、發明説明（17 ) 此外，如第2圖所示，在M〇S F ET的上方藉由上 述資料線8與由同一層所構成的第1層的鋁層使被形成第 1中繼配線9 a與第2中繼配線9 b。此第1中繼配線 9 a於被形成於上述絕緣膜7的接觸孔1 5 a電氣接續於 上述汲極區域6 a，第2中繼配線9 b於被形成在上述絕 緣膜7的接觸孔7 a電氣接續於上述接觸區域5 b。 進而第1、第2中繼配線9 a、. 9 b之上，被形成如 S 〇 G (矽於玻璃上）膜之類的平坦化膜與l T〇（低溫 氧化物）層的積層所構成的絕緣膜1 〇。 進而，於絕緣膜1 0上，藉由第2層的鋁層形成遮光 層1 1與第3 .中繼配線。遮光層1 1於被形成在上述絕緣 膜1 0的接觸孔1 6 a電器接續於第1層的鋁層所形成的 第2中繼配線9 b。此外，第3中繼配線1 2透過被形成 於上述絕緣膜1 0的接觸孔1 6 a電氣接續於第1中繼配 線9 a。 進而，遮光層1 1及第3中繼配線1 2上，被形成如 氮化矽之類的興龙（passivation )膜之絕緣膜1 3。第3 、 經濟部中央標準局員工消費合作社印製 中繼配線1 2，透過被形成於絕緣膜1 3的接觸孔1 7電 氣接續於被形成於其上的，1 T 0 (銦錫氧化物）之類的透 明導電膜所構成的像素電極1 4。又，雖然沒有在圖中標 示出，但是在· I T〇上被形成有供使液晶分子進行配向之 用的配向膜，於其上被施以決定配向方向的摩擦處理。 藉由以上所說明的構造，在基板上，使閘極電極4電 氣接續於掃描線4，源極/汲極區域的一方6 b接續於資 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 2〇 - 486581 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（18 ) 料·線8 ’另一方6 a電氣接續於像素電極1 4而構成 MO S F E T。M〇S F E T的源極/汲極區域的另一方 6 a與像素電極1 4，透過接觸孔1 5 a、第1中繼配線 9 a、接觸孔1 6 a、第3中繼配線1 2、·接觸孔1 7而 被電氣接續。此外，源極/汲極區域的另一方6 b被延伸 而構成電容電極部6 c。此電容電極部6 c，如後述般， 成爲蓄積保持從資料線8透過Μ〇S. F E T對像素電極 1 4施加的電壓的蓄積電容的電極。於蓄積電容與電容電 極6 c相對方向的電極係鄰接之段的掃描線4。此掃描線 4 ’係於一水平掃描期間前已經被選擇而在本水平掃描期 間被施加非選擇電位的前段的掃描線。此外，與從通道區 域5 a延伸而與通道區域相同導電型的高不純物濃度的接 觸區域5 b，透過接觸孔7 a、第2中繼配線9 b，接觸 孔1 6 b電氣接續於遮光層1 1。 又，於本實施形態以及以後的實施形態，源極區域與 汲極區域是可以置換的，當然也可以把6 b當作爲汲極區 域’把6 a當作爲源極區域亦可。但是以下的各實施形態 ，還是以6 b爲源極區域，以6 a爲汲極區域來加以說明 〇 此外，於本實施形態，配置於像素的Μ 0 S F E T是 以Ν通道型電晶體爲前體來說明的，但即使是置換爲Ρ通 道型電晶體，其構造也相同。但是，在Ρ通道型電晶體的 場合，源極/汲極區域6 a、6 b以及電容電極部6 c是 P型不純物被高濃度地導入半導體層，於通道區域5 a被 (請先閱讀背面之注意事填寫本頁) -裝.
、1T 線 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐）-21 - 486581 A7 B7 五、發明説明（19 ) 導入濃度較低的N型不純物，於接觸區域5 b被導入濃度 較通道區域5 a更高的N型不純物。 (請先閱讀背面之注意事項再填寫本頁) 其次，說明先前提及的蓄積電容（保持電容）。 經濟部中央標準局員工消費合作社印製 如第3圖所示，汲極區域6 a爲了形成保持電容，被 延伸直到前段掃描線4 (與閘極電極4電氣接續的配線層 ，於第1圖的配線層1 1的正下方與配線層1 1重疊而被 配線於同一方向，可以被形成爲與掃.描線4同一層）的正 下方爲止，構成電容電極部6 c。第3圖的電容電極部 6 c位於第4圖的前段掃描線4的正下方。前段的掃描線 ’是指在被選擇而被施加選擇電位的掃描線之前的被施加 選擇電位的掃.描線。也就是說，前段的掃描線，在現在的 掃描線處於選擇電位時，被施加非選擇電位。此電容電極 部6 c與前段的掃描線藉由透過與聞極絕緣膜同一層的絕 緣膜1 8而重疊的方式形成保持電容。又，此保持電容如 眾所周知的，於非選擇電位被供給至掃描線4的非選擇期 間，蓄積透過Μ〇S F E T將從資料線8寫入至像素店極 1 4的電荷。如第4圖所示，Μ〇S F Ε Τ的也兼作閘極 電極的掃描線4，於顯示像素區域以與延伸於縱方向（垂 直方向）的資料線8交叉的方式延伸於橫方向（水平方向 )，相鄰的列的後段像素的Μ〇S F Ε Τ的汲極區域6 a 延伸至左鄰之列的前段像素行的掃描線4的正下方，而在 該處形成電容。 其次，針對本發明的特徵之通道區域5 a的電位施加 來加以說明。 本紙張尺度適用中國國家標準(CNS ) A4規格（210X297公釐）.22- 486581 經濟部中央標準局員工消費合作社印裝 A7 _ B7五、發明説明（2〇 ) 於本實施形態，如第2圖及第3所示，爲了將P型不 純物被低濃度地導入之上述通道區域5 a，電氣接續於固 定電位，而使P型不純物被導入的高不純物濃度的P型擴 散層所構成的通道接觸區域5 b，被形成於單結晶矽層的 活性區域3 0。此通道接觸區域5 b係接於通道區域5 a 而被形成的區域。如先前說明的，接觸區域5b，透過被 形成於絕緣膜7的接觸孔（也稱爲貫.孔）7 a、第1層鋁 層所形成的第1中繼配線9 b，被形成於絕緣膜1 〇的接 觸孔（也稱爲貫孔）1 6 b，被電氣接續於第1圖及第2 圖所示的遮光層1 1。 也就是說.，遮光層1 1，係由第2層的鋁層所構成， 將此透過被形成於絕緣膜1 0的貫孔1 6 b而被接續至第 1層的鋁層所構成的第1中繼配線9 b，進而第1層鋁層 所構成的第1中繼配線9 b的一部份於被形成在上述絕緣 膜6的接觸孔7 a被電氣接續至上述通道接觸區域5 b。 於本實施形態，Μ〇S F E T是N通道型電晶體的緣故， 於此遮光層1 1被供給從位於顯示像素區域的周邊部的電 源配線向電源電壓的低電位側（特別以接地電位較佳）、 或者是被供給至資料線8或掃描線4的電壓的最低電位以 下的電位。 藉此，遮光層1 1的電位被供給至Ν通道 M〇SFET的P型通道區域5a，可以使通道區域5a 的電位安定化。總之，在Μ〇S F Ε Τ打開（〇Ν )時過 剩的電流流動的話，從接觸區域5 b在‘遮光層1 1被放電 請 先 閲 讀 背 面 之 注 意I· 填 寫 本 頁 裝 訂 本紙張尺度適用中S國家標準（CNS ) A4規格（210X297公釐）-23 - 經濟部中央標準局員工消費合作社印製 486581 A7 B7_ 五、發明説明（21 ) 保護MOSFET。此外，MOSFET 爲關（OFF) 時，即使以產生於源極/汲極之間的電位差在通道區域產 生過剩的電荷（載子），也可以拉拔至遮光層1 1。亦即 ，Μ〇S F E T的通道區域的電位可以維持於安定化，因 爲可以不蓄積會引起M〇S F Ε Τ的破壞的過剩電荷，所 以可以提高Ν通道MO S F Ε Τ的耐壓同時使電流特性安 定化，可以提高其特性。此外，藉由.使形成Μ〇S F Ε 丁 . * . · * 的源極/汲極/通道的半導體層接續於延伸像素區域而被 配置的遮光層，也可以把電晶體動作時所產生的熱透過遮 光層而排放掉。特別是如本實施形態，半導體係單結晶矽 的場合，電荷.移動度高，容易在半導體層產生熱，但是根 據本實施形態，可以將該熱排放掉，使被形成於基板上的 元件不會暴露於高熱環境下，可以使其不會產生誤動作。 此處’說明以上所說明的本實施形態的電氣光學裝置 用基板（液晶面板用基板）與對向基板透過液晶層而使其 相對方向所構成的液晶面板的顯示像素部的電路構成。第 5圖係液晶面板的像素部之鄰接於列方向的2個像素的等 價電路圖。 主動矩陣型液晶顯示裝置的液晶面板，係在矩陣平面 上被配設掃描線4 ( X η - 2，X η - 1，X η : η係顯示被選 擇的順序的整數）與影像訊號線8 ( Υ η _ i，γ „ )，於此 平面上的交叉點附近分別被配設μ〇S F Ε T ( T F T ) 。MOSFET的源極6b透過接觸孔1被電氣接續 於資料線8，閘極電極被電氣接續於掃描線4，汲極電極 本紙張尺度適用中國國家標準（CNS )八4胁（21〇Χ297公瘦）^24厂 —- 先閲讀背面之注意事項^填寫本頁) •裝· 訂 486581 A7 B7 五、發明説明（22 ) 6 a被電氣接續於像素電極1 4與電容電極6 c。像素電 極1 4，夾著液晶層相對方向於被配置在對向基板的內面 的對向電極1 1 2，驅動兩電極間的液晶使其極性反轉。 於對向電極1 1 2被施加成爲極性反轉驅動的基準電位的 共通電位VL C，像素電極1 4與對向電極1 1 2係將液 晶層作爲電介質而構成液晶電容C L C。此外，電容電極 部6 c，與前段掃描訊號線，4 (對X. η像素的 Μ〇S F Ε Τ而言前段掃描線爲X η — 1 )之間構成保持 電容（蓄積電容）C s。也就是說，一像素係由電晶體與 被接續於該電晶體的液晶電容與保持電容所構成的。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) M〇S F.E Τ的通道區域5 a，被電氣接續於配設於 平行驅動此Μ〇S F Ε T的掃描線的方向的遮光層1 1。 也就是說，掃描線4 ( X η )上被接續閘極的Μ 0 S F Ε 丁 的通道區域5 a ，被電氣接續於與此鄰接的遮光層1 1， 對於通道區域5 a透過接觸區域5 b供給著固定電位。以 其他方式表現的話，從通道區域5 a透過接觸區域5 b， 將存在於通道區域5 a的剩餘載子拉拔至遮光層1 1而藉 此抑制基板浮游效果。 其次，基於第6圖的驅動計時圖說明液晶面板的驅動 與對M〇S F Ε T通道區域的固定電位施加。 V G係被施加於掃描線4的掃描訊號波形。掃描訊號 於每一個垂直掃描期間於來到的選擇期間Τ 1成爲選擇電 位V G 1 ，使本實施形態的N通道形Μ〇S F Ε T爲〇N 。其後’到非選擇期間Τ 2而成爲低電位的非選擇電位 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公羡)7^ 486581 A7 B7__. 五、發明説明（23 ) VG2，使MOSFET關閉（OFF)。又，因爲係依 序驅動的緣故，從選擇期間T 1結束之後對下一段的掃描 線4施加選擇電位，而將此程序反覆進行。V I D係被施 加於資料線8的影像訊號的電位波形。V c顯示影像訊號 V I D的中心電位。影像訊號V I D在每一個垂直掃描期 ♦ 間（圖框（frame)或是場（field))成爲對中心電位 V c爲極性反轉的電位波形，。V p係.影像訊號線1 1 A之 影像訊號V ID透過本實施形態的N通道型Μ 0 S F E T被 施加至像素電極1 4的像素電位電極。V L C是被施加至 對向電極1 1 2的共通電位。共通電位VLC，藉由以與 像素電極電位.V ρ的極性反轉的電位波形幾乎爲正負對稱 的方式設定電位，使得被施加至液晶層的電壓以不偏於一 方的極性的方式交流驅動，防止液晶的劣化。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 又，Δν，顯示基於Ν通道型MOSFET的寄生電 容之像素電極電位V ρ的電壓劣化部份。在選擇期間Τ 1 結束時，電荷蓄積於Ν通道型MO S F Ε Τ的通道區域 5 a有電荷蓄積，電荷蓄積於汲極區域6 a與閘及電極（ 掃描線）4之間的寄生電容蓄積電荷。此電荷，於非選擇 期間T 2藉由閘極電極降至非選擇電位，電流流往汲極側 被施加至像素電極1 4，於選擇期間Τ 1中充電至與資料 線8同等等級的像素電極電位V ρ僅使降低△ V，使得對 液晶層的施加電壓降低。亦即，像素電極電位V ρ偏移 V L C而成爲正負對稱的波形。但是特地寫入的電壓並不 能充分活用，而且V L C的調整很難，所以以儘可能使 本紙張尺度適财·家標準（CNS ) A4· ( 210X297公釐)~-26- 486581 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（24 ) △ V減少對於提高顯示品質來說是較佳的，因此’必須要 使蓄積於通道的剩餘載子減少。然而，在本發明，可以從 通道區域拉拔過剩的載子。特別是，Μ〇S F E T爲電荷 移動度高的單結晶矽的通道區域的場合，使關掉 M〇S F Ε Τ時，剩餘的載子容易殘留，藉由採用本發明 ，也可以提高顯示品質。 於本實施形態，因爲是,Ν通道型.Μ〇S F Ε Τ的緣故 ，於通道區域5 a，藉由影像訊號V I D被傳達於通道區 域使得電子（負電荷）被蓄積而使電流流動。亦即，被電 氣接續於通道區域5 a的遮光層1 1的電位，是較影像訊 號V I D的最低電位更低的低電位。例如，使用非選擇電 位V G 2作爲遮光層1 1的電位的話，此電位係較影像訊 號V I D的最低電位更低的電位，而且可以兼用液晶面板 內的電源電位的緣故所以較佳。此外，遮光層1的電位即 使較非選擇電位VG2更低亦無妨。進而，遮光層11 ( 以及非選擇電位V G 2 )的電位作爲接地電位G N D的話 ’該電位因爲安定的緣故，所以使通道區域的電位可以更 進一層地安定化。如此，遮光層1 1的電位，有必要在至 少影像訊號V I D的電位以下。 此外，於本實施形態，各像素的保持電容C s，是使 絕緣膜中介於電容電極部6 c與前段的掃描線4而構成的 ’但是本發明並不以此爲限定。例如保持電容c s將電容 電極部6 c延伸至後段掃描線4的正下方，使得與後段掃 描線4之間中介著絕緣膜1 8而相對方向的構成亦可。此 請 先 閲 讀 背 之 注 意
裝 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· 27 - 486581 A7 B7 五、發明説明（25 ) 外，於像素區域內藉由與掃描線4排列而與掃描線4同一 層而形成電容線，於該電容線施加第6圖之V L C電位， 藉由電容線與電容電極部6 c之透過絕緣膜1 8而相對方 向的方式構成電容亦可。此外，並非使電容電極6 c作爲 電容的電極，而將汲極區域6 a接續於別層的電極，藉由 該電極與掃描線或電容線之透過絕緣膜相對方向的方式構 成電容亦可。又，在使電容的電極構成在較半導體層更爲 上層的場合，可以將此電極透過遮光層1 1與層間絕緣膜 而相對方向以構成電容。像這樣在任一場合都可以得到本 發明的作用效果。 此外，在.本實施形態，雖然使用N通道型 M〇S F E T加以說明，但是置換爲P通道型 MOSFET (TFT)，也使用與N通道型 MO S F E T的場合完全相同的電路/構造/圖案，而可 以得到同樣的作用效果。但是，第6圖的各種訊號電位， 高低處會完全相反，圖的上側成爲低電位，而圖的下側成 爲高電位。亦即，被施加至遮光層1 1的非選擇電位 V G 2係較像素訊號V I D的最高電位更高的高電位，較 佳者是使其作爲接地電位，而使可以對於P通道型 Μ〇S F E T的通道區域5 a施加較影像訊號V I D更高 的高電位。藉此，可以蓄積正孔（正電荷）而電流流動， 拉拔在P通道型MOSFET的通道區域5 a的剩餘載子 ，而使通道電位安定化。
此外，此遮光層1 1係以至少遮光覆蓋Μ〇S F E T 本紙張尺度適用中阃國家標準（CNS ) Α4規格（210X297公釐）-28 - 請， 先 閲 讀 背， 之 注 意 事 項掴 填胃. 寫髮 本衣 頁 訂 經濟部中央標準局員工消費合作社印製 486581 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（26 ) 的通道區域5 a的方式被配置，可以抑制在通道區域5 a 的光拽漏電流。進而，遮光層1 1藉由也遮光住與通道區 域5 a同一導電型的通道接觸區域5 b，使得在通道接觸 區域5 b的光洩漏電流也被抑制。此外，遮光層1 1以與 掃描線4重疊的方式配置，使得不會損及液晶面板的開口 率。 .以上’根據本實施形態，，從資料·線對透明的像素電極 供給影像訊號的Μ〇S F E T，可以利用形成於其上方的 遮光層對通道區域供給電位。對通道區域供給的電位，只 要隨著Μ〇S F Ε Τ的導電型而分別決定即可。此外，作 爲對通道區域.供給電位的配線，藉由使甩與掃描線重疊的 遮光層可以供給像素部開口率大的液晶顯示面板用基板。 又，如先前所說明的，上述的說明是針對Ν通道型 Μ〇S F Ε Τ的場合加以說明的，但是也可以使用各區域 的導電型相異的Ρ通道型M〇S F Ε Τ。在該場合，通道 區域/通道接觸區域與源極/汲極區域的導電型係與上述 實施形態相反的導電型。在此場合，對遮光層1 1電源電 壓的高電位側的電位，或者是被供給至資料線8或掃描線 4的電壓的最高電位以上的電位被供給，可以使ν通道區 域的電位安定化。 (第2實施形態） 其次，於適用本發明的電氣光學裝置用基板的一例之 液晶面板用基板，說明對於第1實施形態的構成再追加遮 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-29 _ (請先閱讀背面之注意事項再填寫本頁) Τ 486581 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（27 ) 光層2 0 1的實施形態。又，本實施形態中與第1實施形 態相同的符號，在沒有特別加以說明時，是在同一工程所 形成的層，或者是具有相同機能的構件。此外，於本實施 形態，與第1實施形態相同，係基於使用將半導體層形成 於絕緣物上之S 0 I基板而構成的電氣光學裝置用基板來 加以說明。 第7圖係顯示本實施型態之液晶.面板用基板的像素部 的剖面之剖面圖。此外，第8圖係顯示本實施型態之液晶 面板用基板的像素部的第1遮光層與半導體層（單結晶矽 層）的配置的平面圖。於本實施形態，顯示液晶面板用基 板的像素不知.各層的配置的平面圖，以及顯示液晶面板用 基板的像素部之半導體層（單結晶矽層）、多結晶矽層以 及第1層的鋁層的配置的平面圖，與第1實施形態之第1 圖與第4圖在實質上是相同的。本實施形態的第7圖與第 8圖，係對應於第1實施形態的第2圖與第3圖。亦即， 第7圖的剖面圖，係顯示連結各平面圖的X — X /的線之 剖面圖。 於本實施形態，如第7圖所示，埋入絕緣膜2上被形 成由Mo、C r、Ta等所選出的高融點金屬所構成的埋 入遮光層（第1遮光層）2 0。此埋入遮光層2 0，使用 習知的S〇I基板的製造方法，在進行於支撐基板1上貼 合由單結晶矽層所構成的活性區域3 0的工程之前，在支 撐基板1上預先被形成者。亦即，在上述貼合工程之前將 埋入遮光層2 0圖案化亦可，將活性區域3 0貼合之後， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 30 _ (請先閱讀背面之注意事項再填寫本頁) •裝·
、1T 486581 A7 B7 五、發明説明（28 ) 於形成場氧化膜3於單結晶矽層上的元件分離工程時予以 圖案化亦可。於此遮光層也在顯示像素部的周邊區域給予 指定的電位。較佳者爲，施加與遮光層1 1相同的電位， 這對Μ 0 S F E T的動作安定化也有幫助。又，在可以於 絕緣膜2形成接觸孔的場合，電氣接續從Μ 0 S F Ε Τ的 通道區域5 a延伸的接觸區域5 b與埋入遮光層2 0 1， 從埋入遮光層2 0 1對通道，區域施加上述電位亦可。 * ' * . 如第8圖所示，埋入遮光層2 0被形成於形成在單結 晶矽層的活性區域3 0的基板側，以覆蓋遮住全部活性區 域3 0的區域的方式被形成。從元件分離工程以後的 M〇S F Ε T.直到像素電極爲止的構造，與前述的第1實 施形態完全相同。 經濟部中央標準局員工消費合作社印製 根據本實施形態，與第1實施形態相同，從資料線對 像素電極供給影像訊號的Μ 0 S F Ε T，可以利用形成於 其上方的遮光層將電位供給至通道區域的緣故，所以不僅 可以安定化通道區域的電位，而且藉由第1遮光層可以防 止來自液晶面板用基板的背面（在圖面中爲下側）的反射 光或者外來光等照入活性區域3 0的情形產生。又，於本 實施形態，也與第1實施形態同樣，不僅適用Ν通道型 MOSFET，也可以適用於Ρ通道型MOSFET。在 此場合，與第1實施形態同樣的，根據是Ν通道型或是Ρ 通道型，而改變對遮光層1 1、20 1施加的電位。 進而，遮光層也可以作爲保持電容的電極使用。在此 場合，可以藉由中藉著絕緣膜2而使半導體層的電容電極 本紙張尺度適用中周國家標準（CNS ) Α4規格（210X297公釐）-31 - 486581 A7 B7 五、發明説明（29 ) 部6 c與遮光層2 0 1相對方向而構成。 (本發明的電氣光學裝置的實施形態） 以下使用圖面說明使用本發明之電氣光學裝置用基板 而製作的電氣光學裝置的一例之液晶面板的構成。 第9圖係使用上述第1及第2實施形態的透過型液晶 面板用基板的全體平面配置属。又，.爲了使此圖面容易理 解所以省略了不必要的地方，僅描繪出模型來。 經濟部中央標準局員工消費合作社印製 如第9圖所示，於透明基板1 0 1 (相當於第2圖、 第7圖的基板1 )上有顯示像素區域1 〇 2，像素電極 1 0 3 (相當.於第1圖的像素電極1 4)被配置爲矩陣狀 。此外，於透明基板1 0 1上的顯示像素區域1 〇 2的周 邊，被形成處理顯示訊號的周邊驅動電路104、105 。掃描線驅動電路1 0 4依序掃描掃描線而施加選擇電位 V G 1，非選擇電位V G 2。資料線驅動電路1 〇 5對資 料線供給因應影像資料的影像訊號。此外取入透過墊區域 1 0 8從外部被輸入的影像資料的輸入電路1 〇 6，或是 控制這些電路的計時控制電路1 〇 7等電路也被設於此透 明基板1 0 1上，這些電路全部都以與被配置於每一個像 素的上述M〇S F E T同樣的工程或者是不同的工程所形 成的Μ〇S F Έ T作爲動態元件或是開關元件，而與電阻 或電容等負荷元件組合而構成之。1 1 3顯示密封材的形 成區域。於此區域被形成密封材而接著本發明的液晶面板 用基板與對向基板。又，於第1及第2實施形態所說明的 本紙張尺度適用中阖國家標準（CNS ) Α4規格（210Χ297公釐）_ 32 - 486581 A7 __B7 五、發明説明（3〇 ) 遮光層1 1，係被形成於上述的周邊電路（掃描線驅動電 路1 0 4、資料線驅動電路1 0 5、計時控制電路1 〇 7 、輸入電路1 0 6 )被形成的配線層相同一層的銘配線層 ，於遮光層1 1在周邊電路區域被供給如上所述的指定電 位。此外，對遮光層2 0 1也於周邊電路區域被供給上述 的指定電位，此遮光層2 0 1於週邊電路區域不僅可以遮 光M〇S F ET的光線，而旦也可以.用來作爲接續電路元 件彼此、電源線與電路元件的配線層。 第1 0圖第9圖所示的液晶面板的Y — Y /線處的剖 面圖。如第1 0圖所示的液晶面板，具有形成顯示像素與 驅動電路的基板（S〇I基板）1 1 0，與共通電位 V L C被施加的透明導電膜（I T〇）所構成的對向電極 1 1 2的透明基板（對向基板）1 1 1被配置爲隔著一定 間隔，而被構成爲周邊被以密封材1 1 3密封的空隙間內 被充塡入習知的TN ( Twisted Nematic)型液晶1 1 4、 在電壓未施加狀態下液晶分子幾乎被配向爲垂直方向的垂 直配向（Homeotropic )型液晶、在電壓未施加狀態下液晶 分子不會扭轉而被水平配向的水平配向（Homogeneous ) 型液晶，強介電型液晶或是高分子分散型液晶等液晶而被 構成爲液晶面板1 2 0。又，以可以從外部輸入訊號的方 式，將墊區域1 0 8在接近上述密封材1 1 3的外側的色 訂於可以設置密封材的位置。 其次，說明於本實施形態的液晶面板用基板，於被形 成於基板的周圍區域的上述周邊電路（掃描線驅動電路 本紙張尺度適用中S國家標準（CNS ) Α4規格（210X297公釐）-33 - 請 先 閱 讀 背 之 注 意
訂 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（31 ) 1 〇 4、資料線驅動電路1 0 5、計時控制電路1 0 7、 輸入電路1 0 6 )等，與先前說明的實施形態同樣地，將 周邊電路的M〇S F E T的通道區域，對於遮光 Μ〇S F E T的遮光層電氣接續的實施形態。 第1 1圖係顯示構成周邊電路的互補型反相器的平面 配置圖。互補型反相器，係由Ρ通道型MOSFET ( TFT)與Ν通道型M〇S,FET (.TFT)所構成的。 於第1 1圖，2 1 0係第1層鋁層所構成的供給高電源電 位V D D的第1電源線，2 2 0係由第1層鋁層所構成的 供給低電源電位V S S的第2電源線。2 3 0係由.第1層 鋁層所構成的.輸入配線，2 4 0係由第1層鋁層所構成的 輸出配線。2 1 5係P通道型Μ〇S F E 丁的閘極電極， 225係Ν通道型MOSFET的閘極電極，2個閘極電 極係以同一層相繫，透過被形成於第1層間絕緣膜的接觸 孔2 3 1接續於上層的第1層鋁層的輸入配線2 3 0。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 於基板上，半導體層（單結晶矽層）的活性區域3 0 ，於2處所（分別以虛線包圍的區域）分離配置爲島狀， 於閘極電極2 1 5的正下方透過閘極絕緣膜的位置在活性 區域3 0，形成N型不純物被低濃度導入的N型通道區域 ，夾著通道區域相對方向的兩側活性區域3 0，被形成有 P型不純物較通道更高濃度地被導入之源極/汲極區域。 源極區域透過被形成於第1層間絕緣膜的接觸孔2 1 3接 續於第1電源線2 1 0，汲極區域透過被形成於第1層間 絕緣膜的接觸孔2 4 1接續於輸出配線2 4 0。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）-34 - 486581 A7 B7_ 五、發明説明（32 ) 另一方面，N通道型MOSFET ’於閘極電極 2 1 5的正下方透過閘極絕緣膜的位置的活性區域3 0， 被形成低濃度地導入P型不純物的P型通道區域’夾著通 道區域相對方向的兩側活性區域3 Ο N型不純物被以較通 道更高濃度地被導入的源極/汲極區域。源極區域透過被 形成於第1層間絕緣膜的接觸孔2 2 3接續於第2電源線 2 2 0，汲極區域透過被形成於第1.層間絕緣膜的接觸孔 2 4 2接續至輸出配線2 4 0。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 進而，P通道型M〇S F E T的通道區域延伸於圖中 的右方向形成接觸區域，該接觸區域透過被形成於第1層 間絕緣膜的接.觸孔2 1 9接續至由第1層鋁層所構成的中 繼配線2 5 0，該中繼配線2 5 0進而透過被形成於第2 層間絕緣膜的接觸孔2 5 1接續於遮光層（以虛線包圍的 區域）2 1 2。此外，N通道型MOSFET的通道區域 延伸於圖中的右方向形成接觸區域，該接觸區域透過被形 成於第1層間絕緣膜的接觸孔2 2 9接續至由第1層鋁層 所構成的中繼配線2 6 0，該中繼配線2 6 0進而透過被 形成於第2層間絕緣膜的接觸孔2 6 1接續於遮光層（以 虛線包圍的區域）222。遮光層212、2 22分別由 第2層鋁層所形成，相互分離。此外，遮光層2 1 2，透 過被形成於第2層間絕緣膜的接觸扎2 1 1接續於下層的 第1電源線2 1 0，被供給高電源電位V D D。另一方面， 遮光層2 2 2，透過被形成於第2層間絕緣膜的接觸孔 2 2 1接續於下層的第2電源線2 2 0 ·，被供給低電源電 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐）.35 - 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（33 ) 位V S S。此筒電源電位V D D與低電源電位V S S之一'方最 好是接地電位（G N D )，於像素區域使各像素的開關電 晶體爲N通道型M〇S F E T的場合，如先前所說明的， 被施加至遮住像素區域的遮光層11與周邊電路的N通道 型M〇S F E T的遮光層2 1 2的低電源電位Vss作爲接 地電位GND，可以使液晶面板內的更多的M〇S F E 丁 的通道區域安定化所以較佳，。另一方.面，於像素區域各像 素的開關電晶體爲P通道型Μ〇S F E T的場合，如先前 所述的，被施加至遮住像素區域的遮光層1 1與周邊電路 Ρ通道型M〇S F Ε Τ的遮光層的高電源電位VDD作爲接 地電位G N D .，可以使液晶面板內的更多的Μ〇S F E 丁 的通道安定化所以較佳。 如此，構成周邊電路的MOSFET，具有在Ρ型 M〇S F ΕΤ與Ν型M〇S F Ε Τ之間被分離的分別的遮 光層2 1 2、2 2 2，於該遮光層使被接續於分別的 Μ〇S F Ε Τ的源極的電源電位被供給，可以使通道區域 的電位安定化。此外，從Ρ型通道區域向高電源電位，從 Ν型通道區域向低電源電位，可以拉拔產生於通道區域的 剩餘載子，防止在Μ 0 S F Ε Τ的耐壓劣化提高可信賴性 〇 又，遮光層212遮住Ρ通道型MOSFET以及接 觸區域，遮光層2 2 2遮住N通道型MO S F Ε T以及接 觸區域，可以防止在Μ〇S F Ε T的光洩漏電流。此外， 如第2實施形態所示，將遮光層2 0 1形成於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -36- '~ (請先閱讀背面之注意事項再填寫本頁) •裝- 486581 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（34 ) M〇S F E T之下亦可。此遮光層2 0 1也與上層的遮光 層2 1 2、2 2 2相同，分別以與M OSFET平面重疊 的方式，而且相互分離地被形成，在Ρ通道型 M〇S F Ε Τ的場合被施加高電位、在Ν通道型 Μ〇S F Ε Τ的場合被施加低電位者較佳。特別是，埋入 遮光層20 1被接續於對應的上層遮光層2 1 2、222 ，與分別相同的電源電位，對於分別.的Μ〇S F Ε Τ的動 作安定化較佳。 又，形成上層遮光層的第2層鋁層或埋入遮光層，在 像素區域可以與遮光層同一層來形成。此外，使用於這些 遮光層的導電.層，於周邊電路區域不僅遮光層，也可以作 爲配線層使用。 (把本發明之液晶面板使用於光閥的透影型顯示裝置的說 明） 第1 2圖與第1 3圖，係顯示將本發明的電氣光學裝 置之一例之液晶面板應用於光閥的透影型顯示裝置的光學 構成。 第1 2圖係使用將透明導電膜作爲像素電極的本發明 的液晶面板的透影型顯示裝置的重要部位的槪略構成圖。 圖中，4 1 0係光源，4 1 3、4 1 4係二色性反射鏡， 415、416、417係反射鏡，418、419、 4 2 0係中繼透鏡，4 2 2、4 2 3、4 2 4係液晶光閥 ，4 2 5係交叉二色性稜鏡，4 2 6係透影透鏡。反射藍 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 37 - (請先閱讀背面之注意事項再填寫本頁) Γ 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（35 ) 色光/綠色光的二色性反射鏡4 1 3，將來自光源4 1 0 的白色光束之中的紅色光予以透過，同時反射藍色光與綠 色光。透過的紅色光以反射鏡4 1 7反射，入射至紅色光 用液晶光閥4 2 2。另一方面，以二色性反射鏡4 1 3反 射的光線之中，綠色光藉由綠色光反射之二色性反射鏡 4 1 4反射，入射至綠色光用液晶光閥4 2 3。另一方面 ，藍色光也透過第2二色性反射鏡4. 1 4。對於藍色光， 設有由入射透鏡4 1 8、中繼透鏡4 1 9、射出透鏡 4 2 0的中繼透鏡系所構成的導光手段4 2 1，透過此系 藍色光被射入藍色光用液晶光閥4 2 4。藉由各光閥所調 變的3個有色.光被射入交叉二色性棱鏡4 2 5，各色光被 合成，形成顯示彩色影像的光線。被合成的光，藉由投影 光學系之投影透鏡4 2 6投射至螢幕4 2 7上，影像被擴 大顯示。 第1 3圖，係使用將反射電極作爲像素電極的本發明 的液晶面板的透影型顯示裝置的重要部位槪略圖。係由： 光源1 1 0、積分透鏡1 2 0、偏光變換元件1 3 0所槪 略構成的偏光照明裝置1 0 0，使從偏光照明裝置1 0 0 所射出的S偏光光束藉由S偏光光束反射面2 0 1反射的 偏光光束分離器2 0 0，從偏光光束分離器2 00的S偏 光反射面2 0 1所反射的光線之中的藍色光（B )成份分 離的二色性反射鏡4 1 2，將被分離的藍色光（B )予以 調變的反射型液晶光閥3 0 0 B、被分離藍色光之後的光 束之中使紅色光（R )成份反射而分離的二色性反射鏡 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .38- ' (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 486581 A7 B7 五、發明説明（36 ) 4 1 3，使被分離的紅色光（R )調變的反射型液晶光閥 3 0 0 R，調變透過二色性反射鏡4 1 3的剩下的綠色光 (G )的反射型液晶光閥3 0 0 G、於3個反射型液晶光 閥3 0 0 R、3 0 0 G、3 Ο Ο B被調變的光限於二色性 反射鏡4 1 2、4 1 3、偏光光束分離器2 0 0合成，而 將此合成光透影於螢幕6 0 0的透影透鏡所構成的投影光 學系5 0 0所構成的。於上述3個反.射型液晶光閥3 0 0 R、3 0 0 G、3 Ο Ο B，分別使用前述的液晶面板。 於任一的投影型顯示裝置的構成例，於液晶面板的各 像素，因爲都具有可以使電晶體的通道電位安定化的保護 構造，所以可以使用高性能、高耐壓的主動矩陣型液晶面 板進行顯示。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) (將本發明的液晶面板用於顯示裝置的電子機器的說明） 第1 4圖係顯示將本發明的電氣光學裝置的一個例子 之液晶面板用於顯示裝置的電子機器的槪觀圖。第1 4圖 (A )係顯示於行動電話1 〇 〇 〇的顯示部1 〇 〇 1使用 本發明的液晶面板之例。第1 4圖（B )係顯示於手錶型 的機器1 1 0 0的顯示部1 1 0 1使用本發明的液晶面板 之例。第1 4圖（C )係顯示於電腦1 2 0 0的顯示部 1 2 0 6使用本發明的液晶面板之例。1 2 0 4爲本體， 1 2 0 2爲鍵盤等的輸入部。 於任一電子機器的構成例，液晶面板的各像素都具有 可以拉拔電晶體的通道的剩餘載子的保護構造，所以可以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -39- - 486581 Α7 Β7 五、發明説明（37 ) 高性能高耐壓的主動矩陣型液晶面板來進行顯示。 (本發明之變形例） 以上所說明的本發明的實施形態，並不以此爲限定， 在不變更本發明的趣旨的範圍內可以進行種種變更。 例如，作爲像素的開關電晶體，也可以使用互補型的 薄膜電晶體。將分別的電晶體的通道.區域以第1 1圖所示 的接續相互被分離的遮光層的方式，藉由採用以上所說明 的實施形態可以使通道區域的電位安定化。 此外，在上述實施形態，係將像素電極1 4作爲透明 導電膜的透過.型液晶面板用基板做爲例子來加以說明，但 是對於把像素電極1 4作爲反射型電極或者將反射板配置 於基板內面側或外面側之反射型液晶面板，也可以適用本 發明。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 此外’本發明係以將單結晶層作爲源極/汲極/通道 的Μ〇S F E T ( T F T )爲前提來說明的，但是於將多 結晶矽層或者非結晶矽層作爲源極/汲極/通道的薄膜電 晶體，爲了使通道電位安定化，因爲可以適用本發明，所 以半導體層並不限於單結晶矽。此外本發明的半導體層不 是使用s〇I技術形成於基板上，而是藉由c V D法等在 絕緣物上形成多結晶矽或非結晶矽的場合，或藉由固相成 長法等方法在絕緣物上形成單結晶矽的場合，也如本發明 所示，可以透過遮光層而對這些半導體層的通道供給電位 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 4〇 486581 A7 B7 五、發明説明（38 ) 此外，說明了將液晶面板作爲前提的實施形態，但是 對於液晶面板以外的電氣光學裝置也可以適用本發明。例 如’對於開關使用發光聚合物的電子螢光（EL)，或者 電漿螢幕（PDO)，或是電場放出元件（FED)等自 行發光元件的各像素的電晶體，也可以適用本發明。進而 ’如德州儀器公司所開發的微鏡裝置（D M D : nncro-nnrror deWce)等變更各像素的反射鏡角度之類的反 射鏡裝置，也可以適用本發明於像素的電晶體或是周邊驅 動電路。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 進而，在上述實施形態係以透過型液晶面板用基板爲 例來說明的，.但是這僅是在絕緣物上配置Μ〇S F E T的 半導體裝置之一例而已。本發明並不限定於此用途，很明 顯地亦可適用於讀取光學資訊的影像輸入裝置，或種種積 體電路等種種半導體裝置。此時，半導體裝置之 Μ 0 S F Ε Τ在各個上述實施形態設於絕緣物上，藉由以 覆蓋MO S F Ε Τ的方式電氣接續被形成的遮光層與 Μ〇S F Ε Τ的通道區域，可以對M〇S F Ε Τ的通道區 域施加電位，使動作安定化，謀求提高耐壓。特別是第 1 1圖所示的構造，可以應用於藉由被形成於絕緣物上的 半導體層而由形成通道區域的M〇S F Ε Τ所構成的積體 電路全類的半導體裝置。 如以上所說明的，根據本發明，對於被形成於絕緣物 上的M〇S F Ε Τ，利用將其遮光的遮光層而對通道區域 供給電位，可以藉此使Μ〇S F Ε Τ的動作安定化，可以 本紙張尺度適财關家標準（CNS ) ( 210X297公釐).41 - 經濟部中央標準局員工消費合作社印製 486581 A7 B7 五、發明説明（39 ) 抑制Μ〇S F E T的耐壓的劣化。特別是將本發明用於顯 示裝置的場合，作爲對通道區域供給電位的配線藉由使用 與掃描線重疊的遮光層而可以供給像素部開口率大的顯示 裝置用基板。藉由提高開口率可以使用同樣亮度的光源而 得到更亮的結果，與從前製品相比爲了獲得同樣的亮度可 以使用耗電量較少的光源，可以作成高級的顯示裝置。 (產業上的利用可能性） 本發明，藉由把絕緣物上的半導體層作爲通道區域的 電晶體的通道區域，接續於遮光層的導電層的構成，可以 使電晶體的動.作安定化，抑制耐壓劣化的緣故，所以可以 利用於各類半導體裝置、液晶面板等各種電氣光學裝置。 此外，此半導體裝置，可以利用於包含投影型顯示裝置的 種種電子機器。 圖式之簡單說明 第1圖係顯示本發明的第1實施型態之液晶面板用基 板之像素部的平面圖。 第2圖係顯示第1圖的X — X >剖面之剖面圖。 第3圖係顯示本發明的第1實施型態之液晶面板用基 板之像素部的半導體層的活性區域配置的平面圖。 第4圖係顯示本發明的各實施型態之液晶面板用基板 的像素部的從半導體層至鋁層爲止的配置之平面圖。 第5圖係本發明的各實施型態之液晶面板的像素部的 氏張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）-42 - (請先閲讀背面之注意事項再填寫本頁) -裝· 486581 A 7 B7 ----—__ __________ 五、發明説明（40 ) 等價電路圖。 第6圖係第5圖的等價電路之驅動波形圖。 第7圖係顯示本發明的第2實施型態之液晶面板用基 板的像素部的剖面之剖面圖。 第8圖係顯示本發明的第2實施型態之液晶面板用基 板的像素部的半導體層的活性區域配置的平面圖。 第9圖係本發明的液晶，面板用基板的平面圖。 第1 0圖係本發明的液晶面板的剖面圖。 第11圖係顯示構成周邊電路的互補型反相器的平面 配置圖。 第1 2圖係本發明的投射型顯示裝置的光學構成圖。 第1 3圖係本發明的投射型顯示裝置的光學構成圖° 第1 4圖係本發明的電子機器的槪觀圖。 符號說明 (請先閲讀背面之注意事項再填寫本頁) -裝· 經濟部中央標準局員工消費合作社印製 1 透 明 支 撐 基 板 2 埋 入 絕 緣 膜 3 活性 域 4 閘 極 電 極 5 a 通 道 1E 域 5 b 通 道 接 觸 域 6 源 極 / 汲 極 區 域 7 層 間 絕 緣 膜 8 資 料 線 9 a 、9 b 銘 配 線 1 0 層 間 絕 緣 膜 11 遮 光 層 1 2 鋁 配 線 13 鈍 化 膜 1 4 透 明 像 素 電 極 15 接 觸 孔 1 6 孔 ( V I A 孔） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-43 486581 A7 B7 10 1 10 3 10 4 掃描線驅動電路 10 5 資料線驅動電路 10 6 輸入電路 107 10 8 墊區域 ，110. 111 入射側的玻璃基板 112 對向電極 113 114 液晶 120 五、發明説明（41 ) 17 貫孔 3 0 活性區域 102 顯示像素區域 20 埋入遮光層 透明基板 像素電極 計時控制電路 液晶面板用基板 密封材 液晶面板 (請先閲讀背面之注意事項再填寫本頁) -裝. 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS )八4規格（210Χ297公釐）_ 44

Claims (1)

  1. 8 5 6 8 8 888 AB---GD 六、申請專利範圍 1 · 一種半導體裝置，其係具備被形成於絕緣物上的 半導體層之半導體裝置，其特徵爲：具有於前述半導體層 g少被形成通道區域的電晶體，及遮住前述電晶體的遮光 餍；係電氣接續前述遮光層與前述電晶體的通道區域而構 成的。 2 ·如申請專利範圍第1項之半導體裝置，其中前述 電晶體係N通道型電晶體，對於與前述n通道型電晶體的 通道區域電氣接續的前述遮光層，供給低電位側的電源電 位。 3 ·如申請專利範圍第χ項之半導體裝置，其中前述 電晶體係N通道型電晶體，對於與前述n通道型電晶體的 通道區域電氣接續的前述遮光層，供給被施加於前述N通 道型電晶體的源極/汲極區域的一方的電位之最低電位以 下的電位。 經濟部中央標準局員工消費合作社印策 (請先閲讀背面之注意事項再填寫本頁) 4 ·如申請專利範圍第1項之半導體裝置，其中前述 電晶體係P通道型電晶體，對於與前述P通道型電晶體的 通道區域電氣接續的前述遮光層，供給高電位側的電源電 位。 5 ·如申請專利範圍第1項之半導體裝置，其中前述 電晶體係P通道型電晶體，對於與前述P通道型電晶體的 通道區域電氣接續的前述遮光層，供給被施加於前述P通 道型電晶體的源極/汲極區域的一方的電位之最高電位以 上的電位。 6 ·如申請專利範圍第1、2、3、4或5項之半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45- 486581 A8 B8 C8 D8 六、申請專利範圍 體裝置，其中前述電晶體的通道區域的半導體層被延伸形 成同一導電型的接觸區域，前述接觸區域與前述遮光層係 電氣接續的。 7 ·如申請專利範圍第6項之半導體裝置，其中前述 接觸區域，係較前述通道區域具有較高的不純物濃度。 8 ·如申請專利範圍第1、2、3、4或5項之半導 體裝置，其中前述遮光層，被配置爲覆蓋住前述電晶體的 上方。 9 · 一種半導體裝置，係具備被形成於絕緣物上的半 導體層之半導體裝置，其特徵爲： 具有：於前述半導體層至少被形成通道區域的P通道 型電晶體以及N通道型電晶體，及遮住前述p通道型電晶 體的第1遮光層，及遮住前述N通道型電晶體的第2遮光 層；前述第1遮光層與前述第2遮光層係被分離配置； 電氣接續前述第1遮光層與前述P通道型電晶體的通 道區域， 電氣接續前述第2遮光層與前述N通道型電晶體的通 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 道區域。 1 〇 ·如申請專利範圍第9項之半導體裝置，其中對 前述第1遮光層供給高電位側的電源電位，對前述第2遮 光層供給低電位側的電源電位。 1 1 ·如申請專利範圍第9或1 0項之半導體裝置， 其中前述P通道型電晶體以及前述N通道型電晶體的通道 區域的半導體層分別被延伸形成分別的.同一導電型之接觸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） •46- 486581 A8 Β8 C8 D8 六、申請專利範圍 區域，前述各接觸區域係與前述各遮光層電氣接續。 1 2 .如申請專利範圍第9項之半導體裝置，其中前 述P通道型電晶體與前述N通道型電晶體構成電氣光學裝 置的驅動電路構成。 1 3 . —種電氣光學裝置用基板，其係於每個在基板 上被形成爲矩陣狀的複數像素區域配置電晶體之電氣光學 裝置，其特徵爲：於前述基板上被形成成爲前述電晶體的 通道區域的半導體層，該成爲通道區域的半導體層，被電 氣接續於遮住該電晶體且被施加以指定電位的遮光層。 1 4 .如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述電晶體係N通道型電晶體，對於‘前述遮光層 供給較被施加於前述電晶體的影像訊號的電位更低的電位 〇 1 5 .如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述電晶體係P通道型電晶體，對於前述遮光層 供給較被施加於前述電晶體的影像訊號的電位更高的電位 〇 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 1 6 .如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述電晶體係N通道型電晶體，於前述遮光層， 被施加控制前述N通道型電晶體的導通/非導通的掃描訊 號之非選擇電位。 1 7 .如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述電晶體係P通道型電晶體，於前述遮光層， 被施加控制前述P通道型電晶體的導通/非導通的掃描訊 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47 - 486581 A8 B8 C8 D8 々、申請專利範圍 號之非選擇電位。 18 ·如申請專利範圍第13、14、15、16或 1 7項之電氣光學裝置用基板，其中前述電晶體的通道區 域的半導體層被延伸形成同一導電型的接觸區域，前述接 觸區域與前述遮光層電氣接續。 1 9 .如申請專利範圍第i 8項之電氣光學裝置用基 板，其中前述接觸區域，係較前述通道區域具有較高的不 純物濃度。 2 0 ·如申請專利範圍第1 3、1 4、1 5、1 6或 1 7項之電氣光學裝置用基板，其中前述遮光層，被配置 爲平面重疊於控制前述電晶體的導通/非導通的掃描訊號 所被施加的掃描線的上方。 2 1 .如申請專利範圍第2 0項之電氣光學裝置用基 板，其中於成爲前述電晶體的通道區域的半導體層的前述 基板側，進而有遮光層被以平面重疊的方式配置。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 2 2 ·如申請專利範圍第1 3項之*氣光學裝置用基 板，其中於前述像素區域的周邊之前述基板上配置周邊電 路，成爲構成前述周邊帶路的電晶體的通道區域的半導體 層，係被電氣接續於遮住該電晶體的遮光層。 2 3 ·如申請專利範圍第2 2項之電氣光學裝置用基 板，其中前述周邊電路係由P通道型電晶體以及N通道行 電晶體所構成，具有：遮住前述P通道型電晶體的第1遮 光層，與遮住前述N通道型電晶體的第2遮光層；前述第 1遮光層與前述第2遮光層係被分離配置； 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -48- 486581 A8 B8 C8 D8 六、申請專利範圍 電氣接續前述第1遮光層與前述P通道型電晶體的通 道區域， (請先閲讀背面之注意事項再填寫本頁) 電氣接續前述第2遮光層與前述N通道型電晶體的通 道區域。 2 4 ·如申請專利範圍第2 2或2 3項之電氣光學裝 置用基板，其中前述像素區域的遮光層與前述周邊電路的 遮光層係由同一層所形成的。 2 5 ·如申請專利範圍第2 2或2 3項之電氣光學裝 置用基板，其中前述像素區域的遮光層，與前述周邊電路 的配線層係由同一層所形成的。 2 6 ·如申請專利範圍第2 3項之電氣光學裝置用基 板，其中前述像素區域的電晶體係N通道型電晶體，把對 於前述像素區域的遮光層與前述周邊電路的N通道型電晶 體的遮光層所施加的電位作爲接地電位。 經濟部中央標準局員工消費合作社印製 2 7 ·如申請專利範圍第2 3項之電氣光學裝置用基 板，其中前述像素區域的電晶體係P通璋型電晶體，把對 於前述像素區域的遮光層與前述周邊電路的P通道型電晶 體的遮光層所施加的電位作爲接地電位。 2 8 ·如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述基板係由絕緣物質所構成的。 2 9 ·如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述基板係由石英所構成的。 3 0 .如申請專利範圍第1 3項之電氣光學裝置用基 板，其中前述基板係由絕緣物質所構成的。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -49- 486581 A8 Β8 C8 D8 六、申請專利範圍 3 1 . —種電氣光學裝置，其特徵爲：係如申請專利 範圍第1 3至3 0項之任一項之電氣光學裝置用基板，與 相對方向的基板被配置爲具有間隙，同時於該間隙內被封 入電氣光學材料。 3 2 . —種電子機器，其特徵爲使用申請專利範圍第 3 1項所記載的電氣光學裝置作爲顯示裝置。 33 . —種投影型顯示裝置，其特徵爲具備：光源， 及藉由調變由前述光源所發出的光線的申請專利範圍第 3 1項所記載的電氣光學裝置，及投射出藉由前述電氣光 學裝置而被調變的光的投射光學手段。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50-
TW087122024A 1998-01-06 1998-12-31 Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus TW486581B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP117598 1998-01-06

Publications (1)

Publication Number Publication Date
TW486581B true TW486581B (en) 2002-05-11

Family

ID=11494111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087122024A TW486581B (en) 1998-01-06 1998-12-31 Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus

Country Status (7)

Country Link
US (1) US6346717B1 (zh)
EP (1) EP1045436A4 (zh)
JP (1) JP4211063B2 (zh)
KR (1) KR100439784B1 (zh)
CN (1) CN1143370C (zh)
TW (1) TW486581B (zh)
WO (1) WO1999035678A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
TW478169B (en) 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6882102B2 (en) * 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2001244469A (ja) * 2000-03-02 2001-09-07 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3743273B2 (ja) * 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
US6545333B1 (en) * 2001-04-25 2003-04-08 International Business Machines Corporation Light controlled silicon on insulator device
US6933673B2 (en) * 2001-04-27 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Luminescent device and process of manufacturing the same
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
US7072534B2 (en) * 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US7408196B2 (en) 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
EP1627249A4 (en) * 2003-05-29 2007-05-09 Applied Materials Inc SERIAL ROUTING OF OPTICAL SIGNALS
EP1649566A4 (en) 2003-06-27 2007-08-15 Applied Materials Inc PULSE QUANTUM DOT LASER SYSTEM WITH LOW JITTER
US20050016446A1 (en) 2003-07-23 2005-01-27 Abbott John S. CaF2 lenses with reduced birefringence
US7197737B1 (en) * 2003-12-23 2007-03-27 Cypress Semiconductor Corporation Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
JP4102788B2 (ja) * 2004-08-16 2008-06-18 シャープ株式会社 液晶表示装置の製造方法
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2006147770A (ja) * 2004-11-18 2006-06-08 Tohoku Univ 半導体装置およびその駆動方法
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
US20060222024A1 (en) * 2005-03-15 2006-10-05 Gray Allen L Mode-locked semiconductor lasers with quantum-confined active region
US20060227825A1 (en) * 2005-04-07 2006-10-12 Nl-Nanosemiconductor Gmbh Mode-locked quantum dot laser with controllable gain properties by multiple stacking
WO2007027615A1 (en) * 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
US7545999B2 (en) 2005-11-01 2009-06-09 Hewlett-Packard Development Company, L.P. Photonic configuration
US7835408B2 (en) * 2005-12-07 2010-11-16 Innolume Gmbh Optical transmission system
JP2009518833A (ja) 2005-12-07 2009-05-07 インノルメ ゲゼルシャフト ミット ベシュレンクテル ハフツング 広帯域スペクトル発光を有するレーザ光源
US7561607B2 (en) * 2005-12-07 2009-07-14 Innolume Gmbh Laser source with broadband spectrum emission
JP4561647B2 (ja) * 2006-02-02 2010-10-13 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および検査方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
CN101022085B (zh) * 2007-03-12 2010-10-27 友达光电股份有限公司 半导体元件及其制作方法
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
WO2010065731A2 (en) * 2008-12-03 2010-06-10 Innolume Gmbh Semiconductor laser with low relative intensity noise of individual longitudinal modes and optical transmission system incorporating the laser
CN101944487B (zh) * 2010-08-20 2012-07-25 友达光电股份有限公司 薄膜晶体管、薄膜晶体管的制造方法以及像素结构
US8779488B2 (en) 2011-04-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5613717B2 (ja) * 2012-04-25 2014-10-29 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
JP2015056485A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体記憶装置およびその動作方法
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP6536634B2 (ja) * 2017-07-28 2019-07-03 セイコーエプソン株式会社 電気光学装置および電子機器
KR102344964B1 (ko) * 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
CN110391269A (zh) 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
CN111834465A (zh) * 2019-12-09 2020-10-27 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
JP7148008B2 (ja) 2021-11-26 2022-10-05 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220371A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 絶縁基板上ｍｏｓ形集積回路装置
JPS6428622A (en) 1987-07-24 1989-01-31 Hitachi Ltd Liquid crystal display device
JP3041947B2 (ja) * 1990-11-20 2000-05-15 セイコーエプソン株式会社 液晶表示装置
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
JP2666122B2 (ja) 1995-01-30 1997-10-22 カシオ計算機株式会社 薄膜トランジスタ基板
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法

Also Published As

Publication number Publication date
JP4211063B2 (ja) 2009-01-21
WO1999035678A1 (fr) 1999-07-15
KR100439784B1 (ko) 2004-07-12
KR20010040322A (ko) 2001-05-15
EP1045436A4 (en) 2004-07-14
CN1287685A (zh) 2001-03-14
CN1143370C (zh) 2004-03-24
US6346717B1 (en) 2002-02-12
EP1045436A1 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
TW486581B (en) Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
TWI226967B (en) Liquid crystal display and its manufacture method
JP2653099B2 (ja) アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US8269710B2 (en) Electro-optical device and electronic apparatus
JP2004342923A (ja) 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
US6531993B1 (en) Active matrix type display device
JP2001094114A (ja) 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
TW200405225A (en) Electro-optical apparatus, drive circuit of electro-optical apparatus, and electronic machine
US20020135549A1 (en) Electro-optical apparatus and electronic unit
US7123230B2 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
WO2000026970A1 (en) Mos capacitor, liquid crystal display, integrated circuit and method of manufacture thereof
JP2004264652A (ja) アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置
JP2000241829A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置
JP6237069B2 (ja) 電気光学装置、及び電子機器
JP3070503B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3187736B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3070509B2 (ja) アクティブマトリクスパネル及びその検査方法、並びにアクティブマトリクスパネル用駆動回路及びその検査方法、並びにビューファインダー並びに投写型表示装置
JP3170217B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3067671B2 (ja) アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置
JP3190849B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3170218B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP2004111562A (ja) 素子基板及びその製造方法、電気光学装置、投射型表示装置
JP2009122258A (ja) 電気光学装置及び電子機器
JPH11223839A (ja) 投写型表示装置
JPH09329810A (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees