JP3573056B2 - 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 - Google Patents
半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP3573056B2 JP3573056B2 JP2000089579A JP2000089579A JP3573056B2 JP 3573056 B2 JP3573056 B2 JP 3573056B2 JP 2000089579 A JP2000089579 A JP 2000089579A JP 2000089579 A JP2000089579 A JP 2000089579A JP 3573056 B2 JP3573056 B2 JP 3573056B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- support substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 470
- 239000000758 substrate Substances 0.000 claims description 163
- 239000012535 impurity Substances 0.000 claims description 108
- 239000012212 insulator Substances 0.000 claims description 71
- 239000004973 liquid crystal related substance Substances 0.000 claims description 65
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 21
- 239000010453 quartz Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 117
- 108091006146 Channels Proteins 0.000 description 109
- 238000000605 extraction Methods 0.000 description 47
- 239000010408 film Substances 0.000 description 31
- 238000002513 implantation Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 239000000969 carrier Substances 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 17
- 230000008901 benefit Effects 0.000 description 15
- 230000004907 flux Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 241000894007 species Species 0.000 description 12
- 238000007667 floating Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000005286 illumination Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Jet Pumps And Other Pumps (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、基板浮遊効果を防止した、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有し、液晶装置等の電気光学装置に適用することが可能である。
【０００３】
ところで、一般的なバルク半導体部品では、ＭＯＳトランジスタのチャネル領域は下地基板を通じて、該チャネル領域を所定の電位に保持することができるため、チャネル部の電位変化によって起こる寄生バイポーラ効果などによって素子の耐圧などの電気的特性を劣化させることがない。
【０００４】
しかしながら、ＳＯＩ構造のＭＯＳトランジスタではチャネル下部が下地絶縁膜により完全に分離されているため、チャネル領域を上記のように所定の電位に固定させることができず、該チャネル領域が電気的に浮いた状態となる。このとき、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース・ドレイン間耐圧が劣化するなど電気的な特性が悪化する、という課題がある。これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象を基板浮遊効果と呼ぶ。
【０００５】
そこで、従来、チャネル領域と所定の経路で電気的に接続されたボディコンタクト領域を設け、チャネル領域に蓄積された余剰キャリアをこのボディコンタクト領域から引き抜くことで、基板浮遊効果を抑制していた。
この種のボディコンタクト領域を有したＳＯＩ構造のＭＯＳトランジスタを含む半導体装置としては、特開平９−２４６５６２号公報（以下、引用例１）に開示されているものがある。
【０００６】
【発明が解決しようとする課題】
液晶装置などの電気光学装置で使用されるような１５Ｖ程度の中耐圧ＭＯＳトランジスタおよびこの中耐圧ＭＯＳトランジスタを複数個配列した半導体ゲートアレイおよびこの中耐圧ＭＯＳトランジスタを複数個直列接続した半導体装置では、高いドレイン電界によって大量の余剰キャリアが発生する。この余剰キャリアを効率をよく引き抜くためには引き抜き領域の不純物濃度を高くして抵抗を下げるとよい。しかし、上述した引用例１の構造で引き抜き領域の不純物濃度を高くすると駆動電圧が高いためにソース・ドレイン領域との間のＰＮ接合耐圧がもたない問題がある。
【０００７】
本発明の目的は、上述したような問題を解消するために、前記引き抜き領域とソース・ドレイン領域との接合耐圧を向上させた、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを備えた半導体装置を提供することにある。
【０００８】
また、本発明の他の目的は、上記の絶縁体層上の半導体層に形成されたＭＯＳトランジスタを複数個配列した半導体ゲートアレイを提供することにある。
【０００９】
また、本発明の他の目的は、上記の絶縁体層上の半導体層に形成されたＭＯＳトランジスタを複数個直列接続した半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のような半導体装置を提供する。
【００１１】
本発明の半導体装置は、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子と、を含む半導体装置であって、前記トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えている半導体装置において、前記トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、前記第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする。
【００１２】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に不純物濃度の低い前記第１の半導体領域を有しており、第２の半導体領域とソース領域およびドレイン領域との間における不純物濃度勾配が緩和されるので、第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１３】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００１４】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１５】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００１６】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１７】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００１８】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００１９】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置が得られる。
【００２０】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００２１】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００２２】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００２３】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００２４】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００２５】
本発明によれば、上記本発明のいずれかの半導体装置を含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００２６】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００２７】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００２８】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００２９】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００３０】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置が得られる。
【００３１】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を容易に得ることができる。
【００３２】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体装置が得られる。
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
【００３３】
本発明の半導体ゲートアレイは、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個配列している半導体ゲートアレイであって、前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個配列している半導体ゲートアレイにおいて、前記各トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いトランジスタ素子を複数個配列していることを特徴とする。
【００３４】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体ゲートアレイが得られる。
【００３５】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００３６】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体ゲートアレイが得られる。
【００３７】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００３８】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００３９】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４０】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体ゲートアレイが得られる。
【００４１】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００４２】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００４３】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４４】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００４５】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４６】
本発明によれば、上記本発明のいずれかの半導体ゲートアレイを含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００４７】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００４８】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００４９】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体ゲートアレイが得られる。
【００５０】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００５１】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体ゲートアレイが得られる。
【００５２】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を容易に得ることができる。
【００５３】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体ゲートアレイが得られる。
【００５４】
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
【００５５】
本発明の半導体装置は、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個直列接続している構成と、を含む半導体装置であって、前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個直列接続している半導体装置において、前記各トランジスタ素子は、第２導電型の第１の半導体領域と、第１導電型の第２の半導体領域と、第１導電型の第３の半導体領域とを有し、前記各トランジスタ素子の電源と直接接続していないソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第２の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、前記第１の半導体領域が、前記第２の半導体領域に沿うように該第２の半導体領域と前記電源と直接接続していないソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記各トランジスタ素子の電源と直接接続しているソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第３の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、前記第２の半導体領域および前記第３の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする。
【００５６】
本発明のかかる構成によれば、論理回路で用いられるように前記ＭＯＳトランジスタを複数個直列接続した半導体装置においても余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に不純物濃度の低い前記第１の半導体領域を有しており、第２の半導体領域とソース領域との間における不純物濃度勾配が緩和されるので、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。更に、電源と直接接続していない各ＭＯＳトランジスタのソース領域にのみ前記第１の半導体領域を有しているため、低抵抗の半導体装置を得ることができる。
【００５７】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００５８】
本発明のかかる構成によれば、ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００５９】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００６０】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００６１】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６２】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６３】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置が得られる。
【００６４】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００６５】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６６】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６７】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６８】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６９】
本発明によれば、上記本発明のいずれかの半導体装置を含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００７０】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００７１】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００７２】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００７３】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００７４】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置が得られる。
【００７５】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を得ることができる。
【００７６】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体装置が得られる。
【００７７】
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
本発明の電気光学装置は、半導体装置において、直列接続された複数個のトランジスタ素子のソース領域およびドレイン領域のうち、接地されるソース領域とそれに隣接する前記第３の半導体領域とに跨ってこれらソース領域および第３の半導体領域の双方に電気的に接続されたコンタクト配線が設けられたことを特徴とする。
【００７８】
本発明の電気光学装置は、上記本発明の半導体装置または半導体ゲートアレイを構成する支持基板と、該支持基板上の絶縁体層上に形成された半導体層と対向するように配置された他の基板と、これら２枚の基板の間に挟持され、前記半導体層に形成されたトランジスタ素子により駆動される液晶とを具備することを特徴とする。
【００７９】
本発明の電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す、上記の電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする。
【００８０】
【発明の実施の形態】
以下に、本発明の絶縁体層上の半導体層に形成された半導体装置および絶縁体層上の半導体層に形成された半導体装置を複数個配列した半導体ゲートアレイおよび絶縁体層上の半導体層に形成された半導体装置を複数個直列接続した半導体装置を様々な実施の形態を挙げて説明する。
尚、本発明をより具体的に説明するためにＮＭＯＳを一例としてあげ、チャネル領域はＰ型（第１導電型）とする。
【００８１】
（第１の実施の形態）
本発明の第１の実施の形態は、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを含む半導体装置に関するものであり、以下に述べる他の実施の形態の基本となるものである。
【００８２】
本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置は、図１乃至図５に示される構造を有している。図１は、第１の実施の形態を示す平面図である。なお、図１の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。図２は 本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図３、図４、図５は図１におけるＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面をそれぞれ示した図である。なお、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに平面寸法や膜厚等の縮尺を適宜異ならせてある。
【００８３】
図１乃至図５を参照すると、この第１の実施の形態において、例えば石英からなる支持基板１の上には例えばＮＳＧからなる膜厚６００〜１０００ｎｍ、好ましくは８００ｎｍ程度の第１の絶縁体層２が形成されている。第１の絶縁体層２の上には、例えば単結晶シリコンからなる膜厚１５０〜２００ｎｍ、好ましくは１７０ｎｍ程度の半導体層の所定の領域に、不純物として例えばボロンが導入されたＰ−型のチャネル領域３、不純物として例えばリンが導入されたＮ＋型（第２導電型）のソース／ドレイン領域４、５が設けられており、チャネル領域３の上に形成された第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７とともにＭＯＳトランジスタを構成している。さらに、図３に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【００８４】
また通常のＭＯＳトランジスタと同様に、図２に示すように、チャネル領域３とソース／ドレイン領域４、５の間には、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域９としてソース／ドレイン領域４、５よりも低い不純物濃度を有する、不純物として例えばリンが導入されたＮ−型の半導体層が形成されている。
【００８５】
さらに、第１の絶縁体層２上であってソース／ドレイン領域４、５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた不純物として例えばリンが導入された第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域４、５とで挟むようにして第１の絶縁体層２上に設けられた不純物として例えばボロンが導入されたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。
【００８６】
引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。本実施の形態の場合、各半導体領域を形成する際の不純物注入条件は、一例として、チャネル領域３がイオン種：Ｂ＋、注入エネルギー：２５〜４５ｋｅＶ、好ましくは３５ｋｅＶ、ドーズ量：５×１０１１〜７×１０１１／ｃｍ２、好ましくは６×１０１１／ｃｍ２、ソース／ドレイン領域４，５がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、引き抜き領域１１がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、ＬＤＤ領域９および第１の半導体領域３０がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：５×１０１２〜７×１０１２／ｃｍ２、好ましくは６×１０１２／ｃｍ２、である。また、平面的な寸法については、チャネル長が４〜６μｍ、好ましくは５μｍ、チャネル幅が１５〜２５μｍ、好ましくは２０μｍ、ＬＤＤ領域９の幅（チャネル長方向の寸法）が０．２〜０．３μｍ、好ましくは０．２５μｍ、引き抜き領域１１の幅（チャネル幅方向の寸法）が０．９〜１．１μｍ、好ましくは１μｍ、第１の半導体領域３０の幅（チャネル幅方向の寸法）が１．４〜１．６μｍ、好ましくは１．５μｍである。
【００８７】
また図５に示すように、引き抜き領域１１は、コンタクト配線１２を介して、層間絶縁膜１４上に設けられた配線層１３に接続されている。さらに、図１中の符号１５および１６は、ソース／ドレイン領域４，５に電気的に接続されたコンタクト配線である。
【００８８】
この第１の実施例の半導体装置では、インパクトイオン化でチャネル領域３内で発生した余剰キャリアが、引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【００８９】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域４、５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域４、５との接合が破壊するのを防ぐことができる。例えば本実施の形態の各領域の不純物濃度を適用した場合、接合耐圧を１５Ｖ以上まで保持することができる。
【００９０】
尚、本発明の第１の実施の形態において、第１の半導体領域３０はＮ−型で不純物濃度はＬＤＤ領域９と実質的に同一としているため、ＬＤＤ領域への不純物注入と同じ工程で第１の半導体領域３０を形成でき、第１の半導体領域３０に対して別個に不純物を導入する工程を設ける必要がないので、工程数が増えないという利点が得られる。
【００９１】
これに対して、例えば、図６に示されるように、不純物濃度がチャネル領域３と実質的に同一のＰ−型の第１の半導体領域３０Ａを設けてもよい。この構成とした場合には、チャネル領域３への不純物注入と同じ工程で第１の半導体領域３０Ａを形成できるため、工程数が増えないという利点が得られる。
【００９２】
また、図７に示されるように、実質的に不純物を注入していない第１の半導体領域３０Ｂを設けてもよい。
【００９３】
また、本実施の形態においては、支持基板１上の第１の絶縁体層２の上にＭＯＳトランジスタをなす半導体層が形成された例を示したが、本発明は少なくとも表面が絶縁性を有する支持基板を有する半導体装置全てに有効であり、図１のＣ−Ｃ’線における断面図に対応する図８に例示したように、例えば石英、ガラス等からなる支持基板１Ａ上にソース／ドレイン領域５を有する半導体層を直接形成した構成の半導体装置に適用することも可能である。
【００９４】
また、チャネル幅がより大きくなった場合には、チャネル幅方向の両端部に引き抜き領域１１を設けただけではチャネル領域３からの余剰キャリアの引き抜きの効率が悪いことも考えられる。特にそのような場合、図９に示すように、チャネル幅方向の両端部のみならず、中央部に引き抜き領域１１を設けてもよい。この場合も中央の引き抜き領域１１の両側にチャネル長方向に沿って第１の半導体領域３０を形成すればよく、これにより引き抜き領域１１とソース／ドレイン領域４，５間の接合破壊を防止することができる。
【００９５】
また、本発明の第１の実施の形態において、素子分離はメサ分離で行っているが、公知のあらゆる素子分離方法、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）分離やトレンチなどを用いても構わない。
【００９６】
また、本発明の第１の実施の形態はＮＭＯＳに限ったものではなく、ＰＭＯＳに適用しても構わない。さらに、ＬＤＤ領域を持たない構成に本発明を適用しても良い。
【００９７】
また、本発明の第１の実施の形態においてあげた半導体領域を形成する際の不純物注入条件は一例であり、これに限定するものではない。
【００９８】
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態の半導体装置の形状における特徴を応用してアレイ化したものである。
【００９９】
図１０は、本発明の第２の実施の形態の半導体ゲートアレイを示す平面図であり、第１の実施の形態の半導体装置をアレイ状に配列したものである。なお、図１０の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。尚、図１０においてソース／ドレイン領域４、５とのコンタクト配線は図示していない。図１１は 本実施の形態の半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図１２は図１０におけるＤ−Ｄ’断面を示した図である。
【０１００】
図１０乃至図１２を参照すると、第２の実施の形態においては、支持基板１上に第１の絶縁体層２が形成されている。第１の絶縁体層２上には、半導体層の所定の領域に２つのＰ−型のチャネル領域３、２つのチャネル領域３によって区画された３つの領域からなるソース／ドレイン領域４、５が設けられ、さらにチャネル領域３の上に形成された第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７とを有してなる２つのＭＯＳトランジスタがアレイ状に配列された構成となっている。さらに、図１２に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【０１０１】
また、図１１に示すように、チャネル領域３とソース／ドレイン領域４、５の間には、ＬＤＤ領域９としてソース／ドレイン領域４、５よりも低い不純物濃度を有するＮ−型の半導体層が形成されている。
【０１０２】
さらに、第１の絶縁体層２上であってソース／ドレイン領域４、５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域４、５とで挟むようにして第１の絶縁体層２上に設けられたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。
【０１０３】
また図１２に示すように、引き抜き領域１１は、コンタクト配線１２を介して層間絶縁膜１４上に設けられた配線層１３に接続されている。
【０１０４】
このようにＭＯＳトランジスタをアレイ状に配列した本実施の形態の半導体ゲートアレイの場合においても、チャネル領域３で発生した余剰キャリアが引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【０１０５】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域４、５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域４、５との接合が破壊するのを防ぐことができる。
【０１０６】
更に、引き抜き領域１１とソース／ドレイン領域４、５との接合耐圧が向上しているので、１５Ｖ程度の駆動電圧においても各ＭＯＳトランジスタのボディコンタクト領域を共通にすることが可能であり、効率のよいレイアウト設計ができる。
【０１０７】
尚、本実施の形態においても、第１の実施の形態と同様、第１の半導体領域３０の導電型をＮ−型として不純物濃度をＬＤＤ領域９と実質的に同一とする構成に代えて、図１３に示すように、不純物濃度をチャネル領域３と実質的に同一のＰ−型とした第１の半導体領域３０Ａを設ける構成、図１４に示すように、実質的に不純物を注入しない第１の半導体領域３０Ｂを設ける構成、等を採用することができる。その他、第１の絶縁体層２を持たない構成、ＬＤＤ領域９を持たない構成等を採用できることも第１の実施の形態と同様である。
【０１０８】
（第３の実施の形態）
本発明の第３の実施の形態は、第１の実施の形態の半導体装置の形状における特徴を応用して論理回路などで用いられるように複数個直列接続したものである。
【０１０９】
図１５は、本発明の第３の実施の形態の半導体装置を示す平面図であり、第１の実施の形態の半導体装置を直列接続したものである。なお、図１５の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。図１６は 本実施の形態の半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図１７は図１５におけるＥ−Ｅ’断面を示した図である。
【０１１０】
図１８に示すように、ＮＡＮＤ回路などの論理回路にはＭＯＳトランジスタを直列に接続する箇所がある。このような箇所において、２個のＭＯＳトランジスタを直列に接続した部分を示したのが図１５である。
【０１１１】
図１５乃至図１７を参照すると、第３の実施の形態においては、支持基板１上に第１の絶縁体層２が形成されている。第１の絶縁体層２上には、半導体層の所定の領域に２つのＰ−型のチャネル領域３、２つのチャネル領域３によって区画された３つの不純物拡散領域があるが、本実施の形態の場合、２個のＭＯＳトランジスタが直列に接続されているため、各不純物拡散領域は、図１５の下側からそれぞれソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６となる。そして、各チャネル領域３上に第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７が形成されている。さらに、図１７に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【０１１２】
また、図１６に示すように、チャネル領域３とソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６との間には、ＬＤＤ領域９としてソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６よりも低い不純物濃度を有するＮ−型の半導体層が形成されている。
【０１１３】
さらに、第１の絶縁体層２上であってソース／ドレイン領域１００５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域１００５とで挟むようにして第１の絶縁体層２上に設けられたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。
【０１１４】
本実施の形態の場合、ソース領域１００４のチャネル幅方向の端部にも同様の引き抜き領域１１が設けられており、図１５に示すように、ソース領域１００４と引き抜き領域１１の双方に跨るようにこれらソース領域１００４と引き抜き領域１１で共通のコンタクト配線１２が設けられている。一般に、ソース領域１００４と引き抜き領域１１はともに接地して使用するので、これら領域のコンタクト配線を共通にしても何ら支障はない。これにより、ソース領域１００４と引き抜き領域１１は同電位になるので、接合耐圧の問題はなく、この部分に第１の半導体領域３０を設ける必要はない。
【０１１５】
一方、ドレイン領域１００６のチャネル幅方向の端部には引き抜き領域１１を設けていない。これは、ＮＡＮＤなどの論理回路ではソース・ドレインが入れ替わらず、ソース領域は固定されているので引き抜き領域１１は接地側のみに設ければよいからである。
【０１１６】
図１７に示すように、ソース領域１００４および引き抜き領域１１は、コンタクト配線１２を介して層間絶縁膜１４上に設けられた配線層１３に電気的に接続されている。また、ドレイン領域１００６は、コンタクト配線１７を介して層間絶縁膜１４上に設けられた配線層１８に電気的に接続されている。
【０１１７】
このようにＭＯＳトランジスタを直列接続した本実施の形態の半導体装置の場合においても、チャネル領域３で発生した余剰キャリアが引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【０１１８】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域１００５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域１００５との接合が破壊するのを防ぐことができる。
【０１１９】
更に、引き抜き領域１１とソース／ドレイン領域１００５との接合耐圧が低下するのを防いでいるので、１５Ｖ程度の駆動電圧においても各ＭＯＳトランジスタのボディコンタクト領域を共通にすることが可能であり、効率のよいレイアウト設計ができる。
【０１２０】
更に、電源と直接接続していない各ＭＯＳトランジスタのソース／ドレイン領域１００５にのみ前記第１の半導体領域３０を設けているため、低抵抗の半導体装置を得ることができる。
【０１２１】
更に、ソース領域１００４と引き抜き領域１１の双方に跨るように共通のコンタクト配線１２を設けたことでソース領域１００４のコンタクトと引き抜き領域１１とのコンタクトを兼ねているため、レイアウトの効率がよい。
【０１２２】
尚、本実施の形態ではソース領域１００４のコンタクトと引き抜き領域１１とのコンタクトを兼ねているが、勿論別々にとっても構わない。ただし、ソース領域１００４と引き抜き領域１１との間には不純物濃度の低い領域を有していないので、別々にコンタクトをとる場合でも、これらの領域を同電位にすることが望ましい。
【０１２３】
尚、本実施の形態においても、第１、第２の実施の形態と同様、第１の半導体領域３０の導電型をＮ−型として不純物濃度をＬＤＤ領域９と実質的に同一とする構成に代えて、図１９に示すように、不純物濃度をチャネル領域３と実質的に同一のＰ−型とした第１の半導体領域３０Ａを設ける構成、図２０に示すように、実質的に不純物を注入しない第１の半導体領域３０Ｂを設ける構成、等を採用することができる。その他、第１の絶縁体層２を持たない構成、ＬＤＤ領域９を持たない構成等を採用できることも第１、第２の実施の形態と同様である。
【０１２４】
尚、本発明の第３の実施の形態はＮＡＮＤ回路に限ったものではなく、ＭＯＳトランジスタを複数個直列接続した論理回路すべてに適用できる。
【０１２５】
（第４の実施の形態）
また、第３の実施の形態の半導体装置の変形例として、図２１に示したような構成を挙げることができる。図２１の本実施の形態の場合、直列に接続された２個のＭＯＳトランジスタのゲート間の寸法が３μｍ、ＬＤＤ領域の幅（チャネル長方向の寸法）が１．５μｍに設定されているので、２個のＭＯＳトランジスタのソース／ドレイン領域１００５Ａとなる領域には、図１５の第３の実施の形態のソース／ドレイン領域１００５と同じ濃度の不純物は導入されておらず、それよりも低い濃度（ＬＤＤ領域としての濃度）の不純物が導入されているのみである。他の構成は第３の実施の形態と同様である。したがって、本実施の形態の場合、ソース／ドレイン領域１００５Ａにおいて、引き抜き領域１１との間の接合耐圧を確保するための第１の半導体領域３０Ｃは、元来のソース領域、ドレイン領域よりも不純物濃度が低いＬＤＤ領域が兼ねている。
【０１２６】
本構成において、具体的な寸法の一例としては、引き抜き領域１１の幅（チャネル幅方向の寸法）は１μｍ、、ＬＤＤ領域の幅（チャネル長方向の寸法）が１．５μｍ（これはマスクオフセットによるもの。因みに、第３の実施の形態の場合はサイドウォールによるものなので０．２５μｍ程度である）、ＭＯＳトランジスタのＬ（チャネル長）／Ｗ（チャネル幅）は５μｍ／１８μｍ（引き抜き領域１１の幅の分を含めると２０μｍ）である。ゲート酸化膜厚が６０ｎｍ、ＭＯＳトランジスタの半導体層をなす単結晶シリコン層の膜厚が１７０ｎｍである。また、各半導体領域を形成する際のイオン注入条件は、クロックドインバータを構成するＮチャネルトランジスタ側のチャネル領域がイオン種：Ｂ＋、注入エネルギー：２５〜４５ｋｅＶ、好ましくは３５ｋｅＶ、ドーズ量：５×１０１１〜７×１０１１／ｃｍ２、好ましくは６×１０１１／ｃｍ２、ソース／ドレイン領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、ＬＤＤ領域（第１の半導体領域）がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：５×１０１２〜７×１０１２／ｃｍ２、好ましくは６×１０１２／ｃｍ２、引き抜き領域がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、である。
【０１２７】
一方、Ｐチャネルトランジスタ側のチャネル領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：１×１０１１〜３×１０１１／ｃｍ２、好ましくは２×１０１１／ｃｍ２、ソース／ドレイン領域がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、ＬＤＤ領域（第１の半導体領域）がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：２×１０１３〜４×１０１３／ｃｍ２、好ましくは３×１０１３／ｃｍ２、引き抜き領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、である。
【０１２８】
上記本実施の形態に基づいてクロックドインバータを試作したところ、駆動電圧１５Ｖで問題なく回路が動作していることを確認した。
【０１２９】
（第５の実施の形態）
第１から第４の実施の形態のいずれかを含む薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ， 以下、ＴＦＴと略記する）アレイ基板１０を用いた液晶装置１００の全体構成を図２２乃至図２４を参照して説明する。尚、図２２は、本実施の形態の液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等を含む等価回路図、図２３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２４は、対向基板２０を含めて示す図２３のＨ−Ｈ’断面図である。
【０１３０】
本実施の形態の液晶装置において、図２２に示すように、画像表示領域を構成するマトリクス状に配置された複数の画素は、画素電極１０９と当該画素電極１０９を制御するためのＴＦＴ１３０がマトリクス状に複数形成されており、画像信号を供給するデータ線１６０（信号線）が当該ＴＦＴ１３０のソース領域に電気的に接続されている。データ線１６０に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線１６０同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ１３０のゲート電極に走査線１０３ａ（信号線）が電気的に接続されており、所定のタイミングで走査線１０３ａに対してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１０９は、ＴＦＴ１３０のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ１３０を一定期間だけそのスイッチを閉じることにより、データ線１６０から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【０１３１】
画素電極１０９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１０９と対向電極との間に形成される液晶容量と並列に蓄積容量部１７０を付加する。符号１０３ｂは、蓄積容量部１７０の上部電極をなす容量線である。この蓄積容量部１７０により、画素電極１０９の電圧はソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。なお、蓄積容量部を形成する方法としては、容量線を設ける代わりに、前段の走査線との間で容量を形成しても良い。
【０１３２】
図２３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、遮光性材料からなる周辺見切り５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図２４に示すように、図２３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１３３】
以上の液晶装置のＴＦＴアレイ基板１０上には、更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３４】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施の形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板２０において画素電極に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素に１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３５】
（第６の実施の形態）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図２５を参照して説明する。図２５において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１３６】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１３７】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１３８】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１３９】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１４０】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１４１】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１４２】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１４３】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１４４】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１４５】
また、本実施の形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図２５に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１４６】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１４７】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【０１４８】
【発明の効果】
以上、説明してきたように、本発明によれば、チャネル領域に蓄積された余剰キャリアを取り出すための引き抜き領域とソース／ドレイン領域との間には不純物濃度の低い半導体領域を有しているため、引き抜き領域とソース／ドレイン領域との接合耐圧を高く保った半導体装置が得られる。
また、本発明によれば、上記の半導体装置を複数個配列した半導体ゲートアレイを得ることができる。
更に、本発明によれば、上記の半導体装置を複数個直列接続した半導体装置を得ることができる。
【０１４９】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置において、ソース／ドレイン領域のコンタクト配線層と層間絶縁膜を省略したものを上面からみた図である。
【図２】同、半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。
【図３】図１におけるＡ−Ａ’断面を示す図である。
【図４】図１におけるＢ−Ｂ’断面を示す図である。
【図５】図１におけるＣ−Ｃ’断面を示す図である。
【図６】同、半導体装置において、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図７】同、半導体装置において、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図８】同、半導体装置において、図１におけるＣ−Ｃ’断面で見た構成の他の例を示す図である。
【図９】同、半導体装置において、ソース／ドレイン領域のコンタクト配線層と層間絶縁膜を省略したものを上面からみた構成の他の例を示す図である。
【図１０】本発明の第２の実施の形態の絶縁体層上の半導体層に形成された半導体ゲートアレイの層間絶縁膜を省略したものを上面からみた図である。
【図１１】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成を示す図である。
【図１２】図１０におけるＤ−Ｄ’断面を示す図である。
【図１３】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図１４】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図１５】本発明の第３の実施の形態の絶縁体層上の半導体層に形成された半導体装置の層間絶縁膜を省略したものを上面からみた図である。
【図１６】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成を示す図である。
【図１７】図１５におけるＥ−Ｅ’断面を示す図である。
【図１８】ＮＡＮＤ回路図である。
【図１９】同、半導体装置において、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図２０】同、半導体装置において、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図２１】本発明の第４の実施の形態の絶縁体層上の半導体層に形成された半導体装置の層間絶縁膜を省略したものを上面からみた図である。
【図２２】本発明の第５の実施の形態の液晶装置の等価回路図である。
【図２３】同、液晶装置のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２４】図２３のＨ−Ｈ’断面図である。
【図２５】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１，１Ａ 支持基板
２ 第１の絶縁体層
３ チャネル領域
４ ソース／ドレイン領域
５ ソース／ドレイン領域
６ 第２の絶縁体層（ゲート絶縁膜）
７ ゲート電極
８ サイドウォール絶縁体層
９ ＬＤＤ領域
１０ ＴＦＴアレイ基板
１１ 引き抜き領域
１２ コンタクト配線
１３ 配線層
１４ 層間絶縁膜
１５ コンタクト配線
１６ コンタクト配線
１７ コンタクト配線
１８ 配線層
２０ 対向基板
３０，３０Ａ，３０Ｂ，３０Ｃ 第１の半導体領域
５２ シール材
５３ 周辺見切り
１００ 液晶装置
１０１ データ線駆動回路
１０２ 実装端子
１０３ａ 走査線
１０３ｂ 容量線
１０４ 走査線駆動回路
１０６ 上下導通材
１３０ 薄膜トランジスタ（ＴＦＴ）
１６０ データ線
１７０ 蓄積容量部
１００４ ソース領域
１００５，１００５Ａ ソース／ドレイン領域
１００６ ドレイン領域
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、基板浮遊効果を防止した、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有し、液晶装置等の電気光学装置に適用することが可能である。
【０００３】
ところで、一般的なバルク半導体部品では、ＭＯＳトランジスタのチャネル領域は下地基板を通じて、該チャネル領域を所定の電位に保持することができるため、チャネル部の電位変化によって起こる寄生バイポーラ効果などによって素子の耐圧などの電気的特性を劣化させることがない。
【０００４】
しかしながら、ＳＯＩ構造のＭＯＳトランジスタではチャネル下部が下地絶縁膜により完全に分離されているため、チャネル領域を上記のように所定の電位に固定させることができず、該チャネル領域が電気的に浮いた状態となる。このとき、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース・ドレイン間耐圧が劣化するなど電気的な特性が悪化する、という課題がある。これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象を基板浮遊効果と呼ぶ。
【０００５】
そこで、従来、チャネル領域と所定の経路で電気的に接続されたボディコンタクト領域を設け、チャネル領域に蓄積された余剰キャリアをこのボディコンタクト領域から引き抜くことで、基板浮遊効果を抑制していた。
この種のボディコンタクト領域を有したＳＯＩ構造のＭＯＳトランジスタを含む半導体装置としては、特開平９−２４６５６２号公報（以下、引用例１）に開示されているものがある。
【０００６】
【発明が解決しようとする課題】
液晶装置などの電気光学装置で使用されるような１５Ｖ程度の中耐圧ＭＯＳトランジスタおよびこの中耐圧ＭＯＳトランジスタを複数個配列した半導体ゲートアレイおよびこの中耐圧ＭＯＳトランジスタを複数個直列接続した半導体装置では、高いドレイン電界によって大量の余剰キャリアが発生する。この余剰キャリアを効率をよく引き抜くためには引き抜き領域の不純物濃度を高くして抵抗を下げるとよい。しかし、上述した引用例１の構造で引き抜き領域の不純物濃度を高くすると駆動電圧が高いためにソース・ドレイン領域との間のＰＮ接合耐圧がもたない問題がある。
【０００７】
本発明の目的は、上述したような問題を解消するために、前記引き抜き領域とソース・ドレイン領域との接合耐圧を向上させた、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを備えた半導体装置を提供することにある。
【０００８】
また、本発明の他の目的は、上記の絶縁体層上の半導体層に形成されたＭＯＳトランジスタを複数個配列した半導体ゲートアレイを提供することにある。
【０００９】
また、本発明の他の目的は、上記の絶縁体層上の半導体層に形成されたＭＯＳトランジスタを複数個直列接続した半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のような半導体装置を提供する。
【００１１】
本発明の半導体装置は、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子と、を含む半導体装置であって、前記トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えている半導体装置において、前記トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、前記第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする。
【００１２】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に不純物濃度の低い前記第１の半導体領域を有しており、第２の半導体領域とソース領域およびドレイン領域との間における不純物濃度勾配が緩和されるので、第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１３】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００１４】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１５】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００１６】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００１７】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００１８】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００１９】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置が得られる。
【００２０】
本発明のかかる構成によれば、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００２１】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００２２】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００２３】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００２４】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００２５】
本発明によれば、上記本発明のいずれかの半導体装置を含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００２６】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００２７】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００２８】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００２９】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００３０】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置が得られる。
【００３１】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を容易に得ることができる。
【００３２】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体装置が得られる。
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
【００３３】
本発明の半導体ゲートアレイは、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個配列している半導体ゲートアレイであって、前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個配列している半導体ゲートアレイにおいて、前記各トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いトランジスタ素子を複数個配列していることを特徴とする。
【００３４】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体ゲートアレイが得られる。
【００３５】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００３６】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体ゲートアレイが得られる。
【００３７】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００３８】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００３９】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４０】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体ゲートアレイが得られる。
【００４１】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個配列した半導体ゲートアレイにおいても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域およびドレイン領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域およびドレイン領域との間の接合耐圧を高く保つことができる。
【００４２】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００４３】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４４】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイが得られる。
【００４５】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００４６】
本発明によれば、上記本発明のいずれかの半導体ゲートアレイを含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００４７】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００４８】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００４９】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体ゲートアレイが得られる。
【００５０】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００５１】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体ゲートアレイが得られる。
【００５２】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を容易に得ることができる。
【００５３】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体ゲートアレイが得られる。
【００５４】
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
【００５５】
本発明の半導体装置は、少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個直列接続している構成と、を含む半導体装置であって、前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個直列接続している半導体装置において、前記各トランジスタ素子は、第２導電型の第１の半導体領域と、第１導電型の第２の半導体領域と、第１導電型の第３の半導体領域とを有し、前記各トランジスタ素子の電源と直接接続していないソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第２の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、前記第１の半導体領域が、前記第２の半導体領域に沿うように該第２の半導体領域と前記電源と直接接続していないソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、前記各トランジスタ素子の電源と直接接続しているソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第３の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、前記第２の半導体領域および前記第３の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする。
【００５６】
本発明のかかる構成によれば、論理回路で用いられるように前記ＭＯＳトランジスタを複数個直列接続した半導体装置においても余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に不純物濃度の低い前記第１の半導体領域を有しており、第２の半導体領域とソース領域との間における不純物濃度勾配が緩和されるので、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。更に、電源と直接接続していない各ＭＯＳトランジスタのソース領域にのみ前記第１の半導体領域を有しているため、低抵抗の半導体装置を得ることができる。
【００５７】
本発明によれば、前記第１の半導体領域が第２導電型の半導体で前記ソース領域およびドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００５８】
本発明のかかる構成によれば、ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に第２導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００５９】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置が得られる。
【００６０】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に第１導電型の不純物濃度の低い前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００６１】
本発明によれば、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６２】
本発明のかかる構成によれば、チャネル領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６３】
本発明によれば、前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置が得られる。
【００６４】
本発明のかかる構成によれば、 ＭＯＳトランジスタを複数個直列接続した半導体装置においても、余剰キャリアの引き抜き領域である前記第２の半導体領域とソース領域との間に実質的に不純物を注入されていない前記第１の半導体領域を有しているため、前記第２の半導体領域とソース領域との間の接合耐圧を高く保つことができる。
【００６５】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第２導電型の半導体で前記ＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６６】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６７】
本発明によれば、前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のＬＤＤ領域が形成され、前記第１の半導体領域が第１導電型の半導体で前記チャネル領域の導電型で形成されるＭＯＳトランジスタを相補するＭＯＳトランジスタに形成されるＬＤＤ領域と不純物濃度が実質的に同一であることを特徴とする半導体装置が得られる。
【００６８】
本発明のかかる構成によれば、ＬＤＤ領域への不純物注入と同じ工程で前記第１の半導体領域を形成でき、工程数を増やさない利点がある。
【００６９】
本発明によれば、上記本発明のいずれかの半導体装置を含み、前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置が得られる。
【００７０】
そして、支持基板が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００７１】
本発明のかかる構成によれば、反射型の液晶装置などの電気光学装置の素子基板として使用できる。さらに、バルクシリコンの装置をそのまま使用することができるメリットがある。
【００７２】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置が得られる。
【００７３】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、駆動周波数を高めた高品質で高精細な電気光学装置を得ることができる。
【００７４】
本発明によれば、上記支持基板が石英であり、且つ、第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置が得られる。
【００７５】
本発明のかかる構成によれば、支持基板が透明であるため、液晶装置などの透過型の電気光学装置の素子基板として使用できる。また、支持基板がガラスでは行えない高温プロセスが採用できるため、良質の絶縁膜などを得ることができ、信頼性の高いデバイスを提供できる。さらに、前記半導体層が単結晶シリコンであるため、基板上に容易に成膜することができ、高精細な電気光学装置を得ることができる。
【００７６】
本発明によれば、上記支持基板がガラスであることを特徴とする半導体装置が得られる。
【００７７】
本発明のかかる構成によれば、支持基板が安価な透明基板であるため、液晶装置などの透過型の電気光学装置の素子基板を低コストで提供できる。
本発明の電気光学装置は、半導体装置において、直列接続された複数個のトランジスタ素子のソース領域およびドレイン領域のうち、接地されるソース領域とそれに隣接する前記第３の半導体領域とに跨ってこれらソース領域および第３の半導体領域の双方に電気的に接続されたコンタクト配線が設けられたことを特徴とする。
【００７８】
本発明の電気光学装置は、上記本発明の半導体装置または半導体ゲートアレイを構成する支持基板と、該支持基板上の絶縁体層上に形成された半導体層と対向するように配置された他の基板と、これら２枚の基板の間に挟持され、前記半導体層に形成されたトランジスタ素子により駆動される液晶とを具備することを特徴とする。
【００７９】
本発明の電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す、上記の電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする。
【００８０】
【発明の実施の形態】
以下に、本発明の絶縁体層上の半導体層に形成された半導体装置および絶縁体層上の半導体層に形成された半導体装置を複数個配列した半導体ゲートアレイおよび絶縁体層上の半導体層に形成された半導体装置を複数個直列接続した半導体装置を様々な実施の形態を挙げて説明する。
尚、本発明をより具体的に説明するためにＮＭＯＳを一例としてあげ、チャネル領域はＰ型（第１導電型）とする。
【００８１】
（第１の実施の形態）
本発明の第１の実施の形態は、絶縁体層上の半導体層に形成されたＭＯＳトランジスタを含む半導体装置に関するものであり、以下に述べる他の実施の形態の基本となるものである。
【００８２】
本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置は、図１乃至図５に示される構造を有している。図１は、第１の実施の形態を示す平面図である。なお、図１の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。図２は 本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図３、図４、図５は図１におけるＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面をそれぞれ示した図である。なお、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに平面寸法や膜厚等の縮尺を適宜異ならせてある。
【００８３】
図１乃至図５を参照すると、この第１の実施の形態において、例えば石英からなる支持基板１の上には例えばＮＳＧからなる膜厚６００〜１０００ｎｍ、好ましくは８００ｎｍ程度の第１の絶縁体層２が形成されている。第１の絶縁体層２の上には、例えば単結晶シリコンからなる膜厚１５０〜２００ｎｍ、好ましくは１７０ｎｍ程度の半導体層の所定の領域に、不純物として例えばボロンが導入されたＰ−型のチャネル領域３、不純物として例えばリンが導入されたＮ＋型（第２導電型）のソース／ドレイン領域４、５が設けられており、チャネル領域３の上に形成された第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７とともにＭＯＳトランジスタを構成している。さらに、図３に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【００８４】
また通常のＭＯＳトランジスタと同様に、図２に示すように、チャネル領域３とソース／ドレイン領域４、５の間には、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域９としてソース／ドレイン領域４、５よりも低い不純物濃度を有する、不純物として例えばリンが導入されたＮ−型の半導体層が形成されている。
【００８５】
さらに、第１の絶縁体層２上であってソース／ドレイン領域４、５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた不純物として例えばリンが導入された第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域４、５とで挟むようにして第１の絶縁体層２上に設けられた不純物として例えばボロンが導入されたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。
【００８６】
引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。本実施の形態の場合、各半導体領域を形成する際の不純物注入条件は、一例として、チャネル領域３がイオン種：Ｂ＋、注入エネルギー：２５〜４５ｋｅＶ、好ましくは３５ｋｅＶ、ドーズ量：５×１０１１〜７×１０１１／ｃｍ２、好ましくは６×１０１１／ｃｍ２、ソース／ドレイン領域４，５がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、引き抜き領域１１がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、ＬＤＤ領域９および第１の半導体領域３０がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：５×１０１２〜７×１０１２／ｃｍ２、好ましくは６×１０１２／ｃｍ２、である。また、平面的な寸法については、チャネル長が４〜６μｍ、好ましくは５μｍ、チャネル幅が１５〜２５μｍ、好ましくは２０μｍ、ＬＤＤ領域９の幅（チャネル長方向の寸法）が０．２〜０．３μｍ、好ましくは０．２５μｍ、引き抜き領域１１の幅（チャネル幅方向の寸法）が０．９〜１．１μｍ、好ましくは１μｍ、第１の半導体領域３０の幅（チャネル幅方向の寸法）が１．４〜１．６μｍ、好ましくは１．５μｍである。
【００８７】
また図５に示すように、引き抜き領域１１は、コンタクト配線１２を介して、層間絶縁膜１４上に設けられた配線層１３に接続されている。さらに、図１中の符号１５および１６は、ソース／ドレイン領域４，５に電気的に接続されたコンタクト配線である。
【００８８】
この第１の実施例の半導体装置では、インパクトイオン化でチャネル領域３内で発生した余剰キャリアが、引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【００８９】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域４、５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域４、５との接合が破壊するのを防ぐことができる。例えば本実施の形態の各領域の不純物濃度を適用した場合、接合耐圧を１５Ｖ以上まで保持することができる。
【００９０】
尚、本発明の第１の実施の形態において、第１の半導体領域３０はＮ−型で不純物濃度はＬＤＤ領域９と実質的に同一としているため、ＬＤＤ領域への不純物注入と同じ工程で第１の半導体領域３０を形成でき、第１の半導体領域３０に対して別個に不純物を導入する工程を設ける必要がないので、工程数が増えないという利点が得られる。
【００９１】
これに対して、例えば、図６に示されるように、不純物濃度がチャネル領域３と実質的に同一のＰ−型の第１の半導体領域３０Ａを設けてもよい。この構成とした場合には、チャネル領域３への不純物注入と同じ工程で第１の半導体領域３０Ａを形成できるため、工程数が増えないという利点が得られる。
【００９２】
また、図７に示されるように、実質的に不純物を注入していない第１の半導体領域３０Ｂを設けてもよい。
【００９３】
また、本実施の形態においては、支持基板１上の第１の絶縁体層２の上にＭＯＳトランジスタをなす半導体層が形成された例を示したが、本発明は少なくとも表面が絶縁性を有する支持基板を有する半導体装置全てに有効であり、図１のＣ−Ｃ’線における断面図に対応する図８に例示したように、例えば石英、ガラス等からなる支持基板１Ａ上にソース／ドレイン領域５を有する半導体層を直接形成した構成の半導体装置に適用することも可能である。
【００９４】
また、チャネル幅がより大きくなった場合には、チャネル幅方向の両端部に引き抜き領域１１を設けただけではチャネル領域３からの余剰キャリアの引き抜きの効率が悪いことも考えられる。特にそのような場合、図９に示すように、チャネル幅方向の両端部のみならず、中央部に引き抜き領域１１を設けてもよい。この場合も中央の引き抜き領域１１の両側にチャネル長方向に沿って第１の半導体領域３０を形成すればよく、これにより引き抜き領域１１とソース／ドレイン領域４，５間の接合破壊を防止することができる。
【００９５】
また、本発明の第１の実施の形態において、素子分離はメサ分離で行っているが、公知のあらゆる素子分離方法、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）分離やトレンチなどを用いても構わない。
【００９６】
また、本発明の第１の実施の形態はＮＭＯＳに限ったものではなく、ＰＭＯＳに適用しても構わない。さらに、ＬＤＤ領域を持たない構成に本発明を適用しても良い。
【００９７】
また、本発明の第１の実施の形態においてあげた半導体領域を形成する際の不純物注入条件は一例であり、これに限定するものではない。
【００９８】
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態の半導体装置の形状における特徴を応用してアレイ化したものである。
【００９９】
図１０は、本発明の第２の実施の形態の半導体ゲートアレイを示す平面図であり、第１の実施の形態の半導体装置をアレイ状に配列したものである。なお、図１０の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。尚、図１０においてソース／ドレイン領域４、５とのコンタクト配線は図示していない。図１１は 本実施の形態の半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図１２は図１０におけるＤ−Ｄ’断面を示した図である。
【０１００】
図１０乃至図１２を参照すると、第２の実施の形態においては、支持基板１上に第１の絶縁体層２が形成されている。第１の絶縁体層２上には、半導体層の所定の領域に２つのＰ−型のチャネル領域３、２つのチャネル領域３によって区画された３つの領域からなるソース／ドレイン領域４、５が設けられ、さらにチャネル領域３の上に形成された第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７とを有してなる２つのＭＯＳトランジスタがアレイ状に配列された構成となっている。さらに、図１２に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【０１０１】
また、図１１に示すように、チャネル領域３とソース／ドレイン領域４、５の間には、ＬＤＤ領域９としてソース／ドレイン領域４、５よりも低い不純物濃度を有するＮ−型の半導体層が形成されている。
【０１０２】
さらに、第１の絶縁体層２上であってソース／ドレイン領域４、５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域４、５とで挟むようにして第１の絶縁体層２上に設けられたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。
【０１０３】
また図１２に示すように、引き抜き領域１１は、コンタクト配線１２を介して層間絶縁膜１４上に設けられた配線層１３に接続されている。
【０１０４】
このようにＭＯＳトランジスタをアレイ状に配列した本実施の形態の半導体ゲートアレイの場合においても、チャネル領域３で発生した余剰キャリアが引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【０１０５】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域４、５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域４、５との接合が破壊するのを防ぐことができる。
【０１０６】
更に、引き抜き領域１１とソース／ドレイン領域４、５との接合耐圧が向上しているので、１５Ｖ程度の駆動電圧においても各ＭＯＳトランジスタのボディコンタクト領域を共通にすることが可能であり、効率のよいレイアウト設計ができる。
【０１０７】
尚、本実施の形態においても、第１の実施の形態と同様、第１の半導体領域３０の導電型をＮ−型として不純物濃度をＬＤＤ領域９と実質的に同一とする構成に代えて、図１３に示すように、不純物濃度をチャネル領域３と実質的に同一のＰ−型とした第１の半導体領域３０Ａを設ける構成、図１４に示すように、実質的に不純物を注入しない第１の半導体領域３０Ｂを設ける構成、等を採用することができる。その他、第１の絶縁体層２を持たない構成、ＬＤＤ領域９を持たない構成等を採用できることも第１の実施の形態と同様である。
【０１０８】
（第３の実施の形態）
本発明の第３の実施の形態は、第１の実施の形態の半導体装置の形状における特徴を応用して論理回路などで用いられるように複数個直列接続したものである。
【０１０９】
図１５は、本発明の第３の実施の形態の半導体装置を示す平面図であり、第１の実施の形態の半導体装置を直列接続したものである。なお、図１５の左右方向を「チャネル幅方向」と呼び、チャネル幅方向と直交する方向を「チャネル長方向」と呼ぶことにする。図１６は 本実施の形態の半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。図１７は図１５におけるＥ−Ｅ’断面を示した図である。
【０１１０】
図１８に示すように、ＮＡＮＤ回路などの論理回路にはＭＯＳトランジスタを直列に接続する箇所がある。このような箇所において、２個のＭＯＳトランジスタを直列に接続した部分を示したのが図１５である。
【０１１１】
図１５乃至図１７を参照すると、第３の実施の形態においては、支持基板１上に第１の絶縁体層２が形成されている。第１の絶縁体層２上には、半導体層の所定の領域に２つのＰ−型のチャネル領域３、２つのチャネル領域３によって区画された３つの不純物拡散領域があるが、本実施の形態の場合、２個のＭＯＳトランジスタが直列に接続されているため、各不純物拡散領域は、図１５の下側からそれぞれソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６となる。そして、各チャネル領域３上に第２の絶縁体層（ゲート絶縁膜）６、ゲート電極７が形成されている。さらに、図１７に示すように、ゲート電極７の側壁にサイドウォール絶縁体層８が形成されており、ＭＯＳトランジスタ全体は層間絶縁膜１４に覆われている。
【０１１２】
また、図１６に示すように、チャネル領域３とソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６との間には、ＬＤＤ領域９としてソース領域１００４、ソース／ドレイン領域１００５、ドレイン領域１００６よりも低い不純物濃度を有するＮ−型の半導体層が形成されている。
【０１１３】
さらに、第１の絶縁体層２上であってソース／ドレイン領域１００５のチャネル幅方向の端部にチャネル長方向に沿うように設けられた第１の半導体領域３０と、第１の半導体領域３０をソース／ドレイン領域１００５とで挟むようにして第１の絶縁体層２上に設けられたＰ＋型の引き抜き領域１１（第２の半導体領域）とを有している。引き抜き領域１１はチャネル領域３よりも高い不純物濃度を有しており、第１の半導体領域３０はＮ−型でＬＤＤ領域９と実質的に同一の不純物濃度を有している。
【０１１４】
本実施の形態の場合、ソース領域１００４のチャネル幅方向の端部にも同様の引き抜き領域１１が設けられており、図１５に示すように、ソース領域１００４と引き抜き領域１１の双方に跨るようにこれらソース領域１００４と引き抜き領域１１で共通のコンタクト配線１２が設けられている。一般に、ソース領域１００４と引き抜き領域１１はともに接地して使用するので、これら領域のコンタクト配線を共通にしても何ら支障はない。これにより、ソース領域１００４と引き抜き領域１１は同電位になるので、接合耐圧の問題はなく、この部分に第１の半導体領域３０を設ける必要はない。
【０１１５】
一方、ドレイン領域１００６のチャネル幅方向の端部には引き抜き領域１１を設けていない。これは、ＮＡＮＤなどの論理回路ではソース・ドレインが入れ替わらず、ソース領域は固定されているので引き抜き領域１１は接地側のみに設ければよいからである。
【０１１６】
図１７に示すように、ソース領域１００４および引き抜き領域１１は、コンタクト配線１２を介して層間絶縁膜１４上に設けられた配線層１３に電気的に接続されている。また、ドレイン領域１００６は、コンタクト配線１７を介して層間絶縁膜１４上に設けられた配線層１８に電気的に接続されている。
【０１１７】
このようにＭＯＳトランジスタを直列接続した本実施の形態の半導体装置の場合においても、チャネル領域３で発生した余剰キャリアが引き抜き領域１１、コンタクト配線１２、配線層１３を介して外部に引き抜かれる。
【０１１８】
従って、チャネル領域が電気的に浮遊していることに起因する基板浮遊効果を防ぎ、また、引き抜き領域１１とソース／ドレイン領域１００５との間には不純物濃度の低い第１の半導体領域３０が設けられているため、液晶装置などの電気光学装置で使用するような１５Ｖ程度の駆動電圧においても引き抜き領域１１とソース／ドレイン領域１００５との接合が破壊するのを防ぐことができる。
【０１１９】
更に、引き抜き領域１１とソース／ドレイン領域１００５との接合耐圧が低下するのを防いでいるので、１５Ｖ程度の駆動電圧においても各ＭＯＳトランジスタのボディコンタクト領域を共通にすることが可能であり、効率のよいレイアウト設計ができる。
【０１２０】
更に、電源と直接接続していない各ＭＯＳトランジスタのソース／ドレイン領域１００５にのみ前記第１の半導体領域３０を設けているため、低抵抗の半導体装置を得ることができる。
【０１２１】
更に、ソース領域１００４と引き抜き領域１１の双方に跨るように共通のコンタクト配線１２を設けたことでソース領域１００４のコンタクトと引き抜き領域１１とのコンタクトを兼ねているため、レイアウトの効率がよい。
【０１２２】
尚、本実施の形態ではソース領域１００４のコンタクトと引き抜き領域１１とのコンタクトを兼ねているが、勿論別々にとっても構わない。ただし、ソース領域１００４と引き抜き領域１１との間には不純物濃度の低い領域を有していないので、別々にコンタクトをとる場合でも、これらの領域を同電位にすることが望ましい。
【０１２３】
尚、本実施の形態においても、第１、第２の実施の形態と同様、第１の半導体領域３０の導電型をＮ−型として不純物濃度をＬＤＤ領域９と実質的に同一とする構成に代えて、図１９に示すように、不純物濃度をチャネル領域３と実質的に同一のＰ−型とした第１の半導体領域３０Ａを設ける構成、図２０に示すように、実質的に不純物を注入しない第１の半導体領域３０Ｂを設ける構成、等を採用することができる。その他、第１の絶縁体層２を持たない構成、ＬＤＤ領域９を持たない構成等を採用できることも第１、第２の実施の形態と同様である。
【０１２４】
尚、本発明の第３の実施の形態はＮＡＮＤ回路に限ったものではなく、ＭＯＳトランジスタを複数個直列接続した論理回路すべてに適用できる。
【０１２５】
（第４の実施の形態）
また、第３の実施の形態の半導体装置の変形例として、図２１に示したような構成を挙げることができる。図２１の本実施の形態の場合、直列に接続された２個のＭＯＳトランジスタのゲート間の寸法が３μｍ、ＬＤＤ領域の幅（チャネル長方向の寸法）が１．５μｍに設定されているので、２個のＭＯＳトランジスタのソース／ドレイン領域１００５Ａとなる領域には、図１５の第３の実施の形態のソース／ドレイン領域１００５と同じ濃度の不純物は導入されておらず、それよりも低い濃度（ＬＤＤ領域としての濃度）の不純物が導入されているのみである。他の構成は第３の実施の形態と同様である。したがって、本実施の形態の場合、ソース／ドレイン領域１００５Ａにおいて、引き抜き領域１１との間の接合耐圧を確保するための第１の半導体領域３０Ｃは、元来のソース領域、ドレイン領域よりも不純物濃度が低いＬＤＤ領域が兼ねている。
【０１２６】
本構成において、具体的な寸法の一例としては、引き抜き領域１１の幅（チャネル幅方向の寸法）は１μｍ、、ＬＤＤ領域の幅（チャネル長方向の寸法）が１．５μｍ（これはマスクオフセットによるもの。因みに、第３の実施の形態の場合はサイドウォールによるものなので０．２５μｍ程度である）、ＭＯＳトランジスタのＬ（チャネル長）／Ｗ（チャネル幅）は５μｍ／１８μｍ（引き抜き領域１１の幅の分を含めると２０μｍ）である。ゲート酸化膜厚が６０ｎｍ、ＭＯＳトランジスタの半導体層をなす単結晶シリコン層の膜厚が１７０ｎｍである。また、各半導体領域を形成する際のイオン注入条件は、クロックドインバータを構成するＮチャネルトランジスタ側のチャネル領域がイオン種：Ｂ＋、注入エネルギー：２５〜４５ｋｅＶ、好ましくは３５ｋｅＶ、ドーズ量：５×１０１１〜７×１０１１／ｃｍ２、好ましくは６×１０１１／ｃｍ２、ソース／ドレイン領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、ＬＤＤ領域（第１の半導体領域）がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：５×１０１２〜７×１０１２／ｃｍ２、好ましくは６×１０１２／ｃｍ２、引き抜き領域がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、である。
【０１２７】
一方、Ｐチャネルトランジスタ側のチャネル領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：１×１０１１〜３×１０１１／ｃｍ２、好ましくは２×１０１１／ｃｍ２、ソース／ドレイン領域がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：１×１０１５〜３×１０１５／ｃｍ２、好ましくは２×１０１５／ｃｍ２、ＬＤＤ領域（第１の半導体領域）がイオン種：ＢＦ２＋、注入エネルギー：８０〜１００ｋｅＶ、好ましくは９０ｋｅＶ、ドーズ量：２×１０１３〜４×１０１３／ｃｍ２、好ましくは３×１０１３／ｃｍ２、引き抜き領域がイオン種：Ｐ＋、注入エネルギー：６０〜８０ｋｅＶ、好ましくは７０ｋｅＶ、ドーズ量：３×１０１５〜５×１０１５／ｃｍ２、好ましくは４×１０１５／ｃｍ２、である。
【０１２８】
上記本実施の形態に基づいてクロックドインバータを試作したところ、駆動電圧１５Ｖで問題なく回路が動作していることを確認した。
【０１２９】
（第５の実施の形態）
第１から第４の実施の形態のいずれかを含む薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ， 以下、ＴＦＴと略記する）アレイ基板１０を用いた液晶装置１００の全体構成を図２２乃至図２４を参照して説明する。尚、図２２は、本実施の形態の液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等を含む等価回路図、図２３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２４は、対向基板２０を含めて示す図２３のＨ−Ｈ’断面図である。
【０１３０】
本実施の形態の液晶装置において、図２２に示すように、画像表示領域を構成するマトリクス状に配置された複数の画素は、画素電極１０９と当該画素電極１０９を制御するためのＴＦＴ１３０がマトリクス状に複数形成されており、画像信号を供給するデータ線１６０（信号線）が当該ＴＦＴ１３０のソース領域に電気的に接続されている。データ線１６０に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線１６０同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ１３０のゲート電極に走査線１０３ａ（信号線）が電気的に接続されており、所定のタイミングで走査線１０３ａに対してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１０９は、ＴＦＴ１３０のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ１３０を一定期間だけそのスイッチを閉じることにより、データ線１６０から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【０１３１】
画素電極１０９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１０９と対向電極との間に形成される液晶容量と並列に蓄積容量部１７０を付加する。符号１０３ｂは、蓄積容量部１７０の上部電極をなす容量線である。この蓄積容量部１７０により、画素電極１０９の電圧はソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。なお、蓄積容量部を形成する方法としては、容量線を設ける代わりに、前段の走査線との間で容量を形成しても良い。
【０１３２】
図２３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、遮光性材料からなる周辺見切り５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図２４に示すように、図２３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１３３】
以上の液晶装置のＴＦＴアレイ基板１０上には、更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３４】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施の形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板２０において画素電極に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素に１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３５】
（第６の実施の形態）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図２５を参照して説明する。図２５において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１３６】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１３７】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１３８】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１３９】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１４０】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１４１】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１４２】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１４３】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１４４】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１４５】
また、本実施の形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図２５に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１４６】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１４７】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【０１４８】
【発明の効果】
以上、説明してきたように、本発明によれば、チャネル領域に蓄積された余剰キャリアを取り出すための引き抜き領域とソース／ドレイン領域との間には不純物濃度の低い半導体領域を有しているため、引き抜き領域とソース／ドレイン領域との接合耐圧を高く保った半導体装置が得られる。
また、本発明によれば、上記の半導体装置を複数個配列した半導体ゲートアレイを得ることができる。
更に、本発明によれば、上記の半導体装置を複数個直列接続した半導体装置を得ることができる。
【０１４９】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の絶縁体層上の半導体層に形成された半導体装置において、ソース／ドレイン領域のコンタクト配線層と層間絶縁膜を省略したものを上面からみた図である。
【図２】同、半導体装置において、ソース／ドレイン領域と同一面上の構成を示す図である。
【図３】図１におけるＡ−Ａ’断面を示す図である。
【図４】図１におけるＢ−Ｂ’断面を示す図である。
【図５】図１におけるＣ−Ｃ’断面を示す図である。
【図６】同、半導体装置において、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図７】同、半導体装置において、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図８】同、半導体装置において、図１におけるＣ−Ｃ’断面で見た構成の他の例を示す図である。
【図９】同、半導体装置において、ソース／ドレイン領域のコンタクト配線層と層間絶縁膜を省略したものを上面からみた構成の他の例を示す図である。
【図１０】本発明の第２の実施の形態の絶縁体層上の半導体層に形成された半導体ゲートアレイの層間絶縁膜を省略したものを上面からみた図である。
【図１１】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成を示す図である。
【図１２】図１０におけるＤ−Ｄ’断面を示す図である。
【図１３】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図１４】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図１５】本発明の第３の実施の形態の絶縁体層上の半導体層に形成された半導体装置の層間絶縁膜を省略したものを上面からみた図である。
【図１６】同、半導体ゲートアレイにおいて、ソース／ドレイン領域と同一面上の構成を示す図である。
【図１７】図１５におけるＥ−Ｅ’断面を示す図である。
【図１８】ＮＡＮＤ回路図である。
【図１９】同、半導体装置において、ソース／ドレイン領域と同一面上の構成の他の例を示す図である。
【図２０】同、半導体装置において、ソース／ドレイン領域と同一面上の構成のさらに他の例を示す図である。
【図２１】本発明の第４の実施の形態の絶縁体層上の半導体層に形成された半導体装置の層間絶縁膜を省略したものを上面からみた図である。
【図２２】本発明の第５の実施の形態の液晶装置の等価回路図である。
【図２３】同、液晶装置のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２４】図２３のＨ−Ｈ’断面図である。
【図２５】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１，１Ａ 支持基板
２ 第１の絶縁体層
３ チャネル領域
４ ソース／ドレイン領域
５ ソース／ドレイン領域
６ 第２の絶縁体層（ゲート絶縁膜）
７ ゲート電極
８ サイドウォール絶縁体層
９ ＬＤＤ領域
１０ ＴＦＴアレイ基板
１１ 引き抜き領域
１２ コンタクト配線
１３ 配線層
１４ 層間絶縁膜
１５ コンタクト配線
１６ コンタクト配線
１７ コンタクト配線
１８ 配線層
２０ 対向基板
３０，３０Ａ，３０Ｂ，３０Ｃ 第１の半導体領域
５２ シール材
５３ 周辺見切り
１００ 液晶装置
１０１ データ線駆動回路
１０２ 実装端子
１０３ａ 走査線
１０３ｂ 容量線
１０４ 走査線駆動回路
１０６ 上下導通材
１３０ 薄膜トランジスタ（ＴＦＴ）
１６０ データ線
１７０ 蓄積容量部
１００４ ソース領域
１００５，１００５Ａ ソース／ドレイン領域
１００６ ドレイン領域
Claims (39)
- 少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子と、を含む半導体装置であって、
前記トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えている半導体装置において、
前記トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、
前記第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、
前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、
前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１の半導体領域が第２導電型の半導体であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１の半導体領域が第１導電型の半導体であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記第１の半導体領域が第２導電型の半導体であり、前記LDD領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域の導電型で形成されるトランジスタ素子を相補するトランジスタ素子に形成されるLDD領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項１乃至請求項７のいずれかに記載の半導体装置において、
前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記支持基板が単結晶シリコンであることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記支持基板がガラスであることを特徴とする半導体装置。 - 少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個配列している半導体ゲートアレイであって、
前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個配列している半導体ゲートアレイにおいて、
前記各トランジスタ素子は、第１の半導体領域と、前記ソース領域およびドレイン領域のうちの少なくともいずれか一方の前記チャネル幅方向における少なくとも一方の端部に前記チャネル長方向において沿うように前記支持基板表面上に設けられた第１導電型の第２の半導体領域とを有し、
第１の半導体領域は、前記第２の半導体領域に沿うように該第２の半導体領域と前記ソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、
前記第２の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、
前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いトランジスタ素子を複数個配列していることを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記各トランジスタ素子の前記第１の半導体領域が第２導電型の半導体であることを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記各トランジスタ素子の前記第１の半導体領域が第１導電型の半導体であることを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記各トランジスタ素子の前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記各トランジスタ素子の前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記各トランジスタ素子の前記第１の半導体領域が第２導電型の半導体であり、前記LDD領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイ。 - 請求項１３に記載の半導体ゲートアレイにおいて、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記各トランジスタ素子の前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域の導電型で形成されるトランジスタ素子を相補するトランジスタ素子に形成されるLDD領域と不純物濃度が実質的に同一であることを特徴とする半導体ゲートアレイ。 - 請求項１３乃至請求項１９のいずれかに記載の半導体ゲートアレイにおいて、
前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体ゲートアレイ。 - 請求項２０に記載の半導体ゲートアレイにおいて、
前記支持基板が単結晶シリコンであることを特徴とする半導体ゲートアレイ。 - 請求項２０に記載の半導体ゲートアレイにおいて、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体ゲートアレイ。 - 請求項２０に記載の半導体ゲートアレイにおいて、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体ゲートアレイ。 - 請求項２０に記載の半導体ゲートアレイにおいて、
前記支持基板がガラスであることを特徴とする半導体ゲートアレイ。 - 少なくとも表面が絶縁性を有する支持基板と、該支持基板表面上に形成された半導体層と、該半導体層に形成されたトランジスタ素子を複数個直列接続している構成と、を含む半導体装置であって、
前記各トランジスタ素子が、前記支持基板表面上に形成された第１導電型のチャネル領域と、前記チャネル領域を挟むように前記支持基板表面上に形成された第２導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第２の絶縁体層と、該第２の絶縁体層上に形成された電極とを備えたトランジスタ素子を複数個直列接続している半導体装置において、
前記各トランジスタ素子は、第１の半導体領域と、第１導電型の第２の半導体領域と、第１導電型の第３の半導体領域とを有し、
前記各トランジスタ素子の電源と直接接続していないソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第２の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、前記第１の半導体領域が、前記第２の半導体領域に沿うように該第２の半導体領域と前記電源と直接接続していないソース領域またはドレイン領域とで挟むようにして前記支持基板表面上に設けられ、
前記各トランジスタ素子の電源と直接接続しているソース領域またはドレイン領域の前記チャネル幅方向における少なくとも一方の端部には、前記第３の半導体領域が前記チャネル長方向においてソース領域またはドレイン領域に沿うように前記支持基板表面上に設けられ、
前記第２の半導体領域および前記第３の半導体領域は、前記チャネル領域に隣接し、且つ、前記チャネル領域より不純物濃度が高くされており、
前記第１の半導体領域は、前記ソース領域およびドレイン領域よりも不純物濃度が低く、且つ、前記第２の半導体領域よりも不純物濃度が低いことを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記第１の半導体領域が第２導電型の半導体であることを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記第１の半導体領域が第１導電型の半導体であることを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記第１の半導体領域に実質的に不純物が注入されていないことを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記第１の半導体領域が第２導電型の半導体であり、前記LDD領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項２５に記載の半導体装置において、
前記チャネル領域と前記ソース領域およびドレイン領域との間に第２導電型のLDD領域が形成され、前記第１の半導体領域が第１導電型の半導体であり、前記チャネル領域の導電型で形成されるトランジスタ素子を相補するトランジスタ素子に形成されるLDD領域と不純物濃度が実質的に同一であることを特徴とする半導体装置。 - 請求項２５乃至請求項３１のいずれかに記載の半導体装置において、
前記少なくとも表面が絶縁性を有する支持基板が、支持基板と該支持基板上に形成された第１の絶縁体層とからなることを特徴とする半導体装置。 - 請求項３２に記載の半導体装置において、
前記支持基板が単結晶シリコンであることを特徴とする半導体装置。 - 請求項３２に記載の半導体装置において、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が単結晶シリコンであることを特徴とする半導体装置。 - 請求項３２に記載の半導体装置において、
前記支持基板が石英であり、且つ、前記第１の絶縁体層上に形成された半導体層が多結晶シリコンであることを特徴とする半導体装置。 - 請求項３２に記載の半導体装置において、
前記支持基板がガラスであることを特徴とする半導体装置。 - 請求項２５乃至３６のいずれかに記載の半導体装置において、
直列接続された複数個のトランジスタ素子のソース領域およびドレイン領域のうち、接地されるソース領域とそれに隣接する前記第３の半導体領域とに跨ってこれらソース領域および第３の半導体領域の双方に電気的に接続されたコンタクト配線が設けられたことを特徴とする半導体装置。 - 請求項１乃至１２のいずれかに記載の半導体装置、または請求項１３乃至２４のいずれかに記載の半導体ゲートアレイ、または請求項２５乃至３７のいずれかに記載の半導体装置を構成する支持基板と、
該支持基板上の絶縁体層上に形成された半導体層と対向するように配置された他の基板と、
これら２枚の基板の間に挟持され、前記半導体層に形成されたトランジスタ素子により駆動される液晶と
を具備することを特徴とする電気光学装置。 - 光源と、
前記光源から出射される光が入射されて画像情報に対応した変調を施す請求項３８に記載の電気光学装置と、
前記電気光学装置により変調された光を投射する投射手段と
を具備することを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089579A JP3573056B2 (ja) | 1999-07-16 | 2000-03-28 | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
| TW089113491A TW461117B (en) | 1999-07-16 | 2000-07-07 | Semiconductor device, semiconductor gate array, opto-electronic device, and electronic machine |
| US09/613,771 US6573533B1 (en) | 1999-07-16 | 2000-07-11 | Semiconductor device, semiconductor gate array, electro-optical device, and electronic equipment |
| KR10-2000-0040496A KR100397407B1 (ko) | 1999-07-16 | 2000-07-14 | 반도체 장치, 반도체 게이트 어레이 및 전기 광학 장치 및전자기기 |
| US10/309,168 US6940138B2 (en) | 1999-07-16 | 2002-12-04 | Semiconductor device, semiconductor gate array, electro-optical device, and electronic equipment |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-203631 | 1999-07-16 | ||
| JP20363199 | 1999-07-16 | ||
| JP2000089579A JP3573056B2 (ja) | 1999-07-16 | 2000-03-28 | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094114A JP2001094114A (ja) | 2001-04-06 |
| JP3573056B2 true JP3573056B2 (ja) | 2004-10-06 |
Family
ID=26514028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089579A Expired - Fee Related JP3573056B2 (ja) | 1999-07-16 | 2000-03-28 | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6573533B1 (ja) |
| JP (1) | JP3573056B2 (ja) |
| KR (1) | KR100397407B1 (ja) |
| TW (1) | TW461117B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515648B1 (en) | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
| JP4776801B2 (ja) | 2001-04-24 | 2011-09-21 | 株式会社半導体エネルギー研究所 | メモリ回路 |
| JP5001494B2 (ja) * | 2001-08-28 | 2012-08-15 | セイコーインスツル株式会社 | 絶縁性基板上に形成された電界効果トランジスタ |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP4700268B2 (ja) | 2003-09-19 | 2011-06-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| US7829394B2 (en) | 2005-05-26 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5100034B2 (ja) * | 2005-05-26 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7486854B2 (en) | 2006-01-24 | 2009-02-03 | Uni-Pixel Displays, Inc. | Optical microstructures for light extraction and control |
| GB2459667A (en) * | 2008-04-29 | 2009-11-04 | Sharp Kk | Thin film transistor and active matrix display |
| US8723260B1 (en) * | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| JP6006219B2 (ja) * | 2010-10-20 | 2016-10-12 | ペレグリン セミコンダクター コーポレイション | 蓄積電荷シンクを用いてｍｏｓｆｅｔの線形性を改善することに使用される方法及び装置−高調波リンクルの抑制 |
| US20120205744A1 (en) * | 2011-02-10 | 2012-08-16 | O Kenneth K | Body contact structure for a semiconductor device |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| JP2016206462A (ja) * | 2015-04-24 | 2016-12-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
| US11705514B2 (en) * | 2015-07-29 | 2023-07-18 | Mediatek Inc. | MOS transistor structure with hump-free effect |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| CN108962757B (zh) * | 2018-07-12 | 2019-12-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示装置 |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104173A (ja) * | 1985-10-31 | 1987-05-14 | Fujitsu Ltd | 半導体装置 |
| JPH0728043B2 (ja) * | 1987-04-23 | 1995-03-29 | 工業技術院長 | 半導体装置 |
| US4791464A (en) * | 1987-05-12 | 1988-12-13 | General Electric Company | Semiconductor device that minimizes the leakage current associated with the parasitic edge transistors and a method of making the same |
| US4864380A (en) * | 1987-05-12 | 1989-09-05 | General Electric Company | Edgeless CMOS device |
| US5026656A (en) * | 1988-02-01 | 1991-06-25 | Texas Instruments Incorporated | MOS transistor with improved radiation hardness |
| US5079605A (en) * | 1988-07-29 | 1992-01-07 | Texas Instruments Incorporated | Silicon-on-insulator transistor with selectable body node to source node connection |
| US5001528A (en) * | 1989-01-31 | 1991-03-19 | The United States Of America As Represented By The Secretary Of The Air Force | Radiation hardened CMOS on SOI or SOS devices |
| JP2700955B2 (ja) | 1991-01-11 | 1998-01-21 | 三菱電機株式会社 | 電界効果型トランジスタを備えた半導体装置 |
| USH1435H (en) * | 1991-10-21 | 1995-05-02 | Cherne Richard D | SOI CMOS device having body extension for providing sidewall channel stop and bodytie |
| US5293052A (en) * | 1992-03-23 | 1994-03-08 | Harris Corporation | SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop |
| JP3108296B2 (ja) * | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
| JP3302187B2 (ja) * | 1994-08-18 | 2002-07-15 | キヤノン株式会社 | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 |
| KR970024287A (ko) * | 1995-10-05 | 1997-05-30 | 양승택 | 실리콘-온- 절연체 모스 전계효과 트랜지스터 및 그의 제조방법(Silicon-On-Insulator MOS transistor and fabricating method thereof) |
| JP3028061B2 (ja) | 1996-03-14 | 2000-04-04 | 日本電気株式会社 | Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ |
| JPH09260671A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| JP2891237B2 (ja) * | 1997-05-02 | 1999-05-17 | 日本電気株式会社 | Ｓｏｉ構造の半導体装置およびその製造方法 |
| JP3337953B2 (ja) * | 1997-09-05 | 2002-10-28 | シャープ株式会社 | Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法 |
| JP3216591B2 (ja) | 1997-10-29 | 2001-10-09 | 日本電気株式会社 | 電界効果型トランジスタ |
| JPH11274502A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
-
2000
- 2000-03-28 JP JP2000089579A patent/JP3573056B2/ja not_active Expired - Fee Related
- 2000-07-07 TW TW089113491A patent/TW461117B/zh not_active IP Right Cessation
- 2000-07-11 US US09/613,771 patent/US6573533B1/en not_active Expired - Lifetime
- 2000-07-14 KR KR10-2000-0040496A patent/KR100397407B1/ko not_active IP Right Cessation
-
2002
- 2002-12-04 US US10/309,168 patent/US6940138B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010039721A (ko) | 2001-05-15 |
| KR100397407B1 (ko) | 2003-09-13 |
| US20030116801A1 (en) | 2003-06-26 |
| JP2001094114A (ja) | 2001-04-06 |
| TW461117B (en) | 2001-10-21 |
| US6573533B1 (en) | 2003-06-03 |
| US6940138B2 (en) | 2005-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573056B2 (ja) | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| TW499764B (en) | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment | |
| JP4826685B2 (ja) | 電気光学装置及び電子機器 | |
| US20020135549A1 (en) | Electro-optical apparatus and electronic unit | |
| JP2003174172A (ja) | 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器 | |
| KR100384609B1 (ko) | 전기 광학 장치, 전자기기 및 트랜지스터 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| US7391052B2 (en) | TFT structure for suppressing parasitic MOSFET in active display | |
| JP2002217417A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP3520842B2 (ja) | 電気光学装置、及びこれを用いた電子機器 | |
| JP3826633B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP3775177B2 (ja) | 電気光学装置、及びこれを用いた電子機器 | |
| JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2003086811A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置、電子機器並びに投射型表示装置 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP2002353464A (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 | |
| JP2003084308A (ja) | 電気光学装置および投射型表示装置並びに電子機器 | |
| JP2001267584A (ja) | 電気光学装置用基板の製造方法、及びこの基板を用いた電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |